特許 7474608 半導体装置の製造方法、および半導体封止体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-17

(45)【発行日】2024-04-25

(54)【発明の名称】半導体装置の製造方法、および半導体封止体

(51)【国際特許分類】

   H01L 21/56 20060101AFI20240418BHJP

   H01L 23/28 20060101ALI20240418BHJP

   H05K 3/46 20060101ALI20240418BHJP

   H05K 3/00 20060101ALI20240418BHJP

【ＦＩ】

H01L21/56 R

H01L23/28 Z

H05K3/46 B

H05K3/46 Q

H05K3/00 X

【請求項の数】 12

(21)【出願番号】P 2020039757

(22)【出願日】2020-03-09

(65)【公開番号】P2021141272

(43)【公開日】2021-09-16

【審査請求日】2023-01-10

(73)【特許権者】

【識別番号】390022471

【氏名又は名称】アオイ電子株式会社

(73)【特許権者】

【識別番号】000226057

【氏名又は名称】日亜化学工業株式会社

(74)【代理人】

【識別番号】100123984

【弁理士】

【氏名又は名称】須藤 晃伸

(74)【代理人】

【識別番号】100102314

【弁理士】

【氏名又は名称】須藤 阿佐子

(72)【発明者】

【氏名】河野 一郎

(72)【発明者】

【氏名】田村 元帥

【審査官】堀江 義隆

(56)【参考文献】

【文献】特表２０１８－５３３８４８（ＪＰ，Ａ）

【文献】特開２０１９－１４０１５０（ＪＰ，Ａ）

【文献】特開２００７－１５８１５０（ＪＰ，Ａ）

【文献】特開２０１９－０３１７３９（ＪＰ，Ａ）

【文献】特開２０００－０４０７７３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／５６

Ｈ０１Ｌ ２３／２８－２３／３１

Ｈ０１Ｌ ２３／１２

Ｈ０５Ｋ ３／４６

Ｈ０５Ｋ ３／００

(57)【特許請求の範囲】

【請求項1】

主面の第１領域に剥離層が形成された基板を用意すること、
前記基板の前記剥離層よりも上側に、配線層を形成すること、
主面の、前記第１領域を含み前記第１領域よりも広い第２領域に、前記配線層の少なくとも一部と接する保護膜を形成すること、
半導体素子を前記配線層に電気的に接続して配置すること、
前記配線層の少なくとも一部、および前記半導体素子を封止部材で封止すること、および、
前記剥離層を境界として前記基板を剥離すること、
前記基板として、前記主面の前記第１領域を含む第３領域に第１金属層が形成されており、前記剥離層は前記第１金属層よりも前記基板に近い側に形成されている基板を用意すること、
を備え、
前記第１金属層は、前記基板から遠い側に配置され、貴金属を主成分とする第１層と、前記基板に近い側に配置された第２層とを含む、半導体装置の製造方法。

【請求項2】

請求項１に記載の半導体装置の製造方法において、
前記封止部材による前記封止の後であって前記基板の前記剥離の前に、
前記主面の前記第１領域内であって、前記半導体素子が配置されていない部分の少なくとも一部において、前記封止部材側から、前記剥離層が露出するまで前記封止部材および前記保護膜に切れ込みを形成すること、
をさらに備える半導体装置の製造方法。

【請求項3】

請求項１または請求項２に記載の半導体装置の製造方法において、
前記配線層を形成した後であって前記半導体素子を前記配線層に配置する前に、
前記主面の前記第１領域以外の部分の少なくとも一部において、前記保護膜および前記基板を切断すること、
をさらに備える半導体装置の製造方法。

【請求項4】

請求項１に記載の半導体装置の製造方法において、
前記第３領域は、前記第１領域よりも広い、半導体装置の製造方法。

【請求項5】

請求項１に記載の半導体装置の製造方法において、
前記第２層の上側に形成した前記配線層の少なくとも一部を覆うレジストを形成すること、
形成した前記レジストをマスクとして前記第１層をエッチングすること、
をさらに備え、
前記第２層は、前記第１層へのエッチング処理に対する耐性を有する金属からなる、半導体装置の製造方法。

【請求項6】

請求項５に記載の半導体装置の製造方法において、
前記第２層の主成分がチタンであり、
前記剥離層を境界として前記基板を剥離した後に、前記第２層を四フッ化炭素を含むガスによるドライエッチングにより除去する、半導体装置の製造方法。

【請求項7】

請求項１から請求項６までのいずれか一項に記載の半導体装置の製造方法において、 前記基板として、前記主面の前記第１領域を含む第４領域に第２金属層が形成されており、前記剥離層は前記第２金属層よりも前記基板から遠い側に形成されている基板を用意する、半導体装置の製造方法。

【請求項8】

請求項７に記載の半導体装置の製造方法において、
前記基板はガラスからなる、半導体装置の製造方法。

【請求項9】

請求項８に記載の半導体装置の製造方法において、
前記第２金属層は、前記基板から遠い側に配置され、銅を主成分とする第３層と、前記基板に接して配置されたニッケルまたはチタンを主成分とする第４層とを含む、半導体装置の製造方法。

【請求項10】

請求項３を直接または間接的に引用する請求項８または請求項９に記載の半導体装置の製造方法において、
前記切断において、前記基板の切断面の前記主面の近傍にベベル部を形成する、半導体装置の製造方法。

【請求項11】

請求項１から請求項１０までのいずれか一項に記載の半導体装置の製造方法において、 前記保護膜として光を透過する保護膜を使用し、
前記配線層の少なくとも一部の形成と同時に位置検出マークを形成し、
前記基板を前記剥離した後に、前記保護膜を透過した光を用いて前記位置検出マークを検出する、半導体装置の製造方法。

【請求項12】

基板と、
前記基板の主面の第１領域に形成された剥離層と、
前記主面の前記剥離層よりも上側に形成された配線層と、
前記剥離層と前記配線層との間に形成された第１金属層と、
前記主面の、前記第１領域を含み前記第１領域よりも広い第２領域に、前記配線層の少なくとも一部と接して形成された保護膜と、
前記配線層に電気的に接続して配置された半導体素子と、
前記配線層の少なくとも一部、および前記半導体素子を封止している封止部材と、
を備え、
前記基板は、前記主面の前記第１領域を含む第３領域に前記第１金属層が形成されており、
前記剥離層は、前記第１金属層よりも前記基板に近い側に形成されており、
前記第１金属層は、前記基板から遠い側に配置され、貴金属を主成分とする第１層と、前記基板に近い側に配置された第２層とを含む、半導体封止体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法、および半導体封止体に関する。

【背景技術】

【0002】

基板上に配線層を形成し、配線層上に半導体チップを配置し、半導体チップと配線層とを封止した後に、基板を分離して半導体装置を製造する方法が知られている（特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１９－１０２７７９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１は、離型層および金属層が形成されたキャリア基板を用意し、離型層および金属層の上に配線等を形成し、その上に半導体チップを配置して封止材で半導体チップ等を封止し、その後、離型層を境界としてキャリア基板を分離することを開示する。
しかし、製造工程における離型層の保護が十分でないため、製造工程中の衝撃などにより、剥離を行う工程より前の段階で、離型層が破損し、半導体チップや配線がキャリア基板から剥離してしまう恐れがある。

【課題を解決するための手段】

【0005】

第１の態様によると、半導体装置の製造方法は、主面の第１領域に剥離層が形成された基板を用意すること、前記基板の前記剥離層よりも上側に、配線層を形成すること、主面の前記第１領域を含み前記第１領域よりも広い第２領域に、前記配線層の少なくとも一部と接する保護膜を形成すること、半導体素子を前記配線層に電気的に接続して配置すること、前記配線層の少なくとも一部、および前記半導体素子を封止部材で封止すること、および、前記剥離層を境界として前記基板を剥離すること、を備える。
第２の態様によると、半導体封止体は、基板と、前記基板の主面の第１領域に形成された剥離層と、前記主面の前記剥離層よりも上側に形成された配線層と、前記主面の、前記第１領域を含み前記第１領域よりも広い第２領域に、前記配線層の少なくとも一部と接して形成された保護膜と、前記配線層に電気的に接続して配置された半導体素子と、前記配線層の少なくとも一部、および前記半導体素子を封止している封止部材と、を備える。

【発明の効果】

【0006】

製造工程中の、配線層および半導体素子の基板からの剥離を防止できる。

【図面の簡単な説明】

【0007】

【図1】第１実施形態の半導体装置の製造方法において用意する基板を示す図。

【図2】第１実施形態の半導体装置の製造方法を説明する図。

【図3】第１実施形態の半導体装置の製造方法を説明する図であり、図２に続く工程を示す図。

【図4】第１実施形態の半導体装置の製造方法を説明する図であり、図３に続く工程を示す図。

【図5】第１実施形態の半導体装置の製造方法を説明する図であり、図４に続く工程を示す図。

【図6】第１実施形態の半導体装置の製造方法を説明する図であり、図５に続く工程を示す図。

【図7】半導体装置の完成品を示す図。

【発明を実施するための形態】

【0008】

（第１実施形態）
以下、図１から図６を参照して、第１実施形態による半導体装置５０の製造方法について説明する。
図１は、第１実施形態の半導体装置の製造方法において用意するべき、各種の膜が形成された膜付基板１を示す図である。
図２から図６は、膜付基板１上に配線１９、２３等を形成し、半導体素子２７を配置し、封止部材２９により封止する等の製造工程を説明する図である。

【0009】

（工程１）
工程１においては、図１に示した膜付基板１を用意する。図１（ａ）は膜付基板１の上面図を示し、図１（ｂ）は、図１（ａ）中のＡＡ線における膜付基板１の断面図を示す。
膜付基板１は、一例としてガラスから成る基板１０の一方の面（１０ｍ）の所定の領域に、所定の金属層（１１～１４）および剥離層１５が形成されたものである。
基板１０の面のうち、金属層（１１～１４）および剥離層１５が形成されている面を、以下では「主面」１０ｍと呼ぶ。
また、基板１０の主面１０ｍを基準として基板１０から離れる側を、以下では「上側」と呼ぶ。

【0010】

金属層１１～１４は、基板１０の主面１０ｍから上側に最も離れた最上層から順に、第１層１１、第２層１２、第３層１３、第４層１４を含む多層構造となっている。以下では、第１層１１と第２層１２とを合わせて「第１金属層１６」とも呼び、第３層１３と第４層１４とを合わせて「第２金属層１７」とも呼ぶ。

【0011】

第１金属層１６と第２金属層１７との間の一部、すなわち、第２層１２と第３層１３との間の一部には、剥離層１５が形成されている。剥離層１５は、例えば、ＤＬＣ（ダイヤモンドライクカーボン）または二酸化珪素（ＳｉＯ２）を主成分とする層である。
なお、第１金属層１６により遮蔽されるため、本来ならば剥離層１５は上面図には現れないが、図１（ａ）においては理解を容易にするために剥離層１５を示している。
また、図１（ｂ）および以降の各図においては、第１層１１から第４層１４、および剥離層１５を明確に示すために、各層の厚さを誇張して描いている。また、基板１０の厚さ方向も、厚さ方向と直交する大きさ方向に比べて誇張して描いている。

【0012】

第１金属層１６を構成する第１層１１は、一例として金、白金等の貴金属を主成分とする層であり、第２層１２は、一例としてチタンを主成分とする層である。
第２金属層１７を構成する第３層１３は、一例として銅または銅合金を主成分とする層であり、第４層１４は、一例としてニッケルやチタンなどのガラスとの密着性が良好な金属を主成分とする層である。
第１層１１から第４層１４までは、基板１０の主面１０ｍのみでなく、図１（ｂ）に示したように基板１０の側面にも形成されていても良い。

【0013】

図１（ａ）および図１（ｂ）に示したように、剥離層１５は、基板１０の主面１０ｍの全面よりも狭い範囲内の、一例として、２行２列の計４個の離散的な複数の領域に形成されている。剥離層１５は、他の任意の数の複数の領域に離散的に形成されていても良い。
また、剥離層１５は、基板１０の主面１０ｍの全面よりも狭い範囲内の、連続的な１つの領域に形成されていても良い。
以下では、主面１０ｍにおいて剥離層１５が形成されている領域を「第１領域」と呼ぶ。上述のように、剥離層１５が離散的な複数の領域に形成されている場合には、第１領域も離散的な複数の領域となる。

【0014】

第１層１１および第２層１２を含む第１金属層１６は、主面１０ｍの剥離層１５が形成されている第１領域を含む領域に形成されている。以下では、主面１０ｍにおいて第１金属層１６が形成されている領域を「第３領域」と呼ぶ。
図１（ａ）および図１（ｂ）に示した例では、第１金属層１６が形成されている第３領域は、基板１０の主面１０ｍの全面である。ただし、第３領域は、主面１０ｍの全面より狭くても良く、剥離層１５が形成されている第１領域を含んでいれば良い。
図１（ａ）および図１（ｂ）に示した例のように、第１領域が離散的に複数配置されている場合には、第３領域も、各第１領域を含む離散的な複数の領域であっても良い。

【0015】

第３層１３および第４層１４を含む第２金属層１７は、主面１０ｍの剥離層１５が形成されている第１領域を含む領域に形成されている。以下では、主面１０ｍにおいて第２金属層１７が形成されている領域を「第４領域」と呼ぶ。
図１（ａ）に示した例では、第２金属層１７が形成されている第４領域は、基板１０の主面１０ｍの全面である。ただし、第４領域は、主面１０ｍの全面より狭くても良く、剥離層１５が形成されている第１領域を含んでいれば良い。
図１（ａ）および図１（ｂ）に示した例のように、第１領域が離散的に複数配置されている場合には、第４領域も、各第１領域を含む離散的な複数の領域であっても良い。

【0016】

一例として、基板１０の大きさは３００ｍｍ角であり、厚さは１ｍｍ程度である。ただし、基板１０の大きさ、および厚さは、任意の値であって良い。
なお、図１（ａ）に符号ＦＣ１～ＦＣ６で示した破線は、後述する工程８において基板１０を切断する際の切断線であり、詳細については工程８を説明する際に説明する。

【0017】

上述した膜付基板１は、ガラス等の基板１０の主面１０ｍに、スパッタ等の成膜技術を使用して、第４層１４、第３層１３、剥離層１５、第２層１２、および第１層１１を順次形成することにより、製造できる。
また、上記の条件に適した、剥離層１５等の形成された膜付基板１が販売されていれば、それを購入して、すなわち用意して、使用してもよい。

【0018】

（工程２）
図２（ａ）に示したように、用意した膜付基板１の剥離層１５よりも上側の第１層１１の上に、配線層の一部を構成する下層配線１９を形成する。なお、図２（ａ）においては、図１（ｂ）に示した膜付基板１の断面図のうちの概ね右半分のみを示しているが、膜付基板１の左半分に対しても、同時に以下と同様の工程を行う。

【0019】

下層配線１９の形成に際しては、まず第１層１１上にレジスト１８を形成し、このレジスト１８に下層配線１９の形状に対応する所望の形状の開口を形成し、開口を介して第１層１１をレジスト１８から露出させる。そして、膜付基板１をめっき液に浸し、銅めっき、またはニッケルめっき等の電解めっきを行うことで、第１層１１が露出する部分（すなわちレジスト１８で覆われていない部分）に、下層配線１９を形成する。図２（ａ）は、この状態の膜付基板１を示している。下層配線１９の厚さは、一例として１～２０μｍ程度である。

【0020】

その後、レジスト１８を除去する。
なお、上記で形成した銅またはニッケルを含む下層配線１９と、後述する保護膜２１との間の密着性を向上させるために、下層配線１９の表面を粗面化処理しても良く、下層配線１９の表面にシランカップリング材を塗布しても良い。

【0021】

（工程３）
図２（ｂ）に示したように、膜付基板１上に形成した下層配線１９の上面および側面を覆うように、レジスト２０を形成する。このために、まず下層配線１９の形成された膜付基板１上にレジスト２０を塗布またはラミネートし、所定のパターンを露光し現像することにより、レジスト２０を下層配線１９の上面および側面のみを覆うように残存させる。

【0022】

（工程４）
図２（ｃ）に示したように、下層配線１９の上面および側面を覆って形成されたレジスト２０をエッチングマスクとして、第１層１１をエッチングしてパターンニングする。以下では、パターンニングされて残存した部分の第１層１１を、接触部１１ａと呼ぶ。
第１層１１が金を主成分とする場合には、エッチング液としてヨウ素系のエッチング液を使用する。なお、第２層１２がチタンを主成分とする場合には、第２層１２はヨウ素系のエッチング液によりエッチングされないため、エッチング処理後も第２層１２は残存する。
その後、レジスト２０を除去する。

【0023】

上述のエッチング液、第１層１１の主成分、および第２層１２の主成分は例示であって、第１層１１がエッチングされ、第２層１２がエッチングされないような他の組み合わせを用いても良い。
なお、後述するように、第１層１１のうちの残存した部分である接触部１１ａは、完成した半導体装置５０の電気接点として機能する部材である。従って、第１層１１として金や白金等の貴金属を使用すると、腐食性が高く、耐久性の高い半導体装置５０を実現することができる。

【0024】

（工程５）
図３（ａ）に示したように、主面１０ｍの上方の、剥離層１５の形成されている第１領域を含み、第１領域よりも広い領域に、下層配線１９および第２層１２を覆う保護膜２１を形成する。そして、保護膜２１の下層配線１９の少なくとも一部に対応する位置に開口２１ｈを形成する。

【0025】

以下では、主面１０ｍにおいて、保護膜２１が形成されている領域（開口２１ｈが形成されている部分を含む）を「第２領域」と呼ぶ。
保護膜２１を形成する第２領域は、上述の第１金属層１６が形成されている第３領域、または第２金属層１７が形成されている第４領域に含まれるものであっても良い。逆に、第３領域、または第４領域は、第２領域に含まれるものであっても良い。
ただし、上述したとおり、第２領域は、剥離層１５が形成されている第１領域を含み、第１領域よりも広い領域である。

【0026】

保護膜２１は、例えばＳｉフィラーが８０％以上含有されたエポキシ樹脂シート、プリグレフ、またはＡＢＦ（味の素ファインテクノ社製）を、真空ラミネートして形成する。開口２１ｈの形成は、保護膜２１の所定位置にレーザー光を照射して保護膜２１を局所的に蒸発させることにより行う。これにより、下層配線１９の少なくとも一部は、開口２１ｈを介して露出する。

【0027】

図３（ａ）に示した例では、保護膜２１が形成されている第２領域は、基板１０の主面１０ｍの概ね全面である。ただし、第２領域は、主面１０ｍの全面より狭くても良く、剥離層１５が形成されている第１領域を含み、第１領域よりも広ければ良い。また、図１（ａ）および図１（ｂ）に示した例のように、第１領域が離散的に複数配置されている場合には、保護膜２１を形成する第２領域も、各第１領域を含む離散的な複数の領域であっても良い。

【0028】

（工程６）
工程５により保護膜２１および開口２１ｈを形成した後に、保護膜２１の上面、開口２１ｈの内側面、および下層配線１９の露出部に、無電解めっき、またはスパッタにより、銅、または銅チタン合金等の導電体を不図示のシード層として形成する。

【0029】

その後、図３（ｂ）に示したように、保護膜２１の上に形成された上記の不図示のシード層の上に、レジストパターン２２を形成する。レジストパターン２２の形成は、初めに保護膜２１の上の不図示のシード層の上にレジストを塗布またはラミネートし、このレジストに対して露光および現像等を行うことで開口２２ｈ、および開口２２ａを形成して行う。
開口２２ｈは、主に保護膜２１に形成されている開口２１ｈの上方に形成する。一方、開口２２ａは開口２１ｈとは無関係の位置に形成しても良い。

【0030】

（工程７）
図３（ｃ）に示したように、図３（ｂ）に示した開口２１ｈ、開口２２ｈ、および開口２２ａの内部に、上層配線２３を形成する。上層配線２３の形成は、図３（ｂ）に示した状態の基板１０等をめっき液に浸し、上述の不図示のシード層を電極として、銅めっき、またはニッケルめっき等の電解めっきを行うことにより形成する。

【0031】

なお、上層配線２３のうち、保護膜２１に形成されている開口２１ｈの内部に充填された銅またはニッケルを主成分とする金属は、完成した半導体装置５０の中で、いわゆるビア層として機能する。
また、レジストパターン２２の開口２２ａの内部に充填された金属は、後述するように位置検出マーク２４として機能する。

【0032】

以下では、上層配線２３および下層配線１９を合わせて、または個々に、配線層とも呼ぶ。保護膜２１は、配線層の少なくとも一部と接している。
その後、レジストパターン２２を除去し、さらに保護膜２１上の上層配線２３が形成されなかった部分に形成されている不図示のシード層を除去する。

【0033】

（工程８）
図４（ａ）および図４（ｂ）に示したように、保護膜２１および配線層（１９、２３）等が形成された基板１０を、図１（ａ）に示した切断線ＦＣ１～ＦＣ６に沿って切断する。図４（ａ）は、保護膜２１を切断し、かつ基板１０に切れ込みを入れた状態を示しており、図４（ｂ）は、保護膜２１および基板１０を完全に切断した状態を示している。

【0034】

基板１０の切断に際し、一例として、図４（ａ）に示したように、まず、保護膜２１が形成されている主面１０ｍの側から、切断線ＦＣ１～ＦＣ６に沿ってダイシングソーにより溝２５を形成することで、保護膜２１を切断し、基板１０に切れ込みを形成する。このとき、一例として、ダイシングブレードの厚さの中心における切削部（歯）が、厚さの両端における切削部よりも突出しているダイシングソーを使用する。これにより、図４（ａ）に示したように、基板１０に形成された溝２５の下端部２５ａの断面形状を略Ｖ字型とすることができる。

【0035】

続いて、上述の溝２５の形成で使用したダイシングソーよりもダイシングブレードの厚さが薄いダイシングソーを用いて、切断線ＦＣ１～ＦＣ６に沿って基板１０を切断する。基板１０の主面１０ｍの近傍に形成されていた略Ｖ字型の下端部２５ａの一部は、図４（ｂ）に示した基板１０の切断後には、ベベル部２６となる。基板１０の主面１０ｍの側の端部の近傍にベベル部２６を設けることにより、基板１０の端部の割れ、または欠けを防止することができる。

【0036】

図４（ａ）、図４（ｂ）および図１（ａ）に示したように、基板１０を切断する切断線ＦＣ１～ＦＣ６は、いずれも、剥離層１５が形成されている第１領域上を通らない。従って、工程８において基板１０を切断しても、切断された基板１０の切断面に剥離層１５が露出することはなく、切断時の負荷が剥離層に影響を与えることもない。よって、基板１０の切断後も、剥離層１５は保護膜２１等により保護されている。

【0037】

工程８における基板１０の切断により、基板１０の大きさを小さくすることができ、工程９以降の工程については、より小型の製造装置を用いても、半導体装置の製造を行うことができる。また、基板１０の大きさを小さくすることにより、後述する工程１１における基板１０の剥離が容易になる。

【0038】

（工程９）
図４（ｃ）に示したように、半導体集積回路やＬＥＤ等の半導体素子２７を、その電極端子２８を基板１０上に形成した配線層（１９、２３）の上層配線２３に、一例としてＣ４工法（Controlled Collapse Chip Connection）により電気的に接続させて配置する。電極端子２８の上層配線２３への接続は、はんだ付けにより行っても良い。

【0039】

その後、配線層（１９、２３）の少なくとも一部、および半導体素子２７を、トランファーモールド法またはコンプレッションモールド法のような封止方法により、封止部材２９で封止する。半導体素子２７がＬＥＤである場合には、封止部材２９として透光性を有するものを使用する。

【0040】

以下では、図４（ｃ）に示した状態のように、基板１０上に、配線層（１９、２３）と、半導体素子２７と、封止部材２９とが形成されたものを「半導体封止体」と呼ぶ。
図４（ｃ）に示した半導体封止体４０は、上述のとおり、基板１０の主面１０ｍの第１領域に形成された剥離層１５と、剥離層１５よりも上側に形成された配線層（１９、２３）と、第１領域を含み第１領域よりも広い第２領域に配線層（１９、２３）の少なくとも一部と接して形成された保護膜２１と、を有している。

【0041】

（工程１０）
図５（ａ）および図５（ｂ）に示したように、図４（ｃ）に示した半導体封止体４０に対して、切断線ＨＣ１～ＨＣ６に沿って、封止部材２９および保護膜２１に切れ込み３０を形成する。
図５（ａ）は、図４（ｃ）に示した半導体封止体４０の上面図を示し、図５（ｂ）は、図５（ａ）におけるＢ－Ｂ線における断面図である。ただし、図５（ｂ）は、半導体封止体４０に切れ込み３０を形成した、半導体封止体４１を示している。

【0042】

図５（ａ）および図５（ｂ）に示したように、切断線ＨＣ１～ＨＣ６は、主面１０ｍ内の剥離層１５が形成されている第１領域の内部であって、半導体素子２７が配置されていない部分を通る。従って、切断線ＨＣ１～ＨＣ６の位置に、封止部材２９の側からダイシングソーにより切れ込み３０を形成することにより、剥離層１５は切れ込み３０の内部に露出する。

【0043】

剥離層１５を、切れ込み３０の底面（最も基板１０に近い側の面）に露出させても良く、切れ込み３０の側面に露出させても良い。
図５（ｂ）に示したように、切れ込み３０の最深部が基板１０の内部に届いていても良い。
なお、図５（ａ）に示されている切断線ＤＣ１～ＤＣ４は、後述する工程１３において、それぞれの半導体装置５０を分離する際に使用する切断線である。

【0044】

（工程１１）
図６（ａ）に示したように、工程１０にて切れ込み３０が形成された半導体封止体４１を、封止部材２９を真空チャックテーブル等の固定台３１に向けて固定する。そして、基板１０を剥離層１５を境界として機械的に剥離する。機械的な剥離に際しては、半導体封止体４１の側面の第２層１２と第３層１３との境界の近傍にニードルなどを押し込むことで剥離開始点を形成し、その後、基板１０を機械的に引き剥がして剥離する。

【0045】

工程１０にて切れ込み３０が形成されているため、基板１０を高い歩留まりで確実に剥離することができる。
なお、剥離開始点の形成後に、剥離開始点に水蒸気、アルコール蒸気、ドライアイスなどを吹き付けることにより剥離層１５を化学的に劣化させ、機械的な剥離を促進しても良い。
図６（ｂ）は、基板１０が剥離された状態を示している。

【0046】

（工程１２）
図６（ｂ）に示した状態では、基板１０および剥離層１５は除去されているが、保護膜２１および接触部１１ａに接して、表面に第２層１２が残存している。そこで、工程１２では、この第２層１２を除去する。第２層１２が上述のようにチタンを主成分とする層である場合には、一例として、四フッ化炭素（ＣＦ４）を含むガスによるドライエッチングにより除去する。四フッ化炭素ガスによるドライエッチングを用いると、第２層１２の下に形成されている保護膜２１、封止部材２９への影響が小さいという効果がある。
なお、過酸化水素水、水酸化カリウム、および水を含む混合液を用いたウェットエッチングによりチタンを含む第２層１２を除去しても良い。

【0047】

第２層１２が他の金属を主成分とする層である場合には、その金属に応じた適当なエッチングを行って、第２層１２を除去する。
図６（ｃ）は、固定台３１に固定され、第２層１２が除去された状態の中間生成物（半導体素子２７、保護膜２１、封止部材２９等）を示している。

【0048】

（工程１３）
図６（ｃ）および図５（ａ）に示した切断線ＤＣ１～ＤＣ４に沿って、中間生成物（半導体素子２７、保護膜２１、封止部材２９等）を構成する保護膜２１および封止部材２９を切断する。これにより、図７に示すように、中間生成物は半導体装置５０にそれぞれ分離される。

【0049】

工程１３における切断に際しては、切断装置が備える位置検出機構により、それぞれの半導体装置５０の配線層（上層配線２３）の位置情報を示すマークとして、保護膜２１を透過する光を用いて上述の位置検出マーク２４を検出しても良い。上述のとおり、位置検出マーク２４は、上層配線２３の形成と同一の工程で形成されているので、上層配線２３）の位置を正確に反映している。よって、位置検出マーク２４の位置を検出することにより、配線層（上層配線２３）の位置を正確に把握した上で、それぞれの半導体装置５０を分離することができる。この場合には、保護膜２１として透光性の膜を使用する。

【0050】

半導体装置５０は、上述のように、半導体集積回路やＬＥＤ等の半導体素子２７と、配線層（１９、２３）を含んでいる。そして配線層（１９、２３）の少なくとも一部は保護膜２１に接して、保護膜２１により封止され、配線層（１９、２３）の少なくとも一部と半導体素子２７は、封止部材２９により封止されている。また、配線層のうちの下層配線１９の先端部には、一例として金等の貴金属を主成分とする接触部１１ａが形成されている。一例として、半導体装置５０は、接触部１１ａを介して回路基板等に接続される。

【0051】

第１実施形態の製造方法においては、上述のとおり、保護膜２１は、第１領域を含み第１領域よりも広い第２領域に、形成されている。従って、図４（ｃ）、図５（ｂ）に示したように、剥離層１５は、工程１０において切れ込み３０が形成されるまでは、周縁部も含めて全て第２層１２および保護膜２１に覆われ、化学的および機械的な劣化から保護されている。
このため、工程１０よりも前に、基板１０が剥離層１５を境界として剥離してしまうことを防止できる。

【0052】

（変形例１）
変形例１の製造方法は、上述の第１実施形態の製造方法における上述の工程８の基板１０および保護膜２１の切断において、基板１０の主面１０ｍの近傍へのベベル部２６の形成を行わない。
変形例１の製造方法においては、一例として、上述の工程８において、保護膜２１の切断と基板１０の切断とにおいて、同じ厚さのダイシングブレードを有するダイシングソーを使用しても良い。また、保護膜２１の切断と基板１０の切断とを一度に行っても良い。

【0053】

変形例１の製造方法は、工程８以外の各工程は上述の第１実施形態の製造方法と同一であるため、工程８以外の各工程の説明は省略する。
工程１で用意する基板１０（膜付基板１）が、工程８における基板１０の切断に際し、端部に、割れ、または欠けが発生する恐れが無い場合、あるいは、割れ、または欠けが発生しても問題が無い場合には、変形例１の製造方法を使用すると良い。
変形例１の製造方法においては、基板１０および保護膜２１の切断の工程を簡略化できる。

【0054】

（変形例２）
変形例２の製造方法は、上述の第１実施形態の製造方法において、上述の工程１０における封止部材２９および保護膜２１に対する切れ込み３０の形成を行わない。変形例２の製造方法は、工程１０以外の各工程は、上述の第１実施形態の製造方法と同一であるため、工程１０以外の各工程の説明は省略する。

【0055】

変形例２の製造方法においては、基板１０および保護膜２１への切れ込み３０の形成を省略できるため、低コストで半導体装置を製造することができる。
第１層１１から第４層１４までの金属層、および剥離層１５の材質等の選定により、工程１０において基板１０および保護膜２１に切れ込み３０を形成しなくても、工程１１における基板１０の剥離が十分に可能な場合には、変形例３の製造方法を使用すると良い。

【0056】

（変形例３）
変形例３の製造方法では、上述の第１実施形態の製造方法または各変形例の製造方法の工程６から工程７における上層配線２３の形成を、上述の電解めっきに代えて、図３（ａ）に示した保護膜２１の開口２１ｈの内部に、はんだボールを充填することにより行う。

【0057】

すなわち、変形例３の製造方法では、図３（ａ）に示した保護膜２１の開口２１ｈのそれぞれに、はんだボールを挿入し、その後、はんだボールの上面に当て板等を当て、加熱しながらプレスする。このプレスにより、はんだボールの高さを揃え、はんだを開口２１ｈ内でリフローさせる。はんだボールの材質は、一例として、錫をベースに３％の銀および０．５％の銅を含有するＳＡＣ３０５や、錫と銀からなるはんだを使用する。
変形例３の製造方法においても、工程７および工程８以外の工程は、上述の第１実施形態の製造方法または各変形例の製造方法と同一であるので、説明は省略する。

【0058】

（変形例４）
変形例４の製造方法は、半導体素子２７としてＬＥＤを用いる場合の変形例である。変形例４の製造方法においては、上述の図４（ｃ）を参照して説明した工程９において、封止部材２９として光反射性の高い樹脂を使用する。そして、封止部材２９によりＬＥＤである半導体素子２７を封止した後、ＬＥＤの上面が封止部材２９から露出するように、封止部材２９の上面を研磨する。さらに、研磨により露出したＬＥＤの上面に、蛍光体膜または透明保護膜の少なくとも一方を形成しても良い。

【0059】

なお、封止部材２９による封止の前に、半導体素子２７としてＬＥＤの上面に予め蛍光体膜または透明保護膜の少なくとも一方を形成しておいても良い。この場合、封止部材２９による封止の後に、封止部材２９の上面を研磨することにより、ＬＥＤの上面に形成されている蛍光体膜または透明保護膜を露出させることができる。

【0060】

変形例４の製造方法においても、工程９以外の各工程は、上述の第１の実施形態および各変形例の製造方法と同様であるので、工程９以外の各工程の説明は省略する。

【0061】

上述の第１実施形態の製造方法または各変形例の製造方法においては、配線層（１９、２３）は、上層配線２３と下層配線１９の２層より成るものとしたが、配線層の総数は２層に限られるものではない。すなわち、上述の工程６から工程７を複数回繰り返すことにより、より多層の配線層を形成しても良い。
また、上述の第１実施形態の製造方法または各変形例の製造方法においては、基板１０はガラスから成るものとしたが、基板１０の主成分はガラスでなくても良い。例えば、ステンレス等の金属からなるものであっても良い。

【0062】

（第１の実施形態および各変形例の効果）
以上の第１の実施形態および各変形例によれば、以下の効果を得られる。
（１）半導体装置５０の製造方法は、主面１０ｍの第１領域に剥離層１５が形成された基板１０を用意すること、基板１０の剥離層１５よりも上側に、配線層（１９、２３）を形成すること、主面１０ｍの第１領域を含み第１領域よりも広い第２領域に、配線層（１９、２３）の少なくとも一部と接する保護膜２１を形成すること、半導体素子２７を配線層（２３）に電気的に接続して配置すること、配線層（１９、２３）の少なくとも一部、および半導体素子２７を封止部材２９で封止すること、および、剥離層１５を境界として基板１０を剥離すること、を備えている。
このような製造方法としたので、剥離層１５を境界として基板１０を剥離するまでの製造工程の多くにおいて、剥離層１５は、周縁部も含めて全て保護膜２１に覆われ、化学的および機械的な劣化から保護されている。これにより、基板１０を剥離する工程（工程１１）の前に、基板１０が剥離してしまうことを防止できる。

【0063】

（２）さらに、封止部材２９による封止の後であって基板１０の剥離の前に、主面１０ｍの第１領域内であって、半導体素子２７が配置されていない部分の少なくとも一部（ＨＣ１～ＨＣ６）において、封止部材２９側から、剥離層１５が露出するまで封止部材２９および保護膜２１に切れ込み３０を形成しても良い。
これにより、基板１０を確実に剥離することができる。

【0064】

（３）さらに、基板１０として、主面１０ｍの第１領域を含む第４領域に第２金属層１７が形成されており、剥離層１５は第２金属層１７よりも基板１０から遠い側に形成されている基板を用意することにより、工程１１で基板１０を剥離するまでは、剥離層１５を、第２金属層１７を介して基板１０に高い密着性を持って固定させておくことができる。

【0065】

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

【符号の説明】

【0066】

１：膜付基板、１０：基板、１１：第１層、１２：第２層、１３：第３層、１４：第４層、１５：剥離層、１６：第１金属層、１７：第２金属層、１８，２０：レジスト、１９：下層配線（配線層）、２１：保護膜、２２：レジストパターン、２３：上層配線（配線層）、２４：位置検出マーク、２７：半導体素子、２８：接続端子、２９：封止部材、３０：切れ込み、４０，４１：半導体封止体、５０：半導体装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】