特許7476036IP Force 特許公報全文掲載

ホーム > 特許ランキング > 住友電気工業株式会社 > 特許7476036

技術分野

プログラム及びシミュレーション装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

従来のＣ－Ｖ特性のシミュレーション方法では、周波数が１Ｈｚ～１ｋＨｚ程度と低い場合の精度が低い。

課題を解決するための手段[発明の詳細な説明]から抜粋

本開示のシミュレーション方法は、半導体と、前記半導体の上の絶縁体と、前記絶縁体の上の金属とを備えた積層構造のＣ－Ｖ特性をシミュレーションする方法であって、前記シミュレーションする方法は、前記半導体と前記絶縁体との界面に、前記金属に印加される電圧の変化に伴って電子が捕獲及び放出される複数の離散的な界面準位を含む前記積層構造のＣ－Ｖ特性モデルを使用し、前記Ｃ－Ｖ特性モデルは、前記電圧の変化に応じ・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本開示によれば、周波数が低い場合でも優れた精度が得られる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 図１は、シミュレーション方法の対象を示す断面図である。
【図2】 図２は、図１に示す対象における理想的なポテンシャル分布を示すバンド図である。
【図3】 図３は、図１に示す対象における界面準位を考慮したポテンシャル分布を示すバンド図である。
【図4】 図４は、図３に示すバンド構造の等価回路を示す図である。
【図5】 図５は、第１シミュレーション方法で用いられる積層構造のポテンシャル分布を示すバンド図である。
【図6】 図６は、図５に示すバンド構造の等価回路を示す図である。
【図7】 図７は、第１実施形態において、金属に印加される電圧の変化に伴うポテンシャル分布の変化を示すバンド図（その１）である。
【図8】 図８は、第１実施形態において、金属に印加される電圧の変化に伴うポテンシャル分布の変化を示すバンド図（その２）である。
【図9】 図９は、第１実施形態において、金属に印加される電圧の変化に伴うポテンシャル分布の変化を示すバンド図（その３）である。
【図10】 図１０は、図９に示すバンド構造の等価回路を示す図である。
【図11】 図１１は、第１実施形態において、金属に印加される電圧の変化に伴うポテンシャル分布の変化を示すバンド図（その４）である。
【図12】 図１２は、図１１に示すバンド構造の等価回路を示す図である。
【図13】 図１３は、シミュレーション装置のハードウェア構成を示す図である。
【図14】 図１４は、シミュレーション装置の機能構成を示す図である。
【図15】 図１５は、シミュレーション装置が実施するシミュレーション方法を示すフローチャートである。
【図16】 図１６は、第１実施形態における第１ポテンシャル分布及び第２ポテンシャル分布を並べて示す図である。
【図17】 図１７は、第１実施形態に関するシミュレーションの対象の積層構造を示す断面図である。
【図18】 図１８は、図１７に示す積層構造についてのシミュレーション結果を示す図である。
【図19】 図１９は、図１７に示す積層構造についての実測結果を示す図である。
【図20】 図２０は、第１実施形態に関するシミュレーション結果及び実測結果を重ねて示す図である。
【図21】 図２１は、第２シミュレーション方法の対象を示す断面図である。
【図22】 図２２は、図２１に示す対象における理想的なポテンシャル分布を示すバンド図である。
【図23】 図２３は、第２シミュレーション方法で用いられる積層構造のポテンシャル分布を示すバンド図である。
【図24】 図２４は、図２３に示すバンド構造の等価回路を示す図である。
【図25】 図２５は、第２実施形態における第１ポテンシャル分布及び第２ポテンシャル分布を並べて示す図である。
【図26】 図２６は、第２実施形態における第２ポテンシャル分布及び第３ポテンシャル分布を並べて示す図である。
【図27】 図２７は、第２実施形態に関するシミュレーションの対象の積層構造を示す断面図である。
【図28】 図２８は、図２７に示す積層構造についてのシミュレーション結果を示す図である。
【図29】 図２９は、図２７に示す積層構造についての実測結果を示す図である。
【図30】 図３０は、第２実施形態に関するシミュレーション結果及び実測結果を重ねて示す図である。

代表図 図1本件の代表的な図

１０：半導体 １０Ａ：第１半導体 １０ＡＡ：ＧａＮ １０ＡＢ：ＡｌＧａＮ １０Ｂ：第２半導体 １２：主記憶装置 １３：補助記憶装置 １４：入力装置 １５：表示装置 １７：通信インターフェース（Ｉ／Ｆ） １８：ドライブ装置 １９：記憶媒体 ２０：絶縁体 ３０：金属 ４０：空乏層 ４１：入力データ取得部 ４２：シミュレーション実行部 ４３：モデル式取得部 ４４：ＣＳ算出部 ４５：Ｃｉｔ（Ｅｋ）算出部 ４６：Ｃｔｏｔａｌ算出部 ５０：界面準位 ５１、５２：電子 ８０：ＳｉＣ基板 ８１Ａ：ＧａＮ層 ８１Ｂ：Ａｌ０．２４Ｇａ０．７６Ｎ層 ８１Ｃ：ＧａＮキャップ層 ８２：Ａｌ２Ｏ３膜 ８３：金属積層体 ８４：積層体 １００：シミュレーション装置 １０１、２０１：積層構造 １３０：記憶部 １９１、２９１：第１ポテンシャル分布 １９２、２９２：第２ポテンシャル分布 １９３、２９３：第３ポテンシャル分布 Ｂ：バス

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.