特許 7476460 ラッチ用緩和機構を有するコネクタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-22

(45)【発行日】2024-05-01

(54)【発明の名称】ラッチ用緩和機構を有するコネクタ

(51)【国際特許分類】

   H01R 12/73 20110101AFI20240423BHJP

   H01R 13/533 20060101ALI20240423BHJP

【ＦＩ】

H01R12/73

H01R13/533 D

【請求項の数】 20

【外国語出願】

(21)【出願番号】P 2019239011

(22)【出願日】2019-12-27

(65)【公開番号】P2020126829

(43)【公開日】2020-08-20

【審査請求日】2022-12-22

(31)【優先権主張番号】16/264,944

(32)【優先日】2019-02-01

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】591003943

【氏名又は名称】インテル・コーポレーション

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】フィル ゲン

(72)【発明者】

【氏名】シャン リー

(72)【発明者】

【氏名】ジョージ ヴェルギス

(72)【発明者】

【氏名】マニ プラカシュ

【審査官】山下 寿信

(56)【参考文献】

【文献】特開２００１－２８３９７６（ＪＰ，Ａ）

【文献】特開２０１０－２２５４６６（ＪＰ，Ａ）

【文献】米国特許第０７９８５０８６（ＵＳ，Ｂ１）

【文献】米国特許出願公開第２００７／０１０５４４８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｒ １２／７３

Ｈ０１Ｒ １３／５３３

Ｈ０１Ｒ １３／６３９

(57)【特許請求の範囲】

【請求項1】

回路基板用のコネクタハウジングであって、
前記回路基板を収容するコネクタ本体と、
前記コネクタ本体に機械的に結合された緩和機構であって、前記緩和機構は、２つのピボット点と前記２つのピボット点間に収縮部とを有する溝と、
前記溝にはめ込められるピンを有し、前記回路基板を前記コネクタ本体内に保持するラッチとを備え、
前記収縮部を通りすぎる程に十分な負荷が作用して、前記溝にはめ込められた前記ピンと前記ラッチが前記２つのうちの一方のピボット点から他方のピボット点に並進しない限り、前記ピンは前記一方のピボット点に留まり、
負荷閾値を超える負荷下で、前記コネクタ本体に収容される前記回路基板を維持するように前記収縮部が構成される、緩和機構と、
を備えるコネクタハウジング。

【請求項2】

前記ラッチは、前記ラッチが第１位置にある場合に前記回路基板を前記コネクタ本体内に保持し、前記ラッチは、前記負荷閾値を超える前記負荷下で前記ラッチが前記第１位置から第２の異なる位置に並進することで、前記コネクタ本体に並進可能で機械的に結合される、
請求項１に記載のコネクタハウジング。

【請求項3】

前記負荷閾値を超える前記負荷下で前記ラッチが並進することを可能とする構造は、
前記コネクタ本体および前記ラッチのうちの一方に設けられて、前記負荷閾値を超える前記負荷下で前記ラッチが前記コネクタ本体に対して並進することを可能とする前記溝
を含む、請求項２に記載のコネクタハウジング。

【請求項4】

前記溝は、
前記ラッチにかかる負荷が、前記負荷閾値より小さいか等しい場合に、前記回路基板を、前記コネクタ本体内に完全に固定された状態で保持する第１ピボット点と、
前記ラッチにかかる前記負荷が前記負荷閾値を超えている場合に、前記回路基板を、前記コネクタ本体内に部分的に固定された状態で保持する第２ピボット点と、
を含む、請求項３に記載のコネクタハウジング。

【請求項5】

前記収縮部は、前記ラッチにかかる前記負荷が前記負荷閾値を超えている場合にのみ前記ラッチが前記第１ピボット点から前記第２ピボット点に並進することを可能とするように構成される、
請求項４に記載のコネクタハウジング。

【請求項6】

前記コネクタ本体は、前記回路基板を収容するスロットを有する、請求項３から５の何れか一項に記載のコネクタハウジング。

【請求項7】

前記溝の長手方向中心線が前記スロットの長手方向中心線と略直交する、請求項６に記載のコネクタハウジング。

【請求項8】

前記回路基板は、メモリカードを含む、請求項６または７に記載のコネクタハウジング。

【請求項9】

前記回路基板は、デュアルインラインメモリモジュールを含む、請求項６から８の何れか一項に記載のコネクタハウジング。

【請求項10】

メモリカード用のコネクタであって、
前記メモリカードを収容する細長スロットを有するコネクタハウジングであって、
前記コネクタハウジングは、前記細長スロットの第１端における対向溝の第１セットであって、前記対向溝の第１セットの長手方向中心線が前記細長スロットの長手方向中心線を横切る、対向溝の第１セットと、
前記第１端の反対側であって、前記細長スロットの第２端における対向溝の第２セットであって、前記対向溝の第２セットの長手方向中心線が前記細長スロットの前記長手方向中心線を横切る、対向溝の第２セットと、
を有するコネクタハウジングと、
前記メモリカードを前記コネクタの本体内に保持するラッチであって、
前記対向溝の第１セット内に収容される第１ラッチと、
前記対向溝の第２セット内に収容される第２ラッチと、
を備え、
前記対向溝の第１セットと前記対向溝の第２セットのうちの少なくとも一部が、２つのピボット点と前記２つのピボット点間に収縮部を含み、
前記第１ラッチと前記第２ラッチのうちの少なくとも一部が溝にはめ込まれるピンを有し、
前記収縮部を通りすぎる程に十分な負荷が作用して、前記溝にはめ込められた前記ピンと前記ピンを有するラッチが前記２つのうちの一方のピボット点から他方のピボット点に並進しない限り、前記ピンは前記一方のピボット点に留まり、
負荷閾値を超える負荷下で、前記コネクタハウジングに収容される前記メモリカードを維持するように前記収縮部が構成される、
コネクタ。

【請求項11】

前記対向溝の第１セットは、前記対向溝の第１セットの第１端に第１ピボット点を、および、前記対向溝の第１セットの第２端に第２ピボット点を含み、並びに、前記対向溝の第２セットは、前記対向溝の第２セットの第１端に第１ピボット点を、および、前記対向溝の第２セットの第２端に第２ピボット点を含む、請求項１０に記載のコネクタ。

【請求項12】

前記第１ラッチにかかる負荷が前記負荷閾値を超えている場合にのみ前記第１ラッチが前記対向溝の第１セットの前記第１ピボット点と前記第２ピボット点との間で並進することを可能とするように、前記対向溝の第１セットはその内部に第１収縮部を含み、前記第２ラッチにかかる負荷が前記負荷閾値を超えている場合にのみ前記第２ラッチが前記対向溝の第２セットの前記第１ピボット点と前記第２ピボット点との間で並進することを可能とするように、前記対向溝の第２セットはその内部に第２収縮部を含む、請求項１１に記載のコネクタ。

【請求項13】

前記第１ラッチおよび前記第２ラッチがそれぞれの前記第２ピボット点に配置される場合に、衝撃負荷下で前記第１ラッチおよび前記第２ラッチそれぞれに対する圧力を緩和するように、前記対向溝の第１セットおよび第２セットのそれぞれの前記第２ピボット点は、前記対向溝の第１セットおよび第２セットのそれぞれの前記第１ピボット点に対して配置される、請求項１１または１２に記載のコネクタ。

【請求項14】

前記対向溝の第１セットおよび第２セットのそれぞれの前記長手方向中心線は、前記細長スロットの前記長手方向中心線と略直交する、請求項１０から１３の何れか一項に記載のコネクタ。

【請求項15】

前記メモリカードは、デュアルインラインメモリモジュールを含む、請求項１０から１４の何れか一項に記載のコネクタ。

【請求項16】

回路基板用のコネクタハウジングであって、
前記回路基板を収容する細長スロットを有する第１ハウジング部と、
前記細長スロットの端で前記第１ハウジング部に機械的に結合される第２ハウジング部であって、前記第２ハウジング部は、ラッチを収容する第１溝を有し、前記第１溝の長手方向中心線が、前記細長スロットの長手方向中心線を横切る、第２ハウジング部と、
前記細長スロットの、前記第２ハウジング部と反対側の端で、前記第１ハウジング部に機械的に結合される第３ハウジング部であって、前記第３ハウジング部は、前記ラッチを収容する第２溝を有し、前記第２溝の長手方向中心線が、前記第１溝の前記長手方向中心線に対して位置合わせされ、前記第２溝は前記第１溝に直接対向する、第３ハウジング部と、
を備え、
前記ラッチは、溝にはめ込められるピンを有し、
前記第１溝と前記第２溝のうちの少なくとも一部が、２つのピボット点と前記２つのピボット点間の収縮部とを有し、
前記収縮部を通りすぎる程に十分な負荷が作用して、前記収縮部を有する溝にはめ込められた前記ピンと前記ラッチが前記２つのうちの一方のピボット点から他方のピボット点に並進しない限り、前記ピンは前記一方のピボット点に留まり、
負荷閾値を超える負荷下で、前記第１ハウジング部に収容される前記回路基板を維持するように前記収縮部が構成される、
コネクタハウジング。

【請求項17】

前記第１溝は、前記第１溝の第１端に第１ピボット点を、および、前記第１溝の第２端に第２ピボット点を含み、並びに、前記第２溝は、前記第２溝の第１端に第１ピボット点を、および、前記第２溝の第２端に第２ピボット点を含む、請求項１６に記載のコネクタハウジング。

【請求項18】

前記ラッチにかかる負荷が前記負荷閾値を超えている場合にのみ前記ラッチが前記第１溝および前記第２溝のそれぞれの前記第１ピボット点と前記第２ピボット点との間で並進することを可能とするように、前記第１溝および前記第２溝はその内部に収縮部を含む、請求項１７に記載のコネクタハウジング。

【請求項19】

前記ラッチがそれぞれの前記第２ピボット点に配置される場合に衝撃負荷下で前記ラッチに対する圧力を緩和するように、前記第１溝および前記第２溝のそれぞれの前記第２ピボット点は、前記第１溝および前記第２溝のそれぞれの前記第１ピボット点に対して配置される、請求項１７または１８に記載のコネクタハウジング。

【請求項20】

前記第１溝および前記第２溝のそれぞれの前記長手方向中心線は、前記細長スロットの前記長手方向中心線と略直交する、請求項１６から１９の何れか一項に記載のコネクタハウジング。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、概して回路基板コネクタに関する。より具体的には、実施形態は、ラッチ用緩和機構を有するコネクタに関する。

【背景技術】

【0002】

回路基板等の電気的コンポーネント同士は、コネクタにより、互いに機械的および／または電気的に結合され得る。デュアルインラインメモリモジュール（ＤＩＭＭ）等のメモリカードは、当該カードの縁に沿った、電気的接続部の列を有し得る。メモリカードコネクタは、メイン／親基板（例えばマザーボード）にはんだ付けされる複数のピンと、メモリカードの、電気的接続部を有する縁を収容するスロットとを有し得る。挿入／取り外しラッチが、メモリカードのコネクタ内の挿入および保持、さらにメモリカードのコネクタからの取り外しに寄与し得る。

【図面の簡単な説明】

【0003】

以下の明細書および添付の特許請求の範囲を読むことによって、かつ以下の図面を参照することによって、実施形態の様々な利点が当業者に明らかになる。

【0004】

【図1】は、実施形態に係る、回路基板用コネクタの例を示すブロック図である。

【0005】

【図2A】実施形態に係るメモリカード用コネクタの一例を示すブロック図である。

【図2B】実施形態に係るメモリカード用コネクタの一例を示すブロック図である。

【図2C】実施形態に係るメモリカード用コネクタの一例を示すブロック図である。

【0006】

【図3A】実施形態に係る、コネクタハウジングの例の上面図である。

【0007】

【図3B】図３Ａのコネクタハウジングの正面図である。

【0008】

【図3C】図３Ａの線Ｘ－Ｘに沿ったコネクタハウジングの断面図である。

【0009】

【図4】実施形態に係る別のコネクタハウジングの例の正面図である。

【0010】

【図5】実施形態に係る別のコネクタハウジングの例の正面図である。

【0011】

【図6】実施形態に係る別のコネクタハウジングの例の正面図である。

【0012】

【図7A】実施形態に係るラッチの例の側面図である。

【0013】

【図7B】図７Ａのラッチの正面図である。

【0014】

【図7C】図７Ｂの線Ｙ－Ｙに沿った、ラッチの断面図である。

【0015】

【図8A】実施形態に係る別のラッチの例の側面図である。

【0016】

【図8B】図８Ａのラッチの正面図である。

【0017】

【図8C】図８Ｂの線Ｚ－Ｚに沿った、ラッチの断面図である。

【0018】

【図9A】実施形態に係る別のコネクタハウジングの例の、部分切り欠き正面図である。

【図9B】実施形態に係る別のコネクタハウジングの例の、部分切り欠き正面図である。

【発明を実施するための形態】

【0019】

本明細書に記載の各種実施形態は、メモリコンポーネント、および／またはメモリコンポーネントに対するインタフェースを備えてもよい。そのようなメモリコンポーネントは、揮発性および／または不揮発性（ＮＶ）メモリ（ＮＶＭ）を含み得る。揮発性メモリは、媒体が記憶するデータの状態の維持に電力を必要とする記憶媒体であってもよい。揮発性メモリの例としては、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）またはスタティックランダムアクセスメモリ（ＳＲＡＭ）などの様々なタイプのＲＡＭが挙げられ得るが、それに限定されない。メモリモジュールにおいて使用されてもよい１つの特定のタイプのＤＲＡＭは、シンクロナスダイナミックＲＡＭ（ＳＤＲＡＭ）である。特定の実施形態において、メモリコンポーネントのＤＲＡＭは、電子デバイス技術共同評議会（ＪＥＤＥＣ）によって公表された、ダブルデータレート（ＤＤＲ）ＳＤＲＡＭのＪＥＳＤ７９Ｆ、ＤＤＲ２ ＳＤＲＡＭのＪＥＳＤ７９－２Ｆ、ＤＤＲ３ ＳＤＲＡＭのＪＥＳＤ７９－３Ｆ、ＤＤＲ４ ＳＤＲＡＭのＪＥＳＤ７９－４Ａ、低電力ＤＤＲ（ＬＰＤＤＲ）のＪＥＳＤ２０９、ＬＰＤＤＲ２のＪＥＳＤ２０９－２、ＬＰＤＤＲ３のＪＥＳＤ２０９－３、およびＬＰＤＤＲ４のＪＥＳＤ２０９－４などの規格に準拠してもよい（これらの規格は、ｗｗｗ．ｊｅｄｅｃ．ｏｒｇで参照可能である）。そのような規格（および同様の規格）は、ＤＤＲ系規格と称されてよく、そのような規格を実装する記憶デバイスの通信インタフェースは、ＤＤＲ系インタフェースと称されてもよい。

【0020】

ＮＶＭは、媒体が記憶するデータの状態の維持に電力を必要としない記憶媒体であってもよい。一実施形態において、メモリデバイスは、ＮＡＮＤ技術またはＮＯＲ技術に基づくメモリなどのブロックアドレス可能メモリデバイスを含んでよい。メモリデバイスは、３次元（３Ｄ）クロスポイントメモリデバイス、または他のバイトアドレス可能なインプレース書き込みの不揮発性メモリデバイスなどの次世代不揮発性デバイスも含んでよい。一実施形態において、メモリデバイスは、カルコゲナイドガラスを使用するメモリデバイス、多閾値のＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、シングルレベルもしくはマルチレベルの相変化メモリ（ＰＣＭ）、抵抗変化メモリ、ナノワイヤメモリ、強誘電体トランジスタＲＡＭ（ＦｅＴＲＡＭ）、反強誘電体メモリ、メモリスタ技術を組み込んだ磁気抵抗ＲＡＭ（ＭＲＡＭ）メモリ、金属酸化物系、酸素空孔系、および、導電性ブリッジＲＡＭ（ＣＢ－ＲＡＭ）もしくはスピントランスファトルク（ＳＴＴ）－ＭＲＡＭを含む抵抗変化メモリ、スピントロニクス磁気接合メモリ型デバイス、磁気トンネリング接合（ＭＴＪ）型デバイス、ＤＷ（ドメインウォール）およびＳＯＴ（スピン軌道トランスファ）型デバイス、サイリスタ型メモリデバイス、または上記のいずれかの組み合わせ、または他のメモリであってよく、またはそれらを含んでよい。メモリデバイスは、ダイそのものを、および／またはパッケージングされたメモリ製品を、指してもよい。特定の実施形態では、不揮発性メモリを備えたメモリコンポーネントは、ＪＥＤＥＣが公表した、ＪＥＳＤ２１８、ＪＥＳＤ２１９、ＪＥＳＤ２２０－１、ＪＥＳＤ２２３Ｂ、ＪＥＳＤ２２３－１、または、他の適した規格などの１または複数の規格に準拠してもよい（本明細書において引用したＪＥＤＥＣ規格は、ｊｅｄｅｃ．ｏｒｇで参照可能である）。

【0021】

次に図１を参照すると、回路基板１１用のコネクタハウジング１０のある実施形態は、回路基板１１を収容するコネクタ本体１２と、コネクタハウジング１０に対する圧力を緩和し、負荷閾値を超える負荷下で、コネクタ本体１２に収容される回路基板１１を維持するように、コネクタ本体１２に機械的に結合された緩和機構１３とを含んでもよい。いくつかの実施形態では、緩和機構１３は、回路基板１１をコネクタ本体１２内に保持するラッチであって、負荷閾値を超える負荷下でラッチが並進することを可能とする構造によって、コネクタ本体１２に機械的に結合される、ラッチを有してもよい。例えば、負荷閾値を超える負荷下でラッチが並進することを可能とする構造は、コネクタ本体１２およびラッチのうちの一方に設けられて、負荷閾値を超える負荷下でラッチがコネクタ本体１２に対して並進することを可能とする溝を含んでもよい。

【0022】

いくつかの実施形態では、溝は、ラッチにかかる負荷が、負荷閾値より小さいか等しい場合に、回路基板１１を、コネクタ本体１２内に完全に固定された状態で保持する第１ピボット点と、ラッチにかかる負荷が負荷閾値を超えている場合に、回路基板１１を、コネクタ本体１２内に部分的に固定された状態で保持する第２ピボット点と、を含んでもよい。いくつかの実施形態では、ラッチにかかる負荷が負荷閾値を超えている場合にのみラッチが第１ピボット点から第２ピボット点に並進する（例えば、超えていない場合は、負荷閾値未満の負荷下での通常動作において、ラッチが第１ピボット点に留められる）ことを可能とするように構成されたばねをさらに備えてもよい。いくつかの実施形態では、コネクタ本体１２は、回路基板１１を収容するスロットを有してもよく、溝の長手方向中心線がスロットの長手方向中心線と略直交してもよい。いくつかの実施形態では、回路基板は、メモリカードまたはデュアルインラインメモリモジュール（ＤＩＭＭ）を含んでもよい。

【0023】

次に図２Ａから２Ｃを参照すると、メモリカード２１用のコネクタ２０のある実施形態は、メモリカード２１を収容する細長スロット２３を有するコネクタハウジング２２を含んでもよい。コネクタハウジング２２は、細長スロット２３の第１端２５における対向溝の第１セット２４と、細長スロット２３の、第１端２５の反対側の第２端２７における対向溝の第２セット２６と、を有する。いくつかの実施形態では、対向溝の第１セット２４の長手方向中心線Ａが細長スロット２３の長手方向中心線Ｂを横切り、対向溝の第２セット２６の長手方向中心線Ｃが細長スロット２３の長手方向中心線Ｂを横切る。いくつかの実施形態では、第１ラッチ２８がコネクタハウジング２２の対向溝の第１セット２４内に収容されてよく、第２ラッチ２９がコネクタハウジング２２の対向溝の第２セット２６内に収容されてよい。例えば、対向溝の第１セット２４および第２セット２６のそれぞれの長手方向中心線Ａ、Ｃは、細長スロット２３の長手方向中心線Ｂと略直交してもよい。例えば、メモリカード２１は、ＤＩＭＭを含んでもよい。

【0024】

いくつかの実施形態では、対向溝の第１セット２４は、対向溝の第１セット２４の第１端に第１ピボット点Ｄを、および、対向溝の第１セット２４の第２端に第２ピボット点Ｅを含んでよく、並びに、対向溝の第２セット２６は、対向溝の第２セット２６の第１端に第１ピボット点Ｆを、および、対向溝の第２セット２６の第２端に第２ピボット点Ｇを含んでよい。例えば、第１ラッチ２８にかかる負荷が負荷閾値を超えている場合にのみ第１ラッチ２８が対向溝の第１セット２４の第１ピボット点Ｄと第２ピボット点Ｅとの間で並進することを可能とするように、対向溝の第１セット２４は第１ばねを含んでよく、第２ラッチ２９にかかる負荷が負荷閾値を超えている場合にのみ第２ラッチ２９が対向溝の第２セット２６の第１ピボット点Ｆと第２ピボット点Ｇとの間で並進することを可能とするように、対向溝の第２セット２６は第２ばねを含んでよい。例えば、第１ラッチ２８および第２ラッチ２９がそれぞれの第２ピボット点Ｅ、Ｇに配置される場合に、衝撃負荷下で第１ラッチ２８および第２ラッチ２９それぞれに対する圧力を緩和するように、対向溝の第１セット２４および第２セット２６のそれぞれの第２ピボット点Ｅ、Ｇは、対向溝の第１セット２４および第２セット２６のそれぞれの第１ピボット点Ｄ、Ｆに対して配置されてよい。

【0025】

図２Ａは、コネクタ２０およびメモリカード２１の分解図を示す。図２Ｂは、それぞれの溝２４、２６内に収容されたラッチ２８、２９と、（例えば、ラッチ２８、２９が第１ピボット点Ｄ、Ｆに配置された状態で）コネクタハウジング２２内に完全に固定されたメモリカード２１とを示す。通常の負荷状態では、ラッチ２８、２９は第１ピボット点Ｄ、Ｆを中心に枢動して、メモリカード２１を、コネクタハウジング２２内に完全に固定された状態で保持してよい。図２Ｃは、メモリカード２１がコネクタハウジング２２内に部分的に固定された状態で、第２ピボット点Ｅ、Ｇに並進したラッチ２８、２９を示す。衝撃負荷下では、メモリカード２１をコネクタハウジング２２内に保持したままラッチ２８、２９に対する圧力を緩和するように、溝２４、２６は、ラッチ２８、２９が第２ピボット点Ｅ、Ｇに並進することを可能にし得る。

【0026】

次に図３Ａから図３Ｃを参照すると、回路基板用のコネクタハウジング３０のある実施形態は、回路基板を収容する細長スロット３２を有する第１ハウジング部３１と、細長スロット３２の端で第１ハウジング部３１に機械的に結合される第２ハウジング部３３と、を備えてもよい。第２ハウジング部３３は、ラッチを収容する第１溝３４を有してよく、第１溝３４の長手方向中心線Ａが、細長スロット３２の長手方向中心線Ｂを横切る。コネクタハウジング３０は、細長スロット３２の、第２ハウジング部３３と反対側の端で、第１ハウジング部３１に機械的に結合される第３ハウジング部３５をさらに備えてもよい。第３ハウジング部３５は、ラッチを収容する第２溝３６を有してもよく、第２溝３６の長手方向中心線が、第１溝３４の長手方向中心線Ａに対して位置合わせされ、第２溝３６は第１溝３４に直接対向する。例えば、第１溝３４および第２溝３６のそれぞれの長手方向中心線Ａ、Ｃは、細長スロット３２の長手方向中心線Ｂと略直交してもよい。

【0027】

いくつかの実施形態では、第１溝３４は、第１溝３４の第１端に第１ピボット点Ｄを、および、第１溝３４の第２端に第２ピボット点Ｅを含み、並びに、第２溝３６は、第２溝３６の第１端に第１ピボット点Ｆを、および、第２溝３６の第２端に第２ピボット点Ｇを含む。例えば、ラッチにかかる負荷が負荷閾値を超えている場合にのみラッチが第１溝３４および第２溝３６のそれぞれの第１ピボット点（Ｄ、Ｆ）と第２ピボット点（Ｅ、Ｇ）との間で並進することを可能とするように、第１溝３４および第２溝３６はばねを含んでもよい。例えば、ばねは、第１溝３４および第２溝３６の一方または両方に収縮部を形成することで設けられたばね機構を含み得る。コネクタハウジング３０の材料（または例えばラッチ内の嵌合ピンの材料）の弾性または収縮性により、収縮部のばね力が提供されてもよい。いくつかの実施形態では、ラッチがそれぞれの第２ピボット点（Ｅ、Ｇ）に配置される場合に衝撃負荷下でラッチに対する圧力を緩和するように、第１溝３４および第２溝３６のそれぞれの第２ピボット点（Ｅ、Ｇ）は、第１溝３４および第２溝３６のそれぞれの第１ピボット点（Ｄ、Ｆ）に対して配置される。いくつかの実施形態では、回路基板は、ＤＩＭＭ等のメモリカードを含んでもよい。

【0028】

いくつかの実施形態では、コネクタハウジング３０は、第２ハウジング部３３および第３ハウジング部３５の反対側の細長スロット３２の別の端において第１ハウジング部３１に機械的に結合される第４ハウジング部３７をさらに備えてもよい。第４ハウジング部３７は、第２ラッチを収容する対向溝３８ａ、３８ｂのセットを含んでもよい。対向溝３８ａ、３８ｂのセットの長手方向中心線Ｈが細長スロット３２の長手方向中心線Ｃを横切り、対向溝３８ａ、３８ｂのセットは、対向溝３８ａ、３８ｂのセットの第１端に第１ピボット点Ｊを、および対向溝３８ａ、３８ｂのセットの第２端に第２ピボット点Ｋを含み、並びに、対向溝３８ａ、３８ｂのセットは、第２ラッチにかかる第２負荷が第２負荷閾値を超えている場合にのみ第２ラッチが対向溝３８ａ、３８ｂのセットのそれぞれの第１ピボット点Ｊと第２ピボット点Ｋとの間で並進することを可能とするように、第２ばね（例えば、第２収縮部）を含む。

【0029】

次に図４から６を参照すると、コネクタハウジング４０、５０、および６０のさらなる実施形態は、コネクタハウジング４０、５０、および６０の各端に対向溝の第１セットおよび第２セット（４４および４６、５４および５６、６４および６６）を備える。コネクタハウジング４０（図４）は、砂時計形状の溝４４、４６を有し、溝４４、４６の各端における各ピボット点間の収縮部を有するばね機構を形成する。コネクタハウジング５０（図５）は、湾曲形状溝５４、５６を有し、溝５４、５６の各端における各ピボット点間の収縮部を有するばね機構を形成する。コネクタハウジング６０（図６）は、バーベル形状溝６４、６６を有し、溝６４、６６の各端における各ピボット点間の収縮部を有するばね機構を形成する。本明細書および図面から、当業者はその他適切なばね機構の数多くの例に想到可能であろう。当業者はさらに、別の実施形態において、コネクタハウジングにピン構造が設けられ、ラッチに溝構造が設けられ得ることも理解されよう。

【0030】

次に図７Ａから図７Ｃを参照すると、本明細書に記載のコネクタハウジングとの使用に適したラッチ７０の実施形態は、対向ピンのセット７２および７４を備えてもよい。ピンはコネクタハウジングの溝内にはめ込まれてよく、ラッチ７０およびピン７２、７４を一方のピボット点から他方のピボット点へと並進させるのに十分な負荷がかからない限り、ピボット点に留まるのに十分な直径であってもよい。例えば、ピン７２、７４および／または溝の材料は、十分な力の下、ピン７２、７４を溝内の収縮部間に押し込めるような弾性または収縮性を有してもよい。

【0031】

次に図８Ａから図８Ｃを参照すると、本明細書に記載のコネクタハウジングとの使用に適した別のラッチ８０の実施形態は、ロッドまたはピン（例えば、図示しないが、金属、プラスチック、またはその他適切な材料製であってもよい）を収容する孔８２を有してもよい。ピンはコネクタハウジングの溝内にはめ込んでよく、ラッチ８０およびピンを一方のピボット点から他方のピボット点へと並進させるのに十分な負荷がかからない限り、ピボット点に留まるのに十分な直径であってもよい。例えば、ピンおよび／または溝の材料は、十分な力の下、ピンを溝内の収縮部間に押し込めるような弾性または収縮性を有してもよい。

【0032】

いくつかの実施形態は有利に、ＤＩＭＭ衝撃故障抑制用の緩和機構を有するコネクタラッチを提供してもよい。プラットフォームマザーボード上のメモリ容量増加（例えば、１２個のＤＩＭＭ、２４個のＤＩＭＭ、３２個のＤＩＭＭ、４８個のＤＩＭＭ等）と、ＤＩＭＭヒートスプレッダ質量増加（例えば、ＤＤＲ４ ＤＩＭＭヒートスプレッダの質量３０グラム、４０グラム、５０グラム、６０グラム等）により、基板レベルの衝撃テストが故障の生じるタイミングとなり得る（例えば、実際のテストでの故障またはシミュレーションテストでの故障の何れか）。４８個のＤＩＭＭの一例では、総ＤＩＭＭ質量により、ＤＩＭＭ数が少ない場合と比較して、マザーボードの歪みがかなり大きくなり得る。質量増加は、過剰な基板の歪みによるＤＩＭＭコネクタ衝撃故障のリスクを大幅に高め得る。

【0033】

一般的な、衝撃によるＤＩＭＭコネクタ故障状態として、ラッチ損傷が挙げられる。ＤＩＭＭラッチをより頑丈にした設計での、さらなる一般的な衝撃故障状態として、ＤＩＭＭコネクタはんだジョイントＪリードがコネクタハウジングから引き抜かれてしまうことが挙げられる。これらの故障状態はいずれも、大ＤＩＭＭ質量という同一の根本的原因によるものであり得る。さらに、コネクタの数および質量増加により、表面取り付けＤＩＭＭコネクタはんだジョイントの衝撃故障リスクが高まる。コンポーネントレベルでは、熱出力増加に伴い、ＤＩＭＭ質量が増加することが予期される。基板レベルでは、メモリ容量増加要求から、ＤＩＭＭ数も増加することが予期される。衝撃によるＤＩＭＭコネクタ故障のリスクは今後更に高まり、部品レベルでの解消が極めて有効となる。

【0034】

いくつかの実施形態では、ばね機構を有するＤＩＭＭコネクタクラッチ設計を利用して、衝撃負荷下の故障を有利に抑制し得る。当該機構は、ＤＩＭＭラッチが衝撃負荷下では伸張し、衝撃負荷後にはＤＩＭＭコネクタに再度固定された状態に戻ることを可能とするものである。いくつかの実施形態は、有利に基板をより撓むことができるようにして、ＤＩＭＭコネクタ損傷の可能性を低減する。いくつかの実施形態はさらに、衝撃テスト後の、より一般的なＤＩＭＭ飛び出し故障状態も防止し得る。例えば、いくつかの実施形態は、コネクタ本体、ラッチ、および回路基板の間に、協働機構を有してもよい。これは、大きな衝撃がかかった際に、回路基板をコネクタ本体内に維持した状態で、部分的に固定解除可能とすることで、回路基板を容易に完全固定しなおすことを可能とするものである。

【0035】

適切な協働構造の例としては、衝撃負荷下でラッチが並進することを可能とする、多様なスロット／タブ構造、ピン／溝構造、ロッド／チャネル構造等のうちのいずれかが挙げられる。回路基板が衝撃負荷により部分的に固定解除されると、ラッチとコネクタ本体に対する圧力は大幅に軽減され得る（例えば、マザーボードがより大きく撓み、回路基板が完全に固定された状態と比較して、より低い圧力をラッチおよび／またはコネクタ本体に伝達する）。いくつかの実施形態は、有利に、回路基板またはマザーボードのいずれの配線に影響することなく、衝撃負荷下でのＤＩＭＭコネクタ損傷の低減または防止、各種システムレベルの耐衝撃手段（例えばダンパー等）によるコストの低減を実現し得る。

【0036】

次に図９Ａから９Ｂを参照すると、コネクタハウジング９０の実施形態は、挿入／取り出しラッチ９４を収容するバーベル形状溝９２を有してもよい。ラッチ９４が設置位置にある状態で、牽引力が衝撃負荷に対する設計閾値を超える場合に、溝９２は、ピボットにあるラッチ９４が底側（図９Ａ）から上側（図９Ｂ）に移動することを可能とする。ＤＩＭＭの挿入および取り出し（例えば、通常の取り付け処理）の場合は、ラッチ９４は底ピボット点に沿って回転するのみで、垂直移動はしない。垂直移動は、高衝撃負荷下でのみ生じ、基板の大きな歪みによるラッチ９４、Ｊリード、およびはんだジョイントへの高圧力を軽減する。有利に、ラッチ９４は、つながっているため、緩和動作後に外れてしまうことはない。緩和動作は視認可能であるため、ラッチ９４が衝撃負荷により引き上げられた場合、容易に元位置に押し戻すことが可能である。

【0037】

［さらなる留意点および例］

【0038】

例１は、回路基板用のコネクタハウジングであって、回路基板を収容するコネクタ本体と、コネクタハウジングに対する圧力を緩和し、負荷閾値を超える負荷下で、コネクタ本体に収容される回路基板を維持するように、コネクタ本体に機械的に結合された緩和機構と、を備えるコネクタハウジングを含む。

【0039】

例２は、例１のコネクタハウジングを含み、緩和機構は、回路基板をコネクタ本体内に保持するラッチであって、負荷閾値を超える負荷下では、ラッチが並進することを可能とする構造によって、コネクタ本体に機械的に結合される、ラッチを有する。

【0040】

例３は、例２のコネクタハウジングを含み、負荷閾値を超える負荷下でラッチが並進することを可能とする構造は、コネクタ本体およびラッチのうちの一方に設けられて、負荷閾値を超える負荷下でラッチがコネクタ本体に対して並進することを可能とする溝を含む。

【0041】

例４は、例３のコネクタハウジングを含み、溝は、ラッチにかかる負荷が、負荷閾値より小さいか等しい場合に、回路基板を、コネクタ内に完全に固定された状態で保持する第１ピボット点と、ラッチにかかる負荷が負荷閾値を超えている場合に、回路基板を、コネクタ本体内に部分的に固定された状態で保持する第２ピボット点と、を含む。

【0042】

例５は、例４のコネクタハウジングを含み、ラッチにかかる負荷が負荷閾値を超えている場合にのみラッチが第１ピボット点から第２ピボット点に並進することを可能とするように構成されたばねをさらに備える。

【0043】

例６は、例３から５の何れかのコネクタハウジングを含み、コネクタ本体は、回路基板を収容するスロットを有する。

【0044】

例７は、例６のコネクタハウジングを含み、溝の長手方向中心線がスロットの長手方向中心線と略直交する。

【0045】

例８は、例１から７の何れかのコネクタハウジングを含み、回路基板は、メモリカードを含む。

【0046】

例９は、例１から８の何れかのコネクタハウジングを含み、回路基板は、デュアルインラインメモリモジュールを含む。

【0047】

例１０は、メモリカード用のコネクタであって、メモリカードを収容する細長スロットを有するコネクタハウジングであって、細長スロットの第１端における対向溝の第１セットであって、対向溝の第１セットの長手方向中心線が細長スロットの長手方向中心線を横切る、対向溝の第１セットと、細長スロットの、第１端の反対側の第２端における対向溝の第２セットであって、対向溝の第２セットの長手方向中心線が細長スロットの長手方向中心線を横切る、対向溝の第２セットと、を有するコネクタハウジングと、コネクタハウジングの対向溝の第１セット内に収容される第１ラッチと、コネクタハウジングの対向溝の第２セット内に収容される第２ラッチと、を備えるコネクタを含む。

【0048】

例１１は、例１０のコネクタを含み、対向溝の第１セットは、対向溝の第１セットの第１端に第１ピボット点を、および、対向溝の第１セットの第２端に第２ピボット点を含み、並びに、対向溝の第２セットは、対向溝の第２セットの第１端に第１ピボット点を、および、対向溝の第２セットの第２端に第２ピボット点を含む。

【0049】

例１２は、例１１のコネクタを含み、第１ラッチにかかる負荷が負荷閾値を超えている場合にのみ第１ラッチが対向溝の第１セットの第１ピボット点と第２ピボット点との間で並進することを可能とするように、対向溝の第１セットは第１ばねを含み、第２ラッチにかかる負荷が負荷閾値を超えている場合にのみ第２ラッチが対向溝の第２セットの第１ピボット点と第２ピボット点との間で並進することを可能とするように、対向溝の第２セットは第２ばねを含む。

【0050】

例１３は、例１１または１２のコネクタを含み、第１ラッチおよび第２ラッチがそれぞれの第２ピボット点に配置される場合に、衝撃負荷下で第１ラッチおよび第２ラッチそれぞれに対する圧力を緩和するように、対向溝の第１セットおよび第２セットのそれぞれの第２ピボット点は、対向溝の第１セットおよび第２セットのそれぞれの第１ピボット点に対して配置される。

【0051】

例１４は、例１０から１３の何れかのコネクタを含み、対向溝の第１セットおよび第２セットのそれぞれの長手方向中心線は、細長スロットの長手方向中心線と略直交する。

【0052】

例１５は、例１０から１４の何れかのコネクタを含み、メモリカードは、デュアルインラインメモリモジュールを含む。

【0053】

例１６は、回路基板用のコネクタハウジングであって、回路基板を収容する細長スロットを有する第１ハウジング部と、細長スロットの端で第１ハウジング部に機械的に結合される第２ハウジング部であって、第２ハウジング部は、ラッチを収容する第１溝を有し、第１溝の長手方向中心線が、細長スロットの長手方向中心線を横切る、第２ハウジング部と、細長スロットの、第２ハウジング部と反対側の端で、第１ハウジング部に機械的に結合される第３ハウジング部であって、第３ハウジング部は、ラッチを収容する第２溝を有し、第２溝の長手方向中心線が、第１溝の長手方向中心線に対して位置合わせされ、第２溝は第１溝に直接対向する、第３ハウジング部と、を備える、コネクタハウジングを含む。

【0054】

例１７は、例１６のコネクタハウジングを含み、第１溝は、第１溝の第１端に第１ピボット点を、および、第１溝の第２端に第２ピボット点を含み、並びに、第２溝は、第２溝の第１端に第１ピボット点を、および、第２溝の第２端に第２ピボット点を含む。

【0055】

例１８は、例１７のコネクタハウジングを含み、ラッチにかかる負荷が負荷閾値を超えている場合にのみラッチが第１溝および第２溝のそれぞれの第１ピボット点と第２ピボット点との間で並進することを可能とするように、第１溝および第２溝はばねを含む。

【0056】

例１９は、例１７または１８のコネクタハウジングを含み、ラッチがそれぞれの第２ピボット点に配置される場合に衝撃負荷下でラッチに対する圧力を緩和するように、第１溝および第２溝のそれぞれの第２ピボット点は、第１溝および第２溝のそれぞれの第１ピボット点に対して配置される。

【0057】

例２０は、例１６から１９の何れかのコネクタハウジングを含み、第１溝および第２溝のそれぞれの長手方向中心線は、細長スロットの長手方向中心線と略直交する。

【0058】

例２１は、例１６から２０の何れかのコネクタハウジングを含み、回路基板は、メモリカードを含む。

【0059】

例２２は、例１６から２１の何れかのコネクタハウジングを含み、回路基板は、デュアルインラインメモリモジュールを含む。

【0060】

例２３は、例１６から２２の何れかのコネクタハウジングを含み、第２ハウジング部および第３ハウジング部の反対側の細長スロットの別の端において第１ハウジング部に機械的に結合される第４ハウジング部であって、第２ラッチを収容する対向溝のセットを有する第４ハウジング部をさらに備え、対向溝のセットの長手方向中心線が細長スロットの長手方向中心線を横切り、対向溝のセットは、対向溝のセットの第１端に第１ピボット点を、および対向溝のセットの第２端に第２ピボット点を含み、並びに、対向溝のセットは、第２ラッチにかかる第２負荷が第２負荷閾値を超えている場合にのみ第２ラッチが対向溝のセットのそれぞれの第１ピボット点と第２ピボット点との間で並進することを可能とするように、第２ばねを含む。

【0061】

例２４は、回路基板を収容するスロット手段と、スロット手段内に回路基板を保持するラッチ手段と、回路基板を保持するラッチ手段への衝撃負荷がかかる間、ラッチ手段にかかる圧力を緩和する緩和手段と、を備えるコネクタハウジングを含む。

【0062】

例２５は、例２４のコネクタを含み、緩和手段は、衝撃負荷がかかる間、ラッチ手段が並進することを可能とする溝手段を備える。

【0063】

例２６は、例２５のコネクタを含み、溝手段は、ラッチ手段にかかる負荷が、負荷閾値より小さいか等しい場合に、回路基板を、スロット手段内に保持する第１ピボット手段と、ラッチ手段にかかる負荷が負荷閾値を超えている場合に、回路基板を保持する第２ピボット手段と、を含む。

【0064】

例２７は、例２５または２６のコネクタを含み、ラッチ手段にかかる負荷が負荷閾値を超えている場合にのみラッチ手段が並進することを可能とするばね手段をさらに備える。

【0065】

例２８は、例２５から２７の何れかのコネクタを含み、溝手段のそれぞれの長手方向中心線は、スロット手段の長手方向中心線と略直交する。

【0066】

例２９は、例２４から２８の何れかのコネクタを含み、回路基板は、メモリカードを含む。

【0067】

例３０は、例２４から２９の何れかのコネクタを含み、回路基板は、デュアルインラインメモリモジュールを含む。

【0068】

実施形態は、あらゆるタイプの半導体集積回路（「ＩＣ」）チップとの使用に適用可能である。これらＩＣチップの例としては、限定ではないが、プロセッサ、コントローラ、チップセットコンポーネント、プログラマブルロジックアレイ（ＰＬＡ）、メモリチップ、ネットワークチップ、システムオンチップ（ＳｏＣ）、ＳＳＤ／ＮＡＮＤコントローラＡＳＩＣ等が含まれる。また、いくつかの図面においては、信号の導体線が線で表されている。この一部は、より多くの成分信号経路を示すように、他と異なっていてもよく、複数の成分信号経路を示すように番号ラベルを有してもよく。かつ／または、主要情報の流れ方向を示すべく１または複数の端部に矢印を有していてもよい。しかしながら、このことは限定的に解釈されるべきではない。むしろ、かかる追加の詳細は、１または複数の例示的な実施形態に関連して使用され、回路の理解をより容易にし得るものである。追加の情報を有するか否かにかかわらず、記載のあらゆる信号線は実際には、移動方向が複数あり得る１または複数の信号を含んでよく、例えば、差動ペアで実装されるデジタル線またはアナログ線、光ファイバ線、および／または、シングルエンド線といったあらゆる好適なタイプの信号方式で実装されてもよい。

【0069】

例示的な大きさ／モデル／値／範囲が与えられている場合があるが、実施形態はそれに限定されるものではない。時間を経て製造技術（例えば、フォトリソグラフィ）が成熟するにつれ、より小型のデバイスが製造され得ることが予期される。また、例示および説明を簡潔にするために、および、実施形態の特定の態様を不明瞭にしないように、ＩＣチップおよび他のコンポーネントへの周知の電源／グラウンド接続は、図中に示されていても、示されていなくてもよい。さらに、実施形態を不明瞭にすることを回避すべく、構成は、ブロック図で示されてよく、また、かかるブロック図構成の実装に関する詳細は、実施形態が実装されるべきプラットフォームに大きく依存することに鑑みれば、すなわち、かかる詳細は、当業者の十分知見の範囲内である。例示的な実施形態を説明するために、具体的な詳細（例えば、回路）が記載される場合、これらの具体的な詳細なしで、またはこれらの具体的な詳細の変形例によって、実施形態が実施され得ることが、当業者には、自明である。従って、詳細な説明は、限定的ではなく、例示的なものとしてみなされるべきである。

【0070】

「結合」という用語は、対象のコンポーネント間の任意のタイプの直接的または間接的関係、を指すために本明細書において使用されてよく、電気的、機械的、流体的、光学的、電磁的、電子機械的、または他の接続に適用されてもよい。また、「第１」、「第２」等の用語は、説明を容易にするためだけに本明細書において使用されてよく、別途記載がない限り、何ら特定の時間的または時系列的な意味を含まない。

【0071】

本願および特許請求の範囲において用いられる「のうちの１または複数」という用語によって結合される項目の列挙は、列挙された用語の任意の組み合わせを意味してもよい。例えば、「Ａ、ＢおよびＣのうちの１または複数」という文言および「Ａ、ＢまたはＣのうちの１または複数」という文言はいずれも、Ａ；Ｂ；Ｃ；ＡおよびＢ；ＡおよびＣ；ＢおよびＣ；またはＡ、ＢおよびＣを意味してもよい。

【0072】

当業者ならば、上述の説明から、実施形態の広範な技術が、様々な形態で実装され得ることを理解するであろう。従って、実施形態はこれらの特定の例に関し説明されてきたが、実施形態の真の範囲は、このように限定されるべきではない。図面、明細書、および以下の特許請求の範囲を精査すれば、当業者には他の修正形態が自明なのである。
［考えられる他の項目］
（項目１）回路基板用のコネクタハウジングであって、
上記回路基板を収容するコネクタ本体と、
上記コネクタハウジングに対する圧力を緩和し、負荷閾値を超える負荷下で、上記コネクタ本体に収容される上記回路基板を維持するように、上記コネクタ本体に機械的に結合された緩和機構と、を備えるコネクタハウジング。
（項目２）
上記緩和機構は、
上記回路基板を上記コネクタ本体内に保持するラッチであって、上記負荷閾値を超える負荷下では、上記ラッチが並進することを可能とする構造によって、上記コネクタ本体に機械的に結合される、ラッチを備える、項目１に記載のコネクタハウジング。
（項目３）
上記負荷閾値を超える上記負荷下で上記ラッチが並進することを可能とする上記構造は、
上記コネクタ本体および上記ラッチのうちの一方に設けられて、上記負荷閾値を超える上記負荷下で上記ラッチが上記コネクタ本体に対して並進することを可能とする溝
を含む、項目２に記載のコネクタハウジング。
（項目４）
上記溝は、
上記ラッチにかかる負荷が、上記負荷閾値より小さいか等しい場合に、上記回路基板を、上記コネクタ内に完全に固定された状態で保持する第１ピボット点と、
上記ラッチにかかる上記負荷が上記負荷閾値を超えている場合に、上記回路基板を、上記コネクタ本体内に部分的に固定された状態で保持する第２ピボット点と、
を含む、項目３に記載のコネクタハウジング。
（項目５）
上記ラッチにかかる上記負荷が上記負荷閾値を超えている場合にのみ上記ラッチが上記第１ピボット点から上記第２ピボット点に並進することを可能とするように構成されたばねをさらに備える、項目４に記載のコネクタハウジング。
（項目６）
上記コネクタ本体は、上記回路基板を収容するスロットを有する、項目３に記載のコネクタハウジング。
（項目７）
上記溝の長手方向中心線が上記スロットの長手方向中心線と略直交する、項目６に記載のコネクタハウジング。
（項目８）
上記回路基板は、メモリカードを含む、項目６に記載のコネクタハウジング。
（項目９）
上記回路基板は、デュアルインラインメモリモジュールを含む、項目６に記載のコネクタハウジング。
（項目１０）
メモリカード用のコネクタであって、
上記メモリカードを収容する細長スロットを有するコネクタハウジングであって、
上記細長スロットの第１端における対向溝の第１セットであって、上記対向溝の第１セットの長手方向中心線が上記細長スロットの長手方向中心線を横切る、対向溝の第１セットと、
上記細長スロットの、上記第１端の反対側の第２端における対向溝の第２セットであって、上記対向溝の第２セットの長手方向中心線が上記細長スロットの上記長手方向中心線を横切る、対向溝の第２セットと、
を有するコネクタハウジングと、
上記コネクタハウジングの上記対向溝の第１セット内に収容される第１ラッチと、
上記コネクタハウジングの上記対向溝の第２セット内に収容される第２ラッチと、
を備えるコネクタ。
（項目１１）
上記対向溝の第１セットは、上記対向溝の第１セットの第１端に第１ピボット点を、および、上記対向溝の第１セットの第２端に第２ピボット点を含み、並びに、上記対向溝の第２セットは、上記対向溝の第２セットの第１端に第１ピボット点を、および、上記対向溝の第２セットの第２端に第２ピボット点を含む、項目１０に記載のコネクタ。
（項目１２）
上記第１ラッチにかかる負荷が負荷閾値を超えている場合にのみ上記第１ラッチが上記対向溝の第１セットの上記第１ピボット点と上記２ピボット点との間で並進することを可能とするように、上記対向溝の第１セットは第１ばねを含み、上記第２ラッチにかかる負荷が上記負荷閾値を超えている場合にのみ上記第２ラッチが上記対向溝の第２セットの上記第１ピボット点と上記第２ピボット点との間で並進することを可能とするように、上記対向溝の第２セットは第２ばねを含む、項目１１に記載のコネクタ。
（項目１３）
上記第１ラッチおよび上記第２ラッチがそれぞれの上記第２ピボット点に配置される場合に、衝撃負荷下で上記第１ラッチおよび上記第２ラッチそれぞれに対する圧力を緩和するように、上記対向溝の第１セットおよび第２セットのそれぞれの上記第２ピボット点は、上記対向溝の第１セットおよび第２セットのそれぞれの上記第１ピボット点に対して配置される、項目１１に記載のコネクタ。
（項目１４）
上記対向溝の第１セットおよび第２セットのそれぞれの上記長手方向中心線は、上記細長スロットの上記長手方向中心線と略直交する、項目１０に記載のコネクタ。
（項目１５）
上記メモリカードは、デュアルインラインメモリモジュールを含む、項目１０に記載のコネクタ。
（項目１６）
回路基板用のコネクタハウジングであって、
上記回路基板を収容する細長スロットを有する第１ハウジング部と、
上記細長スロットの端で上記第１ハウジング部に機械的に結合される第２ハウジング部であって、上記第２ハウジング部は、ラッチを収容する第１溝を有し、上記第１溝の長手方向中心線が、上記細長スロットの長手方向中心線を横切る、第２ハウジング部と、
上記細長スロットの、上記第２ハウジング部と反対側の端で、上記第１ハウジング部に機械的に結合される第３ハウジング部であって、上記第３ハウジング部は、上記ラッチを収容する第２溝を有し、上記第２溝の長手方向中心線が、上記第１溝の上記長手方向中心線に対して位置合わせされ、上記第２溝は上記第１溝に直接対向する、第３ハウジング部と、
を備える、
コネクタハウジング。
（項目１７）
上記第１溝は、上記第１溝の第１端に第１ピボット点を、および、上記第１溝の第２端に第２ピボット点を含み、並びに、上記第２溝は、上記第２溝の第１端に第１ピボット点を、および、上記第２溝の第２端に第２ピボット点を含む、項目１６に記載のコネクタハウジング。
（項目１８）
上記ラッチにかかる負荷が）
負荷閾値を超えている場合にのみ上記ラッチが上記第１溝および上記第２溝のそれぞれの上記第１ピボット点と上記第２ピボット点との間で並進することを可能とするように、上記第１溝および上記第２溝はばねを含む、項目１７に記載のコネクタハウジング。
（項目１９）
上記ラッチがそれぞれの上記第２ピボット点に配置される場合に衝撃負荷下で上記ラッチに対する圧力を緩和するように、上記第１溝および上記第２溝のそれぞれの上記第２ピボット点は、上記第１溝および上記第２溝のそれぞれの上記第１ピボット点に対して配置される、項目１７に記載のコネクタハウジング。
（項目２０）
上記第１溝および上記第２溝のそれぞれの上記長手方向中心線は、上記細長スロットの上記長手方向中心線と略直交する、項目１６に記載のコネクタハウジング。

【図1】

【図2A】

【図2B】

【図2C】

【図3A】

【図3B】

【図3C】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図8A】

【図8B】

【図8C】

【図9A】

【図9B】