特許 7478120 撮像素子、および電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-04-23

(45)【発行日】2024-05-02

(54)【発明の名称】撮像素子、および電子機器

(51)【国際特許分類】

   H04N 25/10 20230101AFI20240424BHJP

   H01L 27/146 20060101ALI20240424BHJP

   H04N 25/70 20230101ALI20240424BHJP

【ＦＩ】

H04N25/10

H01L27/146 A

H01L27/146 F

H04N25/70

【請求項の数】 17

(21)【出願番号】P 2021120993

(22)【出願日】2021-07-21

(62)【分割の表示】P 2019545189の分割

【原出願日】2018-09-28

(65)【公開番号】P2021184613

(43)【公開日】2021-12-02

【審査請求日】2021-08-05

【審判番号】

【審判請求日】2023-06-14

(31)【優先権主張番号】P 2017192212

(32)【優先日】2017-09-29

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000004112

【氏名又は名称】株式会社ニコン

(74)【代理人】

【識別番号】100161207

【弁理士】

【氏名又は名称】西澤 和純

(74)【代理人】

【識別番号】100140774

【弁理士】

【氏名又は名称】大浪 一徳

(74)【代理人】

【識別番号】100175824

【弁理士】

【氏名又は名称】小林 淳一

(72)【発明者】

【氏名】瀬尾 崇志

(72)【発明者】

【氏名】高木 徹

(72)【発明者】

【氏名】中山 智史

(72)【発明者】

【氏名】安藤 良次

(72)【発明者】

【氏名】渡邉 佳之

(72)【発明者】

【氏名】加藤 周太郎

【合議体】

【審判長】五十嵐 努

【審判官】板垣 有紀

【審判官】高橋 宣博

(56)【参考文献】

【文献】特開２０１１－０８２７６８（ＪＰ，Ａ）

【文献】特開２０１７－１０８２８６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

H04N 25/00 - 25/79

H01L 27/146

(57)【特許請求の範囲】

【請求項1】

第１方向と前記第１方向と交差する第２方向とに配置され、第１波長域の光を透過する第１フィルタからの光を電荷に変換する光電変換部をそれぞれが含む複数の画素により構成される第１ブロックと、
前記第１ブロックと空間的に重なり合うブロックであって、前記第１方向と前記第２方向とに配置され、第２波長域の光を透過する第２フィルタからの光を電荷に変換する光電変換部をそれぞれが含む複数の画素により構成される第２ブロックと、
前記第１ブロックを構成する前記複数の画素に電気的に接続される信号線であって、前記第１ブロックを構成する前記複数の画素のうち、少なくとも２つの画素から出力された信号を用いるビニング処理が行われる第１信号線と、
前記第２ブロックを構成する前記複数の画素に電気的に接続される信号線であって、前記第１信号線とは異なる層に形成され、前記第２ブロックを構成する前記複数の画素のうち、少なくとも２つの画素から出力された信号を用いるビニング処理が行われる第２信号線と、
を備える撮像素子。

【請求項2】

請求項１に記載の撮像素子において、
前記第１ブロックを構成する前記複数の画素は、前記第１方向に沿って配置される第１画素と第２画素とを有し、
前記第２ブロックを構成する前記複数の画素は、前記第１方向において前記第１画素と前記第２画素との間に配置される第３画素を有する、
撮像素子。

【請求項3】

請求項１に記載の撮像素子において、
前記第１ブロックを構成する前記複数の画素は、前記第２方向に沿って配置される第１画素と第２画素とを有し、
前記第２ブロックを構成する前記複数の画素は、前記第２方向において前記第１画素と前記第２画素との間に配置される第３画素を有する、
撮像素子。

【請求項4】

請求項１から請求項３のいずれか一項に記載の撮像素子において、
前記第１ブロックを構成する前記複数の画素と、前記第２ブロックを構成する前記複数の画素とは、前記第１フィルタからの光と、前記第２フィルタからの光とが入射する第１面と、前記第１面とは反対側の第２面とを有する光電変換層に配置され、
前記第１信号線は、前記光電変換層の前記第２面側に配置される第１配線層に形成され、
前記第２信号線は、前記光電変換層の前記第２面側に配置される第２配線層に形成される、
撮像素子。

【請求項5】

請求項４に記載の撮像素子において、
前記第１配線層は、前記第１面から前記第２面に向かう方向において前記光電変換層と前記第２配線層との間に配置される、
撮像素子。

【請求項6】

請求項５に記載の撮像素子において、
前記第１信号線は、前記第１面から前記第２面に向かう方向において前記光電変換層と前記第２信号線との間に配置される、
撮像素子。

【請求項7】

請求項１から請求項６のいずれか一項に記載の撮像素子において、
前記第１ブロックを構成する前記複数の画素は、前記第１信号線に電気的に接続される選択トランジスタをそれぞれが含み、
前記第２ブロックを構成する前記複数の画素は、前記第２信号線に電気的に接続される選択トランジスタをそれぞれが含み、
前記第１ブロックを構成する前記複数の画素に含まれる前記選択トランジスタは、それぞれ独立した制御信号が供給され、
前記第２ブロックを構成する前記複数の画素に含まれる前記選択トランジスタは、それぞれ独立した制御信号が供給される、
撮像素子。

【請求項8】

請求項７に記載の撮像素子において、
前記第１ブロックを構成する前記複数の画素のうち、少なくとも２つの画素に含まれる前記選択トランジスタは、前記制御信号が一斉に供給され、
前記第２ブロックを構成する前記複数の画素のうち、少なくとも２つの画素に含まれる前記選択トランジスタは、前記制御信号が一斉に供給される、
撮像素子。

【請求項9】

請求項４から請求項６のいずれか一項に記載の撮像素子において、
前記第１信号線と前記第２信号線とに電気的に接続される出力部を備え、
前記光電変換層は、第１半導体基板に配置され、
前記出力部は、前記第１半導体基板とともに積層される第２半導体基板に配置される、
撮像素子。

【請求項10】

請求項９に記載の撮像素子において、
前記第１半導体基板と前記第２半導体基板とを電気的に接続する第１接続部と、
前記第１半導体基板と前記第２半導体基板とを電気的に接続する第２接続部と
を備え、
前記第１信号線は、前記第１接続部を介して前記出力部に電気的に接続され、
前記第２信号線は、前記第２接続部を介して前記出力部に電気的に接続される、
撮像素子。

【請求項11】

請求項１０に記載の撮像素子において、
前記第１接続部は、
前記第１半導体基板に配置される第１接合パッドと、
前記第２半導体基板に配置される第２接合パッドと
を有し、
前記第２接続部は、
前記第１半導体基板に配置される第３接合パッドと、
前記第２半導体基板に配置される第４接合パッドと
を有し、
前記第１信号線は、前記第１接合パッドおよび前記第２接合パッドを介して前記出力部に電気的に接続され、
前記第２信号線は、前記第３接合パッドおよび前記第４接合パッドを介して前記出力部に電気的に接続される、
撮像素子。

【請求項12】

請求項９から請求項１１のいずれか一項に記載の撮像素子において、
前記出力部は、前記第１ブロックを構成する前記画素から読み出された信号と、前記第２ブロックを構成する前記画素から読み出された信号とに相関二重サンプリング処理を行う、
撮像素子。

【請求項13】

請求項９から請求項１２のいずれか一項に記載の撮像素子において、
前記出力部は、前記第１ブロックを構成する前記画素から読み出された信号と、前記第２ブロックを構成する前記画素から読み出された信号とにゲインをかける、
撮像素子。

【請求項14】

請求項９から請求項１３のいずれか一項に記載の撮像素子において、
前記出力部は、前記第１ブロックを構成する前記画素から読み出された信号と、前記第２ブロックを構成する前記画素から読み出された信号とをデジタル信号に変換する、
撮像素子。

【請求項15】

請求項１から請求項１４のいずれか一項に記載の撮像素子を備える電子機器。

【請求項16】

請求項１５に記載の電子機器において、
前記撮像素子の駆動を制御する駆動制御部を備える電子機器。

【請求項17】

請求項１５または請求項１６に記載の電子機器において、
交換レンズを取り付けるためのレンズ取付部を備える電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像素子、および電子機器に関する。

【背景技術】

【0002】

複数の画素をブロックにまとめて、ブロック単位で信号を並列に読出す撮像素子が知られている（特許文献１参照）。このような撮像素子では、同色信号間のビニング処理が困難であった。

【先行技術文献】

【特許文献】

【0003】

【発明の概要】

【0004】

発明の第１の態様によると、撮像素子は、第１方向と前記第１方向と交差する第２方向とに配置され、第１波長域の光を透過する第１フィルタからの光を電荷に変換する光電変換部をそれぞれが含む複数の画素により構成される第１ブロックと、前記第１ブロックと空間的に重なり合うブロックであって、前記第１方向と前記第２方向とに配置され、第２波長域の光を透過する第２フィルタからの光を電荷に変換する光電変換部をそれぞれが含む複数の画素により構成される第２ブロックと、前記第１ブロックを構成する前記複数の画素に電気的に接続される信号線であって、前記第１ブロックを構成する前記複数の画素のうち、少なくとも２つの画素から出力された信号を用いるビニング処理が行われる第１信号線と、前記第２ブロックを構成する前記複数の画素に電気的に接続される信号線であって、前記第１信号線とは異なる層に形成され、前記第２ブロックを構成する前記複数の画素のうち、少なくとも２つの画素から出力された信号を用いるビニング処理が行われる第２信号線と、を備える。
また、発明の第２の態様によると、電子機器は、上記に記載の撮像素子を備える。

【図面の簡単な説明】

【0005】

【図1】デジタルカメラの構成例を示す図である。

【図2】撮像素子の概要を説明する図である。

【図3】撮像素子の断面を説明する図である。

【図4】ベイヤー配列を例示する図である。

【図5】撮像素子のブロックの構成を説明する回路図である。

【図6】ブロックを説明する模式図である。

【図7】図７（ａ）は、Ｒ画素の配線を説明する図、図７（ｂ）は、Ｂ画素の配線を説明する図、図７（ｃ）は、Ｇ画素の配線を説明する図、図７（ｄ）は、Ｇ画素の配線を説明する図である。

【図8】図８（ａ）、図８（ｂ）は、変形例１による配線を説明する図である。

【図9】変形例２による配線を説明する図である。

【図10】変形例３による配線を説明する図である。

【発明を実施するための形態】

【0006】

本実施の形態による撮像素子は、複数の画素をブロックにまとめて、画素で生成された信号をブロック単位で並列に読出すことが可能に構成される。以下、図面を参照して詳細に説明する。
図１は、一実施の形態による撮像素子１０１を備えるデジタルカメラの構成例を模式的に示す図である。デジタルカメラは、交換レンズ１１０とカメラボディ１００とから構成され、交換レンズ１１０がレンズ取り付け部１０５を介してカメラボディ１００に装着される。
なお、デジタルカメラをレンズ交換式ではなく、レンズ一体式のカメラとして構成してもよい。

【0007】

図１において、互いに直交する座標系を構成するｘｙｚ軸を規定する。被写体からの光は、図１のｚ軸プラス方向に向かって入射するものとする。また、座標軸に示すように、ｚ軸に直交する紙面手前方向をｘ軸プラス方向、ｚ軸およびｘ軸に直交する上方向をｙ軸プラス方向とする。以降のいくつかの図においては、図１の座標軸を基準として、それぞれの図の向きがわかるように座標軸を表示する。

【0008】

交換レンズ１１０は、例えば、レンズ制御部１１１、ズームレンズ１１２、フォーカスレンズ１１３、防振レンズ１１４、絞り１１５、レンズ操作部１１６などを備えている。レンズ制御部１１１は、ＣＰＵとメモリなどの周辺部品とを含む。レンズ制御部１１１は、フォーカスレンズ１１３および絞り１１５の駆動制御、ズームレンズ１１２やフォーカスレンズ１１３の位置検出、カメラボディ１００へのレンズ情報の送信およびカメラボディ１００からのカメラ情報の受信などを行う。

【0009】

カメラボディ１００は、例えば、撮像素子１０１、ボディ制御部１０２、ボディ操作部１０３、および表示部１０４などを備えている。撮像素子１０１は、交換レンズ１１０の予定結像面（予定焦点面）に配置され、交換レンズ１１０により結像された被写体像を光電変換する。ボディ操作部１０３は、シャッターボタンや、各種設定のための操作部材などを含む。表示部１０４は、例えばカメラボディ１００の背面に搭載された液晶モニタ（背面モニタとも称される）によって構成される。

【0010】

ボディ制御部１０２は、ＣＰＵとメモリなどの周辺部品とを含む。ボディ制御部１０２は、撮像素子１０１の駆動制御、撮像素子１０１からの画像信号の読み出し、焦点検出演算および交換レンズ１１０の焦点調節、画像信号の処理および記録などデジタルカメラの動作制御を行う。また、ボディ制御部１０２は、レンズ取り付け部１０５に設けられた電気接点１０６を介してレンズ制御部１１１と通信を行い、レンズ情報の受信およびカメラ情報（デフォーカス量や絞り値など）の送信を行う。

【0011】

交換レンズ１１０を通過した光束により、撮像素子１０１の受光面上に被写体像が形成される。この被写体像は撮像素子１０１によって光電変換され、光電変換後の信号がボディ制御部１０２へ送られる。

【0012】

ボディ制御部１０２は、撮像素子１０１からの信号に基づいて公知の焦点検出演算を行うことにより、交換レンズ１１０の焦点調節状態（デフォーカス量）を検出する。ボディ制御部１０２によって検出されたデフォーカス量は、レンズ制御部１１１へ送出される。レンズ制御部１１１は、受信したデフォーカス量に基づいてフォーカスレンズ１１３の駆動量を算出する。そして、算出した駆動量に基づいて不図示のモーター等を駆動することにより、フォーカスレンズ１１３を合焦位置へ移動させる。

【0013】

また、ボディ制御部１０２は、撮像素子１０１からの信号を処理して画像データを生成し、不図示のメモリカードに格納する。ボディ制御部１０２はさらに、撮像素子１０１からの信号に基づくモニタ用画像（スルー画像とも称される）を表示部１０４に表示させる。

【0014】

＜撮像素子の構成＞
図２は、撮像素子１０１の概要を説明する模式図である。撮像素子１０１は、ＣＭＯＳイメージセンサによって構成される。撮像素子１０１は、画素エリア２０１と、垂直制御部２０２と、水平制御部２０３と、出力部２０４と、制御部２０５とを有する。なお、図２では、電源部や詳細回路は省略している。

【0015】

画素エリア２０１には、例えばｘ軸と平行な水平方向（行方向）、および、ｙ軸と平行な垂直方向（列方向）に二次元状に配置された複数の画素を有する。各画素は、入射光量に応じた電荷を生成するフォトダイオード（光電変換部）を有する。複数の画素は、それぞれが垂直制御部２０２および水平制御部２０３によって駆動され、各画素のフォトダイオードで生成された電荷に基づく信号が、信号線２１０を介して読出される。

【0016】

出力部２０４は、各画素から読出された信号に対して相関二重サンプリング（ＣＤＳ）を行ったり、必要に応じてゲインをかけたりする。出力部２０４で処理された信号は、後段の信号処理部（不図示）へ出力される。

【0017】

なお、以上の説明では、出力部２０４が後段の信号処理部へアナログ信号として出力する例を説明したが、出力部２０４にＡ／Ｄコンバータを備え、Ａ／Ｄ変換後の信号をデジタル出力する構成にしてもよい。

【0018】

本実施の形態では、上述したように、複数の画素をまとめてブロックを構成し、ブロック内の画素で生成された信号を、同じ信号線２１０を介して読出す。このため、信号線２１０の数はブロックの数と等しい。このように構成したので、出力部２０４は、複数のブロックからの信号を並列に入力し、入力した複数のブロックからの信号に対して並列に処理を行い、後段の信号処理部（不図示）へ並列に出力することができる。

【0019】

制御部２０５は、上述した撮像素子１０１の各部を制御する。すなわち、以降に説明する撮像素子１０１の動作は、ボディ制御部１０２の指令を受けた制御部２０５の制御に基づいて行われる。
なお、本実施の形態では、フォトダイオードと、フォトダイオードで生成された電荷に基づく信号を読出す読出し部とを含めて「画素」と呼ぶ。読出し部は、後述する各転送トランジスタ、フローティングディフュージョン（ＦＤ）領域、増幅トランジスタ、および選択トランジスタを含む例を説明するが、読出し部の範囲は、必ずしも本例の通りでなくてもよい。

【0020】

図３は、撮像素子１０１の断面を説明する図である。なお図３では、撮像素子１０１の全体のうち、一部の断面のみを示している。撮像素子１０１は、いわゆる裏面照射型の撮像素子である。撮像素子１０１は、ｚ軸プラス方向に向かう入射光を光電変換する。撮像素子１０１は、例えば、第１半導体基板７０と、第２半導体基板８０とが積層して構成されている。

【0021】

第１半導体基板７０は、少なくともＰＤ層７１と、配線層７２とを備える。ＰＤ層７１は、配線層７２の裏面側（ｚ軸マイナス側）に配置される。ＰＤ層７１には、複数のフォトダイオードＰＤが二次元状に配置される。配線層７２には、配線６１、配線６２、配線６３、配線６４によって信号線２１０等が形成される。配線６１から配線６４は、それぞれ配線層７２の異なる層に形成される。図３には４層の配線を例示したが、層数は適宜変更して構わない。配線層７２の層間は、例えば不図示のビア（via）によって接続することができる。第２半導体基板８０には、例えば、上記出力部２０４等の各種回路が配置される。第２半導体基板８０も多層に構成されて構わない。

【0022】

ＰＤ層７１における入射光の入射側（ｚ軸マイナス側）には、複数のフォトダイオードＰＤの各々に対応する複数のカラーフィルタ７３が設けられる。カラーフィルタ７３には、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）にそれぞれ対応する波長領域の光を透過する複数の種類が存在する。カラーフィルタ７３は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する３種類が、図４に例示するベイヤー配列を為すように配列される。
なお、本実施の形態ではベイヤー配列を例に説明するが、カラーフィルタ７３をベイヤー配列以外の配列にしてもよい。ベイヤー配列では、異なる波長領域の光を透過するカラ－フィルタ７３が設けられたフォトダイオードＰＤが隣接しているのに対し、ベイヤー配列以外の配列では、同じ波長領域の光を透過するカラ－フィルタ７３が設けられたフォトダイオードＰＤが隣接する場合がある。

【0023】

カラーフィルタ７３における入射光の入射側（ｚ軸マイナス側）には、複数のカラーフィルタ７３の各々に対応する複数のマイクロレンズ７４が設けられる。マイクロレンズ７４は、対応するフォトダイオードＰＤに向けて入射光を集光する。マイクロレンズ７４を通過した入射光は、カラーフィルタ７３により一部の波長領域のみが透過され、フォトダイオードＰＤに入射する。フォトダイオードＰＤは、入射光を光電変換して電荷を生成する。

【0024】

配線層７２の表面（ｚ軸プラス側）には複数の接合パッド７５が配置される。第２半導体基板８０の、配線層７２に対向する面（ｚ軸マイナス側）には、複数の接合パッド７５に対向する複数の接合パッド７６が配置される。複数の接合パッド７５と複数の接合パッド７６とは互いに接合されている。複数の接合パッド７５と複数の接合パッド７６とを介して、第１半導体基板７０と第２半導体基板８０とが電気的に接続される。
接合パッド７５および複数の接合パッド７６の数は、それぞれ上述したブロックの数と等しくすることができる。すなわち、一つのブロックに対応して一組の接合パッド７５、接合パッド７６が設けられる。以上のように構成することにより、ブロックごとの信号線の長さを略等しく構成できるので、配線のインピーダンスがブロック間でばらつくことを抑えるというメリットがある。

【0025】

本実施の形態では、撮像素子１０１の１つの画素部３０が、第１半導体基板７０に設けられた第１画素部３０ｘと、第２半導体基板８０に設けられた第２画素部３０ｙとによって構成される。第１画素部３０ｘには、マイクロレンズ７４、カラーフィルタ７３、フォトダイオードＰＤの他に、後に詳述するトランジスタや、画素部３０間を接続する配線６１から配線６４等が含まれる。第２画素部３０ｙには、上記出力部２０４等の回路が含まれる。

【0026】

＜ブロックの説明＞
図５は、撮像素子１０１のブロックの構成を説明する回路図である。一つのブロックは、複数（例えばＮ個）の第１画素部３０ｘ－１～３０ｘ－Ｎを含む。一つの第１画素部３０ｘは、フォトダイオードＰＤと、４つのトランジスタ（転送トランジスタＴｘ、リセットトランジスタＲＳＴ、増幅トランジスタＳＦ、選択トランジスタＳＥＬ）と、ＦＤ領域とを有する。第１画素部３０ｘの各部は、図５に示すように接続されている。図５において符号ＶＤＤは、電源電圧を示す。

【0027】

転送トランジスタＴｘは、フォトダイオードＰＤで生成された電荷をＦＤ領域へ転送する。転送トランジスタＴｘは、制御信号φＴｘがＨｉｇｈレベルになるとオンして電荷を転送し、制御信号φＴｘがＬｏｗレベルになるとオフする。

【0028】

ＦＤ領域は、転送された電荷を電圧に変換する。増幅トランジスタＳＦは、ソースフォロワ回路を形成し、ＦＤ領域の電位に応じた信号を増幅する。リセットトランジスタＲＳＴは、ＦＤ領域やフォトダイオードＰＤの電荷をリセットする。リセットトランジスタＲＳＴは、制御信号φＲＳＴがＨｉｇｈレベルになるとオンし、制御信号φＲＳＴがＬｏｗレベルになるとオフする。

【0029】

選択トランジスタＳＥＬは、増幅トランジスタＳＦで増幅された信号を、ブロック信号線６０へ出力する。ブロック信号線６０は、ブロック内の第１画素部３０ｘ－１～３０ｘ－Ｎを相互に接続する。ブロック信号線６０は、そのブロックに対応する信号線２１０と接続されている。選択トランジスタＳＥＬは、制御信号φＳＥＬがＨｉｇｈレベルになるとオンして信号を出力し、制御信号φＳＥＬがＬｏｗレベルになるとオフする。

【0030】

ブロック内の第１画素部３０ｘ－１～３０ｘ－Ｎの選択トランジスタＳＥＬには、それぞれ独立した制御信号φＳＥＬ－１～φＳＥＬ－Ｎが供給される。このため、例えば、制御部２０５によってＨｉｇｈレベルの制御信号φＳＥＬ－１～φＳＥＬ－Ｎが順番に供給される場合には、選択トランジスタＳＥＬ－１～ＳＥＬ－Ｎが、順番にオンしてブロック信号線６０を介して信号線２１０へ信号を出力する。

【0031】

また、制御部２０５によってＨｉｇｈレベルの制御信号φＳＥＬ－１～φＳＥＬ－Ｎが一斉に供給される場合には、選択トランジスタＳＥＬ－１～ＳＥＬ－Ｎが、一斉にオンしてブロック信号線６０を介して信号線２１０へ信号を出力する。選択トランジスタＳＥＬ－１～ＳＥＬ－Ｎが一斉に信号を出力する場合、信号線２１０において第１画素部３０ｘ－１～３０ｘ－Ｎから出力された信号が加算されるので、ブロック内の第１画素部３０ｘ－１～３０ｘ－Ｎによるビニングを行うことができる。
なお、選択トランジスタＳＥＬ－１～ＳＥＬ－Ｎのうち任意の組み合わせによりブロック信号線６０を介して信号線２１０へ信号を出力させてもよい。この場合は、信号線２１０において第１画素部３０ｘ－１～３０ｘ－Ｎのうちの一部から出力された信号が加算されるので、ブロック内の第１画素部３０ｘ－１～３０ｘ－Ｎの任意の組み合わせによるビニングを行うことができる。

【0032】

以上の構成により、ブロック内の第１画素部３０ｘ－１～３０ｘ－Ｎのいずれからも、個別に信号を読出したり、第１画素部３０ｘ－１～３０ｘ－Ｎのうち少なくとも２つの間でビニングを行ったりすることができる。

【0033】

本実施の形態では、同色の複数の画素によって一つのブロックを構成する。すなわち、上述したカラーフィルタ７３を透過する光の波長域が同じ画素部３０を組み合わせて一つのブロックとする。図６は、ブロックを説明する模式図である。赤（Ｒ）に対応する波長領域の光を透過するカラーフィルタ７３を有する画素部３０（Ｒ画素と称する）を中心に実線で囲む範囲において、そのＲ画素およびそのＲ画素を囲む８つのＲ画素からなる９つのＲ画素によってＲ色ブロック３０１を構成する。また、青（Ｂ）に対応する波長領域の光を透過するカラーフィルタ７３を有する画素部３０（Ｂ画素と称する）を中心に破線で囲む範囲において、そのＢ画素およびそのＢ画素を囲む８つのＢ画素からなる９つのＢ画素によってＢ色ブロック３０２を構成する。

【0034】

さらに、ＧＲ列上に位置して緑（Ｇ）に対応する波長領域の光を透過するカラーフィルタ７３を有する画素部３０（Ｇ画素と称する）を中心に一点鎖線で囲む範囲において、そのＧ画素およびそのＧ画素を囲む８つのＧ画素からなる９つのＧ画素によって第１のＧ色ブロック３０３を構成する。さらにまた、ＧＢ列上に位置して緑（Ｇ）に対応する波長領域の光を透過するカラーフィルタ７３を有する画素部３０（Ｇ画素と称する）を中心に二点鎖線で囲む範囲において、そのＧ画素およびそのＧ画素を中心に囲む８つのＧ画素からなる９つのＧ画素によって第２のＧ色ブロック３０４を構成する。

【0035】

図６によると、Ｒ色ブロック３０１と、第１のＧ色ブロック３０３とは、互いにブロックの上下部分が重なり合う。また、Ｂ色ブロック３０２と、第１のＧ色ブロック３０３とは、互いにブロックの左右部分が重なり合う。

【0036】

さらに、Ｂ色ブロック３０２と、第２のＧ色ブロック３０４とは、互いにブロックの上下部分が重なり合う。さらにまた、Ｒ色ブロック３０１と、第２のＧ色ブロック３０４とは、互いにブロックの左右部分が重なり合う。

【0037】

一方、図５の回路図を参照して説明すると、同色のブロック内のＮ個の画素部３０は、それぞれが配線層７２（図３）においてそのブロックに対応するブロック信号線６０と接続される。このため、同色のブロック内のＮ個の画素部３０の選択トランジスタＳＥＬの出力端子同士が接続されることになる。当然ながら、他色のブロックのブロック信号線６０とは接続されない。上述したように、同色のブロック内でブロック信号線６０と接続する配線は、配線層７２における配線６１から配線６４によって形成される。
本実施の形態では、画素エリア２０１（図２）において空間的に重なり合う他色のブロックとの間で、ブロック内の配線が接触しないように、ブロックの色によって配線層７２の異なる層で配線する。
なお、第１のＧ色ブロック３０３と第２のＧ色ブロック３０４とは、便宜上異なる色として扱うものとする。また、「空間的に重なり合う」とは、図６において異なる色のブロックとの間で上下部分または左右部分が重なり合う関係をいう。

【0038】

図７（ａ）～図７（ｄ）は、各色の配線を説明する模式図である。図７（ａ）は、Ｒ色ブロック３０１のＲ画素の選択トランジスタＳＥＬの出力同士を接続するブロック信号線６０の配線６１を例示する図である。配線６１は、網掛けで示される。図７（ｂ）は、Ｂ色ブロック３０２のＢ画素の選択トランジスタＳＥＬの出力同士を接続するブロック信号線６０の配線６２を例示する図である。配線６２は、縦縞で示される。

【0039】

図７（ｃ）は、第１のＧ色ブロック３０３のＧ画素の選択トランジスタＳＥＬの出力同士を接続するブロック信号線６０の配線６３を例示する図である。配線６３は、ドットで示される。図７（ｄ）は、第２のＧ色ブロック３０４のＧ画素の選択トランジスタＳＥＬの出力同士を接続するブロック信号線６０の配線６４を例示する図である。配線６４は、横縞で示される。

【0040】

配線６１～配線６４は、配線層７２において異なる層に形成される。このように、配線層７２において色別に異なる配線６１～６４を形成し、各配線６１～６４によって各色のブロック内の画素部３０を配線接続したので、画素エリア２０１においてブロックが他色のブロックと空間的に重なり合う場合に、各ブロックにおいて同色のブロック内の画素部３０のみを適切に接続することができる。なお、図７の配線は、「日」字状である。
図７（ａ）～図７（ｄ）に示されるように、配線６１～６４は、各色のブロック３０１～３０４の中心に位置する画素部３０に対して点対称である。また、配線６１～６４は、各色のブロック３０１～３０４の中心に位置する画素部３０を通る水平方向（行方向）または垂直方向（列方向）の直線に対して線対称である。

【0041】

以上説明したブロック３０１～３０４において、各色のブロック３０１～３０４におけるＮ個の画素部３０の重心を色重心と呼ぶ。本実施の形態では、各色のブロック３０１～３０４を構成する９つの画素部３０の中心に位置する画素部３０の位置が、そのブロック３０１～３０４の色重心となる。図６および図７において、本例の色重心に相当する画素部３０をそれぞれ異なる態様で表示した。すなわち、Ｒ色ブロック３０１の色重心を網掛けで示し、Ｂ色ブロック３０２の色重心を縦縞で示し、第１のＧ色ブロック３０３の色重心をドットで示し、第２のＧ色ブロック３０４の色重心を横縞で示した。図６において各ブロック３０１～３０４の色重心に注目すると、ベイヤー配列であることがわかる。このことは、各色のブロック３０１～３０４内の第１画素部３０ｘ－１～３０ｘ－Ｎによるビニングを行った場合に、ビニング後の信号がベイヤー配列を保つことを意味する。本実施の形態によれば、各色のブロック３０１～３０４の色重心は等間隔に配置され、色重心に偏りが生じていない。

【0042】

各色のブロック３０１～３０４において接合パッド７５が設けられる位置は、Ｎ個の画素部３０の近傍に設けることが好ましいが、必ずしも色重心の位置に設ける必要はない。

【0043】

上述した実施の形態によれば、次の作用効果が得られる。
（１）撮像素子１０１は、光を光電変換する複数の画素３０が行方向（ｘ軸方向）および列方向（ｙ軸）に配置された画素エリア２０１と、画素エリア２０１が共通の波長域の光を光電変換する複数の画素３０に小分けされた複数のブロック３０１～３０４と、複数のブロック３０１～３０４にそれぞれ設けられた複数の信号線２１０と、複数のブロック３０１～３０４にそれぞれ設けられ、ブロック３０１～３０４毎の複数の画素３０を相互に接続するブロック信号線６０とを備える。
各ブロック３０１～３０４が共通の波長域の光を光電変換する複数の画素３０で構成されるので、各ブロック３０１～３０４内の信号を加算するだけで同色の信号ビニングを簡単に行うことができる。例えば、ブロック内に異なる波長域の光を光電変換する画素が混在する従来技術に比べて、同色の信号ビニング処理が圧倒的に簡単になる。
また、信号線２１０をブロック３０１～３０４毎に設けたので、色毎の信号を並行して出力させることができる。例えば、ブロック内に異なる波長域の光を光電変換する画素が混在する場合において色毎の信号を時分割で出力させる場合と比較して、短時間で出力させることができる。

【0044】

（２）撮像素子１０１において、ブロック信号線６０は、ブロック３０１～３０４に対応する信号線２１０と接続され、ブロック３０１～３０４内の複数の画素３０はそれぞれ、画素３０の増幅トランジスタＳＦの出力端子とブロック信号線６０との間を接続または切断する選択トランジスタＳＥＬを備える。このように構成したので、ブロック３０１～３０４内の全画素３０の信号を信号線２１０へ出力したり、各ブロックにおいて任意の画素３０の信号のみを信号線２１０へ出力したりすることができる。

【0045】

（３）撮像素子１０１において、画素エリア２０１は異なる波長域の光を光電変換する複数の画素３０が行方向および列方向に繰り返し配置される。そして、ブロック３０１～３０４は、画素エリア２０１において例えば、図６の赤（Ｒ）に対応する波長領域の光を光電変換する画素部３０（注目画素とする）から２ピクセルの範囲内（５ピクセル×５ピクセル）で注目画素と同じ波長域の光を光電変換する画素３０により構成されるようにした。このように構成したので、例えば、図６の赤（Ｒ）に対応する波長領域の光を光電変換する画素部３０（注目画素とする）を中心に、そのＲ画素およびそのＲ画素の近傍に位置するＲ画素を用いてＲ色ブロック３０１を構成することができる。Ｂ色ブロック３０２、第１のＧ色ブロック３０３および第２のＧ色ブロック３０４についても同様である。

【0046】

（４）撮像素子１０１において、ブロック３０１～３０４は画素エリア２０１において、例えば、図６の赤（Ｒ）に対応する波長領域の光を光電変換する画素部３０（注目画素とする）を中心に、そのＲ画素およびそのＲ画素を囲む８つのＲ画素からなる９つのＲ画素によってＲ色ブロック３０１を構成する。Ｂ色ブロック３０２、第１のＧ色ブロック３０３および第２のＧ色ブロック３０４についても同様である。
このように構成したので、Ｒ画素、Ｇ画素、Ｂ画素がベイヤー配列されている場合はブロック３０１～３０４の色重心もベイヤー配列を保つこととなるので、ビニングの有無にかかわらず、ベイヤー配列を前提とした画像処理エンジンをそのまま用いることができる。

【0047】

（５）撮像素子１０１において、複数のブロック３０１～３０４は、画素エリア２０１において空間的に重なり合うようにした。ブロックが空間的に重ならない場合に比べて、ブロックの重心の密度を高くすることができる。

【0048】

（６）撮像素子１０１は、ブロック信号線６０を接続する配線層７２を備える。そして、複数のブロック３０１～３０４のうち、例えば赤（Ｒ）の波長域の光を光電変換する複数の画素３０を有するＲ色ブロック３０１のブロック信号線６０は、配線層７２の第１の層の配線６１（図７（ａ））により接続され、青（Ｂ）の波長域の光を光電変換する複数の画素３０を有するＢ色ブロック３０２のブロック信号線６０は、配線層７２の第２の層の配線６２（図７（ｂ））により接続される。また、緑（Ｇ）の波長域の光を光電変換する複数の画素３０を有する第１のＧ色ブロック３０３のブロック信号線６０は、配線層７２の第３の層の配線６３（図７（ｃ））により接続され、緑（Ｇ）の波長域の光を光電変換する複数の画素３０を有する第２のＧ色ブロック３０４のブロック信号線６０は、配線層７２の第４の層の配線６４（図７（ｄ））により接続される。
このように構成したので、各ブロック３０１～３０４におけるブロック信号線６０が、空間的に重なり合う他色のブロックのブロック信号線６０と接触しないように適切に接続することができる。

【0049】

次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
（変形例１）
変形例１では、画素エリア２０１においてブロック内の配線が、空間的に重なり合う他色のブロック内の配線と接触しないように配線を分け、配線層の１層に２色分の配線を行う。なお、上記実施の形態と同様に、Ｇ色の第１ブロックとＧ色の第２ブロックとは、便宜上異なる色として扱うものとする。

【0050】

図８（ａ）、図８（ｂ）は、変形例１による各色の配線を説明する模式図である。変形例１では、例えば図８（ａ）に例示するように、Ｒ色ブロックのＲ画素を接続する配線６１－１と、Ｂ色ブロックのＢ画素を接続する配線６１－２とを同じ層に形成する。配線６１－１は、網掛けで示される。配線６１－２は、縦縞で示される。
さらに、図８（ｂ）に例示するように、Ｇ色の第１ブロックのＧ画素を接続する配線６２－１と、Ｇ色の第２ブロックのＧ画素を接続する配線６２－２とを同じ層に形成する。配線６２－１は、ドットで示される。配線６２－２は、横縞で示される。
配線６１－１および６１－２と、配線６２－１および６２－２とは、配線層７２において異なる層に形成される。

【0051】

このように配線することにより、上記実施の形態の配線（図７）に比べて、ブロック内の画素部３０を配線接続するために配線層７２に形成する層数を４から２へ減らし、コストを抑えることができる。
また、このように配線層７２に形成する層数を減らしても、画素エリア２０１においてブロックが他色のブロックと空間的に重なり合う場合に、各ブロックにおいて同色のブロック内の画素部３０のみを適切に接続することができる。
図８（ａ）、図８（ｂ）に示されるように、配線６１－１、２～６２－１、２は、各色のブロック３０１～３０４の中心に位置する画素部３０に対して点対称である。また、配線６１－１、２～６２－１、２は、各色のブロック３０１～３０４の中心に位置する画素部３０を通る水平方向（行方向）または垂直方向（列方向）の直線に対して線対称である。

【0052】

上述した変形例１によれば、以下の作用効果が得られる。すなわち、撮像素子１０１は、ブロック信号線６０を接続する配線層７２を備える。そして、複数のブロック３０１～３０４のうち、例えば赤（Ｒ）の波長域の光を光電変換する複数の画素３０を有するＲ色ブロック３０１のブロック信号線６０と、青（Ｂ）の波長域の光を光電変換する複数の画素３０を有するＢ色ブロック３０２のブロック信号線６０とを、それぞれ、配線層７２の同じ層の配線６１－１、配線６１－２により接続する（図８（ａ））。このように配線することにより、ブロック３０１、３０２においてブロック信号線６０を配線接続するために配線層７２を２層分使用する場合に比べて、使用層数を２から１へ減らし、コストを抑えることができる。

【0053】

また、緑（Ｇ）の波長域の光を光電変換する複数の画素３０を有する第１のＧ色ブロック３０３のブロック信号線６０と、緑（Ｇ）の波長域の光を光電変換する複数の画素３０を有する第２のＧ色ブロック３０４のブロック信号線６０とを、それぞれ、配線層７２の同じ層の配線６２－１、配線６２－２により接続する（図８（ｂ））。このように配線することにより、ブロック３０３、３０４においてブロック信号線６０を配線接続するために配線層７２を２層分使用する場合に比べて、使用層数を２から１へ減らし、コストを抑えることができる。

【0054】

さらに、配線層７２を使用する層数を減らすことは、層間を接続するためのviaの数を減らすことにもつながるので、配線のインピーダンスのばらつきを抑えるというメリットを得ることもできる。なお、図８の配線は、「王」字状である。

【0055】

（変形例２）
変形例２では、画素エリア２０１においてブロック内の配線が、空間的に重なり合う他色のブロック間の配線と接触しないように配線を分け、配線層の１層に４色分の配線を行う。なお、上記実施の形態や変形例１と同様に、Ｇ色の第１ブロックとＧ色の第２ブロックとは、便宜上異なる色として扱うものとする。

【0056】

図９は、変形例２による各色の配線を説明する模式図である。変形例２では、ブロックの中心に位置する画素部３０を起点に、渦巻き状に画素部３０間をつないで配線する。例えば、Ｒ色ブロック３０１の中心に位置するＲ画素から、上方向に２画素ピッチ離れたＲ画素まで配線６１－１でつなぎ、さらに右方向に２画素ピッチ離れたＲ画素まで配線６１－１つなぐ。続いて、上記Ｒ色ブロック３０１の中心に位置するＲ画素から、右方向に２画素ピッチ離れたＲ画素まで配線６１－１でつなぎ、さらに下方向に２画素ピッチ離れたＲ画素まで配線６１－１でつなぐ。

【0057】

同様に、上記Ｒ色ブロック３０１の中心に位置するＲ画素から、下方向に２画素ピッチ離れたＲ画素まで配線６１－１でつなぎ、さらに左方向に２画素ピッチ離れたＲ画素まで配線６１－１でつなぐ。さらに続けて、上記Ｒ色ブロック３０１の中心に位置するＲ画素から、左方向に２画素ピッチ離れたＲ画素まで配線６１－１でつなぎ、さらに上方向に２画素ピッチ離れたＲ画素まで配線６１－１でつなぐ。Ｒ色ブロック内の配線６１－１は、網掛けで示される。

【0058】

第１のＧ色ブロック３０３、第２のＧ色ブロック３０４、およびＢ色ブロック３０２についても、同様に、各ブロックの中心に位置する画素部３０を起点に、同色の画素部３０間をつないで配線する。図９において、Ｂ色ブロック内の配線６１－２は、縦縞で示される。また、第１のＧ色ブロック内の配線６１－３は、ドットで示される。さらに、第２のＧ色ブロック内の配線６１－４は、横縞で示される。各色の配線６１－１～６１－４は、配線層７２の同一層に形成される。図９に示されるように、配線６１－１～６１－４は、各色のブロックの中心に位置する画素部３０に対して点対称である。

【0059】

このように配線することにより、上記変形例１に比べて、ブロック内の画素部３０を配線接続するために配線層７２に形成する層数を２から１へ減らし、コストを抑えることができる。
また、このように配線層７２に形成する層数を減らしても、画素エリア２０１においてブロックが他色のブロックと空間的に重なり合う場合に、各ブロックにおいて同色のブロック内の画素部３０のみを適切に接続することができる。

【0060】

上述した変形例２によれば、以下の作用効果が得られる。すなわち、撮像素子１０１のブロック信号線６０は、画素エリア２０１において、配線６１－１により、Ｒ色ブロック３０１の注目画素（例えばＲ画素）と、注目画素から行方向へ２画素ピッチ離れた第１画素（Ｒ画素）と、第１画素（Ｒ画素）から列方向へ２画素ピッチ離れた第２画素（Ｒ画素）とを相互に接続するとともに、注目画素（Ｒ画素）と、注目画素（Ｒ画素）から列方向へ２画素ピッチ離れた第３画素（Ｒ画素）と、第３画素（Ｒ画素）から行方向へ２画素ピッチ離れた第４画素（Ｒ画素）とを相互に接続する。このような接続を行って、Ｒ色ブロック３０１において注目画素および注目画素を囲むＲ画素を相互に接続する。

【0061】

Ｂ色ブロック３０２、第１のＧ色ブロック３０３、および第２のＧ色ブロック３０４についても同様に接続する。すなわち、Ｂ色ブロック３０２は配線６１－２により接続し、第１のＧ色ブロック３０３は配線６１－３により接続し、第２のＧ色ブロック３０４は配線６１－４により接続する。このように構成したので、ブロック信号線６０を配線接続するために配線層７２を１層分使用するだけでよくなり、変形例１の場合に比べて、さらにコストを抑えることができる。
また、層間を接続するためのviaの数を減らすことにもつながるので、配線のインピーダンスのばらつきを抑えるというメリットを得ることもできる。

【0062】

（変形例３）
変形例１および変形例２では、ブロック３０１～３０４は、画素エリア２０１において注目画素から２ピクセルの範囲内（ブロックのサイズは行方向５ピクセル×列方向５ピクセル）で、注目画素と同じ波長域の光を光電変換する画素３０により構成したが、ブロックのサイズをさらに拡げてもよい。

【0063】

図１０は、変形例３による各色の配線を説明する模式図である。図１０において、例えば、赤（Ｒ）に対応する波長領域の光を光電変換する画素部３０（注目画素とする）を中心に、そのＲ画素およびそのＲ画素を囲む２４個のＲ画素からなる２５個のＲ画素によってＲ色ブロック３０１を構成する。すなわち、画素エリア２０１において注目画素から４ピクセルの範囲内（ブロックのサイズは行方向９ピクセル×列方向９ピクセル）で、注目画素と同じ波長域の光を光電変換する画素３０により構成する。このように、ブロックサイズを大きくする場合でも、ブロックの中心に位置する画素部３０を起点に、渦巻き状に画素部３０間をつないで配線することができる。図１０に示されるように、配線６１－１～６１－４は、各色のブロックの中心に位置する画素部３０に対して点対称である。

【0064】

（変形例４）
ブロックのサイズをさらに大型にする場合は、配線層７２を１層分使用するだけではブロック内の画素部３０を相互に接続することが困難になる。このような場合には、配線層７２を２層分使用してもよい。例えば、図１０に例示したような行方向９ピクセル×列方向９ピクセルの小ブロックを、行方向に３個、列方向に３個の計９個を組み合わせて大ブロックを構成するものとする。この場合は、各小ブロックにおける画素部３０を接続する配線（ローカル配線と称する）のために配線層７２を１層分使用する。そして、９個の小ブロックの中心に位置する９個の画素部３０を接続する配線（グローバル配線と称する）のために配線層７２の他の層を使用する。グローバル配線は、ローカル配線と同様に、大ブロックの中心に位置する画素部３０を起点に、渦巻き状に小ブロックの中心に位置する画素部３０間をつないで配線する。

【0065】

変形例４によれば、ブロックのサイズの大型化にともなって、ブロック信号線６０の配線のレイアウトが複雑化してしまう場合でも、ローカル配線とグローバル配線とで配線層７２の異なる層を使用することで、配線層７２における使用層数を抑えつつ、適切にブロック内の画素部３０を接続することができる。

【0066】

以上の説明では、撮像素子１０１をデジタルカメラに搭載する例を説明したが、撮像素子１０１は、デジタルカメラ以外にもスマートフォンやタブレット端末、ウェアラブル端末等の電子機器に搭載してもよい。

【0067】

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
例えば、各色のブロックの中心に位置する画素部３０に対して点対称な配線の形状として、上記「日」字状や「王」字状、渦巻き状の配線を例示したが、「Ｎ」字状や「Ｚ」字状や「Ｈ」字状に配線してもよい。また、各色のブロックの中心に位置する画素部３０に対して線対称な配線の形状として、上記「日」字状や「王」字状の配線を例示したが、「Ｈ」字状に配線してもよい。

【0068】

次の優先権基礎出願の開示内容は引用文としてここに組み込まれる。
日本国特許出願２０１７年第１９２２１２号（２０１７年９月２９日出願）

【符号の説明】

【0069】

３０…画素部
３０ｘ－１～３０ｘ－Ｎ…第１画素部
６０…ブロック信号線
６１～６４…配線
７１…ＰＤ層
７２…配線層
７３…カラーフィルタ
１００…カメラボディ
１０１…撮像素子
１０２…ボディ制御部
２０１…画素エリア
２０４…出力部
２０５…制御部
２１０…信号線
３０１～３０４…ブロック
ＰＤ…フォトダイオード
ＳＥＬ…選択トランジスタ
ＳＦ…増幅トランジスタ
Ｔｘ…転送トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】