特許7497973IP Force 特許公報全文掲載

技術分野

本出願は、半導体パッケージに関し、より詳細には、アンカー構造物を含む半導体パッケージ

発明が解決しようとする課題[発明の詳細な説明]から抜粋

本出願の一半導体チップとパッケージ基板との間の接合信頼性を担保できる半導体パッケージの構造を提供する。

課題を解決するための手段[発明の詳細な説明]から抜粋

本出願の一態様に係る半導体パッケージは、信号バンプランドおよびアンカリングバンプランドを備えるパッケージ基板と、前記パッケージ基板上に実装され、信号バンプおよびアンカリングバンプを備える半導体チップとを含む。前記信号バンプは、前記信号バンプランドに接合され、前記アンカリングバンプは、前記アンカリングバンプランドと互いに隣接して配置される。前記パッケージ基板の表面を基準として、前記アンカリング・・・ 続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

上述した本出願の実施形態によれば、互いに隣接して配置されるアンカリングバンプとアンカリングバンプランドとを備える半導体パッケージを提供することができる。半導体チップおよびパッケージ基板を接合して前記半導体パッケージを製造する時、前記アンカリングバンプランドが前記アンカリングバンプに対して押す力を印加し、前記押す力は、前記半導体チップおよび前記パッケージ基板の間の接合力を向上させる圧縮力を発生させることができる。また、前記半導体チップおよびパッケージ基板を接合する時、前記アンカリングバンプランドと前記アンカリングバンプは、前記半導体チップおよび前記パッケージ基板が外力によって位置変更されることを抑制する役割を果たすことができる。これによって、半導体チップおよびパッケージ基板の間の接合信頼性を向上させることができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 本出願の一半導体パッケージのパッケージ基板を概略的に示す平面図である。
【図2】 図1のパッケージ基板をI-I’ライン、II-II’ライン、およびIII-III’ラインに沿ったそれぞれの断面を概略的に示す図である。
【図3】 本出願の一半導体パッケージの半導体チップを概略的に示す平面図である。
【図4】 図3の半導体チップをIV-IV’ライン、V-V’ライン、およびVI-VI’ラインに沿ったそれぞれの断面を概略的に示す図である。
【図5】 本出願の一半導体パッケージを概略的に示す平面図である。
【図6】 図5の半導体パッケージをVII-VII’ライン、VIII-VIII’ライン、およびIX-IX’ラインに沿ったそれぞれの断面を概略的に示す図である。
【図7】 本出願の一パッケージ基板および半導体チップの接合工程のステップを概略的に示す模式図である。
【図8】 本出願の一パッケージ基板および半導体チップの接合工程を概略的に示す断面図である。
【図9】 本出願の一パッケージ基板および半導体チップの接合工程を概略的に示す断面図である。
【図10】 本出願の一パッケージ基板および半導体チップの接合工程を概略的に示す断面図である。

代表図 図1本件の代表的な図

10:パッケージ基板 110:基板ボディ部 122:信号バンプランド 124:アンカリングバンプランド 20:半導体チップ 210:チップボディ部 222:信号バンプ 224:アンカリングバンプ 30:半導体パッケージ 30i:積層構造物

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります