特許 7504092 仮想化コンピューティング環境での安全なメモリアクセス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-13

(45)【発行日】2024-06-21

(54)【発明の名称】仮想化コンピューティング環境での安全なメモリアクセス

(51)【国際特許分類】

   G06F 9/50 20060101AFI20240614BHJP

   G06F 9/455 20180101ALI20240614BHJP

   G06F 12/109 20160101ALI20240614BHJP

【ＦＩ】

G06F9/50 150Z

G06F9/455 150

G06F12/109 110

【請求項の数】 15

(21)【出願番号】P 2021523799

(86)(22)【出願日】2019-06-19

(65)【公表番号】

(43)【公表日】2022-02-01

(86)【国際出願番号】 US2019037950

(87)【国際公開番号】W WO2020091850

(87)【国際公開日】2020-05-07

【審査請求日】2022-05-24

(31)【優先権主張番号】16/176,431

(32)【優先日】2018-10-31

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】591016172

【氏名又は名称】アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＤＥＶＩＣＥＳ ＩＮＣＯＲＰＯＲＡＴＥＤ

(73)【特許権者】

【識別番号】508301087

【氏名又は名称】エーティーアイ・テクノロジーズ・ユーエルシー

【氏名又は名称原語表記】ＡＴＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＵＬＣ

【住所又は居所原語表記】Ｏｎｅ Ｃｏｍｍｅｒｃｅ Ｖａｌｌｅｙ Ｄｒｉｖｅ Ｅａｓｔ， Ｍａｒｋｈａｍ， Ｏｎｔａｒｉｏ， Ｌ３Ｔ ７Ｘ６ Ｃａｎａｄａ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】アンソニー アサロ

(72)【発明者】

【氏名】ジェフリー ジー． チェン

(72)【発明者】

【氏名】アニルーダ アール． アチャリャ

【審査官】田中 幸雄

(56)【参考文献】

【文献】米国特許出願公開第２０１８／０１０７６０８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ９／５０

Ｇ０６Ｆ ９／４５５

Ｇ０６Ｆ １２／１０９

(57)【特許請求の範囲】

【請求項1】

方法であって、
入力／出力メモリ管理ユニット（ＩＯＭＭＵ）［１０５］において、バスデバイス［１０２］から第１のメモリアクセス要求を受信することであって、前記第１のメモリアクセス要求は、第１のメモリアドレスと、前記第１のメモリアクセス要求に関連する第１の仮想マシン（ＶＭ）［２２１］を示す第１の要求識別子［２０８］と、を含む、ことと、
ＩＯＭＭＵにおいて、前記第１の要求識別子において示された前記第１のＶＭの仮想メモリ識別子（ＶＭＩＤ）を、前記第１のメモリアドレスに関連するメモリの第１の領域［１１１］に関連する仮想関数識別子（ＶＦＩＤ）にマッピングすることに基づいて、前記メモリの第１の領域に前記第１のＶＭがアクセスするのを許可されたと判別したことに応じて、メモリ［１１０］における前記第１のメモリアクセス要求を満たすことと、を含む、
方法。

【請求項2】

前記ＶＭＩＤを前記ＶＦＩＤにマッピングすることは、前記第１の要求識別子を前記ＶＦＩＤにマッピングすることを含む、
請求項１の方法。

【請求項3】

前記第１の要求識別子を前記ＶＦＩＤにマッピングすることは、仮想関数のリンクされたリストにインデックスを付けるオフセット値に基づいてマッピングすることを含む、
請求項２の方法。

【請求項4】

前記第１の要求識別子を前記ＶＦＩＤにマッピングすることは、仮想関数の前記リンクされたリストにインデックスを付けるストライド値に基づいてマッピングすることを含む、
請求項３の方法。

【請求項5】

前記ストライド値に基づいて前記第１の要求識別子を前記ＶＦＩＤにマッピングすることは、前記ストライド値に対して、前記仮想関数に対応する仮想関数番号を乗算することを含む、
請求項４の方法。

【請求項6】

前記第１の要求識別子は、デバイス識別子のために予約された前記第１のメモリアクセス要求のフィールドに記憶される、
請求項１～５の何れかの方法。

【請求項7】

前記バスデバイスに関連するデバイスドライバ［３３２］に基づいて、前記第１の要求識別子を識別することを含む、
請求項１～６の何れかの方法。

【請求項8】

前記マッピングに基づいてページテーブル［１１６］のセットにアクセスすることを含む、
請求項１の方法。

【請求項9】

第１の仮想マシン（ＶＭ）［２２１］の代わりにワークロードを実行するためのバスデバイス［１０２］と、
入力／出力メモリ管理ユニット（ＩＯＭＭＵ）［１０５］と、を備え、
前記ＩＯＭＭＵは、
前記バスデバイスから第１のメモリアクセス要求［２０８］を受信することであって、前記第１のメモリアクセス要求は、第１のメモリアドレスと、前記第１のＶＭを示す第１の要求識別子［２０８］と、を含む、ことと、
前記ＩＯＭＭＵにおいて、前記第１の要求識別子において示された前記第１のＶＭの仮想メモリ識別子（ＶＭＩＤ）を、前記第１のメモリアドレスに関連するメモリの第１の領域［１１１］に関連する仮想関数識別子（ＶＦＩＤ）にマッピングすることに基づいて、前記メモリの第１の領域に前記第１のＶＭアクセスするのを許可されたと判別したことに応じて、メモリにおける前記第１のメモリアクセス要求を満たすことと、
を行うように構成されている、
プロセッサ［１０１］。

【請求項10】

前記ＩＯＭＭＵは、前記第１の要求識別子を前記ＶＦＩＤにマッピングすることによって、前記ＶＭＩＤを前記ＶＦＩＤにマッピングするように構成されている、
請求項９のプロセッサ。

【請求項11】

前記ＩＯＭＭＵは、仮想関数のリンクされたリストにインデックスを付けるオフセット値に基づいてマッピングすることによって、前記第１の要求識別子を前記ＶＦＩＤにマッピングするように構成されている、
請求項１０のプロセッサ。

【請求項12】

前記ＩＯＭＭＵは、仮想関数の前記リンクされたリストにインデックスを付けるストライド値に基づいてマッピングすることによって、前記第１の要求識別子を前記ＶＦＩＤにマッピングするように構成されている、
請求項１１のプロセッサ。

【請求項13】

前記ＩＯＭＭＵは、前記ストライド値に対して、前記仮想関数に対応する仮想関数番号を乗算することによって、前記第１の要求識別子を前記ＶＦＩＤにマッピングするように構成されている、
請求項１２のプロセッサ。

【請求項14】

前記第１の要求識別子は、デバイス識別子のために予約された前記第１のメモリアクセス要求のフィールドに記憶される、
請求項９～１３の何れかのプロセッサ。

【請求項15】

前記バスデバイスは、前記バスデバイスに関連するデバイスドライバ［３３２］に基づいて、前記第１の要求識別子を識別するように構成されている、
請求項９～１４の何れかのプロセッサ。

【発明の詳細な説明】

【背景技術】

【0001】

仮想化コンピューティング環境では、仮想マシン（ＶＭ）と呼ばれる複数の仮想化エンティティが、個々のコンピュータシステムとしてユーザに表示されたり、ユーザと対話しながら、コンピュータリソースを共有する。例えば、サーバは、複数のＶＭを同時に実行することができ、これにより、複数のＶＭの各々が個別のコンピュータシステムとして動作するが、サーバのリソースを他のＶＭと共有する。仮想化コンピューティング環境は、コンピュータリソースの効率的な使用をサポートするが、各ＶＭの安全で適切な操作を保証するために、これらのリソースを慎重に管理する必要もある。例えば、仮想化コンピューティング環境は、通常、ＶＭが他のＶＭのデータに誤って又は悪意でアクセスしないように、ＶＭに代わってシステムメモリへのアクセスを管理する。しかし、仮想化コンピューティング環境の従来のメモリアクセス技術は、特に、バスデバイス（システムの相互接続に結合されたデバイス）がメモリに直接アクセスできるようにする場合において、非効率的である。

【0002】

本開示は、添付の図面を参照することによってより良好に理解することができ、その多くの特徴及び利点が当業者に明らかになる。異なる図面において同じ符号を用いた場合、同様又は同一の要素であることを示す。

【図面の簡単な説明】

【0003】

【図1】いくつかの実施形態による、メモリへのバスデバイスのアクセスをサポートするために、異なる仮想マシンに対して異なる要求識別子を使用する処理システムのブロック図である。

【図2】いくつかの実施形態による、異なる要求識別子を使用してバスデバイスを介してメモリにアクセスする、図１の処理システムで実行される異なる仮想マシンの例を示すブロック図である。

【図3】いくつかの実施形態による、異なる仮想マシンのための安全なメモリアクセスをサポートするためにデバイスドライバ及びハイパーバイザを使用する、図１の処理システムの例を示すブロック図である。

【図4】いくつかの実施形態による、要求識別子を使用してバスデバイスを介してメモリにアクセスするＶＭの方法のフロー図である。

【図5】いくつかの実施形態による、ホストオペレーティングシステムから独立した割り込みを処理する、図１の処理システムの例を示すブロック図である。

【図6】いくつかの実施形態による、ホストオペレーティングシステムから独立した割り込みを処理する、図１の処理システムの方法のフロー図である。

【発明を実施するための形態】

【0004】

図１～図６は、バスデバイス（グラフィックスプロセッシングユニット等）でリクエスタ識別子を使用して、各メモリアクセス要求に関連する仮想マシンを識別することによって、仮想化コンピューティング環境で安全なメモリアクセスをサポートする技術を示している。仮想化コンピューティング環境は、リクエスタ識別子を使用して、システムメモリの様々な領域へのアクセスを制御し、各ＶＭが、ＶＭのアクセスが許可されているメモリ領域のみにアクセスするのを確実にする。これにより、仮想化コンピューティング環境は、バスデバイスによる効率的なメモリアクセスをサポートすると同時に、メモリの様々な領域が不正アクセスから保護されるのを確実にする。

【0005】

例を用いて説明すると、いくつかの実施形態では、プロセッサのグラフィックス処理ユニット（ＧＰＵ）は、入出力メモリ管理ユニット（ＩＯＭＭＵ）を介してシステムメモリとインタフェースする。プロセッサは、複数のＶＭを同時に実行し、各ＶＭは、ＧＰＵを使用して、指定された動作を実行する。これらの動作の結果として生じるメモリアクセスの場合、ＧＰＵは、メモリアクセス要求を生成し、各メモリアクセス要求に、要求に関連するＶＭを示す要求識別子を含める。ＩＯＭＭＵは、メモリアクセス要求を受信すると、要求識別子に基づいてページテーブルのセットへのポインタを識別し、ページテーブルのセットを使用して、メモリアクセス要求に対するシステムメモリアドレスを識別する。ページテーブルは、各ＶＭがシステムメモリの対応する領域にのみアクセスできるように、ハイパーバイザによって設定される。したがって、プロセッサは、メモリの各領域を不正アクセスから保護し、各ＶＭの安全且つ適切な動作を保証する。対照的に、従来のプロセッサは、バスデバイスにおいて、異なるＶＭの異なるリクエスタ識別子をサポートしないので、異なるメモリ領域が不正アクセスにさらされたり、異なるＶＭによるバスデバイスを同時使用が制限されたりして、システム効率が低下する。

【0006】

いくつかの実施形態では、仮想化コンピューティング環境は、その環境で実行されるホストオペレーティングシステム（ＯＳ）から独立したＧＰＵ又はバスデバイスからの割り込み処理をサポートする。ＧＰＵは、同時に実行される様々なゲストＯＳに代わってタスクを実行するように構成されており、各ゲストＯＳは、異なるＶＭに関連付けられている。割り込みハンドラは、各タスクと対応するゲストＯＳとの間のマッピングテーブルを維持する。割り込みハンドラは、ＧＰＵから割り込みを受信し、各割り込みには、割り込みを生成したタスクに関連する仮想メモリを識別する組み込み仮想メモリ識別子（ＶＭＩＤ）を有するペイロードが含まれる。割り込みハンドラは、マッピングテーブルから仮想関数識別子（ＶＦＩＤ）を逆参照し、ＶＦＩＤに基づいて、ＶＦＩＤに対応するゲストＯＳに対して割り込みペイロードを提供する。例えば、いくつかの実施形態では、ＶＭＩＤを用いた割り込みは、ＶＭＩＤをＶＦＩＤにマッピングする割り込みハンドラに提供される。割り込みハンドラは、ＶＦＩＤを、ＰＣＩｅコントローラ等のコントローラに転送し、コントローラは、ＶＦＩＤを要求ＩＤにマッピングし、割り込みを処理するモジュール（ＩＯＭＭＵ等）は、要求ＩＤを使用して割り込みを処理する。これにより、仮想化コンピューティング環境は、ホストＯＳから独立した割り込み処理をサポートし、全体的な割り込みレイテンシを短縮する。

【0007】

図１は、いくつかの実施形態による、メモリへのバスデバイスのアクセスをサポートするために、異なる仮想マシンに対して異なる要求識別子を使用する処理システム１００のブロック図である。処理システム１００は、一般に、電子デバイスの代わりに命令のセット（例えば、コンピュータプログラム）を実行するように構成されている。したがって、異なる実施形態において、処理システム１００は、デスクトップコンピュータ、ラップトップコンピュータ、サーバ、スマートフォン、ゲームコンソール等の複数の異なるタイプの電子デバイスの何れかに組み込まれる。

【0008】

命令のセットの実行を容易にするために、処理システム１００は、プロセッサ１０１及びメモリ１１０を含む。いくつかの実施形態では、プロセッサ１０１は、命令のセットを実行するように構成された加速処理ユニット（ＡＰＵ）であり、メモリ１１０は、プロセッサ１００のシステムメモリを共に形成するメモリモジュール（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）メモリモジュール）のセットを含む。したがって、メモリ１１０は、プロセッサ１０１で実行される命令のセットによるアクセスに利用可能なデータ及び命令を記憶する。

【0009】

図示した例では、プロセッサ１０１は、グラフィックス処理ユニット（ＧＰＵ）１０２及び入力／出力メモリ管理ユニット（ＩＯＭＭＵ）１０５を含む。いくつかの実施形態では、プロセッサ１０１は、命令の実行をサポートする追加のモジュール（例えば、１つ以上の中央処理装置（ＣＰＵ）コア、ＣＰＵコアによるメモリアクセスをサポートするメモリコントローラ、１つ以上のキャッシュ、１つ以上の入力／出力モジュール等）を含むことが理解されよう。ＧＰＵ１０２は、一般に、１つ以上のＣＰＵコアからのオペレーションの受信に応じて、ワークロードと呼ばれるオペレーションのセットを実行するように構成されている。オペレーションのセットは、一般に、プロセッサ１０１で実行されるグラフィックス及びベクトル命令に関連付けられている。

【0010】

ＩＯＭＭＵ１０５は、一般に、ＧＰＵ１０２を含むプロセッサ１０１の選択モジュールとメモリ１１０との間のインタフェースを提供するように構成されている。いくつかの実施形態では、ＩＯＭＭＵは、選択モジュールのメモリ１１０へのダイレクトメモリアクセス（ＤＭＡ）機能を提供する。したがって、ＩＯＭＭＵ１０５は、ＧＰＵ１０２及び他のモジュールからメモリアクセス要求（読み出し及び書き込み要求）を受信し、メモリアクセス要求に関連する仮想アドレスを物理アドレスに変換し、物理アドレスを有するメモリアクセス要求のメモリ１１０へのプロビジョン（provision）を管理し、提供されたメモリアクセス要求に対する応答を管理するように構成されている。いくつかの実施形態では、ＩＯＭＭＵ１０５は、ＰＣＩ－ｅ（Peripheral Component Interconnect Express）プロトコル等の特定の相互接続プロトコルに従って動作する相互接続（本明細書では、バスと呼ばれる）を介してＧＰＵ１０２及び他のモジュールに接続されている。バスを介してＩＯＭＭＵ１０５にメモリアクセス要求を提供するモジュールを、本明細書では「バスデバイス」と呼ぶ。簡単にするために、図１は、ＧＰＵ１０２とＩＯＭＭＵ１０５との間の相互作用に関して説明されている。しかし、本明細書で説明する技術は、任意のバスデバイスに適用可能であり、実装可能であることが理解されよう。

【0011】

いくつかの実施形態では、処理システム１００は、ある命令のセットに関連するデータが他の命令のセットによってアクセスされるのを抑制することが重要な環境で使用される。例えば、いくつかのシナリオでは、処理システム１００は、処理システム１００が複数の仮想マシン（ＶＭ）を同時に実行する仮想化コンピューティング環境で使用される。少なくとも別のＶＭに関連するデータのサブセットをＶＭに許可すると、ＶＭの動作でエラーが発生したり、プライベートデータが不正アクセスにさらされることがある。したがって、図１の例では、処理システム１００は、メモリ１１０の少なくとも一部を異なる領域（例えば、領域１１１，１１２）に分割し、各領域を、対応するＶＭに割り当てる。

【0012】

メモリ１１０の領域を不正アクセスから保護するために、ＩＯＭＭＵ１０５は、ＶＭ毎に異なるページテーブルのセット（例えば、ページテーブル１１６，１１７）を使用する。ＶＭの初期化中に、管理エンティティ（例えば、ハイパーバイザ等）は、対応するページテーブルを設定し、ページテーブルは、ＶＭによって使用される仮想アドレスに関連する物理アドレスを識別する。管理エンティティは、物理アドレスが、そのＶＭに割り当てられたメモリ１１０の領域に対応するように、ＶＭのページテーブルを生成する。さらに、管理エンティティは、ページテーブルポインタ１１５のセットを作成し、各ページテーブルポインタは、異なるページテーブルを指す。ページテーブルポインタ１１５は、以下にさらに説明するように、所定のページテーブルのセットを対象とするメモリアクセス要求を識別するためにＩＯＭＭＵによって使用される各ページテーブルポインタの識別子をさらに含む。

【0013】

ＧＰＵ１０２は、コンテキスト識別子（例えば、コンテキストＩＤ１０６，１０７）を使用して、実行中のＶＭのワークロードを管理する。したがって、ＧＰＵ１０２は、ＶＭからワークロードを受信することに応じて、ワークロードのコンテキストＩＤを生成する。いくつかの実施形態では、各コンテキストＩＤ自体が、ワークロードを生成したＶＭを一意に識別する。他の実施形態では、ＧＰＵ１０２は、異なるＶＭからのワークロードに対して所定のコンテキストＩＤを再利用し、コンテキストＩＤと、ワークロードが受信されたタイミング又はシーケンス等の他のインジケータとの組み合わせから、ワークロードを生成したＶＭを識別する。ＧＰＵ１０２は、ワークロードのメモリアクセス要求を生成する場合、ワークロードを生成したＶＭを識別し、メモリアクセス要求に、ＶＭを識別する要求識別子（例えば、要求ＩＤ１０９）を含める。

【0014】

ＩＯＭＭＵ１０５は、メモリアクセス要求の受信に応じて、要求ＩＤを使用して、ページテーブルポインタ１１５のセットにインデックスを付けて、ＶＭに関連するページテーブルを識別する。ＩＯＭＭＵ１０５は、識別されたページテーブルを使用してページテーブルウォークを実行し、メモリアクセス要求の仮想アドレスを物理アドレスに変換する。次に、ＩＯＭＭＵ１０５は、ＶＭに割り当てられた領域におけるメモリアクセス要求を満たすために、物理アドレスをメモリ１１０に提供する。したがって、処理システム１００は、要求ＩＤを使用することによって、メモリ１１０の各領域を不正アクセスから保護しながら、ＧＰＵ１０２（又は、任意のバスデバイス）がＩＯＭＭＵ１０５を介してメモリ１１０に直接アクセスすることを可能にする。

【0015】

いくつかの実施形態では、処理システム１００は、１つ以上の既存のバスプロトコルフィールドを利用して、メモリアクセス要求の要求ＩＤを記憶する。例えば、ＰＣＩＥプロトコルは、メモリアクセス要求等のメッセージを生成したデバイスを示すデバイス識別子フィールドを含む。ＧＰＵ１０２は、デバイス識別子フィールドを使用して、メモリアクセス要求を生成したＶＭを識別する要求ＩＤを記憶する。既存のバスプロトコルフィールドを使用することによって、要求ＩＤの実装が簡素化される。

【0016】

図２は、いくつかの実施形態による、異なるＶＭによって生成されたメモリアクセス要求に対して異なる要求ＩＤを利用する処理システム１００の例のブロック図である。図示した例では、ＧＰＵ１０２は、ＶＭ２２１及びＶＭ２２２と呼ばれる２つの異なるＶＭによって生成された異なるワークロードを実行する。ＶＭ２２１のプロビジョニング（provisioning）中に、ハイパーバイザは、要求ＩＤ２０８と呼ばれる要求ＩＤをＶＭ２２１に割り当てる。同様に、ＶＭ２２１のプロビジョニング中に、ハイパーバイザは、要求ＩＤ２０９と呼ばれる要求ＩＤをＶＭ２２２に割り当てる。例えば、いくつかの実施形態では、ハイパーバイザ（又は、他のハードウェアモジュール）は、次の式を使用して、ＶＭのＶＦＩＤを要求ＩＤにマッピングする。

【0017】

ＶＦｉ＿ＲｅｑＩＤ＝＝ＰＦ ＲｅｑＩＤ＋ＶＦ＿ＯＦＦＳＥＴ＋ＶＦ＃×ＶＦ＿ＳＴＲＩＤＥ

【0018】

式中、ＶＦ＿ＯＦＦＳＥＴ及びＶＦ＿ＳＴＲＩＤＥは、所定の物理関数に関連するＶＦのリンクされたリストにインデックスを付けるために使用される値である。

【0019】

また、図２の例では、ハイパーバイザは、プロビジョニング中にメモリ１１０の領域１１１をＶＭ２２１に割り当て、領域１１２をＶＭ２２２に割り当てることが想定されている。したがって、ＶＭ２２１のプロビジョニング中に、ハイパーバイザは、ページテーブル１１６に記憶された物理アドレスが領域１１１に対応するように、ＶＭ２２１のページテーブル１１６を生成する。同様に、ハイパーバイザは、ページテーブル１１６に記憶された物理アドレスが領域１１１に対応するように、ＶＭ２２２のページテーブル１１７を生成する。

【0020】

動作中、ＧＰＵ１０２は、ＶＭ２２１によって生成されたワークロード、及び、ＶＭ２２２によって生成されたワークロードに基づいて、メモリアクセス要求を生成する。ＶＭ２２１によって生成されたワークロードに対するメモリアクセス要求を生成するのに応じて、ＧＰＵは、要求ＩＤ２０８をメモリアクセス要求に含める。同様に、ＶＭ２２２によって生成されたワークロードのメモリアクセス要求の生成に応じて、ＧＰＵは、要求ＩＤ２０９をメモリアクセス要求に含める。

【0021】

メモリアクセス要求の受信に応じて、ＩＯＭＭＵ１０５は、メモリアクセス要求とともに受信した要求ＩＤを使用して、ページテーブルポインタ１１５にインデックスを付ける。したがって、要求ＩＤ２０８を含むメモリアクセス要求の場合、ＩＯＭＭＵ１０５は、ページテーブルポインタ１１５にインデックスを付けて、ページテーブル１１６へのポインタを取得する。要求ＩＤ２０９を含むメモリアクセス要求の場合、ＩＯＭＭＵ１０５は、ページテーブルポインタ１１５にインデックスを付けて、ページテーブル１１７へのポインタを取得する。ＩＯＭＭＵ１０５は、取得されたポインタによって示されるページテーブルのページウォークを実行し、それにより、メモリアクセス要求とともに受信した仮想アドレスを物理アドレスに変換する。物理アドレスは、メモリアクセス要求に関連するＶＭに応じて、領域１１１，１１２の何れかに対応する。

【0022】

図３は、いくつかの実施形態による、異なる仮想マシンのための安全なメモリアクセスをサポートするためにデバイスドライバ及びハイパーバイザを使用する、処理システム１００の例を示すブロック図である。図示した例では、処理システムは、処理システム１００における仮想マシンのプロビジョニング及び実行を管理するように一般的に構成されたハイパーバイザ３３０を実行する。異なる実施形態では、ハイパーバイザ３３０は、ソフトウェア、ハードウェア、又は、これらの組み合わせである。

【0023】

上述したように、ハイパーバイザ３３０は、一般に、処理システム１０１におけるＶＭのプロビジョニングを管理するように構成されている。したがって、ＶＭの実行を開始する要求を受信したことに応じて、ハイパーバイザ３３０は、ＩＯＭＭＵ１０５に記憶されるＶＭのページテーブルの生成と、生成されたページテーブルを指すページテーブルポインタの生成と、を管理する。ドライバ（図示省略）は、ＶＭＩＤのＶＦＩＤへのマッピングを管理し、ハイパーバイザ３３０は、上記の式に従って、ＶＦＩＤからの要求ＩＤの生成を管理する。ハイパーバイザ３３０は、ＶＭの要求ＩＤがＩＯＭＭＵ１０５の対応するページテーブルポインタに関連付けられていることを確実にする。

【0024】

図３の例では、処理システム１００は、デバイスドライバ３３２，３３３を実行する。デバイスドライバ３３２，３３３の各々は、ＧＰＵと対応するＶＭ（ＶＭ２２１，２２２）との間のソフトウェアインタフェースを提供する。したがって、デバイスドライバ３３２，３３３の各々は、対応するＶＭからワークロードを実行する要求を受信し、要求を、ＧＰＵ１０２の特定のタイプに従ってフォーマットされた１つ以上のコマンドに変換する。デバイスドライバ３３２，３３３は、ＧＰＵ１０２によって実行されたワークロードの結果を示すメッセージ等のメッセージをＧＰＵ１０２から受信する。デバイスドライバ３３２，３３３は、メッセージ（又は、そのデータペイロード）を、対応するＶＭによって期待されるフォーマットに変換し、変換された情報をＶＭに提供する。

【0025】

いくつかの実施形態では、ＧＰＵ１０２は、ワークロード又はコマンドを提供したデバイスドライバに基づいて、メモリアクセス要求の要求ＩＤを識別する。特に、各デバイスドライバ３３２，３３３は、異なるＶＭ２２１，２２２に一意に関連付けられているので、ＧＰＵ１０２は、事実上、ワークロード又はコマンドを提供したデバイスドライバを識別することによって、ワークロード又はコマンドを提供したＶＭを識別する。識別されたＶＭに基づいて、ＧＰＵ１０２は、メモリアクセス要求とともに識別されたＶＭに関連する要求ＩＤを含む。いくつかの実施形態では、ＶＭ２２１，２２２は、ＧＰＵ１０２とインタフェースするためのデバイスドライバを共有する。したがって、デバイスドライバは、ＧＰＵ１０２に提供される各コマンド又はワークロードとともに、仮想メモリ識別子（ＶＭＩＤ）を含む。ＧＰＵ１０２は、ＶＭＩＤを使用して、各メモリアクセス要求に含まれる要求ＩＤを識別する。いくつかの実施形態では、各ＶＭＩＤは、異なるＶＭに一意に関連付けられている。他の実施形態では、ＶＭＩＤは、複数のＶＭによって共有され、ＧＰＵ１０２は、ＶＭＩＤと、他のコンテキスト情報（例えば、要求ＩＤが生成されたとき、割り込みが受信されたとき、現在実行中のＶＭ等）との組み合わせに基づいて、ＶＭの要求ＩＤを識別する。

【0026】

図４は、いくつかの実施形態による、要求識別子を使用して、バスデバイスを介してメモリにアクセスするＶＭの方法４００のフロー図である。説明するために、方法４００は、図１～図３の処理システム１００における実施例に関して説明される。ブロック４０２において、ＧＰＵ１０２は、ＶＭに代わってワークロードを実行することに基づいて、メモリアクセス要求を生成する。ＧＰＵ１０２は、例えば、ワークロードを提供する１つ以上のデバイスドライバ、デバイスドライバによって提供されるＶＭのＶＭＩＤ、又は、これらの組み合わせに基づいて、ＶＭのコンテキストＩＤを識別する。ブロック４０４において、ＧＰＵ１０２は、コンテキストＩＤに基づいて、ＶＭに対する要求ＩＤを決定する。

【0027】

ブロック４０６において、ＧＰＵ１０２は、メモリアクセス要求をＩＯＭＭＵ１０５に送信し、要求ＩＤをメモリアクセス要求に含める。例えば、いくつかの実施形態では、ＧＰＵ１０２は、ＶＭを識別する要求ＩＤを、処理システム１００のデバイスを識別するためにデバイス識別子のために予約されたメモリアクセス要求のフィールドに含める。ブロック４０８において、ＩＯＭＭＵ１０５は、ページテーブルポインタ１１５にアクセスし、要求ＩＤに基づいてＶＭのページテーブルポインタを識別する。ブロック４１０において、ＩＯＭＭＵ１０５は、ページテーブルポインタにより示されたページテーブルのセットにアクセスし、ページテーブルのセットを使用してページテーブルウォークを実行して、メモリアクセス要求の仮想アドレスを物理アドレスに変換する。ブロック４１０において、ＩＯＭＭＵ１０５は、物理アドレスを使用してメモリ１１０にアクセスする。物理アドレスは、メモリアクセス要求に関連するＶＭに割り当てられた領域にある。したがって、各ＶＭは、対応する領域にのみアクセスし、各ＶＭデータを不正アクセスから保護する。

【0028】

図５は、いくつかの実施形態による、割り込みを処理する処理システム１００の例を示すブロック図である。図示した例では、処理システム１００は、ホストＯＳ５４４と、ゲストＯＳ５４６と、ゲストＯＳ５４８と、を同時に実行する。ＯＳ５４４，５４６，５４８の各々は、処理システム１００の１つ以上のプロセッサコア（図示省略）で実行される。ホストＯＳ５４４は、処理システム１００に対して、アプリケーション及びメモリ管理等のオペレーティングシステム機能を実行するように構成されたオペレーティングシステムである。ゲストＯＳ５４６，５４８の各々は、処理システム１００で実行される異なる対応するＶＭに対してオペレーティングシステム機能を実行するように構成されている。したがって、例えば、いくつかの実施形態では、ゲストＯＳ５４６は、ＶＭ２２１（図２）によって実行されるオペレーティングシステムであり、ゲストＯＳ５４８は、ＶＭ２２２によって実行されるオペレーティングシステムである。

【0029】

上述したように、いくつかの実施形態では、ＶＭ２２１，２２２の各々は、描画タスク、ベクトル計算タスク等のタスクを、実行するためにＧＰＵ１０２に割り当てる。これらのタスクを実行する過程で、ＧＰＵ１０２は、割り込み（例えば、割り込み５５０）を生成して、ステータス情報等の情報を、対応するＶＭに非同期的に提供する。例えば、いくつかの実施形態では、ＧＰＵ１０２は、ＶＭの指定されたタスクの完了時に割り込みを生成し、割り込みは、タスクの結果又は他のステータス情報を示すペイロードを含む。従来、ＶＭを同時に実行するための割り込み処理は、ホストＯＳを介して、又は、専用のハードウェアを使用してルーティングされていた。例えば、一部の処理システムでは、全ての割り込みが最初にホストＯＳに提供され、ホストＯＳが、割り込みの対象となるＶＭを識別し、識別されたＶＭに割り込みをルーティングする。ただし、このアプローチでは、割り込み処理のレイテンシが比較的長くなる。

【0030】

従来のアプローチとは対照的に、処理システム１００は、マッピングテーブル５４２及び割り込みハンドラ５４０を使用して、ホストＯＳ５４４とは独立して、ゲストＯＳ５４６，５４８の割り込みを処理する。マッピングテーブル５４２は、ＶＭＩＤ毎に、対応するＶＦＩＤを示し、さらに、ＶＦＩＤに割り当てられたメモリ１１０（又は、処理システム１００の他のメモリ）の領域を示す。ＧＰＵ１０２によって生成された各割り込みは、割り込みを生成したタスクに対応するＶＭを識別するＶＭＩＤを含む。割り込みハンドラ５４０は、割り込みの受信に応じて、マッピングテーブル５４２にアクセスして、ＶＭＩＤに関連するＶＦＩＤと、ＶＦＩＤに関連するメモリ領域と、を識別する。割り込みハンドラ５４０は、割り込みのペイロードを、示されたメモリ領域に記憶し、ペイロードは、実行中のアプリケーション又は他のモジュールにプロビジョンされるために、対応するゲストＯＳによってアクセスされる。いくつかの実施形態では、初期化フェーズ中に、ホストＯＳ５４４又は処理システム１００のハイパーバイザによって領域がＶＦＩＤに割り当てられ、その結果、各ＶＭ（及び、対応するゲストＯＳ）が、異なるメモリ領域に割り当てられ、これにより、ゲストＯＳが、ＶＭを対象とする割り込みのペイロードのみにアクセスするのを確実にする。つまり、ゲストＯＳは、他のＶＭに割り当てられたメモリ領域を「認識」していないので、他のＶＭの割り込みペイロードにアクセスできず、これにより、割り込みペイロードを不正なアクセスから保護する。いくつかの実施形態では、割り込みペイロードは、ＩＯＭＭＵ１０５を介してＶＭにルーティングされ、割り込み自体又はその指標は、異なるテーブルのセット（図示省略）及び他の割り込み固有のメカニズムを使用してＩＯＭＭＵ１０５に提供され、ＶＭに割り込みを挿入する。

【0031】

いくつかの実施形態では、割り込みハンドラ５４０は、ホストＯＳ５４４とは独立して、ゲストＯＳ５４６，５４８の割り込みを処理する。すなわち、ホストＯＳ５４４は、ゲストＯＳ５４６，５４８に対して割り込み又は割り込みペイロードを提供する処理を行わない。これにより、処理システム１０１は、仮想マシンの割り込み処理に関連するレイテンシを短縮する。

【0032】

図６は、いくつかの実施形態による、ホストＯＳから独立した処理システムにおいてＶＭの割り込みを処理する方法６００のフロー図である。方法６００は、図１及び図５の処理システムでの実施例に関して説明される。ブロック６０２において、割り込みハンドラ５４０は、ＧＰＵ１０２から割り込み５５０を受信する。これに応じて、ブロック６０４において、割り込みハンドラ５４０は、割り込み５５０に含まれるＶＭＩＤを使用して、マッピングテーブル５４２にアクセスする。マッピングテーブルは、割り込みに関連するＶＦＩＤを示し、ブロック６０６において、ＶＦＩＤに対応するメモリ領域を示す。ブロック６０８において、割り込みハンドラ５４０は、割り込み５５０のデータペイロードを、示されたメモリ領域に記憶し、割り込みが受信されたことを、ＶＦＩＤに対応するゲストＯＳに示す。これに応じて、ゲストＯＳは、メモリ領域に記憶されたデータペイロードにアクセスする。

【0033】

本明細書に開示されるように、いくつかの実施形態では、方法は、入力／出力メモリ管理ユニット（ＩＯＭＭＵ）において、バスデバイスから第１のメモリアクセス要求を受信することであって、第１のメモリアクセス要求は、第１のメモリアドレスと、第１のメモリアクセス要求に関連する第１の仮想マシン（ＶＭ）を示す第１の要求識別子と、を含む、ことと、ＩＯＭＭＵにおいて、仮想メモリ識別子（ＶＭＩＤ）を仮想関数識別子（ＶＦＩＤ）にマッピングすることに基づいて、第１のメモリアドレスに関連するメモリの第１の領域に第１の仮想マシンがアクセスするのを許可されたと判別したことに応じて、メモリにおける第１のメモリアクセス要求を満たすことと、を含む。一態様では、ＶＭＩＤをＶＦＩＤにマッピングすることは、第１の要求識別子をＶＦＩＤにマッピングすることを含む。別の態様では、第１の要求識別子をＶＦＩＤにマッピングすることは、仮想関数のリンクされたリストにインデックスを付けるオフセット値に基づいてマッピングすることを含む。

【0034】

一態様では、第１の要求識別子をＶＦＩＤにマッピングすることは、仮想関数のリンクされたリストにインデックスを付けるストライド値に基づいてマッピングすることを含む。別の態様では、ストライド値に基づいて第１の要求識別子をＶＦＩＤにマッピングすることは、ストライド値に対して、仮想関数に対応する仮想関数番号を乗算することを含む。さらに別の態様では、第１の要求識別子は、デバイス識別子のために予約されたメモリアクセス要求のフィールドに記憶される。さらに別の態様では、この方法は、バスデバイスに関連するデバイスドライバに基づいて、第１の要求識別子を識別することを含む。別の態様では、この方法は、マッピングに基づいてページテーブルのセットにアクセスすることを含む。さらに別の態様では、方法は、ＩＯＭＭＵにおいて、デバイスから第２のメモリアクセス要求を受信することであって、第２のメモリアクセス要求は、第２のメモリアドレスと、第２のメモリアクセス要求に関連する第２の仮想マシン（ＶＭ）を示す第２の要求識別子と、を含む、ことと、ＩＯＭＭＵにおいて、仮想メモリ識別子（ＶＭＩＤ）を仮想関数識別子（ＶＦＩＤ）にマッピングすることに基づいて、第１のメモリアドレスに関連するメモリの第２の領域に第２の仮想マシンがアクセスするのを許可されたと判別したことに応じて、メモリにおける第２のメモリアクセス要求を満たすことを含む。

【0035】

本明細書に開示されるように、いくつかの実施形態では、方法は、バスデバイスから割り込みを受信したことに応じて、割り込みに関連する仮想マシン識別子（ＶＭＩＤ）を仮想関数にマッピングすることに基づいて、メモリ領域を識別することと、メモリ領域において割り込みのペイロードを記憶することと、を含む。一態様では、この方法は、ゲストオペレーティングシステムによって、メモリ領域からペイロードを取得することを含む。

【0036】

本明細書に開示されるように、いくつかの実施形態では、プロセッサは、第１の仮想マシン（ＶＭ）の代わりにワークロードを実行するためのバスデバイスと、入力／出力メモリ管理ユニット（ＩＯＭＭＵ）であって、バスデバイスから第１のメモリアクセス要求を受信することであって、第１のメモリアクセス要求は、第１のメモリアドレスと、第１のＶＭを示す第１の要求識別子と、を含む、ことと、仮想マシン識別子（ＶＭＩＤ）を仮想関数識別子（ＶＦＩＤ）にマッピングすることに基づいて、ＩＯＭＭＵにおいて、第１のメモリアドレスに関連するメモリの第１の領域に第１の仮想マシンがアクセスするのを許可されたと判別したことに応じて、メモリにおける第１のメモリアクセス要求を満たすことと、を行うように構成されている、入力／出力メモリ管理ユニットと、を含む。一態様では、ＩＯＭＭＵは、第１の要求識別子をＶＦＩＤにマッピングすることによって、ＶＭＩＤをＶＦＩＤにマッピングするように構成されている。別の態様では、ＩＯＭＭＵは、仮想関数のリンクされたリストにインデックスを付けるオフセット値に基づいてマッピングすることによって、第１の要求識別子をＶＦＩＤにマッピングするように構成されている。

【0037】

一態様では、ＩＯＭＭＵは、仮想関数のリンクされたリストにインデックスを付けるストライド値に基づいてマッピングすることによって、第１の要求識別子をＶＦＩＤにマッピングするように構成されている。別の態様では、ＩＯＭＭＵは、ストライド値に対して、仮想関数に対応する仮想関数番号を乗算することによって、第１の要求識別子をＶＦＩＤにマッピングするように構成されている。さらに別の態様では、第１の要求識別子は、デバイス識別子のために予約されたメモリアクセス要求のフィールドに記憶される。さらに別の態様では、バスデバイスは、バスデバイスに関連するデバイスドライバに基づいて、第１の要求識別子を識別するように構成されている。別の態様では、ＩＯＭＭＵは、マッピングに基づいてページテーブルのセットにアクセスするように構成されている。さらに別の態様では、ＩＯＭＭＵは、デバイスから第２のメモリアクセス要求を受信することであって、第２のメモリアクセス要求は、第２のメモリアドレスと、第２のメモリアクセス要求に関連する第２の仮想マシン（ＶＭ）を示す第２の要求識別子と、を含む、ことと、第１のメモリアドレスに関連するメモリの第２の領域に第２の仮想マシンがアクセスするのを許可されたと判別したことに応じて、メモリにおける第２のメモリアクセス要求を満たすことと、を行うように構成されている。

【0038】

いくつかの実施形態では、上記の技術のいくつかの態様は、ソフトウェアを実行する処理システムの１つ以上のプロセッサによって実装されてもよい。ソフトウェアは、非一時的なコンピュータ可読記憶媒体に記憶され、又は、非一時的なコンピュータ可読記憶媒体上で有形に具現化された実行可能命令の１つ以上のセットを含む。ソフトウェアは、１つ以上のプロセッサによって実行されると、上記の技術の１つ以上の態様を実行するように１つ以上のプロセッサを操作する命令及び特定のデータを含むことができる。非一時的なコンピュータ可読記憶媒体は、例えば、磁気若しくは光ディスク記憶デバイス、例えばフラッシュメモリ、キャッシュ、ランダムアクセスメモリ（ＲＡＭ）等のソリッドステート記憶デバイス、又は、他の１つ以上の不揮発性メモリデバイス等を含むことができる。非一時的なコンピュータ可読記憶媒体に記憶された実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、１つ以上のプロセッサによって解釈若しくは実行可能な他の命令フォーマットであってもよい。

【0039】

上述したものに加えて、概要説明において説明した全てのアクティビティ又は要素が必要とされているわけではなく、特定のアクティビティ又はデバイスの一部が必要とされない場合があり、１つ以上のさらなるアクティビティが実行される場合があり、１つ以上のさらなる要素が含まれる場合があることに留意されたい。さらに、アクティビティが列挙された順序は、必ずしもそれらが実行される順序ではない。また、概念は、特定の実施形態を参照して説明された。しかしながら、当業者であれば、特許請求の範囲に記載されているような本発明の範囲から逸脱することなく、様々な変更及び変形を行うことができるのを理解するであろう。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきであり、これらの変更形態の全ては、本発明の範囲内に含まれることが意図される。

【0040】

利益、他の利点及び問題に対する解決手段を、特定の実施形態に関して上述した。しかし、利益、利点、問題に対する解決手段、及び、何かしらの利益、利点若しくは解決手段が発生又は顕在化する可能性のある特徴は、何れか若しくは全ての請求項に重要な、必須の、又は、不可欠な特徴と解釈されない。さらに、開示された発明は、本明細書の教示の利益を有する当業者には明らかな方法であって、異なっているが同様の方法で修正され実施され得ることから、上述した特定の実施形態は例示にすぎない。添付の特許請求の範囲に記載されている以外に本明細書に示されている構成又は設計の詳細については限定がない。したがって、上述した特定の実施形態は、変更又は修正されてもよく、かかる変更形態の全ては、開示された発明の範囲内にあると考えられることが明らかである。したがって、ここで要求される保護は、添付の特許請求の範囲に記載されている。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】