ホーム > 特許ランキング > ＷＯＬＦＳＰＥＥＤ，ＩＮＣ．
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-06-14
(45)【発行日】2024-06-24
(54)【発明の名称】シールドされた伝送線路構造を有するＲＦ増幅器
(51)【国際特許分類】
H01L 23/12 20060101AFI20240617BHJP
H01L 21/338 20060101ALI20240617BHJP
H01L 29/812 20060101ALI20240617BHJP
H01L 29/778 20060101ALI20240617BHJP
H01L 21/768 20060101ALI20240617BHJP
H01L 25/04 20230101ALI20240617BHJP
H01L 25/18 20230101ALI20240617BHJP
H01L 25/00 20060101ALI20240617BHJP
H03F 1/56 20060101ALI20240617BHJP
H03F 3/213 20060101ALI20240617BHJP
H01L 21/3205 20060101ALI20240617BHJP
H01L 23/522 20060101ALI20240617BHJP
【ＦＩ】
H01L23/12 501P
H01L29/80 E
H01L29/80 H
H01L21/90 A
H01L25/04 Z
H01L25/00 B
H03F1/56
H03F3/213
H01L23/12 301Z
H01L21/88 S
【請求項の数】
9
(21)【出願番号】P 2022573772
(86)(22)【出願日】2021-05-26
(65)【公表番号】
(43)【公表日】2023-07-07
(86)【国際出願番号】 US2021034231
(87)【国際公開番号】W WO2021247317
(87)【国際公開日】2021-12-09
【審査請求日】2023-01-30
(31)【優先権主張番号】16/888,957
(32)【優先日】2020-06-01
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】592054856
【氏名又は名称】ウルフスピード インコーポレイテッド
【氏名又は名称原語表記】ＷＯＬＦＳＰＥＥＤ，ＩＮＣ．
(74)【代理人】
【識別番号】110000855
【氏名又は名称】弁理士法人浅村特許事務所
(72)【発明者】
【氏名】リム、クワングモ クリス
(72)【発明者】
【氏名】ヌーリ、ベイシム
(72)【発明者】
【氏名】ムー、キアンリ
(72)【発明者】
【氏名】マーベル、マーヴィン
(72)【発明者】
【氏名】シェパード、スコット
(72)【発明者】
【氏名】コンポッシュ、アレクサンダー
【審査官】河合 俊英
(56)【参考文献】
【文献】特開２０１６－２１９５４２（ＪＰ，Ａ）
【文献】国際公開第２０１７／１８７５５９（ＷＯ，Ａ１）
【文献】特許第６６１５４１４（ＪＰ，Ｂ１）
【文献】米国特許出願公開第２０２０／００７５４７９（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２３／１２
Ｈ０１Ｌ ２１／３３８
Ｈ０１Ｌ ２１／７６８
Ｈ０１Ｌ ２５／０４
Ｈ０１Ｌ ２５／００
Ｈ０３Ｆ １／５６
Ｈ０３Ｆ ３／２１３
Ｈ０１Ｌ ２１／３２０５
(57)【特許請求の範囲】
【請求項1】
高周波（「ＲＦ」）トランジスタ増幅器であって、半導体層構造を有するＲＦトランジスタ増幅器ダイと、
前記半導体層構造の上面上の結合素子と、
前記結合素子の上面上の相互接続構造であって、前記ＲＦトランジスタ増幅器ダイ及び前記相互接続構造が積層配置されている、相互接続構造と
を備え、
前記結合素子が、第１のシールドされた伝送線路構造を含み、
前記第１のシールドされた伝送線路構造が、前記ＲＦトランジスタ増幅器ダイの第１の入力／出力端子に電気的に接続された第１の導電性ピラーと、前記第１の導電性ピラーの両側にある第１及び第２の導電性接地ピラーとを備え、前記第１及び第２の導電性接地ピラーが、前記ＲＦトランジスタ増幅器ダイの接地端子に電気的に接続され、
前記第１のシールドされた伝送線路構造が、前記第１の導電性ピラーに隣接する第３の導電性接地ピラーをさらに備え、前記第３の導電性接地ピラーが、前記ＲＦトランジスタ増幅器の前記接地端子に電気的に接続され、
前記第１の導電性接地ピラーが、前記ＲＦトランジスタ増幅器ダイの活性領域の外側にある一部分に垂直に重なり、前記第３の導電性接地ピラーが、前記ＲＦトランジスタ増幅器ダイの前記活性領域に垂直に重なり、
前記ＲＦトランジスタ増幅器ダイが、マニホールドと、前記マニホールドに接続され、前記活性領域を横切って延在する複数の導電性フィンガとを備え、
前記第１の入力／出力端子がゲート端子を含み、前記接地端子がソース端子を含む、ＲＦトランジスタ増幅器。
【請求項2】
前記第１から第３の導電性接地ピラーが、第４の導電性接地ピラーとともに、前記第１の導電性ピラーを取り囲む、請求項１に記載のＲＦトランジスタ増幅器。
【請求項3】
前記第１の導電性ピラーが、前記ＲＦトランジスタ増幅器ダイの活性領域に垂直に重なる、請求項１又は２に記載のＲＦトランジスタ増幅器。
【請求項4】
前記第１の導電性接地ピラーが、前記ＲＦトランジスタ増幅器ダイの前記マニホールドに垂直に重なる、請求項１から３までのいずれか一項に記載のＲＦトランジスタ増幅器。
【請求項5】
前記ＲＦトランジスタ増幅器ダイがドレイン端子をさらに含み、前記ソース端子が、前記ゲート端子の両側にあり、前記ドレイン端子の両側にある、請求項１から４までのいずれか一項に記載のＲＦトランジスタ増幅器。
【請求項6】
前記第１の導電性ピラー及び第３の導電性ピラーが、前記ＲＦトランジスタ増幅器ダイのゲート・マニホールドに電気的に接続され、前記第１の導電性接地ピラーが、前記第１の導電性ピラーと前記第３の導電性ピラーとの間に配置されている、請求項１から５までのいずれか一項に記載のＲＦトランジスタ増幅器。
【請求項7】
前記第２の導電性接地ピラーが金属スラグを含み、前記金属スラグが、前記ＲＦトランジスタ増幅器ダイの主表面に平行な第１の平面において、前記第１の平面における前記第１の導電性ピラーの断面積の少なくとも５倍である断面積を有する、請求項１から６までのいずれか一項に記載のＲＦトランジスタ増幅器。
【請求項8】
前記第１の導電性接地ピラーが、第１の端部及び第２の端部を有し、前記第２の端部が、導電性素子に接続されていない、請求項１から７までのいずれか一項に記載のＲＦトランジスタ増幅器。
【請求項9】
前記結合素子が、前記第１の導電性ピラー、並びに前記第１及び第２の導電性接地ピラーを取り囲む注入可能なアンダーフィル材料をさらに含む、請求項１から８までのいずれか一項に記載のＲＦトランジスタ増幅器。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、２０２０年６月１日に出願された米国特許出願第１６／８８８，９５７号の優先権を主張し、その内容全体が参照により本明細書に組み込まれる。
【0002】
本発明は、マイクロ電子デバイスに関し、より詳細には、高出力、高周波トランジスタ増幅器に関する。
【背景技術】
【0003】
Ｒバンド（０．５～１ＧＨｚ）、Ｓバンド（３ＧＨｚ）、Ｘバンド（１０ＧＨｚ）、Ｋｕバンド（１２～１８ＧＨｚ）、Ｋバンド（１８～２７ＧＨｚ）、Ｋａバンド（２７～４０ＧＨｚ）及びＶバンド（４０～７５ＧＨｚ）などの高周波で動作しながら高い電力処理能力を必要とする電気回路が、ますます普及してきている。特に、例えば５００ＭＨｚ以上（マイクロ波周波数を含む）の周波数でＲＦ信号を増幅するために使用される高周波（「ＲＦ」）トランジスタ増幅器に対する高い需要が現在ある。これらのＲＦトランジスタ増幅器は、高い信頼性、良好な線形性を示し、且つ高い出力電力レベルを処理する必要がある場合がある。
【0004】
ほとんどのＲＦトランジスタ増幅器は、シリコン、又は炭化ケイ素（「ＳｉＣ」）及びＩＩＩ族窒化物材料などのワイド・バンドギャップ半導体材料で実装されている。本明細書で使用される場合、「ＩＩＩ族窒化物」という用語は、窒素と周期表のＩＩＩ族の元素、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成される半導体化合物を指す。この用語は、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの三元化合物及び四元化合物も指す。これらの化合物は、１モルの窒素が合計１モルのＩＩＩ族元素と結合した実験式を有する。
【0005】
シリコンベースのＲＦトランジスタ増幅器は、典型的には、横方向拡散金属酸化膜半導体（「ＬＤＭＯＳ（ｌａｔｅｒａｌｌｙ ｄｉｆｆｕｓｅｄ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）」）トランジスタを使用して実装されている。シリコン横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）ＲＦトランジスタ増幅器は、高レベルの線形性を示すことができ、製造するのに比較的安価な場合がある。ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、典型的には、高電子移動度トランジスタ（「ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）」）として実装され、主に、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）ＲＦトランジスタ増幅器が固有の性能限界を有する場合がある高電力及び／又は高周波動作を必要とする用途で使用されている。
【0006】
ＲＦトランジスタ増幅器は、１つ又は複数の増幅段を含むことができ、各段は、典型的には、トランジスタ増幅器として実装される。出力電力及び電流処理能力を増加させるために、ＲＦトランジスタ増幅器は、典型的には、多数の個々の「単位セル」トランジスタが電気的に並列に配置された「単位セル」構成で実装される。ＲＦトランジスタ増幅器は、単一の集積回路チップ若しくは「ダイ」として実装されてもよく、又は複数のダイを含んでもよい。複数のＲＦトランジスタ増幅器ダイが使用される場合、それらは、直列及び／又は並列に接続されてもよい。
【0007】
ＲＦトランジスタ増幅器は、多くの場合、（１）ＲＦトランジスタ増幅器ダイとそれに接続された伝送線路との間の（増幅器の基本動作周波数におけるＲＦ信号に対する）インピーダンス整合を改善するように設計されたインピーダンス整合回路、及び（２）２次高調波及び３次高調波などの、デバイス動作中に生成され得る高調波を少なくとも部分的に終端するように設計された高調波終端回路などの整合回路を含む。ＲＦトランジスタ増幅器ダイ、並びにインピーダンス整合及び高調波終端回路は、パッケージに封入されてもよい。ＲＦトランジスタ増幅器を入力及び出力ＲＦ伝送線路並びにバイアス電圧源などの外部回路素子に電気的に接続するために使用される電気リードがパッケージから延在してもよい。
【0008】
上述したように、多くの場合、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、高出力及び／又は高周波用途で使用される。典型的には、高レベルの熱が、動作中にＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイ内で生成される。ＲＦトランジスタ増幅器ダイが熱くなりすぎると、その性能（例えば、出力電力、効率、線形性、利得など）が劣化することがあり、及び／又はＲＦトランジスタ増幅器ダイが損傷を受けることがある。したがって、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器は、典型的には、熱除去のために最適化することができるパッケージ内に取り付けられる。
【0009】
図１Ａ～図１Ｄは、従来のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイ１０を概略的に示す様々な図である。特に、図１Ａは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイ１０の概略平面図であり、図１Ｂは、図１Ａの線１Ｂ－１Ｂに沿って取られたＲＦトランジスタ増幅器ダイ１０の側面図である。図１Ｃは、ＲＦトランジスタ増幅器ダイ１０の半導体層構造の頂面上のメタライゼーションを示す、図１Ｂの線１Ｃ－１Ｃに沿って取られた概略断面図であり、図１Ｄは、図１Ｃの線１Ｄ－１Ｄに沿って取られたＲＦトランジスタ増幅器ダイ１０の断面図である。図１Ｅ及び図１Ｆは、図１Ａ～図１ＤのＲＦトランジスタ増幅器ダイ１０がパッケージングされて、パッケージングされたＲＦトランジスタ増幅器１Ａ及び１Ｂをそれぞれ提供することができる２つの例示的な方法を示す概略断面図である。図１Ａ～図１Ｆ（及び本出願の他の図の多く）は非常に簡略化された図であり、実際のＲＦトランジスタ増幅器は、本明細書の簡略化された図に示されていない、より多くの単位セル並びに様々な回路及び要素を含んでもよいことが理解されるであろう。
【0010】
図１Ａに示すように、ＲＦトランジスタ増幅器ダイ１０は、ＲＦトランジスタ増幅器ダイ１０の頂部側に露出したゲート端子２２及びドレイン端子２４を含む。ゲート端子２２には、例えばボンド・ワイヤ（図示せず）によって第１の回路素子（図示せず）が接続されてもよく、ドレイン端子２４には、例えばボンド・ワイヤ（図示せず）によって第２の回路素子（図示せず）が接続されてもよい。第１の回路素子は、例えば、増幅される入力ＲＦ信号をＲＦトランジスタ増幅器ダイ１０に渡すことができ、第２の回路素子は、ＲＦトランジスタ増幅器ダイ１０によって出力された増幅されたＲＦ信号を受け取ることができる。保護絶縁層又はパターン２８は、ＲＦトランジスタ増幅器ダイ１０の頂面の残りの部分を覆うことができる。
【0011】
図１Ｂ～図１Ｄに示すように、ＲＦトランジスタ増幅器ダイ１０は、半導体層構造３０と、頂部側メタライゼーション構造２０と、ＲＦトランジスタ増幅器ダイ１０のソース端子２６として機能する裏側メタライゼーション構造と、をさらに含む。
【0012】
半導体層構造３０は、複数の半導体層を含む。ＲＦトランジスタ増幅器ダイ１０は、高電子移動度トランジスタ（ＨＥＭＴ）ベースのＲＦトランジスタ増幅器ダイであってもよく、したがって、半導体層構造３０は、少なくともチャネル層及びバリア層を含むことができる。図１Ｄを参照すると、図示する例では、半導体又は絶縁基板（ＳｉＣ又はサファイア基板など）であってもよい成長基板３２上に順次形成された合計３つの層、すなわち、半導体チャネル層３４及び半導体バリア層３６が示されている。成長基板３２は、非半導体材料で形成されていたとしても、半導体層構造３０の一部であると考えられる。
【0013】
再び図１Ｂを参照すると、半導体層構造３０は、頂部側１２及び底部側１４を有する。頂部側メタライゼーション構造２０は、半導体層構造３０の頂部側１２に形成され、ソース端子２６は、半導体層構造３０の底部側１４に形成されている。頂部側メタライゼーション構造２０は、とりわけ、導電性（典型的には金属）ゲート・マニホールド４２及び導電性（典型的には金属）ドレイン・マニホールド４４と、導電性ゲート・ビア４３及び導電性ドレイン・ビア４５と、導電性ゲート端子２２及び導電性ドレイン端子２４と、ゲート・フィンガ５２、ドレイン・フィンガ５４及びソース・フィンガ５６（後述する）と、を含む。ゲート・マニホールド４２は、ゲート・ビア４３を介してゲート端子２２に電気的に接続され、ドレイン・マニホールド４４は、導電性ドレイン・ビア４５を介してドレイン端子２４に電気的に接続されている。ゲート・ビア４３及びドレイン・ビア４５は、例えば、酸化ケイ素又は窒化ケイ素などの誘電体材料を貫いて形成された金属めっきビア又は金属ピラーを含むことができる。
【0014】
図１Ｃに示すように、ＲＦトランジスタ増幅器ダイ１０は、複数の単位セル・トランジスタ１６を備え、そのうちの１つが図１Ｃにおいて破線ボックスによって示されている。各単位セル・トランジスタ１６は、ゲート・フィンガ５２と、ドレイン・フィンガ５４と、ソース・フィンガ５６と、を含む。ゲート・フィンガ５２、ドレイン・フィンガ５４、及びソース・フィンガ５６は、半導体層構造３０の上面に形成され、頂部側メタライゼーション構造２０の一部を構成する。頂部側メタライゼーション構造２０は、ゲート・マニホールド４２及びドレイン・マニホールド４４をさらに含む。ゲート・フィンガ５２は、ゲート・マニホールド４２に電気的に接続され、ドレイン・フィンガ５４は、ドレイン・マニホールド４４に電気的に接続されている。ソース・フィンガ５６は、半導体層構造３０を貫いて延在する複数の導電性ソース・ビア６６を介してソース端子２６（図１Ｂ）に電気的に接続されている。導電性ソース・ビア６６は、半導体層構造３０を完全に貫いて延在する金属めっきビアを含むことができる。
【0015】
図１Ｅは、図１Ａ～図１ＤのＲＦトランジスタ増幅器ダイ１０を含むパッケージングされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１Ａの概略側面図である。図１Ｅに示すように、パッケージングされたＲＦトランジスタ増幅器１Ａは、ＲＦトランジスタ増幅器ダイ１０及び開放キャビティ・パッケージ７０を含む。パッケージ７０は、金属ゲート・リード７２と、金属ドレイン・リード７４と、金属サブマウント７６と、セラミック側壁７８と、セラミック蓋８０と、を含む。
【0016】
ＲＦトランジスタ増幅器ダイ１０は、金属サブマウント７６、セラミック側壁７８、及びセラミック蓋８０によって画定されるキャビティ内の金属サブマウント７６（金属フランジであってもよい）の上面に取り付けられている。ＲＦトランジスタ増幅器ダイ１０のソース端子２６は、金属サブマウント７６に直接接触してもよい。金属サブマウント７６は、ソース端子２６への電気的接続を提供することができ、ＲＦトランジスタ増幅器ダイ１０内で生成された熱を放散させる熱放散構造として働くこともできる。熱は、比較的高い電流密度が生成されるＲＦトランジスタ増幅器ダイ１０の上部、例えば、単位セル・トランジスタ１６のチャネル領域で主に生成される。この熱は、ソース・ビア６６及び半導体層構造３０を通ってソース端子２６に、次いで金属サブマウント７６に伝達され得る。
【0017】
入力整合回路９０及び／又は出力整合回路９２も、パッケージ７０内に取り付けられてもよい。整合回路９０、９２は、ＲＦトランジスタ増幅器１Ａに入力される、又はＲＦトランジスタ増幅器１Ａから出力されるＲＦ信号の基本成分のインピーダンスを、ＲＦトランジスタ増幅器ダイ１０の入力又は出力におけるインピーダンスにそれぞれ整合させるインピーダンス整合回路、及び／或いはＲＦトランジスタ増幅器ダイ１０の入力又は出力に存在し得る基本ＲＦ信号の高調波を接地するように構成された高調波終端回路であってもよい。２つ以上の入力整合回路９０及び／又は出力整合回路９２が設けられてもよい。図１Ｅに概略的に示すように、入力及び出力整合回路９０、９２は、金属サブマウント７６に取り付けられてもよい。ゲート・リード７２は、１つ又は複数の第１のボンド・ワイヤ８２によって入力整合回路９０に接続されてもよく、入力整合回路９０は、１つ又は複数の第２のボンド・ワイヤ８４によってＲＦトランジスタ増幅器ダイ１０のゲート端子２２に接続されてもよい。同様に、ドレイン・リード７４は、１つ又は複数の第４のボンド・ワイヤ８８によって出力整合回路９２に接続されてもよく、出力整合回路９２は、１つ又は複数の第３のボンド・ワイヤ８６によってＲＦトランジスタ増幅器ダイ１０のドレイン端子２４に接続されてもよい。ボンド・ワイヤ８２、８４、８６、８８は、入力及び／又は出力整合回路の一部を形成してもよい。ゲート・リード７２及びドレイン・リード７４は、セラミック側壁７８を貫いて延在することができる。パッケージ７０の内部は、空気が充填されたキャビティを含むことができる。
【0018】
図１Ｆは、別の従来のパッケージングされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器１Ｂの概略側面図である。ＲＦトランジスタ増幅器１Ｂは、異なるパッケージ７０’を含むという点でＲＦトランジスタ増幅器１Ａとは異なる。パッケージ７０’は、金属サブマウント７６（金属ヒート・シンクとして機能し、金属スラグとして実装することができる）、並びにゲート・リード７２’及びドレイン・リード７４’を含む。ＲＦトランジスタ増幅器１Ｂは、ＲＦトランジスタ増幅器ダイ１０、リード７２’、７４’、及び金属サブマウント７６を少なくとも部分的に取り囲むプラスチック・オーバモールド７８’も含む。ＲＦトランジスタ増幅器１Ｂの他の構成要素は、ＲＦトランジスタ増幅器１Ａの同様の番号が付された構成要素と同じであってもよく、したがってそのさらなる説明は省略する。
【先行技術文献】
【特許文献】
【0019】
【文献】米国特許出願公開第２００２／００６６９０８号明細書
【文献】米国特許出願公開第２００２／０１６７０２３号明細書
【文献】米国特許出願公開第２００４／００６１１２９号明細書
【文献】米国特許第７，９０６，７９９号明細書
【文献】米国特許第６，３１６，７９３号明細書
【文献】米国特許出願公開第２００３／０１０２４８２号明細書
【文献】米国仮特許出願第６３／００４，９８５号
【文献】米国特許第９，５１５，０１１号明細書
【文献】米国仮特許出願第６３／００４，７６５号
【発明の概要】
【課題を解決するための手段】
【0020】
本発明の実施例によると、半導体層構造を有するＲＦトランジスタ増幅器ダイと、半導体層構造の上面上の結合素子と、結合素子の上面上の相互接続構造と、を含み、ＲＦトランジスタ増幅器ダイと相互接続構造とが積層配置されるようにしたＲＦトランジスタ増幅器が提供される。結合素子は、第１のシールドされた伝送線路構造を含む。
【0021】
一部の実施例では、第１のシールドされた伝送線路構造は、ＲＦトランジスタ増幅器ダイの第１の入力／出力端子に電気的に接続された第１の導電性ピラーと、第１の導電性ピラーの両側にある第１及び第２の導電性接地ピラーと、を備えることができ、第１及び第２の導電性接地ピラーは、ＲＦトランジスタ増幅器ダイの接地端子に電気的に接続されている。第１のシールドされた伝送線路構造は、第１の導電性ピラーの両側にある第３及び第４の導電性接地ピラーをさらに含むことができ、第３及び第４の導電性接地ピラーは、ＲＦトランジスタ増幅器の接地端子に電気的に接続されている。一部の実施例では、第１～第４の導電性接地ピラーは、第１の導電性ピラーを取り囲むことができる。
【0022】
一部の実施例では、第１の導電性ピラーは、ＲＦトランジスタ増幅器ダイの活性領域に垂直に重なってもよい。一部の実施例では、第１の導電性接地ピラーは、さらに又は代替として、ＲＦトランジスタ増幅器ダイのマニホールドに垂直に重なってもよく、マニホールドは、ＲＦトランジスタ増幅器ダイの活性領域を横切って延在する複数の導電性フィンガに接続されている。一部の実施例では、第２の導電性接地ピラーは、ＲＦトランジスタ増幅器ダイの活性領域の外側にあるＲＦトランジスタ増幅器ダイの一部分に垂直に重なってもよい。一部の実施例では、第１の導電性ピラー及び第１の導電性接地ピラーは両方とも、第１の入力／出力端子に垂直に重なってもよい。
【0023】
一部の実施例では、第１の入力／出力端子はゲート端子であってもよく、接地端子はソース端子であってもよく、結合素子は、ＲＦトランジスタ増幅器ダイのドレイン端子に電気的に接続された第２の導電性ピラーと、第２の導電性ピラーの両側にあり、ソース端子に電気的に接続された第５及び第６の導電性接地ピラーと、を備える第２のシールドされた伝送線路構造をさらに含むことができる。
【0024】
一部の実施例では、第１の入力／出力端子は、ゲート端子を含んでもよく、接地端子は、ソース端子を含んでもよく、ＲＦトランジスタ増幅器ダイは、ドレイン端子をさらに含んでよい。このような実施例では、ソース端子は、ゲート端子の両側にあってもよく、ドレイン端子の両側にあってもよい。
【0025】
一部の実施例では、第１の導電性ピラー及び第３の導電性ピラーは、ＲＦトランジスタ増幅器ダイのゲート・マニホールドに電気的に接続されてよく、第１の導電性接地ピラーは、第１の導電性ピラーと第３の導電性ピラーとの間に配置されてよい。
【0026】
一部の実施例では、第２の導電性接地ピラーは、ＲＦトランジスタ増幅器ダイの主表面に平行な第１の平面において、第１の平面における第１の導電性ピラーの断面積の少なくとも５倍の断面積を有する金属スラグを含むことができる。
【0027】
一部の実施例では、第１の導電性接地ピラーは、第１の端部及び第２の端部を有することができ、第２の端部は、導電性素子に接続されていなくてもよい。
【0028】
一部の実施例では、結合素子は、第１の導電性ピラー並びに第１及び第２の導電性接地ピラーを取り囲む注入可能なアンダーフィル材料をさらに備えることができる。
【0029】
一部の実施例では、相互接続構造は、第２のシールドされた伝送線路構造を含むことができる。第２のシールドされた伝送線路構造は、例えば、ストリップ線路伝送線路セグメント、コプレーナ導波路伝送線路セグメント、又は接地されたコプレーナ導波路伝送線路セグメントを構成することができる。
【0030】
一部の実施例では、半導体層構造は、ＩＩＩ族窒化物ベースの半導体層構造であってもよい。一部の実施例では、相互接続構造は、再配線層積層構造又はプリント回路板を構成することができる。一部の実施例では、例えば、表面実装コンデンサ又は表面実装インダクタなどの複数の回路素子が相互接続構造に取り付けられてもよい。
【0031】
一部の実施例では、相互接続構造に接続しないＲＦトランジスタ増幅器ダイの側面は、封入されていてよい。
【0032】
一部の実施例では、ＲＦトランジスタ増幅器ダイは、半導体層構造の上面にゲート端子、ドレイン端子、及びソース端子をさらに含むことができる。このような実施例では、第１のシールドされた伝送線路構造は、ゲート端子に電気的に接続されたゲート・ピラーと、ゲート・ピラーの両側にある第１及び第２の接地ピラーと、を備えることができ、第１及び第２の接地ピラーは、ソース端子に電気的に接続されている。
【0033】
一部の実施例では、第１のシールドされた伝送線路構造は、導電性ピラーのうちの第１の導電性ピラーが、接地電圧源に結合された導電性ピラーのうちの追加の導電性ピラーによって少なくとも２つの側面で取り囲まれた信号搬送ピラーであるように配置されている複数の導電性ピラーを構成することができる。一部の実施例では、導電性ピラーのうちの第１の導電性ピラーは、接地電圧源に結合された導電性ピラーのうちのいくつかの導電性ピラーによって少なくとも３つの側面で取り囲まれてもよい。
【0034】
一部の実施例では、結合素子は、ファンイン構成を有してもよい。
【0035】
本発明のさらなる実施例によると、ＩＩＩ族窒化物ベースの半導体層構造並びに半導体層構造の上面に延在するゲート・フィンガ及びドレイン・フィンガを有するＲＦトランジスタ増幅器ダイと、半導体層構造の上面に対して垂直に延在する第１のシールドされた伝送線路構造と、を含むＲＦトランジスタ増幅器が提供される。
【0036】
一部の実施例では、第１のシールドされた伝送線路構造は、ゲート・フィンガ及びドレイン・フィンガのうちの１つに電気的に接続されてよい。
【0037】
一部の実施例では、ＲＦトランジスタ増幅器は、相互接続構造をさらに含むことができ、第１のシールドされた伝送線路構造は、ＲＦトランジスタ増幅器ダイを相互接続構造に電気的に接続する。
【0038】
一部の実施例では、第１のシールドされた伝送線路構造は、ゲート・フィンガのうちの１つ又はドレイン・フィンガのうちの１つに電気的に接続された第１の導電性ピラーと、第１の導電性ピラーの両側にある第１及び第２の導電性接地ピラーと、を備えることができ、第１及び第２の導電性接地ピラーは、ＲＦトランジスタ増幅器ダイのソース・フィンガに電気的に接続されている。このような実施例では、第１のシールドされた伝送線路構造は、第１の導電性ピラーの両側にある第３及び第４の導電性接地ピラーをさらに備えることができ、第３及び第４の導電性接地ピラーは、ソース・フィンガに電気的に接続されている。
【0039】
一部の実施例では、第１の導電性ピラーは、ＲＦトランジスタ増幅器ダイの活性領域に垂直に重なってもよい。一部の実施例では、第１の導電性接地ピラーは、ゲート・フィンガ又はドレイン・フィンガのいずれかに電気的に接続されたＲＦトランジスタ増幅器ダイのマニホールドに垂直に重なってもよい。一部の実施例では、第２の導電性接地ピラーは、ＲＦトランジスタ増幅器ダイの活性領域の外側にあるＲＦトランジスタ増幅器ダイの一部分に垂直に重なってもよい。一部の実施例では、第１の導電性ピラー及び第１の導電性接地ピラーは両方とも、ＲＦトランジスタ増幅器ダイのゲート端子に垂直に重なってもよい。
【0040】
一部の実施例では、第１の導電性ピラー及び第３の導電性ピラーは、ＲＦトランジスタ増幅器ダイのゲート・マニホールドに電気的に接続されてよく、第１の導電性接地ピラーは、第１の導電性ピラーと第３の導電性ピラーとの間に配置されてよい。
【0041】
一部の実施例では、相互接続構造は、第２のシールドされた伝送線路構造を含むことができる。
【0042】
一部の実施例では、ＲＦトランジスタ増幅器ダイは、ゲート・フィンガに電気的に接続されたゲート端子と、ドレイン・フィンガに電気的に接続されたドレイン端子と、ソース端子に電気的に接続されたソース・フィンガと、をさらに含むことができ、ゲート端子、ドレイン端子、及びソース端子はすべて、ゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガの上方に位置する。
【0043】
一部の実施例では、第１のシールドされた伝送線路構造は、ゲート端子に電気的に接続されたゲート・ピラーと、ゲート・ピラーの両側にある第１及び第２の接地ピラーと、を備えてもよく、第１及び第２の接地ピラーは、ソース端子に電気的に接続されている。
【0044】
本発明のさらに別の実施例によると、ＩＩＩ族窒化物ベースの半導体層構造並びに半導体層構造の上面に延在するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガを有するＲＦトランジスタ増幅器ダイと、半導体層構造の上面に対して垂直に延在する複数の導電性ピラーと、を含むＲＦトランジスタ増幅器が提供され、導電性ピラーは、ゲート・フィンガ又はドレイン・フィンガのいずれかに電気的に接続された第１の導電性ピラーと、第１の導電性ピラーの両側にあり、ソース・フィンガに電気的に接続された第１及び第２の導電性接地ピラーと、を含む。
【0045】
一部の実施例では、ＲＦトランジスタ増幅器は、相互接続構造をさらに備えることができ、導電性ピラーは、相互接続構造とＲＦトランジスタ増幅器ダイとの間に延在し、相互接続構造をＲＦトランジスタ増幅器ダイに電気的に接続することができる。
【0046】
一部の実施例では、第１及び第２の導電性接地ピラー並びに少なくとも１つの追加の導電性接地ピラーが第１の導電性ピラーを取り囲むことができる。
【0047】
一部の実施例では、第１の導電性ピラーは、ＲＦトランジスタ増幅器ダイの活性領域に垂直に重なってもよく、及び／又は第２の導電性接地ピラーは、活性領域の外側にあるＲＦトランジスタ増幅器ダイの一部分に垂直に重なってもよい。一部の実施例では、第１の導電性接地ピラーは、ＲＦトランジスタ増幅器ダイのマニホールドに垂直に重なってもよい。
【0048】
一部の実施例では、ドレイン・フィンガは、ドレイン・マニホールドからＲＦトランジスタ増幅器ダイの活性領域を横切って延在してもよく、第１の導電性ピラー及び第３の導電性ピラーは、ドレイン・マニホールドに電気的に接続されてもよく、第１の導電性接地ピラーは、第１の導電性ピラーと第３の導電性ピラーとの間に配置されてもよい。
【0049】
一部の実施例では、半導体層構造は、ＩＩＩ族窒化物ベースの半導体層構造を備えることができる。
【0050】
一部の実施例では、導電性ピラーは、ファンイン構成を有してもよい。
【0051】
本発明のさらに追加の実施例によると、ＲＦトランジスタ増幅器ダイであって、ＲＦトランジスタ増幅器ダイの第１の表面にゲート端子、ドレイン端子、及びソース端子を備える、ＲＦトランジスタ増幅器ダイと、ＲＦトランジスタ増幅器ダイと積層配置され、シールドされた伝送線路構造によってＲＦトランジスタ増幅器ダイに電気的に接続されている相互接続構造と、を含むＲＦトランジスタ増幅器が提供される。
【0052】
一部の実施例では、シールドされた伝送線路構造は、ゲート端子に電気的に接続された第１の導電性ピラーと、第１の導電性ピラーの両側にある第１及び第２の導電性接地ピラーと、を備えることができ、第１及び第２の導電性接地ピラーは、ソース端子に電気的に接続されている。
【0053】
一部の実施例では、シールドされた伝送線路構造は、ドレイン端子に電気的に接続された第１の導電性ピラーと、第１の導電性ピラーの両側にある第１及び第２の導電性接地ピラーと、を備えることができ、第１及び第２の導電性接地ピラーは、ソース端子に電気的に接続されている。
【0054】
一部の実施例では、シールドされた伝送線路構造は、第１及び第２の導電性接地ピラーとともに第１の導電性ピラーを少なくとも３つの側面で取り囲む第３の導電性接地ピラーをさらに備えることができる。
【0055】
一部の実施例では、第１の導電性ピラーは、ＲＦトランジスタ増幅器ダイの活性領域に垂直に重なってもよい。一部の実施例では、第１の導電性接地ピラーは、ゲート端子に電気的に接続されたゲート・マニホールドに垂直に重なってもよい。一部の実施例では、第１の導電性ピラー及び第１の導電性接地ピラーは両方とも、ゲート端子に垂直に重なってもよい。
【0056】
一部の実施例では、第１の導電性ピラー及び第３の導電性ピラーは、ＲＦトランジスタ増幅器ダイのゲート・マニホールドに電気的に接続されてもよく、第１の導電性接地ピラーは、第１の導電性ピラーと第３の導電性ピラーとの間に配置されてよい。
【0057】
一部の実施例では、相互接続構造は、シールドされた伝送線路構造に電気的に接続された第２のシールドされた伝送線路構造を含むことができる。
【0058】
本発明の実施例によると、ＲＦトランジスタ増幅器ダイであって、ＲＦトランジスタ増幅器ダイの第１の表面にゲート端子、ドレイン端子、及びソース端子を備える、ＲＦトランジスタ増幅器ダイと、ＲＦトランジスタ増幅器ダイと積層配置された相互接続構造であって、シールドされた伝送線路構造を含み、シールドされた伝送線路構造の接地導体がソース端子に電気的に接続され、シールドされた伝送線路構造の信号導体がゲート端子及びドレイン端子の一方に電気的に接続されている、相互接続構造と、を含むＲＦトランジスタ増幅器が提供される。
【0059】
一部の実施例では、シールドされた伝送線路構造は、ストリップ線路伝送線路セグメント、コプレーナ導波路伝送線路セグメント、又は接地されたコプレーナ導波路伝送線路セグメントを構成することができる。
【0060】
一部の実施例では、相互接続構造は、再配線層積層構造又はプリント回路板を構成することができる。一部の実施例では、複数の回路素子が相互接続構造に取り付けられてもよい。
【図面の簡単な説明】
【0061】
【図1A】従来のＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの概略平面図である。
【図2】本発明の実施例による様々なＲＦトランジスタ増幅器の構成要素を示す概略断面図である。
【図3A】本発明の特定の実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの概略平面図である。
【図5A】本発明のさらなる実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの図である。
【図5B】本発明のさらなる実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの図である。
【図5C】本発明のさらなる実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの図である。
【図5D】本発明のさらなる実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの図である。
【図5E】本発明のさらなる実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの図である。
【図5F】本発明のさらなる実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイの図である。
【図5H】本発明のさらなる実施例によるＲＦトランジスタ増幅器の概略断面図である。
【図5I】本発明のさらなる実施例によるＲＦトランジスタ増幅器の概略平面図である。
【図6A】本発明の実施例による結合素子の代替の実施態様を示す概略平面図である。
【図6B】本発明の実施例による結合素子の代替の実施態様を示す概略平面図である。
【図7A】本発明の実施例によるインピーダンス整合回路及び高調波終端回路の両方を含むＲＦトランジスタ増幅器の回路図である。
【図8A】本発明の実施例による相互接続構造における伝送線路セグメントの一部を形成するために使用することができる例示的なコプレーナ導波路伝送線路セグメントを示す概略図である。
【図8B】本発明の実施例による相互接続構造における伝送線路セグメントの一部を形成するために使用することができる例示的なコプレーナ導波路伝送線路セグメントを示す概略図である。
【図8C】本発明の実施例による相互接続構造における伝送線路セグメントの一部を形成するために使用することができる例示的なコプレーナ導波路伝送線路セグメントを示す概略図である。
【図8D】本発明の実施例による相互接続構造における伝送線路セグメントの一部を形成するために使用することができる別のコプレーナ導波路伝送線路セグメントの端面図である。
【図9A】本発明の実施例による相互接続構造における伝送線路構造の一部を形成するために使用することができる例示的な接地されたコプレーナ導波路伝送線路セグメントを示す概略図である。
【図9B】本発明の実施例による相互接続構造における伝送線路構造の一部を形成するために使用することができる例示的な接地されたコプレーナ導波路伝送線路セグメントを示す概略図である。
【図9C】本発明の実施例による相互接続構造における伝送線路構造の一部を形成するために使用することができる例示的な接地されたコプレーナ導波路伝送線路セグメントを示す概略図である。
【図10A】本発明の特定の実施例によるパッケージングされたＲＦ増幅器を形成する方法を示す概略図である。
【図10B】本発明の特定の実施例によるパッケージングされたＲＦ増幅器を形成する方法を示す概略図である。
【図10C】本発明の特定の実施例によるパッケージングされたＲＦ増幅器を形成する方法を示す概略図である。
【図10D】本発明の特定の実施例によるパッケージングされたＲＦ増幅器を形成する方法を示す概略図である。
【図10E】本発明の特定の実施例によるパッケージングされたＲＦ増幅器を形成する方法を示す概略図である。
【図10F】本発明の特定の実施例によるパッケージングされたＲＦ増幅器を形成する方法を示す概略図である。
【図10G】本発明の特定の実施例によるパッケージングされたＲＦ増幅器を形成する方法を示す概略図である。
【図12】相互接続構造に結合された２つのＲＦトランジスタ増幅器ダイを含む本発明の実施例によるＲＦトランジスタ増幅器の概略側面図である。
【発明を実施するための形態】
【0062】
上述したように、図１Ｅ及び図１ＦのパッケージングされたＲＦトランジスタ増幅器１Ａ及び１Ｂなどの従来のＩＩＩ族窒化物ベースのパッケージングされたＲＦトランジスタ増幅器は、典型的には、半導体層構造の上側にゲート端子及びドレイン端子を実装し、半導体層構造の下側にソース端子を実装する。導電性ソース・ビアは、半導体層構造を貫いて延在し、半導体層構造の上部のソース・フィンガをソース端子に電気的に接続する。また、これらの従来のＲＦトランジスタ増幅器は、典型的には、ボンド・ワイヤを使用して、ＲＦトランジスタ増幅器ダイを、整合回路及び／又は入力／出力リードなどのデバイスの他の要素に接続する。これらのボンド・ワイヤは、インピーダンス整合回路及び／又は高調波終端回路のインダクタンスの一部を供給することがある固有のインダクタンスを有する。ボンド・ワイヤによって提供されるインダクタンスの量は、ボンド・ワイヤが所望の量のインダクタンスを提供するように、ボンド・ワイヤの長さ及び／又は断面積（例えば、直径）を変更することによって変化させることができる。残念ながら、用途がより高い周波数に移行するにつれて、ボンド・ワイヤのインダクタンスが、インピーダンス整合回路及び／又は高調波終端回路にとっての所望の量のインダクタンスを超える場合がある。これが起こると、非常に短い及び／又は大きな断面積を有するボンド・ワイヤを使用して、インダクタンスを減少させることがある。しかしながら、非常に短いボンド・ワイヤは、適所にはんだ付けすることが困難な場合があり、これは、製造コストを増加させ、及び／又はデバイス故障率の上昇を招く可能性がある。断面積の大きなボンド・ワイヤは、ＲＦトランジスタ増幅器ダイ上により大きなゲート端子及びドレイン端子を必要とする場合があり、これは、ＲＦトランジスタ増幅器ダイの全体的なサイズの望ましくない増加をもたらす可能性がある。さらに、一部のより高い周波数用途では、断面積の大きな非常に短いボンド・ワイヤであっても、インダクタンスが大きすぎて、整合ネットワークが、例えば、２次又は３次高調波を適切に終端させることができない場合がある。ＲＦトランジスタ増幅器は、ボンド・ワイヤのインダクタンスが大きすぎるという問題を回避するために、モノリシック・マイクロ波集積回路（「ＭＭＩＣ（ｍｏｎｏｌｉｔｈｉｃ ｍｉｃｒｏｗａｖｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）」）デバイスとして実装することができるが、モノリシック・マイクロ波集積回路（ＭＭＩＣ）ＲＦ増幅器は、製造するのにより多くの費用がかかり、整合回路の周波数範囲でしか使用することができず、柔軟性が低下する。
【0063】
さらに、大量生産に典型的に使用されるワイヤ・ボンディング装置は、＋／－０．０２５４ｍｍ（１ミル）の公差を有する場合があり、これは、任意の特定のボンド・ワイヤの長さが０．１０１６ｍｍ（４ミル）（すなわち、ボンド・ワイヤの各端部で＋／－０．０２５４ｍｍ（１ミル））も変動する可能性があることを意味する。高周波用途では、０．１０１６ｍｍ（４ミル）のボンド・ワイヤに関連付けられたインダクタンスの変動はかなり大きくなる可能性があるため、ボンド・ワイヤが所望の公称長から０．０２５４～０．０５０８ｍｍ（１～２ミル）短すぎるか又は長すぎる場合、整合回路の性能が劣化する可能性がある。
【0064】
本発明の実施例によると、ゲート端子、ドレイン端子、及びソース端子がすべてＲＦトランジスタ増幅器ダイの上側に配置されたＲＦトランジスタ増幅器ダイを含むＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器が提供される。ＲＦトランジスタ増幅器は、ゲート接続及び／又はドレイン接続用のボンド・ワイヤを含まなくてもよく、これにより、回路に存在するインダクタンスの量を低減することができる。ゲート端子、ドレイン端子、及びソース端子の３つすべてがＲＦトランジスタ増幅器ダイの上側にあるため、本発明の実施例によるＲＦトランジスタ増幅器は、ＲＦトランジスタ増幅器ダイを積層配置で相互接続構造などの別の基板に取り付けることができるフリップチップ構成で取り付けられてもよい。相互接続構造は、例えば、インピーダンス整合回路及び／又は高調波終端回路などのＲＦトランジスタ増幅器の他の回路素子を含むことができる。
【0065】
一部の実施例では、結合素子は、ＲＦトランジスタ増幅器ダイのゲート端子、ドレイン端子、及び／又はソース端子に直接接続されてもよい。一部の実施例では、結合素子は、ＲＦトランジスタ増幅器ダイのゲート端子、ドレイン端子、及び／又はソース端子を相互接続構造に物理的且つ電気的に接続することができる。他の実施例では、相互接続構造は、省略されてもよく、結合素子は、ＲＦトランジスタ増幅器ダイのゲート端子、ドレイン端子、及び／又はソース端子を、ＲＦトランジスタ増幅器の別個に取り付けられた構成要素及び／又はリードに物理的且つ電気的に接続することができる。
【0066】
さらに、ソース端子をＲＦトランジスタ増幅器ダイの上側に設けることができるため、本発明の実施例によるＲＦトランジスタ増幅器の上側には、接地への１つ又は複数の接続が存在してもよい。これらの接地接続は、シールドされた（すなわち、接地－信号－接地）伝送線路構造を使用して、ゲート端子及び／又はドレイン端子へのＲＦ伝送線路接続を実装するために使用されてもよい。本明細書では、「伝送線路構造」とは、ＲＦ信号の伝送路として構成された少なくとも２つの導電性素子を含む任意の物理的構造を指す。伝送線路構造の例には、マイクロストリップ伝送線路、ストリップ線路伝送線路、導電性ピラー、ビア、バンプ、パッド、シートなどが含まれる（例えば、一対の導電性ピラーが伝送線路構造を形成することができる）。本明細書では、「シールドされた伝送線路構造」とは、隣接する１つ又は複数の接地導体を少なくとも２つの対向する側面に有する信号搬送導体を含むＲＦ伝送線路構造、並びに３つ以上の接地導体が信号搬送導体を全体的に取り囲む伝送線路構造を指す。例えば、シールドされた伝送線路構造は、信号搬送導体の第１及び第２の対向する側面上に第１及び第２の接地導体を配置することによって、又は単一の導体が信号搬送導体の対向する側面上にあるように信号搬送導体の周りを包む単一の導体を形成することによって形成されてもよい。別の例として、シールドされた伝送線路構造は、第１～第３の接地導体を信号搬送導体の周りに三角形に配置することによって形成されてもよい。本発明の実施例によるシールドされた伝送線路構造は、１つ、２つ、３つ、４つ、５つ、６つ、又はさらに多くの接地導体を含む、任意の数の別個の接地導体を含んでもよい。さらに別の例として、誘電体層に形成された信号搬送導体を取り囲む（又は部分的に取り囲む）環状の接地導体が誘電体層に形成されてもよい。本明細書では、接地導体及び信号搬送導体の２つの異なる部分を通って延在する軸が存在する場合、接地導体は、信号搬送導体の２つの対向する側面にあると考えられることに留意されたい。同様に、接地導体と信号搬送導体の両方を通って延在する軸が存在する場合、一対の接地導体が信号搬送導体の２つの対向する側面にある。一部の実施例では、例えば、ストリップ線路又はコプレーナ導波路構造などの追加のシールドされた伝送線路構造が、相互接続構造に設けられてもよい。ＲＦトランジスタ増幅器ダイと相互接続構造との間、及び／又は相互接続構造内の接続にシールドされた伝送線路構造を使用することにより、信号分離の向上、挿入損失の低減、及び／又はインピーダンス整合の改善を提供することができる。これにより、ＲＦトランジスタ増幅器の全体的な性能を著しく改善することができる。
【0067】
本発明の一部の実施例によると、半導体層構造を有するＲＦトランジスタ増幅器ダイと、半導体層構造の上面上の結合素子と、結合素子の上面上の相互接続構造とを含み、ＲＦトランジスタ増幅器ダイと相互接続構造とが積層配置されるようにしたＲＦトランジスタ増幅器が提供される。これらのＲＦトランジスタ増幅器上の結合素子は、第１のシールドされた伝送線路構造を含む。ＲＦトランジスタ増幅器ダイは、半導体層構造の上面にゲート端子、ドレイン端子、及びソース端子を含むことができる。半導体層構造は、ＩＩＩ族窒化物ベースの半導体層構造であってもよい。
【0068】
一部の実施例では、第１のシールドされた伝送線路構造は、ＲＦトランジスタ増幅器ダイの第１の入力／出力端子に電気的に接続された第１の導電性ピラーと、第１の導電性ピラーの両側にある第１及び第２の導電性接地ピラーと、を備えることができ、第１及び第２の導電性接地ピラーは、ＲＦトランジスタ増幅器ダイの接地端子に電気的に接続されている。第１のシールドされた伝送線路構造は、任意選択で、第１の導電性ピラーの両側にある第３及び第４の導電性接地ピラーを含むことができ、第３及び第４の導電性接地ピラーは、ＲＦトランジスタ増幅器の接地端子に電気的に接続されている。第１～第４の導電性接地ピラーは、第１の導電性ピラーを取り囲むことができる。さらに、一部の実施例では、第１の導電性ピラーは、ＲＦトランジスタ増幅器ダイの活性領域に垂直に重なってもよく、第１の導電性接地ピラーは、ＲＦトランジスタ増幅器ダイのマニホールド、又はＲＦトランジスタ増幅器ダイの活性領域の外側にあるＲＦトランジスタ増幅器ダイの何らかの他の部分に垂直に重なってもよい。
【0069】
一部の実施例では、ＲＦトランジスタ増幅器は、結合素子を介してＲＦトランジスタ増幅器ダイに接続されてもよい相互接続構造をさらに含むことができる。相互接続構造は、ストリップ線路伝送線路セグメント、コプレーナ導波路伝送線路セグメント、又は接地コプレーナ導波路伝送線路セグメントなどの第２のシールドされた伝送線路構造を含むことができる。相互接続構造は、例えば、再配線層積層構造又はプリント回路板を構成することができる。表面実装コンデンサ又はインダクタなどの１つ又は複数の回路素子が相互接続構造に取り付けられてもよい。
【0070】
本発明のさらなる実施例によると、ＩＩＩ族窒化物ベースの半導体層構造並びに半導体層構造の上面に延在するゲート・フィンガ及びドレイン・フィンガを有するＲＦトランジスタ増幅器ダイと、半導体層構造の上面に対して垂直に延在する第１のシールドされた伝送線路構造と、を含むＲＦトランジスタ増幅器が提供される。
【0071】
本発明のさらに別の実施例によると、ＩＩＩ族窒化物ベースの半導体層構造並びに半導体層構造の上面に延在するゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガを有するＲＦトランジスタ増幅器ダイと、半導体層構造の上面に対して垂直に延在する複数の導電性ピラーと、を含むＲＦトランジスタ増幅器が提供され、導電性ピラーは、ゲート・フィンガ又はドレイン・フィンガのいずれかに電気的に接続された第１の導電性ピラーと、第１の導電性ピラーの両側にあり、ソース・フィンガに電気的に接続された第１及び第２の導電性接地ピラーと、を含む。これらのＲＦトランジスタ増幅器は、相互接続構造を備えることをさらに含んでもよく、導電性ピラーは、相互接続構造とＲＦトランジスタ増幅器ダイとの間に延在し、相互接続構造をＲＦトランジスタ増幅器ダイに電気的に接続する。第１及び第２の導電性接地ピラー、並びに少なくとも１つの追加の導電性接地ピラーが第１の導電性ピラーを取り囲む。
【0072】
本発明のさらに追加の実施例によると、ＲＦトランジスタ増幅器ダイであって、ＲＦトランジスタ増幅器ダイの第１の表面にゲート端子、ドレイン端子、及びソース端子を備える、ＲＦトランジスタ増幅器ダイと、ＲＦトランジスタ増幅器ダイと積層配置され、シールドされた伝送線路構造によってＲＦトランジスタ増幅器ダイに電気的に接続されている相互接続構造と、を含むＲＦトランジスタ増幅器が提供される。
【0073】
本発明のさらに別の実施例によると、ＲＦトランジスタ増幅器ダイであって、ＲＦトランジスタ増幅器ダイの第１の表面にゲート端子、ドレイン端子、及びソース端子を備える、ＲＦトランジスタ増幅器ダイと、ＲＦトランジスタ増幅器ダイと積層配置された相互接続構造であって、シールドされた伝送線路構造を含み、シールドされた伝送線路構造の接地導体がソース端子に電気的に接続され、シールドされた伝送線路構造の信号導体がゲート端子及びドレイン端子の一方に電気的に接続されている、相互接続構造と、を含むＲＦトランジスタ増幅器が提供される。
【0074】
【0075】
図２は、本発明の実施例によるＲＦトランジスタ増幅器１００の概略断面図である。図２に示すように、ＲＦトランジスタ増幅器１００は、ＲＦトランジスタ増幅器ダイ１１０と、結合素子１２０と、相互接続構造１３０と、を含む。ＲＦトランジスタ増幅器ダイ１１０は、複数の単位セル・トランジスタ（図示せず）を含むＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器ダイを含むことができる。各単位セル・トランジスタは、ゲート、ドレイン及びソースを有する電界効果トランジスタを含むことができる。単位セル・トランジスタは、電気的に並列に接続されている。ＲＦトランジスタ増幅器ダイ１１０は、単位セル・トランジスタのゲート・フィンガ、ドレイン・フィンガ、及びソース・フィンガに接続するゲート端子１２２、ドレイン端子１２４、及びソース端子１２６を含むことができる。ゲート端子１２２、ドレイン端子１２４、及びソース端子１２６はすべて、ＲＦトランジスタ増幅器ダイ１１０の頂部側に位置することができる。
【0076】
図２にさらに示すように、結合素子１２０は、ＲＦトランジスタ増幅器ダイ１１０の上面に設けられ、相互接続構造１３０は、結合素子１２０の上面に設けられている。したがって、結合素子１２０は、ＲＦトランジスタ増幅器ダイ１１０と相互接続構造１３０との間に介在することができる。一部の実施例では、結合素子は、従来の半導体処理技術及び／又は他の方法を使用して、ウエハ・レベル処理中に（すなわち、複数のＲＦトランジスタ増幅器ダイ１１０を含む半導体ウエハが個々のＲＦトランジスタ増幅器ダイ１１０にダイシングされる前に）形成される導電性構造（例えば、金属ピラー及びパッド）を構成することができる。このような実施例では、毛管アンダーフィル材料などのアンダーフィル材料を注入して、結合素子１２０の導電性構造間の空間を充填することができる。結合素子がウエハ・レベル処理の一部として形成される場合であっても、結合素子は、説明の便宜上、ＲＦトランジスタ増幅器ダイ１１０とは別個の素子であるものとして本明細書で説明されることに留意されたい。他の実施例では、結合素子１２０は、例えば、ＲＦトランジスタ増幅器ダイとは別個に形成することができる再配線層（「ＲＤＬ（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ）」）積層構造及び／又はインタポーザなどの別個の構造であってもよく、別個の構造は、ウエハ・レベル処理ステップ中に（すなわち、ウエハが個々のＲＦトランジスタ増幅器ダイ１１０にダイシングされる前に）ＲＦトランジスタ増幅器ダイ１１０に取り付けられてもよく、又は個々のＲＦトランジスタ増幅器ダイ１１０に貼り付けられてもよい。相互接続構造１３０は、以下でより詳細に説明するように、本発明の一部の実施例では省略されることがあることにも留意されたい。
【0077】
図３Ａ～図３Ｉは、本発明の特定の実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００を示す。特に、図３Ａは、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００の概略平面図である。図３Ｂは、図３Ａの線３Ｂ－３Ｂに沿って取られた図３ＡのＲＦトランジスタ増幅器２００の概略断面図である。図３Ｃは、ＲＦトランジスタ増幅器２００に含まれるＲＦトランジスタ増幅器ダイ２１０の半導体層構造に直接接触する頂部側メタライゼーションの部分を示す、図３Ｂの線３Ｃ－３Ｃに沿って取られた概略平面図である。図３Ｄ～図３Ｇは、それぞれ図３Ｃの線３Ｄ－３Ｄ～線３Ｇ－３Ｇに沿って取られたＲＦトランジスタ増幅器２００の概略断面図である。図３Ｈは、図３Ｂの線３Ｈ－３Ｈに沿って取られた概略断面図である。図３Ｉは、プリント回路板などの相互接続構造３００に取り付けられた、図３Ａ～図３ＨのＲＦトランジスタ増幅器２００の断面図である。ＲＦトランジスタ増幅器２００は、特定の用途に応じて、相互接続構造３００を含んでも含まなくてもよい。
【0078】
図３Ａ及び図３Ｂを参照すると、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００は、ＲＦトランジスタ増幅器ダイ２１０と、ＲＦトランジスタ増幅器ダイ２１０の上面に取り付けられた結合素子２７０と、を含むことができる。図３Ｉを参照してさらに説明されるように、ＲＦトランジスタ増幅器２００は、相互接続構造３００をさらに含むことができる。結合素子２７０は、ＲＦトランジスタ増幅器ダイ２１０と相互接続構造３００との間にあってもよく、ＲＦトランジスタ増幅器ダイ２１０を相互接続構造３００に電気的に接続することができる。ＲＦトランジスタ増幅器ダイ２１０、結合素子２７０、及び相互接続構造３００は、積層された関係又は配置であってもよい。
【0079】
ＲＦトランジスタ増幅器ダイ２１０は、頂部側２１２及び裏側２１４を有する半導体層構造２３０を含む。頂部側メタライゼーション構造２２０が半導体層構造２３０の頂部側２１２に形成され、底部側サーマル層２４０が半導体層構造２３０の底部側２１４に形成されている。頂部側メタライゼーション構造２２０は、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６、並びに以下でさらに詳細に説明する他のメタライゼーションを備える。ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６は、それぞれが単一の端子であるものとして本明細書で（ほとんど）説明されているが、これらの端子のいずれも、代替として、互いに電気的に接続された複数の別個の端子を含むことができることに留意されたい。ＲＦトランジスタ増幅器ダイ２１０は、高電子移動度トランジスタ（ＨＥＭＴ）ベースのＲＦトランジスタ増幅器ダイであってもよく、この場合、半導体層構造２３０は、以下でより詳細に説明するように、少なくともチャネル層及びバリア層を含むことができる。
【0080】
ゲート端子２２２は、ＲＦトランジスタ増幅器ダイ２１０に入力されるＲＦ信号を第１の外部回路から受け取ることができ、ドレイン端子２２４は、ＲＦトランジスタ増幅器ダイ２１０によって増幅されたＲＦ信号を第２の外部回路に出力することができる。ゲート端子２２２及びドレイン端子２２４は、本明細書では総称して入力／出力端子と呼ばれることがある。
【0081】
結合素子２７０は、頂部側メタライゼーション構造２２０上のＲＦトランジスタ増幅器ダイ２１０の上に形成される。結合素子２７０は、ＲＦトランジスタ増幅器ダイ２１０を相互接続構造（図３Ｉ参照）などの別の構造に接続するために使用することができる。上述したように、一部の実施例では、結合素子２７０は、半導体及び／又は非半導体処理技術を使用して、ウエハ・レベル処理中に形成されてもよい。他の実施例では、結合素子２７０は、例えば、再配線層（ＲＤＬ）積層構造又はインタポーザなどの別個の構造を構成することができる。再配線層（ＲＤＬ）積層構造とは、導電層パターン及び／又は導電性ビアを有する基板を指す。以下で詳細に説明するように、本発明の実施例によると、結合素子２７０は、信号分離の向上、挿入損失の低減、及び／又はインピーダンス整合の改善を示すことができるシールドされた接地－信号－接地伝送線路構造を含むことができる。
【0082】
結合素子２７０は、ＲＦトランジスタ増幅器ダイ２１０を相互接続構造などの別の構造に接続するために使用することができる。図３Ｉは、ＲＦトランジスタ増幅器ダイ２１０をプリント回路板の形態の相互接続構造３００に接続するために、結合素子２７０がどのように使用され得るかを示す。
【0083】
図３Ａ～図３Ｂに示すように、結合素子２７０は、ゲート接続パッド２７２と、ドレイン接続パッド２７４と、ソース接続パッド２７６と、を含む。これらの接続パッド２７２、２７４、２７６のそれぞれは、例えば、露出した銅パッドを含むことができるが、本発明はこれに限定されない。ゲート接続パッド２７２は、１つ又は複数の導電性ゲート・ピラー２７３によってゲート端子２２２に電気的に結合されてもよい。同様に、ドレイン接続パッド２７４は、１つ又は複数の導電性ドレイン・ピラー２７５によってドレイン端子２２４に電気的に結合されてもよく、ソース接続パッド２７６は、１つ又は複数の導電性ソース・ピラー２７７によってソース端子２２６に電気的に結合されてもよい。以下でさらに詳細に説明する追加の導電性ソース・ピラー２７９も設けることができる。
【0084】
一部の実施例では、ＲＦトランジスタ増幅器ダイ２１０と結合素子２７０との組合せは、ファンイン構成を有してよい。ファンイン構成を使用して、ゲート接続パッド２７２をゲート端子２２２に対して内側に（すなわち、平面図で見たときに結合素子の中央により近く）配置することができ、及び／又はドレイン接続パッド２７４をドレイン端子２２４の内側に配置することができる。しかしながら、本発明は、このようなファンイン構成を有するデバイスに限定されない。例えば、図５Ａ～図５Ｆを参照して後述するように、他の実施例では、接続は、ファンインでもファンアウトでもなくてもよく、ファンアウト接続も可能であることが理解されるであろう。
【0085】
一部の実施例では、結合素子２７０は、ウエハ・レベル処理操作の一部として形成されてもよい。例えば、結合素子２７０は、ゲート端子２２２上に導電性ゲート・ピラー２７３を形成し、ドレイン端子２２４上に導電性ドレイン・ピラー２７５を形成し、ソース端子２２６上に導電性ソース・ピラー２７７を形成することによって形成することができる。一部の実施例では、導電性ピラー２７３、２７５、２７７は、銅ピラーを含むことができる。例えば、導電性ピラーは、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６上に銅シード層を電気めっきし、その上に１つ又は複数のマスクを使用して導電性ピラー２７３、２７５、２７７を形成することによって形成されてもよい。次いで、ゲート接続パッド２７２、ドレイン接続パッド２７４、及びソース接続パッド２７６を、それぞれのゲート・ピラー２７３、ドレイン・ピラー２７５、及びソース・ピラー２７７上に形成することができる。導電性ピラー２７３、２７５、２７７及び接続パッド２７２、２７４、２７６は、誘電体材料を含むことができる封止構造２７８内に少なくとも部分的に配置されてもよい。例えば、酸化ケイ素、窒化ケイ素、ポリマ、成形化合物、及び／又はこれらの組合せを含む、多種多様な誘電体材料を使用することができる。誘電体材料は、ゲート接続パッド２７２、ドレイン接続パッド２７４、及び／又はソース接続パッド２７６を露出させるように処理（例えば、平坦化）されてもよい。結合素子２７０がウエハ・レベル・プロセスを使用して形成される場合、複数の結合素子２７０が形成されてもよく（ウエハに含まれる各ＲＦトランジスタ増幅器ダイ２１０の上に１つ）、次いで、ＲＦトランジスタ増幅器ダイ２１０は、その上に形成された個々の結合素子２７０とともに個片化されてもよい。
【0086】
一部の実施例では、結合素子２７０は、チップファースト・プロセス又はチップラスト・プロセスで形成されてもよい。チップファースト・プロセスでは、結合素子２７０は、ＲＦトランジスタ増幅器ダイ２１０上に（又はＲＦトランジスタ増幅器ダイ２１０を含むウエハ上に）直接形成されてもよい。例えば、（例えば、ゲート端子２２２、ドレイン端子２２４、及び１つ若しくは複数のソース端子２２６のうちの１つ又は複数の上に）シード層を堆積させてもよい。次いで、シードをパターニングし、電気めっきして、導電性材料の層を形成することができる。このプロセスを複数回繰り返して、導電性ピラー２７３、２７５、２７７及び接続パッド２７２、２７４、２７６を形成することができる。次いで、導電性ピラー２７３、２７５、２７７及び接続パッド２７２、２７４、２７６を封止構造２７８に封入して、結合素子２７０を形成することができる。
【0087】
チップラスト・プロセスでは、結合素子２７０は、一時的なキャリア層（図示せず）上に形成されてもよい。導電性ピラー２７３、２７５、２７７及び接続パッド２７２、２７４、２７６は、一時的なキャリア層上にチップファースト・プロセスと同様のやり方で形成されてもよい。完了すると、結合素子２７０は、一時的なキャリア層から分離され、次いで、（ウエハ・レベル・プロセス又はチップレベル・プロセスのいずれかとして）ＲＦトランジスタ増幅器ダイ２１０に結合されてもよい。例えば、結合素子２７０は、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６のうちの１つ又は複数に（例えば、はんだを介して）結合されてもよい。
【0088】
例えば、プリント回路板（例えば、多層プリント回路板）、再配線層（ＲＤＬ）積層構造、導電性ビア及び／又はパッドを含むセラミック基板、或いはＲＦトランジスタ増幅器ダイ２１０への適切な電気的接続を行うことができる任意の結合体などの他の結合素子２７０が代わりに使用されてもよい。一部の構成では、本明細書でさらに説明するように、結合素子２７０は、省略されてもよい。
【0089】
【0090】
ＲＦトランジスタ増幅器ダイ２１０の半導体層構造２３０が高い熱伝導率を有する実施例では、ＲＦトランジスタ増幅器ダイ２１０の裏側は、金属スラグ、リード・フレーム、又はフランジなどの熱伝導性キャリア基板又はサブマウントに取り付けられ、ＲＦトランジスタ増幅器ダイによって増幅器パッケージから生成される熱の改善された熱放散を提供することができる。半導体層構造２３０の裏側２１４にサーマル層２４０が形成されてもよい。サーマル層２４０は、ＲＦトランジスタ増幅器ダイ２１０とキャリア基板又はサブマウントとの間の熱伝達を容易にするように構成されてもよい。一部の実施例では、サーマル層２４０は、省略されてもよい。一部の実施例では、サーマル層２４０は、共晶層などのダイ・アタッチ層であってもよい。サーマル層２４０は、共晶接合又は他の金属接合を形成する金属層とすることができる。一部の実施例では、サーマル層２４０は、熱接着剤とすることができる。
【0091】
図３Ｃは、図３Ｂの線３Ｃ－３Ｃに沿って取られたＲＦトランジスタ増幅器ダイ２１０の概略平面図であり、半導体層構造２３０に接触する頂部側メタライゼーション構造２２０の部分を示す。ＲＦトランジスタ増幅器ダイ２１０は、互いに並列に電気的に接続された複数の単位セル・トランジスタ２１６を含むＩＩＩ族窒化物ベースの高電子移動度トランジスタ（ＨＥＭＴ）ＲＦトランジスタ増幅器を構成することができる。
【0092】
図３Ｃに示すように、ＲＦトランジスタ増幅器ダイ２１０は、ゲート・マニホールド２４２及びドレイン・マニホールド２４４と、複数のゲート・フィンガ２５２と、複数のドレイン・フィンガ２５４と、複数のソース・フィンガ２４６と、を含み、これらはすべて、半導体層構造２３０の上面に形成されてもよい。ゲート・マニホールド２４２及びゲート・フィンガ２５２は、ＲＦトランジスタ増幅器ダイ２１０のゲート電極の一部である。ゲート・マニホールド２４２及びゲート・フィンガ２５２は、第１のモノリシック金属パターンとして実装されてもよいが、本発明はこれに限定さない。ドレイン・マニホールド２４４及びドレイン・フィンガ２５４は、ＲＦトランジスタ増幅器ダイ２１０のドレイン電極の一部であり、第２のモノリシック金属パターンとして実装されてもよいが、本発明はこれに限定されない。単位セル・トランジスタ２１６を含む、ゲート・マニホールド２４２とドレイン・マニホールド２４２との間の領域は、ＲＦトランジスタ増幅器ダイ２１０の活性領域２１８と呼ばれる。
【0093】
ゲート・フィンガ２５２は、Ｎｉ、Ｐｔ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ及び／又はＷＳｉＮなどのＩＩＩ族窒化物ベースの半導体材料にショットキー・コンタクトを行うことができる材料から形成されてもよい。ドレイン・フィンガ２５４及びソース・フィンガ２４６は、ＩＩＩ族窒化物ベースの材料にオーミック・コンタクトを形成することができるＴｉＡｌＮなどの金属を含むことができる。ゲート・マニホールド２４２／ゲート・フィンガ２５２、ドレイン・マニホールド２４４／ドレイン・フィンガ２５４、及びソース・フィンガ２４６を互いに絶縁するのに役立つ誘電体層（又は一連の誘電体層）は、ＲＦトランジスタ増幅器ダイ２１０の要素をよりよく示すために図３Ｃには示されていない。
【0094】
単位セル・トランジスタ２１６の１つが図３Ｃに示されている。単位セル・トランジスタ２１６は、半導体層構造２３０の下にある部分とともに、ゲート・フィンガ２５２、ドレイン・フィンガ２５４、及びソース・フィンガ２４６を含む。ゲート・フィンガ２５２のすべてが共通のゲート・マニホールド２４２に電気的に接続され、ドレイン・フィンガ２５４のすべてが共通のドレイン・マニホールド２４４に電気的に接続され、ソース・フィンガ２４６のすべてがソース端子２２６（後述）を介して互いに電気的に接続されているため、単位セル・トランジスタ２１６はすべて互いに並列に電気的に接続されていることが分かる。
【0095】
単位セル・トランジスタ２１６は、高電子移動度トランジスタ（ＨＥＭＴ）デバイスであってもよい。本発明の実施例を利用することができるＩＩＩ族窒化物ベースのＨＥＭＴデバイスに適した構造は、例えば、２００２年６月６日に公開された「Ａｌｕｍｉｎｕｍ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ／Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒｓ Ｈａｖｉｎｇ Ａ Ｇａｔｅ Ｃｏｎｔａｃｔ Ｏｎ Ａ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ ｂａｓｅｄ Ｃａｐ Ｓｅｇｍｅｎｔ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓａｍｅ」という名称の同一出願人による特許文献１、２００２年１１月１４日に公開された「Ｇｒｏｕｐ－ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ（ＨＥＭＴ）Ｗｉｔｈ Ｂａｒｒｉｅｒ／Ｓｐａｃｅｒ Ｌａｙｅｒ」という特許文献２、２００４年４月１日に公開された「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｏｎ Ｔｈｅｒｅｏｆ Ｕｓｉｎｇ Ｎｏｎ－Ｅｔｃｈｅｄ Ｃｏｎｔａｃｔ Ｒｅｃｅｓｓｅｓ」という名称の特許文献３、２０１１年３月１５日に発行された「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ Ａ Ｐｒｏｔｅｃｔｉｖｅ Ｌａｙｅｒ Ａｎｄ Ａ Ｌｏｗ－Ｄａｍａｇｅ Ｒｅｃｅｓｓ」という名称の特許文献４、及び２００１年１１月１３日に発行された「Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｏｎ Ｓｅｍｉ－Ｉｎｓｕｌａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｓｕｂｓｔｒａｔｅｓ」という名称の特許文献５に記載されており、これらの開示は、その全体が参照により本明細書に組み込まれる。
【0096】
図３Ｄ～図３Ｇを参照すると、半導体層構造２３０は、成長基板２３２と、その上に形成された複数の半導体層と、を含む。図示する実施例では、成長基板２３２上に合計２つの半導体層、すなわちチャネル層２３４と、チャネル層２３４の頂部側にあるバリア層２３６とが示されている。半導体層構造２３０は、チャネル層２３４のすぐ下の成長基板２３２上に設けることができる任意選択のバッファ層、核生成層、及び／又は遷移層（図示せず）などの、追加の半導体層及び／又は非半導体層を含むことができる。例えば、半導体層構造２３０のＳｉＣ成長基板２３２と残りの部分との間に適切な結晶構造遷移を提供するために、ＡｌＮバッファ層が含まれてもよい。さらに、例えば、２００３年６月５日に公開され、「Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ」と題された本発明の譲受人に譲渡された特許文献６に記載されているように、歪み平衡遷移層を設けることもでき、その開示は、本明細書に完全に記載されているかのように参照により本明細書に組み込まれる。成長基板２３２は、例えば、４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣ基板を含むことができる。他の実施例では、成長基板は、異なる半導体材料（例えば、ＩＩＩ族窒化物ベースの材料、Ｓｉ、ＧａＡｓ、ＺｎＯ、ＩｎＰ）又は非半導体材料（例えば、サファイア）であってもよく、或いはそれらを含んでもよい。
【0097】
ＳｉＣは、ＩＩＩ族窒化物デバイス用の非常に一般的な基板材料であるサファイア（Ａｌ２Ｏ３）又はシリコンよりも、結晶格子整合がＩＩＩ族窒化物にはるかに近い。ＳｉＣの格子整合がより近いことにより、サファイア又はシリコン上で一般的に利用可能なものよりも高品質のＩＩＩ族窒化物膜を得ることができる。ＳｉＣは、非常に高い熱伝導率も有するため、炭化ケイ素上のＩＩＩ族窒化物デバイスの総出力電力は、典型的には、サファイア上に形成された同じデバイスの場合ほどには、基板の熱放散によって制限されない。また、半絶縁性ＳｉＣ基板の利用可能性は、デバイスの絶縁及び寄生容量の低減をもたらすことができる。
【0098】
一部の実施例では、チャネル層２３４は、チャネル層２３４の伝導帯端のエネルギーが、チャネル層２３４とバリア層２３６との界面におけるバリア層２３６の伝導帯端のエネルギーよりも小さいという条件で、ＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）などのＩＩＩ族窒化物材料である。本発明の特定の実施例では、ｘ＝０であり、これは、チャネル層２３４が窒化ガリウム（「ＧａＮ」）であることを示す。チャネル層２３４はまた、例えばＩｎＧａＮ、ＡｌＩｎＧａＮなどの他のＩＩＩ族窒化物であってもよい。チャネル層２３４は、ドープされていなくてもよく、又は意図せずにドープされていてもよく、例えば、約２ｎｍよりも大きい厚さに成長させることができる。チャネル層２３４はまた、多層構造、例えば超格子、又はＧａＮ、ＡｌＧａＮなどの組合せであってもよい。
【0099】
チャネル層２３４は、バリア層２３６の少なくとも一部のバンドギャップよりも小さいバンドギャップを有することができ、チャネル層２３４は、バリア層２３６よりも大きい電子親和力を有することもできる。特定の実施例では、バリア層２３６は、約０．１ｎｍ～約３０ｎｍ以上の厚さを有するＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ若しくはＡｌＩｎＧａＮ又はこれらの層の組合せである。特定の実施例では、バリア層２３６は、チャネル層２３４とバリア層２３６との界面において有意なキャリア濃度を誘起するのに十分な厚さであり、十分に高いＡｌ組成及びドーピングを有する。
【0100】
バリア層２３６は、ＩＩＩ族窒化物であってもよく、チャネル層２３４よりも大きなバンドギャップを有し、チャネル層２３４よりも小さな電子親和力を有することができる。特定の実施例では、バリア層２３６は、ドープされていないか、又は約１０１９ｃｍ－３未満の濃度にｎ型ドーパントでドープされている。本発明の一部の実施例では、バリア層２３６は、ＡｌｘＧａ１－ｘＮであり、ここで０＜ｘ＜１である。特定の実施例では、アルミニウム濃度は、約２５％である。しかしながら、本発明の他の実施例では、バリア層２３６は、約５％～約１００％のアルミニウム濃度を有するＡｌＧａＮを含む。本発明の特定の実施例では、アルミニウム濃度は、約１０％よりも大きい。バリア層２３６は、一部の実施例では、傾斜層及び／又は複数の層として実装されてもよい。
【0101】
バリア層２３６とチャネル層２３４とのバンドギャップの差と、バリア層２３６とチャネル層２３４との界面における圧電効果とに起因して、チャネル層２３４とバリア層２３６との接合部においてチャネル層２３４に２次元電子ガス（２ＤＥＧ：ｔｗｏ ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ）が誘起される。２次元電子ガス（２ＤＥＧ）は、各単位セル・トランジスタ２１６のソース領域とその関連付けられたドレイン領域との間の導通を可能にする高導電性層として機能し、ソース領域は、ソース・フィンガ２４６の直下にある半導体層構造２３０の部分であり、ドレイン領域は、対応するドレイン・フィンガ２５４の直下にある半導体層構造２３０の部分である。
【0102】
ゲート・フィンガ２５２、ドレイン・フィンガ２５４、及びソース・フィンガ２４６の上には層間絶縁膜（図示せず）が形成されている。層間絶縁膜は、ＳｉＮ、ＳｉＯ２などの誘電体材料を含むことができる。
【0103】
例えば、図３Ｄに示すように、ゲート端子２２２は、導電性ビア２４３によってゲート・マニホールド２４２に物理的且つ電気的に接続されてもよく、ドレイン端子２２４は、導電性ビア２４５によってドレイン・マニホールド２４４に物理的且つ電気的に接続されてもよく、ソース端子２２６は、導電性ビア２４７によってソース・フィンガ２４６に物理的且つ電気的に接続されてもよい。様々な端子２２２、２２４、２２６は、ゲート・マニホールド２４２／ドレイン・マニホールド２４４及び／又はソース・フィンガ２４６に直接接続されるものとして示されているが、一部の実施例では、中間要素が存在してもよいことが理解されるであろう。例えば、一部の実施例では、コンデンサ、インダクタ、抵抗器などが、端子とそれぞれのマニホールド及び／又はフィンガとの間に結合されてもよい。一例として、ドレイン・マニホールド２４４に結合されたＲＦトランジスタ増幅器ダイ２１０の表面にコンデンサが形成されてもよく、ドレイン端子２２４がコンデンサに結合されてもよい。
【0104】
端子２２２、２２４、２２６のすべてがＲＦトランジスタ増幅器ダイ２１０の頂部側に配置されているため、半導体層構造２３０を貫いてＲＦトランジスタ増幅器ダイ２１０の裏側に延在する導電性ビアは必要ない。ＲＦトランジスタ増幅器ダイ２１０の裏側に、ソースを、接地された導電性サブマウントに接続するビアがなければ、サブマウントを完全に省略するか、又は非導電性サブマウントを使用することが可能になる。さらに、ＲＦトランジスタ増幅器ダイ２１０の裏側は、改善された熱放散を提供するために、ヒート・シンクなどの熱伝導性サブマウント又は層２４０に結合されてもよい。一部の実施例では、サーマル層２４０は、この熱結合を容易にすることができる。基板材料としてＳｉＣを（基板２３２に）使用した場合、ＳｉＣの改善された熱伝導率のためにパッケージの熱特性をさらに改善することができる。
【0105】
さらに、端子２２２、２２４、２２６のすべてをＲＦトランジスタ増幅器ダイ２１０の頂部側に配置することにより、トランジスタ接続のすべてをそれぞれの接続パッドに持っていくことができる結合素子２７０の使用が可能になる。これにより、ＲＦトランジスタ増幅器ダイ２１０を、はんだなどのボンディング・ワイヤを回避する接続方法の使用を通して、回路の他の要素（例えば、他の配線要素、接地要素、高調波及び／又は入力／出力インピーダンス整合要素）にさらに結合させることが可能になる場合がある。以下で詳細に説明するように、端子のすべてをＲＦトランジスタ増幅器ダイ２１０の頂部側に配置することにより、結合素子２７０内でシールドされた伝送線路構造を使用することも可能になり、これにより、信号分離の向上、挿入損失の低減、及び／又はインピーダンス整合の改善を含む様々な利点を提供することができる。
【0106】
図３Ｅは、ゲート・ピラー２７３を通って取られた断面である。図示するように、各ゲート・ピラー２７３は、ゲート端子２２２とゲート接続パッド２７２との間に延在する。複数のソース・ピラー２８１も図３Ｅに示されている。各ソース・ピラー２８１は、ソース端子２２６から上向きに延在する。しかしながら、ソース・ピラー２８１は、ゲート接続パッド２７２がソース・ピラー２８１の上方に延在し、且つソース・ピラー２８１から電気的に絶縁され得るように、上述のソース・ピラー２７７よりも短い。図示された実施例では、ゲート・ピラー２７３は、ゲート・フィンガ２５２及びドレイン・フィンガ２５４の上方に配置されているが、本発明の実施例はこれに限定されない。図３Ｃには、断面線３Ｅ’－３Ｅ’も示されている。この線に沿って取られた断面は、ゲート端子２２２がドレイン端子２２４となり、ゲート・ピラー２７３がドレイン・ピラー２７５となり、ゲート接続パッド２７２がドレイン接続パッド２７４となることを除いて、図３Ｅと同一に見えるであろう。
【0107】
図３Ｆは、ゲート・マニホールド２４２の上方に形成されたメタライゼーションの一例を示す。図示するように、個々のゲート端子２２２は、ゲート・マニホールド２４２の上方に設けられ、ゲート・ビア２４３によってゲート・マニホールド２４２に電気的に接続されている。複数の別個のゲート端子２２２が示されているが、単一のより大きなゲート端子２２２が代替として使用されてもよいことが理解されるであろう。図３Ｂ及び図３Ｈに示すように、ゲート端子２２２は、ゲート・ピラー２７３がゲート・ビア２４３から横方向に（ｘ方向に）オフセットされ得るようにｘ方向に延在している。これにより、ソース・ピラー２７９をゲート・マニホールド２４２（及びゲート端子２２２）の上方に形成することが可能になる。ゲート端子２２２の上方に形成されたソース・ピラー２７９は、ソース端子２２６の上方に形成されたソース・ピラー２７７よりも長さが短くてもよく、その結果、ギャップ２８３が各ソース・ピラー２７９とそれぞれのゲート端子２２２との間に設けられ、それらの間の電気的短絡を防止する。ソース・ピラー２７９は、図３Ｆに示すように、ソース接続パッド２７６に接続する。
【0108】
図３Ｇは、ドレイン・マニホールド２４４の上方に形成されたメタライゼーションの例を示す。図示するように、個々のドレイン端子２２４は、ドレイン・マニホールド２４４の上方に設けられ、ドレイン・ビア２４５によってドレイン・マニホールド２４４に電気的に接続されている。複数の別個のドレイン端子２２４が示されているが、単一のより大きなドレイン端子２２４が代替として使用されてもよいことが理解されるであろう。図３Ｂ及び図３Ｈに示すように、ドレイン端子２２４は、ドレイン・ピラー２７５がドレイン・ビア２４５から横方向にオフセットされ得るように、ｘ方向に延在している。これにより、ソース・ピラー２７９をドレイン・マニホールド２４４（及びドレイン端子２２４）の上方に形成することができる。ドレイン端子２２４の上方に形成されたソース・ピラー２７９は、ソース端子２２６の上方に形成されたソース・ピラー２７７よりも長さが短くてもよく、その結果、ギャップ２８３が各ソース・ピラー２７９とそれぞれのドレイン端子２２４との間に設けられ、それらの間の電気的短絡を防止する。ソース・ピラー２７９は、図３Ｇに示すように、ソース接続パッド２７６に接続する。
【0109】
上述したように、図３Ｈは、結合素子２７０に含まれるピラー２７３、２７５、２７７、２７９、２８１の配置を示す図３Ｂの線３Ｈ－３Ｈに沿って取られた断面図である。図３Ｈの左側に見られるように、３つの導電性ゲート・ピラー２７３が、ゲート端子２２２から上向きに延在して、ゲート接続パッド２７２に接続している（図３Ａ～図３Ｂ及び図３Ｅを参照）。ＲＦトランジスタ増幅器ダイ２１０に入力されるＲＦ信号は、外部構造からゲート接続パッド２７２に渡され、次いで、ゲート・ピラー２７３を介してゲート端子２２２に渡され、これにより、ゲート・ビア２４３及びゲート・マニホールド２４２を介してゲート・フィンガ２５２にゲート信号が供給される。したがって、ゲート・ピラー２７３は、ＲＦ信号をＲＦトランジスタ増幅器ダイ２１０に入力するために使用される伝送線路の一部である。図３Ｈから分かるように、ソース・ビア２７７、ソース・ビア２７９、及び２つのソース・ビア２８１が、各ゲート・ピラー２７３を取り囲んでいる。４つのソース・ビア２７７、２７９、２８１の各セットは、ソース・ビア２７７、２７９、２８１が約９０度互いに離間した状態で、ゲート・ピラー２７３のそれぞれを取り囲む円を画定する。ＲＦトランジスタ増幅器ダイ２１０のソースは、動作中に接地電圧に維持されているため、各ゲート・ピラー２７３及びそれを取り囲むソース・ビア２７７、２７９、２８１は、シールドされた伝送線路セグメント２８５を形成する。シールドされた伝送線路構造は、半導体層構造２３０の上面に対して垂直に延在することができる。ソース・ビア２７７、２７９、２８１は、伝送線路セグメント２８５に沿って通過するＲＦエネルギーの放射を低減し、ゲート・ピラー２７３を他のソースからのＲＦエネルギーからシールドもするように作用する。ドレイン・ピラー２７５は、同一の設計を有し、各ドレイン・ピラー２７５が４つのソース・ビア２７７、２７９、２８１によって取り囲まれて、ＲＦトランジスタ増幅器ダイ２１０によって出力されたＲＦ信号を外部回路素子に搬送するために使用されるシールドされた伝送線路セグメント２８５の別のセットを形成する。シールドされた伝送線路セグメント２８５のうちの２つが、図３Ｈにおいて破線の円によって示されている。伝送線路セグメント２８５をシールドされた伝送線路セグメントとして形成することによって、伝送線路セグメントは、外部ＲＦ干渉及び／又はノイズからより良く絶縁され得て、挿入損失の低減を示すことができ、並びに／或いはインピーダンス整合の改善を示すことができる（それによって、反射損失を低減する）。
【0110】
図３Ａ～図３Ｈの実施例では、４つのソース・ピラー２７７、２７９、２８１が各ゲート・ピラー２７３及び各ドレイン・ピラー２７５を取り囲んでいる。ソース・ピラー２７７、２７９、２８１は、（ソース・ピラー２７７、２７９、２８１に電気的に接続された）ソース端子２２６が典型的にはデバイス動作中に電気接地に結合されているため、本明細書では接地ピラーと呼ばれることもある。図３Ｂ及び図３Ｈに最もよく示されるように、各ゲート・ピラー２７３及び各ドレイン・ピラー２７５の外側にソース・ピラー２７９を設けるために、ソース端子２２２及びドレイン端子２２４はそれぞれ、ファンイン構成を有するように設計されて、各ゲート・ピラー２７３及びドレイン・ピラー２７５の外側にソース・ピラー２７７のためのスペースを作る。
【0111】
図３Ｈからも分かるように、各ゲート・ピラー２７３及び各ドレイン・ピラー２７５は、ＲＦトランジスタ増幅器ダイ２１０の活性領域２１８に垂直に重なっている。本明細書では、ＲＦトランジスタ増幅器の１つの要素は、そのもう一方の要素と、半導体層構造２３０の主表面に対して垂直な軸が両方の要素を通過する場合に、「垂直に重なる」。図３Ｈからも分かるように、結合素子２７０の左側のソース・ピラー２７９は、ゲート・マニホールド２４２に垂直に重なり、結合素子２７０の右側のソース・ピラー２７９は、ドレイン・マニホールド２４４に垂直に重なっている。ソース・ピラー２７９のすべては、活性領域２１８の外側にあるＲＦトランジスタ増幅器ダイ２１０のそれぞれの部分に垂直に重なることができる。図３Ｈから、ゲート・ピラー２７３のうちの１つ及びソース・ピラー２７９のうちの１つが各ゲート端子２２２に垂直に重なり、ドレイン・ピラー２７５のうちの１つ及びソース・ピラー２７９のうちの１つが各ドレイン端子２２４に垂直に重なっていることも分かる。
【0112】
図３Ｈにも示されているように、ソース端子２２６は、一部の実施例では、大きなモノリシック構造として実装されてもよい。このソース端子２２６は、ソース端子２２６によって覆われているため図３Ｈの図では見えないが、ソース端子２２６の下の位置が破線の円を使用して示されているソース・ビア２４７によってソース・フィンガ２４６に接続されてもよい。他の実施例では、複数のより小さいソース端子２２６が設けられてもよく（例えば、ソース端子２２６が各ソース・フィンガ２４６の上方に設けられてもよく）、ソース接続パッド２７６がソース端子２２６とソース・フィンガ２４６とを互いに電気的に接続してもよいことも理解されるであろう。図３Ｈでは、ソース端子２２６をソース接続パッド２７６に接続するソース・ピラー２７７、２８１が見えるが、ソース接続パッド２７６自体は、断面がピラーを通って取られているため、見えないことに留意されたい。図３Ａ～図３Ｉの実施例のソース接続パッドの形状は、図３Ａの平面図に示されている。
【0113】
図３Ｉは、ＲＦトランジスタ増幅器２００が、結合素子２７０に取り付けられた相互接続構造３００をさらに含むＲＦトランジスタ増幅器２００の概略断面図である。結合素子２７０は、ＲＦトランジスタ増幅器ダイ２１０を相互接続構造３００に接続するために使用することができる。ＲＦトランジスタ増幅器ダイ２１０及び結合素子２７０は、図３Ａ～図３Ｈを参照して上記で詳細に説明されているため、以下の説明は、相互接続構造３００に焦点を当てる。
【0114】
相互接続構造３００は、ＲＦトランジスタ増幅器ダイ２１０を他の回路素子に接続するために使用することができる。例えば、相互接続構造３００は、ＲＦトランジスタ増幅器ダイ２１０の入力に結合されるＲＦ信号を受け取るＲＦ入力３０１と、ＲＦトランジスタ増幅器ダイ２１０から出力されたＲＦ信号を受け取るＲＦ出力３０８と、それぞれが接地基準電圧を受け取る１つ又は複数の接地入力３０９と、を含むことができる。相互接続構造３００は、結合素子２７０のゲート接続パッド２７２に結合するように構成されてもよい第１の相互接続パッド３７２と、ドレイン接続パッド２７４に結合するように構成されてもよい第２の相互接続パッド３７４と、ソース接続パッド２７６に結合するように構成されてもよい第３の相互接続パッド３７６と、をさらに含むことができる。
【0115】
一部の実施例では、ボンディング要素３６０（例えば、はんだボール及び／又はバンプ、導電性ダイ・アタッチ材料など）を使用して、第１、第２、及び第３の相互接続パッド３７２、３７４、３７６をそれぞれ、ゲート接続パッド２７２、ドレイン接続パッド２７４、及びソース接続パッド２７６にそれぞれ結合することができる。単一のパッドとして示されているが、一部の実施例では、第１、第２、及び／又は第３の相互接続パッド３７２、３７４、３７６のうちの１つ又は複数は、複数のパッドを含んでもよい。
【0116】
第１、第２、及び第３の相互接続パッド３７２、３７４、３７６のそれぞれは、相互接続構造３００内の１つ又は複数の導電性パターン３２９に結合されてもよい。導電性パターン３２９は、相互接続構造３００内に様々な配線及び／又は回路を提供することができる。例えば、導電性パターン３２９は、第１の相互接続パッド３７２を１つ又は複数の第１の表面接続パッド３１２－１、３１２－２、及びＲＦ入力３０１に接続することができる。導電性パターン３２９は、第２の相互接続パッド３７４を１つ又は複数の第２の表面接続パッド３２２－１、３２２－２、及びＲＦ出力３０８に接続することもできる。導電性パターン３２９は、第３の相互接続パッド３７６を１つ又は複数の第３の表面接続パッド３３２、及び１つ又は複数の接地パッド３０９に接続することもできる。したがって、相互接続構造３００は、それぞれが結合素子２７０のゲート接続パッド２７２に結合されている複数の第１の表面接続パッド３１２と、それぞれが結合素子２７０のドレイン接続パッド２７４に結合されている複数の第２の表面接続パッド３２２と、それぞれが結合素子２７０のソース接続パッド２７６に結合されている複数の第３の表面接続パッド３３２と、を有する表面（例えば、頂面）を有することができる。
【0117】
導電性パターン３２９は、絶縁材料３１５に封入されてもよい。一部の実施例では、絶縁材料３１５は、例えば、酸化ケイ素、窒化ケイ素、ポリマ、成形化合物、誘電体基板、又はこれらの組合せを含むことができる。一部の実施例では、相互接続構造３００は、プリント回路板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）として形成されてもよい。プリント回路板（ＰＣＢ）の実施例では、絶縁材料３１５は、プリント回路板（ＰＣＢ）の基板であってもよく、導電性パターン３２９は、基板内に形成されたトレース、及びめっきされた又は金属充填されたビアであってもよい。
【0118】
回路素子３５０を相互接続構造３００上及び／又は相互接続構造３００内に形成することもできる。例えば、回路素子３５０は、第１、第２、及び第３の表面接続パッド３１２、３２２、３３２のうちの２つ以上の間に（例えば、はんだ又は他のボンディングを介して）結合されてもよい。回路素子３５０は、ＲＦトランジスタ増幅器２００に様々な電子機能を提供することができる。例えば、回路素子３５０は、インピーダンス整合及び／又は高調波終端に使用することができる（例えば、抵抗素子、誘導素子、及び容量素子を含む）インピーダンスを含むことができる。導電性パターン３２９は、回路素子３５０を様々な異なる構成で入力経路又は出力経路に沿って結合させることができる。
【0119】
相互接続構造３００の表面にあるものとして示されているが、相互接続構造３００の内部に追加の回路素子３５０が設けられてもよいことが理解されるであろう。例えば、相互接続構造３００内に、プレート・コンデンサ、櫛歯状コンデンサ、及び／又は導電性ビア間に形成されたコンデンサが実装されてもよい。同様に、スパイラル・インダクタ又は他の誘導素子も、相互接続構造３００内に実装されてもよい。例えば、より高抵抗の導電性材料を使用してトレース・セグメント又は導電性ビアを形成することによって、相互接続構造３００上又は相互接続構造３００内に抵抗素子を形成することができる。一部の実施例では、回路素子３５０及び／又は導電性パターン３２９は、高調波終端回路、整合回路、分割回路、結合回路、及び／又はバイアス回路の少なくとも一部を提供するように構成されてもよい。本発明の範囲から逸脱することなく、導電性パターン３２９の他の構成及び／又は他のタイプの回路素子３５０を使用することができる。
【0120】
１つ又は複数の接地面及び／又はトレース３４２が相互接続構造３００内に形成されてもよい。これらの接地面を使用して、相互接続構造３００内にストリップ線路伝送線路構造３４４を形成することができる。１つのそのようなストリップ線路伝送線路構造が、図３Ｉにおいて破線の楕円内に示されている。相互接続構造３００内に垂直シールドＲＦ伝送線路構造３４４を形成するために、信号搬送ビア３１０及び／又は３２０は、その両側に接地ビア３１８を有することもできる。図３Ｉに示す導電性パターン３２９及び回路素子３５０の構成は、単なる例であり、本発明の実施例を限定することを意図するものではないことも理解されるであろう。
【0121】
図１０Ａ～図１０Ｇを参照して後述するように、一部の実施例では、相互接続構造３００及び回路素子３５０は、任意選択で、封止材料（図示せず）内に封入されてもよい。封止材料は、例えば、酸化ケイ素、窒化ケイ素、ポリマ、成形化合物、又はこれらの組合せを含むことができる。
【0122】
図３Ｉに示すように、ＲＦトランジスタ増幅器ダイ２１０の頂部側コンタクトと関連して相互接続構造３００を設けることにより、大規模なワイヤ・ボンディングを使用することなく、インピーダンス整合及び／又は高調波終端などの追加の機能をＲＦトランジスタ増幅器２００に都合よく追加することが可能になる。したがって、異なる相互接続構造３００を使用するだけで、異なる機能及び／又は能力をＲＦトランジスタ増幅器２００に結合させることができる。ワイヤ・ボンドの必要性を低減又は排除することにより、（ワイヤ・ボンド・パッドのサイズがダイ・サイズを左右する）一部の用途ではダイ・サイズの低減も可能になり、したがって、本発明の実施例によるＲＦトランジスタ増幅器ダイは、集積密度の向上も示すことができる。したがって、本発明の実施例によるＲＦ増幅器ダイは、特にミリ波周波数などの高周波で動作する製品に対して、製品アセンブリ一貫性の改善、歩留まりの向上、製品集積度の向上、コストの低減、及びＲＦ性能の改善を示すことができる。
【0123】
図３Ｊは、図３ＩのＲＦトランジスタ増幅器２００と同様のＲＦトランジスタ増幅器２００Ａの概略断面図である。ＲＦトランジスタ増幅器２００と２００Ａとの違いは、ＲＦトランジスタ増幅器２００Ａが相互接続構造３００Ａを含み、回路素子３５０が、ＲＦトランジスタ増幅器ダイ２１０が取り付けられている相互接続構造３５０の側と同じ側に取り付けられていることである。他の実施例では、回路素子３５０は、相互接続構造３００、３００Ａの両方の主表面に設けられてもよいことが理解されるであろう。ＲＦ入力３０１、ＲＦトランジスタ増幅器ダイ２１０から出力されたＲＦ信号を受け取るＲＦ出力３０８、及びそれぞれが接地基準電圧を受け取る１つ又は複数の接地入力３０９は、相互接続構造のどちらの主表面にも設けることができる（また、入力３０１、３０８、及び３０９は、すべてが同じ主表面にある必要はない）ことも理解されるであろう。これらの異なる配置は、異なるパッケージング・スキームを容易にすることができる。
【0124】
本明細書に開示される技術は、整合回路で必要とされるインダクタンスが高周波用途でははるかに低くなる場合があり、したがって、従来のボンド・ワイヤを使用すると、あまりにも多くのインダクタンスが導入される可能性があるため、そのような用途で特に有益である場合がある。さらに、ボンド・ワイヤ長の公差は、周波数が高いほどより大きな影響を与える可能性があり、高周波用途では（特に、低電力の場合）、ボンド・パッドのサイズは、ダイのサイズを左右する可能性がある。一部の実施例では、本明細書に開示されるＲＦトランジスタ増幅器ダイのいずれも、１ＧＨｚを上回る周波数で動作するように構成されてもよい。他の実施例では、これらのＲＦトランジスタ増幅器ダイは、２．５ＧＨｚを上回る周波数で動作するように構成されてもよい。さらに他の実施例では、これらのＲＦトランジスタ増幅器ダイは、３．１ＧＨｚを上回る周波数で動作するように構成されてもよい。さらに追加の実施例では、これらのＲＦトランジスタ増幅器ダイは、５ＧＨｚを上回る周波数で動作するように構成されてもよい。一部の実施例では、これらのＲＦトランジスタ増幅器ダイは、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ、５．１～５．８ＧＨｚ、１２～１８ＧＨｚ、１８～２７ＧＨｚ、２７～４０ＧＨｚ、若しくは４０～７５ＧＨｚの周波数帯、又はそれらのサブ部分のうちの少なくとも１つで動作するように構成されてもよい。
【0125】
上述した実施例では、ゲート・マニホールド２４２とゲート端子２２２は、別個の要素であり、ドレインゲート・マニホールド２４４とドレイン端子２２４は、別個の要素である（例えば、ビア２４３、２４５によってそれぞれ接続されている）。本発明はこれに限定されない。例えば、ゲート・マニホールド２４２とゲート端子２２２は、単一のモノリシック構造として形成されてもよく、及び／又はドレイン・マニホールド２４４とドレイン端子２２４は、同様に、単一のモノリシック構造として形成されてもよい。
【0126】
図３Ａ～図３Ｉは、高電子移動度トランジスタ（ＨＥＭＴ）を含む半導体層構造２３０を示すが、本発明から逸脱することなく、他のタイプの半導体デバイスが半導体層構造２３０に形成されてもよいことが理解されるであろう。例えば、半導体層構造２３０は、ＭＯＳＦＥＴ、ＤＭＯＳトランジスタ、ＭＥＳＦＥＴ、及び／又は横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）トランジスタを含むことができる。当業者は、結合素子２７０を使用することを含めて、ソース／ドレイン／ゲート・コンタクトのすべてを半導体層構造２３０の片側に配置することで、接続可能性が改善され、熱性能が良好になる可能性があることを認識するであろう。
【0127】
ゲート・コンタクト、ドレイン・コンタクト、及びソース・コンタクトをＲＦトランジスタ増幅器ダイ２１０の同じ側に配置することによって、以前は不可能であった接続オプションが利用可能になる場合がある。これらの接続オプションは、ＳｉＣ材料の改善された熱伝導率をより強力に活用することができる実施例を可能にすることもできる。
【0128】
図３Ｋは、図３Ａ～図３ＩのＲＦトランジスタ増幅器２００の修正版であるＲＦトランジスタ増幅器２００Ａの概略断面図である。図３Ｋに示すように、ＲＦトランジスタ増幅器２００Ａは、ＲＦトランジスタ増幅器２００に非常に類似している。しかしながら、ソース端子２２６は、ゲート端子２２２及びドレイン端子２２４よりも高くなっており、Ｘ方向外側により広く延出している。この修正された配置は、ソース端子２２６がゲート端子２２２及びドレイン端子２２４から電気的に絶縁されたまま、それらの上に延在することができるため、各ソース・ピラー２７９の下面をソース端子２２６に接続することを可能にする。ゲート・ピラー２７３及びドレイン・ピラー２７５は、ソース端子２２６の開口部を通って延在してもよく、ソース端子２２６の開口部は、図５Ｉに示されるソース端子２２６Ｇの開口部と同様であってもよい（以下の議論を参照）。
【0129】
図３Ｌは、図３Ａ～３ＨのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００の別の修正版であるＲＦトランジスタ増幅器２００Ｂの概略断面図である。ＲＦトランジスタ増幅器２００Ｂと２００との主な違いは、ＲＦトランジスタ増幅器２００がゲート接続パッド２７２及びドレイン接続パッド２７４に対してファンイン構成を有するが、ＲＦトランジスタ増幅器２００Ｂは、ゲート接続パッド２７２及びドレイン接続パッド２７４に対してファンアウト構成を有することである。ファンアウト構成により、ＲＦトランジスタ増幅器２００Ｂの結合素子２７０Ｂは、ＲＦトランジスタ増幅器ダイ２１０よりもＸ方向にさらに延出することができる。結合素子２７０ＢをＲＦトランジスタ増幅器ダイ２１０よりも広くすることによって、ゲート接続パッド２７２及びドレイン接続パッド２７４をファンアウトさせ、各ゲート・ピラー２７３及びドレイン・ピラー２７５の外側に接地ピラー２７７を含めることが可能になる。ゲート接続パッド２７２及びドレイン接続パッド２７４はそれぞれ、例示的な実施例では、大きなソース接続パッド内の開口部に形成された（後述する、図５Ｉに示すパッド２７２、２７４、２７６と同様の）複数の離散パッドを備えてもよい。
【0130】
ＲＦトランジスタ増幅器ダイは、様々な異なる構成を有することができることも理解されるであろう。例えば、ＲＦトランジスタ増幅器ダイは、頂部側ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６を有するが、一部の実施例では、裏側ゲート端子２２２’、ドレイン端子２２４’、及びソース端子２２６’のうちの１つ又は複数を有することもできる。このような構成は、図３Ｂの断面に対応する高周波トランジスタ増幅器２００Ｃの概略断面図である図３Ｍに概略的に示されている。図３Ｍに示すように、それぞれのゲート端子２２２’、ドレイン端子２２４’、及びソース端子２２６’に接続する、ゲート・ビア２１１、ドレイン・ビア２１３、並びに／又はソース・ビア２１５は、半導体層構造２３０を貫いて形成されてもよい。例えば、２０２０年４月３日に出願された特許文献７に説明されているように、ＲＦトランジスタ増幅器ダイの裏側にゲート端子及びドレイン端子を含むことは、より柔軟なインピーダンス整合回路の実装を可能にするなど、様々な利点を有することができる。特許文献７の全内容は、参照により本明細書に組み込まれる。裏側ゲート端子２２２’、ドレイン端子２２４’、及びソース端子２２６’、並びに／又は対応するゲート・ビア２１１、ドレイン・ビア２１３、及びソース・ビア２１５は、本明細書に開示されるＲＦトランジスタ増幅器ダイのいずれにも含まれ得ることが理解されるであろう。
【0131】
図４Ａ及び図４Ｂは、図３Ａ～３ＨのＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００の修正版である、ＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００Ｄの概略断面図である。図４Ａ～図４Ｂに示すように、ＲＦトランジスタ増幅器２００Ｄは、ＲＦトランジスタ増幅器２００Ｄでは、ソース端子２２６及びソース・ピラー２７７、２８１が、厚いソース・プラグ２２６Ｄ及びはるかに短いソース・ピラー２７７に置き換えられている点で、図３Ａ～図３ＨのＲＦトランジスタ増幅器２００とは異なる。ソース接続パッド２７６は、図３Ａ～図３ＩのＲＦトランジスタ増幅器２００のソース接続パッド２７６と同一であってもよい。厚い金属ソース・プラグ２２６Ｄにより、ソース・ピラー２８１が必要でなくなり、トランジスタ増幅器ダイ２１０Ｄの活性領域から熱を除去するための効率的な熱放散経路の提供が可能になる。ソース・ピラー２７９は、依然としてＲＦトランジスタ増幅器２００Ｄに含まれており、ソース接続パッド２７６を介してソース・プラグ２２６Ｄに接続されている。ＲＦトランジスタ増幅器２００Ｄは、改善された熱放散性能を示すことができる。図４Ｂに示すように、各ゲート・ピラー２７３及びドレイン・ピラー２７５は、ソース・ピラー２７７、ソース・ピラー２７９、及びソース・プラグ２２６Ｄによって取り囲まれて、シールドされた伝送線路セグメント２８５Ｄを形成する。
【0132】
図５Ａ～図５Ｆは、本発明のさらなる実施例によるＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器２００Ｅを示す。特に、図５Ａは、ＲＦトランジスタ増幅器２００Ｅの概略平面図であり、図５Ｂは、図５Ａの線５Ｂ－５Ｂに沿って取られたＲＦトランジスタ増幅器２００Ｅの概略断面図である。図５Ｃは、ＲＦトランジスタ増幅器２００Ｅのソース・フィンガのうちの１つ（図３Ｃの線３Ｄ－３Ｄに対応する）に沿って取られた概略平面図である。図５Ｄは、ゲート・マニホールドの長手方向軸（図３Ｃの線３Ｆ－３Ｆに対応する）に沿って取られたＲＦトランジスタ増幅器２００Ｅの概略断面図である。図５Ｅは、図５Ｂの線５Ｅ－５Ｅに沿って取られた断面図である。最後に、図５Ｆは、ＲＦトランジスタ増幅器が相互接続構造３００Ｅをさらに含むＲＦトランジスタ増幅器２００Ｅの概略断面図である。図５Ａ～図５ＦのＲＦトランジスタ増幅器２００Ｅは、図３Ａ～図３ＩのＲＦトランジスタ増幅器２００と同様である。したがって、以下の説明は、これら２つのＲＦトランジスタ増幅器の違いに焦点を当てる。
【0133】
図３Ａ～図３ＩのＲＦトランジスタ増幅器２００に関する１つの複雑さは、ソース・ピラー２７９がゲート・ピラー２７３の「外側」に設けられ、ドレイン・ピラー２７５の「外側」に設けられている（言い換えれば、図３Ｃ及び図３Ｈを参照すると、平面図で見たときに、各ゲート・ピラー２７３がソース・ピラー２７９とＲＦトランジスタ増幅器ダイ２１０の活性領域２１８との間にあり、各ドレイン・ピラー２７５がソース・ピラー２７９と活性領域２１８との間にある）ことである。典型的には、ゲート・マニホールド２４２及びドレイン・マニホールド２４４は、活性領域２１８の面積を最大化するために、ＲＦトランジスタ増幅器ダイ２１０のエッジに非常に近い位置にある。したがって、ゲート・ピラー２７３又はドレイン・ピラー２７５の外側にソース・ピラー２７９を配置するスペースがない場合がある。図３Ａ～図３ＩのＲＦトランジスタ増幅器ダイ２１０は、ゲート接続パッド２７２及びドレイン接続パッド２７４に対してファンイン構成を使用してこの問題に対処している。特に、ＲＦトランジスタ増幅器２００では、ゲート・ピラー２７３及びドレイン・ピラー２７５の外側にソース・ピラー２７９を配置するためのスペースを作るために、ゲート・ピラー２７３がゲート・マニホールド２４２から横方向にオフセットされ、ドレイン・ピラー２７５がドレイン・マニホールド２４４から横方向にオフセットされている。しかしながら、この再配置は、結合素子２７０の設計を複雑にする。
【0134】
図５Ａ～図５ＥのＲＦトランジスタ増幅器ダイ２１０Ｅは、ソース・ピラー２７９を単に省略することによって、ソース・ピラー２７９がゲート・ピラー２７３及びドレイン・ピラー２７５の外側に配置されるという複雑さを回避する。これにより、ＲＦトランジスタ増幅器ダイ２１０Ｅに含まれる（又は取り付けられる）結合素子２７０Ｅの設計が簡略化される。ソース・ピラー２７９が省略されているため、結合素子２７０ＥにおけるＲＦ伝送線路構造は、図３Ａ～図３ＩのＲＦトランジスタ増幅器ダイ２１０における対応するＲＦ伝送線路構造ほど完全にはシールドされていないが、依然として３つの側面でシールドされており、このことは、ＲＦトランジスタ増幅器ダイへのより従来型の伝送線路接続と比較して著しい性能改善をもたらすはずである。
【0135】
半導体層構造２３０、及び半導体層構造２３０（例えば、ゲート・マニホールド２４２、ドレイン・マニホールド２４４、ゲート・フィンガ２５２、ドレイン・フィンガ２５４及びソース・フィンガ２４６）に直接接触するメタライゼーションは、ＲＦトランジスタ増幅器ダイ２１０Ｅと図３Ａ～図３ＩのＲＦトランジスタ増幅器ダイ２１０とで同一であってもよい。したがって、図３Ｃは、ＲＦトランジスタ増幅器ダイ２１０及び２１０Ｅの両方の半導体層構造に直接接触するメタライゼーションを概略的に示している。
【0136】
図５Ａ～図５Ｄを参照すると、ゲート・マニホールド２４２をゲート接続パッド２７２Ｅに直接接続するより長いゲート・ピラー２７３ＥがＲＦトランジスタ増幅器ダイ２１０Ｅに設けられ、ドレイン・マニホールド２４４をドレイン接続パッド２７４Ｅに直接接続するより長いドレイン・ピラー２７５Ｅが設けられている。ＲＦトランジスタ増幅器２００に設けられているゲート端子２２２及びドレイン端子２２４は、ＲＦトランジスタ増幅器２００Ｅから省略されてもよく、その結果より単純な設計となる。さらに、ＲＦトランジスタ増幅器２００Ｅでは、ゲート・ピラー２７３Ｅは、ゲート・マニホールド２４２の真上に配置され、ドレイン・ピラー２７５は、ドレイン・マニホールド２４４の真上に配置されている。さらに、ゲート接続パッド２７２Ｅ及びドレイン接続パッド２７４Ｅの位置は変更されてもよく、ソース接続パッド２７６Ｅのサイズ及び形状は、ＲＦトランジスタ増幅器２００に含まれる略Ｅ字形のソース接続パッド２７６と比較して、ソース接続パッド２７６Ｅが単純なストライプを含むように修正されている（図３Ａと図５Ａを比較されたい）。ＲＦトランジスタ増幅器２００Ｅでは、ソース・ピラー２７９は省略されているが、追加のソース・ピラー２７７が設けられている。ＲＦトランジスタ増幅器２００Ｅのゲート相互接続パッド２７２Ｅ及びドレイン相互接続パッド２７４Ｅは、ファンイン構成を有していないことに留意されたい。
【0137】
図５Ｅは、ゲート・ピラー２７３Ｅ、ドレイン・ピラー２７５Ｅ、及びソース・ピラー２７７を通って取られた断面であり、これらのピラーがシールドされた伝送線路構造としてどのように実装されているかを示す。見て分かるように、３つのソース・ピラー２７７が各ゲート・ピラー２７３Ｅを部分的に取り囲んでいる。特に、図５Ｅの図では、各ゲート・ピラー２７３Ｅの上方、各ゲート・ピラー２７３Ｅの下方、及び各ゲート・ピラー２７３Ｅの右側にソース・ピラー２７７が設けられている。同様に、３つのソース・ピラー２７７が各ドレイン・ピラー２７５Ｅを部分的に取り囲み、各ドレイン・ピラー２７５Ｅの上方、各ドレイン・ピラー２７５Ｅの下方、及び各ドレイン・ピラー２７５Ｅの左側にソース・ピラー２７７が設けられている。各ゲート・ピラー２７３Ｅの左側又は各ドレイン・ピラー２７５Ｅの右側には、追加のシールドは設けられていない。ＲＦトランジスタ増幅器２００Ｅではゲート端子２２２及びドレイン端子２２４が省略されているため、ＲＦトランジスタ増幅器２００Ｅでは、ＲＦトランジスタ増幅器２００のソース・ピラー２８１をソース・ピラー２７７で置き換えることができることに留意されたい。
【0138】
図５Ｆは、増幅器が相互接続構造３００Ｅをさらに含む場合のＲＦトランジスタ増幅器２００Ｅの概略断面図である。結合素子２７０Ｅは、ＲＦトランジスタ増幅器ダイ２１０Ｂを相互接続構造３００Ｅに接続するために使用されている。図５Ｆに示すように、ボンディング要素（例えば、はんだボール及び／又はバンプ）３６０が相互接続構造３００Ｅを結合素子２７０Ｅにそれぞれ結合するために使用されてもよい。相互接続構造３００Ｅは、上述した相互接続構造３００とほとんど同じであり、したがってそのさらなる説明は省略する。
【0139】
図５Ｇは、ＲＦトランジスタ増幅器２００Ｆが相互接続構造３００Ｆを含み、回路素子３５０が、ＲＦトランジスタ増幅器ダイ２１０が取り付けられている相互接続構造３５０の側と同じ側に取り付けられていることを除いて、図５ＦのＲＦトランジスタ増幅器２００Ｅと同一であるＲＦトランジスタ増幅器２００Ｆの概略断面図である。他の実施例では、回路素子３５０は、相互接続構造３００Ｅ、３００Ｆの両方の主表面に設けられてもよいことが理解されるであろう。ＲＦ入力３０１、ＲＦ出力３０８、及び／又は接地入力３０９は、相互接続構造３００Ｅ、３００Ｆのどちらの主表面にも設けることができることも理解されるであろう。
【0140】
図５Ｈ及び図５Ｉは、それぞれ、本発明のさらなる実施例によるＲＦトランジスタ増幅器２００Ｇの概略断面図及び概略平面図である。ＲＦトランジスタ増幅器２００Ｇは、ＲＦトランジスタ増幅器２００Ｇが各ゲート・ピラー２７３Ｅ及びドレイン・ピラー２７５Ｅの外側に余分のソース・ピラー２７７を含み、その結果、合計４つのソース・ピラー２７７が各ゲート・ピラー２７２Ｅ及び各ドレイン・ピラー２７４Ｅを取り囲んでいることを除いて、図５Ａ～図５ＥのＲＦトランジスタ増幅器２００Ｅに非常に類似している。上述した図３Ｌの実施例と同様に、これは、結合素子２７０ＧをＲＦトランジスタ増幅器ダイ２１０よりも広くなるように形成することによって達成されてもよい。
【0141】
図３Ａは、図３Ａ～図３Ｉ及び図５Ａ～図５ＦのＲＦトランジスタ増幅器２００及び２００Ｅに含まれるゲート接続パッド、ドレイン接続パッド、及びソース接続パッド２７２、２７４、２７６；２７２Ｅ、２７４Ｅ、２７６Ｅの２つの例示的な実施態様を示す。図６Ａ及び図６Ｂは、例えば図３Ａ～図３ＩのＲＦトランジスタ増幅器２００において使用することができるゲート接続パッド、ドレイン接続パッド、及びソース接続パッドの２つの代替の実施態様を示す概略平面図である。図６Ａ～図６Ｂの断面は、ゲート接続パッド２７２、ドレイン接続パッド２７４、及びソース接続パッド２７６を通って取られた水平断面である（すなわち、図３Ａの線６－６に相当する部分に沿って取られたものである）。図６Ａ～図６Ｂの破線の円は、ゲート・ピラー２７３、ドレイン・ピラー２７５、及びソース・ピラー２７７、２７９、２８１の位置を示す。ゲート・ピラー２７３と、ドレイン・ピラー２７５と、ソース・ピラー２７７、２７９、２８１との間に設けられた誘電体アンダーフィル材料が図６Ａ及び図６Ｂに示されており、したがって、ゲート端子２２２、ドレイン端子２２４、及びソース端子２２６などの下にある構造の視野を遮っている。
【0142】
最初に図６Ａを参照すると、ＲＦトランジスタ増幅器２００に含まれるモノリシック・ソース接続パッド２７６とは対照的に、複数のソース接続パッド２７６Ｈが設けられていることが分かる。図６Ａでは、各ソース接続パッド２７６Ｈは、導電性材料のストライプとして実装されている。注目すべきは、ソース接続パッド２７６Ｈは、ＲＦトランジスタ増幅器ダイ２１０又は結合素子２７０内で互いに電気的に接続されていないことである。したがって、各ソース接続パッド２７６Ｈは、接地に対するそれ自体の個別の接続を有することができる。ソース接続パッド２７６Ｈは、例えば、結合素子２７０に取り付けられた相互接続構造３００の共通のソース接続を介して互いに電気的に接続されてもよい。
【0143】
図６Ｂに示すように、別の代替の実施例では、ゲート接続パッド２７２、ドレイン接続パッド２７４、及びソース接続パッド２７６を完全に省略することができる。このような実施例では、ゲート・ピラー２７３、ドレイン・ピラー２７５、及びソース・ピラー２７７、２７９は、ボール・グリッド・アレイに配置された導電性バンプ又は導電性ダイ・アタッチ材料などのボンディング材料を使用して、相互接続構造上の対応するパッドに直接接続することができる。さらに、ゲート接続パッド２７２及びドレイン接続パッド２７４が省略されているため、図３Ａ～図３Ｉの実施例に含まれるソース・ピラー２８１は、結合素子の上面に至るまで延在するソース・ピラー２７７と置き換えられてもよい。
【0144】
図６Ａ及び図６Ｂは、図３Ａ～図３Ｉの実施例のゲート接続パッド２７２、ドレイン接続パッド２７４、及びソース接続パッド２７６の２つの代替の実施態様を示すものとして上述されているが、例えば、図３Ｊ～図３Ｍ、図５Ａ～図５Ｉの実施例、図７Ａ～図７Ｃの実施例、及び図１０Ａ～図１０Ｇの実施例など、本明細書に開示される他の実施例のいずれにも同じ修正が行われてもよいことが理解されるであろう。
【0145】
図７Ａ～図７Ｃは、インピーダンス整合回路又は高調波終端回路などの整合回路が本発明の実施例によるＲＦトランジスタ増幅器に実装され得る１つの例示的な方法を示す。特に、図７Ａは、インピーダンス整合回路及び高調波終端回路の両方を含むＲＦトランジスタ増幅器２００Ｉの回路図である。図７Ｂは、ＲＦトランジスタ増幅器２００Ｉの一部である、本発明の実施例による相互接続構造３００Ｉの概略平面図である。図７Ｃは、ＲＦトランジスタ増幅器２００Ｉと、ＲＦトランジスタ増幅器２００Ｉに含まれる結合素子２７０Ｉと、を示す（図７Ｂの線７Ｃ－７Ｃに沿って取られた）概略断面図である。
【0146】
図７Ａを参照すると、ＲＦトランジスタ増幅器２００Ｉは、入力インピーダンス整合回路２０２と、入力高調波終端回路２０４と、ＲＦトランジスタ増幅器ダイ２１０と、出力インピーダンス整合回路２０６と、を含むことが分かる。入力インピーダンス整合回路２０２は、ＲＦトランジスタ増幅器２００ＩのＲＦ入力２０１とＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２との間に直列に結合され、インダクタＬ１を含む。入力高調波終端回路２０４は、ＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２と接地との間に結合され、インダクタＬ２及びコンデンサＣ１を含む直列Ｌ－Ｃ回路を含む。出力インピーダンス整合回路２０６は、ＲＦトランジスタ増幅器ダイ２１０のドレイン端子２２４とＲＦトランジスタ増幅器２００ＩのＲＦ出力２０８との間に直列に結合され、インダクタＬ３及びコンデンサＣ２を含む直列Ｌ－Ｃ回路を含む。
【0147】
次に図７Ｂ及び図７Ｃを参照すると、インダクタＬ１～Ｌ３並びにコンデンサＣ１及びＣ２は、相互接続構造３００Ｉの上面に取り付けられた表面実装回路素子を使用して実装され得ることが分かる。ＲＦ入力２０１及びＲＦ出力２０８は、相互接続構造３００Ｉの底面上のパッドとして実装されてもよい。
【0148】
第１及び第２の導電性ゲート・ビア３１０－１、３１０－２は、相互接続構造３００Ｉを貫いて延在することができる。ＲＦ入力２０１がファンアウト構成を有するように、水平ゲート・セグメント３１４も設けられており、ＲＦ入力２０１を外部回路に電気的に接続することをより容易にしている。同様に、第１及び第２の導電性ドレイン・ビア３２０－１、３２０－２も、相互接続構造３００Ｉを貫いて延在している。ＲＦ出力２０８もファンアウト構成を有するように、水平ドレイン・セグメント３２４が設けられており、ＲＦ出力２０８を外部回路に電気的に接続することをより容易にしている。導電性パッド３１２－１は、第１の導電性ゲート・ビア３１０－１の上に形成され、導電性パッド３１２－２は、第２の導電性ゲート・ビア３１０－２の上に形成されている。ＲＦ入力２０１とＲＦトランジスタ増幅器ダイ２１０のゲート端子２２２との間にインダクタＬ１を直列に実装するために、表面実装回路素子Ｌ１が導電性パッド３１２－１、３１２－２の上方に取り付けられ、それらに電気的に接続されている。導電性パッド３２２は、第１の導電性ドレイン・ビア３２０－１及び第２の導電性ドレイン・ビア３２０－２の両方の上に形成されている。
【0149】
図７Ｂに示すように、導電性トレース３３０、３３２、３３４及び３３６が相互接続構造３００Ｉの上面に設けられている。導電性トレース３３０は、導電性パッド３１２－１を表面実装回路素子Ｌ２の入力パッドに電気的に接続し、導電性トレース３３２は、表面実装回路素子Ｌ２の出力パッドを表面実装回路素子Ｃ１の入力パッドに電気的に接続し、表面実装回路素子Ｃ１の出力パッドは、接地に接続されたパッド３４０上に取り付けられ、それに電気的に接続されている。導電性トレース３３０、３３２及び表面実装回路素子Ｌ２、Ｃ１は、入力高調波終端回路２０４を実装する。導電性トレース３３４は、導電性パッド３２２を表面実装回路素子Ｌ３の入力パッドに電気的に接続し、導電性トレース３３６は、表面実装回路素子Ｌ３の出力パッドを表面実装回路素子Ｃ２の入力パッドに電気的に接続し、表面実装回路素子Ｃ２の出力パッドは、接地パッド３４０上に取り付けられ、それに電気的に接続されている。導電性トレース３３４、３３６及び表面実装回路素子Ｌ３、Ｃ２は、出力インピーダンス整合回路２０６を実装する。
【0150】
図７Ｃに示すように、シールドされた伝送線路構造を相互接続構造３００Ｉ内に実装することができる。例えば、導電性接地ビア３１８が各導電性ゲート・ビア３１０－１、３１０－２及び各導電性ドレイン・ビア３２０－１、３２０－２の両側に形成されている。図７Ｃの断面では、２つの導電性接地ビア３１８が各導電性ゲート・ビア３１０及びドレイン・ビア３２０の両側に示されているが、追加の導電性接地ビア３１８が、（任意選択で）図７Ｃの断面図の外側で各導電性ゲート・ビア３１０及びドレイン・ビア３２０をさらに取り囲むことができることが理解されるであろう。さらに、導電性接地トレース３４２が、水平ゲート・セグメント３１４の上方と下方の両方に形成され、水平ドレイン・セグメント３２４の上方と下方に形成されている。導電性接地トレース３４２は、水平ゲート・セグメント３１４及び水平ドレイン・セグメント３２４を、それぞれのストリップ線路伝送線路セグメント３４４の形態のシールドされた伝送線路セグメントに変換する。
【0151】
ＲＦトランジスタ増幅器ダイ２１０の頂部側（すなわち、ゲート端子２２２及びドレイン端子２２４と同じ側）にソース端子２２６を配置することにより、接地電圧接続へのアクセスが、ＲＦトランジスタ増幅器ダイ２１０のゲート端子及びドレイン端子に接続する伝送線路構造の近傍で都合よく利用可能になるため、上述のシールドされた伝送線路セグメント３４４の使用が容易になる。さらに、信号搬送ビア３１０及び／又は３２０は、その両側に接地ビア３１８を有して、相互接続構造３００Ｉ内に垂直シールドＲＦ伝送線路構造３４４を形成することもできる。
【0152】
図７Ｂ～図７Ｃの実施例は、ＲＦトランジスタ増幅器ダイ２１０の反対側にある相互接続構造３００Ｉの主表面に回路素子Ｌ１～Ｌ３及びＣ１～Ｃ２を実装するが、本発明の実施例は、これに限定されないことが理解されるであろう。例えば、他の実施例では、回路素子Ｌ１～Ｌ３及びＣ１～Ｃ２の一部又はすべては、ＲＦトランジスタ増幅器ダイ２１０が取り付けられる相互接続構造３００Ｉの同じ主表面に取り付けられてもよく、又は相互接続構造３００Ｉ内若しくは相互接続構造３００Ｉ上の導電性パターン内に実装されてもよい。
【0153】
図７Ｃの例は、相互接続構造３００Ｉ内に実装されたストリップ線路伝送線路セグメントを含むが、本発明の実施例は、これに限定されないことが理解されるであろう。例えば、コプレーナ導波路伝送線路セグメント及び／又は接地されたコプレーナ導波路伝送線路セグメントを使用して、シールドされた伝送線路構造の一部又はすべてを本発明の実施例による相互接続構造において形成することができる。図８Ａ～図８Ｄは、シールドされた伝送線路構造の一部を形成するために使用することができる２つの例示的なコプレーナ導波路伝送線路セグメントを示す概略図であり、図９Ａ～図９Ｃは、シールドされた伝送線路構造の一部を形成するために使用することができる例示的な接地されたコプレーナ導波路伝送線路セグメントを示す概略図である。
【0154】
特に、図８Ａは、コプレーナ導波路伝送線路セグメント４００の平面図である。図８Ｂは、（図８Ａの線８Ｂ－８Ｂに沿って取られた）図８Ａのコプレーナ導波路伝送線路セグメント４００の側端面図であり、図８Ｃは、（図８Ａの線８Ｃ－８Ｃに沿って取られた）図８Ａのコプレーナ導波路伝送線路セグメント４００の側正面図である。
【0155】
図８Ａ～図８Ｃに示すように、コプレーナ導波路伝送線路セグメント４００は、導電性トレース４０２と、第１及び第２の接地導電性トレース４０４と、を含む。導電性トレース４０２と第１及び第２の接地導電性トレース４０４は、互いに平行に延在し、第１及び第２の接地導電性トレース４０４は、導電性トレース４０２の両側にある。導電性トレース４０２並びに第１及び第２の接地導電性トレース４０４は、例えば、プリント回路板の誘電体層上に形成されたプリント回路板の金属トレースを含んでもよい。接地金属層４０６が導電性トレース４０２並びに第１及び第２の接地導電性トレース４０４の下方に配置されている。この接地金属層４０６は、導電性トレース４０２並びに第１及び第２の接地導電性トレース４０４と平行に延在する（代替として、導電性トレース４０２の上方に配置されてもよい）。図８Ｂに示すように、導電性ビア４１２が導電性トレース４０２に接続することができる。導電性ビア４１２を使用して、導電性トレース４０２と別の要素（例えば、別のＲＦ伝送線路セグメント）との間でＲＦ信号を通過させることができる。同様に、第１及び第２の導電性接地ビア４１４がそれぞれの第１及び第２の導電性接地トレース４０４に接続して、導電性接地トレース４０４を接地電位に維持することができる。導電性接地トレース４１４は、接地金属層４０６と導電性接地トレース４１４との間の誘電体内にＲＦエネルギーを閉じ込めるのに役立つ。
【0156】
他のコプレーナ導波路伝送線路セグメントが使用されてもよいことも理解されるであろう。例えば、図８Ｄは、接地金属層４０６が導電性トレース４０２及び接地された導電性トレース４０４の上方に配置された別のコプレーナ導波路構造４００Ａの側端面図（図８Ｂの図に対応する）である。コプレーナ導波路伝送線路セグメント４００Ａは、同様に、本発明の実施例による相互接続構造において使用することができる。
【0157】
図９Ａ～図９Ｃは、コプレーナ導波路伝送線路セグメント４００と同様の接地されたコプレーナ導波路伝送線路セグメント４００Ｂを示す。図９Ａ～図９Ｃは、図８Ａ～図８Ｃにそれぞれ対応しており、図８Ａ～図８Ｃのコプレーナ導波路伝送線路セグメント４００を接地されたコプレーナ導波路伝送線路セグメント４００Ｂにどのように変換することができるかを示す。図８Ａ～８Ｃを図９Ａ～９Ｃと比較することによって分かるように、伝送線路セグメント４００と４００Ｂとの唯一の違いは、伝送線路セグメント４００Ｂが、接地金属層４０６と各導電性接地トレース４０４との間に延在する複数の接地ビア４０８を含むことである。接地ビア４０８は、ライン状に延在してもよく、隣接する接地ビア４０８は、最小限を超えるＲＦエネルギーが隣接する接地ビア４０８間を通過することを防止するのに十分小さい距離離間されてもよい。接地されたコプレーナ導波路伝送線路セグメント４００Ｂは、高レベルのＲＦシールドを示すことができる。上述したコプレーナ導波路伝送線路セグメントと同様に、他の接地されたコプレーナ導波路伝送線路セグメント（例えば、接地金属層４０６が導電性トレース４０２及び接地導電性トレース４０４の上に配置されているもの）が使用されてもよい。
【0158】
図１０Ａ～図１０Ｇは、本発明の特定の実施例によるパッケージングされたＲＦトランジスタ増幅器を形成する方法を示す概略図である。図１０Ａに示すように、ＲＦトランジスタ増幅器ダイ２１０などのＲＦトランジスタ増幅器ダイが製造されてもよい。典型的には、複数のＲＦトランジスタ増幅器ダイ２１０は、後で個々のＲＦトランジスタ増幅器ダイ２１０にダイシングされる単一の半導体ウエハ上に形成されてもよい。
【0159】
次に、図１０Ｂを参照すると、結合素子２７０などの結合素子が、ＲＦトランジスタ増幅器ダイ２１０の上面に形成される。結合素子は、場合によっては、ウエハがダイシングされる前に半導体処理技術を使用して形成されてもよく、その場合、結合素子２７０は、ＲＦトランジスタ増幅器ダイ２１０の一部であると考えられてもよい。他の場合には、結合素子２７０は、別個に（例えば、再配線層（ＲＤＬ）積層構造として）形成されて、半導体ウエハ上に配置されてもよく、又は別個に形成されて、個々にダイシングされたＲＦトランジスタ増幅器ダイ２１０上に配置されてもよい。次に、図１０Ｃに示すように、相互接続構造（例えば、相互接続構造３００）を結合素子２７０に接合して、ＲＦトランジスタ増幅器ダイ２１０を相互接続構造３００に取り付けることができる。
【0160】
図１０Ｄに示すように、毛管アンダーフィル・プロセスを使用して、結合素子２７０の導電性構造間に誘電体材料を注入することができる。誘電体材料は、短絡を防止し、結合素子の構造的完全性を強化し、適切なインピーダンス整合を提供するのに役立つことがある。図１０Ｅに示すように、他の場合には、成形アンダーフィル・プロセスを使用して、結合素子２７０の導電性構造間にアンダーフィル材料を注入し、ＲＦトランジスタ増幅器ダイ２１０も保護アンダーフィル材料内に封入することができる。図１０Ｆ及び図１０Ｇに示すように、図１０Ｄのデバイスは、オーバモールド・プラスチックでパッケージングされてもよい。図１０Ｆの実施例では、ＲＦトランジスタ増幅器ダイ２１０及び結合素子２７０のみがオーバモールド・プラスチック材料内に封入され、図１０Ｇの実施例では、ＲＦトランジスタ増幅器ダイ２１０、結合素子２７０、及び相互接続構造３００の３つすべてが封入されている。デバイスの様々な端子（例えば、ＲＦ入力端子、ＲＦ出力端子、接地端子、バイアス電圧端子など）へのアクセスを提供するために、封止材料内に開口部が形成されてもよい。
【0161】
図１１Ａ及び図１１Ｂは、本発明の実施例によるＲＦトランジスタ増幅器（例えば、図３Ａ～図３ＩのＲＦトランジスタ増幅器２００）のための追加のパッケージング・オプション５００Ａ、５００Ｂの概略断面図である。ＲＦトランジスタ増幅器２００は、既に詳細に説明されているため、図１１Ａ～図１１Ｂの説明は外部パッケージングに焦点を当てる。
【0162】
最初に図１１Ａを参照すると、パッケージング・オプション５００Ａは、ＲＦトランジスタ増幅器２００をセラミック・パッケージに封入している。パッケージ５００Ａは、開放キャビティ５４０をともに画定するキャリア基板５１０と、側壁５２０と、蓋５３０と、を含む、いわゆる開放キャビティ・パッケージである。ＲＦトランジスタ増幅器２００（相互接続構造３００を含む）は、開放キャビティ５４０内のキャリア基板５１０上に配置されている。
【0163】
キャリア基板５１０は、パッケージ５００Ａの熱管理を支援するように構成された材料を含んでもよい。例えば、キャリア基板５１０は、銅及び／又はモリブデンを含んでもよい。一部の実施例では、キャリア基板５１０は、複数の層から構成されてもよく、及び／又はビア／相互接続を含んでもよい。例示的な実施例では、キャリア基板５１０は、そのいずれかの主表面に銅クラッド層を有するコア・モリブデン層を含む多層銅／モリブデン／銅金属フランジであってもよい。提供されたキャリア基板５１０の材料の例は、本発明を限定することを意図するものではない。
【0164】
側壁５２０及び／又は蓋５３０は、一部の実施例では、絶縁材料で形成されてもよく、又は絶縁材料を含んでもよい。例えば、側壁５３０及び／又は蓋５３０は、セラミック材料で形成されてもよく、又はセラミック材料を含んでもよい。一部の実施例では、側壁５３０及び／又は蓋５３０は、例えば、Ａｌ２Ｏ３で形成されてもよい。蓋５３０は、エポキシ接着剤を使用して側壁５２０に接着されてもよい。側壁５２０は、例えば、ろう付けを介してキャリア基板５１０に取り付けられてもよい。リード５１５－１、５１５－２は、側壁５２０を貫いて延在するように構成されてもよいが、本発明の実施例は、これに限定されない。
【0165】
一部の実施例では、ＲＦトランジスタ増幅器２００は、キャリア基板５１０上に配置されてよく、リード５１５－１、５１５－２は、相互接続構造３００の下側に取り付けられてよい。リード５１５－１、５１５－２は、例えば、導電性ダイ・アタッチ材料を使用して相互接続構造３００に結合されてもよい。図示するように、一部の実施例では、ＲＦトランジスタ増幅器２００をリード５１５－１、５１５－２に接続するためのワイヤ・ボンドの使用を回避することができる。
【0166】
図１１Ｂを参照すると、パッケージング・オプション５００Ｂは、ＲＦトランジスタ増幅器２００をオーバモールド・プラスチック・パッケージに封入している。パッケージ５００Ｂは、キャリア基板５１０と、リード５１５－１、５１５－２と、オーバモールド・プラスチック材料５５０と、を含む。ＲＦトランジスタ増幅器２００（相互接続構造３００を含む）は、キャリア基板５１０上に配置されている。リード５１５－１、５１５－２は、（例えば、図１１Ａを参照して上述したのと同じやり方で）相互接続構造に接続されている。プラスチック又はプラスチック・ポリマ化合物であってもよいオーバモールド材料５５０は、ＲＦトランジスタ増幅器２００（相互接続構造３００を含む）の周囲に射出成形され、それによって、外部環境からの保護を提供する。
【0167】
オーバモールド・プラスチック・パッケージを製造する方法は、２０１６年１２月６日にＷｏｏｄらに発行された「Ｏｖｅｒ－ｍｏｌｄ ｐｌａｓｔｉｃ ｐａｃｋａｇｅｄ ｗｉｄｅ ｂａｎｄ－ｇａｐ ｐｏｗｅｒ ｔｒａｎｓｉｓｔｏｒｓ ａｎｄ ＭＭＩＣＳ」と題する特許文献８に記載されており、その開示は、本明細書に完全に記載されているかのように参照により本明細書に組み込まれる。パッケージ５００Ｂでは、リード５１５－１、５１５－２は、オーバモールド・プラスチック材料５５０を貫いて延在し、相互接続構造に直接接続することができる。したがって、一部の実施例では、ＲＦトランジスタ増幅器２００をリード５１５－１、５１５－２に接続するためのワイヤ・ボンドの使用を回避することができる。
【0168】
パッケージ５００Ｂのキャリア基板５１０は、熱管理を支援するように構成された材料を含んでもよい。例えば、キャリア基板５１０は、銅及び／又はモリブデンを含んでもよい。一部の実施例では、キャリア基板５１０は、複数の層から構成されてもよく、及び／又はビア／相互接続を含んでもよい。一部の実施例では、キャリア基板５１０は、プラスチック・オーバモールド・プラスチック５５０によって少なくとも部分的に取り囲まれたリード・フレーム又は金属スラグの一部である金属ヒート・シンクを含むことができる。
【0169】
図１１Ａ及び図１１Ｂは、結合素子２７０を有するＲＦトランジスタ増幅器２００の使用を示すが、本発明はこれに限定されない。他の実施例では、ＲＦトランジスタ増幅器ダイ２１０は、（上記の図５Ａ～図５Ｆのように）相互接続構造に直接結合されてもよく、結果として得られるＲＦトランジスタ増幅器がパッケージ５００Ａ又は５００Ｂを使用してパッケージングされてもよい。
【0170】
本明細書に記載される本発明の実施例によるＲＦトランジスタ増幅器のいずれも、図１０Ｄ～図１０Ｇ並びに図１１Ａ及び図１１Ｂに示すパッケージなどのパッケージに取り付けることができることを理解されたい。実施例によっては、パッケージングされたＲＦトランジスタ増幅器は、ＲＦトランジスタ増幅器ダイとしてモノリシック・マイクロ波集積回路（ＭＭＩＣ）を含むことができ、ＲＦトランジスタ増幅器ダイは、単一の集積ダイに複数のディスクリート回路を組み込む。さらに及び／又は代替として、パッケージは、直列に接続されて、多段ＲＦトランジスタ増幅器を形成する経路内の複数のＲＦトランジスタ増幅器ダイ、及び／又は、複数の経路に（例えば、並列に）配置されて、ドハティ増幅器構成などの、複数のトランジスタ増幅器ダイ及び複数の経路を有するＲＦトランジスタ増幅器を形成する複数のＲＦトランジスタ増幅器ダイを含むことができる。一部の実施例では、パッケージングされたＲＦトランジスタ増幅器は、裏側相互接続構造への電気的接続を提供する導電性ゲート・ビア及び／又は導電性ドレイン・ビアを有する本発明の実施例によるＲＦトランジスタ増幅器ダイ、並びにワイヤ・ボンドを介して他の構造に接続されるゲート端子及びドレイン端子を有する従来のＲＦトランジスタ増幅器ダイを含むことができる。
【0171】
複数のＲＦトランジスタ増幅器ダイを単一の相互接続構造に結合することができることも理解されるであろう。このような配置が図１２に概略的に示されている。図１２に示すように、第１及び第２のＲＦトランジスタ増幅器ダイ２１０－１、２１０－２は、それぞれの結合素子２７０－１、２７０－２によって相互接続構造３００Ｊに結合されている。相互接続構造３００Ｊ内の導電性パターン（例えば、導電性ビア及びトレース）を使用して、各ＲＦトランジスタ増幅器ダイ２１０－１、２１０－２を、例えば相互接続構造３００Ｊ上に及び／又は相互接続構造３００Ｊ内に取り付けられた整合回路に、並びに（所望により）互いに電気的に接続することができる。
【0172】
例えば、ドハティ増幅器などの多段及び／又はマルチパス増幅器回路を実装するために、相互接続構造３００Ｊを使用してＲＦトランジスタ増幅器ダイ２１０－１、２１０－２への相互接続を提供することができる。相互接続構造３００Ｊ内の導電性パターンは、多段及び／又はマルチパス増幅器回路の電気的接続を提供することができる。したがって、相互接続構造３００Ｊは、ボンド・ワイヤを使用することなく複数のＲＦトランジスタ増幅器に容易に結合することができるモジュール式相互接続を提供するように構成することができる。
【0173】
本明細書に開示されたシールドされた伝送線路構造は、多種多様なＲＦトランジスタ増幅器において使用することができる。例えば、２０２０年４月３日に出願された特許文献９は、ＲＦトランジスタ増幅器ダイと、結合素子と、任意選択の相互接続構造と、を含むことができる様々なＲＦトランジスタ増幅器を開示している。本明細書に開示されたシールドされた伝送線路構造は、特許文献９に開示されたＲＦトランジスタ増幅器のいずれにも組み込むことができる。特許文献９の全体は、参照により本明細書に組み込まれる。
【0174】
本発明の実施例によるＲＦトランジスタ増幅器は、従来のＲＦトランジスタ増幅器と比較していくつかの利点を有することができる。シールドされた伝送線路構造を設けることで、ＲＦトランジスタ増幅器の性能を改善することができる。さらに、ボンド・ワイヤを低減することで（又はボンド・ワイヤを完全になくすことで）、コストを低減し、製造を簡略化することができ、しかもインピーダンス整合ネットワークのインダクタンスの量を厳密に制御することができ、整合ネットワークのインダクタンスが大きすぎるという問題を回避することができるため、デバイスのＲＦ性能を改善することができる。さらに、本発明の実施例によるＲＦトランジスタ増幅器を用いることで、ウエハ・レベル・パッケージングを増加させることが可能になり、これにより、製造がさらに簡略化され、及び／又は生産コストの低減が可能になる。
【0175】
本開示の実施例は、例えば、５ＧのためのＲＦ電力製品、並びに基地局及び／又はハンドセット用途、並びにレーダ用途において使用することができる。
【0176】
本発明の概念の実施例は、本発明の実施例が示される添付の図面を参照して上述された。しかしながら、本発明の概念は、多くの異なる形態で具現化されてもよく、本明細書に述べられた実施例に限定されると解釈されるべきでない。むしろ、これらの実施例は、本開示が完璧且つ完全であり、本発明の概念の範囲を当業者に完全に伝えるように提供されている。同様の番号は、全体を通して同様の要素を指す。
【0177】
第１、第２などの用語は、様々な要素を説明するために本明細書で使用されることがあるが、これらの要素は、これらの用語によって限定されるべきではないことが理解されるであろう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用される場合、「及び／又は」という用語は、関連付けられ列挙された項目の１つ又は複数の任意の及びすべての組合せを含む。
【0178】
本明細書で使用される用語は、特定の実施例を説明するためだけのものであり、本発明を限定することは意図されていない。本明細書で使用される場合、用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、及び／又は「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、述べられた特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を指定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除しない。
【0179】
層、領域、又は基板などの要素が、別の要素の「上に（ｏｎ）」又は「上に（ｏｎｔｏ）」延在すると言及される場合、それは、他の要素のすぐ上に（ｄｉｒｅｃｔｌｙ ｏｎ）若しくは直接上に（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）延在することができ、又は介在する要素が存在してもよいことが理解されるであろう。対照的に、要素が別の要素の「すぐ上に」ある、又は「直接上に」延在すると言及される場合、介在する要素は存在しない。ある要素が別の要素に「接続されている」又は「結合されている」と言及される場合、その要素は、他の要素に直接接続又は結合されてもよく、又は介在する要素が存在してもよいことも理解されるであろう。対照的に、要素が別の要素に「直接接続されている」又は「直接結合されている」と言及される場合、介在する要素は存在しない。
【0180】
「下（ｂｅｌｏｗ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」、「下部（ｌｏｗｅｒ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「横方向（ｌａｔｅｒａｌ）」、「垂直（ｖｅｒｔｉｃａｌ）」などの相対語は、本明細書では、１つの要素、層又は領域と別の要素、層又は領域との関係を図に示すように記述するために使用されることがある。これらの用語は、図に示されている向きに加えて、デバイスの異なる向きを包含することが意図されていることが理解されるであろう。
【0181】
図面及び明細書では、本発明の典型的な実施例が開示されており、特定の用語が用いられているが、それらは、限定を目的としたものではなく、一般的且つ説明的な意味でのみ使用されており、本発明の範囲は以下の特許請求の範囲に記載されている。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図3J】
【図3K】
【図3L】
【図3M】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図5H】
【図5I】
【図6A】
【図6B】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図10G】
【図11A】
【図11B】
【図12】