特許 7510139 Ｇｅ単結晶膜の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-06-25

(45)【発行日】2024-07-03

(54)【発明の名称】Ｇｅ単結晶膜の製造方法

(51)【国際特許分類】

   C30B 29/08 20060101AFI20240626BHJP

   C30B 25/04 20060101ALI20240626BHJP

   H01L 21/20 20060101ALI20240626BHJP

【ＦＩ】

C30B29/08

C30B25/04

H01L21/20

【請求項の数】 4

(21)【出願番号】P 2021070283

(22)【出願日】2021-04-19

(65)【公開番号】P2022165087

(43)【公開日】2022-10-31

【審査請求日】2023-05-17

(73)【特許権者】

【識別番号】302006854

【氏名又は名称】株式会社ＳＵＭＣＯ

(73)【特許権者】

【識別番号】304027349

【氏名又は名称】国立大学法人豊橋技術科学大学

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】石川 靖彦

(72)【発明者】

【氏名】中井 哲弥

【審査官】宮崎 園子

(56)【参考文献】

【文献】特表２０１３－５３１３６１（ＪＰ，Ａ）

【文献】特開２０１１－０９７０６２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｃ３０Ｂ ２９／０８

Ｃ３０Ｂ ２５／０４

Ｈ０１Ｌ ２１／２０

(57)【特許請求の範囲】

【請求項1】

シリコンウェーハの表層部を加工してＳｉ細線アレイを形成し、
前記Ｓｉ細線アレイ上にＧｅ単結晶膜を化学気相成長法により形成し、
前記シリコンウェーハはＳｉ支持基板上に絶縁層を介して上部Ｓｉ層が形成されたＳＯＩウェーハであり、
前記表層部は前記上部Ｓｉ層であり、
前記Ｓｉ細線アレイのライン幅は０．１～１．５μｍであり、
前記Ｓｉ細線アレイの形成では、Ｓｉ細線パターン間の分離溝内にＳｉが残留するように前記上部Ｓｉ層を選択的にエッチングすることを特徴とするＧｅ単結晶膜の製造方法。

【請求項2】

前記Ｓｉ細線アレイのスペース幅は０．１～１．０μｍである、請求項１に記載のＧｅ単結晶膜の製造方法。

【請求項3】

前記Ｇｅ単結晶膜の厚さは１μｍ以下である、請求項１又は２に記載のＧｅ単結晶膜の製造方法。

【請求項4】

前記上部Ｓｉ層の厚さは０．１～１．５μｍである、請求項１乃至３のいずれか一項に記載のＧｅ単結晶膜の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、Ｇｅ単結晶膜の製造方法及びこれを用いた光デバイスに関するものである。

【背景技術】

【0002】

近年、光半導体デバイスとしてＧｅ（ゲルマニウム）を利用した光デバイスの開発が進んでいる。シリコンフォトニクスの基本光部品は、Ｓｉ系光導波路とＧｅ受光器であり、これらを同一基板上にモノリシック集積させた小型光モジュールは、通信システムに応用されるものと期待されている。

【0003】

Ｇｅ受光器の基礎材料であるＧｅ単結晶膜の製造方法に関し、例えば特許文献１には、サブミクロン幅のＳｉＯ_２マスクが繰り返されたＳｉ基板の表面にＧｅのエピタキシャル成長を行う方法が記載されている。図８に示すように、ＳｉＯ_２マスク３１が繰り返されたＳｉ基板３０の表面にＧｅのエピタキシャル成長を行うと、Ｓｉ基板３０の露出面からＧｅが選択的に成長する。結晶成長を継続すると、ＳｉＯ_２マスク３１上に空洞３３を残してＧｅが横方向に成長し、隣接したＧｅ選択成長層と一体化して連続膜が形成される。この手法を用いると、Ｓｉ基板３０上に貫通転位密度を低減させたＧｅ単結晶薄膜３２を熱処理なく形成できる。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１７－９８４９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、従来法においてＧｅを連続膜にし、かつ表面を平坦にするには、１．５μｍ程度の膜厚が必要である。またＳｉＯ_２マスクのない通常のＳｉ基板上へのＧｅ成長と比較して、膜厚が薄くなるため、通常成長に換算して２μｍ以上のＧｅ膜が必要となる。Ｇｅの典型的な結晶成長速度は１０ｎｍ／ｍｉｎであるため、２μｍ以上のＧｅ膜を形成するためには４時間以上の結晶成長時間が必要である。

【0006】

またＳｉＯ_２マスクは１０ｎｍ程度の薄膜であることが必要である。ＳｉＯ_２マスクが厚くなるとＧｅ結晶の横方向成長が阻害され、連続膜を得るためにさらなる長時間の成長が必要となるからである。ＳｉＯ_２マスクの厚さは、Ｇｅの結晶成長前に行うフッ酸水溶液による処理で低減できるが、フッ酸の濃度や処理時間を精密に管理する必要がある。

【0007】

光デバイスの応答速度を１０ＧＨｚ以上にするためには、光集積回路の受光器や光強度変調器で使用されるＧｅ単結晶膜の厚さを１μｍ以下にする必要がある。しかし、従来法により製造された厚いＧｅ単結晶膜ではこのような高速光デバイスに応用できない。ＳｉＯ_２マスクをサブミクロン以下へ細線化することも考えられるが、高精度の加工技術が必要である。

【0008】

したがって、本発明の目的は、Ｇｅ単結晶の薄い連続膜を従来よりも短い時間で得ることが可能なＧｅ単結晶膜の製造方法及びこれを用いた光デバイスを提供することにある。

【課題を解決するための手段】

【0009】

上記課題を解決するため、本発明によるＧｅ単結晶膜の製造方法は、シリコンウェーハの表層部を加工してサブミクロン幅のＳｉ細線アレイを形成し、前記Ｓｉ細線アレイ上にＧｅ単結晶膜を化学気相成長法により形成することを特徴とする。

【0010】

本発明によれば、ＳｉＯ_２マスクを用いた従来のＧｅ単結晶膜の製造方法よりも短い成長時間・小さい成長膜厚でＧｅの連続膜を得ることができる。また、従来法と同様に、ＳｉとＧｅとの間にある４％の格子不整合によりＧｅ単結晶中に発生する貫通転位密度を熱処理なく低減でき、高品質なＧｅエピタキシャル膜を形成することができる。

【0011】

本発明において、前記Ｓｉ細線アレイのライン幅は０．１～１．５μｍであることが好ましい。また、前記Ｓｉ細線アレイのスペース幅は０．１～１．０μｍであることが好ましい。Ｓｉ細線アレイのライン幅が０．１～１．５μｍであれば、貫通転位密度が低く、表面が平坦なＧｅ単結晶の連続膜を形成することができる。またＳｉ細線アレイをＳｉ光導波路として利用することができ、小型光モジュールの製造効率を高めることができる。

【0012】

本発明において、前記Ｇｅ単結晶膜の厚さは１μｍ以下であることが好ましい。これにより、応答速度が１０ＧＨｚ以上の光デバイスの作製に好適なＧｅ単結晶膜を提供することができる。

【0013】

本発明において、前記シリコンウェーハはＳｉ支持基板上に絶縁層を介して上部Ｓｉ層が形成されたＳＯＩウェーハであり、前記表層部は前記上部Ｓｉ層であることが好ましい。この場合において、前記上部Ｓｉ層の厚さは０．１～１．５μｍであることが好ましい。ＳＯＩウェーハを用いた場合には、Ｓｉ細線アレイの加工が容易である。さらにＳＯＩウェーハはシリコンフォトニクスを用いた光集積回路の基板材料として好適であり、光源、光導波路、光強度変調器、受光器、光結合器といった様々な光デバイスの高密度集積が可能である。

【0014】

前記Ｓｉ細線アレイの形成では、Ｓｉ細線パターン間の分離溝内にＳｉが残留しないように前記上部Ｓｉ層を選択的にエッチングしてもよく、Ｓｉ細線パターン間の分離溝内にＳｉが残留するように前記上部Ｓｉ層を選択的にエッチングしてもよい。前者の場合、Ｓｉ細線パターン間の分離溝内に空洞が形成されたＧｅ単結晶膜を得ることができる。また後者の場合、Ｓｉ細線パターン間の分離溝内でもＧｅの成長が起こるため、Ｓｉ細線パターン間に空洞がないＧｅ単結晶膜を得ることができる。

【0015】

本発明において、前記シリコンウェーハはバルクシリコンウェーハであってもよい。この場合、Ｓｉ細線パターン間の分離溝内でもＧｅの成長が起こるため、Ｓｉ細線パターン間に空洞がないＧｅ単結晶膜を得ることができる。

【0016】

また、本発明による光デバイスは、Ｓｉ基板の表層部に形成されたサブミクロン幅のＳｉ細線アレイからなる光導波路アレイと、前記Ｓｉ細線アレイ上に形成されたＧｅ単結晶膜とを備え、前記Ｇｅ単結晶膜はｐｎ接合又はｐｉｎ接合を含むことを特徴とする。

【0017】

本発明によれば、Ｇｅ単結晶膜の膜厚を１μｍ以下にすることができる。したがって、１０ＧＨｚ以上の高速動作が可能な光デバイスを実現できる。

【発明の効果】

【0018】

本発明によれば、Ｇｅ単結晶の薄い連続膜を従来よりも短い時間で得ることが可能なＧｅ単結晶膜の製造方法及びこれを用いた光デバイスを提供することができる。

【図面の簡単な説明】

【0019】

【図1】図１（ａ）乃至（ｃ）は、本発明の第１の実施の形態によるＧｅ単結晶膜の製造方法を示す模式図である。

【図2】図２（ａ）及び（ｂ）は、本発明の第２の実施の形態によるＧｅ単結晶膜の製造方法を示す模式図である。

【図3】図３（ａ）及び（ｂ）は、本発明の実施の形態による光デバイスの構造を示す図であって、（ａ）は略断面図、（ｂ）は略平面図である。

【図4】図４は、実施例１によるＧｅ単結晶膜の断面のＳＥＭ画像である。

【図5】図５は、実施例１によるＧｅ単結晶膜の断面のＴＥＭ画像である。

【図6】図６は、実施例２によるＧｅ単結晶膜の断面のＴＥＭ画像である。

【図7】図７は、比較例によるＧｅ単結晶膜の断面のＳＥＭ画像である。

【図8】図８は、従来のＧｅ単結晶膜の製造方法を示す模式図である。

【発明を実施するための形態】

【0020】

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

【0021】

図１は、本発明の第１の実施の形態によるＧｅ単結晶膜の製造方法を示す模式図である。

【0022】

Ｇｅ単結晶膜の製造では、まずＳＯＩ（Silicon On Insulator）ウェーハ１０を用意する（図１（ａ））。ＳＯＩウェーハ１０は、Ｓｉ支持基板１１上にＢＯＸ（Buried Oxide）層と呼ばれる絶縁層１２を介して上部Ｓｉ層１３（Ｓｉ活性層）が形成されたシリコンウェーハの一種である。上部Ｓｉ層１３の厚さは０．１～１．５μｍであることが好ましい。絶縁層１２の厚さは特に限定されないが、１～２０μｍであることが好ましい。

【0023】

次に、ＳＯＩウェーハ１０の上部Ｓｉ層１３を加工してサブミクロン幅のＳｉ細線アレイ１４を形成する（図１（ｂ））。Ｓｉ細線アレイ１４は、上部Ｓｉ層１３のフォトリソグラフィ及びドライエッチングにより形成することができる。Ｓｉ細線アレイ１４は、面方位が（１００）面である上部Ｓｉ層１３の＜０１１＞方向に沿って周期的に配列される。

【0024】

Ｓｉ細線アレイ１４のライン幅Ｗ_１は０．１～１．５μｍであることが好ましく、０．１～１．０μｍであることがさらに好ましい。Ｓｉ細線パターン１４ａのライン幅Ｗ_１が０．１μｍよりも小さい場合にはＧｅ単結晶膜の貫通転位密度を低減する効果が非常に小さく、１．５μｍよりも大きい場合には表面が平坦なＧｅ単結晶膜を形成することが難しいからである。Ｓｉ細線アレイ１４のスペース幅Ｗ_２は０．１～１．０μｍであることが好ましく、ライン幅Ｗ_１と等しいか或いはライン幅Ｗ_１よりも小さいことが特に好ましい。

【0025】

次に、Ｓｉ細線アレイ１４が形成されたＳＯＩウェーハ１０の主面にＧｅ単結晶膜１５を化学気相成長法により形成する（図１（ｃ））。Ｇｅ単結晶膜１５はＵＨＶ－ＣＶＤ（Ultra-High Vacuum Chemical Vapor Deposition）法により形成することが好ましく、結晶成長温度（基板温度）は６００～７００℃であることが好ましい。

【0026】

Ｇｅのエピタキシャル成長はＳｉ細線パターン１４ａの表面から縦（膜厚）方向に進行すると共に、横方向にも進行するため、隣り合うＧｅ層が接触すると連続膜になる。Ｓｉ細線パターン１４ａの側壁面からのＧｅの結晶成長は抑制されるため、隣接するＳｉ細線パターン１４ａ，１４ａ間には空洞１６（キャビティ）が形成されるが、Ｇｅの結晶成長を継続すると、横方向のエピタキシャル成長により表面が平坦な連続膜が得られる。

【0027】

ＳｉＯ_２マスクを使用する従来法において、表面が平坦なＧｅの連続膜を得るためには１．５μｍ程度の膜厚が必要であり、特にＳｉＯ_２マスクに覆われていない領域では２．０μｍ程度の膜厚が必要である。しかし、本発明によれば、表面が平坦なＧｅの連続膜を従来法よりも短い成長時間・小さい成長膜厚で得ることができる。これは、ＳｉＯ_２マスク上のＧｅ単結晶膜内に空洞が形成される従来法に比べて、空洞が形成される位置が下がる効果によるものである。なお、Ｓｉ細線パターン１４ａのライン幅Ｗ_１が広すぎる場合には、Ｇｅの連続膜の表面が平坦にならない。Ｇｅ成長中に結晶成長速度の遅い（３１１）ファセット面が広く形成され、このファセット面によって表面が傾斜した状態で安定化するからである。

【0028】

図２（ａ）及び（ｂ）は、本発明の第２の実施の形態によるＧｅ単結晶膜の製造方法を示す模式図である。

【0029】

本実施形態によるＧｅ単結晶膜の製造方法は、ＳＯＩウェーハ１０の上部Ｓｉ層１３を選択的にエッチングしてＳｉ細線アレイ１４を形成する際、隣接するＳｉ細線パターン１４ａ，１４ａ間の分離溝１４ｂ（Ｓｉトレンチ）の底面を構成する絶縁層１２の上面を完全に露出させず、絶縁層１２の上面に上部Ｓｉ層１３の一部を残留させる点にある（図２（ａ））。

【0030】

その後、Ｇｅ単結晶膜１５の形成時には、Ｓｉ細線パターン１４ａの上面のみならず分離溝１４ｂの底面からもＧｅのエピタキシャル成長が進行するため、分離溝１４ｂ内はＧｅで埋まり、空洞１６は形成されない（図２（ｂ））。しかし、第１の実施の形態と同様に、表面が平坦なＧｅの連続膜を従来法よりも短い成長時間・小さい成長膜厚で得ることができる。また、Ｇｅ単結晶膜中の転位はＧｅの横方向のエピタキシャル成長と共に横方向に進展するので、第１の実施の形態と同様に貫通転位密度を低減する効果が得られる。

【0031】

上記Ｇｅ単結晶膜が形成されたシリコンウェーハを用いて光デバイスを製造する場合、Ｓｉ細線パターンは光導波路として機能し、Ｇｅ単結晶膜は光導波路に接続された光源、光変調器、受光器等の光デバイスとして加工される。例えばＧｅ受光器は、Ｇｅ単結晶膜をパターニングした後、Ｇｅ単結晶膜の上面の一部にイオン注入を行い、ｐｎ接合を形成することにより実現できる。

【0032】

図３（ａ）及び（ｂ）は、本発明の実施の形態による光デバイスの構造を示す図であって、（ａ）は略断面図、（ｂ）は略平面図である。

【0033】

図３（ａ）及び（ｂ）に示すように、この光デバイス２０は、図１（ｃ）に示したＧｅ単結晶膜１５を加工してＳｉ細線パターン１４ａ上にＧｅ受光器２１を形成したものである。上記のように、Ｓｉ支持基板１１（Ｓｉ基板）上には絶縁層１２を介してＳｉ細線アレイ１４が形成されており、Ｓｉ細線アレイ１４は光導波路アレイを構成している。Ｓｉ細線アレイ１４を構成する複数のＳｉ細線パターン１４ａの各々はＳｉ光導波路として機能する。このように、Ｓｉ細線アレイ１４は単にＧｅの結晶成長に利用されるだけでなく、実際に光デバイスの一部として機能するものである。

【0034】

またパターニングされたＧｅ単結晶膜１５はＳｉ光導波路に接続されたＧｅ受光器２１を構成している。Ｇｅ単結晶膜１５にはｐ型不純物領域１５ｐ及びｎ型不純物領域１５ｎが設けられており、これによりｐｉｎ接合が横方向に形成されている。ｐ型不純物領域１５ｐ及びｎ型不純物領域１５ｎはＧｅ単結晶膜１５の所定の領域にｐ型ドーパント及びｎ型ドーパントをそれぞれイオン注入することにより形成することができる。Ｇｅ受光器２１は図示の構造に限定されず、種々の構造を採用することができる。

【0035】

以上説明したように、本実施形態によるＧｅ単結晶膜の製造方法は、サブミクロン幅のＳｉ細線アレイ１４上にＧｅ単結晶膜１５を化学気相成長法によりエピタキシャル成長させるので、Ｇｅ単結晶の薄い連続膜を従来よりも短い時間で形成することができる。また、従来と同様に、貫通転位密度が低減された高品質なＧｅ単結晶薄膜を得ることができる。

【0036】

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。

【0037】

例えば、上記実施形態においてはＳＯＩウェーハ上にＧｅ単結晶膜を形成したが、本発明はＳＯＩウェーハを用いる場合に限定されず、例えばバルクシリコンウェーハを用いることも可能である。この場合、バルクシリコンウェーハの表層部をサブミクロン幅の細線アレイに加工し、その上にＧｅをエピタキシャル成長させることにより、第２の実施の形態と同様に空洞のないＧｅの連続膜を形成できる。

【0038】

また、図３に示した光デバイス２０はＧｅ単結晶膜１５をＧｅ受光器として加工した例であるが、Ｇｅ単結晶膜を光変調器とすることも可能であり、Ｇｅ受光器に限定されるものではない。

【実施例】

【0039】

（実施例１）
面方位が（１００）面であるＳＯＩウェーハの上部Ｓｉ層を細線状に加工して、＜０１１＞方向に延在するＳｉ細線アレイ（ラインアンドスペースパターン）を形成した。ＳＯＩウェーハの上部Ｓｉ層の厚さは０．２２μｍ、絶縁層の厚さは３μｍとした。Ｓｉ細線アレイの形成はフォトリソグラフィ及びドライエッチングにより行い、Ｓｉ細線アレイのライン幅及びスペース幅を０．５μｍとし、Ｓｉ細線パターン間の分離溝には上部Ｓｉ層の残留がなく、ＳｉＯ_２絶縁層の上面が露出した構造とした。

【0040】

次に、Ｓｉ細線アレイが形成されたＳＯＩウェーハ上にＧｅをＵＨＶ－ＣＶＤ法により形成した。原料ガスにはＧｅＨ_４を用い、７００℃の基板温度でＧｅのエピタキシャル成長を行った。Ｇｅの結晶成長は、Ｓｉ細線アレイのない平面領域で１．０μｍのＧｅ単結晶膜が得られる条件下で行った。

【0041】

こうして得られたＧｅ単結晶膜の断面をＳＥＭにより観察した。その結果、図４に示すように、厚さが０．８μｍのＧｅ連続膜を形成することができ、Ｇｅ連続膜の表面は平坦面となった。またＳｉ細線間には空洞が形成されていた。

【0042】

実施例１によるＧｅ単結晶膜の断面をＴＥＭにより観察した。その結果、図５に示すように、Ｓｉ細線の側壁や空洞に転位が引き込まれる傾向が確認された。

【0043】

次に、Ｇｅ単結晶膜を貫通する転位の密度を評価した。Ｇｅ単結晶膜の表面をＨＦ／ＨＮＯ_３／ＣＨ_３ＣＯＯＨ／Ｉ_２混合液でエッチングし、表面に形成されるエッチピット密度から貫通転位密度を求めた。その結果、実施例１によるＧｅ単結晶膜の貫通転位密度は１．２×１０^８ｃｍ^－２であった。これは細線パターンのないＳｉ平面上に形成したＧｅ単結晶膜の貫通転位密度（２．４×１０^８ｃｍ^－２）の約半分の値であった。この結果から、本発明は従来法と同様に、ＳｉとＧｅとの間にある４％の格子不整合によって発生する貫通転位密度低減でき、熱処理なしで高品質なＧｅ単結晶膜が得られることが分かった。

【0044】

（実施例２）
Ｓｉ細線パターン間の分離溝内に上部Ｓｉ層の一部が極薄く残留するようにドライエッチングの時間を僅かに短くした点以外は実施例１と同様にＳＯＩウェーハの上部Ｓｉ層を加工してＳｉ細線アレイを形成した。その後、実施例１と同一条件下でＧｅ連続膜を形成した。

【0045】

こうして得られたＧｅ単結晶膜の断面をＳＥＭにより観察した。その結果、実施例１と同様に、厚さが約０．８μｍのＧｅ連続膜を形成することができ、Ｇｅ連続膜の表面は平坦面となった。さらに、Ｓｉ細線間に空洞が形成されず、Ｓｉ細線間にＧｅが埋め込まれた状態となった。

【0046】

実施例２によるＧｅ単結晶膜の断面をＴＥＭにより観察した。その結果、図６に示すように、Ｓｉ細線の側壁に転位が引き込まれる傾向が維持されることが分かった。すなわち、Ｓｉ細線アレイを形成した場合には、分離溝内の空洞の有無によらず貫通転位の低減効果が認められた。またこの結果から、ＳＯＩウェーハに限らず、Ｓｉ細線パターン間にＳｉ表面が表れるバルクシリコンウェーハにおいても貫通転位密度の低減効果があることが確認された。

【0047】

（比較例）
Ｓｉ細線アレイのライン幅を１．５μｍとした点以外は実施例１と同一条件下でＧｅ単結晶膜を形成した。その結果、図７に示すように、Ｓｉ細線パターン間に空洞を有する厚さが約１．０μｍのＧｅ連続膜を形成することができた。しかし、Ｇｅ連続膜の表面は平坦面とならず、凹凸面となった。Ｇｅ連続膜の厚さは、Ｓｉ細線パターンの中央で最大、Ｓｉ細線間の分離溝で最小となった。

【0048】

なお比較例ではＳｉ細線アレイのライン幅を１．５μｍとした点以外は実施例１と同一の結晶成長条件にしたため、Ｇｅ単結晶膜の表面を平坦面にできなかったが、Ｓｉ細線アレイのライン幅が１．５μｍ程度であれば、結晶成長温度や炉内圧などの結晶成長条件を調整することで平坦化が可能と思われる。

【符号の説明】

【0049】

１０ ＳＯＩウェーハ
１１ Ｓｉ支持基板
１２ 絶縁層
１３ 上部Ｓｉ層
１４ Ｓｉ細線アレイ
１４ａ Ｓｉ細線パターン
１４ｂ 分離溝
１５ Ｇｅ単結晶膜
１５ｎ ｎ型不純物領域
１５ｐ ｐ型不純物領域
１６ 空洞
２０ 光デバイス
２１ 受光器
３０ Ｓｉ基板
３１ ＳｉＯ_２マスク
３２ Ｇｅ単結晶薄膜
３３ 空洞

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】