特許 7516974 電子機器用デバイス、電子機器用デバイスの制御方法および電子機器用デバイスの制御プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-08

(45)【発行日】2024-07-17

(54)【発明の名称】電子機器用デバイス、電子機器用デバイスの制御方法および電子機器用デバイスの制御プログラム

(51)【国際特許分類】

   G06F 11/30 20060101AFI20240709BHJP

   G06F 11/34 20060101ALI20240709BHJP

【ＦＩ】

G06F11/30 155

G06F11/30 140T

G06F11/34 176

G06F11/30 140D

【請求項の数】 6

(21)【出願番号】P 2020137597

(22)【出願日】2020-08-17

(65)【公開番号】P2022033610

(43)【公開日】2022-03-02

【審査請求日】2023-06-05

(73)【特許権者】

【識別番号】000006747

【氏名又は名称】株式会社リコー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】市村 修士

【審査官】武田 広太郎

(56)【参考文献】

【文献】特開２０１８－１６３５５７（ＪＰ，Ａ）

【文献】特開２０１４－１８２６７６（ＪＰ，Ａ）

【文献】特開２０１６－１３６２９２（ＪＰ，Ａ）

【文献】特開２０１１－２４８８１４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０３６１７６３（ＵＳ，Ａ１）

【文献】中国特許出願公開第１１０３７７４６９（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １１／３０

Ｇ０６Ｆ １１／３４

(57)【特許請求の範囲】

【請求項1】

プロセッサに接続され、複数の動作状態を有する通信インタフェースと、
前記複数の動作状態の遷移と、前記遷移の検出時の前記プロセッサと前記通信インタフェースとの接続状態を示すリンク情報とを検出する状態検出部と、
前記プロセッサによる記憶部のアクセスを検出するアクセス検出部と、
前記状態検出部が検出した前記遷移を示す遷移情報と前記リンク情報とを含むログを生成し、前記アクセス検出部が検出した前記アクセスを示すアクセス情報を含むログを生成するログ生成部と、
を有することを特徴とする電子機器用デバイス。

【請求項2】

前記状態検出部による前記遷移の検出と、前記アクセス検出部による前記アクセスの検出とが同時に発生した場合、前記ログ生成部が生成するログの生成順を決定する調停部と、
時間を示す時間情報を出力するタイマと、を有し、
前記調停部は、前記遷移の検出時の前記時間情報を前記遷移情報および前記リンク情報とともに前記ログ生成部に出力し、前記アクセスの検出時の前記時間情報を、前記アクセスを示す前記アクセス情報とともに前記ログ生成部に出力し、
前記ログ生成部は、前記遷移情報および前記リンク情報と、前記アクセス情報とに前記時間情報をそれぞれ付加したログを生成する
ことを特徴とする請求項１に記載の電子機器用デバイス。

【請求項3】

前記遷移情報および前記リンク情報と、前記アクセス情報とを格納可能な内蔵メモリと、
前記電子機器用デバイスの外部に接続され、前記ログ生成部が生成したログを格納可能な外部メモリと、を有し、
前記調停部は、
前記外部メモリがアクセスできない期間、前記遷移情報および前記リンク情報と、前記アクセス情報とを前記内蔵メモリに格納し、
前記外部メモリがアクセス可能になった場合、前記内蔵メモリから前記遷移情報および前記リンク情報と、前記アクセス情報とを読み出して、前記ログ生成部に出力し、
前記ログ生成部は、生成したログを前記外部メモリに向けて出力すること
を特徴とする請求項２に記載の電子機器用デバイス。

【請求項4】

前記通信インタフェースは、ＰＣＩ Ｅｘｐｒｅｓｓインタフェースであり、
前記状態検出部は、リンク・トレーニング・ステータス・ステート・マシンのステータスの遷移を検出すること
を特徴とする請求項１ないし請求項３のいずれか１項に記載の電子機器用デバイス。

【請求項5】

プロセッサに接続され、複数の動作状態を有する通信インタフェースを有する電子機器用デバイスの制御方法であって、
前記複数の動作状態の遷移と、前記遷移の検出時の前記プロセッサと前記通信インタフェースとの接続状態を示すリンク情報とを検出し、
前記プロセッサによる記憶部のアクセスを検出し、
検出した前記遷移を示す遷移情報と前記リンク情報とを含むログを生成し、検出した前記アクセスを示すアクセス情報を含むログを生成すること
を特徴とする電子機器用デバイスの制御方法。

【請求項6】

プロセッサに接続され、複数の動作状態を有する通信インタフェースを有する電子機器用デバイスの制御プログラムであって、
前記複数の動作状態の遷移と、前記遷移の検出時の前記プロセッサと前記通信インタフェースとの接続状態を示すリンク情報とを検出し、
前記プロセッサによる記憶部のアクセスを検出し、
検出した前記遷移を示す遷移情報と前記リンク情報とを含むログを生成し、検出した前記アクセスを示すアクセス情報を含むログを生成する
処理をコンピュータに実行させること
を特徴とする電子機器用デバイスの制御プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は電子機器用デバイス、電子機器用デバイスの制御方法および電子機器用デバイスの制御プログラムに関する。

【背景技術】

【0002】

近年、ＣＰＵ（Central Processing Unit）インタフェースを有し、ＣＰＵがアクセス可能なモジュールを持つ半導体デバイスが様々な電子機器に使用されている。電子機器の一例として、例えば、コピー機等の画像形成装置が挙げられる。

【0003】

こうした電子機器に障害が発生した場合の解析において、従来行われている一般的な方法では、ＩＣＥ（Ｉｎ Ｃｉｒｃｕｉｔ Ｅｍｕｌａｔｏｒ）等のデバッグ装置が使用される。デバッグ装置により、ＣＰＵのアクセス内容をトレースし、あるいは、レジスタに所望の値を設定することで、障害の発生原因の究明が可能になる。

【0004】

ただし、デバッグ装置により障害の発生原因を究明する場合、デバッグ装置を解析場所に持ち込み、解析対象の電子機器に接続するため、解析するまでの準備に手間が掛かる。さらに、ＣＰＵが電子機器に搭載されるデバイスに内蔵されている場合、ＣＰＵインタフェースにデバッグ装置を接続できないため、デバッグ装置による解析ができなかった。

【0005】

このような問題の解決するため、ＣＰＵからレジスタへのアクセスをモニタし、検知されたレジスタアクセスのログ情報を作成し、作成したログを外部に出力可能に内蔵メモリへ保存する手法が知られている（例えば、特許文献１参照）。

【0006】

また、プロセッサと、プロセッサの動作ログを記憶する主記憶装置と、ＰＣＩ（Peripheral Component Interconnect） Ｅｘｐｒｅｓｓバスを介してプロセッサに接続されるログ採取装置とを有する演算装置が知られている。ログ採取装置は、プロセッサから所定の周期で出力される信号を監視するウォッチドッグタイマと、ＤＭＡＣ（Direct Memory Access Controller）と、記憶部とを有する。

【0007】

ログ採取装置は、プロセッサが動作不能であることをウォッチドッグタイマにより検出した場合、ＤＭＡＣを使用して主記憶装置に保持された動作ログを記憶部に高速に転送する。これにより、プロセッサが動作不能な場合にも動作ログを取得可能にする（例えば、特許文献２参照）。

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、ログ採取装置は、ＰＣＩ Ｅｘｐｒｅｓｓのリンク情報をログとして取得しない。このため、ＤＭＡＣが主記憶装置から動作ログを取得できない場合、ログ採取装置は、その原因がＰＣＩ Ｅｘｐｒｅｓｓのリンクダウンによるものなのかを切り分けできなかった。ＰＣＩ Ｅｘｐｒｅｓｓのリンク情報をログとして取得するためには、リンク情報等を出力可能な外部端子にデバッグ装置を接続し、デバッグ装置が取得したリンク情報を解析する必要があり、非常に手間が掛かっていた。

【0009】

開示の技術は、上記の課題に鑑みてなされたものであり、プロセッサとの間で通信できない場合の原因が通信インタフェースであるかを、ログを参照して容易に判断することを目的とする。

【課題を解決するための手段】

【0010】

上記技術的課題を解決するため、本発明の一形態の電子機器用デバイスは、プロセッサに接続され、複数の動作状態を有する通信インタフェースと、前記複数の動作状態の遷移と、前記遷移の検出時の前記プロセッサと前記通信インタフェースとの接続状態を示すリンク情報とを検出する状態検出部と、前記プロセッサによる記憶部のアクセスを検出するアクセス検出部と、前記状態検出部が検出した前記遷移を示す遷移情報と前記リンク情報とを含むログを生成し、前記アクセス検出部が検出した前記アクセスを示すアクセス情報を含むログを生成するログ生成部と、を有することを特徴とする。

【発明の効果】

【0011】

プロセッサとの間で通信できない場合の原因が通信インタフェースであるかを、ログを参照して容易に判断することができる。

【図面の簡単な説明】

【0012】

【図1】本発明の第１の実施形態における電子機器用デバイスの一例を示すブロック図である。

【図2】図１のデバッグコントローラの動作の一例を示すフロー図である。

【図3】図１のデバッグコントローラの動作の別の例を示すフロー図である。

【図4】本発明の第２の実施形態における電子機器用デバイスの一例を示すブロック図である。

【図5】ＰＣＩｅのリンク状態のログのフォーマットの一例を示す説明図である。

【図6】レジスタアクセスのログのフォーマットの一例を示すブロック図である。

【図7】本発明の第３の実施形態における電子機器用デバイスの一例を示すブロック図である。

【図8】本発明の第４の実施形態における電子機器用デバイスの一例を示すブロック図である。

【発明を実施するための形態】

【0013】

以下、図面を参照して実施の形態の説明を行う。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。以下では、信号を示す符号は、信号線を示す符号としても使用される。

【0014】

（第１の実施形態）
図１は、第１の実施形態における電子機器用デバイスの一例を示すブロック図である。図１に示す電子機器用デバイス１００は、ＰＣＩ ＥｘｐｒｅｓｓバスおよびＰＣＩ Ｅｘｐｒｅｓｓのルートコンプレックス３００を介してＣＰＵ２００に接続される。ＰＣＩ Ｅｘｐｒｅｓｓは、ＰＣＩｅとも称される。ＣＰＵ２００と電子機器用デバイス１００とのは、ＰＣＩｅバスを介して通信を実施可能である。ＣＰＵ２００は、プロセッサの一例である。

【0015】

電子機器用デバイス１００は、ＰＣＩｅの物理層インタフェース（ＰＨＹ）１０、ＰＣＩｅのエンドポイント２０およびデバッグコントローラ３０を有する。ＰＨＹ１０は、ルートコンプレックス３００およびＰＣＩｅバスを介してＣＰＵ２００から制御信号およびデータ信号等を受信し、受信した信号をエンドポイント２０に転送する。なお、図１では、エンドポイント２０は、デバッグコントローラ３０のみに接続されているが、実際には、様々な機器と接続可能である。ＰＨＹ１０は、通信インタフェースの一例であり、ＰＣＩ Ｅｘｐｒｅｓｓインタフェースの一例である。

【0016】

エンドポイント２０は、ＰＣＩｅリンクの管理、エラーの検出等を行う。エンドポイント２０は、ＬＴＳＳＭ（Link Training and Status State Machine）のステートを示すＬＴＳＳＭ情報、ＰＣＩｅリンクの状態を示すリンク情報、およびＣＰＵ２００が発行したレジスタアクセス信号を出力する。リンク情報は、ＣＰＵ２００とＰＨＹ１０との接続状態を示す情報である。ＬＴＳＳＭ情報およびリンク情報は、デバッグコントローラ３０に供給される。レジスタアクセス信号は、デバッグコントローラ３０および電子機器用デバイス１００の外部に供給される。

【0017】

ＣＰＵ２００から出力されるレジスタアクセス信号は、例えば、システムＳＹＳに搭載される図示しない各種機能モジュールに含まれるレジスタにアクセスするために使用される。レジスタは、記憶部の一例である。なお、各種機能モジュールは、電子機器用デバイス１００に搭載されてもよい。各種機能モジュールは、レジスタの設定値に応じて動作モード等が切り替わる。なお、ＣＰＵ２００は、レジスタアクセス信号により、レジスタへの値の設定だけでなく、レジスタに設定された値を読み出すことができる。

【0018】

デバッグコントローラ３０は、状態検出部３１、レジスタアクセス検出部３２、調停部３３、ログ生成部３４およびログ保持部３５を有する。状態検出部３１、レジスタアクセス検出部３２、調停部３３およびログ生成部３４は、ハードウェアにより実現されてもよく、ソフトウェアにより実現されてもよい。ソフトウェアにより実現される場合、状態検出部３１、レジスタアクセス検出部３２、調停部３３およびログ生成部３４は、デバッグコントローラ３０に搭載される図示しないＣＰＵ等のコンピュータが実行する制御プログラムにより実現される。そして、制御プログラムの実行により、電子機器用デバイス１００の制御方法が実現される。

【0019】

状態検出部３１は、ＬＴＳＳＭ情報に基づいて、ＬＴＳＳＭステートの遷移を検出し、検出した遷移を示す遷移情報とリンク情報とを含む変化情報を調停部３３に出力する。ＬＴＳＭＭステートは、ＬＴＳＳＭが取り得る複数の動作状態の一例である。例えば、状態検出部３１は、ＬＴＳＳＭステートおよびＬＴＳＳＭサブステートの両方の変化を検出した場合、遷移前のステートの情報および遷移後のステートの情報を含む遷移情報とリンク情報とを含む変化情報を調停部３３に出力する。

【0020】

レジスタアクセス検出部３２は、エンドポイント２０から出力されるレジスタアクセス信号に基づいてレジスタアクセスの発生を検出する。レジスタアクセス検出部３２は、レジスタアクセスの発生を検出した場合、レジスタアクセス信号に含まれるアドレス、データおよびリードライト種別等を示すアクセス情報を調停部３３に出力する。レジスタアクセス検出部３２は、ＣＰＵ２００によるレジスタのアクセスを検出するアクセス検出部の一例である。

【0021】

調停部３３は、受信した変化情報をログ生成部３４に出力し、受信したアクセス情報をログ生成部３４に出力する。調停部３３は、変化情報とアクセス情報とを同時に受信した場合、ログ生成部３４に出力する順序を決める調停処理を実施し、調停処理により決定した順序にしたがって、変化情報とアクセス情報とをログ生成部３４に順次出力する。例えば、調停部３３は、変化情報とアクセス情報とを同じ受信サイクルで受信した場合、同時受信を判定し、調停処理を実施する。

【0022】

ログ生成部３４は、調停部３３から受信する変化情報またはアクセス情報を記録したログを、調停部３３からの受信順に生成する。したがって、調停部３３が調停処理により決定する順序は、ログの生成順でもある。例えば、ログ生成部３４は、調停部３３から受信したＬＴＳＳＭの遷移前後の各ステートとリンク情報とを含むログを生成する。また、ログ生成部３４は、調停部３３から受信したレジスタアクセスを示すアクセス情報を含むログを生成する。ログ生成部３４は、生成したログをログ保持部３５に格納する。

【0023】

例えば、ログ保持部３５に格納された情報は、図示しないシリアルインタフェース等を介してデバッグコントローラ３０の外部から読み出し可能である。ログ保持部３５は、デバッグコントローラ３０の外部に設けられてもよい。なお、デバッグコントローラ３０を、デバッグ時のみ動作させ、デバッグ時以外で停止するために、デバッグコントローラ３０の動作を有効にするイネーブル信号を電子機器用デバイス１００の外部からデバッグコントローラ３０に供給してもよい。

【0024】

電子機器用デバイス１００にデバッグコントローラ３０を設けることで、ＰＣＩｅリンクのリンクアップ後だけでなく、リックアップ中のＬＴＳＳＭのステートの変化と、ＰＣＩｅリンクのリンク状態とをログとして記録することができる。この結果、ＰＣＩｅリンクのリンクアップ中の挙動をログとして記録することができ、リンクアップ中の不具合をデバッグすることができる。例えば、ＰＣＩｅのリンクがリンクアップしなかった場合の原因を特定しやすくすることができる。

【0025】

これにより、ＣＰＵ２００と電子機器用デバイス１００との間で通信できない場合に、その原因がＰＣＩｅインタフェースにあるか否かを、ログを参照して容易に判断することができる。したがって、ＣＰＵ２００および電子機器用デバイス１００を含むシステムＳＹＳを開発する開発者等は、生成されたログに基づいて、ＰＣＩｅリンクの動作が正常か否かをデバッグすることができる。

【0026】

さらに、ＬＴＳＳＭのステートの変化を常に監視するためのデバッグ装置を用意することなく、システムＳＹＳの起動時（すなわち、ＰＣＩｅリンクのリンクアップ時）のＬＴＳＳＭのステートをチェックすることができる。この結果、システムＳＹＳのデバッグを、従来に比べて容易にすることができる。

【0027】

図２は、図１のデバッグコントローラ３０の動作の一例を示すフロー図である。図２に示すフローは、例えば、電子機器用デバイス１００が起動され、ＰＣＩｅがリンクアップを開始したことに基づいて開始される。なお、デバッグコントローラ３０は、電子機器用デバイス１００に搭載されているため、図３に示すフローは、電子機器用デバイス１００の起動とともに開始されてもよい。

【0028】

まず、ステップＳ１０において、デバッグコントローラ３０は、状態検出部３１により、ＬＴＳＳＭのステートの遷移が発生したか否かを検出する。デバッグコントローラ３０は、ＬＴＳＳＭのステートの遷移が発生した場合、ステップＳ１２を実施する。デバッグコントローラ３０は、ＬＴＳＳＭのステートの遷移が発生するまで、ステップＳ１０の判定を繰り返す。なお、デバッグコントローラ３０は、ステップＳ１０において、状態検出部３１によりＬＴＳＳＭステートおよびＬＴＳＳＭサブステートの両方の遷移が検出された場合にステップＳ１２を実施する。

【0029】

ステップＳ１２において、デバッグコントローラ３０は、ログ生成部３４により、ＬＴＳＳＭの遷移前と遷移後のステートとリンク情報とを記録する。次に、ステップＳ１４において、デバッグコントローラ３０は、ログ生成部３４により、記録した情報を含むログを生成し、図２に示す動作を終了する。例えば、ログ生成部３４が生成したログは、ログ保持部３５に保持される。

【0030】

図２に示すように、デバッグコントローラ３０は、ＰＣＩｅのリンクアップの開始直後からＬＴＳＳＭステートの変化を検出して、リンク情報とともに記録できる。すなわち、デバッグコントローラ３０は、リンクアップ中に発生する不具合等をログとして記録することができる。

【0031】

図３は、図２のデバッグコントローラ３０の動作の別の例を示すフロー図である。図３に示すフローは、例えば、ＣＰＵ２００が起動されたことに基づいて開始される。なお、電子機器用デバイス１００が、例えば、ＣＰＵ２００と同じ基板に搭載され、ＣＰＵ２００と同時に起動される場合、図３に示すフローは、電子機器用デバイス１００の起動とともに開始されてもよい。

【0032】

まず、ステップＳ２０において、デバッグコントローラ３０は、ＣＰＵ２００がレジスタアクセスを実施したか否かを、レジスタアクセス信号に基づいて判定する。デバッグコントローラ３０は、レジスタアクセスが実施された場合、ステップＳ２２を実施する。デバッグコントローラ３０は、レジスタアクセスが実施されるまで、ステップＳ２０の判定を繰り返す。

【0033】

ステップＳ２２において、デバッグコントローラ３０は、ＣＰＵ２００が実施したレジスタアクセスのアドレス、データおよびリードライト種別を記録する。次に、ステップＳ２４において、デバッグコントローラ３０は、ログ生成部３４により、記録した情報を含むログを生成し、図３に示す動作を終了する。例えば、ログ生成部３４が生成したログは、ログ保持部３５に保持される。

【0034】

以上、第１の実施形態では、電子機器用デバイス１００にデバッグコントローラ３０が設けられる。このため、ＰＣＩｅリンクのリンクアップ後だけでなく、リックアップ中のＬＴＳＳＭのステートの変化と、ＰＣＩｅリンクのリンク状態とをログとして記録することができる。この結果、ＰＣＩｅリンクのリンクアップ中の挙動をログとして記録することができ、リンクアップ中の不具合をデバッグすることができる。例えば、ＰＣＩｅのリンクがリンクアップしなかった場合の原因を特定しやすくすることができる。

【0035】

これにより、ＣＰＵ２００と電子機器用デバイス１００との間で通信できない場合に、その原因がＰＣＩｅインタフェースにあるか否かを、ログを参照して容易に判断することができる。したがって、ＣＰＵ２００および電子機器用デバイス１００を含むシステムＳＹＳを開発する開発者等は、生成されたログに基づいて、ＰＣＩｅリンクの動作が正常か否かをデバッグすることができる。

【0036】

さらに、ＬＴＳＳＭのステートの変化を常に監視するためのデバッグ装置を用意することなく、システムＳＹＳの起動時（すなわち、ＰＣＩｅリンクのリンクアップ時）のＬＴＳＳＭのステートをチェックすることができる。この結果、システムＳＹＳのデバッグを、従来に比べて容易にすることができる。

【0037】

（第２の実施形態）
図４は、本発明の第２の実施形態における電子機器用デバイスの一例を示すブロック図である。図１と同様の要素については、同じ符号を付し、詳細な説明は省略する。図４に示す電子機器用デバイス１００は、図１のデバッグコントローラ３０の代わりにデバッグコントローラ３０Ａを有する。電子機器用デバイス１００のその他の構成および機能は、図１と同様である。

【0038】

デバッグコントローラ３０Ａは、図１の調停部３３の代わりに調停部３３Ａを有する。また、デバッグコントローラ３０Ａは、図１のデバッグコントローラ３０にタイムカウント部３６を追加している。タイムカウント部３６は、カウント値ＣＮＴを調停部３３Ａに出力する。デバッグコントローラ３０Ａのその他の構成および機能は、図１のデバッグコントローラ３０と同様である。状態検出部３１、レジスタアクセス検出部３２、調停部３３Ａおよびログ生成部３４は、図１のデバッグコントローラ３０と同様に、ハードウェアにより実現されてもよく、ソフトウェアにより実現されてもよい。

【0039】

タイムカウント部３６は、電子機器用デバイス１００の起動時に動作を開始して時間をカウントし、カウントした時間をカウント値ＣＮＴとして調停部３３Ａに出力する。例えば、タイムカウント部３６は、電子機器用デバイス１００の起動時に解除されるリセット信号に基づいて、図示しないクロック信号のクロック数を時間としてカウントする。タイムカウント部３６に供給されるクロック信号は、電子機器用デバイス１００を動作させるクロック信号でよく、電子機器用デバイス１００を動作させるクロック信号の周波数を分周したクロック信号でもよい。タイムカウント部３６は、タイマの一例である。タイムカウント部３６が出力するカウント値ＣＮＴは、時間情報の一例である。

【0040】

調停部３３Ａは、遷移情報とリンク情報とを含む変化情報またはアクセス情報を受信した場合、変化情報またはアクセス情報にタイムカウント部３６がカウント中のカウント値ＣＮＴを付加する。調停部３３Ａは、変化情報とアクセス情報とを同時に受信した場合、変化情報とアクセス情報とに同一のカウント値ＣＮＴを付加する。そして、調停部３３Ａは、カウント値ＣＮＴを付加した変化情報またはカウント値ＣＮＴを付加したアクセス情報をログ生成部３４に出力する。

【0041】

例えば、ログ生成部３４は、同一のカウント値ＣＮＴが付加された変化情報およびアクセス情報を、互いに異なるタイミングで受信し、それぞれのログを生成する。したがって、例えば、変化情報を含むログとアクセス情報を含むログとがこの順で生成された場合に、ＬＴＳＳＭステートの遷移とレジスタアクセスとが、ログの生成順通りに発生したのか、同時に発生したのかをカウント値ＣＮＴによって判別することができる。この結果、ＣＰＵ２００および電子機器用デバイス１００を含むシステムＳＹＳを開発する開発者等は、カウント値ＣＮＴを含むログに基づいて、ＰＣＩｅリンクの動作を正確に把握することができ、デバッグ効率を向上することができる。

【0042】

図５は、ＰＣＩｅのリンク状態のログのフォーマットの一例を示す説明図である。ログ生成部３４は、調停部３３Ａから受信して記録した変化情報を、図５に示すフォーマットのログとして生成する。ログは、１つの変化情報毎に、８バイトの領域を有する（上位がバイト７で、下位がバイト０）。

【0043】

バイト７－バイト３の５バイトの領域には、図４のタイムカウント部３６がカウントした４０ビットのカウント値ＣＮＴがカウント情報ｔｉｍｅ＿ｃｎｔ［３９：０］として格納される。バイト２のビット５－ビット４には、電源管理情報Ｐｏｗｅｒｄｕｗｎ［１：０］が格納される。バイト２のビット３には、伝送信号の振幅情報ｔｘｓｗｉｎｇが格納される。振幅情報ｔｘｓｗｉｎｇの"０"は、フルスイングを示し、振幅情報ｔｘｓｗｉｎｇの"１"は、ハーフスウィング（低電圧仕様）を示す。

【0044】

バイト２のビット２には、波形情報ｔｘｄｅｅｍｐｈが格納される。波形情報ｔｘｄｅｅｍｐｈの"１"は、ディエンファシスの選択を示し、波形情報ｔｘｄｅｅｍｐｈの"０"は、Ｃｏｅｆｆｉｃｉｅｎｔの選択を示す。バイト２のビット１には、転送レート情報ｌｉｎｋ＿ｓｐｄが格納される。

【0045】

転送レート情報ｌｉｎｋ＿ｓｐｄの"０"は、ＧＥＮ１（ＰＣＩ Ｅｘｐｒｅｓｓ １．１）を示し、転送レート情報ｌｉｎｋ＿ｓｐｄの"１"は、ＧＥＮ２（ＰＣＩ Ｅｘｐｒｅｓｓ ２．０）を示す。バイト２のビット０には、リンクアップ情報ｄｌ＿ｕｐが格納される。リンクアップ情報ｄｌ＿ｕｐの"０"は、通信不可能状態を示し、リンクアップ情報ｄｌ＿ｕｐの"１"は、通信可能状態（すなわち、リンクアップ状態）を示す。

【0046】

バイト１のビット７－ビット４には、ＬＴＳＳＭの遷移前のステート情報ｌｔｓｓｍ＿ｂｅｆｏｒｅが格納される。バイト１のビット２－ビット０には、ＬＴＳＳＭの遷移前のサブステート情報ｌｔｓｓｍ＿ｓｔ＿ｂｅｆｏｒｅが格納される。バイト０のビット７－ビット４には、ＬＴＳＳＭの遷移後のステート情報ｌｔｓｓｍ＿ａｆｔｅｒが格納される。バイト０のビット２－ビット０には、ＬＴＳＳＭの遷移後のサブステート情報ｌｔｓｓｍ＿ｓｔ＿ａｆｔｅｒが格納される。なお、上記のいずれの情報も格納されないビットには、"０"が格納される。

【0047】

図６は、レジスタアクセスのログのフォーマットの一例を示すブロック図である。ログ生成部３４は、調停部３３Ａから受信して記録したアクセス情報を、図６に示すフォーマットのログとして生成する。ログは、１つのアクセス情報毎に、１６バイト（上位バイト群と下位バイト群）の領域を有する。

【0048】

上位バイト群および下位バイト群の最上位ビットは、上位バイト群と下位バイト群とを識別するための識別情報ｎｕｍ［０］が格納される。上位バイト群の識別情報ｎｕｍには、"１"が格納され、下位バイト群の識別情報ｎｕｍには、"０"が格納される。上位バイト群のバイト４－バイト０の５バイトの領域には、カウント値ＣＮＴが４０ビットのカウント情報ｔｉｍｅ＿ｃｎｔ［３９：０］として格納される。

【0049】

下位バイト群のバイト７のビット６には、レジスタアクセスのリードライト情報ｒｗが格納される。リードライト情報ｒｗの"０"は、リードアクセスを示し、リードライト情報ｒｗの"１"は、ライトアクセスを示す。下位バイト群のバイト７のビット５からバイト４のビット０は、アクセスアドレスを示す３０ビットのアドレス情報ａｄｄｒ［２９：０］が格納される。下位バイト群のバイト３－バイト０は、データを示すデータ情報ｄａｔａ［３１：０］が格納される。上位バイト群および下位バイト群の他の領域には、"０"が格納される。

【0050】

以上、第２の実施形態においても、第１の実施形態と同様の効果を得ることができる。さらに、第２の実施形態では、調停部３３Ａは、変化情報またはアクセス情報を受信した場合、変化情報またはアクセス情報にカウント値ＣＮＴを付加、ログ生成部３４は、変化情報およびアクセス情報のそれぞれにログを付加したログを生成する。これにより、ＬＴＳＳＭステートの遷移とレジスタアクセスとが、ログの生成順通りに発生したのか、同時に発生したのかをカウント値ＣＮＴによって判別することができる。この結果、システムＳＹＳの開発者等は、システムＳＹＳのデバッグにおいて、ＰＣＩｅリンクの動作を正確に把握することができ、デバッグ効率を向上することができる。

【0051】

（第３の実施形態）
図７は、本発明の第３の実施形態における電子機器用デバイスの一例を示すブロック図である。図１および図４と同様の要素については、同じ符号を付し、詳細な説明は省略する。図７に示す電子機器用デバイス１００は、図１のデバッグコントローラ３０の代わりにデバッグコントローラ３０Ｂを有する。電子機器用デバイス１００のその他の構成および機能は、図１と同様である。

【0052】

また、この実施形態では、ＣＰＵ２００および電子機器用デバイス１００を含むシステムＳＹＳは、大容量メモリ４００と、大容量メモリ４００と電子機器用デバイス１００とを接続するデータバスＤＢとを有する。また、エンドポイント２０が出力するレジスタアクセス信号を伝送する信号線は、データバスＤＢに接続される。大容量メモリ４００は、ログ生成部３４が生成したログを格納可能な外部メモリの一例である。

【0053】

デバッグコントローラ３０Ｂは、図１のデバッグコントローラ３０に、タイムカウント部３６、メモリインタフェース部３７、内蔵メモリ３８およびＤＭＡ転送部３９を追加している。また、デバッグコントローラ３０Ｂは、図１の調停部３３の代わりに調停部３３Ｂを有し、ログ生成部３４の代わりにログ生成部３４Ｂを有する。状態検出部３１、レジスタアクセス検出部３２、調停部３３Ｂおよびログ生成部３４Ｂは、図１のデバッグコントローラ３０と同様に、ハードウェアにより実現されてもよく、ソフトウェアにより実現されてもよい。

【0054】

メモリインタフェース部３７は、調停部３３Ｂと内蔵メモリ３８とログ生成部３４Ｂとに接続される。ログ生成部３４Ｂは、メモリインタフェース部３７とＤＭＡ転送部３９とに接続される。例えば、内蔵メモリ３８は、ライトポートＷＰとリードポートＲＰとを有するデュアルポートメモリである。ＤＭＡ転送部３９は、データバスＤＢを介して大容量メモリ４００に接続され、ＣＰＵ２００に負荷を掛けずに、大容量メモリ４００にデータ等を高速に転送可能である。タイムカウント部３６は、図４に示すタイムカウント部３６と同様に、電子機器用デバイス１００の起動時からの時間をカウントし、カウントした時間をカウント値ＣＮＴとして調停部３３Ｂに出力する。

【0055】

調停部３３Ｂは、変化情報およびアクセス情報を、メモリインタフェース部３７を介して内蔵メモリ３８に格納する機能を有する。例えば、システムＳＹＳの起動時のフォーマット等の初期化処理により、データバスＤＢを介した大容量メモリ４００へのアクセスがすぐにできない場合がある。大容量メモリ４００がアクセスできない期間、調停部３３Ｂは、状態検出部３１から受信する変化情報とレジスタアクセス検出部３２から受信するアクセス情報との少なくとも一方を内蔵メモリ３８に書き込む書き込み要求をメモリインタフェース部３７に出力する。

【0056】

メモリインタフェース部３７は、受信した書き込み要求に基づいて、変化情報およびアクセス情報の少なくとも一方を含む書き込みコマンドを生成し、生成した書き込みコマンドを内蔵メモリ３８のライトポートＷＰに出力する。そして、変化情報およびアクセス情報の少なくとも一方は、内蔵メモリ３８に書き込まれる。これにより、システムＳＹＳの起動時等で、大容量メモリ４００に変化情報またはアクセス情報を格納できない場合にも、システムＳＹＳの起動中に発生した変化情報またはアクセス情報を欠損することなく保持することができる。

【0057】

一方、システムＳＹＳの起動が完了し、データバスＤＢが使用可能になり、ＤＭＡ転送部３９によるデバッグコントローラ３０Ｂから大容量メモリ４００への情報の書き込みが可能になったとする。この場合、ログ生成部３４Ｂは、データバスＤＢに対するＤＭＡ転送が可能になったことを示す信号をＤＭＡ転送部３９から受信する。また、ログ生成部３４Ｂは、内蔵メモリ３８に保持されている変化情報およびアクセス情報を内蔵メモリ３８から読み出す読み出し要求をメモリインタフェース部３７に出力する。

【0058】

メモリインタフェース部３７は、受信した読み出し要求に基づいて読み出しコマンドを生成して内蔵メモリ３８のリードポートＲＰに出力し、内蔵メモリ３８から変化情報およびアクセス情報を読み出す。メモリインタフェース部３７は、内蔵メモリ３８から読み出した変化情報およびアクセス情報を、読み出し要求の応答としてログ生成部３４Ｂに出力する。

【0059】

なお、調停部３３Ｂは、システムＳＹＳの起動が完了した後、状態検出部３１から受信する変化情報およびレジスタアクセス検出部３２から受信するアクセス情報を調停後、メモリインタフェース部３７を介してログ生成部３４Ｂに出力する機能を有する。ログ生成部３４Ｂは、メモリインタフェース部３７から受信した変化情報およびアクセス情報を、大容量メモリ４００への転送要求とともにＤＭＡ転送部３９に出力する。ＤＭＡ転送部３９は、受信した変化情報およびアクセス情報を、データバスＤＢを介して大容量メモリ４００にＤＭＡ転送する。

【0060】

この実施形態では、システムＳＹＳの起動中に発生する変化情報およびアクセス情報と、システムＳＹＳの起動後に発生する変化情報およびアクセス情報とは、順不同で大容量メモリ４００に転送される。しかしながら、調停部３３Ｂにより変化情報およびアクセス情報に、カウント値ＣＮＴを付加されるため、カウント値ＣＮＴを参照することで、大容量メモリ４００に順不同で書き込まれた変化情報およびアクセス情報の発生時間の順序を判定することができる。

【0061】

ＤＭＡ転送により、大容量メモリ４００に書き込まれた変化情報およびアクセス情報は、データバスＤＢにアクセス可能なシリアルインタフェース等を介して読み出し可能である。このため、システムＳＹＳの開発者等は、システムＳＹＳのデバッグ時に、カウント値ＣＮＴが付加された変化情報を含むログおよびカウント値ＣＮＴが付加されたアクセス情報を含むログを大容量メモリ４００から読み出すことができる。大容量メモリ４００から読み出される変化情報およびアクセス情報は、システムＳＹＳの起動中に発生したものも含まれるため、開発者等は、ＰＣＩｅリンクの動作を正確に把握することができ、デバッグ効率を向上することができる。

【0062】

以上、第３の実施形態においても、第１および第２の実施形態と同様の効果を得ることができる。さらに、第３の実施形態では、デバッグコントローラ３０Ｂにメモリインタフェース部３７と内蔵メモリ３８とが設けられる。これにより、システムＳＹＳの起動時等で、大容量メモリ４００に変化情報またはアクセス情報が格納できない場合にも、システムＳＹＳの起動中に発生した変化情報またはアクセス情報を欠損することなく内蔵メモリ３８に保持することができる。

【0063】

大容量メモリ４００がアクセス可能になった後に、内蔵メモリ３８から大容量メモリ４００に転送される変化情報およびアクセス情報は、カウント値ＣＮＴを含む。このため、大容量メモリ４００に順不同で書き込まれたログに含まれるカウント値ＣＮＴを参照することで、変化情報が示すＬＴＳＳＭステートの遷移の発生時間と、アクセス情報が示すレジスタアクセスの発生時間との順序を判定することができる。

【0064】

（第４の実施形態）
図８は、本発明の第４の実施形態における電子機器用デバイスの一例を示すブロック図である。図１、図４および図７と同様の要素については、同じ符号を付し、詳細な説明は省略する。図８に示す電子機器用デバイス１００は、図７のデバッグコントローラ３０Ｂの代わりにデバッグコントローラ３０Ｃを有する。電子機器用デバイス１００のその他の構成および機能と、ＣＰＵ２００および電子機器用デバイス１００を含むシステムＳＹＳの構成とは、図７と同様である。

【0065】

デバッグコントローラ３０Ｃは、図７のデバッグコントローラ３０Ｂの調停部３３Ｂの代わりに調停部３３Ｃを有し、図７のデバッグコントローラ３０Ｂのログ生成部３４Ｂの代わりにログ生成部３４Ｃを有する。また、デバッグコントローラ３０Ｃは、図７のメモリインタフェース部３７の代わりにメモリインタフェース部３７Ｃを有する。状態検出部３１、レジスタアクセス検出部３２、調停部３３Ｃおよびログ生成部３４Ｃは、図１のデバッグコントローラ３０と同様に、ハードウェアにより実現されてもよく、ソフトウェアにより実現されてもよい。なお、内蔵メモリ３８は、シングルポートメモリでもよい。

【0066】

メモリインタフェース部３７Ｃは、調停部３３Ｃと内蔵メモリ３８とに接続される。ログ生成部３４Ｃは、調停部３３ＣとＤＭＡ転送部３９とに接続される。

【0067】

調停部３３Ｃは、変化情報およびアクセス情報を、メモリインタフェース部３７Ｃを介して内蔵メモリ３８に格納する機能を有する。また、調停部３３Ｃは、内蔵メモリ３８に格納された変化情報およびアクセス情報を、メモリインタフェース部３７Ｃを介して内蔵メモリ３８から読み出す機能を有する。さらに、調停部３３Ｃは、図１の調停部３３と同様に、変化情報およびアクセス情報をログ生成部３４に出力する機能を有する。

【0068】

調停部３３Ｃは、図７に示した調停部３３Ｂと同様に、変化情報とアクセス情報との少なくとも一方を内蔵メモリ３８に書き込む書き込み要求をメモリインタフェース部３７Ｃに出力する。メモリインタフェース部３７Ｃは、受信した書き込み要求に基づいて、変化情報およびアクセス情報の少なくとも一方を含む書き込みコマンドを生成し、生成した書き込みコマンドを内蔵メモリ３８のライトポートＷＰに出力する。そして、変化情報およびアクセス情報の少なくとも一方は、内蔵メモリ３８に書き込まれる。

【0069】

一方、システムＳＹＳの起動が完了し、大容量メモリ４００がアクセス可能になった場合、調停部３３Ｃは、内蔵メモリ３８が保持する変化情報およびアクセス情報を内蔵メモリ３８から読み出す読み出し要求をメモリインタフェース部３７Ｃに出力する。メモリインタフェース部３７Ｃは、受信した読み出し要求に基づいて読み出しコマンドを生成して内蔵メモリ３８に出力し、内蔵メモリ３８から変化情報およびアクセス情報を読み出す。メモリインタフェース部３７Ｃは、内蔵メモリ３８から読み出した変化情報およびアクセス情報を、読み出し要求の応答として調停部３３Ｃに出力する。

【0070】

調停部３３Ｃは、メモリインタフェース部３７Ｃから受信した変化情報およびアクセス情報を、ログ生成部３４Ｃに出力する。また、調停部３３Ｃは、システムＳＹＳの起動が完了した後、状態検出部３１から受信する変化情報およびレジスタアクセス検出部３２から受信するアクセス情報を調停後、ログ生成部３４Ｃに出力する。

【0071】

ログ生成部３４Ｃは、図７に示したログ生成部３４Ｂと同様に、調停部３３Ｃから受信した変化情報およびアクセス情報を、大容量メモリ４００に向けてＤＭＡ転送部３９に出力する。ＤＭＡ転送部３９は、受信した変化情報およびアクセス情報を、データバスＤＢを介して大容量メモリ４００にＤＭＡ転送する。

【0072】

以上、第４の実施形態においても、第１から第３の実施形態と同様の効果を得ることができる。

【0073】

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

【符号の説明】

【0074】

１０ 物理層インタフェース（ＰＨＹ）
２０ エンドポイント
３０、３０Ａ、３０Ｂ、３０Ｃ デバッグコントローラ
３１ 状態検出部
３２ レジスタアクセス検出部
３３、３３Ａ、３３Ｂ、３３Ｃ 調停部
３４、３４Ｂ、３４Ｃ ログ生成部
３５ ログ保持部
３６ タイムカウント部
３７、３７Ｃ メモリインタフェース部
３８ 内蔵メモリ
３９ ＤＭＡ転送部
１００ 電子機器用デバイス
２００ ＣＰＵ
３００ ルートコンプレックス
ＣＮＴ カウント値
ＤＢ データバス
ＳＹＳ システム

【先行技術文献】

【特許文献】

【0075】

【文献】特許第６１２７７６６号公報

【文献】特開２０１４－１８２６７６号公報

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】