特許 7517772 性能強化コンピューティングシステム、半導体基板、コンピュータプログラム、及び、性能強化コンピューティングシステムを操作するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-08

(45)【発行日】2024-07-17

(54)【発明の名称】性能強化コンピューティングシステム、半導体基板、コンピュータプログラム、及び、性能強化コンピューティングシステムを操作するための方法

(51)【国際特許分類】

   G06F 12/00 20060101AFI20240709BHJP

   G06F 9/4401 20180101ALI20240709BHJP

   G06F 12/06 20060101ALI20240709BHJP

   G06F 15/78 20060101ALI20240709BHJP

【ＦＩ】

G06F12/00 550A

G06F9/4401

G06F12/06 515L

G06F15/78 599

【請求項の数】 26

(21)【出願番号】P 2022543389

(86)(22)【出願日】2020-02-24

(65)【公表番号】

(43)【公表日】2023-06-12

(86)【国際出願番号】 CN2020076352

(87)【国際公開番号】W WO2021168601

(87)【国際公開日】2021-09-02

【審査請求日】2023-02-21

(73)【特許権者】

【識別番号】591003943

【氏名又は名称】インテル・コーポレーション

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ウ、ピン

(72)【発明者】

【氏名】チェン、インウェン

(72)【発明者】

【氏名】ジュ、レイ

(72)【発明者】

【氏名】ウ、ゼンロン

(72)【発明者】

【氏名】シュ、タオ

【審査官】後藤 彰

(56)【参考文献】

【文献】特開２０１４－０１６７８２（ＪＰ，Ａ）

【文献】特開２００９－２７７２２３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１８／０１９０３３２（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１７／０１６８８４９（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １２／００

Ｇ０６Ｆ ９／４４０１

Ｇ０６Ｆ １５／７８

Ｇ０６Ｆ １２／０６

(57)【特許請求の範囲】

【請求項1】

性能強化コンピューティングシステムであって、
ネットワークコントローラと、
前記ネットワークコントローラに結合されたプロセッサであって、前記プロセッサが統合メモリを含む、プロセッサと、
前記プロセッサに結合された外部システムメモリと
を備え、
前記統合メモリが、前記プロセッサによって実行されると、前記性能強化コンピューティングシステムに、
起動シーケンス中に前記統合メモリを初期化させ、
前記外部システムメモリのランタイム初期化を行わせる、
実行可能なプログラム命令のセットを含む、
性能強化コンピューティングシステム。

【請求項2】

前記ランタイム初期化を行うために、前記プログラム命令は、実行されると、前記性能強化コンピューティングシステムに、前記起動シーケンスの後に前記外部システムメモリに１つまたは複数のトレーニングコマンドを発行させる、請求項１に記載の性能強化コンピューティングシステム。

【請求項3】

前記プログラム命令は、実行されると、前記性能強化コンピューティングシステムにさらに、
前記１つまたは複数のトレーニングコマンドを更新させ、
更新された前記１つまたは複数のトレーニングコマンドに基づいて前記外部システムメモリの再トレーニングを行わせ、前記再トレーニングは、前記性能強化コンピューティングシステムの再起動を回避する、
請求項２に記載の性能強化コンピューティングシステム。

【請求項4】

前記ランタイム初期化が、オペレーティングシステムドライバを介して行われる、請求項１から３のいずれか１項に記載の性能強化コンピューティングシステム。

【請求項5】

前記プログラム命令は、実行されると、前記性能強化コンピューティングシステムにさらに、ランタイムサービスへの呼び出しを発行させ、前記ランタイム初期化をトリガさせる、請求項１から４のいずれか１項に記載の性能強化コンピューティングシステム。

【請求項6】

前記プログラム命令は、実行されると、前記性能強化コンピューティングシステムにさらに、前記起動シーケンス中の前記ランタイム初期化を回避させる、請求項１から５のいずれか１項に記載の性能強化コンピューティングシステム。

【請求項7】

１つまたは複数の基板と、
前記１つまたは複数の基板に結合されたロジックであって、前記ロジックは、構成可能なロジックまたは固定機能ハードウェアロジックの１つまたは複数で少なくとも部分的に実装され、前記ロジックは、
起動シーケンス中にプロセッサの統合メモリを初期化し、
前記プロセッサに関連付けられた外部システムメモリのランタイム初期化を行うために、前記１つまたは複数の基板に結合されている、ロジックと
を備える半導体装置。

【請求項8】

前記ランタイム初期化を行うために、前記１つまたは複数の基板に結合された前記ロジックは、
前記起動シーケンスの後に１つまたは複数のトレーニングコマンドを前記外部システムメモリに発行し、
前記１つまたは複数のトレーニングコマンドを更新し、
更新された前記１つまたは複数のトレーニングコマンドに基づいて、前記外部システムメモリの再トレーニングを行い、前記再トレーニングは再起動を回避する、
請求項７に記載の半導体装置。

【請求項9】

前記ランタイム初期化が、オペレーティングシステムドライバを介して行われる、請求項７または８に記載の半導体装置。

【請求項10】

前記１つまたは複数の基板に結合された前記ロジックが、前記ランタイム初期化をトリガするためにランタイムサービスへの呼び出しを発行する、請求項７から９のいずれか１項に記載の半導体装置。

【請求項11】

前記１つまたは複数の基板に結合された前記ロジックが、前記起動シーケンス中に前記ランタイム初期化を回避する、請求項７から１０のいずれか１項に記載の半導体装置。

【請求項12】

前記１つまたは複数の基板に結合された前記ロジックが、前記１つまたは複数の基板内に配置されたトランジスタチャネル領域を含む、請求項７から１１のいずれか１項に記載の半導体装置。

【請求項13】

コンピューティングシステムによって実行されると、前記コンピューティングシステムに、
起動シーケンス中にプロセッサの統合メモリを初期化させ、
前記プロセッサに関連付けられた外部システムメモリのランタイム初期化を行わせる、
実行可能なプログラム命令のセットを備える、コンピュータプログラム。

【請求項14】

前記ランタイム初期化を行うために、前記プログラム命令は、実行されると、前記コンピューティングシステムに、前記起動シーケンスの後に前記外部システムメモリへの１つまたは複数のトレーニングコマンドを発行させる、請求項１３に記載のコンピュータプログラム。

【請求項15】

前記プログラム命令は、実行されると、前記コンピューティングシステムにさらに、
前記１つまたは複数のトレーニングコマンドを更新させ、
更新された前記１つまたは複数のトレーニングコマンドに基づいて前記外部システムメモリの再トレーニングを行わせ、前記再トレーニングは、前記コンピューティングシステムの再起動を回避する、
請求項１４に記載のコンピュータプログラム。

【請求項16】

前記ランタイム初期化が、オペレーティングシステムドライバを介して行われる、請求項１３から１５のいずれか１項に記載のコンピュータプログラム。

【請求項17】

前記プログラム命令は、実行されると、前記コンピューティングシステムにさらに、ランタイムサービスへの呼び出しを発行させ、前記ランタイム初期化をトリガさせる、請求項１３から１６のいずれか１項に記載のコンピュータプログラム。

【請求項18】

前記プログラム命令は、実行されると、前記コンピューティングシステムにさらに、前記起動シーケンス中の前記ランタイム初期化を回避させる、請求項１３から１７のいずれか１項に記載のコンピュータプログラム。

【請求項19】

性能強化コンピューティングシステムを操作するための方法であって、前記方法が、
起動シーケンス中にプロセッサの統合メモリを初期化する段階と、
前記プロセッサに関連付けられた外部システムメモリのランタイム初期化を行う段階と
を備える、方法。

【請求項20】

前記ランタイム初期化を行う段階が、前記起動シーケンスの後前記外部システムメモリに１つまたは複数のトレーニングコマンドを発行する段階を有する、請求項１９に記載の方法。

【請求項21】

前記１つまたは複数のトレーニングコマンドを更新する段階と、
更新された前記１つまたは複数のトレーニングコマンドに基づいて前記外部システムメモリの再トレーニングを行う段階であって、前記再トレーニングが、前記性能強化コンピューティングシステムの再起動を回避する、段階と
をさらに備える、請求項２０に記載の方法。

【請求項22】

前記ランタイム初期化が、オペレーティングシステムドライバを介して行われる、請求項１９から２１のいずれか１項に記載の方法。

【請求項23】

前記ランタイム初期化をトリガするためにランタイムサービスへの呼び出しを発行する段階をさらに備える、請求項１９から２２のいずれか１項に記載の方法。

【請求項24】

前記起動シーケンス中に前記ランタイム初期化を回避する段階をさらに備える、請求項１９から２３のいずれか１項に記載の方法。

【請求項25】

請求項１９から２４のいずれか１項に記載の方法を実行するための手段を備える装置。

【請求項26】

請求項１３から１８のいずれか一項に記載のコンピュータプログラムを格納するコンピュータ可読記憶媒体。

【発明の詳細な説明】

【技術分野】

【0001】

実施形態は、一般にメモリトレーニングに関する。より詳細には、実施形態は、実行時に外部メモリトレーニングを実装することに関する。

【背景技術】

【0002】

従来のコンピューティングシステムでは、プロセッサは使用中のデータおよびプログラムを保持するための外部システムメモリとしてＤＲＡＭ（ダイナミックランダムアクセスメモリ）を使用し得る。システムメモリの適切な動作を保証するために、ＢＩＯＳ（基本入力／出力システム）ベースのメモリトレーニングモードは、起動シーケンス中にシステムメモリを初期化およびトレーニングし得る。ＤＲＡＭモジュールのメモリ容量が増加するにつれて、トレーニング時間も増加する傾向があり、その結果、起動時間が長くなる。さらに、ＭＲＣ（メモリ参照コード）の更新（例えば、トレーニングコマンドの修正）を有効にするために、通常、コンピューティングシステムの再起動が必要であり得、再起動によりコンピューティングシステムのアクティブ時間がさらに短縮される。

【図面の簡単な説明】

【0003】

実施形態の様々な利点は、以下の明細書および添付の特許請求の範囲を読み、以下の図面を参照することによって、当業者に明らかになるであろう。

【0004】

【図1】一実施形態による、プロセッサの一例のブロック図である。

【0005】

【図2】一実施形態による、起動シーケンスおよびオペレーティングシステム（ＯＳ）ランタイムの一例を示す図である。

【0006】

【図3】一実施形態による、ランタイム初期化を行うためのランタイムサービスの使用の一例を示す図である。

【0007】

【図4】一実施形態による、性能強化コンピューティングシステムを動作させる方法の一例のフローチャートである。

【0008】

【図5】一実施形態による、メモリ参照コード（ＭＲＣ）更新を行う方法の一例のフローチャートである。

【0009】

【図6】一実施形態による、性能強化コンピューティングシステムの一例のブロック図である。

【0010】

【図7】一実施形態による、半導体パッケージ装置の一例を示す図である。

【0011】

【図8】一実施形態による、プロセッサの一例のブロック図である。

【0012】

【図9】一実施形態による、マルチプロセッサベースのコンピューティングシステムの一例のブロック図である。

【発明を実施するための形態】

【0013】

ここで図１を参照すると、プロセッサ１０が外部システムメモリ１２に結合されているプロセッサ１０が示されている。一実施形態では、外部システムメモリ１２は、例えば、ＤＤＲ４（ダブルデータレート４）同期ＤＲＡＭ（ＳＤＲＡＭ）モジュール、ＤＤＲ５（ダブルデータレート５）ＳＤＲＡＭモジュールなど、ＤＲＡＭメモリモジュール（例えば、デュアルインラインメモリモジュール／ＤＩＭＭ）を含み得る。示されるプロセッサ１０はまた、メモリコントローラ（ＭＣ）１４のセットを使用して、外部システムメモリ１２と通信する。

【0014】

一実施形態では、プロセッサ１０は、例えば、高帯域幅メモリ（ＨＢＭ）などの統合メモリ１６を含む。３次元（３Ｄ）積層ＤＲＡＭ用の高性能ＲＡＭインターフェースであるＨＢＭは、プロセッサ１０が高性能グラフィックアクセラレータ、ネットワークデバイスなどとして動作する場合に特に有用であり得る。したがって、統合メモリ１６は、外部システムメモリ１２よりも実質的に小さいフォームファクタでより少ない電力を使用しながら、より高い帯域幅を達成し得る。さらに、外部システムメモリ１２と比較して、統合メモリ１６のトレーニングは比較的高速で簡単である。一例では、プロセッサ１０および統合メモリ１６は、例えば、合計６４ＧＢ以上のインパッケージメモリを提供する３．２／２．８ＧｈｚのＨＢＭ２Ｅ（ＨＢＭ第２世代進化）メモリの複数のスタック（例えば、４つ）をサポートする。実際、統合メモリ１６のトレーニング時間は、外部システムメモリ１２のトレーニング時間の約１０％であり得る。

【0015】

より詳細に論じるように、プロセッサ１０は、ＢＩＯＳベースのメモリトレーニング中に統合メモリ１６のみを初期化し得て、これにより起動時間が大幅に短縮される。したがって、統合メモリ１６は、システム起動メモリとして使用し得る。ポストメモリシリコン初期化が完了すると、ＯＳ（オペレーティングシステム）は、実行時に外部システムメモリ１２の初期化およびトレーニングを処理し得る。実際、ＭＲＣ更新は、実行時に外部システムメモリ１２を再トレーニングした後に（例えば、コンピューティングシステムの再起動を回避して）有効になり得る。したがって、そのような手法は、より速い起動時間およびＭＲＣ更新によって性能を大幅に向上させ得る。

【0016】

図２は、電源投入イベント２４がプレメモリシリコン初期化２５をトリガし、メモリ初期化２６が続く、起動シーケンス２０およびＯＳランタイム２２を示す。示される例では、メモリ初期化２６は、起動シーケンス２０中に、検出されたメモリインストール３０およびポストメモリシリコン初期化３２が続く、統合メモリの初期化およびトレーニング手順２８を含む。特に注意すべき点は、起動シーケンス２０中に外部システムメモリのトレーニングが行われないことである。したがって、ＯＳランタイム２２に到達するまでの時間は比較的短い。一実施形態では、ＯＳランタイム２２は、１つまたは複数のアプリケーション３６およびＯＳカーネル３８を有するＯＳ環境３４を含む。カーネル３８は、例えば、電力管理ドライバ４０、メモリ管理ドライバ４２および入力ドライバ４４、ならびにファイルシステム４６などのドライバを含み得る。示されるＯＳカーネル３８は、外部メモリおよび初期化ドライバ４８も含み、ドライバ４８は外部システムメモリのランタイム初期化を行う。実行時に外部メモリの初期化を実装することで、起動シーケンス２０を繰り返すことなく、ＭＲＣ更新を有効にすることもできる。

【0017】

図３は、ドライバ４８（図２）の代わりにランタイムサービス５０を使用して、外部メモリの初期化のランタイム初期化を行うことを示す。示される例では、ＯＳ環境５２は、ＯＳランタイムから、ランタイムサービス５０を含むＵＥＦＩ（ユニファイドエクステンシブルファームウェアインターフェース）ランタイム環境５８への呼び出し５６を発行するＯＳカーネル５４を含む。

【0018】

図４は、性能強化コンピューティングシステムを動作させる方法６０を示す。方法６０は、一般に、例えば、既に論じたプロセッサ１０（図１）などのプロセッサで実装され得る。より具体的には、方法６０は、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、ファームウェア、フラッシュメモリなどの機械またはコンピュータ可読記憶媒体に、例えば、プログラマブルロジックアレイ（ＰＬＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、複雑なプログラマブルロジックデバイス（ＣＰＬＤ）など構成可能なロジックに、例えば、特定用途向け集積回路（ＡＳＩＣ）、相補型金属酸化膜半導体（ＣＭＯＳ）、またはトランジスタ－トランジスタロジック（ＴＴＬ）技術、あるいはそれらの任意の組み合わせなどの回路技術を使用する固定機能ハードウェアロジックに記憶されたロジック命令のセット内の１つまたは複数のモジュールとして実装され得る。

【0019】

例えば、方法６０に示される動作を実行するコンピュータプログラムコードは、Ｊａｖａ（登録商標）、Ｓｍａｌｌｔａｌｋ（登録商標）、Ｃ＋＋または同様のものなどのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語などの従来の手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組み合わせで記述され得る。さらに、ロジック命令には、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、状態設定データ、集積回路の構成データ、電子回路をパーソナライズする状態情報、および／またはハードウェア固有のその他の構造構成要素（例えば、ホストプロセッサ、中央処理装置／ＣＰＵ、マイクロコントローラなど）が含まれる場合がある。

【0020】

示される処理ブロック６２は、起動シーケンス中にプロセッサの統合メモリ（例えば、プロセッサ半導体パッケージに統合されたメモリ）を初期化することを可能にする。一実施形態では、ブロック６２は、ＨＢＭを含み得る、統合メモリに１つまたは複数のトレーニングコマンドを発行することを含む。ブロック６４は、プロセッサに関連付けられた外部システムメモリ（例えば、ＤＤＲ４／ＤＤＲ５ ＳＤＲＡＭ）のランタイム初期化を行う。ブロック６４は、起動シーケンスが完了した後、１つまたは複数のトレーニングコマンドを外部システムメモリに発行することを含み得る。一例では、ブロック６４は、ＯＳドライバを介してランタイム初期化を行うことを含む。別の例では、ブロック６４は、ランタイム初期化をトリガおよび／または要求するためにランタイムサービスへの呼び出しを発行することを含む。既に述べたように、ブロック６２は、起動シーケンス中に外部システムメモリの初期化を回避し得る。したがって、示される方法６０は、少なくとも起動時間が大幅に短縮される程度まで性能を向上させる。

【0021】

図５は、ＭＲＣ更新を行う方法７０を示す。方法７０は、一般に、例えば、既に論じたプロセッサ１０（図１）などのプロセッサで実行時に実装され得る。より具体的には、方法７０は、ＲＡＭ、ＲＯＭ、ＰＲＯＭ、ファームウェア、フラッシュメモリなどの機械またはコンピュータ可読記憶媒体に、例えば、ＰＬＡ、ＦＰＧＡ、ＣＰＬＤなど構成可能なロジックに、例えば、ＡＳＩＣ、ＣＭＯＳ、またはＴＴＬ技術、あるいはそれらの任意の組み合わせなどの回路技術を使用する固定機能ハードウェアロジックに記憶されたロジック命令のセット内の１つまたは複数のモジュールとして実装され得る。

【0022】

示される処理ブロック７２は、ＭＲＣ内の１つまたは複数のトレーニングコマンド（例えば、モードレジスタセット／ＭＲＳ、モードレジスタ書き込み／ＭＲＷ、多目的コマンド／ＭＰＣ、コマンドおよびアドレスピンの基準電圧／ＶＲＥＦＣＡなど）を更新することを可能にする。ブロック７２はまた、例えば、メモリタイミングアルゴリズム、マージニング情報など、ＭＲＣ内の他の情報を更新し得る。一実施形態では、ＭＲＣ更新は、例えばページフォールトを介して検出されたメモリエラーに応答して、ポストパッケージリペア（ＰＰＲ）の一部として行われる。そのような場合、ＰＰＲでは、外部システムメモリ内の不良行を冗長行に置き換える必要があり得る。ＭＲＣ更新の別の例には、現在の部分的なミラーメモリサイズの変更が含まれる。ブロック７４で、更新されたトレーニングコマンドに基づいて、外部システムメモリの再トレーニングを行い得、再トレーニングは、コンピューティングシステムの再起動を回避する。したがって、示される方法７０は、より速いＭＲＣ更新によって性能をさらに向上させる。

【0023】

ここで図６に参照すると、性能強化コンピューティングシステム９０が示されている。システム８０は、一般に、コンピューティング機能（例えば、携帯情報端末／ＰＤＡ、ノートブックコンピュータ、タブレットコンピュータ、コンバーチブルタブレット、サーバ）、通信機能（例えば、スマートフォン）、撮像機能（例えば、カメラ、ビデオカメラ）、メディア再生機能（例えば、スマートテレビ／テレビ）、ウェアラブル機能（例えば、時計、アイウェア、ヘッドウェア、フットウェア、装身具）、車両機能（例えば、車、トラック、オートバイ）、ロボット機能（例えば、自律型ロボット）など、またはそれらの任意の組み合わせを有する電子デバイス／プラットフォームの一部であり得る。

【0024】

示される例では、システム８０は、統合メモリ８３（例えば、ＨＢＭ）を有するホストプロセッサ８２（例えば、中央処理装置／ＣＰＵ）およびシステムメモリ８６に結合された統合メモリコントローラ（ＩＭＣ）８４を含む。示されるシステム８０はまた、システムオンチップ（ＳｏＣ）として半導体ダイ９２上にホストプロセッサ８２およびグラフィックスプロセッサ９０と共に実装される入力出力（ＩＯ）モジュール８８を含む。示されるＩＯモジュール８８は、例えば、ディスプレイ９４（例えば、タッチスクリーン、液晶ディスプレイ／ＬＣＤ、発光ダイオード／ＬＥＤディスプレイ）、ネットワークコントローラ９６（例えば、有線および／または無線）、および大容量ストレージ９８（例えば、ハードディスクドライブ／ＨＤＤ、光ディスク、ソリッドステートドライブ／ＳＳＤ、フラッシュメモリ）と通信する。

【0025】

一実施形態では、ホストプロセッサ８２、グラフィックスプロセッサ８０および／またはＩＯモジュール８８は、統合メモリ８３から取得されたプログラム命令１００を実行して、既に論じた、方法６０（図４）および／または方法７０（図５）の１つまたは複数の態様を実行する。したがって、命令１００の実行は、コンピューティングシステムに、起動シーケンス中に統合メモリ８３を初期化させ、外部システムメモリ８６のランタイム初期化を行わせ得る。また、命令１００の実行は、コンピューティングシステム８０に、１つまたは複数のトレーニングコマンドを更新させ、更新された１つまたは複数のトレーニングコマンドに基づいて外部システムメモリ８６の再トレーニングを行わせ得る。一実施形態では、再トレーニングは、コンピューティングシステム８０の再起動を回避する。したがって、示されるコンピューティングシステム８０は、少なくとも起動時間が大幅に短縮され、ＭＲＣ更新がより速く行われる程度まで性能強化されている。

【0026】

図７は、半導体装置２００（例えば、チップ、ダイ、パッケージ）を示す。示される装置２００は、１つまたは複数の基板２０２（例えば、シリコン、サファイア、ヒ化ガリウム）および基板２０２に結合されたロジック２０４（例えば、トランジスタアレイおよびその他の集積回路／ＩＣ構成要素）を含む。一実施形態では、ロジック２０４は、既に論じた、方法６０（図４）および／または方法７０（図５）の１つまたは複数の態様を実装する。したがって、ロジック２０４は、起動シーケンス中にプロセッサの統合メモリを初期化し、外部システムメモリのランタイム初期化を自動的に行い得る。ロジック２０４はまた、１つまたは複数のトレーニングコマンドを更新し、更新された１つまたは複数のトレーニングコマンドに基づいて外部システムメモリの再トレーニングを自動的に行い得る。一実施形態では、再トレーニングは、コンピューティングシステムの再起動を回避する。したがって、示される装置２００は、少なくとも起動時間が大幅に短縮され、ＭＲＣ更新がより速く行われる程度まで性能強化されている。

【0027】

ロジック２０４は、構成可能なロジックまたは固定機能ハードウェアロジックで少なくとも部分的に実装され得る。
一例では、ロジック２０４は、基板２０２内に配置される（例えば、埋め込まれる）トランジスタチャネル領域を含む。したがって、ロジック２０４と基板２０２との間の界面は、急激な接合でなくてもよい。ロジック２０４はまた、基板２０２の初期ウェハ上で成長するエピタキシャル層を含むと考えられ得る。

【0028】

図８は、一実施形態による、プロセッサコア２００を示す。
プロセッサコア２００は、マイクロプロセッサ、組み込みプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ、またはコードを実行するための他のデバイスなどの任意のタイプのプロセッサのコアであり得る。図８には１つのプロセッサコア２００のみが示されているが、処理要素は、代わりに、図８に示されているプロセッサコア２００のうちの２つ以上を含み得る。プロセッサコア２００は、シングルスレッドコアであり得て、少なくとも１つの実施形態では、プロセッサコア２００は、コアごとに２つ以上のハードウェアスレッドコンテキスト（または「ロジックプロセッサ」）を含み得るという点でマルチスレッドであり得る。

【0029】

図８は、プロセッサコア２００に結合されたメモリ２７０も示している。
メモリ２７０は、当業者に知られているか、または別の方法で入手可能な多種多様なメモリ（メモリ階層の様々な層を含む）のいずれかであり得る。
メモリ２７０は、プロセッサコア２００によって実行される１つまたは複数のコード２１３命令を含み得て、コード２１３は、既に論じた、方法６０（図４）および／または方法７０（図５）を実装し得る。プロセッサコア２００は、コード２１３によって示される命令のプログラムシーケンスに従う。各命令は、フロントエンド部分２１０に入り、１つまたは複数のデコーダ２２０によって処理され得る。デコーダ２２０は、その出力として、所定のフォーマットの固定幅マイクロ操作などのマイクロ操作を生成し得るか、元のコード命令を反映する他の命令、マイクロ命令、または制御信号を生成し得る。示されるフロントエンド部分２１０は、一般にリソースを割り当て、変換命令に対応する動作を実行のために待ち行列に入れる、レジスタリネーミングロジック２２５およびスケジューリングロジック２３０も含む。

【0030】

プロセッサコア２００は、実行ユニット２５５－１から２５５－Ｎのセットを有する実行ロジック２５０を含むように示されている。いくつかの実施形態は、特定の機能または機能のセット専用のいくつかの実行ユニットを含み得る。他の実施形態は、１つの実行ユニットのみ、または特定の機能を実行できる１つの実行ユニットを含み得る。示される実行ロジック２５０は、コード命令によって指定された動作を実行する。

【0031】

コード命令によって指定された動作の実行の完了後、バックエンドロジック２６０は、コード２１３の命令をリタイアする。一実施形態では、プロセッサコア２００は、アウトオブオーダ実行を可能にするが、命令のインオーダリタイアメントを必要とする。リタイアメントロジック２６５は、当業者に知られているように、様々な形態（例えば、リオーダバッファ、または同様のもの）を取り得る。このようにして、プロセッサコア２００は、少なくとも、デコーダによって生成された出力、レジスタリネーミングロジック２２５によって利用されるハードウェアレジスタおよびテーブル、および実行ロジック２５０によって修正された任意のレジスタ（図示せず）に関して、コード２１３の実行中に変換される。

【0032】

図８には示されていないが、処理要素は、プロセッサコア２００を有するチップ上の他の要素を含み得る。例えば、処理要素は、プロセッサコア２００と共にメモリ制御ロジックを含み得る。処理要素は、Ｉ／Ｏ制御ロジックを含み得、および／またはメモリ制御ロジックと統合されたＩ／Ｏ制御ロジックを含み得る。処理要素はまた、１つまたは複数のキャッシュを含み得る。

【0033】

ここで図９を参照すると、一実施形態による、コンピューティングシステム１０００の実施形態のブロック図が示されている。図９に示されているのは、第１の処理要素１０７０および第２の処理要素１０８０を含むマルチプロセッサシステム１０００である。２つの処理要素１０７０および１０８０が示されているが、システム１０００の実施形態はまた、そのような処理要素を１つだけ含み得ることを理解されたい。

【0034】

システム１０００は、ポイントツーポイント相互接続システムとして示され、第１の処理要素１０７０および第２の処理要素１０８０は、ポイントツーポイント相互接続１０５０を介して結合される。図９に示す相互接続のいずれかまたはすべては、ポイントツーポイント相互接続ではなく、マルチドロップバスとして実装し得ることを理解されたい。

【0035】

図９に示すように、処理要素１０７０および１０８０のそれぞれは、第１および第２のプロセッサコア（すなわち、プロセッサコア１０７４ａおよび１０７４ｂならびにプロセッサコア１０８４ａおよび１０８４ｂ）を含むマルチコアプロセッサであり得る。そのようなコア１０７４ａ、１０７４ｂ、１０８４ａ、１０８４ｂは、図８に関連して上記で論じたものと同様の方法で命令コードを実行するように構成され得る。

【0036】

各処理要素１０７０、１０８０は、少なくとも１つの共有キャッシュ１８９６ａ、１８９６ｂを含み得る。共有キャッシュ１８９６ａ、１８９６ｂは、それぞれコア１０７４ａ、１０７４ｂおよび１０８４ａ、１０８４ｂなどのプロセッサの１つまたは複数の構成要素によって利用されるデータ（例えば、命令）を記憶し得る。例えば、共有キャッシュ１８９６ａ、１８９６ｂは、プロセッサの構成要素による高速アクセスのために、メモリ１０３２、１０３４に記憶されたデータをローカルにキャッシュし得る。１つまたは複数の実施形態では、共有キャッシュ１８９６ａ、１８９６ｂは、レベル２（Ｌ２）、レベル３（Ｌ３）、レベル４（Ｌ４）、または他のレベルのキャッシュ、最終レベルキャッシュ（ＬＬＣ）、および／またはそれらの組み合わせなど、１つまたは複数の中間レベルのキャッシュを含み得る。

【0037】

２つの処理要素１０７０、１０８０だけが示されているが、実施形態の範囲はそのように限定されないことを理解されたい。他の実施形態では、１つまたは複数の追加の処理要素が、所与のプロセッサに存在し得る。あるいは、処理要素１０７０、１０８０のうちの１つまたは複数は、アクセラレータまたはフィールドプログラマブルゲートアレイなど、プロセッサ以外の要素であり得る。例えば、追加の処理要素は、第１のプロセッサ１０７０と同じ追加のプロセッサ、第１のプロセッサ１０７０とは異種または非対称の追加のプロセッサ、アクセラレータ（例えば、グラフィックスアクセラレータまたはデジタル信号処理（ＤＳＰ）ユニットなど）、フィールドプログラマブルゲートアレイ、または任意のその他の処理要素を含み得る。処理要素１０７０、１０８０の間には、アーキテクチャ、マイクロアーキテクチャ、熱、電力消費特性、および同様のものを含むメリットの測定基準のスペクトルの観点から、様々な差異が存在し得る。これらの差異は、処理要素１０７０、１０８０間の非対称性および異質性として効果的に現れ得る。少なくとも１つの実施形態では、様々な処理要素１０７０、１０８０が同一のダイパッケージ内に存在し得る。

【0038】

第１の処理要素１０７０は、メモリコントローラロジック（ＭＣ）１０７２およびポイントツーポイント（Ｐ－Ｐ）インターフェース１０７６および１０７８をさらに含み得る。同様に、第２の処理要素１０８０は、ＭＣ１０８２およびＰ－Ｐインターフェース１０８６および１０８８を含み得る。図９に示すように、ＭＣの１０７２および１０８２は、プロセッサをそれぞれのメモリ、すなわちメモリ１０３２およびメモリ１０３４に結合し、これらは、それぞれのプロセッサにローカルに取り付けられたメインメモリの一部であり得る。ＭＣ１０７２および１０８２は、処理要素１０７０、１０８０に統合されるように示されているが、代替の実施形態では、ＭＣロジックは、処理要素１０７０、１０８０内に統合されるのではなく、処理要素１０７０、１０８０の外部のディスクリートロジックであり得る。

【0039】

第１の処理要素１０７０および第２の処理要素１０８０は、それぞれＰ－Ｐ相互接続１０７６および１０８６を介してＩ／Ｏサブシステム１０９０に結合され得る。図９に示すように、Ｉ／Ｏサブシステム１０９０は、Ｐ－Ｐインターフェース１０９４および１０９８を含む。さらに、Ｉ／Ｏサブシステム１０９０は、Ｉ／Ｏサブシステム１０９０を高性能グラフィックスエンジン１０３８と結合するインターフェース１０９２を含む。一実施形態では、バス１０４９を使用して、グラフィックスエンジン１０３８をＩ／Ｏサブシステム１０９０に結合し得る。あるいは、ポイントツーポイント相互接続がこれらの構成要素を結合し得る。

【0040】

次に、Ｉ／Ｏサブシステム１０９０は、インターフェース１０９６を介して第１のバス１０１６に結合され得る。一実施形態では、第１のバス１０１６は、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）バス、またはＰＣＩ Ｅｘｐｒｅｓｓバスまたは別の第３世代Ｉ／Ｏインターコネクトバスなどのバスであり得るが、実施形態の範囲はそのように限定されない。

【0041】

図９に示すように、第１のバス１０１６を第２のバス１０２０に結合し得るバスブリッジ１０１８と共に、様々なＩ／Ｏデバイス１０１４（例えば、バイオメトリックスキャナ、スピーカ、カメラ、センサ）を第１のバス１０１６に結合し得る。一実施形態では、第２のバス１０２０は低ピン数（ＬＰＣ）バスであり得る。一実施形態では、例えば、キーボード／マウス１０１２、通信デバイス１０２６、およびコード１０３０を含み得るディスクドライブまたは他の大容量ストレージデバイスなどのデータストレージユニット１０１９を含む、様々なデバイスを第２のバス１０２０に結合し得る。示されるコード１０３０は、既に論じた、方法６０（図４）および／または方法７０（図５）を実装し得て、既に論じた、コード２１３（図８）と同様であり得る。さらに、オーディオＩ／Ｏ１０２４が第２のバス１０２０に結合され得、バッテリ１０１０がコンピューティングシステム１０００に電力を供給し得る。

【0042】

他の実施形態が考えられることに留意されたい。例えば、図９のポイントツーポイントアーキテクチャの代わりに、システムはマルチドロップバスまたは別のそのような通信トポロジを実装し得る。また、図９の要素は、代わりに、図９に示すよりも多いまたは少ない集積チップを使用して分割され得る。

【0043】

他の注意事項および例

【0044】

例１は、ネットワークコントローラと、ネットワークコントローラに結合されたプロセッサとを備える性能強化コンピューティングシステムを含み、プロセッサは、統合メモリと、プロセッサに結合された外部システムメモリとを含み、統合メモリは、プロセッサによって実行されると、コンピューティングシステムに、起動シーケンス中に統合メモリを初期化させ、外部システムメモリのランタイム初期化を行わせる、実行可能なプログラム命令のセットを含む。

【0045】

例２は、例１のコンピューティングシステムを含み、ランタイム初期化を行うために、命令は、実行されると、コンピューティングシステムに、起動シーケンスの後に外部システムメモリに１つまたは複数のトレーニングコマンドを発行させる。

【0046】

例３は、例２のコンピューティングシステムを含み、命令は、実行されると、コンピューティングシステムにさらに、１つまたは複数のトレーニングコマンドを更新させ、更新された１つまたは複数のトレーニングコマンドに基づいて外部システムメモリの再トレーニングを行わせ、再トレーニングは、コンピューティングシステムの再起動を回避する。

【0047】

例４は例１のコンピューティングシステムを含み、ランタイム初期化はオペレーティングシステムドライバを介して行われる。

【0048】

例５は、例１のコンピューティングシステムを含み、命令は、実行されると、コンピューティングシステムにさらに、ランタイムサービスへの呼び出しを発行させ、ランタイム初期化をトリガさせる。

【0049】

例６は、例１から例５のいずれか１つのコンピューティングシステムを含み、命令は、実行されると、コンピューティングシステムにさらに、起動シーケンス中のランタイム初期化を回避させる。

【0050】

例７は、１つまたは複数の基板および１つまたは複数の基板に結合されたロジックを備える半導体装置を含み、ロジックは、構成可能なロジックまたは固定機能ハードウェアロジックの１つまたは複数で少なくとも部分的に実装され、ロジックは、起動シーケンス中にプロセッサの統合メモリを初期化し、プロセッサに関連付けられた外部システムメモリのランタイム初期化を行うために、１つまたは複数の基板に結合される。

【0051】

例８は、例７の装置を含み、ランタイム初期化を行うために、１つまたは複数の基板に結合されたロジックは、起動シーケンスの後に１つまたは複数のトレーニングコマンドを外部システムメモリに発行し、１つまたは複数のトレーニングコマンドを更新し、更新された１つまたは複数のトレーニングコマンドに基づいて、外部システムメモリの再トレーニングを行い、再トレーニングは再起動を回避する。

【0052】

例９は例７の装置を含み、ランタイム初期化はオペレーティングシステムドライバを介して行われる。

【0053】

例１０は、例７の装置を含み、１つまたは複数の基板に結合されたロジックは、ランタイム初期化をトリガするためにランタイムサービスへの呼び出しを発行する。

【0054】

例１１は、例７から例１０のいずれか１つの装置を含み、１つまたは複数の基板に結合されたロジックは、起動シーケンス中にランタイム初期化を回避する。

【0055】

例１２は、例７から例１０のいずれか１つの装置を含み、１つまたは複数の基板に結合されたロジックは、１つまたは複数の基板内に配置されたトランジスタチャネル領域を含む。

【0056】

例１３は、コンピューティングシステムによって実行されると、コンピューティングシステムに、起動シーケンス中にプロセッサの統合メモリを初期化させ、プロセッサに関連付けられた外部システムメモリのランタイム初期化を行わせる、実行可能なプログラム命令のセットを含む少なくとも１つのコンピュータ可読記憶媒体を含む。

【0057】

例１４は、例１３の少なくとも１つのコンピュータ可読記憶媒体を含み、ランタイム初期化を行うために、命令は、実行されると、コンピューティングシステムに、起動シーケンスの後に外部システムメモリへの１つまたは複数のトレーニングコマンドを発行させる。

【0058】

例１５は、例１４の少なくとも１つのコンピュータ可読記憶媒体を含み、命令は、実行されると、コンピューティングシステムにさらに、１つまたは複数のトレーニングコマンドを更新させ、更新された１つまたは複数のトレーニングコマンドに基づいて外部システムメモリの再トレーニングを行わせ、再トレーニングは、コンピューティングシステムの再起動を回避する。

【0059】

例１６は、例１３の少なくとも１つのコンピュータ可読記憶媒体を含み、ランタイム初期化はオペレーティングシステムドライバを介して行われる。

【0060】

例１７は、例１３の少なくとも１つのコンピュータ可読記憶媒体を含み、命令は、実行されると、コンピューティングシステムにさらに、ランタイムサービスへの呼び出しを発行させ、ランタイム初期化をトリガさせる。

【0061】

例１８は、例１３から例１７のいずれか１つの少なくとも１つのコンピュータ可読記憶媒体を含み、命令は、実行されると、コンピューティングシステムにさらに、起動シーケンス中のランタイム初期化を回避させる。

【0062】

例１９は、性能強化コンピューティングシステムを操作する方法を含み、本方法は、起動シーケンス中にプロセッサの統合メモリを初期化する段階と、プロセッサに関連付けられた外部システムメモリのランタイム初期化を行う段階とを備える。

【0063】

例２０は、例１９の方法を含み、ランタイム初期化を行う段階は、起動シーケンスの後に外部システムメモリに１つまたは複数のトレーニングコマンドを発行する段階を含む。

【0064】

例２１は、例２０の方法を含み、１つまたは複数のトレーニングコマンドを更新する段階と、更新された１つまたは複数のトレーニングコマンドに基づいて外部システムメモリの再トレーニングを行う段階をさらに含み、再トレーニングは、コンピューティングシステムの再起動を回避する。

【0065】

例２２は例１９の方法を含み、ランタイム初期化はオペレーティングシステムドライバを介して行われる。

【0066】

例２３は、例１９の方法を含み、ランタイム初期化をトリガするためにランタイムサービスへの呼び出しを発行する段階をさらに含む。

【0067】

例２４は、例１９から例２３のいずれか１つの方法を含み、起動シーケンス中にランタイム初期化を回避する段階をさらに含む。

【0068】

例２５は、例１９から例２４のいずれか１つの方法を実行するための手段を備える装置を含む。

【0069】

したがって、本明細書に記載の技術は、多くのサーバシステムのモジュール設計を活用して、（例えば、サーバシステム内の個別のホストプロセッサおよびＤＩＭＭを使用して、ＯＳでメモリのホットプラグをサポートする）ＤＩＭＭポピュレーションなしでＯＳを起動し得る。世代を追うごとにＤＩＭＭの容量が指数関数的に増加するため、特にサーバプラットフォームでは、本技術は起動時間の増加も防ぐ。

【0070】

実施形態は、すべてのタイプの半導体集積回路（「ＩＣ」）チップでの使用に適用可能である。これらのＩＣチップの例には、限定されないが、プロセッサ、コントローラ、チップセット構成要素、プログラマブルロジックアレイ（ＰＬＡ）、メモリチップ、ネットワークチップ、システムオンチップ（ＳｏＣ）、ＳＳＤ／ＮＡＮＤコントローラＡＳＩＣ、および同様のものが含まれる。また、いくつかの図面では、信号導線を線で表している。より多くの構成信号経路を示すためにいくつかは異なり得、いくつかの構成信号経路を示すために番号ラベルを付け得、および／または主要な情報が流れる向きを示すために１つまたは複数の端部に矢印を付け得る。しかし、これは限定的なやり方で解釈されるべきではない。むしろ、そのような追加の詳細は、回路の理解を容易にするために、１つまたは複数の例示的な実施形態に関連して使用され得る。追加情報を有しているかどうかに関係なく、表された信号線は、実際には、複数の方向に移動し得る１つまたは複数の信号を含み得、任意の適切なタイプの信号スキーム、例えば、差動対、光ファイバ線、および／またはシングルエンド線で実装されたデジタルまたはアナログ線で実装され得る。

【0071】

サイズ／モデル／値／範囲の例が示され得ているが、実施形態はこれに限定されない。
製造技術（例えば、フォトリソグラフィ）が時間とともに成熟するにつれて、より小さなサイズのデバイスが製造されることが期待される。さらに、ＩＣチップおよび他の構成要素への周知の電源／接地接続は、例示および議論を簡単にするために、また実施形態の特定の態様を不明瞭にしないように、図内に示されていても示されていなくてもよい。さらに、実施形態が不明瞭になるのを避けるために、配置をブロック図形式で示し得、また、そのようなブロック図配置の実装に関する詳細は、実施形態が実装されるプラットフォームに大きく依存するという事実を考慮すると、すなわち、そのような詳細は十分に当業者の範囲内にあるはずである。例示的な実施形態を説明するために具体的な詳細（例えば、回路）が記載されている場合、これらの具体的な詳細なしで、またはこれらの具体的な詳細を変更して実施形態を実施できることは当業者には明らかであるはずである。したがって、本説明は、限定ではなく例示と見なされるべきである。

【0072】

「結合」という用語は、当該構成要素間の直接的または間接的な任意のタイプの関係を指すために本明細書で使用され得、電気的、機械的、流体的、光学的、電磁気的、電気機械的または他の接続に適用され得る。さらに、「第１」、「第２」などの用語は、議論を容易にするためにのみ本明細書で使用され得、別段の指示がない限り、特定の時間的または時系列的な意味を持たない。

【0073】

本出願および特許請求の範囲で使用されるように、用語「１つまたは複数」によって結合された項目のリストは、列挙された用語の任意の組み合わせを意味し得る。例えば、「Ａ、Ｂ、またはＣの１つまたは複数」という句は、Ａ、Ｂ、Ｃか、ＡおよびＢか、ＡおよびＣか、ＢおよびＣか、またはＡ、ＢおよびＣを意味し得る。

【0074】

当業者ならば、上記の説明から、実施形態の広範な技術が様々な形態で実施され得ることを理解するであろう。したがって、実施形態は、その特定の例に関連して説明されてきたが、図面、明細書、および以下の特許請求の範囲を検討することにより、当業者には他の修正が明らかになるので、実施形態の真の範囲はそのように限定されるべきではない。
［他の可能な項目］
［項目１］
性能強化コンピューティングシステムであって、
ネットワークコントローラと、
前記ネットワークコントローラに結合されたプロセッサであって、前記プロセッサが統合メモリを含む、プロセッサと、
前記プロセッサに結合された外部システムメモリであって、前記統合メモリが、前記プロセッサによって実行されると、前記コンピューティングシステムに、
起動シーケンス中に前記統合メモリを初期化させ、
前記外部システムメモリのランタイム初期化を行わせる、実行可能なプログラム命令のセットを含む、外部システムメモリと
を備える性能強化コンピューティングシステム。
［項目２］
前記ランタイム初期化を行うために、前記命令は、実行されると、前記コンピューティングシステムに、前記起動シーケンスの後に前記外部システムメモリに１つまたは複数のトレーニングコマンドを発行させる、項目１に記載のコンピューティングシステム。
［項目３］
前記命令は、実行されると、前記コンピューティングシステムにさらに、
前記１つまたは複数のトレーニングコマンドを更新させ、
更新された前記１つまたは複数のトレーニングコマンドに基づいて前記外部システムメモリの再トレーニングを行わせ、前記再トレーニングは、前記コンピューティングシステムの再起動を回避する、項目２に記載のコンピューティングシステム。
［項目４］
前記ランタイム初期化が、オペレーティングシステムドライバを介して行われる、項目１に記載のコンピューティングシステム。
［項目５］
前記命令は、実行されると、前記コンピューティングシステムにさらに、ランタイムサービスへの呼び出しを発行させ、前記ランタイム初期化をトリガさせる、項目１に記載のコンピューティングシステム。
［項目６］
前記命令は、実行されると、前記コンピューティングシステムにさらに、前記起動シーケンス中の前記ランタイム初期化を回避させる、項目１から５のいずれか１項に記載のコンピューティングシステム。
［項目７］
１つまたは複数の基板と、
前記１つまたは複数の基板に結合されたロジックであって、前記ロジックは、構成可能なロジックまたは固定機能ハードウェアロジックの１つまたは複数で少なくとも部分的に実装され、前記ロジックは、
起動シーケンス中にプロセッサの統合メモリを初期化し、
前記プロセッサに関連付けられた外部システムメモリのランタイム初期化を行うために、前記１つまたは複数の基板に結合されている、ロジックと
を備える半導体装置。
［項目８］
前記ランタイム初期化を行うために、前記１つまたは複数の基板に結合された前記ロジックは、
前記起動シーケンスの後に１つまたは複数のトレーニングコマンドを前記外部システムメモリに発行し、
前記１つまたは複数のトレーニングコマンドを更新し、
更新された前記１つまたは複数のトレーニングコマンドに基づいて、前記外部システムメモリの再トレーニングを行い、前記再トレーニングは再起動を回避する、項目７に記載の装置。
［項目９］
前記ランタイム初期化が、オペレーティングシステムドライバを介して行われる、項目７に記載の装置。
［項目１０］
前記１つまたは複数の基板に結合された前記ロジックが、前記ランタイム初期化をトリガするためにランタイムサービスへの呼び出しを発行する、項目７に記載の装置。
［項目１１］
前記１つまたは複数の基板に結合された前記ロジックが、前記起動シーケンス中に前記ランタイム初期化を回避する、項目７から１０のいずれか１項に記載の装置。
［項目１２］
前記１つまたは複数の基板に結合された前記ロジックが、前記１つまたは複数の基板内に配置されたトランジスタチャネル領域を含む、項目７から１０のいずれか１項に記載の装置。
［項目１３］
コンピューティングシステムによって実行されると、前記コンピューティングシステムに、
起動シーケンス中にプロセッサの統合メモリを初期化させ、
前記プロセッサに関連付けられた外部システムメモリのランタイム初期化を行わせる、実行可能なプログラム命令のセットを備える、少なくとも１つのコンピュータ可読記憶媒体。
［項目１４］
前記ランタイム初期化を行うために、前記命令は、実行されると、前記コンピューティングシステムに、前記起動シーケンスの後に前記外部システムメモリへの１つまたは複数のトレーニングコマンドを発行させる、項目１３に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１５］
前記命令は、実行されると、前記コンピューティングシステムにさらに、
前記１つまたは複数のトレーニングコマンドを更新させ、
更新された前記１つまたは複数のトレーニングコマンドに基づいて前記外部システムメモリの再トレーニングを行わせ、前記再トレーニングは、前記コンピューティングシステムの再起動を回避する、項目１４に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１６］
前記ランタイム初期化が、オペレーティングシステムドライバを介して行われる、項目１３に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１７］
前記命令は、実行されると、前記コンピューティングシステムにさらに、ランタイムサービスへの呼び出しを発行させ、前記ランタイム初期化をトリガさせる、項目１３に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１８］
前記命令は、実行されると、前記コンピューティングシステムにさらに、前記起動シーケンス中の前記ランタイム初期化を回避させる、項目１３から１７のいずれか１項に記載の少なくとも１つのコンピュータ可読記憶媒体。
［項目１９］
性能強化コンピューティングシステムを操作するための方法であって、前記方法が、
起動シーケンス中にプロセッサの統合メモリを初期化する段階と、
前記プロセッサに関連付けられた外部システムメモリのランタイム初期化を行う段階と
を備える、方法。
［項目２０］
前記ランタイム初期化を行う段階が、前記起動シーケンスの後前記外部システムメモリに１つまたは複数のトレーニングコマンドを発行する段階を有する、項目１９に記載の方法。
［項目２１］
前記１つまたは複数のトレーニングコマンドを更新する段階と、
更新された前記１つまたは複数のトレーニングコマンドに基づいて前記外部システムメモリの再トレーニングを行う段階であって、前記再トレーニングが、前記コンピューティングシステムの再起動を回避する段階と
をさらに備える項目２０に記載の方法。
［項目２２］
前記ランタイム初期化が、オペレーティングシステムドライバを介して行われる、項目１９に記載の方法。
［項目２３］
前記ランタイム初期化をトリガするためにランタイムサービスへの呼び出しを発行する段階をさらに備える、項目１９に記載の方法。
［項目２４］
前記起動シーケンス中に前記ランタイム初期化を回避する段階をさらに備える、項目１９から２３のいずれか１項に記載の方法。
［項目２５］
項目１９から２３のいずれか１項に記載の方法を実行するための手段を備える装置。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】