特許 7527377 ミラーを備えた有機発光ダイオード（ＯＬＥＤ）ディスプレイデバイス及びそれを作製するための方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-07-25

(45)【発行日】2024-08-02

(54)【発明の名称】ミラーを備えた有機発光ダイオード（ＯＬＥＤ）ディスプレイデバイス及びそれを作製するための方法

(51)【国際特許分類】

   H10K 50/85 20230101AFI20240726BHJP

   G09F 9/30 20060101ALI20240726BHJP

   G09F 9/00 20060101ALI20240726BHJP

   H10K 50/10 20230101ALI20240726BHJP

   H10K 59/10 20230101ALI20240726BHJP

   H10K 59/80 20230101ALI20240726BHJP

   H10K 71/60 20230101ALI20240726BHJP

【ＦＩ】

H10K50/85

G09F9/30 365

G09F9/00 338

H10K50/10

H10K59/10

H10K59/80

H10K71/60

【請求項の数】 15

(21)【出願番号】P 2022544183

(86)(22)【出願日】2021-01-19

(65)【公表番号】

(43)【公表日】2023-03-27

(86)【国際出願番号】 US2021014012

(87)【国際公開番号】W WO2021150526

(87)【国際公開日】2021-07-29

【審査請求日】2022-09-16

(31)【優先権主張番号】62/964,633

(32)【優先日】2020-01-22

(33)【優先権主張国・地域又は機関】US

【前置審査】

(73)【特許権者】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ユ， ガン

(72)【発明者】

【氏名】チェン， チャン－チア

(72)【発明者】

【氏名】リン， ワン－ユ

(72)【発明者】

【氏名】バン， ヒョンスン

(72)【発明者】

【氏名】シュ， リソン

(72)【発明者】

【氏名】クワク， ビョン スン

(72)【発明者】

【氏名】フィッサー， ロバート ヤン

【審査官】藤岡 善行

(56)【参考文献】

【文献】米国特許出願公開第２０１７／０３５８７７９（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｋ ５０／００ － ９９／００

(57)【特許請求の範囲】

【請求項1】

有機発光ダイオード（ＯＬＥＤ）構造を製造するための方法であって、
下部金属層及び上部金属層を含む金属積層体を、基板上にＯＬＥＤ構造のピクセルを画定するウェル構造の上方に堆積することと、
２トーンマスクを使用してリソグラフィプロセスを実施して、前記金属積層体上に２トーンフォトレジスト層を形成することと、
第１のトーンを有する前記フォトレジスト層の一部を除去して、前記ウェル構造の外側の前記金属積層体の領域を露出させることと、
前記フォトレジスト層をマスクとして使用して、前記ウェル構造の外側の前記金属積層体の一部を除去することと、
第２のトーンを有する前記フォトレジスト層の一部を除去して、前記ウェル構造の側壁に対応する前記金属積層体の領域を露出させることと、
前記フォトレジスト層をマスクとして使用して、前記ウェル構造の底部に対応するエリアの上方の前記上部金属層を保護しながら、前記ウェル構造の前記側壁上の前記上部金属層の一部を除去することと、
前記ウェル構造の前記底部に対応する前記エリアに下部電極が作成され、かつ前記側壁に対応するエリアに誘電体パッシベーション層が作成されるように、少なくとも１つの露出した表面を酸化させることとを含む、方法。

【請求項2】

露出した表面を酸化させることが、前記側壁上の前記下部金属層の一部を酸化させて、前記誘電体パッシベーション層を形成することを含む、請求項１に記載の方法。

【請求項3】

前記フォトレジスト層が、前記ウェル構造の前記底部の上方の前記上部金属層の一部の酸化をブロックする、請求項２に記載の方法。

【請求項4】

前記ウェル構造の前記底部の上方の前記領域から前記フォトレジスト層を剥離して、前記酸化の後に前記下部電極を提供する前記上部金属層を露出させることを含む、請求項３に記載の方法。

【請求項5】

前記ウェル構造の前記底部の上方の前記領域から前記フォトレジスト層を剥離して、前記酸化の前に前記上部金属層を露出させることを含む、請求項２に記載の方法。

【請求項6】

前記酸化が、前記上部金属層を酸化させて、前記下部電極を提供する導電性金属酸化物を形成する、請求項５に記載の方法。

【請求項7】

ＯＬＥＤ積層体を少なくとも前記下部電極の上方に堆積することと、屈折率整合充填材料で前記ウェル構造を少なくとも部分的に充填して、前記ウェル構造に光抽出層を提供することとをさらに含む、請求項１に記載の方法。

【請求項8】

前記光抽出層及び前記誘電体パッシベーション層が、整合する屈折率を有する、請求項７に記載の方法。

【請求項9】

前記ウェル構造の側壁に対応する前記金属積層体の前記領域を露出させた後に、前記上部金属層の外側エッジの前記下部金属層の一部を除去することを含む、請求項１に記載の方法。

【請求項10】

前記上部金属層の前記外側エッジの前記下部金属層の前記一部を除去することが、前記ウェル構造の前記側壁上の前記上部金属層の一部を除去する間のウェットエッチングを含む、請求項９に記載の方法。

【請求項11】

ディスプレイのピクセルを提供するための有機発光ダイオード（ＯＬＥＤ）デバイスであって、
基板と、
前記基板上のウェル構造であって、側壁及び床を備えた凹部を含むウェル構造と、
前記ウェル構造の前記床及び前記側壁を覆う下部金属層と、
前記ウェル構造の前記床を覆うとともに前記下部金属層と接触する、前記下部金属層上の上部導電層であって、前記側壁と前記床との交点の周りに外側エッジを有する、上部導電層と、
前記上部導電層を覆うことなく前記ウェル構造の前記側壁を覆う前記下部金属層の酸化物で形成された誘電体層と、
前記ウェル構造の少なくとも前記床を覆うＯＬＥＤ層の積層体であって、前記上部導電層が前記ＯＬＥＤ層の積層体用の電極を提供する、ＯＬＥＤ層の積層体と、
前記ＯＬＥＤ層の積層体及び前記誘電体層の上方の前記ウェル構造内の光抽出層（ＬＥＬ）と
を含む、ＯＬＥＤデバイス。

【請求項12】

上部導電層が、前記下部金属層の導電性金属酸化物である、請求項１１に記載のデバイス。

【請求項13】

前記下部金属層が、前記側壁上にミラーを提供する、請求項１１に記載のデバイス。

【請求項14】

前記上部導電層が、前記ディスプレイのピクセル用の薄膜トランジスタ（ＴＦＴ）ドライバの金属電極の上方に作成される、請求項１１に記載のデバイス。

【請求項15】

前記ＯＬＥＤ層の積層体と前記光抽出層（ＬＥＬ）との間にＵＶブロッキング層をさらに含む、請求項１１に記載のデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、有機発光ダイオード（ＯＬＥＤ）ディスプレイデバイスの製造に関する。

【背景技術】

【0002】

有機ＥＬ（有機エレクトロルミネッセント）ダイオードとしても知られる有機発光ダイオード（ＯＬＥＤ又は有機ＬＥＤ）は、発光エレクトロルミネセント層が、電流に応答して発光する有機化合物の膜である、発光ダイオード（ＬＥＤ）である。この有機層は、２つの電極の間にあり、典型的には、これらの電極のうちの少なくとも１つは透明である。ＯＬＥＤは、テレビスクリーン、コンピュータモニタ、ポータブルシステム、例えば、スマートウォッチ、スマートフォン、携帯ゲーム操作器、ＰＤＡ、及びラップトップなどのデバイスのデジタルディスプレイを作成するために使用される。

【0003】

ＯＬＥＤディスプレイは、パッシブマトリックス（ＰＭＯＬＥＤ）又はアクティブマトリックス（ＡＭＯＬＥＤ）制御スキームで駆動され得る。ＰＭＯＬＥＤスキームでは、ディスプレイ中の各列（及びライン）は、一つずつ連続して制御され、その一方、ＡＭＯＬＥＤ制御は、薄膜トランジスタのバックプレーンを使用して、各個別のピクセルに直接アクセスしてオン又はオフを切り替え、より高速な応答、より高い解像度、及びより大きなディスプレイサイズを可能にする。

【0004】

ＡＭＯＬＥＤディスプレイは、従来のＬＣＤディスプレイと比較して、高いピクセル密度、優れた画質、及び薄いフォームファクタで魅力的である。ＡＭＯＬＥＤディスプレイは、薄膜プロセスで薄くて柔軟な基板上に作成できる自己発光デバイスであり、ＬＣＤディスプレイで使用されるようなバックライトを必要としない。ＬＣＤデバイスよりも優れた電力効率に加えて、ＡＭＯＬＥＤデバイスは、「点灯時に電力のみを消費する」及び「発光強度に対応して必要な電力のみを消費する」などの特徴で注目されている。よって、ＡＭＯＬＥＤディスプレイは、バッテリ駆動のポータブル製品にとって魅力的なディスプレイ技術と見なされてきた。

【発明の概要】

【0005】

一態様では、有機発光ダイオード（ＯＬＥＤ）構造を製造するための方法は、下部金属層及び上部金属層を含む金属積層体を、基板上にＯＬＥＤ構造のピクセルを画定するウェル構造の上方に堆積することと、２トーンマスクを使用してリソグラフィプロセスを実施して、金属積層体上に２トーンフォトレジスト層を形成することと、第１のトーンを有するフォトレジスト層の一部を除去して、ウェル構造の外側の金属積層体の領域を露出させることと、フォトレジスト層をマスクとして使用してウェル構造の外側の金属積層体の一部を除去することと、第２のトーンを有するフォトレジスト層の一部を除去して、ウェル構造の側壁に対応する金属積層体の領域を露出させることと、フォトレジスト層をマスクとして使用して、ウェル構造の底部に対応するエリアの上方の上部金属層を保護しながら、ウェル構造の側壁上の上部金属層の一部を除去することと、ウェル構造の底部に対応するエリアに下部電極が作成され、かつ側壁に対応するエリアに誘電体パッシベーション層が作成されるように、少なくとも１つの露出した表面を酸化させることとを含む。

【0006】

実装形態は、以下の特徴のうちの１つ又は複数を含み得る。下部金属層は、側壁上にミラーを提供し得る。各下部電極は、ＯＬＥＤ構造のピクセル用に薄膜トランジスタ（ＴＦＴ）ドライバの金属電極の上方に作成され得る。下部金属層は、アルミニウム、ＡｌＮｄ、又はアルミニウム合金であり得る。下部金属層は、Ｉｎ、Ｚｎ、Ｔｉ、Ｔａ、Ｓｎ、Ｍｏ、Ｎｉ、Ｎｂ、Ｃｕ、Ｍｇ、又はそれらの金属合金を含み得る。金属積層体を堆積することは、スパッタリングプロセスを含み得る。

【0007】

別の態様では、ディスプレイのピクセルを提供するための有機発光ダイオード（ＯＬＥＤ）デバイスは、基板と、基板上のウェル構造であって、側壁及び床を備えた凹部を有するウェル構造と、ウェルの少なくとも床を覆うＯＬＥＤ層の積層体と、ＯＬＥＤ層の積層体の上方のウェル内の光抽出層（ＬＥＬ）とを含む。ピクセルは、側壁上のミラーによって寸法的に画定され、側壁上のミラーは、ＯＬＥＤピクセルに基づくＯＬＥＤデバイスが１インチあたり１０００ピクセル（ＰＰＩ）超のピクセルを有するように、８ｕｍ内の外寸法を有する。

【0008】

別の態様では、ディスプレイのピクセルを提供するための有機発光ダイオード（ＯＬＥＤ）デバイスは、基板と、基板上のウェル構造であって、側壁及び床を備えた凹部を有するウェル構造と、ウェルの床及び側壁を覆う下部金属層と、ウェルの床を覆うとともに下部金属層と接触する、下部金属層上の上部導電層であって、側壁と床との交点の周りに外側エッジを有する、上部導電層と、上部導電層を覆うことなくウェルの側壁を覆う下部金属層の酸化物で形成された誘電体層と、ウェルの少なくとも床を覆うＯＬＥＤ層の積層体であって、上部導電層がＯＬＥＤ層の積層体用の電極を提供する、ＯＬＥＤの積層体と、ＯＬＥＤ層の積層体と誘電体層の上方のウェル内の光抽出層（ＬＥＬ）とを含む。

【0009】

利点には、限定されないが、以下の１つ又は複数が含まれ得る。

【0010】

外部光効率が改善されたＯＬＥＤディスプレイを実現するには、頂部発光ＯＬＥＤデバイスの下部電極と周辺ミラーを製造するために、さらに２つのリソグラフィパターニングプロセス工程が必要になる場合がある。製造プロセスは、反射性の下部ピクセル電極とそれを取り囲むミラーを実現するために、単一堆積及びリソグラフィのパターニング工程を使用することによって簡素化することができる。ミラーエリア上方の誘電体コーティングは、上部電極と下部電極の間に挟まれたＯＬＥＤ積層体層の光学指数と一致する光学指数を有する、下にある金属ミラーの表面酸化に基づく場合がある。この方法の自己整合の性質により、フォトリソグラフィプロセスが不要になる場合がある（よって、マスクの整列とエッチングに伴う歩留まりの損失がなくなる場合がある）。本開示に記載される自己整合構造及び方法は、凹型ウェルを小さい寸法で作製することを可能にし、よってＯＬＥＤディスプレイをより高いピクセル密度で動作させることができる。

【0011】

本明細書に記載された主題の１つ又は複数の態様の詳細は、添付の図面及び以下の記載で説明される。その他の特徴、態様、及び利点は、本記載、図面、及び特許請求の範囲から自明となろう。

【図面の簡単な説明】

【0012】

【図1A】屈折率整合材料のパターン化／構造化光抽出層を有する頂部発光ＯＬＥＤピクセルの断面図の例を示す。

【図1B】屈折率整合材料のパターン化／構造化光抽出層を有する頂部発光ＯＬＥＤピクセルの断面図の例を示す。

【図1C】屈折率整合材料のパターン化／構造化光抽出層を有する頂部発光ＯＬＥＤピクセルのアレイの断面図の例を示す。

【図2A】パターン化／構造化光抽出層の下のＵＶブロッキング層を有する頂部発光ＯＬＥＤピクセルの断面図の例を示す。

【図2B】薄膜トランジスタドライバに連結された頂部発光ＯＬＥＤピクセルの断面図の例を示す。

【図3A】下部電極及び周辺ミラーを有するＯＬＥＤピクセルの断面図を示す。

【図3B】下部電極及び周辺ミラーを有するＯＬＥＤピクセルの例の上面図を示す。

【図4A】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造する例の断面図を示す。

【図4B】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造する例の断面図を示す。

【図4C】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造する例の断面図を示す。

【図4D】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造する例の断面図を示す。

【図5A】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造する別の例の断面図を示す。

【図5B】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造する別の例の断面図を示す。

【図5C】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造する別の例の断面図を示す。

【図5D】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造する別の例の断面図を示す。

【図6A】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造するさらに別の例の断面図を示す。

【図6B】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造するさらに別の例の断面図を示す。

【図6C】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造するさらに別の例の断面図を示す。

【図6D】本開示のいくつかの実装形態による、ＯＬＥＤピクセル内の下部電極及び周辺ミラーを製造するさらに別の例の断面図を示す。

【図7】本開示のいくつかの実装形態による、薄膜トランジスタ（ＴＦＴ）ドライバの上部に製造されたＯＬＥＤピクセルの例を示す。

【図8A】本開示のいくつかの実装形態による、複数のベースユニットを有するＯＬＥＤピクセルを示す。

【図8B】本開示のいくつかの実装形態による、複数のベースユニットを有するＯＬＥＤピクセルを示す。

【発明を実施するための形態】

【0013】

様々な図面における類似の参照記号は、類似の要素を示している。

【0014】

ＯＬＥＤは、２つの電極間に挟まれた発光有気層を含む有機層の積層体を有する２端子薄膜デバイスである。電極のうちの少なくとも１つは透明であり、よって、放射された光の通過を可能にする。典型的には、カプセル化又はパッシベーションは、ＯＬＥＤ積層体をカバーする。ＯＬＥＤ積層体とその上のカプセル化又はパッシベーション層との光学パラメータの不一致により、大幅な効率の低下が発生する可能性がある。さらに、平面層の積層体を有する従来のデバイス構成では、かなりの光が支持基板に吸収され得るか、又は低角度で発せられる。

【0015】

内部量子効率（ＩＱＥ）は、変換された光子の数と入力電子の数の比を定量化するが、外部量子効率（ＥＱＥ）は、入力電子の数から変換された放出及び抽出された光子の数の比を示す。これに関連して、ＩＱＥはほぼ完璧であるが、大量の発光が、ＯＬＥＤディスプレイ内部に捕捉され得るか、又は水平方向（基板に平行）に沿って導波され得るため、ＥＱＥは理想からはほど遠い可能性がある。一例では、理想的なＩＱＥ（たとえば、リン光材料の場合は約１００％）でも、従来のデバイス構成の商用ＯＬＥＤでは約２０～２５％のＥＱＥが実現された。出力放射による光エネルギー損失に加えて、内部に捕捉された光は隣接するピクセルに導波され、正面に散乱する可能性があり、「光漏れ」又は「光クロストーク」を引き起こし、ディスプレイの鮮明さ及びコントラストを低下させる。

【0016】

図１Ａから１Ｃを参照すると、この問題に対する１つの解決策は、ウェル構造１０３内に、ウェルの底部１０３Ｂ及び斜めの側壁１０３Ａの部分に沿ったミラーと、ウェルを充填するパターン化光抽出層１０８とを有する、ＯＬＥＤ積層体を形成することである。上面発光ＯＬＥＤ構造の例が、図１Ａ及び１Ｂに示される。ＯＬＥＤ構造は、支持基板１００上に形成され、支持基板１００は、場合によっては、製造プロセスの後に除去され得る。

【0017】

ウェルは、支持基板１００の上方に配置される誘電体ピクセル画定層（ＰＤＬ）１１１内の凹部によって提供され得る。１つ又は複数の薄膜トランジスタ（ＴＦＴ）で作製されたピクセル駆動回路が基板１００上に形成された後に、ピクセル画定層（ＰＤＬ）１１１が形成され得る。ＰＤＬ１１１は、ポリマー材料であり得、例えば、フォトレジスト材料の層を堆積することにより、形成され得る。ポリマー材料の層は、その後、選択的にパターン化されて、ウェルを提供する凹部を形成する。上面ＰＤＬは、デバイス内の個別のＯＬＥＤサブピクセルを分離するプラトーを提供する。

【0018】

導電性アノード１０１は、ウェル構造１０３の底部又はウェル構造１０３より下に形成される。アノード１０１は、ウェルの斜めの側壁１０３Ａの一部の上方に延びることができる。アノード１０１は、銀及び／又は別の反射性導電性材料であり得るか、又は導電性光反射性材料でコーティングされた導電性非反射性材料由来であり得る。いくつかの実装形態では、アノード１０１は、ミラーとして機能するのに十分反射性である。

【0019】

アノード１０１は、ＰＤＬ１１１より前に処理され、薄膜トランジスタ（ＴＦＴ）が基板１００上に形成された後に形成され得る。例えば、薄膜トランジスタは、トランジスタのゲート、ドレイン、及びソース領域のための導電性端子を含むことができる。ここでは、アノード１０１は、ＴＦＴの上方に配置され、例えば誘電体層を通る導電性バイアスによって、ＴＦＴのドレインと電気的に接触して配置され得る。

【0020】

図１Ａ及び１Ｂに示すように、アノード１０１は、ピクセル画定層（ＰＤＬ）１１１が堆積され、パターン化された後に、形成され得る。アノード１０１の一部は、斜めの側壁１０３Ａの上方に、ＰＤＬ傾斜の領域内、例えば、エリア１０１Ａ内などに、部分的又は完全に延びることができる。よって、アノード１０１は、凹部の上部（すなわち、プラトーの上部）から離間されている。結果として、アノード１０１によって提供されたミラーは、斜めの側壁１０３Ａの上方に部分的又は完全に延びることができる。

【0021】

あるいは、アノード１０１は、ＰＤＬ１１１より前に堆積され得る。アノード１０１の一部は、ピクセル画定層（ＰＤＬ）１１１の下方に延びることができる。例えば、アノード２０２は、平坦な底部領域１０３Ｂのエリアのみに堆積され得る。この場合、ウェルの底部１０３Ｂをカバーし、斜めの側壁１０３Ａの上方に部分的又は完全に延びる、別個のミラー層が形成され得る。

【0022】

アノード１０１がＰＤＬ１１１の上方に形成されると仮定すると、透明な誘電体層１０２は、アノード１０１の一部の上方、及びＰＤＬ１１１の露光部分の上方に形成され得る。誘電体層１０２の開孔は、ＯＬＥＤの発光エリアを画定することになる。誘電体層１０２は、フォトレジストタイプの材料を使用して形成され得る。図示されているように、誘電体層１０２は、ウェルの底部１０３Ｂの外側エッジで、及び斜めの側壁１０３Ａ上で、アノード１０１をカバーすることができる。しかし、ウェルの底部１０３Ｂ内への誘電体層１０２の延びは、通常最小限に抑えられる。

【0023】

発光ゾーン１０７を含むＯＬＥＤ層積層体１０４は、アノード１０１の上方に形成される。例えば上面発光ＯＬＥＤ積層体中の、ＯＬＥＤ層積層体１０４は、電子注入層（ＥＩＬ）、電子移送層、孔ブロッキング層、発光層（ＥＭＬ）、電子ブロッキング層（ＥＢＬ）、孔移送層（ＨＴＬ）、及び孔注入層（ＨＩＬ）を含み得るが、これは可能な層のセットの１つに過ぎない。ＯＬＥＤ積層体１０４の最下層は、直接、又はアノード上に配置された導電性ミラー層を通じてのいずれかで、アノード１０１と電気的に接触している。誘電体層１０２の開孔を通じて露出したアノード１０１の領域の上方の発光層（ＥＭＬ）の一部は、発光ゾーン１０７を提供し得る。

【0024】

別の透明な電極１０６、例えばカソードは、ＯＬＥＤ積層体１０４の上方に形成され得る。ＯＬＥＤ積層体１０４の上部層は、カソード１０６と電気的に接触している。

【0025】

キャッピング層（ＣＰＬ）は、カソード１０６の上部に置くことができる。ＣＰＬは、典型的には、非ＥＭＬ ＯＬＥＤ層と同様の有機材料である。ＣＰＬ層上には、パッシベーション層が堆積され得る。

【0026】

電極１０６は、ディスプレイ全体をカバーし、すべてのピクセルに接続する連続する層であり得る。それと比較して、各ＯＬＥＤの独立した制御が達成され得るように、アノード１０１は連続的に作製されていない。これはサブピクセルの制御を可能にし、各ピクセルは、異なる色の３つのサブピクセル、例えば、Ｒ、Ｇ、及びＢを含み得る。

【0027】

アノード１０１が側壁ミラー（例えば、ＰＤＬの傾斜に沿って堆積される）として機能する実装形態では、発光エリアは、そのような側壁ミラーの上方に誘電体層１０２を置くことによってさらに制御され得る。誘電体層１０２の範囲は変化し得る。通常、ＯＬＥＤ発光は、層の厚さに大きく依拠する。誘電体層１０２は、側壁上に形成されたＯＬＥＤ構造からの発光を抑制することを可能にし（デバイス製造中）、一方、ウェルの側壁と底部との間の厚さの差は、発光スペクトル及び色座標を含む、一貫性のない発光特性をもたらし得る。

【0028】

ＯＬＥＤ構造は、ウェル構造１０３の凹型エリアの内部に配置される屈折率整合充填材料１０８をさらに有する。屈折率整合充填材料／層の上面１０８ａは、平坦（図１Ａを参照）又は湾曲／非平坦（図１Ｂ）であり得る。適切なデバイス設計により、ＯＬＥＤ発光ゾーン及び光抽出層の周囲にミラーを導入することにより（凹面の屈折率整合材料を介して）、ＥＱＥは、従来のＯＬＥＤ設計から２～３倍改善され得る。結果として、ポータブルアプリケーションにおけるＯＬＥＤディスプレイの電力消費は２から３倍削減することができる。これにより、タッチスクリーン、電話、パッド、及びラップトップなどの現在のモバイルデバイスで使用されているものよりも小型で軽量の充電式バッテリを使用することができ、充電時間を短縮することができる。同様の趣旨で、高効率のＯＬＥＤディスプレイを有する同じモバイルデバイスは、元のバッテリの１回の充電で、はるかに長い時間（例えば、２～３倍よりもわずかに短く）動く。このような非常に効率的なピクセルアーキテクチャの別の利点は、ピクセルがより低い電流及び電圧で所望の輝度を実現し、これにより劣化現象が少なくなるため、デバイスの寿命が長くなることである。さらに別の利点は、より高いＥＱＥがより小さな発光領域が以前と同じ明るさを達成することを可能にするため、より高いピクセル密度を達成することの技術的実現可能性である。

【0029】

しかし、新しく追加された光抽出層（ＬＥＬ）は、従来の技術を使用して商業的に実行可能な価格で製造されない場合がある。この追加された層には、追加のプロセスと対応するツールが必要である。特に、液滴放出技法、例えば、液滴放出を使用する３Ｄ印刷技法を使用して、フィラー層を堆積させることが望ましいであろう。液滴として放出される液体材料は、「インク」と呼ばれることが多いが、色素沈着を含む必要はない（通常は含まない）。

【0030】

ＬＥＬに有望な充填「インク」の１つのタイプは、有機結合ユニットでパッシベーションされた表面の有無にかかわらず、有機金属分子又は金属酸化物ナノ粒子を含む溶液である（「ＭＯインク」と称され、以下で詳述する）。このタイプの充填インクは、高い固体負荷（例えば、スラリー混合物に含まれ得る固体／インク体積の形成率が高い）、及び出力放出を最大化する可能性のある調整可能な誘電率を有する。硬化方法は、高温でのポストアニーリング時間の持続時間とともに、充填インクをＵＶ放射に曝露することを含む。残念ながら、ＬＥＬ前駆体材料の硬化に必要なＵＶ照射線量は、下のＯＬＥＤ構造に害を及ぼす可能性がある。

【0031】

光抽出層の屈折率整合材料のＵＶ硬化インクによって引き起こされる製造上の課題に対処するために、本開示は、ＬＥＬ層の下にＵＶブロッキング層を導入する解決策を提案し、そのため、下のＯＬＥＤ積層体の性能を損なうことなく、ＵＶ硬化性インクをパターン化ＬＥＬ層に採用することができる。有機材料と無機材料のどちらも、ＵＶブロッキング層に使用することができる。

【0032】

加えて、適切な表面プロファイル又は疎水性表面を提供することができ、これにより、製造中に位置がずれたインク液滴を重力及びドーム上部の表面特性によってウェルに戻すことができる（以下の図４Ｂでさらに詳述する）。これらの技法は、ＯＬＥＤ積層体の上方に堆積されたＵＶブロッキング層と併せて、又はそれとは独立して、使用することができる（以下の図２Ａ及び２Ｂでさらに詳述する）。

【0033】

さらに、本開示のインクジェットプロセスを用いると、屈折率の勾配を有するパターン化ＬＥＬ層を形成することができる。複数のコーティング工程を有するインクジェット印刷又はスロットダイコーティングにより、屈折率勾配型のパターン化ＬＥＬが可能になり、カバーガラス（又はオンセルタッチ構成のタッチパネル）と統合される。

【0034】

図１Ｃは、基板１００上の層状構造１１２内に配置されたＯＬＥＤピクセルのアレイ１１０の断面図を示す。

【0035】

図２Ａをさらに参照すると、ＯＬＥＤ構造２００Ａの断面図は、ＯＬＥＤ層１０４の上面１０４Ａとパターン化ＬＥＬ層１０８の間のＵＶブロッキング層２０２を示す。以下に記載される場合を除いて、ＯＬＥＤ構造２００Ａは、図１Ａ及び１Ｂを参照して記載されたＯＬＥＤ構造１００Ａ及び１００Ｂと同様であり得る。ＯＬＥＤ構造２００Ａは、基板１００上に形成され、ウェル構造１０３のアレイを含む。各ウェル構造は、底部領域１０３Ｂと側壁領域１０３Ａとを含む。ウェル構造１０３は、プラトー１０５によって分離される。上記のとおり、誘電体層１０２は、ＰＤＬ１１１の傾斜上に形成され、底部領域１０３Ｂのエッジエリアまで延びるが、凹型の底部領域への延びは可能であるが通常最小限に抑えられる。

【0036】

アノード１０１は、底部領域１０３Ｂ内に形成され、部分的に側壁１０３Ａの上方へ延びることができる。上記のとおり、アノード１０１は、反射性であり得るか、又は導電性光反射性材料でコーティングされた導電性非反射性材料であり得る。

【0037】

より詳細には、各ウェル構造１０３の床は、基板１００の上方の底部の平坦な面であり、これは、薄膜トランジスタ（ＴＦＴ）回路プロセス中の形成された平坦な上部金属面（薄膜トランジスタＴＦＴのソース及びドレイン電極に使用される金属層など）を表す。ミラー層１０１Ｍは、アノード１０１の上方に形成され得る。ミラー層１０１Ｍは、銀（Ａｇ）又は他の反射性金属を使用し得る。あるいは、アノードは、導電性又は非導電性の反射性層の上方に堆積された透明な導電性材料であり得る。例えば、アノード１０１は、反射性のミラー層１０１Ｍの上部に堆積された導電性の酸化インジウムスズ（ＩＴＯ）であり得る。ＯＬＥＤのアノードには、内部全反射が所望される。

【0038】

いくつかの実装形態では、アノードは底部領域１０３Ｂに限定される。いくつかの実装形態では、アノードはまた、凹部の傾斜した側壁１０３Ａの上方に部分的又は完全に延びる。いくつかの実装形態では、ミラー層１０１Ｍは、凹部の傾斜した側壁１０３Ａ上に延びる導電性の反射性金属である。最初のアノードの上に形成されるこの導電性の反射性金属は、ピクセルの底部／床領域に潜在的な新しいアノードをもたらす可能性がある。上述のとおり、透明な誘電体層１０２が堆積及びパターン化されて、側壁領域１０３Ａから電気的励起及び発光を排除し得る。

【0039】

カソード１０６は、パターン化されていない透明な連続層であり得る。上部発光構成では、光抽出層（ＬＥＬ）１０８がＵＶブロッキング層２０２の上部にあり、ＵＶブロッキング層２０２はカソード１０６の上部にある。この構成では、パッシベーション層は、カソード１０６の真上にあるキャッピング層（ＣＰＬ）の上に堆積され得る。

【0040】

例えば、図１Ａから１Ｃに示されるように、ＬＥＬ層１０８は、ＯＬＥＤ積層体１０４及び上部カソード１０６の上方に配置される。ＬＥＬ層１０８は、各ウェルを少なくとも部分的に充填する。いくつかの実装形態では、ＬＥＬ層１０８Ａは、プラトー１０５の上面の上方に突出する凸状の上面１０９を形成するようにウェルを「過剰充填」する。

【0041】

ＯＬＥＤ層積層体１０４の上面１０４Ａとパターン化ＬＥＬ１０８の間には、ＵＶブロッキング層２０２がある。ＵＶブロッキング層２０２は、ＯＬＥＤ層の形成に使用されるのと同様のプロセス（物理気相堆積など）で、又は異なるプロセス（化学気相堆積など）によって形成することができる。ＵＶブロッキング層２０２は、スピンコーティングなどのコーティング法によっても形成することができる。ＵＶブロッキング層２０２は、ＬＥＬ層１０８／１０８ａの処理に使用されるＵＶ波長で強い吸収を有する（例えば、少なくとも９０％から１００％の吸収）。ＵＶブロッキング層２０２は、比較的薄くてもよい（例えば、５０から５００ｎｍの厚さ）。ＵＶブロッキング層２０２の材料の例は、以下に見出すことができる。ＵＶブロッキング層を堆積するための所望のプロセスは、選択された材料に依拠し得る。通常、蒸発プロセスは有利であり得るが、これは、スパッタリング又は化学気相堆積（ＣＶＤ）がさらなるデバイス損傷要素（例えば、スパッタリング中のプラズマ、汚染物質、及び場合によってはＣＶＤ／ＰＥＣＶＤ中のプラズマ）につながり得るためである。

【0042】

パッシベーション層はＣＰＬ層上に堆積され得るが、いくつかの実装形態では、ＵＶブロッキング層もパッシベーション層として機能し、ＣＰＬ層上に別個のパッシベーション層は必要ではない。この場合、ＵＶブロッキング層は、インクジェット印刷（ＩＪＰ）のような、可能性のあるウェットＬＥＬ堆積のための透過ブロッキング層として機能し得る。

【0043】

以下の記載は、低コストの材料を使用して、統合プロセスによって、ミラー及び下部電極、並びにピクセル画定誘電体層を形成する方法についてのより詳細な説明を提供する。さらに図２Ｂを参照すると、頂部発光ＯＬＥＤディスプレイのアクティブマトリックスディスプレイピクセルの一例の断面図が示されている。ＴＦＴピクセルドライバ２２０は、ゲート２２１、ゲートインシュレータ２２２、及びソース／ドレインチャネル２２３を含む。ピクセルドライバ２２０は、基板１００の頂部に配置される。頂部発光ＯＬＥＤ構造２００Ａは、ＴＦＴピクセルドライバ２２０の上に配置される。示されているように、下部電極（例えば、アノード）１０１は、ビアホール（図示せず）を通じてＴＦＴドライバ２２０、例えばドレインに接続される。ビアホールは、下部電極（アノード）１０１の下の平坦化層を貫通する。ビアホールは、底部、反射ミラー１０１Ｍの上方の誘電体コーティング１０２の開口部によって画定される発光要素の外のエリアにある。発光ゾーン１０７と透明な頂部共通電極１０５を含む有機積層体１０４は、連続層を表す。各凹型ウェル１０３を充填する透明な充填材料１０８は、放射光のアウトカップリングを改善する。

【0044】

テーパ状の側壁１０３Ａを有するＰＤＬ１１１は、発光ダイオードエリアを取り囲む（例えば、下から）ミラー構造（例えば、図１Ａから１Ｃの１０１Ｍとして示される）を画定する。外部効率が改善されたそのようなＯＬＥＤを実現するためには、さらに２つのリソグラフィパターニングプロセス工程を使用することができる。その１つは、パターン化されたミラー層（例えば、図１Ａから１Ｃの層１０１Ｍ）を製造するためのものであり、もう１つは、パターン化された誘電体層（図１Ａから１Ｃの層１０２）を製造するためのものである。そのような２工程プロセスは、例えばミラー層と誘電体層のパターンの不一致により、歩留りを低下させる可能性がある。しかしながら、リソグラフィパターニングプロセスは、以下に詳述するように、依然としてスループットと歩留まりを改善し、製造コストを削減しながら、簡素化することができる。

【0045】

一例では、単一堆積及びリソグラフィパターニング工程を伴う処理方法は、反射性の底部ピクセル電極（例えば図１Ａから１Ｃの電極１０１）及び周辺ミラー（例えば図１Ａから１Ｃの層１０１Ｍ）を製造するために実施される。ミラーエリア上方の誘電体コーティング１０２は、上部電極１０６と下部電極１０１の間に挟まれた有機積層体層の光学指数と一致する光学指数を有する、下にある金属ミラー（例えば図１Ａから１Ｃの層１０１Ｍ）の表面酸化に基づく。

【0046】

本開示における形成方法の自己整合の性質により、フォトリソグラフィプロセスが不要にすることができる（よって、マスクの整列とエッチングに伴う対応する歩留まりの損失をなくすことができる）。本開示に記載される自己整合構造及び方法は、凹型ウェルの寸法を削減することができ、よってより高いピクセル密度を有するＯＬＥＤディスプレイを可能にする。

【0047】

利点には、パワーＴＦＴのドレイン電極の真上に位置するＯＬＥＤエミッタの底部を備えた、高ピクセル密度、小ピクセルピッチの頂部発光ＯＬＥＤピクセルも含まれる。このような有利な構成により、電気エネルギーを光エネルギーに変換する高効率が達成され、電話ディスプレイの密度レベルを超えてＡＭＯＬＥＤディスプレイのピクセル密度が向上し、拡張現実／仮想現実（ＡＲ／ＶＲ）のアプリケーションが実現可能になる。

【0048】

さらに図３Ａを参照すると、いくつかの実装形態による、底部ピクセル電極構造３００の一例が示されている。この例では、下部電極３０１Ａは、ＴＦＴバックパネル（例えば、図２Ａに示されるＴＦＴバックパネル２２０）の上方に構成することができる。平坦な底部３０１Ａ及び斜めの側壁３０１Ｂを有するウェル構造３０１は、有機誘電体材料若しくは無機誘電体材料のいずれか、又はそれらの組み合わせで作製することができる。ウェル構造３０１を有機誘電体材料で作製するために、光パターン化可能ポリマー（フォトレジスト）を直接使用することができる。平坦な底部３０１Ａの厚さは、０．５μｍから５μｍの範囲であり得る。平坦な底部３０１Ａが有機材料で作製される場合、選択される厚さは２から４μｍである。ウェル構造１０３は、有機層と無機層の積層体でも作製することができ、例えば、光パターン化可能ポリマー（例えば、東レ４０００シリーズ、ＤＬ１０００シリーズ、又は同等物）は、頂部層（例えば、図２Ａで示される頂部層１０５）に使用することができ、無機誘電体層（例えば、図２Ａに示されるような誘電体層１０２）をパターニングするために、下にある（例えば、ＳｉＮ、ＳｉＯＮ、ＳｉＯ_２、又はそれらの積層体）ビルトインマスクとしても使用することができる。

【0049】

ミラー３０２は、ウェル構造３０１の上方に配置されるが、ウェルの底部３０１Ａ上の導電性電極３０４と斜めの側壁３０１Ｂ上の表面酸化ミラープロテクタ３０６との両方の下に配置される。可視スペクトル範囲で高い光反射率を有する酸化可能な金属（例えば、Ａｌ、ＡＮｄ、Ｔｉ、又はそれらの金属積層体）をミラー３０２として使用することができる。底部ピクセル電極のパターニングは、酸化プロセス中にビルトインマスクとして使用される。側壁エリア３０１Ｂの酸化した金属、例えばアルミニウム（又はアルミニウム合金）は、パッシベーションされ、よって、ピクセル画定誘電体層を形成する（図１Ａ及び１Ｂの誘電体層１０２を参照）。

【0050】

そのような構造及び選択された材料は、図１Ａから１Ｃ及び図２Ａに関して上に記載したように、高い光抽出効率を有するＯＬＥＤにより有利であり得る。いくつかの場合、ミラー層３０２は、主にアルミニウム又はアルミニウム合金で形成される。例えば、ミラー層３０２は、堆積後のプロセスでの加工性を改善するために数パーセントのＮｄを含む、ＡｌＮｄであり得る。Ａｌは、可視スペクトル範囲全体にわたって高い光反射率を有する。このような材料は、より薄い金属の厚さ（例えば、約１００ｎｍ）及び可視範囲全体にわたって１００％に近い光反射率を有するほぼ完全なミラーを可能にする、より高い光学指数（ｎとｋの両方、以下の例を含む）を有する。ミラー層３０２の表面は、簡潔な低温プロセスで酸化し得る。そのような酸化した表面は、ＯＬＥＤエミッタで使用される有機層のものと整合する屈折率を提供し得る（例えば、ｎは約１．７８、ｋは約０）。例えば、酸化したＡｌ_２Ｏ_３は、７００ｎｍで約１．７６、及び４００ｎｍで約１．７９のｎを有し、その間のｋは約０で単調変化する。

【0051】

底部電極３０４及び周辺のピクセル画定誘電体層３０６は、さまざまな形状で設計され得る。角が鋭い四角形構成、角が丸い四角形構成、及び円形構成を含む、複数の可能性が図３Ｂに示されている。ｘ及びｙ方向に等しい寸法を有するパターンに加えて、ｘ及びｙが等しくないパターン（ＲＧＢサブピクセル設計に使用されることが多いストリップ電極など）も可能である。等しくないｘ及びｙ軸は、長軸及び短軸としても知られている場合がある。

【0052】

周辺ミラーリフレクタを有する底部ミラー電極の例（上記の図３Ａから３Ｂで示す）は、以下で詳述するように、１又は２のマスク工程を用いて作製することができる。

【0053】

図４Ａから４Ｄは、いくつかの実装形態による、周辺ミラーリフレクタを有する底部ミラー電極を製造するためのマスクプロセスの例を示している。図４Ａは、基板４００の上方の積層体内の有機誘電体若しくは無機誘電体又はそれらの組み合わせで構築されたウェル構造４０１の例を示している。そのようなウェル構造４０１は、単一のマスク工程で達成され得る。いくつかの場合、光パターン化可能ポリマーがＰＤＬ層１１１に使用されるとき、ポリマーはそのようなウェル構造４０１を構成するために直接使用され得る。光パターン化可能材料の例には、東レ４０００若しくは１０００シリーズ、又はＪＳＲシリーズが含まれる。非感光性誘電体（有機若しくは無機又はその両方）が使用されるとき、従来のフォトレジストは、誘電体上にコーティングされ、露光され、ウェル構造４０１の上方の露光エリアで現像され得る。ウェル構造４０１は、その後、ウェットエッチング工程又はドライエッチング工程のいずれかを伴うエッチングプロセスによって形成され得る。

【0054】

ミラー４０２及びエリア４０１Ａの下部電極を形成するのに使用される金属積層体は、図４Ｂに示されるように順次堆積され得る２つの金属層を含む。図４Ｃは、堆積及びパターニングの後にミラー構造４０２が形成される例を示している。金属積層体は、例えば、高反射率Ａｌ、又はＡｌＮｄ、ＡｌＳｉなどのＡｌ合金で形成された下部金属層４０４と、ＩＴＯ（Ｉｎ－Ｓｎ－Ｏ）、ＡＺＯ（Ａｌ－Ｚｎ－Ｏ）、ＧＺＯ（ＧａＺｎＯ）、ＴＺＯ（Ｓｎ－Ｚｎ－Ｏ）、ＩＺＯ（Ｉｎ－Ｚｎ－Ｏ）などの薄い導電性金属酸化物（ＴＣＯ）で形成された上部金属層４０６とを含み得る。金属層４０４、４０６は、例えば室温でＤＣ、パルス又はＡＣスパッタリングを用いてブランケット堆積することができる。金属積層体の堆積の後には、金属積層体の頂面を酸化させる工程が続く。基板を加熱せず、非晶質又は非晶質／ナノ結晶形態で処理されたコーティングは、直接使用することができる。このようなプロセスは、金属及びピクセル電極プロセス用のＴＦＴ製造ラインによっても使用され得る。

【0055】

上述の２マスクプロセス工程に加えて、図４Ｃに示される異なる表面ゾーンを有するミラー構造４０２は、２トーン（ハーフトーン又はデュアルトーンとも呼ばれる）マスク及び適切なフォトレジストを伴う単一マスクリソグラフィプロセスで製造することができる。特に、フォトレジスト層４０８は、マスク積層体の上方に堆積され得る。フォトレジスト層４０８は、２トーンマスクを使用して単一リソグラフィ工程で露光され、ウェル４０１の外側の領域４０８ａの上方で第１の量（２トーンマスクの第１のトーンパターンによって生じる）の分、現像され、側壁領域４０１Ｂの上方の領域４０８ｂで第２の低量（２トーンマスクの第２のトーンパターンによって生じる）の分、現像される。底部４０１Ａの上方のフォトレジストの領域は、パターン化される必要はない。

【0056】

第１の量によって現像されたフォトレジストは、剥離されて、ウェル４０１の外側の領域で下にある金属積層体を露出させる。このパターン化されたフォトレジスト層は、その後、マスクとして使用されて、ウェルの外側の金属積層体（金属下部層４０４と金属層４０６の両方）の一部をエッチング及び除去する。次に、第２の量の分現像されたフォトレジストは、剥離されて、側壁エリア４０１Ｂ上の領域で下にある金属積層体を露出させ、その一方、ウェル４０１の底部４０１Ａ上の金属積層体を覆うフォトレジストの一部をそのままにする。残りのフォトレジストをマスクとして使用して、透明導電酸化物（ＴＣＯ）層を提供する上部金属層４０６は、ウェルの側壁４０１Ｂ上の露光エリアでウェットエッチング法又はドライエッチング法のいずれかによって除去される。ウェルの底部４０１Ａ上の金属積層体を覆うフォトレジストの一部は、マスクとして機能して、上部金属層４０６のエッチングを防止する。フォトレジストは、酸素プラズマ（例えば、ドライストリッピング）プロセス又はウェットストリッピングプロセスによって上記のさまざまな工程で除去され得る。単一マスクが使用されるため、下部金属層４０４及び上部金属層４０６の不整合の危険性は除去又は排除され、よって歩留まりを改善する。

【0057】

２トーンリソグラフィプロセスのこの例は、ＴＦＴソース／ドレイン、及びＴＦＴ製造ラインにおけるチャネル形成プロセスにも使用することができる。側壁エリア４０１ＢでのＴＣＯ除去後の連続酸素プラズマ処理は、側壁エリア４０１Ｂの酸化をもたらし、底部エリア４０１Ａに残存するフォトレジストが除去され、ＯＬＥＤ用の導電ピクセル電極が開口され得る。

【0058】

Ａｌの厚さの例は１００ｎｍである。詳細なディスプレイ設計及び製品仕様に応じて、５０ｎｍ～２００ｎｍの範囲の厚さの他の例も選択することができる。ＴＣＯ層の例示の厚さは１０ｎｍである。５～３０ｎｍの範囲の厚さの他の例も選択することができる。

【0059】

この下部電極設計で採用された底部エリア４０１ＡのＴＣＯ層は、側壁エリア４０１Ｂに隣接するエリアに、図示された小さなステップをもたらすことができ、ミラー４０２のエッジを覆う他のバンク構造の必要性を排除することができる。

【0060】

アルミニウムミラーの消衰係数が高いと、Ａｌ の厚さを薄くすることができる。さらに、金属下部層４０４のエッジに対応する領域の外側エッジにおけるテーパ状のエッジのためのエッチングプロセスは、これらのエッジにおけるステップカバレージの問題を緩和することができる。

【0061】

図４Ｃに示すように、底部エリア４０１Ａを覆うフォトレジスト４０８は、後続の表面酸化プロセス中に保持され得る。図４Ｃに示すように、頂面が覆われた状態で、表面酸化プロセスを進めて、側壁に誘電体パッシベーション層４１０を形成することができる。そのあと、フォトレジスト４０８は剥離され得る。

【0062】

表面酸化は、以下のプロセスのうちの１つ又はそれらの組み合わせを使用することができる。
１． 熱酸化。室温での自然酸化は、露出したすべてのアルミニウムエリアに３～７ｎｍの酸化パッシベーションをもたらし得る。上昇した温度での酸化は、酸化層を１０ｎｍに増加させ得る。
２． 酸素プラズマ。より厚い酸化層が好まれるとき、Ｏ２、又はＯ２を含む混合空気下のプラズマが、５０ｎｍ超の酸化層を達成するのに使用され得る。
３． 液体酸化。露出したアルミニウム表面を液体酸化剤（Ｈ２Ｏ２又は他の酸化剤化学物質など）に浸すことにより、露出したアルミニウム表面に緻密な酸化層が作製され得る。
４． 陽極酸化。図４Ｂに示すように、電極を陽極酸化槽に浸し、電極に陽極酸化電流を流し、反対極性の電極が作製される（図示せず）と、露出したＡｌ表面に緻密な酸化層が形成され得る。電流の例は、０．２－２ｍＡ／ｃｍ２の間で選択され得る。しかしながら、ピンホール非含有酸化膜は、マイクロアンペア／ｃｍ２の範囲に低下した、低い陽極酸化電流密度で形成され得る。バイアス電圧が８Ｖに達し得る場合もあるが、酸化層の厚さは約１０ｎｍに達する。その電圧での酸化層は、酸化電流が閾値レベルまで減少するまで（初期電流の１％未満など）、さらに封止され得る。実際には、さまざまな電解質／水溶液が陽極酸化プロセスに使用され得る。水ベースの溶液に使用される電解質の例には、クエン酸又は／及び酒石酸アンモニウムが含まれる。例えば、脱イオン（ＤＩ）水中の酒石酸アンモニウムは、約３．７重量％である。１：１０比でエチレングリコールを加えることは、膜の誘電体特性をさらに改善するために使用され得ることがある。陽極酸化されたピンホール非含有Ａｌ２Ｏ３膜は、弱無機酸（ホウ酸など）、及び／又は無機塩を含む溶液でも作製することができ、例えば、エチレングリコール中に３０重量％の五ホウ酸アンモニウム（ＮＨ４Ｂ５Ｏ８）が含まれる。

【0063】

一例として、１つの設計では、１２０ｎｍのＡｌ層は、ガラス基板全体にわたって１０％未満の厚さの変動で、ＤＣスパッタを用いて室温でブランケット堆積される。この例では、Ｉｎ：Ｚｎの原子比が１：１の１０ｎｍのＩｎＺｎＯ（ＩＺＯ）が、室温で堆積される。Ａｌ及びＩＺＯを選択的にパターニングし、中央の底部エリア４０１Ａの表面をＩＺＯで形成し、側壁エリア４０１Ｂの周辺エリアをＡｌで形成した後、表面酸化プロセスは、酸素プラズマ（ＩＣＰ又はＲＩＥ機器のいずれかを用いる）で行われ、その後、例えば２００℃未満で、例えば６０分未満の熱後アニーリングで行われる。熱酸化を使用する第２の工程は、基板をＨ_２Ｏ_２槽に含浸させることなどのウェット酸化プロセスと置き換えることができる。酸化したＡｌ酸化物の体積は、アルミニウムの体積よりも約３０～４０％大きく、底部エリア４０１Ａと側壁エリア４０１Ｂとの間の境界における厚さの差（底部エリア４０１Ａと側壁エリア４０１Ｂの間のステップ）は、１０ｎｍから６～７ｎｍまで、３０～４０％減少する。

【0064】

底部エリア４０１Ａと側壁エリア４０１Ｂの間の境界におけるそのような小さなステップは、統合されたＯＬＥＤアレイにステップカバレッジの問題を引き起こさない場合がある（後述）。

【0065】

赤、緑、青の色要素が並んでいるいくつかのＯＬＥＤディスプレイの場合、有機積層体層の総厚は、１００～１５０ｎｍの範囲になり得る。熱堆積でのこのような薄いプロファイルは、下部電極のエッジカバレッジに非常に敏感であり得る。いくつかの設計では、局所電界によるデバイスの漏れを回避するために、別の有機又は無機の誘電体バンク層が追加されて、エリア４０１Ａの下部電極のエッジをマスクする。無機誘電体を使用する場合、既存のＴＦＴバックパネルを下に収容するように低温ＰＥＣＶＤプロセスが選択されることが多い。２００～４００ｎｍの範囲の厚さの例は、特に、低温（＜２５０℃）ＰＥＣＶＤプロセスが使用されるときに、十分な誘電体特性を達成するのに使用され得る。追加のバンク層とピクセル電極４０１Ａとの間の整列は、下部電極４０１Ａのピクセル寸法に制限を設定する。本開示で説明するように、周辺エリアにパッシベーションされた光学ミラーを備えた下部ＯＬＥＤ電極は、低い材料及びプロセスのコストと、高効率ＯＬＥＤの高い光学的及び電気的特性とを備えた簡潔化されたプロセスを提供することができる。

【0066】

別の例では、ウェルの底部エリア５０１Ａ内の導電下部電極は、以下の図５Ａから５Ｄに示すように、導電性金属酸化物膜５１０で作製することができる。特に、薄い金属膜５０６は、下部金属層５０４の上方に堆積される。その後、少なくともこの薄膜５０６の頂面は、酸化して、導電性酸化物膜５１０を形成する。下部電極を提供する導電性金属酸化膜５１０を形成するための金属膜の酸化は、誘電体パッシベーション層５１２を形成する側壁エリア５０１Ｂにおける下部金属層５０４の表面の酸化プロセスと同時に行うことができる。

【0067】

プロセスフローは、図４Ａ～４Ｃに示した前の例と同様である。図５Ａに示すウェル構造及び形成方法は、図４Ａで使用されるものと同一である。ミラー及び下部電極を形成するのに使用される金属積層体は、図５Ｂに示されるように、例えば室温でのＤＣスパッタを用いて順次堆積され得る２つの金属層を含む。第１の層４０４は、アルミニウム、ＡｌＮｄ、又は他のアルミニウム合金であり得る。第２の層４０６に使用される金属は、酸素環境で酸化可能である薄い金属層であり得る。特に、金属は、表面酸化プロセス後に十分な表面伝導を維持して下部電極として機能するように選択することができる。そのような特性を有する金属は、Ｉｎ、Ｚｎ、Ｔｉ、Ｔａ、Ｓｎ、Ｍｏ、Ｎｉ、Ｎｂ、Ｃｕ、Ｍｇ、又はそれらの金属合金を含む。金属層は、図４Ａから４Ｄで上述したように、ハーフトーン（グレートーン）フォトプロセスによる単一のフォト工程で、又は２つのフォトパターニング工程を伴う標準的なフォトリソグラフィによって、図５Ｃに示される形状にパターン化することができる。

【0068】

パターニングプロセスが完了すると、図５Ｃの底部エリア５０１Ａ及び側壁エリア５０１Ｂの２つのゾーンに露出した金属表面が形成される。頂面が露出した状態で、導電性電極５１０は底部エリア５０１Ａに形成され得、誘電体パッシベーション層５１２は側壁エリア５０１Ｂに形成され得る。誘電体パッシベーション層５１２は、図５Ｄに示すように、上記の有機積層体のものと一致する屈折率で形成され得る。特に、上記のように、金属膜５０６及び下部金属層５０４の頂面は酸化し、よって、それぞれ導電性酸化物膜５１０及び誘電体パッシベーション層５１２を形成する。

【0069】

とりわけ、底部エリア５０１Ａにおける下部電極の表面抵抗率は、非常に低い床レベル内に維持される必要はない。例えば、表面伝導が１０^６オーム未満の金属酸化物が使用され得る。これにより、ＯＬＥＤインピーダンスと比較して一般に無視できる直列抵抗が得られる。実際には、側壁エリア５０１Ｂにおけるパッシベーション層の表面抵抗は、非常に高いレベルを超えて維持される必要はない。いくつかの場合、同じＯＬＥＤバイアス条件下で＜１％の漏れ電流など、無視できる程度の漏れを維持する数値は、１０^８オームより高いことがある。基準点として、表面が酸化した酸化アルミニウムの典型的な表面の漏れ電流は、１０Ｖで＜１０ｎＡ／ｃｍ^２である。ミラーエリア１００μｍ×１００μｍ＝１０^－４ｃｍ^２の場合、表面抵抗は、１０^１２オームであり、必要な基準を十分上回る。

【0070】

底部エリア５０１Ａ及び側壁エリア５０１Ｂにおける酸化層５１０及び５１２の厚さは異なり得る。底部エリア５０１Ａでは、酸化層５１０とその下の金属との間の境界を、還元金属及び酸化金属酸化物形態の両方で導電性である第２の金属層内に設定することが有利であり得る。

【0071】

例示すると、設計の一例では、１００～１５０ｎｍのＡｌ及び２０ｎｍのＴｉが室温でＤＣスパッタによりブランケット堆積される（図５Ｂ）。Ａｌ及びＴｉを選択的にパターニングし、中央の５０１Ａの表面をＴｉで形成し、周辺エリアの５０１ＢをＡｌで形成した後、図５Ｃに示すように、表面酸化プロセスは、酸素プラズマ（ＩＣＰ又はＲＩＥ機器のいずれかを用いる）で行われ、その後、例えば２００℃未満で、例えば１０～６０分の熱後アニーリングで行われる。熱酸化を伴う第２の工程は、基板を液体酸化剤を含む槽に含浸させることなどのウェット酸化プロセスと置き換えることができる。槽の温度及び含浸時間は、酸化層の最終的な厚さの封止及び調整を最適化するために使用され得る。

【0072】

５０１Ａエリアにおけるドープされた金属酸化物の有効仕事関数は、出発金属の仕事関数、及び最終金属酸化物のキャリア密度に基づいて構築され得る。たとえば、ＺｎＯ_２－ｘ、ＴｉＯ_２－ｘなどのｎ型金属酸化物は、４ｅＶに近い仕事関数を有し、ＭｇＯ_ｘは、３．５ｅＶに近い仕事関数を有する。キャリア密度は、酸素空孔の数で調整できることに加えて、混合原子価を用いた金属合金化でも調整できる。後者は、キャリア注入を最適化するために下部電極の有効仕事関数を調整するためにも使用され得る。ＯＬＥＤデバイスの底部カソードとして使用される金属酸化物の場合、Ｌｉ含有有機金属化合物（Ｌｉｑなど）、又は低仕事金属のうちの１つ（Ｌｉ、Ｃｓ、Ｂａ、Ｃａ）を含む無機化合物を熱堆積することにより、Ｌｉの仕事関数に近い低い仕事関数が達成され得る。そのような金属化合物の例には、ＬｉＦ、Ｃｓ（ＣＯ）_ｘ）が含まれる。そのような材料は、ＯＬＥＤデバイスにおいて電子注入層（ＥＩＬ）として使用されてきた。

【0073】

５０１Ａの金属酸化物が、Ｍｏ、Ｃｕ、Ｎｉ、又はそれらの合金のうちの１つを酸化させることから作製されるとき、下部電極５０１Ａは、効果的なホール注入層として機能し、これを通じて、１０ｎｍのＭｏＯ_ｘが５．３～５．５ｅＶの範囲の仕事関数で効率的に通過することができる。よって、本開示に記載される周辺ミラーを有する底部反射性導電電極は、アノード又はカソードのいずれかとして使用することができる。

【0074】

図６Ａから６Ｄは、いくつかの実装形態による製造プロセスのさらに別の例の断面図を示す。例えば、速いスイッチ速度及び低いＯＬＥＤキャパシタンスが望まれるいくつかのＯＬＥＤ用途では、底部エリア６０１Ａと側壁エリア６０１Ｂとの間の境界における誘電体間隙６２０は、ＯＬＥＤピクセルエミッタに関連するキャパシタンスを減少させるのに有利であり得る。そのような構造は、図６Ｃに示すように、自己整合エッチング及び後表面酸化によって達成され得る。

【0075】

この例では、追加のリソグラフィパターニングプロセスは必要ではない。特に、図６Ａ及び図６Ｂの工程は、図４Ａ－４Ｂ及び図５Ａ－５Ｂのものと同じである。しかしながら、異なる電気化学ポテンシャルを有する底部金属層６０４及び頂部金属層６０６の金属材料を選択することができる。図６Ｃに示すエッチングプロセス中、ガルバニック効果を利用して６０１Ａ／６０１Ｂの境界付近の底部金属層６０４を部分的又は完全にエッチング除去するようにウェットエッチャントを選択することができる。

【0076】

図４Ｄ及び５Ｄに関連して上述したような表面酸化プロセスの後、６０１Ａ／６０１Ｂ境界付近の間隙を含む、露出した側壁エリア６０１Ｂの頂面は、金属酸化物層６１２で、例えばＡｌ_２Ｏ_３で完全に封止することができる。側壁エリア６０１Ｂのミラーは、ピクセルキャパシタンスに寄与しない場合がある。よって、図４Ａ－４Ｄ、図５Ａ－５Ｄ、及び図６Ａ－６Ｄで示す例は、異なるＯＬＥＤキャパシタンスを有する底部ミラー電極を提供し、これにより、さまざまなアプリケーション仕様に対応するさまざまなピクセル回路設計に柔軟性を提供する。

【0077】

図５Ａから５Ｄに関連して上述した底部エリア５０１Ａ及び側壁エリア５０１Ｂにおける層の導電率範囲及び光反射率は、本開示に記載されるすべての実装形態に概して適用可能である。図４Ａから４Ｄに関連して上述するように、底部ミラー電極は、４０１ａに対応する金属酸化物を選択することによって、アノード又はカソードのいずれかに使用され得る。例えば、ＴｉＯ_ｘ、ＴａＯ_ｘ、ＣｓＯ_ｘはカソードに使用することができ、その一方、ＭｏＯ_ｘ又はＮｉＯ_ｘはアノード接触に使用することができる。図１Ａから１Ｃ、図２Ａから２Ｃ、及び図３Ａから３Ｂに関連して上述するように、表面酸化法によって作製された酸化したＡｌ_２Ｏ_３は、約１．７から１．８の屈折率ｎ及び約０のｋを有し得る。絶縁破壊は典型的には１０～２０Ｖを超えており、ＯＬＥＤ発光素子が１０Ｖ未満で動作するＡＭＯＬＥＤデバイスには十分である。

【0078】

下部電極とウェルの底部上に位置するパッシベーション層との間に境界を構成することに加えて、境界は斜めの側壁エリアにも位置し得る。このような底部ミラー電極は、特定の用途に使用できる場合がある。

【0079】

側壁エリア４０１Ｂ／５０１Ｂ／６０１Ｂの誘電体ミラーは、例えば酸化アルミニウムによる、高品質の表面パッシベーションで、底部エリア４０１Ａ／５０１Ａ／６０１Ａの導電ミラー電極と自己整合する。よって、そのような底部ミラー電極は、従来のフォトリソグラフィよるものよりも小さい物理的寸法で達成され得る。そのような下部電極は、高いピクセル密度を有する頂部発光ＡＭＯＬＥＤを可能にする。例えば、ＰＤＬ１１１を形成するための有機材料では（例えば図４を参照）、底部エリア４０１Ａ／５０１Ａ／６０１Ａは、４μｍ×４μｍの寸法で作製することができ、側壁エリア４０１Ｂ／５０１Ｂ／６０１Ｂの外寸は、約８μｍ×８μｍであり得る。無機誘電体では、底部エリア４０１Ａ／５０１Ａ／６０１Ａの寸法は、２μｍ×２μｍ未満に減少させることができ、側壁エリア４０１Ｂ／５０１Ｂ／６０１Ｂの外寸は、４μｍ×４μｍ近くになり得る。そのようなピクセル設計は、１インチあたり１０００ピクセル（ＰＰＩ）を超えるピクセルを有するフルカラーのＡＭＯＬＥＤを可能にする。

【0080】

いくつかの場合、頂部発光ＯＬＥＤピクセル用の底部ＯＬＥＤ電極は、ピクセル電極ドライビングＴＦＴのＴＦＴドレイン電極に接続するビアを有する平坦化層の上方に配置される。これらの場合では、ビアは、ＯＬＥＤピクセル電極エリアの外側に位置する。本開示で開示されるピクセル電極構造は、実際には、平坦化層及びビアホールプロセスを省略することができ、以下の図７に示すように底部領域４０１Ａ／５０１Ａ／６０１Ａ内の下部電極をドレイン金属電極の直上に構築して、プロセス工程及びピクセルのスペースを節約することができる。そのようなピクセル構造は、より高いピクセル密度を有する頂部発光ＡＭＯＬＥＤを可能にすることができる。

【0081】

図７は、エリア７０１Ａに下部電極を有し、側壁エリア７０１Ｂに周辺ミラーを有する、頂部発光ＡＭＯＬＥＤピクセル７０１を示す。底部エリア７０１Ａの下部電極は、ピクセル７０１を駆動するＴＦＴ７２０のソース又はドレイン電極金属７２３の直上に位置する。ＴＦＴ７２０は、ゲート７２０、ゲートインシュレータ７２２をさらに含む。

【0082】

一方、底部ミラー電極とのアウトカップリングの改善は、底部平坦エリアの寸法及びと外部ミラーの寸法の比に依存し得る。自己整合構造によって処理された下部電極を用いると、より多くのベースユニット（図３Ｂに示すように）を１つのＯＬＥＤディスプレイピクセルに配置することができる。図８Ａから８Ｂは、１つのＯＬＥＤディスプレイピクセルの４つのベースユニットを有する一例を示す。そのような設計は、アウトカップリング効率とカラーピクセルパターニングの両方を独立してさらに改善することができる。実際、本開示で開示される高効率の頂部発光ＯＬＥＤ設計は、低コスト材料を使用してＯＬＥＤ発光効率に対する要求に効果的に対処し、広帯域発光ＯＬＥＤと膜セットを備えたフルカラーＯＬＥＤディスプレイを可能にすることができる。

【0083】

本明細書で使用される場合、「例示的」という用語は、「例、実例、又は例示として役立つ」ことを意味し、本明細書に開示される他の構成よりも好ましい又は有利であると解釈されるべきではない。

【0084】

本明細書で使用される場合、「約」及び「およそ」という用語は、特性、パラメータ、及び寸法の変動など、値の範囲の上限及び下限に存在し得る変動をカバーすることを目的としている。１つの非限定的な例では、「約」及び「およそ」という用語は、プラス又はマイナス１０パーセント以下を意味する。

【0085】

上述の特定の実施形態は、例として示されており、これらの実施形態は、さまざまな改変及び代替的な形態の影響を受けやすい場合があることを理解されたい。特許請求の範囲は、開示された特定の形態に限定されることを意図するのではなく、むしろ、本開示の精神及び範囲内にあるすべての改変、同等物、及び代替を網羅することを意図することをさらに理解されたい。

【図1A】

【図1B】

【図1C】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図4C】

【図4D】

【図5A】

【図5B】

【図5C】

【図5D】

【図6A】

【図6B】

【図6C】

【図6D】

【図7】

【図8A】

【図8B】