特許 7532716 半導体集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-05

(45)【発行日】2024-08-14

(54)【発明の名称】半導体集積回路

(51)【国際特許分類】

   H01L 21/822 20060101AFI20240806BHJP

   H01L 27/04 20060101ALI20240806BHJP

   H03H 7/24 20060101ALI20240806BHJP

【ＦＩ】

H01L27/04 E

H01L27/04 V

H03H7/24

【請求項の数】 3

(21)【出願番号】P 2020154444

(22)【出願日】2020-09-15

(65)【公開番号】P2022048564

(43)【公開日】2022-03-28

【審査請求日】2023-07-31

(73)【特許権者】

【識別番号】000191238

【氏名又は名称】日清紡マイクロデバイス株式会社

(72)【発明者】

【氏名】渡利 宏行

(72)【発明者】

【氏名】登坂 裕之

【審査官】戸川 匠

(56)【参考文献】

【文献】実開昭４９－０２４９４１（ＪＰ，Ｕ）

【文献】米国特許出願公開第２０１６／０１１２０２６（ＵＳ，Ａ１）

【文献】実開平０２－１４７９２７（ＪＰ，Ｕ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

Ｈ０３Ｈ ７／２４

(57)【特許請求の範囲】

【請求項1】

入力端子と出力端子との間の信号伝送ラインに接続可能に配置された複数の減衰器と、前記信号伝送ラインに前記減衰器を接続しあるいは前記信号伝送ラインから前記減衰器を分離する複数のスイッチ素子を備えたスイッチ回路と、前記減衰器に基準電位を供給するための複数の基準電位供給端子とを備え、前記スイッチ回路を制御することで前記信号伝送ラインの減衰量を制御する半導体集積回路において、
前記減衰器は、一端に前記基準電位が供給される抵抗素子を含み、
前記基準電位供給端子は、接続手段により前記基準電位と接続可能で、
前記抵抗素子は、前記信号伝送ラインを伝送される信号の周波数における前記接続手段のインダクタンス成分によるインピーダンスと比較して、該インピーダンスより所定の大きさだけ大きい抵抗値を有する複数の前記抵抗素子を含み、
前記インピーダンスより所定の大きさだけ大きい抵抗値を有する複数の抵抗素子のうち選択された複数の抵抗素子の前記一端を共通の基準電位供給端子に接続し、前記選択された複数の抵抗素子を除く前記抵抗素子の前記一端をそれぞれ個別の基準電位供給端子に接続していることを特徴とする半導体集積回路。

【請求項2】

入力端子と出力端子との間の信号伝送ラインに接続可能に配置された複数の減衰器と、前記信号伝送ラインに前記減衰器を接続しあるいは前記信号伝送ラインから前記減衰器を分離する複数のスイッチ素子を備えたスイッチ回路と、前記減衰器に基準電位を供給するための複数の基準電位供給端子とを備え、前記スイッチ回路を制御することで前記信号伝送ラインの減衰量を制御する半導体集積回路において、
前記減衰器は、一端に前記基準電位が供給される抵抗素子を含み、
前記基準電位供給端子は、接続手段により前記基準電位に接続され、
前記抵抗素子は、前記信号伝送ラインを伝送される信号の周波数における前記接続手段のインダクタンス成分によるインピーダンスと比較して、該インピーダンスより所定の大きさだけ大きい抵抗値を有する複数の前記抵抗素子を含み、
前記インピーダンスより所定の大きさだけ大きい抵抗値を有する複数の抵抗素子のうち選択された複数の抵抗素子の前記一端を共通の基準電位供給端子に接続し、前記選択された複数の抵抗素子を除く前記抵抗素子の前記一端をそれぞれ個別の基準電位供給端子に接続していることを特徴とする半導体集積回路。

【請求項3】

請求項１又は２いずれか記載の半導体集積回路において、
前記共通の基準電位供給端子に接続される複数の抵抗素子は、該抵抗素子の一端を共通の基準電位供給端子に接続した場合と、個別の電位供給端子に接続した場合とで、前記信号伝送ラインを伝送する信号の減衰量に差が生じない前記抵抗素子であることを特徴とする半導体集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数の減衰器を備えた半導体集積回路に関し、特に小型化が可能な半導体集積回路に関する。

【背景技術】

【0002】

無線通信を行う際、通信品質向上のため複数のアンテナから高周波信号を送信、あるいは受信するシステムが採用される。このような通信システムでは、それぞれのアンテナから送受信する高周波信号の電力レベルを制御する必要がある。この制御方法の一つは、可変減衰器を用いた制御となる。

【0003】

図８に一般的な可変減衰器１００を示す。図８において、１は高周波信号入出力端子で、一方が入力端子、他方が出力端子となりアンテナ等に接続される端子である。２ａ～２ｇはそれぞれ減衰量の異なる減衰器、３は各減衰器２ａ～２ｇを２つの高周波信号入出力端子１間の信号伝送ラインに接続し、あるいは信号伝送ラインから分離するためのスイッチ群からなるスイッチ回路である。このスイッチ回路３は、図示しない制御回路により制御される。

【0004】

図８に示す減衰器２ａ～２ｇは、抵抗素子をＴ型に接続したＴ型減衰器で、減衰器２ａ～２ｇの減衰量をそれぞれ０．２５ｄＢ、０．５０ｄＢ、１．０ｄＢ、２．０ｄＢ、４．０ｄＢ、８．０ｄＢ、１６．０ｄＢとすると、０．０ｄＢから３１．７５ｄＢまで０．２５ｄＢステップで減衰量を可変して制御することが可能となる。図８に示すように各減衰器を構成する抵抗素子は、一方の端部にスイッチ回路３が接続し、別の端部に基準電位（ＧＮＤ電位）が接続する構成となっている。この種の可変減衰器は、例えば特許文献１に開示されている。

【0005】

図９は、この種の可変減衰器１００を半導体集積回路で実現する場合の説明図である。図９に示すように可変減衰回路チップ４上に、複数の減衰器２（図８に示す減衰器２ａ～２ｇを図９ではそれぞれ「ＡＴＴ２ａ」～「ＡＴＴ２ｇ」と表記）と、それぞれの減衰器２を信号伝送ラインに接続しあるいは信号伝送ラインから分離する複数のスイッチ素子からなるスイッチ回路３と、スイッチ回路３を構成する複数のスイッチ素子を制御するための信号を出力する制御回路５が形成されている。

【0006】

可変減衰回路チップ４は、リードフレーム等の実装部材６上に実装され、図示しない樹脂により封止される。可変減衰回路チップ４上に形成された減衰器２等にはそれぞれボンディングパッドが接続しており、このボンディングパッドはワイヤ７によって実装部材６を構成するダイアイランド８あるいはリード９と接続している。

【0007】

スイッチ回路３に接続するリード９はアンテナ等と接続する高周波信号入出力端子１に相当し、制御回路５に接続するリード９から入力する信号に従い制御回路５からスイッチ回路３を制御する制御信号が出力される。

【先行技術文献】

【特許文献】

【0008】

【文献】特開昭５８－２７４１５号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

ところで、信号伝送ラインを伝搬する信号の周波数がＧＨｚオーダーとなると、減衰器２に接続される基準電位の状態が減衰特性に大きく影響することが知られている。図９に示すような半導体集積回路で構成された可変減衰器では、各減衰器２に基準電位を供給するボンディングパッドとなる基準電位供給端子１０が、ワイヤ７、ダイアイランド８等を介して図示しない基準電位と接続している。このような構造とすると、ワイヤ７のインダクタンス成分が減衰特性に大きく影響することが知られている。

【0010】

例えば、図９に示す半導体集積回路と図１０に示す半導体集積回路と比較してみる。図１０に示す半導体集積回路は、減衰器２に基準電位を供給する端部を共通の配線に接続し、この配線に基準電位供給端子１０を６端子設け、図９に示す半導体集積回路より２端子だけ端子数を削減した構成としている。図１１に、図９に示す半導体集積回路（図１１において「従来例１」と表記）と図１０に示す半導体集積回路（「従来例２」と表記）のそれぞれの減衰特性を示す。図１１に示すように、図１０に示す半導体集積回路（従来例２）では、２ＧＨｚを超える高周波領域の減衰量が設計値より小さくなってしまうことがわかる。このような減衰特性の劣化を防止するため、可変減衰器を半導体集積回路で構成する場合には、減衰器２に接続される基準電位供給端子１０をそれぞれ独立させ、各基準電位供給端子１０は短いワイヤ７でダイアイランド８に接続する構成としていた。

【0011】

ここでボンディングパッドからなる基準電位供給端子１０は、可変減衰回路チップ４のウエハテストの際のプローブの間隔やワイヤ７を形成する際のキャピラリーの大きさ等の制約を受けて、隣接する端子間を離間させて配置する必要がある。一例として、基準電位供給端子１０の大きさを８０μｍ程度とする場合、隣接する端子の間隔を１５０μｍ程度とする必要があった。

【0012】

このような条件下では、図９に示す可変減衰回路チップ４の長辺は１ｍｍを超えてしまう。一方で、減衰器２を構成する抵抗素子、スイッチ回路３や制御回路５を構成する半導体素子は、微細化が可能でコンパクトにレイアウトすることが可能である。つまり、基準電位供給端子１０の数が多いことが可変減衰回路チップ４の小型化の妨げとなっていた。

【0013】

また、基準電位供給端子１０を含むボンディングパッドが多くなると、ウエハテストの際の１チップ当たりに必要なプローブ数が多くなり、同時にテスト可能なチップ数が少なくなり、ウエハテストの時間が長くなってしまう。ボンディングパッドとダイアイランド８やリード９とを接続するワイヤ７も増え、製造コストの上昇も招いてしまう。本発明はこのような実状に鑑み、基準電位供給端子１０の端子数を削減しながら特性劣化を招かない半導体集積回路を提供することを目的とする。

【課題を解決するための手段】

【0014】

上記目的を達成するため、本願請求項１に係る発明は、入力端子と出力端子との間の信号伝送ラインに接続可能に配置された複数の減衰器と、前記信号伝送ラインに前記減衰器を接続しあるいは前記信号伝送ラインから前記減衰器を分離する複数のスイッチ素子を備えたスイッチ回路と、前記減衰器に基準電位を供給するための複数の基準電位供給端子とを備え、前記スイッチ回路を制御することで前記信号伝送ラインの減衰量を制御する半導体集積回路において、前記減衰器は、一端に前記基準電位が供給される抵抗素子を含み、前記基準電位供給端子は、接続手段により前記基準電位と接続可能で、前記抵抗素子は、前記信号伝送ラインを伝送される信号の周波数における前記接続手段のインダクタンス成分によるインピーダンスと比較して、該インピーダンスより所定の大きさだけ大きい抵抗値を有する複数の前記抵抗素子を含み、前記インピーダンスより所定の大きさだけ大きい抵抗値を有する複数の抵抗素子のうち選択された複数の抵抗素子の前記一端を共通の基準電位供給端子に接続し、前記選択された複数の抵抗素子を除く前記抵抗素子の前記一端をそれぞれ個別の基準電位供給端子に接続していることを特徴とする。

【0015】

本願請求項２に係る発明は、入力端子と出力端子との間の信号伝送ラインに接続可能に配置された複数の減衰器と、前記信号伝送ラインに前記減衰器を接続しあるいは前記信号伝送ラインから前記減衰器を分離する複数のスイッチ素子を備えたスイッチ回路と、前記減衰器に基準電位を供給するための複数の基準電位供給端子とを備え、前記スイッチ回路を制御することで前記信号伝送ラインの減衰量を制御する半導体集積回路において、前記減衰器は、一端に前記基準電位が供給される抵抗素子を含み、前記基準電位供給端子は、接続手段により前記基準電位に接続され、前記抵抗素子は、前記信号伝送ラインを伝送される信号の周波数における前記接続手段のインダクタンス成分によるインピーダンスと比較して、該インピーダンスより所定の大きさだけ大きい抵抗値を有する複数の前記抵抗素子を含み、前記インピーダンスより所定の大きさだけ大きい抵抗値を有する複数の抵抗素子のうち選択された複数の抵抗素子の前記一端を共通の基準電位供給端子に接続し、前記選択された複数の抵抗素子を除く前記抵抗素子の前記一端をそれぞれ個別の基準電位供給端子に接続していることを特徴とする。

【0016】

本願請求項３に係る発明は、請求項１又は２いずれか記載の半導体集積回路において、前記共通の基準電位供給端子に接続される複数の抵抗素子は、該抵抗素子の一端を共通の基準電位供給端子に接続した場合と、個別の電位供給端子に接続した場合とで、前記信号伝送ラインを伝送する信号の減衰量に差が生じない前記抵抗素子であることを特徴とする。

【発明の効果】

【0017】

本発明の半導体集積回路によれば、３ＧＨｚを超えるような高周波信号の電力レベルを制御する場合であっても、可変減衰回路チップの基準電位供給端子の端子数を削減しながら減衰特性の劣化を抑えることが可能となる。

【図面の簡単な説明】

【0018】

【図1】本発明の第１の実施例の減衰器を構成するＴ型の抵抗素子の説明図である。

【図2】伝送信号の周波数とワイヤのインダクタンス成分によるインピーダンスとの関係を説明する図である。

【図3】本発明の第１の実施例の可変減衰器を構成する半導体集積回路の説明図である。

【図4】本発明の第１の実施例の半導体集積回路の実装構造の説明図である。

【図5】本発明の第１の実施例の半導体集積回路と従来例の半導体集積回路の減衰特性を説明するグラフである。

【図6】本発明の第２の実施例の減衰器を構成するΠ型の抵抗素子の説明図である。

【図7】本発明の第２の実施例の半導体集積回路の実装構造の説明図である。

【図8】一般的な可変減衰器の説明図である。

【図9】一般的な可変減衰器を構成する半導体集積回路の説明図である。

【図10】一般的な可変減衰器を構成する別の半導体集積回路の説明図である。

【図11】一般的な半導体集積回路の減衰特性を説明する図である。

【発明を実施するための形態】

【0019】

本発明の半導体集積回路は、一端に基準電位が供給される抵抗素子を含む減衰器を複数備え、この減衰器に基準電位を供給するための基準電位供給端子の端子数を削減しながら、減衰特性の劣化を抑えることができる構成としている。以下、本発明の実施例について詳細に説明する。

【実施例1】

【0020】

本発明の第１の実施例について説明する。本実施例の減衰器は、図８で説明した減衰器２ａ～２ｇ同様、抵抗素子をＴ型に接続したＴ型減衰器としている。従来例同様、減衰器２ａ～２ｇの減衰量をそれぞれ０．２５ｄＢ、０．５ｄＢ、１．０ｄＢ、２．０ｄＢ、４．０ｄＢ、８．０ｄＢ、１６．０ｄＢとすることで、０．０ｄＢから３１．７５ｄＢまで０．２５ｄＢステップで減衰量を可変して制御することが可能となる。また各減衰器を図１（ａ）に示すような抵抗素子Ｒ１と抵抗素子Ｒ２の組からなる抵抗素子で構成した場合、特性インピーダンスを５０Ωとすると各抵抗素子の抵抗値は、図１（ｂ）に示す値となる。

【0021】

一方、可変減衰器を半導体集積回路で構成し、抵抗素子Ｒ２の一端と基準電位（ＧＮＤ電位）が接続する場合、インダクタンス成分を小さくするためにワイヤの長さを短く形成したとしても、その長さは０．３５ｍｍとなり、ワイヤによるインダクタンス成分は、約０．２５ｎＨと見込まれる。

【0022】

ここで伝送信号の周波数と０．２５ｎＨのインダクタンスによるインピーダンスとの関係を見てみると図２に示すようになる。図２に示すように周波数が高くなるに従い、インピーダンスが大きくなる。例えば６ＧＨｚの信号が伝送する場合には、減衰量１６ｄＢの減衰器を構成する抵抗素子Ｒ２の抵抗値が１６．３Ωとなるのに対し、ワイヤのインピーダンスが９．５Ωとなり、ワイヤのインピーダンスの影響が大きくなることがわかる。この影響を小さくするため、減衰量１６ｄＢの減衰器を図１（ｃ）に示すように、８ｄＢの減衰器を直列に接続した構成としている。このように構成すると、１６ｄＢの減衰器を構成する抵抗素子Ｒ１の抵抗値は２１．５Ω、抵抗素子Ｒ２の抵抗値は４７．３Ωとなる。

【0023】

このような構成とすることで減衰特性の劣化は回避できるものの、基準電位供給端子の端子数の削減はできない。

【0024】

そこで本発明は、上記のように構成された複数の減衰器のうち、ワイヤのインピーダンスの影響を受けにくい減衰器の抵抗素子（相対的に抵抗値の大きい抵抗素子）の一端を共通の基準電位供給端子に接続する構成とする。一方ワイヤのインピーダンスの影響を受けやすい減数器の抵抗素子（相対的に抵抗値の小さい抵抗素子）の一端はそれぞれ個別の基準電位供給端子に接続する構成とする。このように構成することで、基準電位供給端子の端子数の削減を実現している。

【0025】

具体的に本実施例では６ＧＨｚの高周波信号を伝送する場合、ワイヤのインピーダンスが９．５Ωとなるので抵抗素子Ｒ２の抵抗値がこれより十分に大きい減衰器に対して基準電位を供給する基準電位供給端子を共通の端子とする。ここで「十分に大きい」とは、１０倍程度以上とすると、良好な結果が得られることが確認されている。

【0026】

さらに具体的には、減衰量が０．２５ｄＢ～４．０ｄＢの減衰器に対して基準電位を供給する基準電位供給端子を共通の端子とする。図３は、本実施例の半導体集積回路の説明図である。先に図９で説明した従来の半導体集積回路と比較するため、図９と同様の実装部材６上に本実施例の可変減衰回路チップ４ａを載置した状態を示している。

【0027】

本実施例の半導体集積回路は、可変減衰回路チップ４ａ上に、複数の減衰器２（図３では「ＡＴＴ２ａ」～「ＡＴＴ２ｇ」と表記）と、それぞれの減衰器２を信号伝送ラインに接続あるいは信号伝送ラインから分離する複数のスイッチ素子からなるスイッチ回路３と、スイッチ回路３を構成する複数のスイッチ素子を制御するための信号を出力する制御回路５が形成されている。可変減衰回路チップ４ａ上に形成された減衰器２等にはボンディングパッドが接続している。

【0028】

ここで本実施例では、５個の減衰器２（「ＡＴＴ２ａ」～「ＡＴＴ２ｅ」）に接続するボンディングパッドである基準電位供給端子を共通基準電位供給端子１０ａとし、２個の減衰器２（「ＡＴＴ２ｆ」、「ＡＴＴ２ｇ」）に接続するボンディングパッドである基準電位供給端子をそれぞれ独立させ、個別基準電位供給端子１０ｂとしている。

【0029】

このように基準電位供給端子の端子数を削減することで、可変減衰回路チップ４ａの小型化が可能となる。図３に示す例では、基準電位供給端子を４端子分削減して４個の基準電位供給端子とするとともに、共通基準電位供給端子１０ａに接続される減衰器（「ＡＴＴ２ａ」～「ＡＴＴ２ｅ」）をコンパクトにレイアウトしている。その結果、チップサイズ削減領域１１に相当するチップ面積を削減することができた。実際に半導体素子を配置した一例では、１０％以上のチップシュリンクを実現することができた。

【0030】

このように可変減衰回路チップ４ａの小型化が実現できれば、当然実装部材６の小型化も可能である。図４は、小型の実装部材６ａに可変減衰回路チップ４ａを実装した状態を示している。比較のため従来の実装部材６の外形を点線で示した。図４より半導体集積回路の小型化が実現できることがわかる。

【0031】

次に、本実施例の半導体集積回路の減衰特性について説明する。図５は本実施例の半導体集積回路の減衰量（図５において「本実施例」と表記）と、先に図９で説明した半導体集積回路（図５において「従来例１」と表記）のそれぞれの減衰特性を示す。図５に示すように、基準電位供給端子の数を削減した本実施例の半導体集積回路の減衰特性は、全ての減衰器２に個別の基準電位供給端子１０を配置した従来例１とほぼ同等の減衰特性を示していることがわかる。

【0032】

ところで基準電位の状況が減衰特性に与える影響は、図１１で説明したように伝送する周波数によって異なっている。従って、６ＧＨｚを超える高周波信号を伝送させる場合には、ワイヤのインピーダンスが大きくなるため、抵抗素子Ｒ２の抵抗値がそれより十分に大きい減衰器に対して基準電位を供給する基準電供給端子を共通の端子とすればよい。その場合、６ＧＨｚの信号を伝送する場合に説明した「１０倍程度以上」の基準は当然ながらさらに倍率の大きい基準に変更されることになる。なお、上記設定された基準を満たす抵抗素子を含む減衰器の全てを共通端子に接続する必要はなく、チップサイズ等を考慮してボンディングパッドの数を設定し、所定の基準を満足する抵抗素子を含む減衰器の中から共通端子に接続する抵抗素子を含む減衰器を選択すればよい。

【0033】

以上説明したように本実施例の半導体集積回路は、各減衰器に基準電位を供給するボンディングパッドとなる基準電位供給端子の端子数を削減しても、減衰特性が劣化することはない。また、基準電位供給端子の端子数の削減により、可変減衰回路チップを小型化することができるとともに、効率的なウエハテスト、実装部材の小型化、ワイヤの削減等により製造コストの削減を図ることも可能となる。

【実施例2】

【0034】

次に、本発明の第２の実施例について説明する。上記第１の実施例では減衰器を構成する抵抗素子をＴ型に接続したＴ型減衰器とした場合について説明したが、本発明はこれに限定されるものではない。

【0035】

本実施例の減衰器は、抵抗素子をΠ型に接続したΠ型減衰器としている。上記第１の実施例同様、減衰器２ａ～２ｇの減衰量をそれぞれ０．２５ｄＢ、０．５ｄＢ、１．０ｄＢ、２．０ｄＢ、４．０ｄＢ、８．０ｄＢ、１６．０ｄＢとすることで、０．０ｄＢから３１．７５ｄＢまで０．２５ｄＢステップで減衰量を可変して制御することが可能となる。また各減衰器を図６（ａ）に示すような抵抗素子Ｒ１と抵抗素子Ｒ２の組からなる抵抗素子で構成した場合、特性インピーダンスを５０Ωとすると各抵抗素子の抵抗値は、図６（ｂ）に示す値となる。Π型減衰器の場合、２個の抵抗素子Ｒ２の一端と基準電位（ＧＮＤ電位）がそれぞれ接続する構成となる。従って、半導体集積回路で構成した場合、各減衰器に基準電位を供給するボンディングパッドとなる基準電位供給端子が２倍必要となることになる。

【0036】

そこで本実施例においても、上記のように構成された複数の減衰器のうち、ワイヤのインピーダンスの影響を受けにくい減衰器の抵抗素子（相対的に抵抗値の大きい抵抗素子）の一端を共通の基準電位供給端子に接続する。一方ワイヤのインピーダンスの影響を受けやすい減衰器の抵抗素子（相対的に抵抗値の小さい抵抗素子）一端はそれぞれ個別の基準供給端子に接続することとする。

【0037】

６ＧＨｚの高周波信号を伝送する場合、ワイヤのインピーダンスが９．５Ωとなるので、抵抗素子Ｒ２の抵抗値がこれより十分に大きい減衰器に対して基準電位を供給する基準電位供給端子を共通の端子とする。ここで「十分に大きい」とは、１０倍程度以上とすると、良好な結果が得られることが確認されている。

【0038】

そこで、減衰量が０．２５ｄＢ～８．０ｄＢの減衰器に対して基準電位を供給する基準電位供給端子を共通の端子とすることができる。この場合、減衰器２に接続する基準電位供給端子は３端子となり、基準電位供給端子の数を大幅に削減することが可能となる。

【0039】

なおこの場合、基準電位供給端子の数を増やしてもチップサイズが大きくなることはない。そこで共通の端子とすることができる減衰器のうち、抵抗素子Ｒ２の抵抗値の小さい減衰器の基準電位供給端子を個別の端子とする。

【0040】

図７は、本実施例の半導体集積回路の説明図である。図７に示すように本実施例の半導体集積回路は、可変減衰回路チップ４ｂ上に、複数の減衰器２（図７では「ＡＴＴ２ｈ」～「ＡＴＴ２ｎ」と表記）と、それぞれの減衰器２を信号伝送ラインに接続あるいは信号伝送ラインから分離する複数のスイッチ素子からなるスイッチ回路３と、スイッチ回路３を構成する複数のスイッチ素子を制御するための信号を出力する制御回路５が形成されている。可変減衰回路チップ４ｂ上に形成された減衰器２等にはボンディングパッドが接続している。

【0041】

本実施例では、５個の減衰器２（「ＡＴＴ２ｈ」～「ＡＴＴ２ｌ」）に接続するボンディングパッドである基準電位供給端子を共通基準電位供給端子１０ａとし、２個の減衰器２（「ＡＴＴ２ｍ」、「ＡＴＴ２ｎ」）に接続するボンディングパッドである基準電位供給端子はそれぞれ独立させ、個別基準電位供給端子１０ｂとしている。上述の通り、減衰器（［ＡＴＴ２ｍ」）に接続するボンディングパッドである基準電位供給端子は、共通基準電位供給端子１０ａとすることもできるが、個別基準電位供給端子１０ｂとしてもチップサイズが大きくなることはないので図７に示すような配置としている。

【0042】

このように基準電位供給端子の端子数を削減しても、本実施例の半導体集積回路の減衰特性は、減衰特性が劣化しないことが確認された。

【0043】

以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば、減衰器を構成する抵抗素子をＬ型に接続したＬ型減衰器、ブリッジＴ型に接続したブリッジＴ型減衰器としても同様の効果を得ることができる。また、基準電位供給端子１０とダイアイランド８との接続手段は、ワイヤ７に限定されず、可変減衰回路チップ４ａ、４ｂを貫通して裏面の導体と接続させるビアホールとしても問題ない。さらに実装部材は種々変更で可能である。

【符号の説明】

【0044】

１：高周波信号入出力端子、２、２ａ～２ｎ：減衰器、３：スイッチ回路、４、４ａ、４ｂ：可変減衰回路チップ、５：制御回路、６、６ａ：実装部材、７：ワイヤ、８：ダイアイランド、９：リード、１０：基準電位供給端子、１０ａ：共通基準電位供給端子、１０ｂ：個別基準電位供給端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】