知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-05
(45)【発行日】2024-08-14
(54)【発明の名称】窒化物半導体基板の製造方法
(51)【国際特許分類】
H01L 21/205 20060101AFI20240806BHJP
H01L 21/20 20060101ALI20240806BHJP
H01L 21/02 20060101ALI20240806BHJP
H01L 27/12 20060101ALI20240806BHJP
C30B 29/38 20060101ALI20240806BHJP
C30B 25/18 20060101ALI20240806BHJP
【ＦＩ】
H01L21/205
H01L21/20
H01L27/12 B
H01L21/02 B
C30B29/38
C30B25/18
【請求項の数】
6
(21)【出願番号】P 2023532641
(86)(22)【出願日】2022-10-11
(86)【国際出願番号】 JP2022037756
(87)【国際公開番号】W WO2023063278
(87)【国際公開日】2023-04-20
【審査請求日】2023-05-29
(31)【優先権主張番号】P 2021169906
(32)【優先日】2021-10-15
(33)【優先権主張国・地域又は機関】JP
【早期審査対象出願】
【前置審査】
(73)【特許権者】
【識別番号】000190149
【氏名又は名称】信越半導体株式会社
(74)【代理人】
【識別番号】100102532
【弁理士】
【氏名又は名称】好宮 幹夫
(74)【代理人】
【識別番号】100194881
【弁理士】
【氏名又は名称】小林 俊弘
(74)【代理人】
【識別番号】100215142
【弁理士】
【氏名又は名称】大塚 徹
(72)【発明者】
【氏名】久保埜 一平
(72)【発明者】
【氏名】萩本 和徳
(72)【発明者】
【氏名】水澤 康
(72)【発明者】
【氏名】阿部 達夫
(72)【発明者】
【氏名】松原 寿樹
(72)【発明者】
【氏名】鈴木 温
(72)【発明者】
【氏名】大槻 剛
【審査官】桑原 清
(56)【参考文献】
【文献】特表２０１９－５２３９９４（ＪＰ，Ａ）
【文献】特開２０２０－１８４６１６（ＪＰ，Ａ）
【文献】特開２００５－２０３６６６（ＪＰ，Ａ）
【文献】特開２００７－０８７９９２（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１１／０１４７７７２（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／２０５
Ｈ０１Ｌ ２１／２０
Ｈ０１Ｌ ２１／０２
Ｃ３０Ｂ ２９／３８
Ｃ３０Ｂ ２５／１８
(57)【特許請求の範囲】
【請求項1】
成長基板と、該成長基板上に成膜された窒化物半導体薄膜とを具備する窒化物半導体基板の製造方法であって、（１）下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程
（１－１）前記複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に隣接して積層された第２の接着層と、該第２の接着層全体に積層されたバリア層とを含む複合基板を準備する工程、
（１－２）前記複合基板の片面のみに平坦化層を積層する工程、
（１－３）ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程、
（１－４）前記ドナー基板の前記炭化シリコン薄膜を前記平坦化層に貼り合わせる工程、及び
（１－５）前記ドナー基板の前記単結晶シリコン基板を除去し、さらに、前記ドナー基板の前記炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる前記炭化シリコン層を形成する工程、及び
（２）前記成長基板の種結晶層である前記炭化シリコン層上に前記窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含む窒化物半導体基板の製造方法であって、
前記工程（１－３）において、前記炭化シリコン薄膜をＣＶＤ法によって前記単結晶シリコン基板上に成膜することを特徴とする窒化物半導体基板の製造方法。
【請求項2】
成長基板と、該成長基板上に成膜された窒化物半導体薄膜とを具備する窒化物半導体基板の製造方法であって、（１）下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程
（１－１）前記複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層されたバリア層と、該バリア層の裏面のみに積層された第２の接着層と、該第２の接着層の裏面に積層された導電層とを含む複合基板を準備する工程、
（１－２）前記複合基板の前記バリア層の表面に平坦化層を積層する工程、
（１－３）ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程、
（１－４）前記ドナー基板の前記炭化シリコン薄膜を前記平坦化層に貼り合わせる工程、及び
（１－５）前記ドナー基板の前記単結晶シリコン基板を除去し、さらに、前記ドナー基板の前記炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる前記炭化シリコン層を形成する工程、及び
（２）前記成長基板の種結晶層である前記炭化シリコン層上に前記窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含む窒化物半導体基板の製造方法であって、
前記工程（１－３）において、前記炭化シリコン薄膜をＣＶＤ法によって前記単結晶シリコン基板上に成膜することを特徴とする窒化物半導体基板の製造方法。
【請求項3】
前記導電層を、ポリシリコン層を含むものとすることを特徴とする請求項２に記載の窒化物半導体基板の製造方法。
【請求項4】
前記工程（２）において、前記窒化物半導体薄膜を、ＧａＮ、ＡｌＮ、及びＡｌＧａＮのうち１つ以上を含むものとすることを特徴とする請求項１または請求項２に記載の窒化物半導体基板の製造方法。
【請求項5】
前記工程（１－１）において、前記第１の接着層及び前記第２の接着層をテトラエチルオルトシリケート（ＴＥＯＳ）層又は酸化シリコン（ＳｉＯ２）層を含むものとし、前記バリア層を窒化シリコンを含むものとすることを特徴とする請求項１または請求項２に記載の窒化物半導体基板の製造方法。
【請求項6】
前記工程（１－２）において、前記平坦化層をテトラエチルオルトシリケート（ＴＥＯＳ）又は酸化シリコン（ＳｉＯ２）を含み、かつ、５００～３０００ｎｍの厚さを有するものとすることを特徴とする請求項１または請求項２に記載の窒化物半導体基板の製造方法。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体基板及びその製造方法に関する。
【背景技術】
【0002】
半導体薄膜製造方法のひとつであるＭＯＣＶＤ法は、大口径化や量産性に優れており、均質な薄膜結晶を成膜できるため、広く用いられている。ＧａＮに代表される窒化物半導体はＳｉの材料としての限界を超える次世代の半導体材料として期待されている。
【0003】
ＧａＮは飽和電子速度が大きいという特性から高周波動作可能なデバイスの作製が可能であり、また絶縁破壊電界も大きいことから、高出力での動作が可能である。また、軽量化や小型化、低消費電力化も見込める。近年、５Ｇ等に代表されるような通信速度の高速化、また、それに伴う高出力化の要求により、高周波、且つ高出力で動作可能なＧａＮ ＨＥＭＴが注目されている。
【0004】
ＧａＮデバイスを作製するためのＧａＮエピタキシャルウェーハに用いられる基板としては、Ｓｉ基板が最も安価であり且つ大口径化に有利である。また、熱伝導率が高く放熱性が良いことから、ＳｉＣ基板も用いられている。しかしこれらの基板は、ＧａＮとの熱膨張係数が異なるため、エピ成膜後の冷却工程で応力が印加し、クラックが発生しやすい。また強い応力が印加していることで、デバイスプロセス中にウェーハ割れが発生してしまう事がある。また、厚いＧａＮを成膜する事が不可能であり、エピ層内に複雑な応力緩和層を成膜してもクラックフリーではせいぜい５μｍ程度が限界である。
【0005】
一方、ＧａＮ基板はＧａＮエピタキシャル層と同じ（または非常に近い）熱膨張係数を有する為、上記のような問題は発生しにくいが、自立ＧａＮ基板は作製が困難であるだけでなく、極めて高価であり口径の大きい基板が作製できない事から、量産化には不適切である。
【0006】
そのため、大口径で且つＧａＮと熱膨張係数が近いＧａＮエピタキシャル用の大口径基板（以下、ＧａＮ用支持基板または単に成長基板）が特許文献１に開示されている。このＧａＮ用支持基板は、多結晶セラミックコア、第１の接着層、導電層、第２の接着層、バリア層を含む支持構造と、該支持構造の片面に積層された平坦化層、該平坦化層に積層された単結晶シリコン層により構成される。
【0007】
このＧａＮ用支持基板を用いることで、大口径で且つエピタキシャル厚が厚く、且つクラックの発生しないＧａＮエピタキシャル基板を作製できる。また、ＧａＮと熱膨張係数差が極めて小さい事から、ＧａＮ成長中や冷却中に反りが発生しにくいため、成膜後の基板の反りを小さく制御できるだけでなく、エピタキシャル層中に複雑な応力緩和層を設ける必要が無いため、エピタキシャル成膜時間が短くなり、エピタキシャル成長のコストを大幅に削減できる。さらに、ＧａＮ用支持基板は大部分がセラミックスであるため、基板自体が非常に硬く塑性変形しにくいだけでなく、口径の大きいＧａＮ ｏｎ Ｓｉで解決されていないウェーハ割れが発生しない。
【先行技術文献】
【特許文献】
【0008】
【文献】特表２０２０－５０５７６７
【文献】特開２００９－２０８９８９
【文献】特開２００９－１１７５８３
【発明の概要】
【発明が解決しようとする課題】
【0009】
特許文献１にはＧａＮ用支持基板上のエピタキシャル成長技術が公開されているが、ＧａＮ用支持基板の基板表層はＳｉ単結晶である。特許文献２にはＳｉ基板上にＣＶＤで炭化シリコン層を形成しその上に窒化物半導体をエピタキシャル成長させることが開示されているが、基板は単結晶シリコンであるため、エピタキシャル成長中のウェーハ割れ等の課題がある。特許文献３には炭化シリコン基板上に窒化物半導体をエピタキシャル成長させることが開示されている。
【0010】
高周波用途で用いられるＧａＮ ｏｎ Ｓｉデバイスでは、高抵抗のＳｉ基板が用いられる。しかし、Ｓｉ基板上にＧａＮを成膜する過程で、ＡｌとＧａがＳｉ基板中に拡散し、Ｓｉ基板表層（ＧａＮエピタキシャル層との界面付近）が低抵抗化してしまい、高周波特性が劣化するという課題がある。
【0011】
また、Ｓｉ基板上のＧａＮ成長では、Ｇａのメルトバックエッチングにより形成される共晶反応物（反応痕）がデバイスプロセスでの歩留まり低下といった課題となっている。さらに、Ｓｉ単結晶とＧａＮには大きな格子定数差があり、Ｓｉ基板上のＧａＮは結晶性が悪化するといった問題がある。ＧａＮ用支持基板の表層もＳｉ層であるため、上記と同様の問題が発生し、解決されていない。
【0012】
本発明は上記課題を解決するためになされたもので、成長基板の種結晶層中へのＡｌの拡散を抑制でき、かつ成長基板上の窒化物半導体薄膜の結晶性の悪化を防止することができる窒化物半導体基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0013】
上記課題を解決するために、本発明では、
複数の層が積層された複合基板上に平坦化層を介して種結晶層が接合された成長基板と、該成長基板の前記種結晶層上に成膜された窒化物半導体薄膜とを具備する窒化物半導体基板であって、
前記複合基板は、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層された第２の接着層と、該第２の接着層全体に積層されたバリア層とを含むものであり、
前記種結晶層は、炭化シリコン層のものである窒化物半導体基板を提供する。
複数の層が積層された複合基板上に平坦化層を介して種結晶層が接合された成長基板と、該成長基板の前記種結晶層上に成膜された窒化物半導体薄膜とを具備する窒化物半導体基板であって、
前記複合基板は、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層された第２の接着層と、該第２の接着層全体に積層されたバリア層とを含むものであり、
前記種結晶層は、炭化シリコン層のものである窒化物半導体基板を提供する。
【0014】
このような窒化物半導体基板であれば、成長基板の種結晶層中へのＡｌとＧａの拡散を抑制でき、かつ成長基板上の窒化物半導体薄膜の結晶性の悪化を防止することができる窒化物半導体基板となる。
【0015】
また、前記複合基板が、前記第１の接着層と前記第２の接着層との間に、前記第１の接着層の全体もしくは片側に積層された導電層を有するものであってもよい。
【0016】
複合基板には、必要に応じて導電性を付与することができる。
【0017】
また本発明では、複数の層が積層された複合基板上に平坦化層を介して種結晶層が接合された成長基板と、該成長基板の前記種結晶層上に成膜された窒化物半導体薄膜とを具備する窒化物半導体基板であって、
前記複合基板は、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層されたバリア層と、該バリア層の裏面に積層された第２の接着層と、該第２の接着層の裏面に積層された導電層とを含むものであり、
前記種結晶層は、炭化シリコン層のものである窒化物半導体基板を提供する。
前記複合基板は、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層されたバリア層と、該バリア層の裏面に積層された第２の接着層と、該第２の接着層の裏面に積層された導電層とを含むものであり、
前記種結晶層は、炭化シリコン層のものである窒化物半導体基板を提供する。
【0018】
このような成長基板を用いた窒化物半導体基板であれば、成長基板の表面側導電層によるリークパスが生じず、高周波特性に優れたものとすることができる。
【0019】
また本発明では、複数の層が積層された複合基板上に平坦化層を介して種結晶層が接合された成長基板と、該成長基板の前記種結晶層上に成膜された窒化物半導体薄膜とを具備する窒化物半導体基板であって、
前記複合基板は、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層の裏面に積層された導電層と、該導電層の裏面に積層された第２の接着層と、前記第１の接着層の表面及び側面と前記導電層の側面と前記第２の接着層の側面及び裏面に積層されたバリア層とを含むものであり、
前記種結晶層は、炭化シリコン層のものである窒化物半導体基板を提供する。
前記複合基板は、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層の裏面に積層された導電層と、該導電層の裏面に積層された第２の接着層と、前記第１の接着層の表面及び側面と前記導電層の側面と前記第２の接着層の側面及び裏面に積層されたバリア層とを含むものであり、
前記種結晶層は、炭化シリコン層のものである窒化物半導体基板を提供する。
【0020】
このような成長基板を用いた窒化物半導体基板であっても、成長基板の表面側導電層によるリークパスが生じず、高周波特性に優れたものとすることができる。
【0021】
このとき、前記導電層が、ポリシリコン層を含むものとすることが好ましい。
【0022】
導電層は、このような層とすることができる。
【0023】
また、前記窒化物半導体薄膜は、ＧａＮ、ＡｌＮ、及びＡｌＧａＮのうち１つ以上を含むものであることが好ましい。
【0024】
このような窒化物半導体薄膜であれば、確実に高周波特性の良い窒化物半導体基板を提供する事ができる。
【0025】
また、前記炭化シリコン層が１００～５００ｎｍの厚さを有し、前記窒化物半導体薄膜の総膜厚は２μｍ以上１０μｍ以下であることが好ましい。
【0026】
本発明では、炭化シリコン層及び窒化物半導体薄膜をこのような厚さとすることができる。
【0027】
また、前記多結晶セラミックコアが、窒化アルミニウムを含むものであることが好ましい。
【0028】
このような複合基板とすれば、窒化物半導体との熱膨張係数差を極めて小さくできる。
【0029】
また、前記第１の接着層及び前記第２の接着層はテトラエチルオルトシリケート（ＴＥＯＳ）層又は酸化シリコン（ＳｉＯ２）層を含み、前記バリア層は窒化シリコンを含むものであることが好ましい。
【0030】
第１の接着層及び第２の接着層、及びバリア層は、このような層とすることができる。
【0031】
また、前記平坦化層はテトラエチルオルトシリケート（ＴＥＯＳ）又は酸化シリコン（ＳｉＯ２）を含み、かつ、５００～３０００ｎｍの厚さを有するものであることが好ましい。
【0032】
平坦化層は、このような層とすることができる。
【0033】
また本発明では、成長基板と、該成長基板上に成膜された窒化物半導体薄膜とを具備する窒化物半導体基板の製造方法であって、
（１）下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程
（１－１）前記複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層された第２の接着層と、該第２の接着層全体に積層されたバリア層とを含む複合基板を準備する工程、
（１－２）前記複合基板の片面のみに平坦化層を積層する工程、
（１－３）ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程、
（１－４）前記ドナー基板の前記炭化シリコン薄膜を前記平坦化層に貼り合わせる工程、及び
（１－５）前記ドナー基板の前記単結晶シリコン基板を除去し、さらに、前記ドナー基板の前記炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる前記炭化シリコン層を形成する工程、及び
（２）前記成長基板の種結晶層である前記炭化シリコン層上に前記窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含む窒化物半導体基板の製造方法を提供する。
（１）下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程
（１－１）前記複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層された第２の接着層と、該第２の接着層全体に積層されたバリア層とを含む複合基板を準備する工程、
（１－２）前記複合基板の片面のみに平坦化層を積層する工程、
（１－３）ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程、
（１－４）前記ドナー基板の前記炭化シリコン薄膜を前記平坦化層に貼り合わせる工程、及び
（１－５）前記ドナー基板の前記単結晶シリコン基板を除去し、さらに、前記ドナー基板の前記炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる前記炭化シリコン層を形成する工程、及び
（２）前記成長基板の種結晶層である前記炭化シリコン層上に前記窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含む窒化物半導体基板の製造方法を提供する。
【0034】
このような窒化物半導体基板の製造方法であれば、比較的容易にかつ確実に結晶性が良い高周波特性に優れた窒化物半導体基板を製造することができる。
【0035】
また、前記工程（１－１）において、前記複合基板を、前記第１の接着層と前記第２の接着層との間に、前記第１の接着層の全体もしくは片側に積層された導電層を有するものとしてもよい。
【0036】
複合基板には、必要に応じて導電性を付与することができる。
【0037】
また本発明では、成長基板と、該成長基板上に成膜された窒化物半導体薄膜とを具備する窒化物半導体基板の製造方法であって、
（１）下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程
（１－１）前記複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層されたバリア層と、該バリア層の裏面に積層された第２の接着層と、該第２の接着層の裏面に積層された導電層とを含む複合基板を準備する工程、
（１－２）前記複合基板の前記バリア層の表面に平坦化層を積層する工程、
（１－３）ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程、
（１－４）前記ドナー基板の前記炭化シリコン薄膜を前記平坦化層に貼り合わせる工程、及び
（１－５）前記ドナー基板の前記単結晶シリコン基板を除去し、さらに、前記ドナー基板の前記炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる前記炭化シリコン層を形成する工程、及び
（２）前記成長基板の種結晶層である前記炭化シリコン層上に前記窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含む窒化物半導体基板の製造方法を提供する。
（１）下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程
（１－１）前記複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層されたバリア層と、該バリア層の裏面に積層された第２の接着層と、該第２の接着層の裏面に積層された導電層とを含む複合基板を準備する工程、
（１－２）前記複合基板の前記バリア層の表面に平坦化層を積層する工程、
（１－３）ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程、
（１－４）前記ドナー基板の前記炭化シリコン薄膜を前記平坦化層に貼り合わせる工程、及び
（１－５）前記ドナー基板の前記単結晶シリコン基板を除去し、さらに、前記ドナー基板の前記炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる前記炭化シリコン層を形成する工程、及び
（２）前記成長基板の種結晶層である前記炭化シリコン層上に前記窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含む窒化物半導体基板の製造方法を提供する。
【0038】
このような成長基板を用いた窒化物半導体基板であれば、成長基板の表面側導電層によるリークパスが生じず、高周波特性に優れたものとすることができる。
【0039】
また本発明では、成長基板と、該成長基板上に成膜された窒化物半導体薄膜とを具備する窒化物半導体基板の製造方法であって、
（１）下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程
（１－１）前記複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層の裏面に積層された導電層と、該導電層の裏面に積層された第２の接着層と、前記第１の接着層の表面及び側面と前記導電層の側面と前記第２の接着層の側面及び裏面に積層されたバリア層とを含む複合基板を準備する工程、
（１－２）前記複合基板の前記バリア層の表面に平坦化層を積層する工程、
（１－３）ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程、
（１－４）前記ドナー基板の前記炭化シリコン薄膜を前記平坦化層に貼り合わせる工程、及び
（１－５）前記ドナー基板の前記単結晶シリコン基板を除去し、さらに、前記ドナー基板の前記炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる前記炭化シリコン層を形成する工程、及び
（２）前記成長基板の種結晶層である前記炭化シリコン層上に前記窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含む窒化物半導体基板の製造方法を提供する。
（１）下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程
（１－１）前記複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層の裏面に積層された導電層と、該導電層の裏面に積層された第２の接着層と、前記第１の接着層の表面及び側面と前記導電層の側面と前記第２の接着層の側面及び裏面に積層されたバリア層とを含む複合基板を準備する工程、
（１－２）前記複合基板の前記バリア層の表面に平坦化層を積層する工程、
（１－３）ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程、
（１－４）前記ドナー基板の前記炭化シリコン薄膜を前記平坦化層に貼り合わせる工程、及び
（１－５）前記ドナー基板の前記単結晶シリコン基板を除去し、さらに、前記ドナー基板の前記炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる前記炭化シリコン層を形成する工程、及び
（２）前記成長基板の種結晶層である前記炭化シリコン層上に前記窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程
を含む窒化物半導体基板の製造方法を提供する。
【0040】
このような成長基板を用いた窒化物半導体基板であっても、成長基板の表面側導電層によるリークパスが生じず、高周波特性に優れたものとすることができる。
【0041】
このとき、前記導電層を、ポリシリコン層を含むものとすることが好ましい。
【0042】
導電層は、このような層を用いることができる。
【0043】
また、前記工程（１－３）において、前記炭化シリコン薄膜をＣＶＤ法によって前記単結晶シリコン基板上に成膜することが好ましい。
【0044】
このように炭化シリコン層はＣＶＤ法によって単結晶シリコン基板上に成膜することで、炭化処理で炭化シリコン層を形成するよりも厚さを厚くすることが容易にできる。
【0045】
前記工程（２）において、前記窒化物半導体薄膜を、ＧａＮ、ＡｌＮ、及びＡｌＧａＮのうち１つ以上を含むものとすることが好ましい。
【0046】
このような窒化物半導体薄膜であれば、確実に高周波特性の良い窒化物半導体基板を製造する事ができる。
【0047】
また、前記工程（１－１）において、前記第１の接着層及び前記第２の接着層をテトラエチルオルトシリケート（ＴＥＯＳ）層又は酸化シリコン（ＳｉＯ２）層を含むものとし、前記バリア層を窒化シリコンを含むものとすることが好ましい。
【0048】
第１の接着層及び第２の接着層、及びバリア層は、このような層を用いることができる。
【0049】
また、前記工程（１－２）において、前記平坦化層をテトラエチルオルトシリケート（ＴＥＯＳ）又は酸化シリコン（ＳｉＯ２）を含み、かつ、５００～３０００ｎｍの厚さを有するものとすることが好ましい。
【0050】
平坦化層は、このような層を用いることができる。
【発明の効果】
【0051】
以上のように、本発明であれば、成長基板の種結晶層中へのＡｌとＧａの拡散を抑制でき、かつ成長基板上の窒化物半導体薄膜の結晶性の悪化を防止することができる窒化物半導体基板及びその製造方法を提供することができる。
【図面の簡単な説明】
【0052】
【図1】本発明の窒化物半導体基板の一例を示す概略図である。
【図2】実施例の窒化物半導体基板の炭化シリコン層を備えた成長基板、および比較例の窒化物半導体基板の通常の単結晶シリコン層を備えた成長基板におけるバックサイドＳＩＭＳの結果を示すグラフである。
【図3】実施例及び比較例において、表層単結晶シリコン層の成長基板と表層炭化シリコン層の成長基板上にエピタキシャル成長させたＧａＮのＸＲＤ測定におけるＧａＮ（０００２）面の回折ピークの半値幅を示すグラフである。
【図4】実施例及び比較例において、表層単結晶シリコン層の成長基板と表層炭化シリコン層の成長基板上にエピタキシャル成長させたＧａＮの表面に発生した反応痕の個数を示すグラフである。
【図5】本発明に用いる成長基板の別の一例を示す概略図である。
【図6】本発明に用いる成長基板のさらに別の一例を示す概略図である。
【発明を実施するための形態】
【0053】
上述したように、単結晶シリコン層上に窒化物半導体を成膜する過程で、ＡｌとＧａが単結晶シリコン層中に拡散し、単結晶シリコン層の表層（ＧａＮエピタキシャル層との界面付近）が低抵抗率化してしまい、高周波特性が劣化するという問題がある。
【0054】
本発明者らは、ＧａＮ成長中に単結晶シリコン層内にＡｌとＧａが拡散して低抵抗率化して、高周波特性が劣化することを抑制する方法について検討を重ねたところ、ＧａＮ用支持基板の種結晶層を炭化シリコン（ＳｉＣ）とすることで、ＡｌとＧａの種結晶層への拡散を防止でき、高周波特性の良い窒化物半導体基板とすることができることが判り、本発明を完成させた。
【0055】
即ち、本発明は、複数の層が積層された複合基板上に平坦化層を介して種結晶層が接合された成長基板と、該成長基板の前記種結晶層上に成膜された窒化物半導体薄膜とを具備する窒化物半導体基板であって、前記複合基板は、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層された第２の接着層と、該第２の接着層全体に積層されたバリア層とを含むものであり、前記種結晶層は、炭化シリコン層のものである窒化物半導体基板である。
【0056】
また本発明は、成長基板と、該成長基板上に成膜された窒化物半導体薄膜とを具備する窒化物半導体基板の製造方法であって、（１）下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程
（１－１）前記複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層された第２の接着層と、該第２の接着層全体に積層されたバリア層とを含む複合基板を準備する工程、
（１－２）前記複合基板の片面のみに平坦化層を積層する工程、
（１－３）ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程、
（１－４）前記ドナー基板の前記炭化シリコン薄膜を前記平坦化層に貼り合わせる工程、及び
（１－５）前記ドナー基板の前記単結晶シリコン基板を除去し、さらに、前記ドナー基板の前記炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる前記炭化シリコン層を形成する工程、及び
（２）前記成長基板の種結晶層である前記炭化シリコン層上に前記窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程を含む窒化物半導体基板の製造方法である。
（１－１）前記複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層された第２の接着層と、該第２の接着層全体に積層されたバリア層とを含む複合基板を準備する工程、
（１－２）前記複合基板の片面のみに平坦化層を積層する工程、
（１－３）ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程、
（１－４）前記ドナー基板の前記炭化シリコン薄膜を前記平坦化層に貼り合わせる工程、及び
（１－５）前記ドナー基板の前記単結晶シリコン基板を除去し、さらに、前記ドナー基板の前記炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる前記炭化シリコン層を形成する工程、及び
（２）前記成長基板の種結晶層である前記炭化シリコン層上に前記窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程を含む窒化物半導体基板の製造方法である。
【0057】
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
【0058】
［窒化物半導体基板］
本発明の窒化物半導体基板は、例えば、図１に示すような複数の層が積層された複合基板２００上に平坦化層６を介して種結晶層７が接合された成長基板１００と、該成長基板１００の種結晶層７上に成膜された窒化物半導体薄膜８とを具備する窒化物半導体基板３００であって、複合基板２００は、多結晶セラミックコア１と、該多結晶セラミックコア１全体に積層された第１の接着層２と、該第１の接着層２全体に積層された第２の接着層４と、該第２の接着層４全体に積層されたバリア層５とを含むものであり、種結晶層７は、炭化シリコン層である。
本発明の窒化物半導体基板は、例えば、図１に示すような複数の層が積層された複合基板２００上に平坦化層６を介して種結晶層７が接合された成長基板１００と、該成長基板１００の種結晶層７上に成膜された窒化物半導体薄膜８とを具備する窒化物半導体基板３００であって、複合基板２００は、多結晶セラミックコア１と、該多結晶セラミックコア１全体に積層された第１の接着層２と、該第１の接着層２全体に積層された第２の接着層４と、該第２の接着層４全体に積層されたバリア層５とを含むものであり、種結晶層７は、炭化シリコン層である。
【0059】
このように種結晶層７が炭化シリコン層であれば、ＡｌとＧａの拡散を抑制し、成長基板１００の低抵抗化を抑制する事ができる。また、炭化シリコンとＧａＮの格子定数も近いことから成膜されるＧａＮの結晶性低下を抑制することができる。その結果、高周波特性の良い窒化物半導体基板を提供する事ができる。また、成長基板の大部分がセラミックスであるため、基板自体が非常に硬く塑性変形しにくいだけでなく、シリコン基板で解決されていないウェーハ割れも発生しない。また、単結晶シリコン層に窒化物半導体を成長させた場合に問題となるＧａのメルトバックエッチングによる反応痕の発生も炭化シリコン層に窒化物半導体を成長させるため防ぐことができる。
【0060】
成長基板
図１に示すように、成長基板１００は、多結晶セラミックコア１と、該多結晶セラミックコア１全体に積層された第１の接着層２と、該第１の接着層２全体に積層された導電層３と、該導電層３全体に積層された第２の接着層４と、該第２の接着層４全体に積層されたバリア層５とを含む複合基板２００と、該複合基板２００の片面のみに積層された平坦化層６と、該平坦化層６に積層された種結晶層（実質的には炭化シリコン層）７により構成される。尚、導電層３は必要に応じて成膜されるものであり、必ずしも必要なわけではなく、また片面のみに成膜されていても良い。
図１に示すように、成長基板１００は、多結晶セラミックコア１と、該多結晶セラミックコア１全体に積層された第１の接着層２と、該第１の接着層２全体に積層された導電層３と、該導電層３全体に積層された第２の接着層４と、該第２の接着層４全体に積層されたバリア層５とを含む複合基板２００と、該複合基板２００の片面のみに積層された平坦化層６と、該平坦化層６に積層された種結晶層（実質的には炭化シリコン層）７により構成される。尚、導電層３は必要に応じて成膜されるものであり、必ずしも必要なわけではなく、また片面のみに成膜されていても良い。
【0061】
ここで、多結晶セラミックコア１は窒化アルミニウムを含み、焼結助剤によって例えば１８００度の高温で焼結され、約６００～１１５０μｍの厚さとすることができる。基本的にはＳｉ基板のＳＥＭＩ規格の厚さで形成される場合が多い。
【0062】
第１の接着層２および第２の接着層４は、テトラエチルオルトシリケート（ＴＥＯＳ）層ないしは酸化シリコン（ＳｉＯ２）層、またはその両方を含む層で、ＬＰＣＶＤプロセスやＣＶＤプロセス等によって堆積され、おおよそ５０～２００ｎｍの厚さとすることができる。
【0063】
導電層３は、ポリシリコンを含み、ＬＰＣＶＤプロセス等によって堆積され、約１５０～５００ｎｍの厚さとすることができる。これは導電性を付与するための層であり、例えばホウ素（Ｂ）やリン（Ｐ）等がドープされる。このポリシリコンを含む導電層３は、必要に応じて設けるものであって、なくても良く、また片面のみに成膜されていても良い。
【0064】
バリア層５は、窒化シリコン層を含み、ＬＰＣＶＤプロセス等によって堆積され、例えば、１００～１０００ｎｍの厚さを有する。
【0065】
平坦化層６は、ＬＰＣＶＤプロセス等によって堆積され、厚さは例えば５００～３０００ｎｍ程度である。この平坦化層６は上面の平坦化のために堆積され、好ましくはテトラエチルオルトシリケート（ＴＥＯＳ）又は酸化シリコン（ＳｉＯ２）を含むものであるが、ＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎ４、あるいは酸窒化シリコン（ＳｉｘＯｙＮｚ）等の通常のセラミックスの膜材等を選択することもできる。
【0066】
種結晶層（炭化シリコン層）７は、例えば、約１００～５００ｎｍの厚さを有し、ＧａＮなどの他のエピタキシャル成長のための成長面として利用される層であり、層転写プロセス等を用いて酸化シリコン層等の平坦化層６に接合される。なお、炭化シリコン層は単結晶である。
【0067】
尚、各層の厚さや製造方法、用いられる物質等は、上記のものに限定されない。
【0068】
また、前記成長基板の別の例としては、例えば図５に示すように多結晶セラミックコア１と、前記多結晶セラミックコアに全体に結合された第１の接着層２と、前記第１の接着層全体に結合されたバリア層５と、前記バリア層の裏面に結合された第２の接着層４と、前記第２の接着層の裏面に結合された導電層３とを含む複合基板と、前記複合基板の表面のみに結合された平坦化層６と、前記平坦化層に結合された種結晶層７により構成されることができる。
【0069】
このような導電層３が裏面側にだけに成膜されている構造の成長基板を用いた窒化物半導体基板であれば、高周波デバイスを作製する場合に成長基板の表面側導電層によるリークパスが生じず、高周波特性に優れたものとすることができる。
【0070】
また、前記成長基板のさらに別の例としては、例えば図６に示すように多結晶セラミックコア１と、前記多結晶セラミックコアに全体に結合された第１の接着層２と、前記第１の接着層の裏面に結合された導電層３と、前記導電層の裏面に結合された第２の接着層４と、前記第１の接着層の表面及び側面と前記導電層の側面と前記第２の接着層の側面及び裏面に結合されたバリア層５とを含む複合基板と、前記複合基板の表面のみに結合された平坦化層６と、前記平坦化層に結合された種結晶層７により構成されることができる。
【0071】
このような導電層３が裏面側にだけに成膜されている構造の成長基板を用いた窒化物半導体基板であっても、高周波デバイスを作製する場合に成長基板の表面側導電層によるリークパスが生じず、高周波特性に優れたものとすることができる。
【0072】
窒化物半導体薄膜
成長基板１００の種結晶層（炭化シリコン層）７の上に形成する窒化物半導体薄膜８としては特に限定されないが、例えば、ＧａＮ、ＡｌＮ、及びＡｌＧａＮのうち１つ以上を含むものとすることができる。
成長基板１００の種結晶層（炭化シリコン層）７の上に形成する窒化物半導体薄膜８としては特に限定されないが、例えば、ＧａＮ、ＡｌＮ、及びＡｌＧａＮのうち１つ以上を含むものとすることができる。
【0073】
すなわち窒化物半導体薄膜は、ＡｌＮ、ＡｌＧａＮおよびＧａＮ等のエピタキシャル成長層とすることができるが、エピタキシャル層の構造はこれに限らず、ＡｌＧａＮを成膜しない場合や、ＡｌＧａＮ成膜後さらにＡｌＮを成膜する場合もある。また、Ａｌ組成を変化させたＡｌＧａＮを複数層成膜させる場合もある。
【0074】
エピタキシャル層の表層側にはデバイス層を設けることができる。デバイス層は、２次元電子ガスが発生する結晶性の高い層（チャネル層）、２次元電子ガスを発生させるための層（バリア層）、最表層にキャップ層を設けた構造とすることができる。チャネル層は例えばＧａＮ層とすることができるが、これに限定されない。バリア層はＡｌ組成が２０％程度のＡｌＧａＮを用いることができるが、例えばＩｎＧａＮ等も用いることができ、これに限定されない。キャップ層は例えばＧａＮ層やＳｉＮ層とすることもでき、これに限定されない。また、これらのデバイス層の厚さやバリア層のＡｌ組成は、デバイスの設計によって変更される。
【0075】
窒化物半導体薄膜の膜厚は用途によって変更されるため、特に限定されないが、窒化物半導体薄膜の総膜厚は２μｍ以上１０μｍ以下であることが好ましい。
【0076】
［窒化物半導体基板の製造方法］
上述の本発明の窒化物半導体基板は、以下のように製造することができる。以下、本発明の窒化物半導体基板の製造方法について説明する。
上述の本発明の窒化物半導体基板は、以下のように製造することができる。以下、本発明の窒化物半導体基板の製造方法について説明する。
【0077】
＜工程（１）＞
工程（１）では、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する。工程（１）の実施態様としては、以下のような第一態様、第二態様、及び第三態様が挙げられる。
工程（１）では、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する。工程（１）の実施態様としては、以下のような第一態様、第二態様、及び第三態様が挙げられる。
【0078】
第一態様
工程（１）の第一態様は、下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程である。
工程（１）の第一態様は、下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程である。
【0079】
工程（１－１）
工程（１－１）は、複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層された第２の接着層と、該第２の接着層全体に積層されたバリア層とを含む複合基板を準備する工程である。ここで準備する複合基板は、上述のものとすればよい。
工程（１－１）は、複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層された第２の接着層と、該第２の接着層全体に積層されたバリア層とを含む複合基板を準備する工程である。ここで準備する複合基板は、上述のものとすればよい。
【0080】
工程（１－２）
工程（１－２）は、複合基板の片面のみに平坦化層を積層する工程である。平坦化層は、上述の材料及び方法によって積層すればよい。
工程（１－２）は、複合基板の片面のみに平坦化層を積層する工程である。平坦化層は、上述の材料及び方法によって積層すればよい。
【0081】
工程（１－３）
工程（１－３）は、ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板（ＳｉＣ／Ｓｉ基板）を準備する工程である。より具体的には、ドナー基板は以下のようにして作製することができる。
工程（１－３）は、ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板（ＳｉＣ／Ｓｉ基板）を準備する工程である。より具体的には、ドナー基板は以下のようにして作製することができる。
【0082】
単結晶シリコン基板を準備し、ＣＶＤ成膜装置で単結晶シリコン基板上に炭化シリコン薄膜をＣＶＤ法によって成膜する。成膜に使用する原料ガスは、炭素源としてトリメチルシランを使用することができるが、原料ガスはこれに限定されない。成膜温度は例えば６００～１２００℃とすることができるが、これに限定されない。
【0083】
炭化シリコン薄膜の厚さは、原料ガスの流量や成膜時間によって調整する事ができる。成膜する炭化シリコン薄膜の厚さは、厚い方には限定されないが、必ず成長基板の最表層に貼り合わせられる炭化シリコン（ＳｉＣ）層以上の厚さは必要である。
【0084】
また、本工程で単結晶シリコン基板上に形成する炭化シリコン薄膜は単結晶である。
【0085】
なお、本工程で作製するドナー基板の導電型としては、ノンドープ、ｎ型、ｐ型のいずれであってもよいが、ｎ型単結晶シリコン基板であることが好ましい。
【0086】
工程（１－４）
工程（１－４）は、ドナー基板の炭化シリコン薄膜を平坦化層に貼り合わせる工程である。
工程（１－４）は、ドナー基板の炭化シリコン薄膜を平坦化層に貼り合わせる工程である。
【0087】
ここでドナー基板として用いる基板は、上述の工程（１－３）で作製したＳｉＣ／Ｓｉ基板を使用し、炭化シリコン薄膜が複合基板上の平坦化層に接するように貼り合わせを行う。
【0088】
工程（１－５）
工程（１－５）は、ドナー基板の単結晶シリコン基板を除去し、さらに、ドナー基板の炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる炭化シリコン層を形成する工程である。
工程（１－５）は、ドナー基板の単結晶シリコン基板を除去し、さらに、ドナー基板の炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる炭化シリコン層を形成する工程である。
【0089】
本工程では、ドナー基板を平坦化層と貼り合わせた後、目的の厚さの炭化シリコン薄膜を残して、単結晶シリコン基板と不要な炭化シリコン薄膜を剥離し、残した炭化シリコン薄膜の表面を研磨し平坦度を向上させる。剥離には、水素イオン注入剥離法等の公知の技術を用いればよい。本工程で平坦化層上に形成される成長基板表層の炭化シリコン層の厚さは、１００～５００ｎｍとすることが好ましい。以上のようにして、成長基板を作製することができる。
【0090】
第二態様
工程（１）の第二態様は、下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程である。
工程（１）の第二態様は、下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程である。
【0091】
工程（１－１）
工程（１－１）は、複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層されたバリア層と、該バリア層の裏面に積層された第２の接着層と、該第２の接着層の裏面に積層された導電層とを含む複合基板を準備する工程である。ここで準備する複合基板は、上述のものとすればよい。
工程（１－１）は、複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層全体に積層されたバリア層と、該バリア層の裏面に積層された第２の接着層と、該第２の接着層の裏面に積層された導電層とを含む複合基板を準備する工程である。ここで準備する複合基板は、上述のものとすればよい。
【0092】
工程（１－２）
工程（１－２）は、複合基板のバリア層の表面に平坦化層を積層する工程である。平坦化層は、上述の材料及び方法によって積層すればよい。
工程（１－２）は、複合基板のバリア層の表面に平坦化層を積層する工程である。平坦化層は、上述の材料及び方法によって積層すればよい。
【0093】
工程（１－３）
工程（１－３）は、ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程である。工程（１－３）は、第一態様と同様にして行えばよい。
工程（１－３）は、ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程である。工程（１－３）は、第一態様と同様にして行えばよい。
【0094】
工程（１－４）
工程（１－４）は、ドナー基板の炭化シリコン薄膜を平坦化層に貼り合わせる工程である。工程（１－４）は、第一態様と同様にして行えばよい。
工程（１－４）は、ドナー基板の炭化シリコン薄膜を平坦化層に貼り合わせる工程である。工程（１－４）は、第一態様と同様にして行えばよい。
【0095】
工程（１－５）
工程（１－５）は、ドナー基板の単結晶シリコン基板を除去し、さらに、ドナー基板の炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる炭化シリコン層を形成する工程である。工程（１－５）は、第一態様と同様にして行えばよい。
工程（１－５）は、ドナー基板の単結晶シリコン基板を除去し、さらに、ドナー基板の炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる炭化シリコン層を形成する工程である。工程（１－５）は、第一態様と同様にして行えばよい。
【0096】
第三態様
工程（１）の第三態様は、下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程である。
工程（１）の第三態様は、下記工程（１－１）～（１－５）を行い、複数の層が積層された複合基板上に平坦化層を介して種結晶層として炭化シリコン層が接合された成長基板を準備する工程である。
【0097】
工程（１－１）
工程（１－１）は、複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層の裏面に積層された導電層と、該導電層の裏面に積層された第２の接着層と、前記第１の接着層の表面及び側面と前記導電層の側面と前記第２の接着層の側面及び裏面に積層されたバリア層とを含む複合基板を準備する工程である。ここで準備する複合基板は、上述のものとすればよい。
工程（１－１）は、複合基板として、多結晶セラミックコアと、該多結晶セラミックコア全体に積層された第１の接着層と、該第１の接着層の裏面に積層された導電層と、該導電層の裏面に積層された第２の接着層と、前記第１の接着層の表面及び側面と前記導電層の側面と前記第２の接着層の側面及び裏面に積層されたバリア層とを含む複合基板を準備する工程である。ここで準備する複合基板は、上述のものとすればよい。
【0098】
工程（１－２）
工程（１－２）は、複合基板のバリア層の表面に平坦化層を積層する工程である。平坦化層は、上述の材料及び方法によって積層すればよい。
工程（１－２）は、複合基板のバリア層の表面に平坦化層を積層する工程である。平坦化層は、上述の材料及び方法によって積層すればよい。
【0099】
工程（１－３）
工程（１－３）は、ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程である。工程（１－３）は、第一態様と同様にして行えばよい。
工程（１－３）は、ドナー基板として、炭化シリコン薄膜を備えた単結晶シリコン基板を準備する工程である。工程（１－３）は、第一態様と同様にして行えばよい。
【0100】
工程（１－４）
工程（１－４）は、ドナー基板の炭化シリコン薄膜を平坦化層に貼り合わせる工程である。工程（１－４）は、第一態様と同様にして行えばよい。
工程（１－４）は、ドナー基板の炭化シリコン薄膜を平坦化層に貼り合わせる工程である。工程（１－４）は、第一態様と同様にして行えばよい。
【0101】
工程（１－５）
工程（１－５）は、ドナー基板の単結晶シリコン基板を除去し、さらに、ドナー基板の炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる炭化シリコン層を形成する工程である。工程（１－５）は、第一態様と同様にして行えばよい。
工程（１－５）は、ドナー基板の単結晶シリコン基板を除去し、さらに、ドナー基板の炭化シリコン薄膜を所望の厚みとなるように加工して、１００～５００ｎｍの種結晶層となる炭化シリコン層を形成する工程である。工程（１－５）は、第一態様と同様にして行えばよい。
【0102】
＜工程（２）＞
工程（２）は、成長基板の種結晶層である炭化シリコン層上に窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程である。
工程（２）は、成長基板の種結晶層である炭化シリコン層上に窒化物半導体薄膜をエピタキシャル成長させて、窒化物半導体基板を製造する工程である。
【0103】
ＭＯＣＶＤ反応炉において、工程（１）で作製した成長基板の炭化シリコン層上にＡｌＮ、ＡｌＧａＮおよびＧａＮ等の窒化物半導体薄膜のエピタキシャル成長を行う。本工程では、上述のような窒化物半導体薄膜をエピタキシャル成長させることができる。
【0104】
エピタキシャル成長の際、Ａｌ源としてＴＭＡｌ、Ｇａ源としてＴＭＧａ、Ｎ源としてＮＨ３を用いることができる。また、キャリアガスはＮ２およびＨ２、ないしはそのいずれかとし、プロセス温度は９００～１２００℃程度とすることができる。
【0105】
以上のようにして窒化物半導体薄膜を成膜し、窒化物半導体基板を製造することができる。
【実施例】
【0106】
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
【0107】
（実施例）
直径２００ｍｍ、面方位（１１１）の単結晶シリコン基板を準備し、ＣＶＤ成膜装置で単結晶シリコン基板上に炭化シリコン薄膜を成膜して、ＳｉＣ／Ｓｉ基板を作製した。成膜に使用する原料ガスは、炭素源としてトリメチルシランを使用した。炭化シリコン薄膜の成膜温度は１１３０℃とした。成膜時間を制御し、３００ｎｍの炭化シリコン薄膜を成膜した。
直径２００ｍｍ、面方位（１１１）の単結晶シリコン基板を準備し、ＣＶＤ成膜装置で単結晶シリコン基板上に炭化シリコン薄膜を成膜して、ＳｉＣ／Ｓｉ基板を作製した。成膜に使用する原料ガスは、炭素源としてトリメチルシランを使用した。炭化シリコン薄膜の成膜温度は１１３０℃とした。成膜時間を制御し、３００ｎｍの炭化シリコン薄膜を成膜した。
【0108】
次に、エピタキシャル成長用の基板である、成長基板を作製した。成長基板は、窒化アルミニウムを含む多結晶セラミックコアと、多結晶セラミックコア全体に積層された酸化シリコンからなる第１の接着層と、第１の接着層全体に積層されたポリシリコンからなる導電層と、導電層全体に積層された酸化シリコンからなる第２の接着層と、第２の接着層全体に積層された窒化シリコンからなるバリア層とを含む複合基板と、該複合基板の片面のみに積層された酸化シリコンからなる平坦化層を構成した。
【0109】
次に上記平坦化層に、上記で作製したＳｉＣ／Ｓｉ基板をドナー基板として貼り合わせた。この際、予め炭化シリコン薄膜の表面から水素イオンを注入しておき、その後、平坦化層と炭化シリコン薄膜が接触する様に貼り合わせを行った。
【0110】
その後、２５０ｎｍの炭化シリコン薄膜を残し、イオン注入層で剥離を行った。剥離後、炭化シリコン薄膜が１５０ｎｍになるように研磨を行い、成長基板表層の炭化シリコン層を形成した。以上のようにして成長基板を作製した。
【0111】
この成長基板をＭＯＣＶＤ反応炉に載置し、成長基板上にＡｌＮ、ＡｌＧａＮおよびＧａＮ等の窒化物半導体薄膜のエピタキシャル成長を行った。成長基板はサテライトと呼ばれるウェーハポケットに載置した。エピタキシャル成長の際、Ａｌ源としてＴＭＡｌ、Ｇａ源としてＴＭＧａ、Ｎ源としてＮＨ３を用いた。
【0112】
また、キャリアガスはＮ２およびＨ２のいずれも使用した。プロセス温度は１０００℃とした。サテライトの上に成長基板を載置し、エピタキシャル成長を行う際、エピタキシャル層は基板側から成長方向に向かって順にＡｌＮ、ＡｌＧａＮを成膜し、その後ＧａＮをエピタキシャル成長させた。
【0113】
エピタキシャル層の表層側にはデバイス層を設けた。デバイス層は、２次元電子ガスが発生する結晶性の高い層（チャネル層）を約４００ｎｍ、２次元電子ガスを発生させるための層（バリア層）を２０ｎｍ、最表層に３ｎｍのＧａＮからなるキャップ層を設けた構造とした。バリア層はＡｌ組成を２０％としたＡｌＧａＮを用いたが、例えばＩｎＧａＮ等も用いることができ、これに限定されない。
【0114】
デバイス層を含むエピタキシャル層の総膜厚は３．５μｍとした。以上のようにして、窒化物半導体基板を製造した。
【0115】
（比較例）
実施例で成長基板の種結晶層として炭化シリコン層を形成する代わりに単結晶シリコン層を形成したことを除いて、実施例と同様に窒化物半導体基板を製造した。
実施例で成長基板の種結晶層として炭化シリコン層を形成する代わりに単結晶シリコン層を形成したことを除いて、実施例と同様に窒化物半導体基板を製造した。
【0116】
実施例及び比較例で製造した窒化物半導体基板について、二次高調波特性、成長基板の種結晶層内に拡散するＡｌの濃度、ＧａＮエピタキシャル層の結晶性、及びエピタキシャル層の面内に発生した反応痕の個数を以下のようにして評価した。
【0117】
二次高調波特性
エピタキシャル成長終了後、エピタキシャル層表面に電極（ＣＰＷ：コプレーナ導波路）を形成し、周波数１ＧＨｚの高周波信号を入力し、二次高調波特性を評価した。二次高調波特性は、Ｐｉｎ＝１５ｄＢｍの際の値を用いた。
エピタキシャル成長終了後、エピタキシャル層表面に電極（ＣＰＷ：コプレーナ導波路）を形成し、周波数１ＧＨｚの高周波信号を入力し、二次高調波特性を評価した。二次高調波特性は、Ｐｉｎ＝１５ｄＢｍの際の値を用いた。
【0118】
その結果、二次高調波特性は、実施例が２ＨＤ＝－１０５＠Ｐｉｎ＝１５ｄＢｍ、比較例が２ＨＤ＝－４５＠Ｐｉｎ＝１５ｄＢｍであり、実施例は種結晶層を炭化シリコン層とすることによって二次高調波特性が改善されていることが分かる。
【0119】
成長基板の種結晶層内に拡散するＡｌの濃度
バックサイドＳＩＭＳにより、成長基板表層の種結晶層内に拡散するＡｌの濃度を調査した。結果を図２に示す。
バックサイドＳＩＭＳにより、成長基板表層の種結晶層内に拡散するＡｌの濃度を調査した。結果を図２に示す。
【0120】
実施例では、成長基板の種結晶層を炭化シリコン層としたことから、種結晶層（炭化シリコン層）内にはＡｌの拡散が見られない。一方、比較例では成長基板の種結晶層を従来の単結晶シリコン層としたことから、種結晶層（単結晶シリコン層）内にはＡｌが拡散しているのが判る。また実施例では、種結晶層（炭化シリコン層）内にはＧａの拡散も見られなかった。
【0121】
ＧａＮエピタキシャル層の結晶性
ＸＲＤ測定を行い、ＧａＮ（０００２）面の回折ピークの半値幅からＧａＮエピタキシャル層の結晶性を評価した。結果を図３に示す。
ＸＲＤ測定を行い、ＧａＮ（０００２）面の回折ピークの半値幅からＧａＮエピタキシャル層の結晶性を評価した。結果を図３に示す。
【0122】
図３に示す通り、実施例の成長基板表層の炭化シリコン層上にエピタキシャル成長させたＧａＮの方が、比較例の従来の単結晶シリコン層上にエピタキシャル成長させたＧａＮよりも半値幅が狭く結晶性が良いことが判る。
【0123】
反応痕の個数
同様のサンプルを１０枚作製し、それぞれのウェーハにおいて、面内に発生した反応痕の個数を調査した。結果を図４に示す。
同様のサンプルを１０枚作製し、それぞれのウェーハにおいて、面内に発生した反応痕の個数を調査した。結果を図４に示す。
【0124】
図４のように、比較例の表層単結晶シリコン層の成長基板上のＧａＮでは反応痕が多数発生したが、実施例の表層炭化シリコン層の成長基板上のＧａＮでは反応痕が発生しないことが確認された。
【0125】
以上のように、本発明の窒化物半導体基板及びその製造方法であれば、成長基板の種結晶層中へのＡｌの拡散を抑制でき、かつ成長基板上の窒化物半導体薄膜の結晶性の悪化を防止することができる窒化物半導体基板及びその製造方法となることが明らかになった。
【0126】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】