(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-07
(45)【発行日】2024-08-16
(54)【発明の名称】メモリシステムの電力管理
(51)【国際特許分類】
G06F 12/00 20060101AFI20240808BHJP
G06F 12/06 20060101ALI20240808BHJP
【ＦＩ】
G06F12/00 550E
G06F12/00 597U
G06F12/06 550A
【請求項の数】
20
(21)【出願番号】P 2023536822
(86)(22)【出願日】2021-06-01
(65)【公表番号】
(43)【公表日】2023-12-25
(86)【国際出願番号】 CN2021097708
(87)【国際公開番号】W WO2022252121
(87)【国際公開日】2022-12-08
【審査請求日】2023-06-16
(73)【特許権者】
【識別番号】519237948
【氏名又は名称】長江存儲科技有限責任公司
【氏名又は名称原語表記】Ｙａｎｇｔｚｅ Ｍｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】Ｎｏ．８８ Ｗｅｉｌａｉ ３ｒｄ Ｒｏａｄ，Ｅａｓｔ Ｌａｋｅ Ｈｉｇｈ－ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ，Ｗｕｈａｎ，Ｈｕｂｅｉ，Ｃｈｉｎａ
(74)【代理人】
【識別番号】100109210
【弁理士】
【氏名又は名称】新居 広守
(72)【発明者】
【氏名】ジュウ・フェイフェイ
(72)【発明者】
【氏名】ホー・ユーシン
【審査官】北村 学
(56)【参考文献】
【文献】特開２０１４－０４９１７２（ＪＰ，Ａ）
【文献】特開２０１６－２１２５８０（ＪＰ，Ａ）
【文献】特開２０１４－２３２５４０（ＪＰ，Ａ）
【文献】特開２０１２－０４３４２０（ＪＰ，Ａ）
【文献】特開２００２－３５１７３７（ＪＰ，Ａ）
【文献】特表２０１０－５１２５８６（ＪＰ，Ａ）
【文献】特開２００１－０５２４７６（ＪＰ，Ａ）
【文献】特開２０１９－１０１８７０（ＪＰ，Ａ）
【文献】米国特許出願公開第２００９／００１９２４３（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１６／０２３１９５７（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１９／０２１４０８７（ＵＳ，Ａ１）
【文献】国際公開第２０１６／０２２２５４（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ １２／００
Ｇ０６Ｆ １２／０６
(57)【特許請求の範囲】
【請求項1】
メモリシステムであって、少なくとも１つのメモリデバイスであって、前記少なくとも１つのメモリデバイスの各々は、メモリセルのアレイと、前記メモリセルのアレイに結合された制御論理回路とを備える、少なくとも１つのメモリデバイスと、
前記少なくとも１つのメモリデバイスに結合されたメモリコントローラと、を備え、
前記メモリコントローラ及び前記少なくとも１つのメモリデバイスの前記制御論理回路は、第１の所定の電力消費閾値を有する第１の電源によって電力供給され、
前記少なくとも１つのメモリデバイスの前記メモリセルのアレイは、第２の所定の電力消費閾値を有する第２の電源によって電力供給され、
前記メモリコントローラは、
メモリ動作の第１のキューを維持し、前記第１のキュー内の前記メモリ動作の実行は前記第１の電源からの電力消費を引き起こし、
メモリ動作の第２のキューを維持し、前記第２のキュー内の前記メモリ動作の実行は前記第２の電源からの電力消費を引き起こし、
前記第１のキュー及び前記第２のキュー内の後続のメモリ動作の実行がそれぞれ前記対応する第１の電源及び第２の電源を過負荷にするかどうかを別々に判定し、
前記判定に基づいて、前記対応する第１の電源又は第２の電源を過負荷にしない前記第１のキュー又は前記第２のキュー内の前記後続のメモリ動作を実行し、
前記判定に基づいて、前記対応する第１の電源又は第２の電源を過負荷にする前記第１のキュー又は前記第２のキュー内の前記後続のメモリ動作を遅延させる、ように構成される、メモリシステム。
【請求項2】
前記第１のキュー内の前記メモリ動作は情報転送動作を含み、前記第２のキュー内の前記メモリ動作は、読み出し動作、プログラム動作、又は消去動作のうちの少なくとも１つを含む、請求項１に記載のメモリシステム。
【請求項3】
前記メモリコントローラは、複数のメモリ動作を並列に実行する際の総同時電力消費を示す現在の電力消費値を決定し、
前記第１のキュー又は前記第２のキュー内の後続のメモリ動作を実行する追加の電力消費を示す追加電力消費値を決定し、
前記現在の電力消費値と前記追加電力消費値との合計が、前記後続のメモリ動作を保持する前記第１のキュー又は前記第２のキューに対応する前記第１の所定の電力消費閾値又は前記第２の所定の電力消費閾値を超えるかどうかを判定し、
前記現在の電力消費値と前記追加電力消費値との前記合計が前記第１の所定の電力消費閾値又は前記第２の所定の電力消費閾値を超えないと判定した後で、前記後続のメモリ動作の実行は前記対応する第１の電源又は第２の電源を過負荷にさせないと判定する、ように構成される、請求項１又は２に記載のメモリシステム。
【請求項4】
前記メモリコントローラは、前記現在の電力消費値と前記追加電力消費値との前記合計が前記第１の所定の電力消費閾値又は前記第２の所定の電力消費閾値を超えると判定した後で、前記後続のメモリ動作の実行により前記対応する第１の電源又は第２の電源が過負荷になると判定するように構成される、請求項３に記載のメモリシステム。
【請求項5】
前記メモリコントローラは、前記複数のメモリ動作のそれぞれのタイプを決定し、
前記複数のメモリ動作にそれぞれ対応する個別電力消費値を、前記それぞれのタイプに基づいて決定し、
前記個別電力消費値に基づいて前記現在の電力消費値を決定するように構成される、請求項３又は４に記載のメモリシステム。
【請求項6】
前記メモリコントローラは、環境条件に基づいて前記決定された個別電力消費値を調整し、
前記調整された個別電力消費値に基づいて、前記現在の電力消費値を決定するように構成される、請求項５に記載のメモリシステム。
【請求項7】
各タイプのメモリ動作は、所定の電力消費値に対応し、前記メモリコントローラは、
前記複数のメモリ動作の前記それぞれのタイプを前記対応する所定の電力消費値にマッピングすることに基づいて前記個別電力消費値を決定するように構成される、請求項５又は６に記載のメモリシステム。
【請求項8】
前記複数のメモリ動作の前記タイプは、読み出し動作、プログラム動作、消去動作、マルチプレーン動作、シングルプレーン動作、情報転送動作、符号化動作、又は復号動作のうちの少なくとも１つを含む、請求項５～７のいずれか１項に記載のメモリシステム。
【請求項9】
前記現在の電力消費値、前記追加電力消費値、又は前記所定の電力消費閾値のうちの少なくとも１つは、所定の基準に基づいて計算された相対値の形態である、請求項３～８のいずれか1項に記載のメモリシステム。
【請求項10】
前記メモリデバイスは、三次元（３Ｄ）ＮＡＮＤメモリデバイスを備える、請求項１～９のいずれか１項に記載のメモリシステム。
【請求項11】
メモリシステムの電力を管理する方法であって、前記メモリシステムは、
少なくとも１つのメモリデバイスであって、前記少なくとも１つのメモリデバイスの各々は、メモリセルのアレイと、前記メモリセルのアレイに結合された制御論理回路とを備える、少なくとも１つのメモリデバイスと、
前記少なくとも１つのメモリデバイスに結合されたメモリコントローラと、を備え、
前記メモリコントローラ及び前記少なくとも１つのメモリデバイスの前記制御論理回路は、第１の所定の電力消費閾値を有する第１の電源によって電力供給され、
前記少なくとも１つのメモリデバイスの前記メモリセルのアレイは、第２の所定の電力消費閾値を有する第２の電源によって電力供給され、
前記方法は、
メモリ動作の第１のキューを維持することであって、前記第１のキュー内の前記メモリ動作の実行は前記第１の電源からの電力消費を引き起こす、第１のキューを維持することと、
メモリ動作の第２のキューを維持することであって、前記第２のキュー内の前記メモリ動作の実行は前記第２の電源からの電力消費を引き起こす、第２のキューを維持することと、
前記第１のキュー及び前記第２のキュー内の後続のメモリ動作の実行がそれぞれ対応する前記第１の電源及び前記第２の電源を過負荷にするかどうかを別々に判定することと、
前記判定に基づいて、前記対応する第１の電源又は第２の電源を過負荷にしない前記第１のキュー又は前記第２のキュー内の前記後続のメモリ動作を実行することと、
前記判定に基づいて、前記対応する第１の電源又は第２の電源を過負荷にする前記第１のキュー又は前記第２のキュー内の前記後続のメモリ動作を遅延させることと、
を含む、方法。
【請求項12】
前記第１のキュー内の前記メモリ動作は情報転送動作を含み、前記第２のキュー内の前記メモリ動作は、読み出し動作、プログラム動作、又は消去動作のうちの少なくとも１つを含む、請求項１１に記載の方法。
【請求項13】
複数のメモリ動作を並列に実行する際の総同時電力消費を示す現在の電力消費値を決定することと、前記第１のキュー又は前記第２のキュー内の後続のメモリ動作を実行する追加の電力消費を示す追加電力消費値を決定することと、
前記現在の電力消費値と前記追加電力消費値との合計が、前記後続のメモリ動作を保持する前記第１のキュー又は前記第２のキューに対応する前記第１の所定の電力消費閾値又は前記第２の所定の電力消費閾値を超えるかどうかを判定することと、
前記現在の電力消費値と前記追加電力消費値との前記合計が前記第１の所定の電力消費閾値又は前記第２の所定の電力消費閾値を超えないと判定した後で、前記後続のメモリ動作の実行は前記対応する第１の電源又は第２の電源を過負荷にさせないと判定することと、
を含む、請求項１１又は１２に記載の方法。
【請求項14】
前記現在の電力消費値と前記追加電力消費値との前記合計が前記第１の所定の電力消費閾値又は前記第２の所定の電力消費閾値を超えると判定した後で、前記後続のメモリ動作の実行により前記対応する第１の電源又は第２の電源が過負荷になると判定するように構成される、請求項１３に記載の方法。
【請求項15】
前記複数のメモリ動作のそれぞれのタイプを決定することと、前記複数のメモリ動作にそれぞれ対応する個々の電力消費値を、前記それぞれのタイプに基づいて決定することと、
前記個別電力消費値に基づいて前記現在の電力消費値を決定することと、
を含む、請求項１３又は１４に記載の方法。
【請求項16】
環境条件に基づいて前記決定された個別電力消費値を調整することと、前記調整された個別電力消費値に基づいて、前記現在の電力消費値を決定することと、
を含む、請求項１５に記載の方法。
【請求項17】
各タイプのメモリ動作は、所定の電力消費値に対応し、前記方法は、
前記複数のメモリ動作の前記それぞれのタイプを前記対応する所定の電力消費値にマッピングすることに基づいて前記個別電力消費値を決定することを含む、請求項１５又は１６に記載の方法。
【請求項18】
前記複数のメモリ動作の前記タイプは、読み出し動作、プログラム動作、消去動作、マルチプレーン動作、シングルプレーン動作、情報転送動作、符号化動作、又は復号動作のうちの少なくとも１つを含む、請求項１５～１７のいずれか１項に記載の方法。
【請求項19】
前記現在の電力消費値、前記追加電力消費値、又は前記所定の電力消費閾値のうちの少なくとも１つは、所定の基準に基づいて計算された相対値の形態である、請求項１３～１８のいずれか１項に記載の方法。
【請求項20】
命令を記憶する非一時的コンピュータ可読媒体であって、前記命令が、メモリシステムのメモリコントローラによって実行されると、前記メモリコントローラに、前記メモリシステムの電力を管理する方法を実行させ、前記メモリシステムは、
少なくとも１つのメモリデバイスであって、前記少なくとも１つのメモリデバイスの各々は、メモリセルのアレイと、前記メモリセルのアレイに結合された制御論理回路とを備える、少なくとも１つのメモリデバイスと、
前記少なくとも１つのメモリデバイスに結合されたメモリコントローラと、を備え、
前記メモリコントローラ及び前記少なくとも１つのメモリデバイスの前記制御論理回路は、第１の所定の電力消費閾値を有する第１の電源によって電力供給され、
前記少なくとも１つのメモリデバイスの前記メモリセルのアレイは、第２の所定の電力消費閾値を有する第２の電源によって電力供給され、
前記方法は、
メモリ動作の第１のキューを維持することであって、前記第１のキュー内の前記メモリ動作の実行は前記第１の電源からの電力消費を引き起こす、第１のキューを維持することと、
メモリ動作の第２のキューを維持することであって、前記第２のキュー内の前記メモリ動作の実行は前記第２の電源からの電力消費を引き起こす、第２のキューを維持することと、
前記第１のキュー及び前記第２のキュー内の後続のメモリ動作の実行がそれぞれ対応する前記第１の電源及び前記第２の電源を過負荷にするかどうかを別々に判定することと、
前記判定に基づいて、前記対応する第１の電源又は第２の電源を過負荷にしない前記第１のキュー又は前記第２のキュー内の前記後続のメモリ動作を実行することと、
前記判定に基づいて、前記対応する第１の電源又は第２の電源を過負荷にする前記第１のキュー又は前記第２のキュー内の前記後続のメモリ動作を遅延させることと、
を含む、非一時的コンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、メモリシステム及びその動作方法に関する。
【0002】
フラッシュメモリは、電気的に消去及び再プログラムすることができる低コストで高密度の不揮発性固体記憶媒体である。ＮＡＮＤフラッシュプレーンの数の増加及び読み出し－書き込み性能の向上に伴い、ピーク電力管理は、個体記憶製品、特にＵＦＳ（Ｕｎｉｖｅｒｓａｌ ｆｌａｓｈ ｓｔｏｒａｇｅ）チップにおいてますます重要になってきている。アクセス可能なＮＡＮＤメモリデバイスの数の制限及び並列動作の総数の制限に基づくピーク電力制御の既存の方法は柔軟性がなく、電源によって提供される利用可能なマージンを十分に利用しない。したがって、既存の電力管理方法を改善してメモリ性能を向上させることが望ましい。
【発明の概要】
【0003】
一態様において、メモリシステムは、少なくとも１つのメモリデバイスと、少なくとも１つのメモリデバイスに結合されたメモリコントローラとを含むことができる。少なくとも１つのメモリデバイスの各々は、メモリセルのアレイと、メモリセルのアレイに結合された制御論理回路とを含むことができる。少なくとも１つのメモリデバイスのメモリコントローラ及び制御論理回路は、第１の所定の電力消費閾値を有する第１の電源によって電力供給されてもよい。少なくとも１つのメモリデバイスのメモリセルのアレイは、第２の所定の電力消費閾値を有する第２の電源によって電力供給されてもよい。メモリコントローラは、メモリ動作の第１のキューを維持し、第１のキュー内のメモリ動作の実行は第１の電源からの電力消費を引き起こし、メモリ動作の第２のキューを維持し、第２のキュー内のメモリ動作の実行は第２の電源からの電力消費を引き起こし、第１のキュー及び第２のキュー内の後続のメモリ動作の実行がそれぞれ対応する第１の電源及び第２の電源を過負荷にするかどうかを別々に判定し、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にしない第１のキュー又は第２のキュー内の後続のメモリ動作を実行し、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にする第１のキュー又は第２のキュー内の後続のメモリ動作を遅延させる、ように構成されてもよい。
【0004】
別の態様では、メモリシステムの電力を管理するための方法が提供される。メモリシステムは、少なくとも１つのメモリデバイスと、少なくとも１つのメモリデバイスに結合されたメモリコントローラとを含むことができる。少なくとも１つのメモリデバイスの各々は、メモリセルのアレイと、メモリセルのアレイに結合された制御論理回路とを含むことができる。少なくとも１つのメモリデバイスのメモリコントローラ及び制御論理回路は、第１の所定の電力消費閾値を有する第１の電源によって電力供給されてもよい。少なくとも１つのメモリデバイスのメモリセルのアレイは、第２の所定の電力消費閾値を有する第２の電源によって電力供給されてもよい。本方法は、メモリ動作の第１のキューを維持することであって、第１のキュー内のメモリ動作の実行は第１の電源からの電力消費を引き起こす、第１のキューを維持することを含むことができる。本方法はまた、メモリ動作の第２のキューを維持することであって、第２のキュー内のメモリ動作の実行は第２の電源からの電力消費を引き起こす、第２のキューを維持することを含むことができる。本方法は、第１のキュー及び第２のキュー内の後続のメモリ動作の実行がそれぞれ対応する第１の電源及び第２の電源を過負荷にするかどうかを別々に判定することを更に含むことができる。本方法は、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にしない第１のキュー又は第２のキュー内の後続のメモリ動作を実行することを更に含むことができる。本方法は、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にする第１のキュー又は第２のキュー内の後続のメモリ動作を遅延させることを更に含むことができる。
【0005】
更に別の態様では、非一時的コンピュータ可読媒体が提供される。非一時的コンピュータ可読媒体は命令を記憶し、命令は、メモリシステムのメモリコントローラによって実行されると、メモリコントローラに、メモリシステムの電力を管理する方法を実行させる。メモリシステムは、少なくとも１つのメモリデバイスと、少なくとも１つのメモリデバイスに結合されたメモリコントローラとを含むことができる。少なくとも１つのメモリデバイスの各々は、メモリセルのアレイと、メモリセルのアレイに結合された制御論理回路とを含むことができる。少なくとも１つのメモリデバイスのメモリコントローラ及び制御論理回路は、第１の所定の電力消費閾値を有する第１の電源によって電力供給されてもよい。少なくとも１つのメモリデバイスのメモリセルのアレイは、第２の所定の電力消費閾値を有する第２の電源によって電力供給されてもよい。本方法は、メモリ動作の第１のキューを維持することであって、第１のキュー内のメモリ動作の実行は第１の電源からの電力消費を引き起こす、第１のキューを維持することを含むことができる。本方法はまた、メモリ動作の第２のキューを維持することであって、第２のキュー内のメモリ動作の実行は第２の電源からの電力消費を引き起こす、第２のキューを維持することを含むことができる。本方法は、第１のキュー及び第２のキュー内の後続のメモリ動作の実行がそれぞれ対応する第１の電源及び第２の電源を過負荷にするかどうかを別々に判定することを更に含むことができる。本方法は、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にしない第１のキュー又は第２のキュー内の後続のメモリ動作を実行することを更に含むことができる。本方法は、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にする第１のキュー又は第２のキュー内の後続のメモリ動作を遅延させることを更に含むことができる。
【図面の簡単な説明】
【0006】
本明細書に組み込まれ、本明細書の一部を形成する添付の図面は、本開示の態様を示し、説明と共に、本開示の原理を説明し、当業者が本開示を作成及び使用することを可能にするのに更に役立つ。
【図1】本開示のいくつかの態様による、メモリシステムを有する典型的なシステムのブロック図を示す。
【図2A】本開示のいくつかの態様による、メモリデバイスを有する典型的なメモリカードの図を示す。
【図2B】本開示のいくつかの態様による、メモリデバイスを有する典型的なソリッドステートドライブ（ＳＳＤ）の図を示す。
【図3】本開示のいくつかの態様による、周辺回路を含む典型的なメモリデバイスの概略図を示す。
【図4】本開示のいくつかの態様による、メモリセルアレイ及び周辺回路を含む典型的なメモリデバイスのブロック図を示す。
【図5A】本開示のいくつかの態様による、メモリシステムの典型的な実装形態を示す。
【図5B】本開示のいくつかの態様による、メモリシステムの別の典型的な実装形態を示す。
【図6】本開示のいくつかの態様による、電源過負荷を防止するための改良された電力管理機構を有する典型的なメモリシステムを示す。
【図7】本開示のいくつかの態様による、メモリシステムの電力を管理するための典型的な方法のフローチャートを示す。
【図8】本開示のいくつかの態様による、メモリシステムの電力を管理するための別の典型的な方法のフローチャートを示す。
【0007】
以下、本開示を添付の図面に基づいて説明する。
【発明を実施するための形態】
【0008】
特定の構成及び配置について説明するが、これは例示のみを目的として行われることを理解されたい。したがって、本開示の範囲から逸脱することなく、他の構成及び配置を使用することができる。また、本開示は、他の様々な用途にも適用することができる。本開示に記載された機能的及び構造的特徴は、これらの組み合わせ、調整、及び修正が本開示の範囲内にあるように、互いに、及び図面に具体的に示されていない方法で組み合わせ、調整、及び修正することができる。
【0009】
一般に、用語は、文脈における使用から少なくとも部分的に理解され得る。例えば、本明細書で使用される「１つ以上（ｏｎｅ ｏｒ ｍｏｒｅ）」という用語は、文脈に少なくとも部分的に依存して、任意の特徴、構造、又は特性を単数の意味で説明するために使用されてもよく、又は特徴、構造、又は特性の組み合わせを複数の意味で説明するために使用されてもよい。同様に、「１つの（ａ）」、「１つの（ａｎ）」、又は「その（ｔｈｅ）」などの用語は、文脈に少なくとも部分的に依存して、単数形の用法を伝えるか、又は複数形の用法を伝えると理解されてもよい。更に、「に基づく（ｂａｓｅｄ ｏｎ）」という用語は、必ずしも排他的な要因のセットを伝達することを意図していないと理解されてもよく、代わりに、文脈に少なくとも部分的に依存して、必ずしも明示的に説明されていない追加の要因の存在を可能にしてもよい。
【0010】
ＮＡＮＤフラッシュプレーンの数の増加及び読み出し－書き込み性能の向上に伴い、ピーク電力管理は、個体記憶製品においてますます重要になってきている。ピーク電力制御の中核は、並列メモリ動作の数を制限することである。
【0011】
一般的な解決策は、アクセス可能なメモリデバイスの数を上層に制限することである。例えば、並列動作の数が限界を超えないことを確実にするために、８個のダイを４個のダイとして管理する。しかしながら、この方法は、上層フラッシュメモリ管理アルゴリズムを含むため柔軟性がなく、並列動作ダイの最大数を動的に調整することは困難である。加えて、性能にも影響する。例えば、書き込み動作のための並列動作ダイの最大数の制限に起因して、読み出し動作性能も制限される。
【0012】
別の解決策は、メモリ動作のタイプに基づいて並列動作の数を記録することである。並列動作の数が閾値を超えると、それ以上の動作はトリガされない。しかしながら、この方法も柔軟性に欠ける。例えば、複数のダイが同時に異なる動作を有する場合など、すべてのシナリオを網羅することは困難である。更に、各動作が実行ダイとして記録される場合、ピーク電力範囲内で完全な性能を提供しない可能性がある。更に、遅延メモリ動作は、メモリデバイスのキャッシュ動作を利用するのに失敗する可能性がある。
【0013】
本出願は、上述の問題の１つ以上に対処するための改善された電力管理解決策を提供する。
【0014】
図１は、本開示のいくつかの態様による、メモリシステム１０２を有する典型的なシステム１００のブロック図を示す。システム１００は、携帯電話、デスクトップコンピュータ、ラップトップコンピュータ、タブレット、車両コンピュータ、ゲームコンソール、プリンタ、測位デバイス、ウェアラブル電子デバイス、スマートセンサ、仮想現実（ＶＲ）デバイス、拡張現実（ＡＲ）デバイス、又は内部に記憶装置を有する任意の他の適切な電子デバイス若しくはシステムとすることができる。図１に示すように、システム１００は、ホスト１０８と、１つ以上のメモリデバイス１０４及びメモリコントローラ１０６を有するメモリシステム１０２とを含むことができる。ホスト１０８は、中央処理装置（ＣＰＵ）などの電子デバイスのプロセッサ、又はアプリケーションプロセッサ（ＡＰ）などのシステムオンチップ（ＳｏＣ）とすることができる。ホスト１０８は、メモリシステム１０２との間でデータを送受信するように構成することができる。
【0015】
メモリデバイス１０４は、本開示に開示された任意のメモリデバイスとすることができる。例えば、メモリデバイス１０４は、ＮＡＮＤフラッシュメモリデバイス又はＮＯＲフラッシュメモリデバイスであってもよい。以下の説明では、ＮＡＮＤベースのメモリデバイス１０４を例として使用して、改善された電力管理解決策を開示する。開示された電力管理解決策は、他のタイプのメモリデバイスにも適用できることに留意されたい。
【0016】
メモリコントローラ１０６は、いくつかの実装形態によれば、メモリデバイス１０４及びホスト１０８に結合され、メモリデバイス１０４を制御するように構成される。メモリコントローラ１０６は、メモリデバイス１０４に記憶されたデータを管理し、ホスト１０８と通信することができる。いくつかの実装形態では、メモリコントローラ１０６は、セキュアデジタル（ＳＤ）カード、コンパクトフラッシュ（登録商標）（ＣＦ）カード、ユニバーサルシリアルバス（ＵＳＢ）フラッシュドライブ、又はパーソナルコンピュータ、デジタルカメラ、携帯電話などの電子デバイスで使用するための他の媒体などの低デューティサイクル環境で動作するように設計される。いくつかの実装形態では、メモリコントローラ１０６は、スマートフォン、タブレット、ラップトップコンピュータなどのモバイルデバイス、及びエンタープライズストレージアレイのデータ記憶装置として使用される高デューティサイクル環境ＳＳＤ又は組み込みマルチメディアカード（ｅＭＭＣ）で動作するように設計される。メモリコントローラ１０６は、読み出し、消去、及びプログラム動作などのメモリデバイス１０４の動作を制御するように構成することができる。メモリコントローラ１０６はまた、バッドブロック管理、ガベージコレクション、論理物理アドレス変換、ウェアレベリングなどを含むがこれらに限定されない、メモリデバイス１０４に記憶された、又は記憶されるデータに関する様々な機能を管理するように構成することができる。いくつかの実装形態では、メモリコントローラ１０６は、メモリデバイス１０４から読み出された、又はメモリデバイス１０４に書き込まれたデータに関してエラーチェック及び訂正（ＥＣＣ）を処理するように更に構成される。任意の他の適切な機能、例えば、メモリデバイス１０４をフォーマットすることも、メモリコントローラ１０６によって実行することができる。メモリコントローラ１０６は、特定の通信プロトコルに従って外部デバイス（例えば、ホスト１０８）と通信することができる。例えば、メモリコントローラ１０６は、ＵＳＢプロトコル、ＭＭＣプロトコル、周辺機器相互接続（ＰＣＩ）プロトコル、ＰＣＩエクスプレス（ＰＣＩ－Ｅ）プロトコル、アドバンストテクノロジアタッチメント（ＡＴＡ）プロトコル、シリアルＡＴＡプロトコル、パラレルＡＴＡプロトコル、スモールコンピュータスモールインタフェース（ＳＣＳＩ）プロトコル、ｅｎｈａｎｃｅｄ ｓｍａｌｌ ｄｉｓｋ ｉｎｔｅｒｆａｃｅ（ＥＳＤＩ）プロトコル、ｉｎｔｅｇｒａｔｅｄ ｄｒｉｖｅ ｅｌｅｃｔｒｏｎｉｃｓ（ＩＤＥ）プロトコル、Ｆｉｒｅｗｉｒｅプロトコルなどの様々なインタフェースプロトコルのうちの少なくとも１つを介して外部デバイスと通信することができる。本明細書に開示されるように、メモリコントローラ１０６は、メモリシステム１０２の動作速度を改善するためにメモリシステム１０２の電力を管理するように構成され得る。
【0017】
メモリコントローラ１０６及び１つ以上のメモリデバイス１０４は、様々なタイプの記憶デバイスに統合することができ、例えば、ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ ｓｔｏｒａｇｅ（ＵＦＳ）パッケージ又はｅＭＭＣパッケージなどの同じパッケージに含めることができる。すなわち、メモリシステム１０２は、異なるタイプの最終電子製品に実装及びパッケージ化することができる。図２Ａに示す一例では、メモリコントローラ１０６及び単一のメモリデバイス１０４は、メモリカード２０２に統合されてもよい。メモリカード２０２は、ＰＣカード（ＰＣＭＣＩＡ，Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ Ｍｅｍｏｒｙ Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｓｓｏｃｉａｔｉｏｎ）、ＣＦカード、スマートメディア（ＳＭ）カード、メモリスティック、マルチメディアカード（ＭＭＣ、ＲＳ－ＭＭＣ、ＭＭＣｍｉｃｒｏ）、ＳＤカード（ＳＤ、ｍｉｎｉＳＤ、ｍｉｃｒｏＳＤ、ＳＤＨＣ）、ＵＦＳなどを含むことができる。メモリカード２０２は、メモリカード２０２をホスト（例えば、図１のホスト１０８）と結合するメモリカードコネクタ２０４を更に含むことができる。図２Ｂに示す別の例では、メモリコントローラ１０６及び複数のメモリデバイス１０４は、ＳＳＤ２０６に統合されてもよい。ＳＳＤ２０６は、ＳＳＤ２０６をホスト（例えば、図１のホスト１０８）と結合するＳＳＤコネクタ２０８を更に含むことができる。いくつかの実装形態では、ＳＳＤ２０６の記憶容量及び／又は動作速度は、メモリカード２０２の記憶容量及び／又は動作速度よりも大きい。
【0018】
図３は、本開示のいくつかの態様による、周辺回路を含む典型的なメモリデバイス３００の概略回路図を示す。メモリデバイス３００は、図１のメモリデバイス１０４の一例であり得る。メモリデバイス３００は、メモリセルアレイ３０１と、メモリセルアレイ３０１に結合された周辺回路３０２とを含むことができる。メモリセルアレイ３０１は、各々が基板（図示せず）の上方に垂直に延在するＮＡＮＤメモリストリング３０８のアレイの形態でメモリセル３０６が提供されるＮＡＮＤフラッシュメモリセルアレイとすることができる。いくつかの実装形態では、各ＮＡＮＤメモリストリング３０８は、直列に結合され、垂直に積み重ねられた複数のメモリセル３０６を含む。各メモリセル３０６は、メモリセル３０６の領域内に捕捉された電子の数に依存する電圧又は電荷などの連続的なアナログ値を保持することができる。各メモリセル３０６は、フローティングゲートトランジスタを含むフローティングゲート型のメモリセル、又は電荷トラップトランジスタを含む電荷トラップ型のメモリセルのいずれかとすることができる。
【0019】
いくつかの実装形態では、各メモリセル３０６は、２つの可能なメモリ状態を有し、したがって、１ビットのデータを記憶することができるシングルレベルセル（ＳＬＣ）である。例えば、第１のメモリ状態「０」は第１の電圧範囲に対応することができ、第２のメモリ状態「１」は第２の電圧範囲に対応することができる。いくつかの実装形態では、各メモリセル３０６は、４つを超えるメモリ状態において単一ビットを超えるデータを記憶することができるマルチレベルセル（ＭＬＣ）である。例えば、ＭＬＣは、セル当たり２ビット、セル当たり３ビット（トリプルレベルセル（ＴＬＣ）としても知られる）、又はセル当たり４ビット（クァッドレベルセル（ＱＬＣ）としても知られる）を記憶することができる。各ＭＬＣは、可能な公称記憶値の範囲を想定するようにプログラムすることができる。一例では、各ＭＬＣが２ビットのデータを記憶する場合、３つの可能な公称記憶値のうちの１つをセルに書き込むことによって、消去状態から３つの可能なプログラミングレベルのうちの１つをとるようにＭＬＣをプログラムすることができる。第４の公称記憶値を消去状態に使用することができる。
【0020】
図３に示すように、各ＮＡＮＤメモリストリング３０８は、そのソース端にソース選択ゲート（ＳＳＧ）トランジスタ３１０を含み、そのドレイン端にドレイン選択ゲート（ＤＳＧ）トランジスタ３１２を含むことができる。ＳＳＧトランジスタ３１０及びＤＳＧトランジスタ３１２は、読み出し及びプログラム動作中に選択されたＮＡＮＤメモリストリング３０８（アレイの列）をアクティブ化するように構成することができる。いくつかの実装形態では、同じブロック３０４内のＮＡＮＤメモリストリング３０８のＳＳＧトランジスタ３１０は、同じソース線（ＳＬ）３１４、例えば共通のＳＬを介して、例えばグランドに結合される。いくつかの実装形態によれば、各ＮＡＮＤメモリストリング３０８のＤＳＧトランジスタ３１２は、それぞれのビット線３１６に結合され、そこから出力バス（図示せず）を介してデータを読み出す又は書き込むことができる。いくつかの実装形態では、各ＮＡＮＤメモリストリング３０８は、１つ以上のＤＳＧ線３１３を介してそれぞれのトランジスタＤＳＧ３１２のゲートに選択電圧（例えば、ＤＳＧトランジスタ３１２の閾値電圧を超える）又は選択解除電圧（例えば、０Ｖ）を印加することによって、及び／又は１つ以上のＳＳＧ線３１５を介してそれぞれのＳＳＧトランジスタ３１０のゲートに選択電圧（例えば、ＳＳＧトランジスタ３１０の閾値電圧を超える）又は選択解除電圧（例えば、０Ｖ）を印加することによって、選択又は選択解除されるように構成される。
【0021】
図３に示すように、ＮＡＮＤメモリストリング３０８は、各々が共通のソース線３１４を有することができる複数のブロック３０４に編成することができる。いくつかの実装形態では、各ブロック３０４は消去動作のための基本データ単位であり、すなわち、同じブロック３０４上のすべてのメモリセル３０６が同時に消去される。隣接するＮＡＮＤメモリストリング３０８のメモリセル３０６は、メモリセル３０６のどの行が読み出し動作及びプログラム動作の影響を受けるかを選択するワード線３１８を介して結合することができる。いくつかの実装形態では、各ワード線３１８は、プログラム動作のための基本データ単位であるメモリセル３０６のページ３２０に結合される。ビットの１つのページ３２０のサイズは、１つのブロック３０４内のワード線３１８によって結合されるＮＡＮＤメモリストリング３０８の数に関連し得る。各ワード線３１８は、それぞれのページ３２０内の各メモリセル３０６に複数の制御ゲート（ゲート電極）と、制御ゲートを結合するゲート線とを含むことができる。
【0022】
周辺回路３０２は、ビット線３１６、ワード線３１８、ソース線３１４、ＳＳＧ線３１５、及びＤＳＧ線３１３を介してメモリセルアレイ３０１に結合することができる。周辺回路３０２は、ビット線３１６、ワード線３１８、ソース線３１４、ＳＳＧ線３１５、及びＤＳＧ線３１３を介して各ターゲットメモリセル３０６に電圧信号及び／又は電流信号を印加及び感知することによって、メモリセルアレイ３０１の動作を容易にするための任意の適切なアナログ、デジタル、及び混合信号回路を含むことができる。周辺回路３０２は、金属酸化膜半導体（ＭＯＳ）技術を使用して形成された様々なタイプの周辺回路を含むことができる。例えば、図４は、ページバッファ／センス増幅器４０４、列デコーダ／ビット線ドライバ４０６、入力／出力（Ｉ／Ｏ）回路４０７、行デコーダ／ワード線ドライバ４０８、電圧発生器４１０、制御論理回路４１２、レジスタ４１４、インタフェース４１６、及びデータバス４１８を含むいくつかの典型的な周辺回路３０２を示す。いくつかの例では、図４に示されていない追加の周辺回路も含まれ得ることが理解される。
【0023】
ページバッファ／センス増幅器４０４は、制御論理回路４１２からの制御信号に従って、メモリセルアレイ３０１との間でデータを読み出し、プログラム（書き込み）するように構成することができる。一例では、ページバッファ／センス増幅器４０４は、プログラムすべきプログラムデータ（書き込みデータ）の１つのページをメモリセルアレイ３０１の１つのページ３２０に記憶してもよい。別の例では、ページバッファ／センス増幅器４０４は、データが選択されたワード線３１８に結合されたメモリセル３０６内に適切にプログラムされていることを保証するためにプログラム検証動作を実行することができる。更に別の例では、ページバッファ／センス増幅器４０４はまた、メモリセル３０６に記憶されたデータビットを表すビット線３１６からの低電力信号を感知し、読み出し動作において認識可能な論理レベルまで小さい電圧振幅を増幅することができる。
【0024】
列デコーダ／ビット線ドライバ４０６は、制御論理回路４１２によって制御され、電圧発生器４１０から生成されたビット線電圧を印加することによって１つ以上のＮＡＮＤメモリストリング３０８を選択するように構成することができる。Ｉ／Ｏ回路４０７は、ページバッファ／センス増幅器４０４及び／又は列デコーダ／ビット線ドライバ４０６に結合することができ、データバス４１８から入力されたデータをメモリセルアレイ３０１の所望のメモリセル領域（例えば、バンク）に導き（ルーティングし）、所望のメモリセル領域から出力されたデータをデータバス４１８に導くように構成することができる。
【0025】
行デコーダ／ワード線ドライバ４０８は、制御論理回路４１２、並びにメモリセルアレイ３０１の選択ブロック３０４及び選択ブロック３０４のワード線３１８によって制御されるように構成することができる。行デコーダ／ワード線ドライバ４０８は、電圧発生器４１０から生成されたワード線電圧を使用して選択されたワード線３１８を駆動するように更に構成することができる。電圧発生器４１０は、制御論理回路４１２によって制御され、メモリセルアレイ３０１に供給されるワード線電圧（例えば、読み出し電圧、プログラム電圧、パス電圧、ローカル電圧、及び検証電圧）を生成するように構成することができる。
【0026】
制御論理回路４１２は、上述の各周辺回路に結合することができ、各周辺回路の動作を制御するように構成することができる。レジスタ４１４は、制御論理回路４１２に結合することができ、状態情報、コマンド演算コード（ＯＰコード）、及び各周辺回路の動作を制御するためのコマンドアドレスを記憶するための状態レジスタ、コマンドレジスタ、及びアドレスレジスタを含むことができる。インタフェース４１６は、制御論理回路４１２に結合することができ、ホスト（図示せず）から受信した制御コマンドを制御論理回路４１２にバッファ及び中継し、制御論理回路４１２から受信した状態情報をホストに中継するための制御バッファとして機能することができる。インタフェース４１６はまた、データバス４１８を介してＩ／Ｏ回路４０７に結合することができ、ホスト（図示せず）から受信した書き込みデータをＩ／Ｏ回路４０７にバッファ及び中継し、Ｉ／Ｏ回路４０７からの読み出しデータをホストに中継するためのデータＩ／Ｏインタフェース及びデータバッファとして機能することができる。例えば、インタフェース４１６は、データバス４１８に結合されたデータＩ／Ｏ４１７を含むことができる。
【0027】
図５Ａは、本開示の実装形態による、メモリシステム１０２の典型的な実装形態を示す。図５Ａに示すように、メモリシステム１０２は、少なくとも１つのメモリデバイス１０４（例えば、３次元（３Ｄ）ＮＡＮＤメモリデバイス）と、メモリデバイス１０４に結合されたメモリコントローラ１０６とを含むことができる。簡略化のために図５Ａには１つのメモリデバイス１０４のみが示されているが、複数のメモリデバイスが使用されてもよい。いくつかの実装形態では、メモリデバイス（例えば、１０４）は「ダイ」と呼ばれることもある。メモリデバイス１０４は、図４に関連して上述したように、メモリセル３０１のアレイ（メモリセルアレイ３０１とも呼ばれる）と、メモリセルアレイ３０１に結合された制御論理回路４１２とを含むことができる。メモリコントローラ１０６及び制御論理４１２は、互いの間の情報転送を容易にするように構成されてもよい。更に、制御論理回路４１２は、メモリセルアレイ３０１に対するデータ動作を容易にするためにメモリセルアレイ３０１を制御するように構成されてもよい。例えば、データプログラミング（書き込み）動作は、以下のように実施することができ、メモリコントローラ１０６は、制御論理回路４１２にプログラムされるべきデータを転送することができ、制御論理は、メモリセルアレイ３０１にデータをプログラム／書き込むためのプログラム動作を実行することができる。別の例では、データ読み出し動作は、以下のように実施することができ、制御論理回路４１２は、読み出し動作を実行して、メモリセルアレイ３０１からデータを取り出し、次いで、取り出されたデータをメモリコントローラ１０６に転送することができる。
【0028】
メモリコントローラ１０６及び制御論理回路４１２は、マイクロプロセッサ、マイクロコントローラ（別名ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ ｕｎｉｔｓ（ＭＣＵ））、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、ステートマシン、ゲート論理回路、個別ハードウェア回路、並びに以下で詳細に説明する様々な機能を実行するように構成された他の適切なハードウェア、ファームウェア、及び／又はソフトウェアによって実装することができる。いくつかの実装形態では、上述した制御論理回路４１２の機能のうちの１つ以上は、内容参照可能メモリ（ＣＡＭ）を用いて実装することができる。
【0029】
図５Ａに示すように、メモリセルアレイ３０１は、読み出し動作、プログラム動作、消去動作など、メモリセルアレイ３０１によって実行されるメモリ動作を容易にするために電流Ｉｃｃを供給する電源Ｖｃｃによって電力供給されてもよい。一方、制御論理回路４１２、メモリコントローラ１０６、並びにそれらの間の構成要素（例えば、データバス、ダイレクトメモリアクセス（ＤＭＡ）デバイスなど）は、別の電源Ｖｃｃｑによって電力供給され、電源Ｖｃｃｑは電流Ｉｃｃｑを供給して、データ転送動作及び命令転送動作を含む情報転送動作などの、メモリコントローラ１０６と制御論理回路４１２との間の情報転送に関するメモリ動作を容易にする。典型的な情報転送動作は、ＤＭＡ読み出し動作及びＤＭＡプログラム（書き込み）動作を含む。電源Ｖｃｃ及びＶｃｃｑの各々は、所定の電力消費閾値を有することができ、それを超えると、対応する電流（Ｉｃｃ又はＩｃｃｑ）の著しい低下を引き起こす可能性があり、その結果、電流を受け取る対応する構成要素の誤動作を引き起こす可能性がある。例えば、メモリセルアレイ３０１によるメモリ動作が、電源Ｖｃｃの電力消費閾値を超える電力消費レベルを必要とする場合、メモリ動作を並列に実行すると、電源Ｖｃｃが過負荷となり、メモリセルアレイ３０１が誤動作する可能性がある。別の例では、メモリコントローラ１０６と制御論理回路４１２との間の情報転送に関するメモリ動作が、電源Ｖｃｃｑの電力消費閾値を超える電力消費レベルを必要とする場合、メモリ動作を並列に実行すると、電源Ｖｃｃｑが過負荷になる可能性があり、その結果、メモリコントローラ１０６及び／又は制御論理回路４１２の誤動作を引き起こす可能性がある。
【0030】
図５Ｂは、本開示の実装形態による、メモリシステム１０２の典型的な別の実装形態を示す。図５Ｂに示すように、メモリコントローラ１０６は、複数のメモリデバイス（１０４Ａ～１０４Ｄ）に結合され、メモリデバイス１０４Ａ～１０４Ｄを制御するように構成されてもよい。４つのメモリデバイスが図５Ｂに示されているが、より少ない又はより多いメモリデバイスが使用されてもよい。メモリコントローラ１０６は、ホスト１０８（例えば、ＰＣＩＥホスト）とインタフェースするためのＰＣＩＥ層５２０及び／又はＮＶＭｅ層５３０を含むことができる。ＰＣＩＥ層５２０及び／又はＮＶＭｅ層５３０は、処理コア５１０に結合することができ、処理コア５１０は、処理コアのファームウェアに記憶された命令を実行することによって様々なメモリ制御機能を実施するように構成することができる。例えば、電力管理ユニット５１２は、処理コア５１０のファームウェアに記憶されたファームウェアプログラムによって実現されてもよい。電力管理ユニット５１２の典型的な実装形態は、図６に関連してより詳細に説明される。処理コア５１０は、メモリデバイスコントローラ５４０、バッファ５５０、及びＤＲＡＭコントローラ５６０に結合することができる。メモリデバイスコントローラ５４０は、メモリデバイス１０４Ａ～１０４Ｄとのインタフェースとして機能するように構成されてもよい。ＤＲＡＭコントローラ５６０は、ＤＲＡＭ５８０上の情報ストアにアクセスするように構成され得る。バッファ５５０は、一時的な情報を記憶するように構成され得る。メモリコントローラ１０６には、１つ以上の他の論理回路５７０も存在してもよい。
【0031】
図６は、電源過負荷を防止するための改良された電力管理機構を有する典型的なメモリシステム６００を示す。図６に示すように、メモリシステム６００は、メモリ動作イニシエータ６１０、メモリ動作の第１のキュー６２０、メモリ動作の第２のキュー６３０、キューマネージャ６４０、メモリ動作実行部６５０、及び複数のメモリセルアレイ３０１Ａ～３０１Ｄを含むことができる。４つのメモリセルアレイが例示目的のために図６に示されているが、より少ない又はより多いメモリセルアレイが使用されてもよい。いくつかの実装形態では、メモリ動作イニシエータ６１０、キュー６２０及び６３０、キューマネージャ６４０、並びにメモリ動作実行部６５０は、メモリデバイスコントローラ５４０によって実装され得る。例えば、メモリコントローラ１０６は、メモリ動作イニシエータ６１０、キュー６２０及び６３０、並びにキューマネージャ６４０の機能を実施するために非一時的コンピュータ可読媒体に記憶された命令を実行することができ、メモリデバイスコントローラ５４０は、メモリ動作実行部６５０の機能を実施するために非一時的コンピュータ可読媒体に記憶された命令を実行することができる。いくつかの実装形態では、非一時的コンピュータ可読媒体はＲＯＭデバイスの形態であってもよく、命令はファームウェアの形態であってもよい。メモリセルアレイ３０１Ａ～３０１Ｄの各々は、図５Ａに示す制御論理回路４１２と同様の統合制御論理回路（図６には示されていない）を含むことができる。
【0032】
メモリ動作イニシエータ６１０は、複数のメモリ動作のタイプは、読み出し動作、プログラム動作、消去動作、マルチプレーン動作、シングルプレーン動作、情報転送動作、符号化動作、又は復号動作などのメモリ動作の１つ以上のタイプを含む、実行されるメモリ動作を開始するように構成され得る。読み出し動作とは、メモリセルアレイがそれに記憶されたデータを読み出す動作を指す。プログラム動作とは、メモリセルアレイがそれにデータをプログラム（書き込み）する動作を指す。消去動作とは、メモリセルアレイがそれに記憶されたデータを消去（除去）する動作を指す。シングルプレーン動作は、メモリデバイスの単一のプレーンのみを含むメモリセルアレイによって実行される動作を指し、マルチプレーン動作は、複数のプレーンを含む動作を指す。情報転送動作は、メモリコントローラ１０６とメモリセルアレイ（例えば、３０１Ａ～３０１Ｄ）との間でデータ及び／又は命令を転送するためにメモリコントローラ１０６及び／又は制御論理回路４１２（例えば、図５Ａに示す）によって実行される動作を指す。例えば、情報転送動作は、メモリセルアレイからメモリコントローラ１０６にデータを転送するＤＭＡ読み出し動作と、メモリコントローラ１０６からメモリセルアレイにデータを転送するＤＭＡプログラム（書き込み）動作とを含んでもよい。符号化及び復号動作は、エラーを検出及び訂正するためにメモリコントローラ１０６によって実行されてもよい。
【0033】
上述した各種のメモリ動作を実行すると、電力を消費する。特定のメモリ動作を実行する構成要素に応じて、異なるタイプのメモリ動作の実行は、異なる電源からの電力を消費し得る。例えば、読み出し動作、プログラム動作、消去動作、マルチプレーン動作、及びシングルプレーン動作などのメモリ動作は、電流Ｉｃｃを引き込み、電源Ｖｃｃからの電力を消費するメモリセルアレイによって主に実行される。したがって、Ｉｃｃは、メモリセルアレイによって実行される複数のメモリ動作を同時に実行することから生じる電力消費を表すことができる。Ｉｃｃはまた、これらの同時に実行されたメモリ動作から生じる電力消費を示す電力消費値を計算するために使用されてもよい。したがって、並列に実行されるメモリセルアレイ実行のメモリ動作の同時実行数は、電源Ｖｃｃの所定の電力消費閾値によって制限され得る。別の例では、情報転送動作、符号化動作、及び復号動作などのメモリ動作は、電流Ｉｃｃｑを引き出すメモリコントローラ１０６によって主に実行される。Ｉｃｃと同様に、Ｉｃｃｑは、メモリコントローラ１０６によって実行される複数のメモリ動作を同時に実行することから生じる電力消費を表すことができる。Ｉｃｃｑはまた、これらの同時に実行されたメモリ動作から生じる電力消費を示す電力消費値を計算するために使用されてもよい。したがって、並列に実行されるメモリコントローラ実行のメモリ動作の同時実行数は、電源Ｖｃｃｑの所定の電力消費閾値によって制限され得る。
【0034】
キュー６２０及び６３０は、異なる電源からの電力消費を引き起こすメモリ動作を分離するように構成される。図６に示すように、メモリコントローラ１０６は、キュー６２０（例えば、メモリコントローラ１０６のバッファ５５０内）を、その実行が電源Ｖｃｃｑからの電力消費を引き起こす一連のメモリ動作を保持するように維持し、キュー６３０（例えば、メモリコントローラ１０６のバッファ５５０内）を、その実行が電源Ｖｃｃからの電力消費を引き起こす別の一連のメモリ動作を保持するように維持することができる。例えば、キュー６２０は、ＤＭＡ読み出し動作、ＤＭＡプログラム動作などのメモリ動作を保持することができる。このようなメモリコントローラ実行のメモリ動作が実行されると、上述したように、電源Ｖｃｃｑからの電力消費が発生する。別の例では、キュー６３０は、読み出し動作、プログラム動作、消去動作などのメモリ動作を保持することができる。このようなメモリセルアレイのメモリ動作が実行されると、上述したように、電源Ｖｃｃからの電力消費をもたらす。
【0035】
このようにメモリ動作を分離することにより、以前は十分に利用されていなかった電源における利用可能なマージンを効果的に収集することができる改善された電力管理方法を容易にすることができる。図６に示すように、メモリ動作実行部６５０（例えば、メモリデバイスコントローラ５４０及び／又は対応するバックエンドモジュールによって実装される）は、複数のメモリ動作を並列に実行するように構成されてもよい。例えば、複数のメモリ動作は、その実行が電源Ｖｃｃからの電力消費を引き起こす複数のメモリ動作を含むことができ、複数のメモリ動作は、複数のメモリセルアレイによって同時に実行することができる。別の例では、複数のメモリ動作は、その実行が電源Ｖｃｃｑからの電力消費を引き起こす複数のメモリ動作を含むことができ、複数のメモリ動作は、メモリコントローラ１０６と複数のメモリセルアレイとの間の情報転送を容易にするためにメモリコントローラ１０６によって同時に実行することができる。更なる例では、複数のメモリ動作は、上記の２つのケースで説明したメモリ動作の組み合わせを含むことができる。いずれの場合でも、メモリコントローラ１０６は、電源Ｖｃｃから引き出される同時電力消費の合計が電源Ｖｃｃの所定の電力消費閾値以下になるように制御し、電源Ｖｃｃｑから引き出される同時電力消費の合計が電源Ｖｃｃｑの所定の電力消費閾値以下になるように制御してもよい。
【0036】
いくつかの実装形態では、上述の電力管理方法は、キューマネージャ６４０を使用して実施することができる。例えば、キューマネージャ６４０は、キュー６２０内の後続のメモリ動作の実行によって電源Ｖｃｃｑが過負荷になるかどうか、及びキュー６３０内の後続のメモリ動作の実行によって電源Ｖｃｃが過負荷になるかどうかを別々に判定するように構成され得る。キュー６２０を例にとると、キューマネージャ６４０は、電源Ｖｃｃｑから電力を引き出すこれらのメモリ動作を並列に実行する総同時電力消費を示す現在の電力消費値を決定することができる。いくつかの実装形態では、そのようなメモリ動作の情報は、メモリ動作実行部６５０によって提供されてもよい。例えば、メモリ動作実行部６５０は、電源Ｖｃｃｑから電力を引き出す同時に実行するメモリ動作のリストを維持してもよい。キューマネージャ６４０は、リストを取得し、リスト内のメモリ動作のそれぞれのタイプを決定することができる。各タイプのメモリ動作は、所定の電力消費値に対応することができる。電力消費値は、数値、デジタル値、アナログ値、電流／電圧／電力レベル、又はメモリ動作の同時実行に起因する電力消費を示すことができる任意の他の形態の情報など、多くの形態をとることができる。例えば、いくつかの実施形態では、異なるレベルの電力消費が複数のグループに分類されてもよく、各グループはデジタルコードによって表される。この場合、電力消費値としてデジタルコードを用いることができる。所定の電力消費値は、対応するメモリ動作を実行しながらＶｃｃｑ／Ｉｃｃｑの測定に基づいて予め決定されてもよい。所定の電力消費値は、絶対値（例えば、ワットで）であってもよいし、相対値であってもよい。相対値の形式をとる場合、相対値は、電源Ｖｃｃｑの所定の電力閾値に対して正規化するなど、所定の基準に基づいて、又は重み、パーセンテージなどの形式で計算することができる。所定の電力消費閾値もまた、所定の電力消費値と同様の形態であってもよい。キューマネージャ６４０は、メモリ動作のタイプと対応する電力消費値との間のマッピング関係を含むルックアップテーブル（例えば、メモリコントローラ１０６のＲＡＭ及び／又はＤＲＡＭ５８０に記憶される）を維持することができる。このようにして、キューマネージャ６４０は、例えば、それぞれのタイプのメモリ動作を対応する所定の電力消費値にマッピングすることによって、それぞれのタイプに基づいてリスト内のメモリ動作に対応する個別電力消費値を決定することができる。個々の電力消費値が決定された後、キューマネージャ６４０は、個別電力消費値のすべてを合計することによって現在の電力消費値を決定することができる。
【0037】
いくつかの実装形態では、同時に実行するメモリ動作のリストを維持する代わりに、メモリ動作実行部６５０及び／又はキューマネージャ６４０は、キュー６２０に対応する現在の電力消費値を維持することができる。メモリ動作の完了後、その対応する電力消費値を現在の電力消費値から差し引くことができる。一方、後続のメモリ動作が並列実行に追加された後、その対応する電力消費値を現在の電力消費値に追加することができる。
【0038】
現在の電力消費値が電源Ｖｃｃｑの所定の電力消費閾値を超えることを防止するために、キューマネージャ６４０は、キュー６２０における後続のメモリ動作の開放又は保留を制御することができる。例えば、図６に示すように、ＤＭＡプログラム動作は、現在実行中のメモリ動作と並列に実行されるキュー６２０内の次の（後続の）メモリ動作である。キューマネージャ６４０は、上述したように、現在の電力消費値、並びにＤＭＡプログラム動作を実行する追加の電力消費を示す追加電力消費値を決定することができる。次いで、キューマネージャ６４０は、現在の電力消費値と追加電力消費値との合計が電源Ｖｃｃｑの所定の電力消費閾値を超えるかどうかを判定することができる。
【0039】
Ｐｓｕｍ＋Ｐｎ＜＝Ｐｍａｘ 条件（１）
【0040】
式中、Ｐｓｕｍは現在の電力消費値を指し、Ｐｎは追加電力消費値を指し、Ｐｍａｘは所定の電力消費閾値を指す。
【0041】
条件（１）が満たされる場合、すなわち同時に実行されるメモリ動作のプールにＤＭＡプログラム動作を追加することによって電源Ｖｃｃｑが過負荷になることがない場合、キューマネージャ６４０は、現在プール内にあるメモリ動作と並列に実行するためにメモリ動作実行部にＤＭＡプログラム動作を解放することができる。あるいは、キューマネージャ６４０は、追加の電力消費マージン（例えば、１つ以上のメモリ動作の完了）が利用可能になるまでキュー６２０に保留することによってＤＭＡプログラム動作の実行を遅延させることができる。
【0042】
いくつかの実装形態では、キューマネージャ６４０は、温度などの環境条件に基づいて個別電力消費値を調整して、異なる条件下での実際の電力消費をより正確に反映することができる。次いで、調整された個別電力消費値に基づいて現在の電力消費値を決定することができる。
【0043】
上記の例はキュー６２０に関連して説明されているが、キュー６３０に関連する電力管理も同様に実施することができる。
【0044】
本明細書で開示される電力管理方法は、電源によって提供されるマージンを利用することによってメモリ動作の全体的な速度を改善することができる。例えば、データ読み出し動作は、キュー６３０及び６２０にそれぞれ追加する、読み出し動作及びＤＭＡ読み出し動作の２つのメモリ動作を必要とすることが多い。ＤＭＡ読み出し動作は、読み出し動作の実行によって課される電源Ｖｃｃに対する負担よりも電源Ｖｃｃｑに対する負担が大きいため、ＤＭＡ読み出し動作は性能のボトルネックとなることが多い。したがって、キュー６３０における読み出し動作は、キュー６２０におけるＤＭＡ読み出し動作よりも早く終了し得る。キューマネージャ６４０は、アイドル状態でＤＭＡ読み出し動作の完了を待つ代わりに、キュー６３０を進めてキュー内の次のメモリ動作を実行してもよい。このようにして、キュー６３０内の次のメモリ動作をＤＭＡ読み出し動作と同時に実行することができ、電源Ｖｃｃの利用可能なマージンを効果的に獲得することができる。
【0045】
別の例では、データプログラミング（書き込み）動作は、従来、ＤＭＡ書き込み動作の直後に書き込み動作を実行することによって実施される。書き込み動作の実行時には、以降の情報転送動作は行われない。その結果、電源Ｖｃｃｑによって提供される利用可能なマージンが無駄になる。本明細書で開示される別個のキューを使用して、データプログラミング動作は、データ読み出し動作と同様に、２つのメモリ動作を使用して実施することができる。例えば、キュー６２０及び６３０にそれぞれ追加されたＤＭＡプログラム動作及びプログラム動作を用いてデータ書き込み動作を実現することができる。ここで、データ読み出しの場合と異なり、プログラム動作の実行は、ＤＭＡプログラム動作の実行によって電源Ｖｃｃｑに課される負担よりも大きな負担を電源Ｖｃｃに課すことがある。したがって、ＤＭＡプログラム動作はより早く終了し、プログラム動作が依然として実行されている間に電源Ｖｃｃｑへの利用可能なマージンをあけることができる。キューマネージャ６４０は、アイドル状態でプログラム動作の完了を待つ代わりに、キュー内の次のメモリ動作、例えば別のＤＭＡプログラム動作に進めてもよい。その後、この後続のＤＭＡプログラム動作は、依然として実行中のプログラム動作と並列に実行することができ、メモリコントローラ１０６からメモリセルアレイへの情報転送速度を効果的に増加させる。
【0046】
図７は、本開示のいくつかの態様による、メモリシステムの電力を管理するための典型的な方法７００のフローチャートを示す。メモリシステムは、本明細書に開示される任意の適切なメモリシステムであってもよい。方法７００は、メモリコントローラ１０６によって実施することができる。方法７００に示される動作は網羅的でなくてもよく、図示された動作のいずれかの前、後、又は間に他の動作も実行できることが理解される。更に、動作のいくつかは、同時に、又は図７に示す順序とは異なる順序で実行されてもよい。
【0047】
図７を参照すると、方法７００は動作７１０で開始し、メモリコントローラ１０６は、複数のメモリ動作を並列に実行する総同時消費を示す現在の電力消費値Ｐｓｕｍを決定することができる。例えば、上述したように、キューマネージャ６４０は、現在のメモリ動作のリストをメモリ動作実行部６５０から取得することができる。次いで、キューマネージャ６４０は、メモリ動作のそれぞれのタイプを決定し、例えば、メモリ動作のタイプとそれらの対応する電力消費値との間のマッピング関係を記憶するルックアップテーブルを維持することによって、それぞれのタイプに基づいて個別電力消費値を決定することができる。キューマネージャ６４０は次いで、個別電力消費値のすべてを合計することによって現在の電力消費値を決定することができる。
【0048】
動作７２０において、メモリコントローラ１０６は、後続のメモリ動作を実行する追加の電力消費を示す追加電力消費値Ｐｎを決定することができる。例えば、キューマネージャ６４０は、ステップ７１０で同時に実行されるメモリ動作の個別電力消費値を決定するのと同様に、メモリ動作のタイプに基づいてキュー６３０内の後続のメモリ動作（例えば、ＤＭＡプログラム）の電力消費値を決定することができる。
【0049】
動作７３０において、メモリコントローラ１０６は、ＰｓｕｍとＰｎとの合計が所定の電力消費閾値（例えば、電源Ｖｃｃｑの所定の電力消費閾値）を超えるかどうかを判定することができる。合計が所定の電力消費閾値を超えない場合、方法７００はステップ７４０に進み、メモリコントローラ１０６は、複数のメモリ動作と並列に後続のメモリ動作を実行する。そうでない場合、方法７００はステップ７５０に進み、そこでメモリコントローラ１０６は後続のメモリ動作の実行を遅延させる。
【0050】
図８は、本開示のいくつかの態様による、メモリシステムの電力を管理するための別の典型的な方法８００のフローチャートを示す。メモリシステムは、本明細書に開示される任意の適切なメモリシステムであってもよい。方法８００は、メモリコントローラ１０６によって実施することができる。方法８００に示される動作は網羅的でなくてもよく、図示された動作のいずれかの前、後、又は間に他の動作も実行できることが理解される。更に、動作のいくつかは、同時に、又は図８に示す順序とは異なる順序で実行されてもよい。
【0051】
図８を参照すると、方法８００は動作８１０で開始し、メモリコントローラ１０６は、メモリ動作の第１のキュー（例えば、６２０）を維持することができ、第１のキュー内のメモリ動作の実行は、第１の電源（例えば、電源Ｖｃｃｑ）からの電力消費を引き起こす。動作８２０において、メモリコントローラ１０６は、メモリ動作の第２のキュー（例えば、６３０）を維持することができ、第２のキュー内のメモリ動作の実行は、第２の電源（例えば、電源Ｖｃｃ）からの電力消費を引き起こす。
【0052】
動作８３０において、メモリコントローラ１０６は第１のキュー及び第２のキュー内の後続のメモリ動作の実行がそれぞれ対応する第１の電源及び第２の電源を過負荷にするかどうかを別々に判定してもよい。例えば、キューマネージャ６４０は、キュー６２０におけるＤＭＡプログラム動作の実行が電源Ｖｃｃｑを過負荷にするかどうかを判定することができる。電源過負荷条件は、条件（１）及び動作７３０と同様に設定することができる。例えば、Ｐｓｕｍ＋Ｐｎ＜＝Ｐｍａｘの場合、キューマネージャ６４０は、キュー６２０（Ｐｎ）におけるＤＭＡプログラム動作の実行が、電源Ｖｃｃｑを過負荷にさせないと判定することができる。Ｐｓｕｍ＋Ｐｎ＞Ｐｍａｘの場合、キューマネージャ６４０は、キュー６２０（Ｐｎ）におけるＤＭＡプログラム動作の実行により、電源Ｖｃｃｑが過負荷になると判定することができる。キューマネージャ６４０は、異なるキューの電源過負荷条件を別々に判定することができる。
【0053】
動作８４０において、メモリコントローラ１０６は、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にしない第１のキュー又は第２のキュー内の後続のメモリ動作を実行してもよい。例えば、キューマネージャ６４０は、電源が過負荷にならないと判定された後に、ＤＭＡプログラム動作を同時に実行するメモリ動作のプール内に解放又はプッシュすることができる。
【0054】
動作８５０において、メモリコントローラ１０６は、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にする第１のキュー又は第２のキュー内の後続のメモリ動作を遅延させてもよい。例えば、キューマネージャ６４０は、電源が過負荷になると判定された後に、ＤＭＡプログラム動作を同時に実行するメモリ動作のプール内に解放することを保留又は遅延させることができる。
【0055】
本開示の別の態様は、上述したように、命令を記憶する非一時的コンピュータ可読媒体に関し、命令は、実行されると、メモリコントローラ１０６などの１つ以上の処理ユニットに方法を実行させる。コンピュータ可読媒体は、揮発性又は不揮発性、磁気、半導体、テープ、光学、取り外し可能、取り外し不可能、又は他のタイプのコンピュータ可読媒体又はコンピュータ可読記憶装置を含むことができる。例えば、コンピュータ可読媒体は読み出し専用メモリ（ＲＯＭ）の形態であってもよく、命令はファームウェアの形態であってもよい。
【0056】
本開示の一態様によれば、メモリシステムは、少なくとも１つのメモリデバイスと、少なくとも１つのメモリデバイスに結合されたメモリコントローラとを含む。メモリコントローラは、複数のメモリ動作を並列に実行する総同時電力消費を示す現在の電力消費値を決定するように構成されてもよい。メモリコントローラはまた、後続のメモリ動作を実行する追加の電力消費を示す追加電力消費値を決定するように構成されてもよい。メモリコントローラは、現在の電力消費値と追加電力消費値との合計が所定の電力消費閾値を超えるかどうかを判定するように更に構成することができる。現在の電力消費値と追加電力消費値との合計が所定の電力消費閾値を超えないと判定した後、メモリコントローラは、複数のメモリ動作と並列に後続のメモリ動作を実行するように構成されてもよい。
【0057】
いくつかの実装形態では、メモリコントローラは、現在の電力消費値と追加電力消費値との合計が所定の電力消費閾値を超えると判定した後に、後続のメモリ動作の実行を遅延させるように構成されてもよい。
【0058】
いくつかの実装形態では、メモリコントローラは、複数のメモリ動作のそれぞれのタイプを決定し、複数のメモリ動作にそれぞれ対応する個別電力消費値を、それぞれのタイプに基づいて決定し、個別電力消費値に基づいて現在の電力消費値を決定するように構成され得る。
【0059】
いくつかの実装形態では、メモリコントローラは、環境条件に基づいて決定された個別電力消費値を調整し、調整された個別電力消費値に基づいて、現在の電力消費値を決定する、ように構成され得る。
【0060】
いくつかの実装形態では、各タイプのメモリ動作は、所定の電力消費値に対応する。メモリコントローラは、複数のメモリ動作のそれぞれのタイプを対応する所定の電力消費値にマッピングすることに基づいて個別電力消費値を決定するように構成され得る。
【0061】
いくつかの実装形態では、複数のメモリ動作のタイプは、読み出し動作、プログラム動作、消去動作、マルチプレーン動作、シングルプレーン動作、情報転送動作、符号化動作、又は復号動作のうちの少なくとも１つを含む。
【0062】
いくつかの実装形態では、現在の電力消費値、追加電力消費値、又は所定の電力消費閾値のうちの少なくとも１つは、所定の基準に基づいて計算された相対値の形態である。
【0063】
いくつかの実装形態では、少なくとも１つのメモリデバイスの各々は、メモリセルのアレイと、メモリセルのアレイに結合された制御論理回路とを含む。少なくとも１つのメモリデバイスのメモリコントローラ及び制御論理回路は、第１の所定の電力消費閾値を有する第１の電源によって電力供給される。少なくとも１つのメモリデバイスのメモリセルのアレイは、第２の所定の電力消費閾値を有する第２の電源によって電力供給される。メモリコントローラは、メモリ動作の第１のキューを維持し、第１のキュー内のメモリ動作の実行は第１の電源からの電力消費を引き起こし、メモリ動作の第２のキューを維持し、第２のキュー内のメモリ動作の実行は第２の電源からの電力消費を引き起こし、第１のキュー及び第２のキュー内の後続のメモリ動作の実行がそれぞれ対応する第１の電源及び第２の電源を過負荷にするかどうかを別々に判定し、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にしない第１のキュー又は第２のキュー内の後続のメモリ動作を実行し、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にする第１のキュー又は第２のキュー内の後続のメモリ動作を遅延させる、ように構成される。
【0064】
いくつかの実装形態では、第１のキュー内のメモリ動作は情報転送動作を含む。第２のキュー内のメモリ動作は、読み出し動作、プログラム動作、又は消去動作のうちの少なくとも１つを含む。
【0065】
いくつかの実装形態では、メモリデバイスは、３次元（３Ｄ）ＮＡＮＤメモリデバイスを含む。
【0066】
別の態様では、メモリシステムの電力を管理するための方法が提供される。方法は、複数のメモリ動作を並列に実行する総同時電力消費を示す現在の電力消費値を決定することを含み得る。方法はまた、後続のメモリ動作を実行する追加の電力消費を示す追加電力消費値を決定することを含み得る。方法は、現在の電力消費値と追加電力消費値との合計が所定の電力消費閾値を超えるかどうかを判定することを更に含み得る。現在の電力消費値と追加電力消費値との合計が所定の電力消費閾値を超えないと判定した後、方法は、複数のメモリ動作と並列に後続のメモリ動作を実行することを含み得る。
【0067】
いくつかの実装形態では、方法はまた、現在の電力消費値と追加電力消費値との合計が所定の電力消費閾値を超えると判定した後に、後続のメモリ動作の実行を遅延させることを含む。
【0068】
いくつかの実装形態では、方法はまた、複数のメモリ動作のそれぞれのタイプを決定することと、複数のメモリ動作にそれぞれ対応する個々の電力消費値を、それぞれのタイプに基づいて決定することと、個別電力消費値に基づいて現在の電力消費値を決定することと、を含む。
【0069】
いくつかの実装形態では、方法はまた、環境条件に基づいて決定された個別電力消費値を調整することと、調整された個別電力消費値に基づいて、現在の電力消費値を決定することと、を含む。
【0070】
いくつかの実装形態では、各タイプのメモリ動作は、所定の電力消費値に対応する。方法は、複数のメモリ動作のそれぞれのタイプを対応する所定の電力消費値にマッピングすることに基づいて個別電力消費値を決定することを含む。
【0071】
いくつかの実装形態では、複数のメモリ動作のタイプは、読み出し動作、プログラム動作、消去動作、マルチプレーン動作、シングルプレーン動作、情報転送動作、符号化動作、又は復号動作のうちの少なくとも１つを含む。
【0072】
いくつかの実装形態では、現在の電力消費値、追加電力消費値、又は所定の電力消費閾値のうちの少なくとも１つは、所定の基準に基づいて計算された相対値の形態である。
【0073】
いくつかの実装形態では、メモリシステムは、少なくとも１つのメモリデバイスと、少なくとも１つのメモリデバイスに結合されたメモリコントローラとを含む。少なくとも１つのメモリデバイスの各々は、メモリセルのアレイと、メモリセルのアレイに結合された制御論理回路とを含む。少なくとも１つのメモリデバイスのメモリコントローラ及び制御論理回路は、第１の所定の電力消費閾値を有する第１の電源によって電力供給される。少なくとも１つのメモリデバイスのメモリセルのアレイは、第２の所定の電力消費閾値を有する第２の電源によって電力供給される。方法は、メモリ動作の第１のキューを維持することであって、第１のキュー内のメモリ動作の実行は第１の電源からの電力消費を引き起こす、ことと、メモリ動作の第２のキューを維持することであって、第２のキュー内のメモリ動作の実行は第２の電源からの電力消費を引き起こす、ことと、第１のキュー及び第２のキュー内の後続のメモリ動作の実行がそれぞれ対応する第１の電源及び第２の電源を過負荷にするかどうかを別々に判定することと、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にしない第１のキュー又は第２のキュー内の後続のメモリ動作を実行することと、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にする第１のキュー又は第２のキュー内の後続のメモリ動作を遅延させることとを含む。
【0074】
いくつかの実装形態では、第１のキュー内のメモリ動作は情報転送動作を含む。第２のキュー内のメモリ動作は、読み出し動作、プログラム動作、又は消去動作のうちの少なくとも１つを含む。
【0075】
いくつかの実装形態では、メモリデバイスは、３次元（３Ｄ）ＮＡＮＤメモリデバイスを含む。
【0076】
更に別の態様では、非一時的コンピュータ可読媒体が提供される。非一時的コンピュータ可読媒体は命令を記憶し、命令は、メモリシステムのメモリコントローラによって実行されると、メモリコントローラに、メモリシステムの電力を管理する方法を実行させる。方法は、複数のメモリ動作を並列に実行する総同時電力消費を示す現在の電力消費値を決定することを含み得る。方法はまた、後続のメモリ動作を実行する追加の電力消費を示す追加電力消費値を決定することを含み得る。方法は、現在の電力消費値と追加電力消費値との合計が所定の電力消費閾値を超えるかどうかを判定することを更に含み得る。現在の電力消費値と追加電力消費値との合計が所定の電力消費閾値を超えないと判定した後、方法は、複数のメモリ動作と並列に後続のメモリ動作を実行することを含み得る。
【0077】
いくつかの実装形態では、方法はまた、現在の電力消費値と追加電力消費値との合計が所定の電力消費閾値を超えると判定した後に、後続のメモリ動作の実行を遅延させることを含む。
【0078】
いくつかの実装形態では、方法はまた、複数のメモリ動作のそれぞれのタイプを決定することと、複数のメモリ動作にそれぞれ対応する個々の電力消費値を、それぞれのタイプに基づいて決定することと、個別電力消費値に基づいて現在の電力消費値を決定することと、を含む。
【0079】
いくつかの実装形態では、方法はまた、環境条件に基づいて決定された個別電力消費値を調整することと、調整された個別電力消費値に基づいて、現在の電力消費値を決定することと、を含む。
【0080】
いくつかの実装形態では、各タイプのメモリ動作は、所定の電力消費値に対応する。方法は、複数のメモリ動作のそれぞれのタイプを対応する所定の電力消費値にマッピングすることに基づいて個別電力消費値を決定することを含む。
【0081】
いくつかの実装形態では、複数のメモリ動作のタイプは、読み出し動作、プログラム動作、消去動作、マルチプレーン動作、シングルプレーン動作、情報転送動作、符号化動作、又は復号動作のうちの少なくとも１つを含む。
【0082】
いくつかの実装形態では、現在の電力消費値、追加電力消費値、又は所定の電力消費閾値のうちの少なくとも１つは、所定の基準に基づいて計算された相対値の形態である。
【0083】
いくつかの実装形態では、メモリシステムは、少なくとも１つのメモリデバイスと、少なくとも１つのメモリデバイスに結合されたメモリコントローラとを含む。少なくとも１つのメモリデバイスの各々は、メモリセルのアレイと、メモリセルのアレイに結合された制御論理回路とを含む。少なくとも１つのメモリデバイスのメモリコントローラ及び制御論理回路は、第１の所定の電力消費閾値を有する第１の電源によって電力供給される。少なくとも１つのメモリデバイスのメモリセルのアレイは、第２の所定の電力消費閾値を有する第２の電源によって電力供給される。方法は、メモリ動作の第１のキューを維持することであって、第１のキュー内のメモリ動作の実行は第１の電源からの電力消費を引き起こす、ことと、メモリ動作の第２のキューを維持することであって、第２のキュー内のメモリ動作の実行は第２の電源からの電力消費を引き起こす、ことと、第１のキュー及び第２のキュー内の後続のメモリ動作の実行がそれぞれ対応する第１の電源及び第２の電源を過負荷にするかどうかを別々に判定することと、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にしない第１のキュー又は第２のキュー内の後続のメモリ動作を実行することと、判定に基づいて、対応する第１の電源又は第２の電源を過負荷にする第１のキュー又は第２のキュー内の後続のメモリ動作を遅延させることとを含む。
【0084】
いくつかの実装形態では、第１のキュー内のメモリ動作は情報転送動作を含む。第２のキュー内のメモリ動作は、読み出し動作、プログラム動作、又は消去動作のうちの少なくとも１つを含む。
【0085】
いくつかの実装形態では、メモリデバイスは、３次元（３Ｄ）ＮＡＮＤメモリデバイスを含む。
【0086】
特定の実装形態の前述の説明は、様々な用途に容易に修正及び／又は適合させることができる。したがって、そのような適合及び修正は、本明細書に提示された教示及びガイダンスに基づいて、開示された実装形態の均等物の意味及び範囲内にあることが意図されている。
【0087】
本開示の幅及び範囲は、上述の典型的な実装形態のいずれによっても限定されるべきではなく、以下の特許請求の範囲及びそれらの均等物に従ってのみ定義されるべきである。
【図1】
【図2A】
【図2B】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】