(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-08
(45)【発行日】2024-08-19
(54)【発明の名称】高度なパターン化のための金属突出部
(51)【国際特許分類】
H10K 71/20 20230101AFI20240809BHJP
H10K 50/844 20230101ALI20240809BHJP
H10K 59/38 20230101ALI20240809BHJP
H10K 59/122 20230101ALI20240809BHJP
H10K 59/121 20230101ALI20240809BHJP
H10K 50/81 20230101ALI20240809BHJP
H05B 33/22 20060101ALI20240809BHJP
H10K 71/16 20230101ALI20240809BHJP
H10K 59/35 20230101ALI20240809BHJP
H10K 50/824 20230101ALI20240809BHJP
【FI】
H10K71/20
H10K50/844
H10K59/38
H10K59/122
H10K59/121
H10K50/81
H05B33/22 A
H05B33/22 C
H10K71/16
H10K59/35
H10K50/824
(21)【出願番号】P 2023511918
(86)(22)【出願日】2021-07-27
(86)【国際出願番号】 US2021043279
(87)【国際公開番号】W WO2022039890
(87)【国際公開日】2022-02-24
【審査請求日】2023-04-24
(32)【優先日】2020-08-21
(33)【優先権主張国・地域又は機関】US
(32)【優先日】2021-05-11
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390040660
【氏名又は名称】アプライド マテリアルズ インコーポレイテッド
【氏名又は名称原語表記】APPLIED MATERIALS,INCORPORATED
【住所又は居所原語表記】3050 Bowers Avenue Santa Clara CA 95054 U.S.A.
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】リー, ジョンミン
(72)【発明者】
【氏名】ユ, スンホ
(72)【発明者】
【氏名】ハース, ディーター
(72)【発明者】
【氏名】キム, シギョン
(72)【発明者】
【氏名】リン, ヨウ シン
(72)【発明者】
【氏名】チョン, チヨン
【審査官】渡邊 吉喜
(56)【参考文献】
【文献】特表2010-525539(JP,A)
【文献】米国特許第06407408(US,B1)
(58)【調査した分野】(Int.Cl.,DB名)
H10K 71/20
H10K 50/844
H10K 59/38
H10K 59/122
H10K 59/121
H10K 50/81
H05B 33/22
H10K 71/16
H10K 59/35
H10K 50/824
(57)【特許請求の範囲】
【請求項1】
デバイスであって、
基板と;
前記基板の上に配置され、前記デバイスのサブピクセルを画定する隣接するピクセル画定層(PDL)構造部と;
前記PDL構造部の上面の上に配置されている金属含有突出構造部であって、各金属含有突出構造は、本体に接触している延長部を有し、前記延長部は、突出部を形成するように前記金属含有突出構造部の側壁を超えて配置されており、前記延長部と前記本体とは同じ金属含有材料からなる、前記金属含有突出構造部と;
複数のサブピクセルであって、各サブピクセルが、
アノード;
前記アノードの上に配置されている有機発光ダイオード(OLED)材料;及び
前記OLED材料の上に配置されているカソードであって、前記金属含有突出構造部の前記延長部は、前記PDL構造部の前記上面の上と、前記突出部の下かつ前記上面の上の前記OLED材料及び前記カソードの上に配置されている、前記カソードを含む前記複数のサブピクセルと、
を含む、デバイス。
【請求項2】
前記カソードの上に配置されているカプセル化層をさらに含む、請求項1に記載のデバイス。
【請求項3】
各サブピクセルが、前記カプセル化層の上に配置されているプラグをさらに含み、前記プラグは、前記OLED材料のOLED透過率と一致するか又は実質的に一致するプラグ透過率を有する、請求項2に記載のデバイス。
【請求項4】
前記プラグが、フォトレジスト、カラーフィルタ、又は感光性モノマー材料を含む、請求項3記載のデバイス。
【請求項5】
前記金属含有突出構造部及び前記カプセル化層の上に配置されているグローバルパッシベーション層をさらに含む、請求項2に記載のデバイス。
【請求項6】
前記金属含有突出構造部の隣接する突出部が、
PDL構造部の側壁から金属含有突出構造部の下面の外側エッジまでの突出部幅、及び
前記アノードから前記金属含有突出構造部の前記下面までの突出部深さ
によって画定される各突出部である、請求項1に記載のデバイス。
【請求項7】
前記金属含有突出構造部が、銅、チタン、アルミニウム、モリブデン、銀、インジウムスズ酸化物、インジウム亜鉛酸化物、又はそれらの組み合わせを含む、請求項1に記載のデバイス。
【請求項8】
前記カソードが、前記金属含有突出構造部の一部の下に延在し、前記金属含有突出構造部の側壁の少なくとも一部と接触している、あるいは
前記カソードが、前記金属含有突出構造部の一部の下に延在し、前記金属含有突出構造部の側壁に接触していない、
請求項1に記載のデバイス。
【請求項9】
前記デバイスが、ドット型アーキテクチャ又はライン型アーキテクチャを含む、請求項1に記載のデバイス。
【請求項10】
前記基板が、事前にパターン化された酸化インジウムスズ(ITO)ガラス基板である、請求項1に記載のデバイス。
【請求項11】
前記OLED材料が、正孔注入層(HIL)、正孔輸送層(HTL)、発光層(EML)、及び電子輸送層(ETL)を含む、請求項1に記載のデバイス。
【請求項12】
複数のサブピクセルを含むデバイスであって、前記複数のサブピクセルの各サブピクセルは、隣接するピクセル画定層(PDL)構造部によって画定され、金属含有突出構造部は、前記PDL構造部の上に配置され、
各金属含有突出構造は、本体に接触している延長部を有し、前記延長部は、突出部を形成するように前記金属含有突出構造部の側壁を超えて配置されており、各サブピクセルはアノード、前記アノード上に配置されている有機発光ダイオード(OLED)材料、及び前記OLED材料の上に配置されたカソードを有し、前記デバイスは、
基板の上に堆積を使用して前記OLED材料を堆積することであって、前記OLED材料は前記アノードの上に配置され、前記OLED材料は、前記金属含有突出構造部の隣接する
前記突出部によって画定されるOLEDエッジを有する、前記OLED材料を堆積することと、
堆積を使用してカソードを堆積することであって、前記PDL構造部の上に配置された前記金属含有突出構造部は、前記OLED材料及び前記カソードの一部の上に延在する、前記堆積を使用してカソードを堆積することと
を含むプロセスによって作製された、デバイス。
【請求項13】
前記金属含有突出構造部の隣接する突出部が、
PDL構造部の側壁から金属含有突出構造部の下面の外側エッジまでの突出部幅、及び
前記アノードから前記金属含有突出構造部の前記下面までの突出部深さ
によって画定される各突出部である、請求項
12に記載のデバイス。
【請求項14】
前記金属含有突出構造部が、銅、チタン、アルミニウム、モリブデン、銀、インジウムスズ酸化物、インジウム亜鉛酸化物、又はそれらの組み合わせを含む、請求項
12に記載のデバイス。
【請求項15】
ピクセル開口部内及び隣接する
ピクセル画定層(PDL
)構造部の外側部分の上に第1のレジストを配置することであって、前記隣接するPDL構造部は基板の上に配置される、前記第1のレジストを配置することと、
前記隣接するPDL構造部の前記外側部分の間の前記第1のレジスト上に第2のレジストを配置することと、
前記第1のレジスト及び前記第2のレジストによって画定された領域の上に金属含有材料をメッキすることと、
前記第2のレジスト及び前記第1のレジストを除去して、前記隣接するPDL構造部上に配置された金属含有突出構造部を形成することと
を含む、方法。
【請求項16】
前記第1のレジスト及び前記隣接するPDL構造部の露出された部分の上に金属含有結合層をスパッタリングすることをさらに含む、請求項
15に記載の方法。
【請求項17】
前記第1のレジスト上に配置された前記金属含有結合層が除去される、請求項
16に記載の方法。
【請求項18】
前記基板の上に蒸発堆積を使用してOLED材料を堆積することであって、前記OLED材料は、前記基板のアノードの上に配置される、前記OLED材料を堆積することと、
前記OLED材料の上にカソードを堆積することであって、前記金属含有突出構造部は、前記OLED材料と前記カソードの両方が前記金属含有突出構造部の下に延在するように堆積角度を画定する、前記カソードを堆積することと
をさらに含む、請求項
15に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
背景
分野
[0001]本明細書に記載の実施形態は、概して、ディスプレイに関する。より詳細には、本明細書で説明する実施形態は、有機発光ダイオード(OLED)ディスプレイのようなディスプレイで利用できるサブピクセル回路及びサブピクセル回路を形成する方法に関する。
【背景技術】
【0002】
関連技術の説明
[0002]表示装置を含む入力装置は、様々な電子システムで使用され得る。有機発光ダイオード(OLED)は発光ダイオード(LED)であり、発光エレクトロルミネセント層は、電流に応答して発光する有機化合物のフィルムである。OLEDデバイスは、発光した光が透明又は半透明の底部電極と、パネルがその上に製造された基板とを通過する場合、ボトムエミッション型デバイスとして分類される。トップエミッション型デバイスは、OLEDデバイスから放出された光が、デバイスの製造後に追加された蓋を通って出るかどうかに基づいて分類される。OLEDは、今日の多くの電子機器でディスプレイデバイスを作製するために使用されている。今日の電子機器メーカーは、これらのディスプレイデバイスのサイズを縮小すると同時に、ほんの数年前よりも高い解像度を提供するよう推し進めている。
【0003】
[0003]現在、OLEDピクセルパターニングは、パネルサイズ、ピクセル解像度、及び基板サイズを制限するプロセスに基づいている。微細な金属マスクを使用するのではなく、フォトリソグラフィを使用してピクセルをパターン化する必要がある。現在、OLEDピクセルのパターニングは、パターニングプロセス後に有機材料をリフトオフすることを必要とする。有機材料をリフトオフすると、OLEDの性能を阻害する粒子問題が残る。したがって、当技術分野で必要とされているのは、サブピクセル回路、及びサブピクセル回路を形成してインチ当たりのピクセル数を増やし、改善されたOLED性能を提供する方法である。
【発明の概要】
【0004】
[0004]一実施形態では、デバイスが提供される。本デバイスは、基板と、基板の上に配置され、デバイスのサブピクセルを画定する隣接するピクセル画定層(PDL)構造部と、PDL構造部の上面の上に配置された金属含有突出構造部と、複数のサブピクセルとを含む。各サブピクセルは、アノード、アノード上に該アノードと接触するように配置された有機発光ダイオード(OLED)材料、及びOLED材料の上に配置されたカソードを含む。PDL構造部の上面の上に配置された金属含有突出構造部は、OLED材料の一部及びカソードの上に延在する。
【0005】
[0005]別の実施形態では、デバイスが提供される。デバイスは、複数のサブピクセルであって、複数のサブピクセルの各サブピクセルは、隣接するピクセル画定層(PDL)構造部によって画定され、金属含有突出構造部はPDL構造部の上に配置され、各サブピクセルはアノードを有する、複数のサブピクセルと、アノードの上に配置された有機発光ダイオード(OLED)材料と、OLED材料の上に配置されたカソードとを含む。デバイスは、蒸発堆積を使用して基板の上にOLED材料を堆積することであって、OLED材料がアノードの上に該アノードと接触するように配置されたOLED材料は、金属含有突出構造部の隣接する突出部によって画定されるOLEDエッジを有する、基板の上にOLED材料を堆積することと、蒸発堆積を使用してカソードを堆積することであって、PDL構造部の上に配置された金属含有突出構造部は、OLED材料の一部及びカソードの上に延在する、カソードを堆積することとを含むプロセスによって作製される。
【0006】
[0006]さらに別の実施形態では、方法が提供される。本方法は、ピクセル開口部内及び、基板の上に配置された隣接するPDL構造部の外側部分の上に第1のレジストを配置することと、隣接するPDL構造部の外側部分間の第1のレジストの上に第2のレジストを配置することと、第1のレジスト及び第2のレジストによって画定された領域の上に金属含有材料をメッキすることと、第2のレジスト及び第1のレジストを除去して、隣接するPDL構造部の上に配置された金属含有突出構造部を形成することとを含む。
【0007】
[0007]上記で列挙した本開示の特徴を詳細に理解できるように、上記で簡単に要約された本開示のより詳細な説明は、実施形態を参照することによって得ることができ、そのいくつかは添付の図面に示されている。しかしながら、添付図面は例示的な実施形態のみを示すものであり、したがって、本開示の範囲を限定すると見なすべきではなく、その他の等しく有効な実施形態も許容され得ることに留意されたい。
【図面の簡単な説明】
【0008】
【
図1A-1B】[0008]実施形態によるサブピクセル回路の概略断面図である。
【
図1C-1D】[0009]実施形態によるサブピクセル回路の概略上面断面図である。
【
図2】[0010]実施形態による金属含有突出構造部の概略断面図である。
【
図3】[0011]実施形態によるサブピクセル回路を形成する方法のフロー図である。
【
図4A-4B】[0012]実施形態によるサブピクセル回路を形成する方法中の基板の一部の概略断面図である。
【
図4C-4D】実施形態によるサブピクセル回路を形成する方法中の基板の一部の概略断面図である。
【
図4E-4F】実施形態によるサブピクセル回路を形成する方法中の基板の一部の概略断面図である。
【
図4G】実施形態によるサブピクセル回路を形成する方法中の基板の一部の概略断面図である。
【発明を実施するための形態】
【0009】
[0013]理解が容易になるよう、可能な場合には、複数の図に共通する同一の要素を指し示すために同一の符号を使用した。一実施形態で開示された要素は、特定の説明なしに他の実施形態で有益に利用できることが企図される。
【0010】
[0014]本明細書に記載の実施形態は、概してディスプレイに関する。より詳細には、本明細書で説明する実施形態は、有機発光ダイオード(OLED)ディスプレイのようなディスプレイで利用できるサブピクセル回路及びサブピクセル回路を形成する方法に関する。本明細書に記載の他の実施形態と組み合わせることができる一実施形態では、ディスプレイは、ボトムエミッション(BE)型又はトップエミッション(TE)型OLEDディスプレイである。本明細書に記載の他の実施形態と組み合わせることができる別の実施形態では、ディスプレイは、パッシブマトリクス(PM)又はアクティブマトリクス(AM)OLEDディスプレイである。
【0011】
[0015]本明細書に記載の実施形態の第1の例示的な実施形態は、ドット型アーキテクチャを有するサブピクセル回路を含む。本明細書で説明する実施形態の第2の例示的な実施形態は、ライン型アーキテクチャを有するサブピクセル回路を含む。本明細書で説明する実施形態の第3の例示的な実施形態は、それぞれのサブピクセルのカプセル化層の上に配置されたプラグを有するドット型アーキテクチャを有するサブピクセル回路を含む。本明細書で説明する実施形態の第4の例示的な実施形態は、それぞれのサブピクセルのカプセル化層上に配置されたプラグを有するライン型アーキテクチャを有するサブピクセル回路を含む。
【0012】
[0016]本明細書に記載のサブピクセル回路の実施形態のそれぞれは、サブピクセル回路に対して永続的である、隣接する金属含有突出構造部によって画定された各サブピクセルを含む複数のサブピクセルを含む。図は、各サブピクセルが隣接する金属含有突出構造部によって画定された2つのサブピクセルを示しているが、本明細書に記載の実施形態のサブピクセル回路は、2つ以上のサブピクセルのような複数のサブピクセルを含む。各サブピクセルには、通電時に白色、赤色、緑色、青色、又はその他の色の光を発するように構成されたOLED材料がある。例えば、第1のサブピクセルのOLED材料は通電されると赤色の光を放出し、第2のサブピクセルのOLED材料は通電されると緑色の光を放出し、第3のサブピクセルのOLED材料は通電されると青色の光を放出する。
【0013】
[0017]ディスプレイのサブピクセル回路の各サブピクセルを画定する隣接する金属含有突出構造部は、蒸発堆積を使用してサブピクセル回路の形成を提供し、サブピクセル回路が形成された後に金属含有突出構造部を適所に残す。蒸発堆積は、OLED材料(正孔注入層(HIL)、正孔輸送層(HTL)、発光層(EML)、並びに電子輸送層(ETL))及びカソードに利用され得る。カプセル化層、プラグ、及びグローバルパッシベーション層のうちの1つ又は複数を、蒸発堆積によって配置することができる。金属含有突出構造部造は、OLED材料の一部及びサブピクセルのカソードの上に延在する。金属含有突出構造部は、OLED材料とカソードのそれぞれに対して堆積角度を画定する、すなわち、蒸発堆積中にシャドーイング効果を提供し、OLED材料が金属含有突出構造部と接触せず、カソードが金属含有突出構造部の側壁の少なくとも一部と接触しないようにする。それぞれのサブピクセルのカプセル化層は、カソードの上に配置され、カプセル化層は、隣接する金属含有突出構造部のそれぞれの少なくとも一部の下及び隣接する金属含有突出構造部のそれぞれの側壁に沿って延在する。
【0014】
[0018]
図1Aは、プラグレス構成101Aを有するサブピクセル回路100の概略断面図である。プラグレス構成101Aは、サブピクセル回路100の第1又は第2の例示的な実施形態に対応し得る。
図1Bは、プラグ構成101Bを有するサブピクセル回路100の概略断面図である。プラグ構成101Bは、サブピクセル回路100の第3又は第4の例示的な実施形態に対応し得る。
図1A及び
図1Bの断面図のそれぞれは、
図1C及び
図1Dの切断線1’’-1’’に沿って取られている。
【0015】
[0019]サブピクセル回路100は、基板102を含む。金属層104は、基板102上にパターン形成されてもよく、基板102上に配置された隣接するピクセル画定層(PDL)構造部126によって画定される。本明細書に記載の他の実施形態と組み合わせることができる一実施形態では、金属層104は、基板102上に事前にパターン化される。例えば、基板102は、事前にパターン化された酸化インジウムスズ(ITO)ガラス基板である。金属層104は、それぞれのサブピクセルのアノードを動作させるように構成される。金属層104は、クロム、チタン、金、銀、銅、アルミニウム、ITO、又はそれらの組み合わせ、あるいは他の適切な導電性材料を含むが、これらに限定されない。
【0016】
[0020]PDL構造部126は、基板102上に配置される。PDL構造部126は、有機材料、その上に配置された無機コーティングを有する有機材料、又は無機材料のうちの1つを含む。PDL構造部126の有機材料は、ポリイミドを含むが、これに限定されない。PDL構造部126の無機材料は、酸化シリコン(SiO2)、窒化シリコン(Si3N4)、酸窒化シリコン(SiON)、フッ化マグネシウム(MgF2)、又はそれらの組み合わせを含むが、これらに限定されない。隣接するPDL構造部126は、それぞれのサブピクセルを画定し、サブピクセル回路100のそれぞれのサブピクセルのアノード(すなわち、金属層104)を露出させる。
【0017】
[0021]サブピクセル回路100は、少なくとも第1のサブピクセル108a及び第2のサブピクセル108bを含む複数のサブピクセル106を有する。図は、第1のサブピクセル108a及び第2のサブピクセル108bを示す。本明細書で説明する実施形態のサブピクセル回路100は、第3及び第4のサブピクセルのような2つ以上のサブピクセル106を含むことができる。各サブピクセル106は、通電時に白色、赤色、緑色、青色、又は他の色の光を放出するように構成されたOLED材料112を有する。例えば、第1のサブピクセル108aのOLED材料112は、通電されると赤色の光を放出し、第2のサブピクセル108bのOLED材料は、通電されると緑色の光を放出し、第3のサブピクセルのOLED材料は、通電時に青色の光を放出し、第4のサブピクセルのOLED材料は、通電されると別の色の光を発する。
【0018】
[0022]金属含有突出構造部110は、PDL構造部126のそれぞれの上面103上に配置される。金属含有突出構造部110は、サブピクセル回路に対して永続的である。金属含有突出構造部110は、サブピクセル回路100の各サブピクセル106をさらに画定する。金属含有突出構造部110は、金属含有材料を含む。金属含有材料には、銅、チタン、アルミニウム、モリブデン、銀、インジウムスズ酸化物、インジウム亜鉛酸化物、又はそれらの組み合わせが含まれるが、これらに限定されない。上部110Bは、下部110Aよりも幅広く、突出部109を形成する。突出部109は、上部110Bが下部110Aを覆うことを可能にする。突出部109のシャドーイングは、OLED材料112及びカソード114のそれぞれの蒸発堆積を提供する。
【0019】
[0023]
図2の対応する説明でさらに説明するように、金属含有突出構造部110のシャドーイング効果は、OLED材料112のOLED角度θ
OLED(
図2に示される)と、カソード114のカソード角θ
cathode(
図2に示される)とを画定する。OLED材料112のOLED角度θ
OLED及びカソード114のカソード角度θ
cathodeは、OLED材料112及びカソード114の蒸発堆積から生じ得る。OLED材料112は、金属含有突出構造部110の下部110Aと接触しない。本明細書に記載の他の実施形態と組み合わせることができるいくつかの実施形態では、例えば、
図2に示すように、カソード114は、金属含有突出構造部110の下部110Aと接触しない。例えば
図1A、
図1B、及び
図4Gに示すように、本明細書に記載の他の実施形態と組み合わせることができる他の実施形態では、カソード114は、金属含有突出構造部110の下部110Aに接触する。
【0020】
[0024]OLED材料112は、HIL、HTL、EML、及びETLのうちの1つ又は複数を含むことができる。OLED材料112は、金属層104上に配置される。本明細書に記載の他の実施形態と組み合わせることができるいくつかの実施形態では、OLED材料112は、金属層104上及びPDL構造126の一部の上に配置される。カソード114は、各サブピクセル106内のPDL構造部126のOLED材料112の上に配置される。カソード114は、下部110Aの側壁111の一部上に配置することができる。カソード114は、金属のような導電性材料を含む。例えば、カソード114は、マグネシウム-銀合金、チタン、アルミニウム、ITO、又はそれらの組み合わせを含むが、これらに限定されない。本明細書に記載の他の実施形態と組み合わせることができるいくつかの実施形態では、OLED材料112及びカソード114は、金属含有突出構造部110の上部110Bの側壁113の上に配置される。本明細書に記載の他の実施形態と組み合わせることができる他の実施形態では、OLED材料112及びカソード114は、金属含有突出構造部110の上部110Bの頂面115の上に配置される。
【0021】
[0025]各サブピクセル106は、カプセル化層116を含む。カプセル化層116は、局所パッシベーション層であるか、又は局所パッシベーション層に相当し得る。それぞれのサブピクセルのカプセル化層116は、カソード114(及びOLED材料112)の上に配置され、カプセル化層116は、金属含有突出構造部110のそれぞれの少なくとも一部の下及び金属含有突出構造部110のそれぞれの側壁に沿って延在する。カプセル化層116は、カソード114の上、及び下部110Aの少なくとも側壁111の上に配置される。本明細書に記載の他の実施形態と組み合わせることができるいくつかの実施形態では、カプセル化層116は、上部110Bの側壁113の上に配置される。本明細書に記載の他の実施形態と組み合わせることができるいくつかの実施形態では、カプセル化層116は、金属含有突出構造部110の上部110Bの上面115の上に配置される。カプセル化層116は、ケイ素含有材料などの非導電性無機材料を含む。ケイ素含有材料は、Si3N4含有材料を含むことができる。
【0022】
[0026]1つ又は複数のキャッピング層を含む実施形態では、キャッピング層は、カソード114とカプセル化層116との間に配置される。例えば、
図1Aに示されるように、第1のキャッピング層121及び第2のキャッピング層123は、カソード114とカプセル化層116との間に配置される。
図1Aは、1つ又は複数のキャッピング層を有するサブピクセル回路100を示しているが、本明細書に記載の実施形態のそれぞれは、カソード114とカプセル化層116との間に配置された1つ又は複数のキャッピング層を含んでもよい。第1キャッピング層121は有機物質を含むことができる。第2キャッピング層123は、フッ化リチウムのような無機物質を含むことができる。第1のキャッピング層121及び第2のキャッピング層123は、蒸発堆積によって堆積することができる。
【0023】
[0027]サブピクセル回路100のプラグレス構成101A及びプラグ構成101Bは、金属含有突出構造部110及びカプセル化層116の上に配置された少なくともグローバルパッシベーション層120をさらに含む。インクジェット層118は、グローバルパッシベーション層120と、金属含有突出構造部110及びカプセル化層116との間に配置され得る。インクジェット層118は、アクリル材料を含むことができる。プラグ構成101B(第3及び第4の例示的な実施形態を含む)は、各サブピクセル106の金属含有突出構造部110及びプラグ122上に配置され、インクジェット層118とグローバルパッシベーション層120との間に配置される中間パッシベーション層を含み得る。
【0024】
[0028]第3及び第4の例示的実施形態を含み、プラグ構成101Bは、カプセル化層116の上に配置されたプラグ122を含む。各プラグ122は、サブピクセル回路100のそれぞれのサブピクセル106中に配置される。プラグ122は、金属含有突出構造部110の上部110Bの頂面115の上に配置することができる。プラグ122は、その上に配置された追加のパッシベーション層を有することができる(
図4Qに示されるように)。プラグ122は、フォトレジスト、カラーフィルタ、又は感光性モノマーを含むが、これらに限定されない。プラグ122は、OLED材料112のOLED透過率に一致するか、又は実質的に一致するプラグ透過率を有する。プラグ122はそれぞれ同じ材料であり、OLEDの透過率と一致する。プラグ122は、複数のサブピクセル106の各サブピクセルのOLED透過率に適合する異なる材料であってもよい。一致するか、又は実質的に一致するレジスト透過率とOLED透過率により、プラグ122は、OLED材料112からの放出光を遮断することなく、サブピクセル106の上に留まることができる。プラグ122は、所定の位置に留まることができるため、サブピクセル回路100から除去するためにリフトオフ手順を必要としない。プラグ122が留まるため、後続の操作では、形成されたサブピクセル106の上に追加のパターンレジスト材料を配置する必要がない。プラグ122上でのリフトオフ手順の必要性、及びサブピクセル回路100上での追加のパターンレジスト材料の必要性を排除することにより、スループットが向上する。
【0025】
[0029]
図1Cは、ドット型アーキテクチャ101Cを有するサブピクセル回路100の概略上面断面図である。ドットタイプアーキテクチャ101Cは、サブピクセル回路100の第1又は第3の例示的な実施形態に対応し得る。
図1Dは、ライン型アーキテクチャ101Dを有するサブピクセル回路100の概略断面図である。ライン型アーキテクチャ101Dは、サブピクセル回路100の第2又は第4の例示的な実施形態に対応し得る。
図1C及び
図1Dのそれぞれの上面断面図は、
図1A及び
図1Bの切断線1’-1’に沿って取られている。
【0026】
[0030]ドット型アーキテクチャ101Cは、複数のピクセル開口部124Aを含む。ピクセル開口部124Aの各々は、ドット型アーキテクチャ101Cのサブピクセル106の各々を画定する金属含有突出構造部110によって取り囲まれている。ライン型アーキテクチャ101Dは、複数のピクセル開口部124Bを含む。ピクセル開口部124Bのそれぞれは、ライン型アーキテクチャ101Dのサブピクセル106のそれぞれを画定する金属含有突出構造部110によって当接される。
【0027】
[0031]
図2は、
図1A及び
図1Bの切断線2-2に沿ったサブピクセル回路100の金属含有突出構造部110の概略断面図である。上部110Bは、下側エッジ206及び突出部ベクトル208を含む。下側エッジ206は、金属含有突出構造部110aが、OLED材料112及びカソード114の一部の上に延在するように、下部110Aの側壁111を越えて延在する。突出部109のシャドーイングは、OLED材料112及びカソード114のそれぞれ、並びにいくつかの実施形態では、第1のキャッピング層121及び/又は第2のキャッピング層123の蒸発堆積を提供する。各金属含有突出構造部110は、突出部幅203及び突出部109の突出部深さ205によって画定される。突出部幅203は、PDL構造部126の側壁111及び下側エッジ206、すなわち、金属含有突出構造部110の下側の外側エッジ由来である。突出部深さ205は、アノードから下側エッジ206まで、すなわち、金属含有突出構造部110の外側エッジ由来である。突出部深さ205に対する突出部幅203のアスペクト比は、約1:1以上である。本明細書に記載の他の実施形態と組み合わせることができるいくつかの実施形態では、アスペクト比は2:1である。
【0028】
[0032]突出部ベクトル208は、下側エッジ206及びPDL構造部126によって画定される。OLED材料112は、アノードの上及びPDL構造部126のシャドー部分210の上に配置される。OLED材料112は、OLEDベクトル212と突出部ベクトル208との間にOLED角度θOLEDを形成する。OLEDベクトル212は、上部110Bの下に延びるOLEDエッジ214と、上部110Bの下側エッジ206とによって画定される。本明細書に記載の他の実施形態と組み合わせることができる一実施形態では、OLED材料112のHIL204が含まれる。HIL204を含む実施形態では、OLED材料112は、HTL、EML、及びETLを含む。HIL204は、HILベクトル216と突出部ベクトル208との間にHIL角θHILを形成する。HILベクトル216は、上部110Bの下に延びるHILエッジ218と、上部110Bの下側エッジ206とによって画定される。
【0029】
[0033]カソード114は、OLED材料112の上及びPDL構造部126のシャドー部分210の上に配置される。本明細書に記載の他の実施形態と組み合わせることができるいくつかの実施形態では、カソード114は下部110Aの側壁111と接触しない。本明細書に記載の他の実施形態と組み合わせることができる他の実施形態では、カソード114は、下部110Aの側壁111の一部上に配置される。カソード114は、カソードベクトル224と突出部ベクトル208との間にカソード角度θcathodeを形成する。カソードベクトル224は、少なくとも上部110Bの下に延びるカソードエッジ226と、上部110Bの下側エッジ206とによって画定される。カプセル化層116は、カソード114(及びOLED材料112)の上に配置され、カプセル化層116は、少なくとも金属含有突出構造部110の上部110Bの下及び下部110Aの側壁111に沿って延在する。
【0030】
[0034]OLED材料112の蒸発堆積中、上部110Bの下側エッジ206は、OLEDエッジ214の位置を画定する。例えば、OLED材料112は、OLEDベクトル212に対応するOLED最大角度で蒸発堆積され、下側エッジ206は、OLED材料112がOLEDエッジ214を越えて堆積されないことを保証する。HIL204を有する実施形態では、上部110Bの下側エッジ206は、HILエッジ218の位置を画定する。例えば、HIL204は、HILベクトル216に対応するHIL最大角度で蒸発堆積され、下側エッジ206は、HIL204がHILエッジ218を越えて堆積されないことを保証する。カソード114の蒸発堆積中、上部110Bの下側エッジ206は、カソードエッジ226の位置を画定する。例えば、カソード114は、カソードベクトル224に対応するカソード最大角度で蒸発堆積され、下側エッジ206は、カソード114がカソードエッジ226を越えて堆積されないことを保証する。OLED角度θOLEDは、カソード角度θcathodeより小さい。HIL角度θHILはOLED角度θOLEDより小さい。
【0031】
[0035]
図3は、サブピクセル回路100を形成するための方法300のフロー図である。方法300を利用して、第1、第2、第3、又は第4の例示的な実施形態のうちの1つのサブピクセル回路100を製造することができる。
図4A~
図4Gは、本明細書に記載の実施形態によるサブピクセル回路100を形成する方法300中の基板102の部分400の概略断面図である。部分400は、サブピクセル回路100の第1のサブピクセル108aなどのサブピクセル106に対応する。
【0032】
[0036]操作301では、
図4Aに示されるように、第1のレジスト402が配置される。第1のレジスト402は、ピクセル開口部404内に配置され、隣接するPDL構造部126の外側部分406の上に配置される。ピクセル開口部404は、隣接するPDL構造部126によって画定されるピクセル開口部124A、124Bに対応する。外側部分406の上に配置された第1のレジスト402の厚さ403は、形成される金属含有突出構造部110の突出部深さ205を画定する。第1のレジスト402は、基板102の上に配置され、第1のレジスト402がピクセル開口部404内及び外側部分406の上に配置されるようにパターン化される。第1のレジスト402(第2のレジスト410を含む)は、ポジ型レジスト又はネガ型レジストである。ポジ型レジストは、レジストの部分を含み、電磁放射に露光されると、電磁放射を使用してパターンがレジストに書き込まれた後にレジストに適用されるレジスト現像液にそれぞれ溶解する。ネガ型レジストは、電磁放射線を使用してパターンがレジストに書き込まれた後に、放射線に露光されると、レジストに適用されるレジスト現像液にそれぞれ不溶となるレジストの部分を含む。レジストの化学組成は、レジストがポジ型レジストであるかネガ型レジストであるかを決定する。
【0033】
[0037]任意選択の操作302では、金属含有結合層408が配置される。金属含有結合層408は、第1のレジスト402及び隣接するPDL構造部126の外側部分406の上に配置される。金属含有結合層408は、100nmなどの厚さ412を有する。金属含有結合層408は、銅、チタン、アルミニウム、モリブデン、銀、インジウムスズ酸化物、インジウム亜鉛酸化物、又はそれらの組み合わせを含むが、これらに限定されない。本明細書に記載の他の実施形態と組み合わせることができる一実施形態では、金属含有結合層408は、金属含有突出構造部110と同じ組成物、すなわち同じ材料を含むことができる。金属含有接合層408は、スパッタリングによって堆積される。本明細書に記載の他の実施形態と組み合わせることができる別の実施形態では、金属含有結合層408は、金属含有突出構造部110とは異なる組成物、すなわち、異なる材料を含むことができる。
【0034】
[0038]操作303では、
図4Cに示されるように、第2のレジスト410が配置される。第2のレジスト410は、第1のレジスト402の上に配置される。金属含有結合層408を有する実施形態では、第2のレジスト410は、金属含有結合層408上に配置される。第2のレジスト410は、PDL構造部126の外側部分406の間に配置される。第2のレジスト410の第2の幅407及び外側部分406の上に配置された第1のレジスト402の第1の幅405は、形成される金属含有突出構造部110の突出部幅203を画定する。第2のレジスト410、402は、基板102の上に配置され、第2のレジスト410が第2の幅407を有するPDL構造部126の外側部分406の間に配置されるようにパターン化される。
【0035】
[0039]操作304では、
図4Dに示すように、金属含有突出構造部110が形成される。金属含有突出構造部110は、第1のレジスト402及び第2のレジスト410によって画定される領域409の上に金属含有材料の金属めっき堆積によって形成される。操作305では、
図4Eに示すように、第1のレジスト402が除去される。金属含有結合層408を有する実施形態では、第1のレジスト402上に配置された金属含有結合層408が除去される。金属含有結合層408は、PDL構造部126上に残り得る。第2のレジスト410は、フォトレジスト剥離によって除去することができる。
【0036】
[0040]任意選択の操作306では、
図4Eに示すように、金属含有突出構造部110の上部110Bの上面115が突出部深さ205までエッチングされる。他の実施形態では、第1のレジスト402の厚さ403及び第2のレジスト410の厚さは、金属含有突出構造部110の突出部深さ205を画定する。操作307では、
図4Fに示すように、第2のレジスト410が除去される。第2のレジスト410は、フォトレジスト剥離によって除去することができる。本明細書に記載の操作301~307は、少なくとも2つのサブピクセル106、例えば、第1のサブピクセル108a、第2のサブピクセル108b、第3のサブピクセル、及び第4のサブピクセルを含むサブピクセル回路100の金属含有突出構造部110を形成する。
【0037】
[0041]操作308では、OLED材料112、カソード114、及びカプセル化層116を堆積する。キャッピング層を含む実施形態では、キャッピング層は、カソード114とカプセル化層116との間に堆積される。キャッピング層は、蒸発堆積によって堆積することができる。突出部109のシャドーイングは、OLED材料112及びカソード114のそれぞれ、並びにいくつかの実施形態では、第1のキャッピング層121及び/又は第2のキャッピング層123の蒸発堆積を提供する。
図2の対応する説明でさらに説明するように、金属含有突出構造部110のシャドーイング効果は、OLED材料112のOLED角度θ
OLED(
図2に示される)と、カソード114のカソード角θ
cathode(
図2に示される)とを画定する。OLED材料112のOLED角度θ
OLED及びカソード114のカソード角度θ
cathodeは、OLED材料112及びカソード114の蒸発堆積から生じる。
【0038】
[0042]操作308は、追加のサブピクセルごとに、例えば、第2のサブピクセル108b、第3のサブピクセル、及び第4のサブピクセルについて繰り返すことができる。操作309では、インクジェット層118及びグローバルパッシベーション層120が配置される。プラグ構成101Bの実施形態では、プラグ122はカプセル化層116の上に配置される。
【0039】
[0043]要約すると、本明細書で説明するのは、有機発光ダイオード(OLED)ディスプレイなどのディスプレイで利用できるサブピクセル回路及びサブピクセル回路を形成する方法に関する。ディスプレイのサブピクセル回路の各サブピクセルを画定する隣接する金属含有突出構造部は、蒸発堆積を使用してサブピクセル回路の形成を提供し、サブピクセル回路が形成された後(例えば、第5、第6、又は第7の例示的な実施形態の方法を利用して)、金属含有突出構造部が適所に残るようにする。蒸発堆積は、OLED材料及びカソードの堆積に利用され得る。金属含有突出構造部は、堆積角度を画定する、すなわち、蒸発堆積中にシャドーイング効果を提供する。それぞれのサブピクセルのカプセル化層は、カソードの上に配置され、カプセル化層は、隣接する金属含有突出構造部のそれぞれの少なくとも一部の下及び隣接する金属含有突出構造部のそれぞれの側壁に沿って延在する。
【0040】
[0044]上記は本開示の実施形態を対象としているが、本開示の他の及びさらなる実施形態は、その基本的な範囲から逸脱することなく考案され得、その範囲は、特許請求の範囲によって決定される。