特許7538491 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社東芝の特許一覧 ▶ 独立行政法人産業技術総合研究所の特許一覧

特許7538491半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-14

(45)【発行日】2024-08-22

(54)【発明の名称】半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

(51)【国際特許分類】

H01L 29/78 20060101AFI20240815BHJP

H01L 29/12 20060101ALI20240815BHJP

H01L 21/336 20060101ALI20240815BHJP

【ＦＩ】

H01L29/78 652D

H01L29/78 652T

H01L29/78 653A

H01L29/78 652F

H01L29/78 652M

H01L29/78 652H

H01L29/78 652J

H01L29/78 658A

H01L29/78 658F

【請求項の数】 18

(21)【出願番号】P 2020118755

(22)【出願日】2020-07-09

(65)【公開番号】P2022015728

(43)【公開日】2022-01-21

【審査請求日】2023-04-28

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】301021533

【氏名又は名称】国立研究開発法人産業技術総合研究所

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤章

(74)【代理人】

【識別番号】100178984

【弁理士】

【氏名又は名称】高下雅弘

(72)【発明者】

【氏名】田中克久

(72)【発明者】

【氏名】京極真也

(72)【発明者】

【氏名】飯島良介

(72)【発明者】

【氏名】木本真一

(72)【発明者】

【氏名】原田信介

【審査官】杉山芳弘

(56)【参考文献】

【文献】特開２００１－２８４５８４（ＪＰ，Ａ）

【文献】特開２０１１－０９１０８６（ＪＰ，Ａ）

【文献】特開２０１７－０７９２５１（ＪＰ，Ａ）

【文献】特開２０１８－０１４４５５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ２９／７８

Ｈ０１Ｌ２９／１２

Ｈ０１Ｌ２１／３３６

(57)【特許請求の範囲】

【請求項1】

第１の方向及び前記第１の方向に直交する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、
前記第１の面の側に位置し、前記第１の方向に延びる第１のトレンチと、
前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置する第２のトレンチと、
前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置し、前記第２のトレンチに対して前記第１の方向に位置する第３のトレンチと、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に位置するｐ型の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第３の炭化珪素領域と、
前記第１の炭化珪素領域と前記第２のトレンチとの間に位置するｐ型の第４の炭化珪素領域と、
前記第１の炭化珪素領域と前記第３のトレンチとの間に位置するｐ型の第５の炭化珪素領域と、
前記第２のトレンチと前記第３のトレンチとの間に位置し、深さが前記第２のトレンチの深さよりも浅く、前記第２の炭化珪素領域よりもｐ型不純物濃度の高いｐ型の第６の炭化珪素領域と、
を含む炭化珪素層と、
前記第１のトレンチの中に位置するゲート電極と、
前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に位置し、一部が前記第２のトレンチの中に位置し、前記一部が前記第２のトレンチの底面で前記第４の炭化珪素領域に接し、前記第６の炭化珪素領域に接する第１の電極と、
前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
を備え、
前記第６の炭化珪素領域の前記第１の電極と接する部分のｐ型不純物濃度は、前記第４の炭化珪素領域の前記底面のｐ型不純物濃度よりも高く、
前記第４の炭化珪素領域のｐ型不純物濃度は、前記第２の炭化珪素領域のｐ型不純物濃度よりも高い、半導体装置。

【請求項2】

前記第６の炭化珪素領域の深さは、前記第２の炭化珪素領域の深さよりも浅い請求項１記載の半導体装置。

【請求項3】

前記第６の炭化珪素領域と前記第１の電極は、前記第１の面で接する請求項１又は請求項２記載の半導体装置。

【請求項4】

第１の方向及び前記第１の方向に直交する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、
前記第１の面の側に位置し、前記第１の方向に延びる第１のトレンチと、
前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置する第２のトレンチと、
前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置し、前記第２のトレンチに対して前記第１の方向に位置する第３のトレンチと、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に位置するｐ型の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第３の炭化珪素領域と、
前記第１の炭化珪素領域と前記第２のトレンチとの間に位置するｐ型の第４の炭化珪素領域と、
前記第１の炭化珪素領域と前記第３のトレンチとの間に位置するｐ型の第５の炭化珪素領域と、
前記第２のトレンチと前記第３のトレンチとの間に位置し、深さが前記第２のトレンチの深さよりも浅く、前記第２の炭化珪素領域よりもｐ型不純物濃度の高いｐ型の第６の炭化珪素領域と、
を含む炭化珪素層と、
前記第１のトレンチの中に位置するゲート電極と、
前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に位置し、一部が前記第２のトレンチの中に位置し、前記一部が前記第２のトレンチの底面で前記第４の炭化珪素領域に接し、前記第６の炭化珪素領域に接する第１の電極と、
前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
を備え、
前記第６の炭化珪素領域の前記第１の電極と接する部分のｐ型不純物濃度は、前記第４の炭化珪素領域の前記底面のｐ型不純物濃度よりも高く、
前記炭化珪素層は、前記第２のトレンチと前記第３のトレンチとの間に、前記第２のトレンチよりも浅い第４のトレンチを含み、
前記第１の電極の別の一部は前記第４のトレンチの中に位置し、
前記第１の電極の前記別の一部は前記第４のトレンチの底面で前記第６の炭化珪素領域に接する、半導体装置。

【請求項5】

前記第１の電極の前記別の一部は前記第４のトレンチの側面で前記第３の炭化珪素領域に接する請求項４記載の半導体装置。

【請求項6】

前記第１の電極の前記別の一部は前記第４のトレンチの側面で前記第６の炭化珪素領域に接する請求項４記載の半導体装置。

【請求項7】

第１の方向及び前記第１の方向に直交する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、
前記第１の面の側に位置し、前記第１の方向に延びる第１のトレンチと、
前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置する第２のトレンチと、
前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置し、前記第２のトレンチに対して前記第１の方向に位置する第３のトレンチと、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に位置するｐ型の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第３の炭化珪素領域と、
前記第１の炭化珪素領域と前記第２のトレンチとの間に位置するｐ型の第４の炭化珪素領域と、
前記第１の炭化珪素領域と前記第３のトレンチとの間に位置するｐ型の第５の炭化珪素領域と、
前記第２のトレンチと前記第３のトレンチとの間に位置し、深さが前記第２のトレンチの深さよりも浅く、前記第２の炭化珪素領域よりもｐ型不純物濃度の高いｐ型の第６の炭化珪素領域と、
を含む炭化珪素層と、
前記第１のトレンチの中に位置するゲート電極と、
前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に位置し、一部が前記第２のトレンチの中に位置し、前記一部が前記第２のトレンチの底面で前記第４の炭化珪素領域に接し、前記第６の炭化珪素領域に接する第１の電極と、
前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
を備え、
前記第６の炭化珪素領域の前記第１の電極と接する部分のｐ型不純物濃度は、前記第４の炭化珪素領域の前記底面のｐ型不純物濃度よりも高く、
前記第６の炭化珪素領域の前記第１の電極と接する部分のｐ型不純物濃度は１×１０^１９ｃｍ^－３以上である、半導体装置。

【請求項8】

第１の方向及び前記第１の方向に直交する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、
前記第１の面の側に位置し、前記第１の方向に延びる第１のトレンチと、
前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置する第２のトレンチと、
前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置し、前記第２のトレンチに対して前記第１の方向に位置する第３のトレンチと、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に位置するｐ型の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第３の炭化珪素領域と、
前記第１の炭化珪素領域と前記第２のトレンチとの間に位置するｐ型の第４の炭化珪素領域と、
前記第１の炭化珪素領域と前記第３のトレンチとの間に位置するｐ型の第５の炭化珪素領域と、
前記第２のトレンチと前記第３のトレンチとの間に位置し、深さが前記第２のトレンチの深さよりも浅く、前記第２の炭化珪素領域よりもｐ型不純物濃度の高いｐ型の第６の炭化珪素領域と、
を含む炭化珪素層と、
前記第１のトレンチの中に位置するゲート電極と、
前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に位置し、一部が前記第２のトレンチの中に位置し、前記一部が前記第２のトレンチの底面で前記第４の炭化珪素領域に接し、前記第６の炭化珪素領域に接する第１の電極と、
前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
を備え、
前記第６の炭化珪素領域の前記第１の電極と接する部分のｐ型不純物濃度は、前記第４の炭化珪素領域の前記底面のｐ型不純物濃度よりも高く、
前記第６の炭化珪素領域の前記第１の電極と接する部分のｐ型不純物濃度は、前記第４の炭化珪素領域の前記底面のｐ型不純物濃度の１０倍以上である、半導体装置。

【請求項9】

前記第２のトレンチの前記第１の方向の長さは、前記第２のトレンチの前記第２の方向の長さよりも長い請求項１ないし請求項８いずれか一項記載の半導体装置。

【請求項10】

前記炭化珪素層は、前記第１の炭化珪素領域と前記第１のトレンチとの間に位置するｐ型の第７の炭化珪素領域を含む請求項１ないし請求項９いずれか一項記載の半導体装置。

【請求項11】

前記第１の炭化珪素領域の一部は前記第２のトレンチと前記第３のトレンチとの間に位置する請求項１ないし請求項１０いずれか一項記載の半導体装置。

【請求項12】

前記第１の炭化珪素領域の前記一部は、前記第４の炭化珪素領域と前記第５の炭化珪素領域との間に位置する請求項１１記載の半導体装置。

【請求項13】

第１の方向及び前記第１の方向に直交する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、
前記第１の面の側に位置し、前記第１の方向に延びる第１のトレンチと、
前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置する第２のトレンチと、
前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置し、前記第２のトレンチに対して前記第１の方向に位置する第３のトレンチと、
ｎ型の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に位置するｐ型の第２の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第３の炭化珪素領域と、
前記第１の炭化珪素領域と前記第２のトレンチとの間に位置するｐ型の第４の炭化珪素領域と、
前記第１の炭化珪素領域と前記第３のトレンチとの間に位置するｐ型の第５の炭化珪素領域と、
前記第２のトレンチと前記第３のトレンチとの間に位置し、深さが前記第２のトレンチの深さよりも浅く、前記第２の炭化珪素領域よりもｐ型不純物濃度の高いｐ型の第６の炭化珪素領域と、
を含む炭化珪素層と、
前記第１のトレンチの中に位置するゲート電極と、
前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に位置し、一部が前記第２のトレンチの中に位置し、前記一部が前記第２のトレンチの底面で前記第４の炭化珪素領域に接し、前記第６の炭化珪素領域に接する第１の電極と、
前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
を備え、
前記第６の炭化珪素領域の前記第１の電極と接する部分のｐ型不純物濃度は、前記第４の炭化珪素領域の前記底面のｐ型不純物濃度よりも高く、
前記第４の炭化珪素領域と前記第５の炭化珪素領域は接する、半導体装置。

【請求項14】

前記第１の炭化珪素領域は、第１の領域と、第２の領域を含み、
前記第２の領域は前記第１の領域と前記第２の炭化珪素領域との間及び前記第１のトレンチと前記第２のトレンチとの間に位置し、
前記第２の領域のｎ型不純物濃度は、前記第１の領域のｎ型不純物濃度よりも高い請求項１ないし請求項１３いずれか一項記載の半導体装置。

【請求項15】

請求項１ないし請求項１４いずれか一項記載の半導体装置を備えるインバータ回路。

【請求項16】

請求項１ないし請求項１４いずれか一項記載の半導体装置を備える駆動装置。

【請求項17】

請求項１ないし請求項１４いずれか一項記載の半導体装置を備える車両。

【請求項18】

請求項１ないし請求項１４いずれか一項記載の半導体装置を備える昇降機。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。

【背景技術】

【0002】

次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この物性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。

【0003】

縦型のＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）において、低いオン抵抗を実現するために、トレンチの中にゲート電極を設けるトレンチゲート構造が適用される。トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、オン抵抗が低減される。

【0004】

ＭＯＳＦＥＴの消費電力を低減する観点から、ＭＯＳＦＥＴのオフ動作時のソース－ドレイン間のリーク電流を低減することが望まれる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１８－１２５３３１号公報

【文献】特開２０１８－００６６３９号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明が解決しようとする課題は、ＭＯＳＦＥＴのオフ動作時のソース－ドレイン間のリーク電流の低減が可能な半導体装置を提供することにある。

【課題を解決するための手段】

【0007】

実施形態の半導体装置は、第１の方向及び前記第１の方向に直交する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、前記第１の面の側に位置し、前記第１の方向に延びる第１のトレンチと、前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置する第２のトレンチと、前記第１の面の側に位置し、前記第１のトレンチに対して前記第２の方向に位置し、前記第２のトレンチに対して前記第１の方向に位置する第３のトレンチと、ｎ型の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に位置するｐ型の第２の炭化珪素領域と、前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第３の炭化珪素領域と、前記第１の炭化珪素領域と前記第２のトレンチとの間に位置するｐ型の第４の炭化珪素領域と、前記第１の炭化珪素領域と前記第３のトレンチとの間に位置するｐ型の第５の炭化珪素領域と、前記第２のトレンチと前記第３のトレンチとの間に位置し、深さが前記第２のトレンチの深さよりも浅く、前記第２の炭化珪素領域よりもｐ型不純物濃度の高いｐ型の第６の炭化珪素領域と、を含む炭化珪素層と、前記第１のトレンチの中に位置するゲート電極と、前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、前記炭化珪素層の前記第１の面の側に位置し、一部が前記第２のトレンチの中に位置し、前記一部が前記第２のトレンチの底面で前記第４の炭化珪素領域に接し、前記第６の炭化珪素領域に接する第１の電極と、前記炭化珪素層の前記第２の面の側に位置する第２の電極と、を備え、前記第６の炭化珪素領域の前記第１の電極と接する部分のｐ型不純物濃度は、前記第４の炭化珪素領域の前記底面のｐ型不純物濃度よりも高く、前記第４の炭化珪素領域のｐ型不純物濃度は、前記第２の炭化珪素領域のｐ型不純物濃度よりも高い。

【図面の簡単な説明】

【0008】

【図1】第１の実施形態の半導体装置の模式断面図。

【図2】第１の実施形態の半導体装置の模式平面図。

【図3】第１の実施形態の半導体装置の模式断面図。

【図4】第１の実施形態の半導体装置の模式断面図。

【図5】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図6】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図7】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図8】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図9】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図10】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図11】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図12】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図13】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図14】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図15】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図16】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図17】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図18】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図19】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図20】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図21】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図22】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図23】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図24】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図25】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図26】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図27】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図28】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図29】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図30】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図31】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図32】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図33】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。

【図34】比較例の半導体装置の模式断面図。

【図35】比較例の半導体装置の模式平面図。

【図36】比較例の半導体装置の模式断面図。

【図37】第２の実施形態の半導体装置の模式断面図。

【図38】第２の実施形態の半導体装置の模式平面図。

【図39】第２の実施形態の半導体装置の模式断面図。

【図40】第２の実施形態の半導体装置の模式断面図。

【図41】第３の実施形態の半導体装置の模式断面図。

【図42】第３の実施形態の半導体装置の模式平面図。

【図43】第３の実施形態の半導体装置の模式断面図。

【図44】第３の実施形態の半導体装置の模式断面図。

【図45】第４の実施形態の半導体装置の模式断面図。

【図46】第４の実施形態の半導体装置の模式平面図。

【図47】第４の実施形態の半導体装置の模式断面図。

【図48】第４の実施形態の半導体装置の模式断面図。

【図49】第５の実施形態の半導体装置の模式断面図。

【図50】第６の実施形態の駆動装置の模式図。

【図51】第７の実施形態の車両の模式図。

【図52】第８の実施形態の車両の模式図。

【図53】第９の実施形態の昇降機の模式図。

【発明を実施するための形態】

【0009】

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。

【0010】

また、以下の説明において、ｎ^＋、ｎ、ｎ^－及び、ｐ^＋、ｐ、ｐ^－の表記を用いる場合、これらの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ^＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ^－はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ^＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ^－はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ^＋型、ｎ^－型を単にｎ型、ｐ^＋型、ｐ^－型を単にｐ型と記載する場合もある。

【0011】

不純物濃度は、例えば、ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅＭｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。

【0012】

トレンチの深さ、絶縁層の厚さ等は、例えば、ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。また、例えば、ＳＩＭＳのプロファイルから判断することが可能である。

【0013】

なお、本明細書中でｐ型の炭化珪素領域の「ｐ型不純物濃度」とは、当該領域のｐ型不純物濃度から当該領域のｎ型不純物濃度を引いた正味（ｎｅｔ）のｐ型不純物濃度を意味する。また、ｎ型の炭化珪素領域の「ｎ型不純物濃度」とは、当該領域のｎ型不純物濃度から当該領域のｐ型不純物濃度を引いた正味（ｎｅｔ）のｎ型不純物濃度を意味する。

【0014】

また、明細書中に別段の記述がない限り特定の領域の不純物濃度とは、当該領域の中央部の不純物濃度を意味するものとする。

【0015】

（第１の実施形態）
第１の実施形態の半導体装置は、第１の方向及び第１の方向に直交する第２の方向に平行な第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層であって、第１の面の側に位置し、第１の方向に延びる第１のトレンチと、第１の面の側に位置し、第１のトレンチに対して第２の方向に位置する第２のトレンチと、第１の面の側に位置し、第１のトレンチに対して第２の方向に位置し、第２のトレンチに対して第１の方向に位置する第３のトレンチと、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に位置するｐ型の第２の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に位置するｎ型の第３の炭化珪素領域と、第１の炭化珪素領域と第２のトレンチとの間に位置するｐ型の第４の炭化珪素領域と、第１の炭化珪素領域と第３のトレンチとの間に位置するｐ型の第５の炭化珪素領域と、第２のトレンチと第３のトレンチとの間に位置し、深さが第２のトレンチの深さよりも浅く、第２の炭化珪素領域よりもｐ型不純物濃度の高いｐ型の第６の炭化珪素領域と、を含む炭化珪素層と、第１のトレンチの中に位置するゲート電極と、ゲート電極と炭化珪素層との間に位置するゲート絶縁層と、炭化珪素層の第１の面の側に位置し、一部が第２のトレンチの中に位置し、一部が第２のトレンチの底面で第４の炭化珪素領域に接し、第６の炭化珪素領域に接する第１の電極と、炭化珪素層の第２の面の側に位置する第２の電極と、を備える。そして、第６の炭化珪素領域の第１の電極と接する部分のｐ型不純物濃度は、第４の炭化珪素領域の底面のｐ型不純物濃度よりも高い。

【0016】

第１の実施形態の半導体装置は、炭化珪素を用いた縦型ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、トレンチの中にゲート電極を設けるトレンチゲート構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ１００は、トレンチの中にソース電極を設ける、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

【0017】

図１は、第１の実施形態の半導体装置の模式断面図である。図２は、第１の実施形態の半導体装置の模式平面図である。図３は、第１の実施形態の半導体装置の模式断面図である。図４は、第１の実施形態の半導体装置の模式断面図である。

【0018】

図１は、図２のＡＡ’断面図である。図２は、図１の第１の面Ｐ１上のパターンを示す。図３は、図２のＢＢ’断面図である。図４は、図２のＣＣ’断面図である。

【0019】

ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０を備える。ソース電極１２は、コンタクト領域１２ａ（第１の電極の一部）を有する。

【0020】

炭化珪素層１０は、ゲートトレンチ２１（第１のトレンチ）、コンタクトトレンチ２２ａ（第２のトレンチ）、コンタクトトレンチ２２ｂ（第３のトレンチ）、コンタクトトレンチ２２ｃ、コンタクトトレンチ２２ｄ、ｎ^＋型のドレイン領域２４、ｎ^－型のドリフト領域２６（第１の炭化珪素領域）、ｐ型のボディ領域２８（第２の炭化珪素領域）、ｎ^＋型のソース領域３０（第３の炭化珪素領域）、ｐ^＋型の電界緩和領域３２ａ（第４の炭化珪素領域）、ｐ^＋型の電界緩和領域３２ｂ（第５の炭化珪素領域）、ｐ^＋型の電界緩和領域３２ｃ、ｐ^＋＋型の高濃度領域３４（第６の炭化珪素領域）、ｐ^＋型のゲートトレンチ底部領域３６（第７の炭化珪素領域）を有する。

【0021】

以下、コンタクトトレンチ２２ａ、コンタクトトレンチ２２ｂ、コンタクトトレンチ２２ｃ及びコンタクトトレンチ２２ｄを一括して、単に、コンタクトトレンチ２２と称する場合がある。また、電界緩和領域３２ａ、電界緩和領域３２ｂ及び電界緩和領域３２ｃを一括して、単に、電界緩和領域３２と称する場合がある。

【0022】

炭化珪素層１０は、ソース電極１２とドレイン電極１４との間に位置する。炭化珪素層１０は、第１の面（図１中“Ｐ１”）と第２の面（図１中“Ｐ２”）とを備える。以下、第１の面Ｐ１を表面、第２の面Ｐ２を裏面とも称する。第２の面Ｐ２は、第１の面Ｐ１に対向する。

【0023】

第１の方向及び第２の方向は第１の面Ｐ１に対して平行な方向である。また、第２の方向は第１の方向に直交する方向である。また、第３の方向は第１の面Ｐ１に対して垂直な方向である。第３の方向は第１の方向及び第２の方向に対して垂直な方向である。

【0024】

以下、「深さ」とは、第１の面Ｐ１を基準とする深さを意味する。

【0025】

炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。炭化珪素層１０の厚さは、例えば、５μｍ以上５００μｍ以下である。

【0026】

第１の面Ｐ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。すなわち、法線が［０００１］方向のｃ軸に対し０度以上８度以下傾斜した面である。言い換えれば、（０００１）面に対するオフ角が０度以上８度以下である。また、第２の面Ｐ２は、例えば、（０００－１）面に対し０度以上８度以下傾斜した面である。

【0027】

（０００１）面はシリコン面と称される。（０００－１）面はカーボン面と称される。第１の面Ｐ１及び第２の面Ｐ２の傾斜方向は、例えば、［１１－２０］方向である。［１１－２０］方向は、ａ軸方向である。図１、図２、図３、図４では、例えば、図中に示す第１の方向又は第２の方向がａ軸方向である。

【0028】

ゲートトレンチ２１は、炭化珪素層１０の中に存在する。ゲートトレンチ２１は、炭化珪素層１０の第１の面Ｐ１の側に位置する。ゲートトレンチ２１は、炭化珪素層１０に形成された溝である。

【0029】

ゲートトレンチ２１は、図２に示すように、第１の方向に延びる。ゲートトレンチ２１は、図２に示すようにストライプ形状を有する。

【0030】

ゲートトレンチ２１は、図１及び図２に示すように第２の方向に繰り返し配置される。ゲートトレンチ２１の第２の方向の長さは、例えば、０．５μｍ以上１μｍ以下である。

【0031】

ゲートトレンチ２１は、ソース領域３０及びボディ領域２８を貫通する。ゲートトレンチ２１の深さは、例えば、１μｍ以上２μｍ以下である。

【0032】

コンタクトトレンチ２２は、炭化珪素層１０の中に存在する。コンタクトトレンチ２２は、炭化珪素層１０の第１の面Ｐ１の側に位置する。コンタクトトレンチ２２は、炭化珪素層１０に形成された溝である。

【0033】

コンタクトトレンチ２２は、図２に示すように、例えば、第１の方向に延びる。コンタクトトレンチ２２は、図２に示すように第１の方向に繰り返し配置される。コンタクトトレンチ２２は、第１の方向に分割されたトレンチである。

【0034】

例えば、コンタクトトレンチ２２ｂは、コンタクトトレンチ２２ａに対して第１の方向に位置する。コンタクトトレンチ２２ｂは、コンタクトトレンチ２２ａに対して第１の方向に離間して設けられる。

【0035】

コンタクトトレンチ２２は、ゲートトレンチ２１に対して第２の方向に位置する。例えば、コンタクトトレンチ２２ａは、ゲートトレンチ２１に対して第２の方向に位置する。例えば、コンタクトトレンチ２２ｂは、ゲートトレンチ２１に対して第２の方向に位置する。コンタクトトレンチ２２は、２つのゲートトレンチ２１の間に設けられる。コンタクトトレンチ２２は、ゲートトレンチ２１を間に挟んで第２の方向に繰り返し配置される。

【0036】

コンタクトトレンチ２２の第１の方向の長さは、例えば、コンタクトトレンチ２２の第２の方向の長さよりも長い。例えば、コンタクトトレンチ２２ａの第１の方向の長さ（図２中のＬ１）は、コンタクトトレンチ２２ａの第２の方向の長さ（図２中のＬ２）よりも長い。

【0037】

コンタクトトレンチ２２の第１の方向の長さは、例えば、１μｍ以上５μｍ以下である。コンタクトトレンチ２２の第２の方向の長さは、例えば、０．５μｍ以上２μｍ以下である。

【0038】

コンタクトトレンチ２２の第２の方向の長さは、例えば、ゲートトレンチ２１の第２の方向の長さよりも長い。また、コンタクトトレンチ２２の第２の方向の長さは、例えば、ゲートトレンチ２１の第２の方向の長さと同一である。

【0039】

ゲートトレンチ２１とコンタクトトレンチ２２の間の距離は、例えば、０．５μｍ以上１μｍ以下である。第１の方向に隣り合う２つのコンタクトトレンチ２２の間の距離は、例えば、０．６μｍ以上１．５μｍ以下である。

【0040】

コンタクトトレンチ２２は、ソース領域３０及びボディ領域２８を貫通する。コンタクトトレンチ２２の深さは、例えば、１μｍ以上２μｍ以下である。

【0041】

コンタクトトレンチ２２の深さと、ゲートトレンチ２１の深さは、例えば、同一である。言い換えれば、第２の面Ｐ２からゲートトレンチ２１までの距離と、第２の面Ｐ２からコンタクトトレンチ２２までの距離は同一である。コンタクトトレンチ２２の深さと、ゲートトレンチ２１の深さは、異なっていても構わない。

【0042】

ゲート電極１６は、ゲートトレンチ２１の中に位置する。ゲート電極１６は、ソース電極１２とドレイン電極１４との間に設けられる。ゲート電極１６は、第１の方向に延びる。

【0043】

ゲート電極１６は、導電層である。ゲート電極１６は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶質シリコンである。

【0044】

ゲート絶縁層１８は、ゲート電極１６と炭化珪素層１０との間に位置する。ゲート絶縁層１８は、ソース領域３０、ボディ領域２８、ドリフト領域２６及びゲートトレンチ底部領域３６と、ゲート電極１６との間に設けられる。

【0045】

ゲート絶縁層１８は、例えば、シリコン酸化膜である。ゲート絶縁層１８には、例えば、高誘電率絶縁膜を適用することも可能である。また、ゲート絶縁層１８には、例えば、シリコン酸化膜と高誘電率絶縁膜との積層膜を適用することも可能である。

【0046】

層間絶縁層２０は、ゲート電極１６上に設けられる。層間絶縁層２０は、ゲート電極１６とソース電極１２との間に設けられる。

【0047】

層間絶縁層２０の厚さは、例えば、ゲート絶縁層１８の厚さよりも厚い。層間絶縁層２０は、例えば、シリコン酸化膜である。層間絶縁層２０は、ゲート電極１６とソース電極１２を電気的に分離する。

【0048】

ソース電極１２は、炭化珪素層１０の第１の面Ｐ１側に位置する。ソース電極１２は、炭化珪素層１０の第１の面Ｐ１の上に設けられる。

【0049】

ソース電極１２は、ソース領域３０、ボディ領域２８、電界緩和領域３２及び高濃度領域３４に電気的に接続される。

【0050】

ソース電極１２は、ソース領域３０、及び、電界緩和領域３２及び高濃度領域３４に接する。

【0051】

ソース電極１２は、炭化珪素層１０の第１の面Ｐ１で、ソース領域３０に接する。ソース電極１２は、炭化珪素層１０の第１の面Ｐ１で、高濃度領域３４に接する。

【0052】

ソース電極１２の一部であるコンタクト領域１２ａは、コンタクトトレンチ２２の中に位置する。ソース電極１２の一部であるコンタクト領域１２ａは、例えば、コンタクトトレンチ２２ａの中に位置する。ソース電極１２の一部であるコンタクト領域１２ａは、例えば、コンタクトトレンチ２２ｂの中に位置する。

【0053】

コンタクト領域１２ａは、コンタクトトレンチ２２の側面で、ソース領域３０に接する。

【0054】

コンタクト領域１２ａは、コンタクトトレンチ２２の側面で、電界緩和領域３２に接する。コンタクト領域１２ａは、コンタクトトレンチ２２の底面で、電界緩和領域３２に接する。コンタクト領域１２ａは、コンタクトトレンチ２２の底面で、電界緩和領域３２ａに接する。コンタクトトレンチ２２の底面で、電界緩和領域３２ｂに接する。

【0055】

ソース電極１２は、金属を含む。ソース電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極１２は、例えば、炭化珪素層１０に接する金属シリサイドや金属カーバイドを含んでも構わない。

【0056】

ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２側に位置する。ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２上に設けられる。ドレイン電極１４は、ドレイン領域２４に接する。

【0057】

ドレイン電極１４は、例えば、金属又は金属半導体化合物である。ドレイン電極１４は、例えば、ニッケルシリサイド、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び金（Ａｕ）から成る群から選ばれる少なくとも一つの材料を含む。

【0058】

ｎ^＋型のドレイン領域２４は、炭化珪素層１０の第２の面Ｐ２側に設けられる。ドレイン領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２４のｎ型不純物濃度は、例えば、１×１０^１８ｃｍ^－３以上１×１０^２１ｃｍ^－３以下である。

【0059】

ｎ^－型のドリフト領域２６は、ドレイン領域２４上に設けられる。ドリフト領域２６は、ドレイン領域２４と第１の面Ｐ１との間に位置する。

【0060】

ドリフト領域２６の一部は、第１の方向に隣り合う２つのコンタクトトレンチ２２の間に位置する。ドリフト領域２６の一部は、第１の方向に隣り合う２つのコンタクトトレンチ２２の間に挟まれる。ドリフト領域２６の一部は、例えば、コンタクトトレンチ２２ａとコンタクトトレンチ２２ｂとの間に位置する。

【0061】

ドリフト領域２６の一部は、第１の方向に隣り合う２つの電界緩和領域３２の間に位置する。ドリフト領域２６の一部は、例えば、電界緩和領域３２ａと電界緩和領域３２ｂとの間に位置する。

【0062】

ドリフト領域２６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２６のｎ型不純物濃度は、ドレイン領域２４のｎ型不純物濃度よりも低い。ドリフト領域２６のｎ型不純物濃度は、例えば、４×１０^１４ｃｍ^－３以上１×１０^１８ｃｍ^－３以下である。

【0063】

ｐ型のボディ領域２８は、ドリフト領域２６と第１の面Ｐ１との間に位置する。ボディ領域２８は、ゲートトレンチ２１とコンタクトトレンチ２２との間に位置する。

【0064】

ボディ領域２８の一部は、第１の方向に隣り合う２つのコンタクトトレンチ２２の間に位置する。ボディ領域２８の一部は、第１の方向に隣り合う２つのコンタクトトレンチ２２の間に挟まれる。ボディ領域２８の一部は、例えば、コンタクトトレンチ２２ａとコンタクトトレンチ２２ｂとの間に位置する。

【0065】

ボディ領域２８は、ＭＯＳＦＥＴ１００のチャネル形成領域として機能する。例えば、ＭＯＳＦＥＴ１００のオン動作時に、ボディ領域２８のゲート絶縁層１８と接する領域に電子が流れるチャネルが形成される。ボディ領域２８のゲート絶縁層１８と接する領域が、チャネル形成領域となる。

【0066】

ボディ領域２８は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディ領域２８のｐ型不純物濃度は、例えば、５×１０^１６ｃｍ^－３以上５×１０^１７ｃｍ^－３以下である。

【0067】

ボディ領域２８の深さは、ゲートトレンチ２１の深さよりも浅い。ボディ領域２８の深さは、例えば、０．４μｍ以上１．０μｍ以下である。

【0068】

ボディ領域２８の深さ方向（第３の方向）の厚さは、例えば、０．１μｍ以上０．３μｍ以下である。

【0069】

ｎ^＋型のソース領域３０は、ボディ領域２８と第１の面Ｐ１との間に位置する。ソース領域３０は、ゲートトレンチ２１とコンタクトトレンチ２２との間に位置する。

【0070】

ソース領域３０は、ソース電極１２に接する。ソース領域３０は、ゲート絶縁層１８に接する。

【0071】

ソース領域３０は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域３０のｎ型不純物濃度は、ドリフト領域２６のｎ型不純物濃度よりも高い。ソース領域３０のｎ型不純物濃度は、例えば、１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下である。

【0072】

ソース領域３０の深さは、ボディ領域２８の深さよりも浅い。ソース領域３０の深さは、例えば、０．１μｍ以上０．４μｍ以下である。

【0073】

ｐ^＋型の電界緩和領域３２は、ドリフト領域２６とコンタクトトレンチ２２との間に位置する。電界緩和領域３２は、例えば、ドリフト領域２６とコンタクトトレンチ２２ａとの間に位置する。電界緩和領域３２は、例えば、ドリフト領域２６とコンタクトトレンチ２２ｂとの間に位置する。

【0074】

電界緩和領域３２は、コンタクトトレンチ２２の側面に接する。電界緩和領域３２は、ソース電極１２のコンタクト領域１２ａに接する。

【0075】

電界緩和領域３２は、ドリフト領域２６とコンタクトトレンチ２２の底面との間に設けられる。電界緩和領域３２は、コンタクトトレンチ２２とボディ領域２８との間に位置する。

【0076】

電界緩和領域３２の深さは、ゲートトレンチ２１の深さよりも深い。

【0077】

電界緩和領域３２は、ＭＯＳＦＥＴ１００のオフ動作時に、ゲート絶縁層１８に印加される電界強度を緩和する機能を有する。電界緩和領域３２は、例えば、ソース電極１２と同電位に固定される。

【0078】

電界緩和領域３２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。電界緩和領域３２のｐ型不純物濃度は、ボディ領域２８のｐ型不純物濃度よりも高い。電界緩和領域３２のｐ型不純物濃度は、例えば、ボディ領域２８のｐ型不純物濃度の１０倍以上である。電界緩和領域３２のｐ型不純物濃度は、例えば、５×１０^１７ｃｍ^－３以上５×１０^２０ｃｍ^－３以下である。

【0079】

ｐ^＋＋型の高濃度領域３４は、第１の方向に隣り合う２つのコンタクトトレンチ２２の間に位置する。高濃度領域３４は、例えば、コンタクトトレンチ２２ａとコンタクトトレンチ２２ｂとの間に位置する。

【0080】

高濃度領域３４の深さは、コンタクトトレンチ２２の深さよりも浅い。高濃度領域３４の深さは、例えば、コンタクトトレンチ２２aの深さよりも浅い。高濃度領域３４の深さは、例えば、コンタクトトレンチ２２ｂの深さよりも浅い。

【0081】

高濃度領域３４の深さは、ゲートトレンチ２１の深さよりも浅い。高濃度領域３４の深さは、ボディ領域２８の深さよりも浅い。

【0082】

高濃度領域３４は、例えば、第１の面Ｐ１に接する。

【0083】

高濃度領域３４は、ソース電極１２のコンタクト抵抗を低減する機能を有する。高濃度領域３４を設けることにより、ソース電極１２と電界緩和領域３２との間の電気抵抗が低減する。高濃度領域３４を設けることにより、ソース電極１２とボディ領域２８との間の電気抵抗が低減する。

【0084】

高濃度領域３４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。高濃度領域３４のｐ型不純物濃度は、ボディ領域２８のｐ型不純物濃度よりも高い。

【0085】

高濃度領域３４のｐ型不純物濃度は、電界緩和領域３２のｐ型不純物濃度よりも高い。高濃度領域３４のソース電極１２と接する部分のｐ型不純物濃度は、電界緩和領域３２のコンタクトトレンチ２２の底面のｐ型不純物濃度よりも高い。

【0086】

例えば、高濃度領域３４のソース電極１２と接する部分のｐ型不純物濃度は、電界緩和領域３２ａのコンタクトトレンチ２２ａの底面におけるｐ型不純物濃度よりも高い。例えば、高濃度領域３４のソース電極１２と接する部分のｐ型不純物濃度は、電界緩和領域３２ｂのコンタクトトレンチ２２ｂの底面におけるｐ型不純物濃度よりも高い。

【0087】

高濃度領域３４のｐ型不純物濃度は、電界緩和領域３２のｐ型不純物濃度の１０倍以上１０００倍以下である。例えば、高濃度領域３４のソース電極１２と接する部分のｐ型不純物濃度は、電界緩和領域３２ａのコンタクトトレンチ２２ａの底面におけるｐ型不純物濃度の１０倍以上１０００倍以下である。

【0088】

高濃度領域３４のｐ型不純物濃度は、例えば、１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下である。高濃度領域３４のソース電極１２と接する部分のｐ型不純物濃度は、例えば、１×１０^１９ｃｍ^－３以上１×１０^２１ｃｍ^－３以下である。

【0089】

ｐ^＋型のゲートトレンチ底部領域３６は、ドリフト領域２６とゲートトレンチ２１の底面との間に設けられる。ゲートトレンチ底部領域３６は、ゲートトレンチ２１の底面に接する。

【0090】

ゲートトレンチ底部領域３６は、ＭＯＳＦＥＴ１００のオフ動作時に、ゲート絶縁層１８に印加される電界強度を緩和する機能を有する。ゲートトレンチ底部領域３６は、例えば、ソース電極１２と同電位に固定される。

【0091】

ゲートトレンチ底部領域３６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ゲートトレンチ底部領域３６のｐ型不純物濃度は、ボディ領域２８のｐ型不純物濃度よりも高い。

【0092】

ゲートトレンチ底部領域３６のｐ型不純物濃度は、例えば、ボディ領域２８のｐ型不純物濃度の１０倍以上である。ゲートトレンチ底部領域３６のｐ型不純物濃度は、例えば、５×１０^１７ｃｍ^－３以上５×１０^２０ｃｍ^－３以下である。

【0093】

次に、第１の実施形態の半導体装置の製造方法の一例について説明する。

【0094】

図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７、図２８、図２９、図３０、図３１、図３２及び図３３は、第１の実施形態の半導体装置の製造方法の一例を示す模式断面図である。図５、図６、図７、図８、図１０、図１２、図１４、図１６、図１８、図２０、図２２、図２４、図２６、図２８、図３０及び図３２は、図１に相当する断面図である。図９、図１１、図１３、図１５、図１７、図１９、図２１、図２３、図２５、図２７、図２９、図３１及び図３３は、図４に相当する断面図である。

【0095】

最初に、ｎ^＋型のドレイン領域２４、及び、ドレイン領域２４の上にエピタキシャル成長により形成されたｎ^－型のエピタキシャル層１１を有する炭化珪素層１０を準備する（図５）。エピタキシャル層１１の一部は、最終的に、ドリフト領域２６となる。

【0096】

炭化珪素層１０は、第１の面（図５中“Ｐ１”）と第２の面（図５中“Ｐ２”）とを備える。以下、第１の面Ｐ１を表面、第２の面Ｐ２を裏面とも称する。

【0097】

次に、エピタキシャル層１１に、イオン注入法により、ｐ型のボディ領域２８を形成する（図６）。

【0098】

次に、エピタキシャル層１１に、イオン注入法により、ｎ^＋型のソース領域３０を形成する（図７）。ソース領域３０は、ボディ領域２８と第１の面Ｐ１との間に形成される。

【0099】

次に、炭化珪素層１０の上に、マスク材４９を形成する。マスク材４９は、第１の方向に延びる開口部を有する。マスク材４９は、例えば、フォトレジストである。

【0100】

次に、ｐ^＋＋型の高濃度領域３４を形成する（図８、図９）。高濃度領域３４は、マスク材４９をマスクに、炭化珪素層１０にｐ型不純物を注入して形成する。ｐ型不純物は、例えば、アルミニウムイオンである。

【0101】

次に、炭化珪素層１０の表面に、マスク材５０を形成する（図１０、図１１）。マスク材５０は、開口部７０を有する。マスク材５０は、例えば、ＣｈｅｍｉｃａｌＶａｐｏｅｒＤｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）による膜の堆積、リソグラフィ法、及び、反応性イオンエッチング法（ＲＩＥ法）を用いた膜のパターニングにより形成される。マスク材５０は、例えば、シリコン酸化膜である。

【0102】

次に、マスク材５０をマスクにゲートトレンチ２１及びコンタクトトレンチ２２を形成する（図１２、図１３）。ゲートトレンチ２１及びコンタクトトレンチ２２は、ＲＩＥ法を用いて形成される。ゲートトレンチ２１及びコンタクトトレンチ２２は、ソース領域３０及びボディ領域２８を貫通するように形成される。ゲートトレンチ２１及びコンタクトトレンチ２２は、マスク材５０の開口部７０の下の炭化珪素層１０に形成される。

【0103】

次に、炭化珪素層１０の上に、マスク材５２を形成する（図１４、図１５）。マスク材５２は、マスク材５０とゲートトレンチ２１を覆う。マスク材５２は、コンタクトトレンチ２２を覆わない。マスク材５２は、例えば、フォトレジストである。

【0104】

次に、ｐ^＋型の電界緩和領域３２を形成する（図１６、図１７）。電界緩和領域３２は、マスク材５２及びマスク材５０をマスクに、コンタクトトレンチ２２に、斜めイオン注入法によりｐ型不純物を注入して形成する。ｐ型不純物は、例えば、アルミニウムイオンである。電界緩和領域３２は、炭化珪素層１０のコンタクトトレンチ２２の側面及び底面の近傍に形成される。

【0105】

次に、マスク材５２を剥離する。次に、炭化珪素層１０の上に、マスク材５３を形成する。マスク材５３は、マスク材５０とコンタクトトレンチ２２を覆う。マスク材５３は、ゲートトレンチ２１を覆わない。マスク材５３は、例えば、フォトレジストである。

【0106】

次に、ｐ^＋型のゲートトレンチ底部領域３６を形成する（図１８、図１９）。ゲートトレンチ底部領域３６は、マスク材５３及びマスク材５０をマスクに、ゲートトレンチ２１の底部に、イオン注入法によりｐ型不純物を注入して形成する。ｐ型不純物は、例えば、アルミニウムイオンである。

【0107】

次に、マスク材５３及びマスク材５０を剥離する（図２０、図２１）。次に、ｎ型不純物及びｐ型不純物の活性化アニールを行う。

【0108】

次に、ゲートトレンチ２１及びコンタクトトレンチ２２の中に、第１のシリコン酸化膜６０、及び、多結晶シリコン膜６１を形成する（図２２、図２３）。

【0109】

第１のシリコン酸化膜６０、及び、多結晶シリコン膜６１は、例えば、ＣＶＤ法により形成される。第１のシリコン酸化膜６０の一部は、ゲート絶縁層１８となる。多結晶シリコン膜６１の一部はゲート電極１６となる。

【0110】

次に、炭化珪素層１０の表面の多結晶シリコン膜６１を除去する（図２４、図２５）。炭化珪素層１０の表面の多結晶シリコン膜６１は、例えば、ドライエッチング法により除去される。多結晶シリコン膜６１の一部は、ゲートトレンチ２１及びコンタクトトレンチ２２の中に残る。

【0111】

次に、炭化珪素層１０の表面に、マスク材５４を形成する。マスク材５４は、例えば、フォトレジストである。

【0112】

マスク材５４は、ゲートトレンチ２１を覆う。マスク材５４は、ゲートトレンチ２１の中の多結晶シリコン膜６１を覆う。

【0113】

次に、マスク材５４をマスクにコンタクトトレンチ２２の中の多結晶シリコン膜６１を除去する（図２６、図２７）。多結晶シリコン膜６１は、例えば、ドライエッチング法により除去される。

【0114】

次に、マスク材５４を除去する。次に、第１のシリコン酸化膜６０、及び、多結晶シリコン膜６１の上に第２のシリコン酸化膜６２を形成する（図２８、図２９）。第２のシリコン酸化膜６２は、例えば、ＣＶＤ法により形成される。第２のシリコン酸化膜６２の一部は、層間絶縁層２０となる。

【0115】

次に、第２のシリコン酸化膜６２の上に、マスク材５６を形成する。マスク材５６は、例えば、フォトレジストである。

【0116】

次に、マスク材５６をマスクに、コンタクトトレンチ２２の中の第１のシリコン酸化膜６０、及び、第２のシリコン酸化膜６２を、除去する（図３０、図３１）。第１のシリコン酸化膜６０、及び、第２のシリコン酸化膜６２は、例えば、ウェットエッチング法により除去される。

【0117】

次に、マスク材５６を除去する。次に、コンタクトトレンチ２２の中、及び、第２のシリコン酸化膜６２の上に、ソース電極１２を形成する（図３２、図３３）。ソース電極１２は、例えば、ＣＶＤ法により金属膜を堆積することで形成される。

【0118】

その後、公知のプロセス技術を用いて、炭化珪素層１０の裏面にドレイン電極１４を形成する。

【0119】

以上の製造方法により、図１ないし図４に示すＭＯＳＦＥＴ１００が製造される。

【0120】

次に、第１の実施形態の半導体装置の作用及び効果について説明する。

【0121】

ＭＯＳＦＥＴ１００は、ゲートトレンチ２１の中にゲート電極１６が設けられたトレンチゲート構造が適用される。トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、ＭＯＳＦＥＴ１００のオン抵抗が低減される。

【0122】

また、ＭＯＳＦＥＴ１００は、コンタクトトレンチ２２の中にソース電極１２の一部であるコンタクト領域１２ａを設ける。ＭＯＳＦＥＴ１００は、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。

【0123】

コンタクトトレンチ２２の中にコンタクト領域１２ａを設けることで、ボディ領域２８及びソース領域３０への電気的接続をコンタクトトレンチ２２の側面で取ることができる。したがって、炭化珪素層１０の表面でのソース電極１２の接続面積が低減できる。よって、単位面積あたりのチャネル面積が増加し、ＭＯＳＦＥＴ１００のオン抵抗が低減される。

【0124】

また、ＭＯＳＦＥＴ１００は、コンタクトトレンチ２２の底面及び側面の周りに、電界緩和領域３２を備える。したがって、ＭＯＳＦＥＴ１００のオフ動作時に、ゲート絶縁層１８に印加される電界強度が緩和される。よって、ゲート絶縁層１８の信頼性が向上する。

【0125】

また、ＭＯＳＦＥＴ１００は、ゲートトレンチ２１の底面に、ゲートトレンチ底部領域３６を備える。したがって、ＭＯＳＦＥＴ１００のオフ動作時に、ゲート絶縁層１８に印加される電界強度が緩和される。よって、ゲート絶縁層１８の信頼性が向上する。

【0126】

図３４は、比較例の半導体装置の模式断面図である。図３５は、比較例の半導体装置の模式平面図である。図３６は、比較例の半導体装置の模式断面図である。

【0127】

図３４は、図３５のＤＤ’断面図である。図３５は、図３４の第１の面Ｐ１上のパターンを示す。図３６は、図３５のＥＥ’断面図である。

【0128】

比較例の半導体装置は、トレンチの中にゲート電極を設けるトレンチゲート構造のＭＯＳＦＥＴ９００である。ＭＯＳＦＥＴ９００はダブルトレンチ構造である。

【0129】

比較例のＭＯＳＦＥＴ９００は、コンタクトトレンチ２２が第１の方向に分割されていない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。また、比較例のＭＯＳＦＥＴ９００は、高濃度領域３４が、コンタクトトレンチ２２の底部に設けられる点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。

【0130】

ＭＯＳＦＥＴ９００がオフ状態の際には、コンタクトトレンチ２２の底部に電界が集中し、電界強度が高くなる。ＭＯＳＦＥＴ９００では、電界が集中するコンタクトトレンチ２２の底部に、ｐ型不純物濃度が高い高濃度領域３４が存在する。ｐ型不純物濃度が高い領域では、例えば、ｐ型不純物のイオン注入の際に、高い密度で結晶欠陥が形成される。

【0131】

結晶欠陥の密度が高い領域に電界が集中すると、結晶欠陥に起因して、ＭＯＳＦＥＴ９００のソース－ドレイン間のリーク電流が増加する。ＭＯＳＦＥＴ９００のソース－ドレイン間のリーク電流が増加するとＭＯＳＦＥＴ９００の消費電力が増加する。

【0132】

一方、例えば、ＭＯＳＦＥＴ９００において、高濃度領域３４のｐ型不純物濃度を低くすると、ソース電極１２と電界緩和領域３２との間の抵抗が高くなる。例えば、ＭＯＳＦＥＴ９００において、電界緩和領域３２とドリフト領域２６との間のｐｎ接合を用いたボディダイオードを、還流ダイオードとして機能させる場合がある。ソース電極１２と電界緩和領域３２との間の抵抗が高くなると、還流ダイオードの順方向電流が低下し問題となる。

【0133】

第１の実施形態のＭＯＳＦＥＴ１００は、第１の方向に隣り合う２つのコンタクトトレンチ２２の間にｐ^＋＋型の高濃度領域３４が設けられる。高濃度領域３４は、電界が集中するコンタクトトレンチ２２の底部から離れた位置に設けられる。

【0134】

第１の実施形態のＭＯＳＦＥＴ１００は、コンタクトトレンチ２２を第１の方向に分割することで、高濃度領域３４を第１の面Ｐ１に近い位置に設けることを可能にしている。ＭＯＳＦＥＴ１００は、コンタクトトレンチ２２を第１の方向に分割することで、高濃度領域３４を、電界が集中するコンタクトトレンチ２２の底部から離れた位置に設けることを可能にしている。

【0135】

したがって、高濃度領域３４に起因するソース－ドレイン間のリーク電流が低減される。

【0136】

そして、高濃度領域３４のソース電極１２と接する部分のｐ型不純物濃度は、電界緩和領域３２のコンタクトトレンチ２２の底面のｐ型不純物濃度よりも高い。言い換えれば、電界緩和領域３２のコンタクトトレンチ２２の底面のｐ型不純物濃度は、高濃度領域３４のソース電極１２と接する部分のｐ型不純物濃度より低い。

【0137】

したがって、電界緩和領域３２に起因するソース－ドレイン間のリーク電流が低減される。よって、ＭＯＳＦＥＴ１００の消費電力が低減する。

【0138】

また、第１の実施形態のＭＯＳＦＥＴ１００は、コンタクトトレンチ２２を第１の方向に分割することで、高濃度領域３４とソース電極１２との接触面積を確保している。したがって、ソース電極１２と電界緩和領域３２との間の抵抗が高くなることが抑制される。よって、還流ダイオードの順方向電流の低下が抑制される。

【0139】

ＭＯＳＦＥＴ１００のソース電極１２の高濃度領域３４に対するコンタクト抵抗を低減する観点から、高濃度領域３４のｐ型不純物濃度は、１×１０^１９ｃｍ^－３以上であることが好ましく、１×１０^２０ｃｍ^－３以上であることがより好ましく、１×１０^２０ｃｍ^－３以上であることが更に好ましい。

【0140】

ＭＯＳＦＥＴ１００のソース－ドレイン間のリーク電流を抑制する観点から、電界緩和領域３２のｐ型不純物濃度は、５×１０^２０ｃｍ^－３以下であることが好ましく、５×１０^１９ｃｍ^－３以下であることがより好ましく、５×１０^１８ｃｍ^－３以下であることが更に好ましい。

【0141】

ＭＯＳＦＥＴ１００のソース電極１２の高濃度領域３４に対するコンタクト抵抗を低減し、ソース－ドレイン間のリーク電流を抑制する観点から、高濃度領域３４のｐ型不純物濃度は、電界緩和領域３２のｐ型不純物濃度の１０倍以上であることが好ましく、１００倍以上であることがより好ましい。高濃度領域３４のソース電極１２と接する部分のｐ型不純物濃度は、電界緩和領域３２ａのコンタクトトレンチ２２ａの底面におけるｐ型不純物濃度の１０倍以上であることが好ましく、１００倍以上であることがより好ましい。

【0142】

ＭＯＳＦＥＴ１００のソース－ドレイン間のリーク電流を抑制する観点から、高濃度領域３４の深さは、ゲートトレンチ２１の深さよりも浅いことが好ましい。ＭＯＳＦＥＴ１００のソース－ドレイン間のリーク電流を抑制する観点から、高濃度領域３４の深さは、ボディ領域２８の深さよりも浅いことが好ましい。

【0143】

以上、第１の実施形態によれば、ＭＯＳＦＥＴのオフ動作時のソース－ドレイン間のリーク電流の低減が可能なＭＯＳＦＥＴが実現できる。

【0144】

（第２の実施形態）
第２の実施形態の半導体装置は、第４の炭化珪素領域と第５の炭化珪素領域は接する点で第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。

【0145】

第２の実施形態の半導体装置は、炭化珪素を用いた縦型ＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、トレンチの中にゲート電極を設けるトレンチゲート構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ２００は、トレンチの中にソース電極を設ける、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

【0146】

図３７は、第２の実施形態の半導体装置の模式断面図である。図３８は、第２の実施形態の半導体装置の模式平面図である。図３９は、第２の実施形態の半導体装置の模式断面図である。図４０は、第２の実施形態の半導体装置の模式断面図である。

【0147】

図３７は、図３８のＦＦ’断面図である。図３８は、図３７の第１の面Ｐ１上のパターンを示す。図３９は、図３７のＧＧ’断面図である。図４０は、図３８のＨＨ’断面図である。

【0148】

ＭＯＳＦＥＴ２００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０を備える。ソース電極１２は、コンタクト領域１２ａ（第１の電極の一部）を有する。

【0149】

【0150】

【0151】

ＭＯＳＦＥＴ２００において、第１の方向に隣り合う２つの電界緩和領域３２は互いに接する。例えば、電界緩和領域３２ａと電界緩和領域３２ｂは接する。電界緩和領域３２ａと電界緩和領域３２ｂは、コンタクトトレンチ２２ａとコンタクトトレンチ２２ｂの間で接する。

【0152】

以上、第２の実施形態によれば、第１の実施形態と同様、ＭＯＳＦＥＴのオフ動作時のソース－ドレイン間のリーク電流の低減が可能なＭＯＳＦＥＴが実現できる。

【0153】

（第３の実施形態）
第３の実施形態の半導体装置は、炭化珪素層は、第２のトレンチと第３のトレンチとの間に、第２のトレンチよりも浅い第４のトレンチを含み、第１の電極の別の一部は第４のトレンチの中に位置し、第１の電極の別の一部は第４のトレンチの底面で第６の炭化珪素領域に接する点で第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。

【0154】

第３の実施形態の半導体装置は、炭化珪素を用いた縦型ＭＯＳＦＥＴ３００である。ＭＯＳＦＥＴ３００は、トレンチの中にゲート電極を設けるトレンチゲート構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ３００は、トレンチの中にソース電極を設ける、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ３００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

【0155】

図４１は、第３の実施形態の半導体装置の模式断面図である。図４２は、第３の実施形態の半導体装置の模式平面図である。図４３は、第３の実施形態の半導体装置の模式断面図である。図４４は、第３の実施形態の半導体装置の模式断面図である。

【0156】

図４１は、図４２のＩＩ’断面図である。図４２は、図４１の第１の面Ｐ１上のパターンを示す。図４３は、図４２のＪＪ’断面図である。図４４は、図４２のＫＫ’断面図である。

【0157】

ＭＯＳＦＥＴ３００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０を備える。ソース電極１２は、第１のコンタクト領域１２ｘ（第１の電極の一部）、第２のコンタクト領域１２ｙ（第１の電極の別の一部）を有する。

【0158】

炭化珪素層１０は、ゲートトレンチ２１（第１のトレンチ）、コンタクトトレンチ２２ａ（第２のトレンチ）、コンタクトトレンチ２２ｂ（第３のトレンチ）、コンタクトトレンチ２２ｃ、コンタクトトレンチ２２ｄ、シャロートレンチ２３（第４のトレンチ）、ｎ^＋型のドレイン領域２４、ｎ^－型のドリフト領域２６（第１の炭化珪素領域）、ｐ型のボディ領域２８（第２の炭化珪素領域）、ｎ^＋型のソース領域３０（第３の炭化珪素領域）、ｐ^＋型の電界緩和領域３２ａ（第４の炭化珪素領域）、ｐ^＋型の電界緩和領域３２ｂ（第５の炭化珪素領域）、ｐ^＋型の電界緩和領域３２ｃ、ｐ^＋＋型の高濃度領域３４（第６の炭化珪素領域）、ｐ^＋型のゲートトレンチ底部領域３６（第７の炭化珪素領域）を有する。

【0159】

【0160】

【0161】

シャロートレンチ２３は、炭化珪素層１０の中に存在する。シャロートレンチ２３は、炭化珪素層１０の第１の面Ｐ１の側に位置する。シャロートレンチ２３は、炭化珪素層１０に形成された溝である。

【0162】

シャロートレンチ２３は、第１の方向に隣り合う２つのコンタクトトレンチ２２の間に設けられる。シャロートレンチ２３は、例えば、コンタクトトレンチ２２ａとコンタクトトレンチ２２ｂの間に設けられる。シャロートレンチ２３は、図４２に示すように、コンタクトトレンチ２２を間に挟んで第１の方向に繰り返し配置される。

【0163】

シャロートレンチ２３の深さは、コンタクトトレンチ２２の深さよりも浅い。

【0164】

ソース電極１２の一部である第１のコンタクト領域１２ｘは、コンタクトトレンチ２２の中に位置する。ソース電極１２の一部である第１のコンタクト領域１２ｘは、例えば、コンタクトトレンチ２２ａの中に位置する。ソース電極１２の一部である第１のコンタクト領域１２ｘは、例えば、コンタクトトレンチ２２ｂの中に位置する。

【0165】

ソース電極１２の一部である第１のコンタクト領域１２ｘは、コンタクトトレンチ２２の側面で、ソース領域３０に接する。

【0166】

第１のコンタクト領域１２ｘは、コンタクトトレンチ２２の側面で、電界緩和領域３２に接する。第１のコンタクト領域１２ｘは、コンタクトトレンチ２２の底面で、電界緩和領域３２に接する。第１のコンタクト領域１２ｘは、コンタクトトレンチ２２の底面で、電界緩和領域３２ａに接する。第１のコンタクト領域１２ｘは、コンタクトトレンチ２２の底面で、電界緩和領域３２ｂに接する。

【0167】

ソース電極１２の別の一部である第２のコンタクト領域１２ｙは、シャロートレンチ２３の中に位置する。

【0168】

第２のコンタクト領域１２ｙは、シャロートレンチ２３の底面で高濃度領域３４に接する。言い換えれば、高濃度領域３４はシャロートレンチ２３の底面で第２のコンタクト領域１２ｙに接する。

【0169】

第２のコンタクト領域１２ｙは、シャロートレンチ２３の側面でソース領域３０に接する。言い換えれば、ソース領域３０は、シャロートレンチ２３の側面で第２のコンタクト領域１２ｙに接する。

【0170】

第３の実施形態のＭＯＳＦＥＴ３００によれば、シャロートレンチ２３を備えることで、ソース電極１２がシャロートレンチ２３の側面でソース領域３０に接する。したがって、ソース電極１２とソース領域３０との接触面積が、第１の実施形態のＭＯＳＦＥＴ１００に比べて増加する。よって、例えば、ＭＯＳＦＥＴ３００のオン抵抗が低減する。

【0171】

以上、第３の実施形態によれば、第１の実施形態と同様、ＭＯＳＦＥＴのオフ動作時のソース－ドレイン間のリーク電流の低減が可能なＭＯＳＦＥＴが実現できる。また、オン抵抗の低減が可能なＭＯＳＦＥＴが実現できる。

【0172】

（第４の実施形態）
第４の実施形態の半導体装置は、第１の電極の一部は前記第４のトレンチの側面で第６の炭化珪素領域に接する点で第３の実施形態と異なる。以下、第１の実施形態又は第３の実施形態と重複する内容については一部記述を省略する。

【0173】

第４の実施形態の半導体装置は、炭化珪素を用いた縦型ＭＯＳＦＥＴ４００である。ＭＯＳＦＥＴ４００は、トレンチの中にゲート電極を設けるトレンチゲート構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ４００は、トレンチの中にソース電極を設ける、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ４００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

【0174】

図４５は、第４の実施形態の半導体装置の模式断面図である。図４６は、第４の実施形態の半導体装置の模式平面図である。図４７は、第４の実施形態の半導体装置の模式断面図である。図４８は、第４の実施形態の半導体装置の模式断面図である。

【0175】

図４５は、図４６のＬＬ’断面図である。図４７は、図４６の第１の面Ｐ１上のパターンを示す。図４７は、図４６のＭＭ’断面図である。図４８は、図４６のＮＮ’断面図である。

【0176】

ＭＯＳＦＥＴ４００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０を備える。ソース電極１２は、第１のコンタクト領域１２ｘ（第１の電極の一部）、第２のコンタクト領域１２ｙ（第１の電極の別の一部）を有する。

【0177】

【0178】

【0179】

ソース電極１２は、第１の面Ｐ１で高濃度領域３４に接する。

【0180】

ソース電極１２の一部である第１のコンタクト領域１２ｘは、コンタクトトレンチ２２の中に位置する。第１のコンタクト領域１２ｘは、コンタクトトレンチ２２の側面で、高濃度領域３４に接する。

【0181】

第１のコンタクト領域１２ｘは、コンタクトトレンチ２２の側面で、電界緩和領域３２に接する。第１のコンタクト領域１２ｘは、コンタクトトレンチ２２の底面で、電界緩和領域３２に接する。第１のコンタクト領域１２ｘは、コンタクトトレンチ２２の底面で、電界緩和領域３２ａに接する。コンタクトトレンチ２２の底面で、電界緩和領域３２ｂに接する。

【0182】

ソース電極１２の別の一部である第２のコンタクト領域１２ｙは、シャロートレンチ２３の中に位置する。

【0183】

【0184】

第２のコンタクト領域１２ｙは、第１の面Ｐ１及びシャロートレンチ２３の側面で高濃度領域３４に接する。言い換えれば、高濃度領域３４は、シャロートレンチ２３の側面で第２のコンタクト領域１２ｙに接する。

【0185】

第４の実施形態のＭＯＳＦＥＴ４００によれば、ソース電極１２がシャロートレンチ２３の側面で高濃度領域３４に接する。したがって、ソース電極１２と高濃度領域３４との接触面積が、第１の実施形態のＭＯＳＦＥＴ３００に比べて増加する。よって、例えば、ＭＯＳＦＥＴ４００のボディダイオードの順方向電流が増加する。

【0186】

以上、第４の実施形態によれば、第１の実施形態と同様、ＭＯＳＦＥＴのオフ動作時のソース－ドレイン間のリーク電流の低減が可能なＭＯＳＦＥＴが実現できる。また、ボディダイオードの順方向電流の増加が可能なＭＯＳＦＥＴが実現できる。

【0187】

（第５の実施形態）
第５の実施形態の半導体装置は、第１の炭化珪素領域は、第１の領域と、第２の領域を含み、第２の領域は第１の領域と第２の炭化珪素領域との間及び第１のトレンチと第２のトレンチとの間に位置し、第２の領域のｎ型不純物濃度は、第１の領域のｎ型不純物濃度よりも高い点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。

【0188】

第５の実施形態の半導体装置は、炭化珪素を用いた縦型ＭＯＳＦＥＴ５００である。ＭＯＳＦＥＴ５００は、トレンチの中にゲート電極を設けるトレンチゲート構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ５００は、トレンチの中にソース電極を設ける、いわゆるダブルトレンチ構造のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ５００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

【0189】

図４９は、第５の実施形態の半導体装置の模式断面図である。図４９は、第１の実施形態の図１に対応する図である。

【0190】

ＭＯＳＦＥＴ５００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０を備える。ソース電極１２は、コンタクト領域１２ａを有する。

【0191】

【0192】

【0193】

ｎ^－型のドリフト領域２６（第１の炭化珪素領域）は、第１の領域２６ａ及び第２の領域２６ｂを有する。

【0194】

第２の領域２６ｂは、第１の領域２６ａとボディ領域２８との間に位置する。第２の領域２６ｂは、ゲートトレンチ２１とコンタクトトレンチ２２との間に位置する。例えば、第２の領域２６ｂは、ゲートトレンチ２１とコンタクトトレンチ２２ａとの間に位置する。例えば、第２の領域２６ｂは、ゲートトレンチ２１とコンタクトトレンチ２２ｂとの間に位置する。例えば、第２の領域２６ｂは、ゲートトレンチ２１とコンタクトトレンチ２２ｃとの間に位置する。

【0195】

第２の領域２６ｂは、第１の方向に隣り合う２つのコンタクトトレンチ２２の間に位置する。例えば、第２の領域２６ｂは、コンタクトトレンチ２２ａとコンタクトトレンチ２２ｂとの間に位置する。

【0196】

第２の領域２６ｂは、第１の方向に対向する２つの電界緩和領域３２の間に位置する。第２の領域２６ｂは、例えば、電界緩和領域３２ａと電界緩和領域３２ｂとの間に位置する。

【0197】

第２の領域２６ｂは、例えば、窒素（Ｎ）をｎ型不純物として含む。第２の領域２６ｂのｎ型不純物濃度は、第１の領域２６ａのｎ型不純物濃度よりも高い。

【0198】

第２の領域２６ｂのｎ型不純物濃度は、例えば、第１の領域２６ａのｎ型不純物濃度の１．２倍以上５倍以下である。第２の領域２６ｂのｎ型不純物濃度は、例えば、１×１０^１５ｃｍ^－３以上１×１０^１８ｃｍ^－３以下である。

【0199】

第５の実施形態のＭＯＳＦＥＴ５００は、ｎ型不純物濃度の高い第２の領域２６ｂを有することにより、ＭＯＳＦＥＴ５００のオン抵抗を低減することが可能となる。

【0200】

以上、第５の実施形態によれば、第１の実施形態と同様、ＭＯＳＦＥＴのオフ動作時のソース－ドレイン間のリーク電流の低減が可能なＭＯＳＦＥＴが実現できる。また、オン抵抗の低減が可能なＭＯＳＦＥＴが実現できる。

【0201】

（第６の実施形態）
第６の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。

【0202】

図５０は、第６の実施形態の駆動装置の模式図である。駆動装置１０００は、モーター１４０と、インバータ回路１５０を備える。

【0203】

インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。

【0204】

第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置１０００の特性が向上する。

【0205】

（第７の実施形態）
第７の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。

【0206】

図５１は、第７の実施形態の車両の模式図である。第７の実施形態の車両１１００は、鉄道車両である。車両１１００は、モーター１４０と、インバータ回路１５０を備える。

【0207】

インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１１００の車輪９０が回転する。

【0208】

第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１１００の特性が向上する。

【0209】

（第８の実施形態）
第８の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。

【0210】

図５２は、第８の実施形態の車両の模式図である。第８の実施形態の車両１２００は、自動車である。車両１２００は、モーター１４０と、インバータ回路１５０を備える。

【0211】

インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。

【0212】

インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１２００の車輪９０が回転する。

【0213】

第８の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１２００の特性が向上する。

【0214】

（第９の実施形態）
第９の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。

【0215】

図５３は、第９の実施形態の昇降機（エレベータ）の模式図である。第９の実施形態の昇降機１３００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。

【0216】

【0217】

インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。

【0218】

第９の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１３００の特性が向上する。

【0219】

以上、第１ないし第５の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。

【0220】

また、第６ないし第９の実施形態においては、第１の実施形態の半導体装置を備える場合を例に説明したが、第２ないし第５の実施形態の半導体装置を適用することも可能である。

【0221】

また、第６ないし第９の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。

【0222】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0223】

１０炭化珪素層
１２ソース電極（第１の電極）
１２ａコンタクト領域（一部）
１２ｘ第１のコンタクト領域（一部）
１２ｙ第２のコンタクト領域（別の一部）
１４ドレイン電極（第２の電極）
１６ゲート電極
１８ゲート絶縁層
２１ゲートトレンチ（第１のトレンチ）
２２コンタクトトレンチ
２２ａコンタクトトレンチ（第２のトレンチ）
２２ｂコンタクトトレンチ（第３のトレンチ）
２３シャロートレンチ（第４のトレンチ）
２６ドリフト領域（第１の炭化珪素領域）
２６ａ第１の領域
２６ｂ第２の領域
２８ボディ領域（第２の炭化珪素領域）
３０ソース領域（第３の炭化珪素領域）
３２電界緩和領域
３２ａ電界緩和領域（第４の炭化珪素領域）
３２ｂ電界緩和領域（第５の炭化珪素領域）
３４高濃度領域（第６の炭化珪素領域）
３６ゲートトレンチ底部領域（第７の炭化珪素領域）
１００ＭＯＳＦＥＴ（半導体装置）
１５０インバータ回路
２００ＭＯＳＦＥＴ（半導体装置）
３００ＭＯＳＦＥＴ（半導体装置）
４００ＭＯＳＦＥＴ（半導体装置）
５００ＭＯＳＦＥＴ（半導体装置）
１０００駆動装置
１１００車両
１２００車両
１３００昇降機
Ｐ１第１の面
Ｐ２第２の面

【図1】