特許 7540020 デジタル－アナログ変換器及びその動作方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-16

(45)【発行日】2024-08-26

(54)【発明の名称】デジタル－アナログ変換器及びその動作方法

(51)【国際特許分類】

   H03M 1/08 20060101AFI20240819BHJP

   H03M 1/74 20060101ALI20240819BHJP

   G06F 3/05 20060101ALI20240819BHJP

【ＦＩ】

H03M1/08 B

H03M1/74

G06F3/05 D

【請求項の数】 22

【外国語出願】

(21)【出願番号】P 2023007730

(22)【出願日】2023-01-23

(65)【公開番号】P2024031743

(43)【公開日】2024-03-07

【審査請求日】2023-01-23

(31)【優先権主張番号】111131833

(32)【優先日】2022-08-24

(33)【優先権主張国・地域又は機関】TW

(73)【特許権者】

【識別番号】507185945

【氏名又は名称】創意電子股▲ふん▼有限公司

(73)【特許権者】

【識別番号】500262038

【氏名又は名称】台湾積體電路製造股▲ふん▼有限公司

【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．

【住所又は居所原語表記】Ｎｏ．８， Ｌｉ－Ｈｓｉｎ Ｒｄ．６， Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ， Ｈｓｉｎｃｈｕ， ＴＡＩＷＡＮ

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】230118913

【弁護士】

【氏名又は名称】杉村 光嗣

(74)【代理人】

【識別番号】100134577

【弁理士】

【氏名又は名称】石川 雅章

(72)【発明者】

【氏名】汪 鼎豪

(72)【発明者】

【氏名】蔡 惠▲ウェン▼

(72)【発明者】

【氏名】羅 士淳

【審査官】竹内 亨

(56)【参考文献】

【文献】特開２０１３－２０１６７１（ＪＰ，Ａ）

【文献】特開平０３－１４３０２６（ＪＰ，Ａ）

【文献】特開２０１８－１６６２３２（ＪＰ，Ａ）

【文献】米国特許第１０９６５２９９（ＵＳ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｍ １／００－１／８８

Ｇ０６Ｆ ３／０５

(57)【特許請求の範囲】

【請求項1】

デジタル－アナログ変換器であって、該デジタル－アナログ変換器は、
電流源モジュールと、
該電流源モジュールに結合され、デジタル入力信号を受信するデコーダと、
該デコーダに結合され、前記デコーダに指示信号を供給する変化指示器と、
該変化指示器に結合され、前記変化指示器に乱数信号を供給する乱数発生器と、を備え、
前記変化指示器は、前記乱数信号に従って前記指示信号を生成し、前記デコーダは、前記デジタル入力信号と前記指示信号とに従って、前記電流源モジュールに制御信号を生成し、その結果、前記電流源モジュールは、前記制御信号に従って、前記デジタル入力信号に対応するアナログ出力信号を生成し、
前記変化指示器は、前記指示信号にダミービットをさらに加え、該ダミービットは、前記デジタル入力信号のコードが示すビット位置よりも１ビット前に位置し、前記ダミービットは値０に設定される、デジタル－アナログ変換器。

【請求項2】

前記電流源モジュールは、順番に設定された複数の電流源をさらに備え、
前記デコーダは、前記デジタル入力信号の前記コードに対応する値に従って、前記電流源のイネーブルとなる量を決定し、前記デコーダは、前記指示信号の初期選択値に従って、前記電流源のうちの１つを初期選択対象として決定し、イネーブルとなる前記電流源の量に従って、前記初期選択対象の電流源に基づいて順次他の電流源を選択することにより、前記電流源のうちの少なくとも１つが、電流出力を供給することが可能となる、請求項１に記載のデジタル－アナログ変換器。

【請求項3】

前記変化指示器は、前記指示信号の前記初期選択値が前のサイクルの初期選択値と同じままであるか、または、前記乱数信号に従って前記前のサイクルの前記初期選択値と異なるかを決定する、請求項２に記載のデジタル－アナログ変換器。

【請求項4】

前記変化指示器が、前記指示信号の前記初期選択値が前記前のサイクルの前記初期選択値と異なることを、前記乱数信号に従って、決定したとき、前記初期選択値は、前記前のサイクルの前記初期選択値に１を加算した結果である、請求項３に記載のデジタル－アナログ変換器。

【請求項5】

前記電流源が１×Mの電流源アレイを形成し、Mが正の整数である、請求項２に記載のデジタル－アナログ変換器。

【請求項6】

前記電流源がN×M個の電流源アレイを形成し、M及びNが正の整数である、請求項２に記載のデジタル－アナログ変換器。

【請求項7】

前記デジタル入力信号は、複数のグループのコードを含み、前記デコーダは、前記デジタル入力信号の前記複数のグループのコードにそれぞれ対応する値に従って、電流源アレイの複数の次元においてイネーブルされるべき電流の量を決定する、請求項２に記載のデジタル－アナログ変換器。

【請求項8】

前記指示信号は、複数の前記初期選択値を含み、前記デコーダは、それぞれ、前記初期選択値に従って、電流源アレイの複数の次元のうちの１つを初期選択対象として決定する、請求項２に記載のデジタル－アナログ変換器。

【請求項9】

前記乱数信号は、複数の値を含み、前記変化指示器は、前記指示信号の前記初期選択値が、前のサイクルの初期選択値と同じままであるか、または、前記前のサイクルの前記初期選択値と異なるかを、それぞれ、前記値に従って決定する、請求項８に記載のデジタル－アナログ変換器。

【請求項10】

前記乱数発生器は、
複数のシフトレジスタと、
論理ゲートと、を備え、
前記論理ゲートは、直列に接続されており、
前記論理ゲートは、前記シフトレジスタの一部の出力端子を、前記シフトレジスタの第１段の入力端子として、前記シフトレジスタにフィードバックするように構成され、
前記シフトレジスタの最終段の出力端子は、前記乱数信号を供給し、前記乱数信号は１ビット信号である、請求項１に記載のデジタル－アナログ変換器。

【請求項11】

前記変化指示器は、順番に配置された複数のD型フリップフロップを備え、
該D型フリップフロップの各々の入力端子は、前段の対応するD型フリップフロップの出力端子に結合され、前記D型フリップフロップの各々のクロック入力端子が前記乱数信号を受信し、前記D型フリップフロップの第一段の設定端子がリセット信号を受信し、前記D型フリップフロップの各々の他の段のリセット端子が前記リセット信号を受信する、請求項１に記載のデジタル－アナログ変換器。

【請求項12】

デジタル－アナログ変換器の動作方法であって、該動作方法は、
乱数発生器を介して乱数信号を供給するステップと、
変化指示器を介して前記乱数信号に従って指示信号を生成するステップと、
デコーダを介してデジタル入力信号および前記指示信号を受信するステップと、
前記デジタル入力信号と前記指示信号に従って、前記デコーダを介して電流源モジュールに制御信号を生成するステップと、
前記制御信号に従って前記電流源モジュールを介して前記デジタル入力信号に対応するアナログ出力信号を生成するステップと、を有し、
前記デジタル入力信号および前記指示信号に従って、前記デコーダを介して前記電流源モジュールに前記制御信号を生成するステップは、
前記指示信号にダミービットを加えるステップであって、前記ダミービットは、前記デジタル入力信号のコードが示すビット位置よりも１ビット前に位置し、前記ダミービットは値０に設定される、ステップを有する、デジタル－アナログ変換器の動作方法。

【請求項13】

前記電流源モジュールは、順番に設定された複数の電流源を備え、
前記制御信号を生成する前記ステップは、
前記デコーダを介して、前記デジタル入力信号の前記コードに対応する値に従って、イネーブルにされるべき前記電流源の量を決定するステップと、
前記デコーダを介して、前記指示信号の初期選択値に従って、前記電流源のうちの１つを初期選択対象として決定するステップと、
前記デコーダを介して、イネーブルにされるべき前記電流源の量に従って、前記初期選択対象の電流源に基づいて順次他の電流源を選択するステップであって、その結果、前記電流源のうちの少なくとも１つが、電流出力を供給することを可能にする、ステップと、を有する、請求項１２に記載のデジタル－アナログ変換器の動作方法。

【請求項14】

前記変化指示器は、前記指示信号の前記初期選択値が前のサイクルの初期選択値と同じままであるか、前記乱数信号に従って前記前のサイクルの前記初期選択値と異なるかを決定する、請求項１３に記載のデジタル－アナログ変換器の動作方法。

【請求項15】

前記変化指示器は、前記指示信号の前記初期選択値が前記前のサイクルの前記初期選択値と異なることを前記乱数信号に従って決定するとき、前記初期選択値は、前記前のサイクルの前記初期選択値に１を加算した結果である、請求項１４に記載のデジタル－アナログ変換器の動作方法。

【請求項16】

前記電流源は１×Mの電流源アレイを形成し、Mは正の整数である、請求項１３に記載のデジタル－アナログ変換器の動作方法。

【請求項17】

前記電流源はN×M個の電流源アレイを形成し、M及びNは正の整数である、請求項１３に記載のデジタル－アナログ変換器の動作方法。

【請求項18】

前記デジタル入力信号は、複数のグループのコードを含み、
前記制御信号を生成するステップは、
前記デジタル入力信号の前記複数のグループのコードにそれぞれ対応する値に従って、デコーダを介して、電流源アレイの複数の次元においてイネーブルにされるべき電流の量を決定するステップを、さらに、有する、請求項１３に記載のデジタル－アナログ変換器の動作方法。

【請求項19】

前記指示信号は、複数の前記初期選択値を含み、前記制御信号を生成する前記ステップは、
前記デコーダを介して、電流源アレイの複数の次元のうちの１つを、それぞれ、前記初期選択値に従って、初期選択対象として決定するステップを、さらに、有する、請求項１３に記載のデジタル－アナログ変換器の動作方法。

【請求項20】

前記乱数信号は複数の値を含み、前記変化指示器は、前記指示信号の前記初期選択値が、前のサイクルの初期選択値と同じままであるか、または、前記前のサイクルの前記初期選択値と異なるかを、それぞれ、前記値に従って決定する、請求項１９に記載のデジタル－アナログ変換器の動作方法。

【請求項21】

前記乱数発生器は、
複数のシフトレジスタと、
論理ゲートと、を備え、
前記シフトレジスタは、直列に接続されており、
前記論理ゲートは、前記シフトレジスタの一部の出力端子を、前記シフトレジスタの第１段の入力端子として、前記シフトレジスタにフィードバックするように構成され、
前記シフトレジスタの最終段の出力端子は前記乱数信号を供給し、前記乱数信号は１ビット信号である、請求項１２に記載のデジタル－アナログ変換器の動作方法。

【請求項22】

前記変化指示器は、順番に配置された複数のD型フリップフロップを備え、前記指示信号を生成する前記ステップは、
前記D型フリップフロップの各々の入力端子を前段の対応するD型フリップフロップの出力端子に結合するステップと、
前記D型フリップフロップの各々のクロック入力端子を介して、前記乱数信号を受信するステップと、
前記D型フリップフロップの第１段の設定端子を介して、リセット信号を受信するステップと、
前記D型フリップフロップの各々の他の段のリセット端子を介して、リセット信号を受信するステップと、を有する、請求項１２に記載のデジタル－アナログ変換器の動作方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、変換器に関し、より詳細には、デジタル－アナログ変換器及びその動作方法に関する。

【背景技術】

【0002】

従来のデジタル－アナログ変換器（DAC）の共通の問題は、複数の内部電流源によって生成される電流値が必然的に不一致であり、その結果、デジタル－アナログ変換器によって出力されるアナログ信号がスプリアス成分干渉の影響を持つことである。例えば、デジタル－アナログ変換器の複数の内部電流源の少なくとも１つによって提供される電流値が、著しくより高いかまたはより低いと想定すると、デジタル－アナログ変換器は、連続（動作）サイクルにおいてデジタル－アナログ変換器によって順次出力される複数のアナログ信号のいくつかの信号に明白な数値的異常を示すことがあり、これは、デジタル－アナログ変換器が積分非線形性（INL）およびスプリアス・フリー・ダイナミック・レンジ（SFDR）において貧弱な性能を有するようにさせることになる。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明は、積分非線形性（INL）およびスプリアス・フリー・ダイナミック・レンジ（SFDR）における貧弱な性能を改善し、良好なデジタル－アナログ変換機能を実現し得る、デジタル－アナログ変換器およびその動作方法を提供する。

【課題を解決するための手段】

【0004】

本発明のデジタル－アナログ変換器は、電流源モジュールと、デコーダと、変化指示器と、乱数発生器とを含む。前記デコーダは、前記電流源モジュールに結合され、デジタル入力信号を受信する。前記変化指示器は、前記デコーダに結合され、前記デコーダに指示信号を供給する。前記乱数発生器は、前記変化指示器に結合され、前記変化指示器に乱数信号を供給する。前記変化指示器は前記乱数信号に従って指示信号を生成し、前記デコーダは前記デジタル入力信号と前記指示信号に従って前記電流源モジュールに制御信号を生成し、その結果、前記電流源モジュールは制御信号に従って前記デジタル入力信号に対応するアナログ出力信号を生成する。

【0005】

本発明のデジタル－アナログ変換器の動作方法は、以下のステップを含む。すなわち、乱数発生器を介して乱数信号を供給するステップと、変化指示器を介して前記乱数信号に従って指示信号を生成するステップと、デコーダを介してデジタル入力信号および指示信号を受信するステップと、前記デジタル入力信号と前記指示信号に従って、前記デコーダを介して電流源モジュールに制御信号を生成するステップと、前記制御信号に従って前記電流源モジュールを介して前記デジタル入力信号に対応するアナログ出力信号を生成するステップと、を含む。

【発明の効果】

【0006】

上記に基づいて、本発明のデジタル－アナログ変換器およびその動作方法は、乱数信号を使用することによって表示信号を生成し、デコーダを使用して、デジタル入力信号および表示信号に従って制御信号を生成し、その結果、制御信号に従って電流源モジュールによって生成されるアナログ出力信号は、スプリアス成分干渉の影響がより少なくすることができる。

【0007】

本発明の上述の特徴および利点をより理解しやすくするために、以下の実施例が、以下のように添付の図面とともに詳細に与えられ説明される。

【図面の簡単な説明】

【0008】

【図1】本発明の一実施形態によるデジタル－アナログ変換器の概略回路図である。

【図2】本発明の一実施形態によるデジタル－アナログ変換器の動作方法のフローチャートである。

【図3】本発明の一実施形態による乱数発生器の概略回路図である。

【図4】本発明の一実施形態による変化指示器の概略回路図である。

【図5】図４の変化指示器によって生成される乱数信号および出力信号の概略波形図である。

【図6】本発明の一実施形態によるデコーダおよび電流源モジュールの概略回路図である。

【図7A】本発明の一実施形態によるデジタル－アナログ変換器の例示的な動作を示す図である。

【図7B】本発明の別の実施形態によるデジタル－アナログ変換器の例示的な動作を示す図である。

【図8A】本発明の一実施形態による制御信号の例示的動作を示す図である。

【図8B】本発明の一実施形態による制御信号の例示的動作を示す図である。

【図8C】本発明の一実施形態による制御信号の例示的動作を示す図である。

【図8D】本発明の一実施形態による制御信号の例示的動作を示す図である。

【発明を実施するための形態】

【0009】

本発明の内容を容易に理解できるようにするために、以下の特定の実施形態は、本発明を実際に実施することができる例として見られる。加えて、可能であれば、図面および実施形態における同一の参照番号を使用する要素／構成要素／ステップは、同一または類似の部分を表す。

【0010】

図１は、本発明の一実施形態によるデジタル－アナログ変換器の概略回路図である。図１を参照すると、デジタル－アナログ変換器（DAC）１００は、デコーダ１１０と、乱数発生器１２０と、変化指示器１３０と、電流源モジュール１４０とを含む。本実施形態では、デコーダ１１０は変化指示器１３０および電流源モジュール１４０に結合される。乱数発生器１２０は、変化指示器１３０に結合されている。本実施形態では、乱数発生器１２０が、変化指示器１３０に乱数信号RNSを与えることができ、その結果、変化指示器１３０が、乱数信号RNSに従って指示信号SPを生成することができる。本実施形態の変化指示器１３０は、信号を直接送信してもよく、または論理演算を介して複数セットの簡略化された指示信号SPを提供してもよく、本発明は、指示信号SPの信号実装を制限しないことに留意されたい。デコーダ１１０は、デジタル入力信号Dinおよび変化指示器１３０によって提供される指示信号SPを受信して、電流源モジュール１４０に対する対応する制御信号CSを生成し得る。電流源モジュール１４０は、制御信号CSに従って、対応するアナログ出力信号Aoutを生成し得る。本実施形態では、デジタル入力信号Dinは、例えば、サーモメーターコード及び二進コードの少なくとも一方に対応するコードを含むことができるが、本発明はこれに限定されるものではない。本実施形態のデジタル－アナログ変換器１００は、ランダムシフト動的要素マッチング（RS－DEM）機能を有するデジタル－アナログ変換器を実装することができる。

【0011】

本実施形態では、デコーダ１１０は動的要素マッチング（DEM）デコーダであってもよい。本実施形態では、乱数発生器１２０は、擬似乱数発生器（PRNG）または他の種類の乱数発生器であってもよく、生成された乱数信号は、例えば、擬似乱数二進数列（PRBS）を含んでもよい。本実施形態では、電流源モジュール１４０は、複数の電流源セットを順に、さらに含むことができ、これらの電流源は、電流源アレイ、例えば、１×M電流源アレイ、N×M電流源アレイ、または多次元電流源アレイを形成することができ、MおよびNは正の整数である。また、本実施形態において、デジタル－アナログ変換器１００は、例えば、二進加重デジタル－アナログ変換器（二進加重DAC）(二進コードによって制御される）またはセグメント化デジタル－アナログ変換器（セグメント化DAC)(二進コードおよびサーモメーターコードによって制御される）であってもよい。一実施形態において、デジタル－アナログ変換器１００が、セグメント化されたデジタル－アナログ変換器の回路構造によって実装される場合、サーモメーターコードによって制御され、電流源によって供給される出力電流の電流値は、実質的に同一であり得る。

【0012】

本実施形態では、デコーダ１１０は、デジタル入力信号Dinに従って電流源モジュール１４０内でイネーブルにされる（オンになる）べき電流源の量を決定することができ、また、指示信号SPに従って、イネーブルにされるべき電流源物体を決定することができる。指示信号SPは、サイクル変化に従って電流出力を提供するために、異なる電流源物体を指示し得ることに留意されたい。さらに、乱数信号RNSに従って指示信号SPが生成されるため、指示信号SPがランダムな指示変化を有する場合がある。例えば、第１のサイクルにおいて、指示信号SPは、第１の電流源、第２の電流源、及び第３の電流源に電流出力を供給するように指示することができる。次に、第２のサイクルにおいて、指示信号SPは、第２の電流源、第３の電流源、及び第４の電流源に電流出力を供給するように指示することができる。次いで、第３のサイクルにおいて、指示信号SPは、依然として、第２の電流源、第３の電流源、および第４の電流源に電流出力を供給するように指示することができる。言い換えれば、イネーブルにされるべき指示された電流源物体は、固定されていない変更結果を有する（選択は、次の電流源から順番に開始されるとは限らず、具体的な動作は、以下の実施形態で詳細に説明する）。このようにして、本実施形態の電流源モジュール１４０は、デジタル入力信号Dinのデジタル値に対応するアナログ出力信号Aoutを効果的に出力することができ、スプリアス成分干渉の影響がより少なく有することができ、それによって、積分非線形性（INL）およびスプリアス・フリー・ダイナミック・レンジ（SFDR）においてより良い性能を有することができる。

【0013】

図２は、本発明の一実施形態によるデジタル－アナログ変換器の動作方法のフローチャートである。図１および図２を参照すると、デジタル－アナログ変換器１００は、例えば、以下のステップS２１０～S２５０を実行することができる。本実施形態では、デジタル－アナログ変換器１００は、１（動作）サイクルでデジタル入力信号Dinを受け取ることができる。ステップS２１０において、デジタル－アナログ変換器１００は、乱数発生器１２０を介して乱数信号RNSを提供することができる。なお、本実施形態では、乱数信号RNSは、例えば、異なる周期に対応したランダムに発生したパルス波形で構成してもよく、例えば、パルス波形が発生した場合には、「１」の値を表し、パルス波形が発生しない場合には、「０」の値を表す。

【0014】

ステップS２２０において、デジタル－アナログ変換器１００は、変化指示器１３０を介して乱数信号RNSに従って指示信号SPを生成することができる。本実施形態では、変化指示器１３０は、指示信号SPの初期選択値が、乱数信号RNSに従って、前のサイクルの初期選択値と同じであるか、または前のサイクルの初期選択値とは異なるかを判断することができる。本実施形態では、乱数信号RNSを１ビット信号としてもよい。変化指示器１３０が乱数信号RNSに従って、指示信号SPの初期選択値が前サイクルの初期選択値と異なると判断すると（乱数信号RNSはこのサイクルでは例えば「１」の値を有する）、変化指示器１３０の初期選択値は前サイクルの初期選択値に１を加算した結果である。変化指示器１３０が乱数信号RNSに従って、指示信号SPの初期選択値が前サイクルの初期選択保持値と同じであると判断すると（乱数信号RNSはこのサイクルでは例えば「０」の値を有する）、変化指示器１３０の初期選択値は前サイクルの初期選択値である。変化指示器１３０は、上記プロセスを直接実施することができ、また、インバータ、遅延回路または他の関連回路と組み合わせて、乱数変化を伴う複数の異なるグループの指示信号SPを同時に生成することもできることに留意されたい。

【0015】

ステップS２３０において、デジタル－アナログ変換器１００は、デコーダ１１０を介してデジタル入力信号Dinおよび指示信号SPを受信することができる。ステップS２４０において、デジタル－アナログ変換器１００は、デジタル入力信号Dinおよび指示信号SPに従って、デコーダ１１０を介して電流源モジュール１４０へ制御信号CSを生成することができる。デジタル入力信号Dinのコードに対応する値がゼロの場合、イネーブルされるべき電流源の量もゼロになることがある（ゼロに限定されるわけではないが、設計者が設計した固定オフセット値も許容される）。本実施形態では、デコーダ１１０は、デジタル入力信号Dinのコード応する値（例えば、１０進値、しかし、本発明は、このタイプの値に限定されない）に従って、イネーブルされるべき電流源の量を決定し得る。一方、デコーダ１１０は、初期選択オブジェクトとして、固定電流源から複数の必要な電流源を選択するだけでなく、指示信号SPの初期選択値に従って、電流源モジュール１４０内の複数の電流源のうちの１つを決定してもよい。例えば、本実施形態を適用するものは、指示信号SPの初期選択値を介して、電流源モジュール１４０内の複数の電流源のうちの１つを初期選択対象として選択し、イネーブルにすべき電流源の量に従って、初期選択対象の電流源に基づいて順次他の電流源を選択することによって、これらの選択された電流源をイネーブルにして電流出力を提供するようにしてもよい。従って、デコーダ１１０はイネーブルされるべき電流源の量および初期選択値に従って制御信号CSを生成し得る。本実施形態では、制御信号CSは、例えば、電流源モジュール１４０内の複数の対応する電流源のうちの少なくとも１つをイネーブルにする（またはオンにする）ための複数のイネーブル信号（またはスイッチ切替信号）を含むことができる。

【0016】

ステップS２５０において、デジタル－アナログ変換器１００は、制御信号CSに従って、電流源モジュール１４０を介するデジタル入力信号Dinに対応するアナログ出力信号Aoutを生成し得る。本実施形態では、電流源モジュール１４０内の複数のイネーブルにされた電流源は、電流出力を提供することができ、電流源モジュール１４０は、これらのランダムにイネーブルにされた電流源の電流を合成（電流値を加算）するために出力することができ、その結果、アナログ出力信号Aout (すなわち、イネーブルにされた電流源の電流出力に対応する電流値を加算した結果）を生成することができる。このようにして、本実施形態の動作方法およびデジタル－アナログ変換器１００は、より良好なINLおよびSFDRでアナログ出力信号Aoutを生成することができる。本実施形態では、電流源モジュール１４０の複数の電流源がイネーブルにされないことも可能である。イネーブルにされるべき電流源の量は、デジタル入力信号Din）のコードに対応する値に従って決定される。

【0017】

図３は、本発明の一実施形態による乱数発生器の概略回路図である。図３は、本発明の実施形態における乱数発生器１２０の一例を提供するものであり、７ビットの擬似乱数発生器であり、乱数信号RNSとして１ビットの出力ビットを有する。具体的には、図３の乱数発生器１２０は、複数のシフトレジスタ３１０－１～３１０－８と、論理ゲート３２０とを有する。シフトレジスタ３１０－１～３１０－８は、D型フリップフロップにより実現される。シフトレジスタ３１０－１～３１０－７は、それぞれ、出力端子D１～D７、タイミング端子及び入力端子を有している。シフトレジスタ３１０－１～３１０－８のタイミング端子は、クロック信号CLKに結合される。シフトレジスタ３１０－８の出力端子は、乱数信号RNSを生成する。シフトレジスタ３１０－１～３１０－７は、直列に接続される。論理ゲート３２０は、XORゲート又はXNORゲートとすることができ、論理ゲート３２０は、シフトレジスタ３１０－１～３１０－７（例えば、図３のシフトレジスタ３１０－６～３１０－７の出力端子D６及びD７）の幾つかの出力端子の信号をシフトレジスタ３１０－１～３１０－７の第１段の入力端子（即ち、シフトレジスタ３１０－１）にフィードバックするように構成される。「７ビット」擬似乱数発生器は、乱数信号RNSを生成するために、乱数発生器１２０が７つの１ビットシフトレジスタを有することを意味する。７ビット擬似乱数発生器という意味では、出力乱数信号RNSの信号パターンは１２７サイクル後に繰り返されることになる。なお、本実施形態を適用する者は、内部ビット数を自らのニーズに応じて調整するために図３の乱数発生器１２０におけるシフトレジスタの数を調整してもよく、例えば、５ビット、８ビット、１６ビット等の乱数発生器１２０に調整してもよい。なお、本実施形態における乱数発生器１２０でのシフトレジスタ３１０－１～３１０－７の最終段（すなわちシフトレジスタ３１０－８）で提供される乱数信号RNSは１ビットの信号である。

【0018】

図４は、本発明の一実施形態による変化指示器１３０の概略回路図である。図４を参照すると、本実施形態は、本発明の変化指示器の例示的な実施形態である。本実施形態では、変化指示器１３０は、順番に配列された複数のD型フリップフロップ１３１＿P、１３１＿１～１３１＿（P－１）を含み得、Pは正の整数である。本実施形態では、D型フリップフロップ１３１＿１～１３１＿Pのそれぞれの入力端子INは、前段のD型フリップフロップの対応する出力端子OUTに結合される。D型フリップフロップ１３１＿１～１３１＿Pのそれぞれのクロック入力端子CKは、乱数信号RNSに従ってクロック信号RNS＿Pを受信する。クロック信号RNS＿Pは、図５に示す乱数信号RNSに従って生成される。D型フリップフロップ１３１＿２～１３１＿Pのそれぞれのリセット端子REは、リセット信号RSを受け取り、D型フリップフロップ１３１＿１（初段）の設定端子SETは、リセット信号RSを受け取る。本実施形態では、D型フリップフロップ１３１＿１（第１段）の出力端子OUTは、対応するパルス波形（値「１」によって表され得る）を有する出力信号EN＿１を出力する。本実施形態の指示信号SPは、以下に説明するD型フリップフロップ１３１＿２～１３１＿Pの各出力端子OUTにおける出力信号EN＿１～EN＿Pから構成される。

【0019】

D型フリップフロップ１３１＿１～１３１＿Pの出力信号EN＿１～EN＿Pは、指示信号SPを形成するように順番に配列され得、指示信号SPの初期選択値は、対応するパルス波形（値「１」によって表され得る）を有する出力信号に対応する段数によって決定される。すなわち、本実施形態の指示信号SPは、出力信号EN＿１～EN＿P、すなわち、指示信号SP＝［EN＿P、EN＿（P－１）、、、．．EN＿１］により構成される。

【0020】

本実施形態において、D型フリップフロップ１３１＿１～１３１＿Pの数は、電流源の量に対応してもよい。例えば、１×Mの電流源アレイに関しては、PはMに等しい。別の例では、N×Mの電流源アレイに関しては、N×Mの電流源アレイは、二次元制御のために２つのグループに分割することができる。一方のグループPはNに等しく、N列のシフト挙動を制御するために内部回路とマッチングされ、他方のグループPはMに等しく、M行のシフト挙動を制御するために内部回路とマッチングされる。さらに、D型フリップフロップ１３１＿１～１３１＿Pは、より多くの寸法（例えば、３次元以上）を有する電流源アレイに適用されてもよい。

【0021】

例えば、変化指示器１３０が動作を開始すると、第１のサイクルにおいて、リセット信号RSは、開始信号（「１」の値によって表される）を有し得、D型フリップフロップ１３１＿１の出力端子は、対応するパルス波形（「１」の値によって表され得る）を有する出力信号EN＿１を出力し得、D型フリップフロップ１３１＿２～１３１＿Pの出力信号EN＿２～EN＿Pは、パルス波形を有しない（値「０」によって表され得る）。すなわち、リセット相又は初期相としての最初のサイクルにおいて、出力信号EN＿１は“１”の値に設定され、出力信号EN＿２～EN＿Pは“０”の値に設定される。したがって、第１のサイクルにおいて、指示信号SPは、値「００００００．．．００１」に対応する信号波形を有し、対応する１０進値は「１」であるとしてもよい（本発明の指示信号SPの値型はこれに限定されるものではない）。

【0022】

第２サイクルにおいて、D型フリップフロップ１３１＿２の出力端子が、前段階のD型フリップフロップ１３１＿１の出力信号EN＿１を受け取り（値「１」で表され得る）、クロック信号RNS＿Pは、例えば、パルス波形（乱数信号RNSにおいて「１」の値で表され得る）を有し得る場合、D型フリップフロップ１３１＿２の出力端子は、対応するパルス波形（「１」の値で表され得る）を有する出力信号EN＿２を出力し得、D型フリップフロップ１３１＿１および１３１＿３～１３１＿Pの出力信号EN＿１およびEN＿３～EN＿Pは、パルス波形（「０」の値で表され得る）を有さない。したがって、第２サイクルにおいて、指示信号SPは、値「００００００．．．０１０」に対応する信号波形を有してもよく、対応する小数点は、「２」である。

【0023】

逆に、第２のサイクルにおいて、D型フリップフロップ１３１＿２の出力端子が、前段階のD型フリップフロップ１３１＿１の出力信号EN＿１（「１」の値によって表され得る）を受け取り、クロック信号RNS＿Pが、例えば、パルス波形（乱数信号RNSにおいて、「０」の値によって表され得る）を有さない場合、D型フリップフロップ１３１＿１の出力端子は、対応するパルス波形（「１」の値によって表され得る）を有する出力信号EN＿１を出力することを維持し得、D型フリップフロップ１３１＿２～１３１＿Pの出力信号EN＿２～EN＿Pは、パルス波形（「０」の値によって表され得る）を有さない。したがって、第２サイクルにおいて、指示信号SPは、前のサイクルにおける値「００００００．．．００１」に対応する信号波形を維持することができ、対応する１０進値は「１」である。類似して、出力信号EN＿３が対応するパルス波形（値「１」で表され得る）を有する場合、現在の指示信号SPによって示される初期選択値は、「３」（１０進数）である。

【0024】

図５は、図４の変化指示器１３０によって生成されるクロック信号RNS＿P、乱数信号RNSおよび出力信号EN＿１～EN＿８の波形の模式図である。図４中のPが「８」であると想定すると、図４中の変化指示器１３０は、順に並んだ複数のD型フリップフロップ１３１＿１～１３１＿８を含み、図５は、D型フリップフロップ１３１＿１～１３１＿８のクロック信号RNS＿Pと乱数信号RNSと出力信号EN＿１～EN＿８とを提示するので、本実施形態をより明確に図示することができる。乱数信号RNSの値が“０”であるとき、クロック信号RNS＿Pはパルス波形を持たず、イネーブル状態にある前段の出力信号EN＿１～EN＿８のうちの一つの出力信号は、次の期間においてイネーブル状態を継続することになる。例えば、図５の期間T１１及びT１２又は期間T１３及びT１４を参照されたい。期間T１１において、出力信号EN＿７はイネーブル状態とされ、クロック信号RNS＿Pはパルス波形とされ、このときの乱数信号RNSの値は“１”とされる。そして、期間T１２における乱数信号RNSの値が「０」になるため、期間T１１におけるイネーブル状態の出力信号EN＿７は、矢印５１０で示すように、期間T１２におけるイネーブル状態のまま継続することになる。同様に、期間T１３およびT１４においても、期間T１３における乱数信号RNSの値が「１」から「０」に変化するため、期間T１３においてイネーブル状態とされている出力信号EN＿４は、矢印５２０に示すように、期間T１４におけるイネーブル状態のまま継続することになる。

【0025】

図６は、本発明の一実施形態によるデコーダおよび電流源モジュールの概略回路図である。図１および図６を参照すると、図１のデコーダ１１０および電流源モジュール１４０は図６に示される回路構造を実装することができるが、本発明はこれに限定されない。本実施形態では、デコーダ１１０は復号回路１１１および制御回路１１２を含んでもよい。電流源モジュール１４０は、二次元構造の複数の電流源C１＿１～CM＿N（すなわち、N×M個の電流源アレイ）を含んでもよい。電流源C１＿１～CM＿Nは、同じ電圧VDDに結合される。復号回路１１１は、デジタル入力信号Dinを受信し、デジタル入力信号Dinを復号化するように構成されてもよい。例えば、デジタル入力信号Dinは、例えば、二進コードであってもよく、復号回路１１１によって復号された後に、例えば、サーモメーターコードの複数の数値に対応する複数の復号された信号を生成し、制御回路１１２に供給してもよい。制御回路１１２は、複数の復号された信号および指示信号SPを受信して、制御信号CSを生成するように決定してもよい。制御信号CSは、例えば、複数のイネーブル信号を含むことができ、これらのイネーブル信号は、電流源C１＿１～CM＿Nが電流を供給するためにオンにされ、オンにされた電流源の電流が加算されるかどうか、すなわちアナログ出力信号Aoutが生成されるかどうかをそれぞれ動作させるために使用されることに留意されたい。

【0026】

本実施形態の電流源モジュール１４０は、サーモメーターコードによって制御されるセグメント化されたデジタル－アナログ変換器の例であることに留意されたい。したがって、各グループの電流源は、同じ数Nの電流値を有する。すなわち、電流源C１＿１～C１＿Nの数および合計電流値は、電流源C２＿１～C２＿Nの数および合計電流値と同じである。しかし、一実施形態では、電流源モジュール１４０は、また、二進二進コードによって制御される二進加重デジタル－アナログ変換器によって実装することもできるので、電流源の各グループは異なる電流値を有することができる。あるいは、各電流源が同じ電流値を生成する場合、電流源の各グループは、異なる数で設けられてもよい。例えば、各電流源が同じ電流値を生成する場合、電流源の最初のグループは、８つの電流源C１＿１～C１＿８を含むことができる。電流源の２番目のグループは、４つの電流源C２＿１～C２＿４を含むことができる（８×（１／２）＝４のため）。電流源の３番目のグループは、２つの電流源C３＿１～C３＿２を含むことができる（８×（１／２）＾２＝２のため）。４番目の電流源グループは、１つの電流源C４＿１を含むことができる（８×（１／２）＾３＝１のため）。上述した電流源の様々なグループ間の差は、本実施形態を適用する者が他のコードを介して制御を行い、その結果、様々な電流源のグループによって生成される電流値を適応的に調整するようにするという事実に由来する。例えば、制御を実行するために使用されるサーモメーターコードに加えて、制御は二進コードを介しても実行され得る。

【0027】

図７Ａは、本発明の一実施形態によるデジタル－アナログ変換器の例示的な動作を示す図である。図１、図６及び図７Ａを参照すると、本実施形態は、１×８個の電流源アレイを採り、ここで、例として、Nは「１」であり、Mは「８」である。電流源モジュール１４０は、例えば、図６に示すように、電流源C１＿１及びC２＿１～CM＿１を含んでもよく（すなわち、図６ではNに対応する電流源が「１」であり、Mに対応する電流源が「８」である）、電流源C１＿１及びC２＿１～C８＿１のそれぞれを、例えば、電流値Iの電流出力を提供するために使用してもよい。すなわち、図６のCM＿１は、Mが８の場合、C８＿１である。まず、本実施形態における電流値Iは、実際の電流源の出力結果ではなく、電流の加算結果を説明するためにのみ用いられ、様々な電流源によって提供される実際の電流値は、互いにわずかに異なる場合があることに留意されたい。

【0028】

図７Ａに示されるように、期間T１の間に、乱数発生器１２０が「０」の値を有する乱数信号RNSを変化指示器１３０に供給することが想定され、変化指示器１３０が「３」（１０進）の値（初期選択値）に対応する指示信号SPを生成することができる。デコーダ１１０は、「０１１」のコードを有するデジタル入力信号Dinを受信すると（二進コードのコードを例に挙げると）、デコーダ１１０の復号回路１１１は、デジタル入力信号Dinを復号して、対応する復号信号を生成し得る。デジタル入力信号Dinのコードに対応する１０進値が「３」であるため、イネーブルにする電流源の量は３になる。さらに、指示信号SPの値は「３」であるため、デコーダ１１０の制御回路１１２は、３つの電流源（例えば、電流源C３＿１、C４＿１、C５＿１）を選択して、第３の電流源（例えば、電流源C３＿１）から開始することを可能にし、図７Ａに示されるように、期間T１の間に「００１１１０００」として符号化された制御信号CSを生成するように決定してもよい。制御信号CSの第３～第５ビット位置に対応する値が「１」であることから、第３～第５電流源（例えば電流源C３＿１、C４＿１、C５＿１）をイネーブルにして電流出力を行うことを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T１中に３×Iの電流値を有することができる。

【0029】

期間T２の間、乱数発生器１２０は、「１」の値を有する乱数信号RNSを変化指示器１３０に与えると想定し、変化指示器１３０は、「４」（１０進）の値（初期選択値）に対応する指示信号SPを生成することができる（初期選択値は、前サイクルの初期選択値に１を加算した結果である）。デコーダ１１０が依然として、「０１１」のコードを有するデジタル入力信号Dinを受信する場合、デコーダ１１０の復号回路１１１は、デジタル入力信号Dinを復号化して、対応する復号化信号を生成してもよい。ただし、デジタル入力信号Dinのコードに対応する１０進値はまだ_“３_”であるので、イネーブルにする電流ソースの量は３である。さらに、指示信号SPの値は、「４」であるため（「３」から「４」にシフトする）、デコーダ１１０の制御回路１１２は、３つの電流源（例えば、電流源C４＿１、C５＿１、C６＿１）を選択して、第４の電流源（例えば、電流源C４＿１）から開始することを可能にし、図７Ａに示されるように、期間T２の間に「０００１１１００」として符号化された制御信号CSを生成することができる。この点、制御信号CSの第４から第６のビット位置に対応する値は「１」であり、これは、第４から第６の電流源（電流源C４＿１、C５＿１、C６＿１など）が、電流出力を提供するためにイネーブルにされることを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T２中に３×Iの電流値を有することができる。

【0030】

期間T３の間、乱数発生器１２０は、「０」の値を有する乱数信号RNSを変化指示器１３０に与えると想定し、変化指示器１３０は、「４」（１０進）の値（初期選択値）に対応する指示信号SPを生成することができる（初期選択値は前サイクルの初期選択維持値と同じである）。デコーダ１１０が依然として、「０１１」のコードを有するデジタル入力信号Dinを受信する場合、デコーダ１１０の復号回路１１１は、デジタル入力信号Dinを復号化して、対応する復号化信号を生成してもよい。ただし、デジタル入力信号Dinのコードに対応する１０進値はまだ“３”であるので、イネーブルにする電流ソースの量は３である。指示信号SPの値は、「４」である（シフトされない）ので、デコーダ１１０の制御回路１１２は、３つの電流源（例えば、電流源C４＿１、C５＿１、C６＿１）を選択して、第４の電流源（例えば、電流源C４＿１）から開始することを可能にし、図７Ａに示されるように、期間T３の間に「０００１１１００」として符号化された制御信号CSを生成するように維持する。この点、制御信号CSの第４から第６のビット位置に対応する値は「１」であり、これは、第４から第６の電流源（電流源C４＿１、C５＿１、C６＿１など）が、電流出力を提供するためにイネーブルにされることを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T３の間に３×Iの電流値を有することができる。

【0031】

類似的に、期間T４の間、指示信号SPの値は「４」（シフトされない）である。デコーダ１１０の制御回路１１２は、３つの電流源（例えば、電流源C４＿１、C５＿１、C６＿１）を選択して、第４の電流源（例えば、電流源C４＿１）から開始することを可能にするように決定し、図７Ａに示されるように、期間T４の間、「０００１１１００」として符号化された制御信号CSを生成してもよい。制御信号CSの第４から第６のビット位置に対応する値は「１」であり、これは、第４から第６の電流源（例えば、電流源C４＿１、C５＿１、C６＿１）が、電流出力を提供するためにイネーブルにされることを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T４中に３×Iの電流値を有することができる。

【0032】

類似的に、期間T５の間、指示信号SPの値は「５」（「４」から「５」にシフトする）である。デコーダ１１０の制御回路１１２は、３つの電流源（例えば、電流源C５＿１、C６＿１、C７＿１）を選択し、第５の電流源（例えば、電流源C５＿１）から開始することを可能にするように決定し、図７Ａに示されるように、期間T５の間、「００００１１１０」として符号化された制御信号CSを生成してもよい。この点に関し、制御信号CSの第５から第７のビット位置に対応する値は「１」であり、これは、第５から第７の電流源（例えば、電流源C５＿１、C６＿１、C７＿１）が、電流出力を提供するためにイネーブルにされることを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T５の間に３×Iの電流値を有することができる。

【0033】

類似的に、期間T６の間、指示信号SPの値は「６」（「５」から「６」にシフトする）である。デコーダ１１０の制御回路１１２は、３つの電流源（例えば、電流源C６＿１、C７＿１、C８＿１）を選択し、第６の電流源（例えば、電流源C６＿１）から開始することを可能にするように決定して、図７Ａに示されるように、期間T６の間、「０００００１１１」として符号化された制御信号CSを生成し得る。この点に関し、制御信号CSの第６から第８のビット位置に対応する値は「１」であり、これは、第６から第８の電流源（例えば、電流源C６＿１、C７＿１、C８＿１）が、電流出力を提供するためにイネーブルにされることを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T６中に３×Iの電流値を有することができる。

【0034】

図７Ｂは、本発明の別の実施形態によるデジタル－アナログ変換器の例示的な動作を示す図である。図１、図６及び図７Ｂを参照すると、本実施形態は、１×８電流源アレイを例にとる。電流源モジュール１４０は、例えば、図６に示すように、電流源C１＿１およびC２＿１～C８＿１を含んでもよく、電流源C１＿１およびC２＿１～C８＿１のそれぞれは、例えば、電流値Iの電流出力を提供するために使用されてもよい。

【0035】

図７Ｂに示されるように、期間T１の間に、乱数発生器１２０が「０」の値を有する乱数信号RNSを変化指示器１３０に供給すると想定し、変化指示器１３０が、その値（初期選択値）に対応する指示信号SPを「３」（１０進）として生成することができる。デコーダ１１０は、「０１１」のコードを有するデジタル入力信号Dinを受信すると（二進コードのコードを例に挙げると）、デコーダ１１０の復号回路１１１は、デジタル入力信号Dinを復号して、対応する復号信号を生成し得る。デジタル入力信号Dinのコードに対応する１０進値が「３」であるため、イネーブルにする電流源の量は３になる。さらに、指示信号SPの値は「３」であるため、デコーダ１１０の制御回路１１２は、３つの電流源（例えば、電流源C３＿１、C４＿１、C５＿１）を選択して、第３の電流源（例えば、電流源C３＿１）から開始することを可能にするように決定して、図７Ｂに示されるように、期間T１の間に「００１１１０００」として符号化された制御信号CSを生成してもよい。この点、制御信号CSの第３から第５のビット位置に対応する値は「１」であり、これは、第３から第５の電流源（電流源C３＿１、C４＿１、C５＿１など）が、電流出力を提供するためにイネーブルにされることを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T１中に３×Iの電流値を有することができる。

【0036】

期間T２の間、乱数発生器１２０は、変化指示器１３０に「１」の値の乱数信号RNSを与えることを想定し、変化指示器１３０は、その値（初期選択値）に対応する指示信号SPを「４」（１０進）として生成することができる（初期選択値は、前サイクルの初期選択値に１を加算した結果である）。デコーダ１１０は、「１０１」のコードを有するデジタル入力信号Dinを受信すると、デコーダ１１０の復号回路１１１は、デジタル入力信号Dinを復号して、対応する復号信号を生成し得る。ただし、デジタル入力信号Dinのコードに対応する１０進値は「５」であるため、イネーブルにする電流源の量は５となる。さらに、指示信号SPの値は、「４」であるため（「３」から「４」にシフトする）、デコーダ１１０の制御回路１１２は、５つの電流源（例えば、電流源C４＿１、C５＿１、C６＿１、C７＿１、C８＿１）を選択して、第４の電流源（例えば、電流源C４＿１）から開始することを可能にするように決定し、図７Ｂに示されるように、期間T２の間、「０００１１１１１」として符号化された制御信号CSを生成することができる。この点、制御信号CSの第４から第８のビット位置に対応する値は「１」であり、これは、第４から第８の電流源（電流源C４＿１、C５＿１、C６＿１、C７＿１、C８＿１など）が、電流出力を提供するためにイネーブルにされることを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T２中に５×Iの電流値を有することができる。

【0037】

期間T３の間、乱数発生器１２０は、変化指示器１３０に「０」の値を有する乱数信号RNSを与えることを想定し、変化指示器１３０は、その値（初期選択値）に対応する指示信号SPを「４」（１０進）として生成することができる（初期選択値は前サイクルの初期選択維持値と同じである）。デコーダ１１０は、「０１０」のコードを有するデジタル入力信号Dinを受信すると、デコーダ１１０の復号回路１１１は、デジタル入力信号Dinを復号して、対応する復号信号を生成し得る。ただし、デジタル入力信号Dinのコードに対応する１０進値は“２”であるため、イネーブルにする電流源の量は２となる。さらに、指示信号SPの値は、「４」である（シフトされない）ため、デコーダ１１０の制御回路１１２は、２つの電流源（例えば、電流源C４＿１、C５＿１）を選択して、第４の電流源（例えば、電流源C４＿１）から開始することを可能にするように決定し、図７Ｂに示されるように、期間T３の間に「０００１１０００」として符号化された制御信号CSを生成するようにしてもよい。この点、制御信号CSの第４から第５のビット位置に対応する値は「１」であり、これは、第４から第５の電流源（電流源C４＿１、C５＿１など）が、電流出力を提供するためにイネーブルにされることを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T３中に２×Iの電流値を有することができる。

【0038】

類似的に、期間T４の間、指示信号SPの値は「４」（シフトされない）である。デコーダ１１０の制御回路１１２は、７つの電流源（例えば、電流源C４＿１、C５＿１、C６＿１、C７＿１、C８＿１、C１＿１、C２＿１）を選択して、第４の電流源（例えば、電流源C４＿１）から開始することを可能にし、図７Ｂに示されるように、期間T４の間、「１１０１１１１１」として符号化された制御信号CSを生成し得る。この点、制御信号CSの第１から第２及び第４から第８のビット位置に対応する値は「１」であり、これは、第１から第２及び第４から第８の電流源（例えば、電流源C１＿１、C２＿１、C４＿１、C５＿１、C６＿１、C７＿１、C８＿１）が、電流出力を提供するためにイネーブルにされることを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T３中に７×Iの電流値を有することができる。

【0039】

類似的に、期間T５の間、指示信号SPの値は「５」（「４」から「５」にシフトする）である。デコーダ１１０の制御回路１１２は、７つの電流源（例えば、電流源C５＿１、C６＿１、C７＿１、C８＿１、C１＿１、C２＿１、C３＿１）を選択して、第５の電流源（例えば、電流源C５＿１）から開始することを可能にするように決定し、図７Ｂに示されるように、期間T５の間、「１１１０１１１１」として符号化された制御信号CSを生成してもよい。この点に関し、制御信号CSの第１から第３及び第５から第８のビット位置に対応する値は「１」であり、これは、第１から第３及び第５から第８の電流源（例えば、電流源C１＿１、C２＿１、C３＿１、C５＿１、C６＿１、C７＿１、C８＿１）が、電流出力を提供するためにイネーブルにされることを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T５中に７×Iの電流値を有することができる。

【0040】

類似的に、期間T６の間、指示信号SPの値は「６」（「５」から「６」にシフトする）である。デコーダ１１０の制御回路１１２は、７つの電流源（例えば、電流源C６＿１、C７＿１、C８＿１、C１＿１、C２＿１、C３＿１、C４＿１）を選択して、第６の電流源（例えば、電流源C６＿１）から開始することを可能にするように決定し、図７Ｂに示されるように、期間T６の間、「１１１１０１１１」として符号化された制御信号CSを生成し得る。この点、制御信号CSの第１から第４及び第６から第８のビット位置に対応する値は「１」であり、これは、第１から第４及び第６から第８の電流源（例えば、電流源C１＿１、C２＿１、C３＿１、C４＿１、C６＿１、C７＿１、C８＿１）が、電流出力を提供するためにイネーブルにされることを意味する。この点に関し、アナログ出力信号Aoutは、例えば、期間T６中に７×Iの電流値を有することができる。

【0041】

また、本発明の実施形態は、上記ランダムシフト法の下で疑似DEM (PDEM)を採用し、制御信号CSのコードにダミービット８１０を追加する。ダミービットは、デジタル入力信号Dinのコードが示すビット位置の１ビット手前に位置しており、ダミービット８１０の値は_“０_”のままである。詳細には、デジタル入力信号Dinのコードに対応する２進（１０進）値が「１１１（７）」であっても、制御信号CSのコードがそれぞれ「１１１０１１１１」及び「１１１０１１１」であることが、図７Bの期間T５及びT６から分かるであろう。すなわち、値「０」のダミービット８１０があるので、制御信号CSのコードは、必ずしも「１」ではない。このようにして、本発明の実施形態の制御信号CSは、ランダムシフトの場合、前段の制御信号CSとなお異なるので、本発明の実施形態は、連続して同じ入力値を有していない。したがって、本実施形態では、PDEM方法は、依然として、ランダムな変化によって、電流源がオンにされる位置を変更するために使用され得、それによって、PDEM方法が効果的でないことを防止する。

【0042】

図１に戻ると、本発明の電流源モジュール１４０は、単次元から多次元への電流源アレイによって実装することができ、各次元は、複数の電流源を含むことができる。乱数信号RNSは、複数の値を含み得る。指示信号SPは、複数の初期選択値を含んでもよい。変化指示器１３０は、指示信号SPの初期選択値が前のサイクルの初期選択値と同じままであるか、または前のサイクルの初期選択値と異なるかを、これらの値に従ってそれぞれ決定し得る。デコーダ１１０は、初期選択値に応じて、電流源アレイの複数の次元のうちの１つを初期選択対象としてそれぞれ決定してもよい。デジタル入力信号Dinは、複数セットのコードを含むことができる。デコーダ１１０は、デジタル入力信号Dinの複数のコードにそれぞれ対応する値（例えば、１０進値）に従って、電流源アレイの複数の次元においてイネーブルにされるべき電流の量を決定し得る。例えば、図７Ａおよび図７Ｂは、本発明の一実施形態による、単次元１×８電流源アレイによって実される。図８Ａ～図８Ｄは、本発明の一実施形態による制御信号の例示的な動作を示す図であり、サーモメーターコード機能のみを有するデジタル－アナログ変換器が、２次元を有する８×８電流源アレイによって実装される。サーモメーターコードは単項コードとも呼ばれる。本実施形態を適用するものは、電流源アレイをより多くの次元に拡張することができ、例えば、３、４、または、さらには５の次元を有する電流源アレイをそのニーズに応じて拡張することができる。

【0043】

図８Ａ～図８Ｄの本実施形態では、図１および図６を同時に参照してもよい。本実施形態は、電流源モジュール１４０が例として２次元を有する電流源アレイ（すなわち、Nが８であり、Mが８であるN×M (８×８）電流源アレイ）をとる。さらに、乱数信号RNSが第１の値および第２の値を含んでもよいことを第１に説明すべきである。指示信号SPは、第１の初期選択値および第２の初期選択値を含んでもよい。変化指示器１３０は、指示信号SPの第１の初期選択値が前のサイクルの第１の初期選択値と同じままであるか、または前のサイクルの第１の初期選択値とは異なるかを、第１の値に従って決定してもよい。変化指示器１３０は、指示信号SPの第２の初期選択値が前のサイクルの第２の初期選択値と同じままであるか、または前のサイクルの第２の初期選択値とは異なるかを、第２の値に従って決定してもよい。

【0044】

本実施形態では、デコーダ１１０は、第１の初期選択値に従って第１の次元におけるこれらの電流源の初期選択対象を決定することができ、すなわち、例えば、行のうちの１つを初期選択対象の列として選択することができる。さらに、デコーダ１１０は、第２の初期選択値に従って、第２の次元における電流源の初期選択オブジェクトを決定することができ、すなわち、例えば、列のうちの１つを初期選択オブジェクトの行として選択することができる。

【0045】

本実施形態では、デジタル入力信号Dinは、第１のグループのコードおよび第２のグループのコードを含むことができる。デコーダ１１０は、デジタル入力信号Dinの第１のグループのコードに対応する値（例えば、１０進値）および第２のグループのコードに対応する値（例えば、１０進値）に従って、イネーブルにされるべき電流源の電流の量を決定し得る。いくつかの実施形態において、第１のグループのコードに対応する値（例えば、１０進値）を使用して、第１の次元においてイネーブルにされるべき電流源の電流の量を制御することができ、第２のグループのコードに対応する値（例えば、１０進値）を使用して、第２の寸法においてイネーブルにされるべき電流源の電流の量を制御する。本発明の実施形態では、他の論理方法も、図８Ａ～図８Ｄの実施形態など、イネーブルにされるべき電流源の電流量を決定するために使用してもよい。

【0046】

本実施形態は、８×８電流源アレイを使用して実装され、常時イネーブルにされる電流源は、また、電流平衡点に近い中間コードを調整するためのオフセットとして追加されてもよい（例えば、半二進および半サーモメーターコードを有するセグメント化DACが使用される場合）。例えば、３２個の電流源がイネーブルであり、他の３２個の電流源がイネーブルでないとき、本実施形態は、さらに、オフセットとして正規イネーブル電流源を有し、生成された電流がちょうど中間値であることを回避し、その結果、１０進コードが中心点により近くなり得る。すなわち、８×８電流源アレイを使用する場合、本実施形態では、追加の常時イネーブルにされる電流源も追加することができるが（限定されないが）、したがって、６４個の電流源の代わりに、６５個の電流源もまた、８×８電流源アレイを実現するために使用することができる。

【0047】

図１、図６及び図８Ａを参照すると、本実施形態は、８×８電流源アレイを例にとる。電流源モジュール１４０は、例えば、図６に示されるように、電流源C１＿１からC８＿８を含んでもよく、電流源C１＿１からC８＿８の各々は、例えば、電流値Iの電流出力を提供するために使用されてもよい。制御信号CSは、コードアレイ６０１のコード情報を含むことができる。本発明の実施形態では、デジタル入力信号Dinから変換されたビット位置のコードを使用することによって、対応する電流源を選択するために、以下に説明する論理方法を使用することができる。上述のように、本実施形態のデジタル入力信号Dinは、第１のグループのコードおよび第２のグループのコードを含む。第１のグループのコードと第２のグループのコードは、２進コードを使用して提示されてもよい。本実施形態の図８Ａ～図８Ｄを説明する便宜のために、第１のグループのコードおよび第２のグループのコードは、本明細書では、行上のビット位置（例えばビット位置D１～F１）の１０進コードおよび列上のビット位置（例えばビット位置D２～F２）の１０進コードにそれぞれ変換される。

【0048】

図８Ａを本実施形態の初期状況としてみると、第１のグループのコードと第２のグループのコードは共に二進コード「０００」である。したがって、行上のビット位置（例えば、ビット位置D１からF１）及び列上のビット位置（例えば、ビット位置D２からF２）の両方とも、１０進コードは常に「００００００００」である。第１のグループのコードでは、行のビット位置D１は最下位ビット(LSB)“０”で、行のビット位置F１は最上位ビット(MSB) “０”である。第２のグループのコードでは、列上のビット位置D２が最下位ビット（LSB）であり、列上のビット位置F２が最上位ビット（MSB）で表される。

【0049】

図８Ｂの第１のグループのコード（二進コード“００１”）は、１０進数“１”に変換されるので、行上のビット位置（例えば、ビット位置D１、D１－１、D１－２～F１）に対する１０進コードは“１０００００００”であり、ビット位置D１は最下位ビット(LSB)“１”であり、ビット位置F１は最上位ビット(MSB) “０”である。

【0050】

一方、図８Ｂの第２のグループのコード（二進コード「０１１」）は、１０進数で「３」に変換されるので、列上のビット位置（例えば、ビット位置D２～F２）に対する１０進コードは、「１１１０００００」である。ビット位置D２の３ビットは“１１１”で、ビット位置D２の最初のビットが最下位ビット（LSB）である。ビット位置F２は最上位ビット（MSB）として表され、“０”になる。

【0051】

コードアレイ６０１において、各行上のビット位置におけるコード及び各列上のビット位置におけるコードは、選択された電流源に対応するために使用される。図８Ａを例にとると、本実施形態では、行上のビット位置におけるコードが予め確認されており、例えば、D１，D１－１，D１－２～F１のビット位置が順番に確認されている。行上のビット位置（例えばビット位置D１）におけるコードが“１”であるとき、それはビット位置D１に対応する列上の全ての電流源がイネーブル（オン）であることを意味する。例えば、図８Ａのビット位置D１からF１は全て“０”であり、従って、図８Ａのコードアレイ６０１は、全列が“１”であることはない。図８Ｂのコードアレイ６０１は、ビット位置D１に対応するコードアレイ６０１の第１列が全て“１”となっている。

【0052】

一方、行上のビット位置（例えば、ビット位置D１－１）におけるコードが「０」の最初の発生であるとき、それは、ビット位置に対応する列上の全ての電流源が、列上のビット位置（例えば、ビット位置D２～F２）におけるコードに従って、部分的にイネーブル（オン）になり、電流源の他の部分がイネーブル（オン）にならないことを意味する。図８Ａのコードアレイ６０１内のビット位置D１に対応する列を参照されたい。列のコードおよび列のビット位置（ビット位置D２からF２）はすべて「０」である。一方、図８Ｂのコードアレイ６０１内のビット位置D１－１に対応する列を参照されたい。列内の最初の３つのコードは「１」であり、列内の残りのコードは「０」である。したがって、列のコードは、D２～F２のビット位置にあるコードとまったく同じである。行のビット位置（例えば、ビット位置D１－２）のコードが“０”の最初の出現でない場合、ビット位置D１－２に対応する複数の列のコードはすべて“０”になる。これは、対応する電流源がイネーブル（オン）になっていないことを意味する。したがって、図８Ａのコードアレイ６０１は、すべての電流源がオンにされないこと、すなわち、図６の電流源がイネーブルにされていないことを示しており、図８Ｂのコードアレイ６０１は、オンにされる必要がある８＋３＝１１個の電流源を示しており、それによって合計１１グループの電流源がオンにされる。

【0053】

本発明の実施形態は、デジタル入力信号Dinによって変換されるビット位置におけるコードを利用することによって、対応する電流源を選択する論理方法を利用する。本実施形態を適用することにより、本発明の実施形態を実現するために、行上のビット位置（例えば、ビット位置D１、D１－１、D１－２）におけるコードが「０」の第１、第２、またはX番目の生起であり、かつ、対応する列内のコードがビット位置D２～F２におけるコードと全く同じであることを選択的に決定することができ、本発明の実施形態を実現するものであって、本実装は上記の論理方法に限定されるものではない。

【0054】

本実施形態に戻り、図８Ｂに示されるように、第１のサイクルにおいて、乱数発生器１２０が、第１の値「０」及び第２の値「０」を有する乱数信号RNSを変化指示器１３０に供給することが想定され、変化指示器１３０が、「１」（１０進）の値（第１の初期選択値）に対応し、かつ「１」（１０進）の値（第２の初期選択値）に対応する指示信号SPを生成することができる。上述のように、デコーダ１１０が、「００１」（例えば、バイナリコード）の値を有する第１のグループのコードおよび「０１１」（例えば、バイナリコード）の値を有する第２のグループのコードを有するデジタル入力信号Dinを受信すると、デコーダ１１０の復号回路１１１は、デジタル入力信号Dinを復号して、対応する復号された信号を生成することができる。イネーブルにする電流源の総数は８＋３＝１１であるため、これに応じて、デジタル入力信号Dinの第１のグループのコードに対応する１０進値は、ある列の８個の電流源のグループがオンになることを示すために「１」であり、デジタル入力信号Dinの第２グループのコードに対応する１０進値は、電流源の３つのグループをオンにしなければならないことを示すために「３」である。更に、指示信号SPの値が「１」（第１初期選択値）及び「１」（第２初期選択値）であるので、デコーダ１１０は、１列目の第１行～第８行の８つの電流源のグループ（電流源C１＿１～C１＿８など）をすべてイネーブルにすることを決定し、２列目の第１行～第３行の電流源をイネーブルにすることを決定してもよい。すなわち、３つの電流源（例えば、電流源C２＿１からC２＿３）が選択され、第２列内の第１の電流源からのスタートを可能にして、図８Ｂに示されるように、第１のサイクルの間、コードアレイ６０１に対応する制御信号CSを生成する。

【0055】

この点に関し、本実施形態では、第１のグループのコードの行のビット位置D１に対応する値は「１」であり、これは、電流出力を提供するために、１列目の１番目から８番目の電流源（例えば、電流源C１＿１からC１＿８）をイネーブルにすることを表す。さらに、第２のグループのコードの列のビット位置D２に対応する値は“１１１”であり、これは、電流出力を提供するために、２列目の１番目から３番目の電流源（例えば、電流源C２＿１からC２＿３）をイネーブルにすることを意味する。このようにして、アナログ出力信号Aoutは、例えば、最初のサイクルの間に１１×Iの電流値を有することができ、加算された定常的にイネーブルな電流源の第６５のグループが計算のために組み合わされた場合、全電流値は、１１×I＋I＝１２×Iである。

【0056】

次に、図１及び図８Ｃを参照する。図８Ｃに示されるように、第２のサイクルでは、乱数発生器１２０は、第１の値が「０」であり、第２の値が「１」である乱数信号RNSを変化指標１３０に供給すると想定するので、変化指示器１３０は、「１」（１０進数）の値（第１の初期選択値）に対応し、かつ、「２」（１０進数）の値（第２の初期選択値）に対応する指示信号SPを生成する。デコーダ１１０は、「００１」の値を有する第１のグループのコードおよび「０１１」の値を有する第２のグループのコードを有するデジタル入力信号Dinを受信すると、デコーダ１１０の復号回路１１１は、デジタル入力信号Dinを復号して、対応する復号された信号を生成し得る。本実施形態では、デジタル入力信号Dinの第１のグループのコードに対応する１０進値が「１」であることは、全列内の８個の電流源のグループがオンにされていることを示し、デジタル入力信号Dinの第２のグループのコードに対応する１０進値が「３」であることは、電流源の３つのグループがオンにされていることを示す。さらに、指示信号SPの値が「１」（第１の初期選択値）および「２」（第２の初期選択値）であるので、デコーダ１１０は、第１列内のすべての電流源（例えば、電流源C１＿１からC１＿８）をイネーブルにし、３つの電流源（電流源C２＿２～C２＿４など）が選択されて、第２行および第２列内の電流源から始動することを可能にし（例えば、第１のグループのコード内の行のビット位置D１‘の次のビット位置からの対応する電流源と、前述のセグメント機構を介して第２のグループのコード内の列のビット位置D２’によってマークされた対応する電流源とをイネーブルにし）、これにより、図８Ｃに示すように、第２サイクル中にコードアレイ６０２に対応する制御信号CSを生成する。

【0057】

この点に関し、本実施形態では、第１のグループのコード内の行のビット位置D１‘に対応する値は“１”であり、第１のグループのコード内の行のビット位置F１’に対応する値“０”は同じ位置に保たれる（乱数信号RNSの第１の値が“０”であるため）。したがって、１番目の列を表す１番目から８番目の電流源（たとえば、電流源C１＿１～C１＿８）は、電流出力を提供するためにイネーブルになる。本実施形態では、第２のグループのコードの列の第２列目～第４列目のビット位置D２‘に対応する値が「１」であり、第２のグループのコードの列の第８行目のビット位置に元のプリセット値「０」（図８Ｂのビット位置F２に示すように）が、図８Ｃの第２のグループのコードの列の第１行目のビット位置F２’に周期的にシフトされる（乱数信号RNSの第２の値が「１」であるため）。したがって、２番目の列を表す２番目から４番目の電流源（例えば、電流源C２＿２～C２＿４）は、電流出力を提供するためにイネーブルになる。このようにして、アナログ出力信号Aoutは、例えば、第２のサイクルの間に１１×Iの電流値を有することができるが、図８Ｂと比較して異なる位置の電流源によって提供され、付加された（ただし、限定されないが）常時イネーブルにされた電流源の第６５のグループが計算のために組み合わされた場合、全電流値は１１×I＋I＝１２×Iである。

【0058】

あるいは、図１および図８Ｄを参照する。図８Ｄに示すように、第２のサイクルでは、乱数発生器１２０は、変化指示器１３０に対して、第１の値「１」及び第２の値「０」の乱数信号RNSを提供し、変化指示器１３０は、「２」（１０進数）の値（第１初期選択値）及び「１」（１０進数）の値（第２初期選択値）に対応する指示信号SPを生成することができる。デコーダ１１０は、「００１」の値を有する第１のグループのコードおよび「０１１」の値を有する第２のグループのコードを有するデジタル入力信号Dinを受信すると、デコーダ１１０の復号回路１１１は、デジタル入力信号Dinを復号して、対応する復号された信号を生成し得る。本実施形態では、デジタル入力信号Dinの第１のグループのコードに対応する１０進値は「１」であり、これは、８個の電流源のグループの全体の列がオンになることになることを意味し、デジタル入力信号Dinの第２のグループのコードに対応する１０進値は、「３」であり、電流源の３つのグループがオンになることを示す。さらに、指示信号SPの値は、「２」（第１の初期選択値）および「１」（第２の初期選択値）であるので、デコーダ１１０は、第２列のすべての電流源（例えば、電流源C２＿１～C２＿８）がすべてイネーブルにされ、第３列の第１～第３行の電流源が制御されてイネーブルにされるように決定することができる。すなわち、３つの電流源（例えば、電流源C３＿１～C３＿３）が選択されて、第３列の第１の電流源からのスタートを可能にして、図８Ｄに示されるように、コードアレイ６０３に対応する制御信号CSを第２のサイクルの間に生成する。

【0059】

この点に関し、本実施形態では、第１のグループのコード内の行の第２の列のビット位置D１“に対応する値は「１」であり、第１のグループのコード内の行の第８の列のビット位置における元のプリセット値「０」（図８Ａに示すようにビット位置F１）は、図８Ｄの第１のグループのコード内の行の第１の列のビット位置F１2”に周期的にシフトされる（乱数信号RNSの第１の値が「１」であるため）。したがって、２番目の列を表す１番目から８番目の電流源（たとえば、電流源C２＿１～C２＿８）が電流出力を提供するためにイネーブルになる。さらに、第２のグループのコードにおける列の第１～第３の行のビット位置D２”に対応する値は、全て“１”であり、第２のグループのコードにおける列のビット位置F２”に対応する値“０”は、同じ位置に保たれる（乱数信号RNSの第２の値が“０”であるため）。したがって、３番目の列を表す１番目から３番目の電流源（電流源C３＿１～C３＿３など）は、電流出力を提供するためにイネーブルになる。このようにして、アナログ出力信号Aoutは、例えば、第２のサイクルの間に１１Iの電流値を有することができるが、図８Ｂおよび図８Ｃと比較して異なる位置の電流源によって提供され、追加された定常的にイネーブルにされる電流源の第６５のグループが、計算のために組み合わされる（設計に依存し、限定されない）場合、全電流値は、１１×I＋I＝１２×Iである。

【0060】

要約すると、本発明のデジタル－アナログ変換器およびその動作方法は、乱数信号を使用して、変化指示器を介して、指示信号を生成してもよく、また、デコーダを介して、デジタル入力信号および指示信号に従って、対応する制御を生成してもよく、それにより、複数の電流源のうちの少なくとも１つを、時間（動作サイクル）にわたるランダムシフト選択方法で可能にしてもよい。したがって、本発明のデジタル－アナログ変換器によって生成されるアナログ出力信号は、INLおよびSFDRにおいてより良好な性能を有し得る。

【0061】

本発明は、実施形態とともに上記に開示されたが、本発明を限定する意図はない。技術分野の通常の知識を有する当業者は、本発明の精神及び範囲から逸脱することなく、若干の変更及び修正を行うことができる。したがって、本発明の保護範囲は、添付の特許請求の範囲によって決定されなければならない。

【産業上の利用可能性】

【0062】

本発明におけるデジタル－アナログ変換器およびその動作方法は、デジタル－アナログ変換の分野に適用することができる。

【符号の説明】

【0063】

１００ デジタル－アナログ変換器
１１０ デコーダ
１１１ 復号回路
１１２ 制御回路
１２０ 乱数発生器
１３０ 変化指示器
１３１＿P、１３１＿１－１３１＿（P－１) D型フリップフロップ
１４０ 電流源モジュール
Din デジタル入力信号
CS 制御信号
RS リセット信号
RNS 乱数信号
RNS＿P クロック信号
SP 指示信号
Aout アナログ出力信号
CLK クロック信号
RE リセット端子
S２１０-S２５０ ステップ
３１０－１－３１０－８ シフトレジスタ
３２０ 論理ゲート
５１０,５２０ 矢印
６０１, ６０２、６０３：コードアレイ
８１０ ダミービット
D１-D７ 出力端子
IN 入力端子
OUT 出力端子
CK クロック入力端子
SET 設定端子
EN＿１-EN_P 出力信号
T１、T２、T３、T４、T５、T６、T１１-T１４ 期間
C１＿１～CM＿N、C２＿１～C２＿N、C３＿１～C３＿３、C４＿１、C５＿１、C６＿１、C７＿１、C８＿１、C８＿８ 電流源
D１～F１、D２～F２、D１'、D２'、F１'、F２'、D１”、D２”、F１”、F２” ビット位置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図8A】

【図8B】

【図8C】

【図8D】