(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-26
(45)【発行日】2024-09-03
(54)【発明の名称】半導体装置の製造方法
(51)【国際特許分類】
H01L 21/60 20060101AFI20240827BHJP
H01L 25/07 20060101ALI20240827BHJP
H01L 25/065 20230101ALI20240827BHJP
H01L 25/18 20230101ALI20240827BHJP
【ＦＩ】
H01L21/60 311Q
H01L25/08 B
【請求項の数】
15
(21)【出願番号】P 2020102478
(22)【出願日】2020-06-12
(65)【公開番号】P2021197430
(43)【公開日】2021-12-27
【審査請求日】2023-04-14
(73)【特許権者】
【識別番号】000004455
【氏名又は名称】株式会社レゾナック
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100128381
【弁理士】
【氏名又は名称】清水 義憲
(74)【代理人】
【識別番号】100169454
【弁理士】
【氏名又は名称】平野 裕之
(74)【代理人】
【識別番号】100136722
【弁理士】
【氏名又は名称】▲高▼木 邦夫
(72)【発明者】
【氏名】米田 聡
(72)【発明者】
【氏名】柴田 智章
(72)【発明者】
【氏名】小野関 仁
(72)【発明者】
【氏名】鈴木 直也
(72)【発明者】
【氏名】野中 敏央
【審査官】堀江 義隆
(56)【参考文献】
【文献】特開２０１７－１５２６０２（ＪＰ，Ａ）
【文献】国際公開第２０１４／１９６１０５（ＷＯ，Ａ１）
【文献】特開２０１８－０１２７５２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／６０
Ｈ０１Ｌ ２５／０６５
Ｈ０１Ｌ ２５／０７
Ｈ０１Ｌ ２５／１８
(57)【特許請求の範囲】
【請求項1】
第１基板本体と、該第１基板本体の一面に設けられた第１絶縁膜及び第１電極とを有する第１半導体基板を準備する工程と、第２基板本体と、該第２基板本体の一面に設けられた第２絶縁膜及び複数の第２電極とを有する第２半導体基板を準備する工程と、
前記第１半導体基板の前記一面側及び前記第２半導体基板の前記一面側の少なくとも一方を研磨する工程と、
前記第２半導体基板を個片化し、前記第２絶縁膜に対応する絶縁膜部分と少なくとも１つの前記第２電極とをそれぞれが備えた複数の半導体チップを取得する工程と、
前記第１半導体基板の前記第１電極に対して前記複数の半導体チップの内の少なくとも１つの半導体チップの前記第２電極の位置合わせを行う工程と、
前記第１半導体基板の前記第１絶縁膜と前記半導体チップの前記絶縁膜部分とを互いに貼り合わせる工程と、
前記第１半導体基板の前記第１電極と前記半導体チップの前記第２電極とを接合する工程と、を備え、
前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方の絶縁膜が有機材料を含む、
半導体装置の製造方法。
【請求項2】
前記研磨する工程において、前記第１電極の表面が前記第１絶縁膜の表面と同等の高さとなる又は前記第１絶縁膜の表面に対して凹んだ位置となるようにＣＭＰ法を用いて前記第１半導体基板の前記一面側を研磨する、請求項１に記載の半導体装置の製造方法。
【請求項3】
前記研磨する工程において、前記複数の第２電極の各表面が前記第２絶縁膜の表面と同等の高さとなる又は前記第２絶縁膜の表面に対して凹んだ位置となるようにＣＭＰ法を用いて前記第２半導体基板の前記一面側を研磨する、請求項１又は２に記載の半導体装置の製造方法。
【請求項4】
前記貼り合わせる工程において、前記半導体チップと前記第１半導体基板との温度差が１０℃以内となる温度、又は常温で、前記半導体チップの前記絶縁膜部分を前記第１半導体基板の前記第１絶縁膜に接合する、請求項１～３の何れか一項に記載の半導体装置の製造方法。
【請求項5】
前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方に含まれる前記有機材料の弾性率が７．０ＧＰａ以下である、請求項１～４の何れか一項に記載の半導体装置の製造方法。
【請求項6】
前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方に含まれる前記有機材料の熱膨張係数は７０ｐｐｍ／ｋ以下である、請求項１～５の何れか一項に記載の半導体装置の製造方法。
【請求項7】
前記第２絶縁膜に含まれる前記有機材料は、前記第２電極を構成する金属材料の研磨レートの５倍以下の研磨レートを有する、請求項１～６の何れか一項に記載の半導体装置の製造方法。
【請求項8】
前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方に含まれる前記有機材料は、ポリイミド、ポリイミド前駆体、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又はＰＢＯ前駆体を含む、請求項１～７の何れか一項に記載の半導体装置の製造方法。
【請求項9】
前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方に含まれる前記有機材料は、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又はＰＢＯ前駆体を含む、
請求項１～７の何れか一項に記載の半導体装置の製造方法。
【請求項10】
前記第１絶縁膜及び前記第２絶縁膜の少なくとも一方に含まれる前記有機材料は、感光性樹脂、熱硬化性の非導電性フィルム、又は熱硬化性樹脂を含む、請求項１～７の何れか一項に記載の半導体装置の製造方法。
【請求項11】
前記第２絶縁膜の厚さは、前記第１絶縁膜の厚さよりも厚い、請求項１～１０の何れか一項に記載の半導体装置の製造方法。
【請求項12】
前記第２絶縁膜の厚さは、前記第１絶縁膜の厚さよりも薄い、請求項１～１０の何れか一項に記載の半導体装置の製造方法。
【請求項13】
前記貼り合わせる工程の後に、前記接合する工程を行う、
請求項１～１２の何れか一項に記載の半導体装置の製造方法。
【請求項14】
前記研磨する工程では、前記第２半導体基板の前記一面側が研磨され、
前記半導体チップを取得する工程では、前記研磨された第２半導体基板が個片化される、
請求項１～１３の何れか一項に記載の半導体装置の製造方法。
【請求項15】
前記第１基板本体の前記一面に複数の導電性ピラーを形成する工程を更に備え、
前記複数の導電性ピラーは、前記第１基板本体の前記一面において前記半導体チップが取り付けられる領域とは異なる領域に形成される、
請求項１～１４の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置の製造方法に関し、より詳しくは、個片化された半導体チップを半導体基板（別の半導体チップ又は半導体ウェハー等）に接合する半導体装置の製造方法に関する。
【背景技術】
【0002】
近年、ＬＳＩの集積度を向上させるために三次元実装が検討されている。非特許文献１には、半導体チップの三次元実装の一例が開示されている。
【先行技術文献】
【非特許文献】
【0003】
【文献】F.C. Chen et al., “Systemon Integrated Chips(SoIC TM) for 3D Heterogeneous Integration”,2019 IEEE 69th Electronic Components and Technology Conference (ECTC),p.594-599(2019)
【発明の概要】
【発明が解決しようとする課題】
【0004】
このような半導体チップの三次元実装を行う場合において、デバイス同士の配線の微細接合及び接合時の位置ずれ防止のため、Wafer-to-Wafer（Ｗ２Ｗ）接合に用いられるハイブリッドボンディング技術を使うことが検討されている。しかしながら、半導体チップの三次元実装を行う場合、Ｗ２Ｗと異なり、半導体チップへの個片化を行う工程により異物（切断破片）が発生することがあり、この異物が半導体チップ等の接合界面（ハイブリッドボンディングの絶縁膜）に付着してしまう虞がある。この絶縁膜には酸化シリコン（ＳｉＯ２）等の無機材料が一般的に用いられているが、硬い材料であることから、付着した異物が絶縁膜に大きな空隙、例えば異物高さの１０００倍近い直径の空隙を接合界面方向に生じさせてしまう。このため、Ｗ２Ｗに用いられているハイブリッドボンディング技術を単に半導体チップの三次元実装に適用しても、このような空隙により接合不良を引き起こしてしまう虞がある。一方、これらの接合不良を防ぐために高い清浄度を持つクリーンルーム及び装置を利用する場合、クレームルーム等に対する設備投資により多額の費用が必要となる。
【0005】
そこで、本発明は、半導体チップの三次元実装を行う場合において、半導体チップの微細接合を行いつつ接合不良を低減する方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一側面に係る半導体装置の製造方法は、第１基板本体と、該第１基板本体の一面に設けられた第１絶縁膜及び第１電極とを有する第１半導体基板を準備する工程と、第２基板本体と、該第２基板本体の一面に設けられた第２絶縁膜及び複数の第２電極とを有する第２半導体基板を準備する工程と、第１半導体基板の一面側及び第２半導体基板の一面側の少なくとも一方を研磨する工程と、第２半導体基板を個片化し、第２絶縁膜に対応する絶縁膜部分と少なくとも１つの第２電極とをそれぞれが備えた複数の半導体チップを取得する工程と、第１半導体基板の第１電極に対して複数の半導体チップの内の少なくとも１つの半導体チップの第２電極の位置合わせを行う工程と、第１半導体基板の第１絶縁膜と半導体チップの絶縁膜部分とを互いに貼り合わせる工程と、第１半導体基板の第１電極と半導体チップの第２電極とを接合する工程と、を備える。この製造方法では、第１絶縁膜及び第２絶縁膜の少なくとも一方の絶縁膜が有機材料を含む。
【0007】
上記製造方法では、第１半導体基板の絶縁膜及び第２半導体基板（半導体チップ）の絶縁膜の少なくとも一方の絶縁膜が有機材料を含んで構成されている。有機材料は一般的に無機材料よりも弾性率が低く、このような柔らかい材料をハイブリッドボンディングの絶縁膜に用いることにより、半導体チップへの個片化の際のダイシングによって発生する異物が絶縁膜に付着しても、異物周辺の絶縁膜が容易に変形し、絶縁膜に大きな空隙を生じさせることなく異物を有機材料内に包含させることができる。すなわち、有機材料を含む絶縁膜によって異物の影響を抑えることが可能となる。よって、上記製造方法によれば、半導体チップの微細接合を行いつつ、接合不良を低減することができる。なお、この製造方法によれば、これに限定されるものではないが、上記方法によって接合不良を低減できるため、接合不良を防ぐための高い清浄度を持つクリーンルーム及び装置を利用しなくてもよくなり、上述した半導体装置の製造場所の限定が緩やかになる。
【0008】
上記製造方法では、研磨する工程において、第１電極の表面が第１絶縁膜の表面と同等の高さとなる又は第１絶縁膜の表面に対して凹んだ位置となるようにＣＭＰ法を用いて第１半導体基板の一面側を研磨してもよい。また、研磨する工程において、複数の第２電極の各表面が第２絶縁膜の表面と同等の高さとなる又は第２絶縁膜の表面に対して凹んだ位置となるようにＣＭＰ法を用いて第２半導体基板の一面側を研磨してもよい。このような研磨を行うことにより、絶縁膜を貼り合わせる工程において、第１電極と第２電極とが先に接触してしまうことを防止して、第１半導体基板の第１絶縁膜と半導体チップの絶縁膜部分とを互いに貼り合わせる工程をより確実に実行することができる。
【0009】
上記製造方法では、貼り合わせる工程において、半導体チップと第１半導体基板との温度差が１０℃以内となる温度、又は常温で、半導体チップの絶縁膜部分を第１半導体基板の第１絶縁膜に接合してもよい。この場合、位置ずれを抑制しつつ、半導体チップを第１半導体基板に接合することができる。また、第１半導体基板の第１絶縁膜と半導体チップの絶縁膜部分とが異なる材料であっても接合することが可能となる。
【0010】
上記製造方法では、第１絶縁膜及び第２絶縁膜の少なくとも一方に含まれる有機材料の弾性率は７．０ＧＰａ以下であってもよい。この場合、半導体チップへの個片化時のダイシングによって発生した異物が接合界面に付着しても、大きな空隙を生じさせることなく、これら異物を有機材料内により確実に包含させて、接合不良を更に低減することができる。上記の有機材料の弾性率は、好ましくは５．０ＧＰａ以下であり、更に好ましくは２．０ＧＰａ以下である。なお、ここでいう弾性率はヤング率を意味する。
【0011】
上記製造方法では、第１絶縁膜及び第２絶縁膜の少なくとも一方に含まれる有機材料の厚さ方向の熱膨張係数は７０ｐｐｍ/ｋ以下であってもよく、さらに好ましくは５０ｐｐｍ/ｋ以下であってもよい。この場合、有機材料の熱膨張係数が第１電極及び第２電極の熱膨張係数と同等又は近いものとなり、熱が加えられた際に、絶縁層と電極との熱膨張の差が近しくなり、接合不良を更に低減することができる。なお、ここで規定する有機材料は、上述した弾性率を有したものであってもよいし、上述した弾性率とは異なる弾性率を有したものであってもよい。
【0012】
上記製造方法では、第２絶縁膜に含まれる有機材料は、第２電極を構成する金属材料の研磨レートの５倍以下の研磨レートを有してもよい。例えば、第２電極を構成する金属材料の研磨レートが５０ｎｍ／ｍｉｎである場合、第２絶縁膜に含まれる有機材料の研磨レートは、２００ｎｍ／ｍｉｎ以下（４倍以下）であることが好ましく、１００ｎｍ／ｍｉｎ以下（２倍以下）であることが更に好ましく、５０ｎｍ／ｍｉｎ以下（同等以下）であることがより一層好ましい。このような研磨レートの関係にある場合、有機材料を含む第２絶縁膜と第２電極とを研磨する作業を行い易くなり、研磨工程を簡略化することができる。なお、第１絶縁膜と第１電極との研磨レートの関係が上記と同様であってもよい。
【0013】
上記製造方法では、第１絶縁膜及び第２絶縁膜の少なくとも一方に含まれる有機材料は、ポリイミド、ポリイミド前駆体（例えばポリイミアミックエステル又はポリアミック酸）、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又はＰＢＯ前駆体を含んでもよい。また、第１絶縁膜及び第２絶縁膜の少なくとも一方に含まれる有機材料は、感光性樹脂、熱硬化性の非導電性フィルム、又は熱硬化性樹脂を含んでもよい。感光性樹脂を用いた場合、接続電極の作製工程を簡略化することが可能である。また、熱硬化性の非導電性フィルムを用いた場合は、絶縁層の作製時の工程にかかる時間を短縮することが可能である。
【0014】
上記製造方法では、第２絶縁膜の厚さは、第１絶縁膜の厚さよりも厚くてもよい。この場合、半導体チップへの個片化時又はチップ実装時に接合界面に付着する異物の多くを第２絶縁膜によって包含することができ、接合不良をより一層低減することができる。一方、 第２絶縁膜の厚さは、第１絶縁膜の厚さよりも薄くてもよい。この場合、実装される半導体チップの低背化を図ることができる。なお、第１絶縁膜及び第２絶縁膜の厚さは、対応する電極の高さに応じて決定されてもよい。
【発明の効果】
【0015】
本発明によれば、半導体チップの三次元実装を行う場合において、半導体チップの微細接合を行いつつ接合不良を低減する方法を提供することができる。
【図面の簡単な説明】
【0016】
【発明を実施するための形態】
【0017】
以下、図面を参照しながら本発明に係る実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一の符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
【0018】
（半導体装置の構成）
図１は、本実施形態に係る製造方法によって製造される半導体装置の一例を模式的に示す断面図である。図１に示すように、半導体装置１は、例えば半導体パッケージの一例であり、第１半導体チップ１０（第１半導体基板）、第２半導体チップ２０（半導体チップ）、ピラー部３０、再配線層４０、基板５０、及び、回路基板６０を備えている。
図１は、本実施形態に係る製造方法によって製造される半導体装置の一例を模式的に示す断面図である。図１に示すように、半導体装置１は、例えば半導体パッケージの一例であり、第１半導体チップ１０（第１半導体基板）、第２半導体チップ２０（半導体チップ）、ピラー部３０、再配線層４０、基板５０、及び、回路基板６０を備えている。
【0019】
第１半導体チップ１０は、例えばＬＳＩ（Large scale IntegratedCircuit:大規模集積回路）チップ又はＣＭＯＳ（Complementary Metal OxideSemiconductor）センサ等の半導体チップであり、第２半導体チップ２０が縦方向（高さ方向の下方）に実装された三次元実装構造になっている。第２半導体チップ２０は、例えばＬＳＩ又はメモリ等の半導体チップであり、第１半導体チップ１０よりも平面視における面積が小さいチップ部品である。第２半導体チップ２０は、第１半導体チップ１０の裏面にChip-to-Chip（Ｃ２Ｃ）接合されている。第１半導体チップ１０と第２半導体チップ２０とは、詳細を後述するハイブリッドボンディングにより、それぞれの端子電極とその周りの絶縁膜同士が強固且つ位置ズレせずに微細接合されている。
【0020】
ピラー部３０は、例えば銅（Ｃｕ）から形成された複数のピラー３１が樹脂３２によって封止されている接続部である。複数のピラー３１は、ピラー部３０の上面から下面に向けて延在する導電性部材であり、例えば直径３μｍ以上２０μｍ以下（一例では直径５μｍ）の円柱形状を呈し、各ピラー３１間の中心ピッチが１５μｍ以下となるように配置されてもよい。複数のピラー３１は、第１半導体チップ１０の下側の端子電極と再配線層４０の上側の端子電極とをフリップチップ接続する。ピラー部３０を用いることにより、半導体装置１では、ＴＭＶ（Through mold via）と呼ばれるモールドに穴明けして半田接続する技術を使用せずに接続電極を形成することができる。ピラー部３０は、例えば第２半導体チップ２０と同程度の厚みを有し、第２半導体チップ２０の水平方向の横側に配置される。なお、ピラー部３０に代えて複数の半田ボールから当該部分が構成されてもよく、半田ボールによって第１半導体チップ１０の下側の端子電極と再配線層４０の上側の端子電極とを電気的に接続する構成であってもよい。
【0021】
再配線層４０は、パッケージ基板の機能である端子ピッチ変換の機能を有する配線層であり、第２半導体チップ２０の下側の絶縁膜上及びピラー部３０の下面上にポリイミド及び銅配線等で再配線パターンを形成した層である。再配線層４０は、第１半導体チップ１０及び第２半導体チップ２０等を上下反転した状態で形成される（図４の（ｄ）参照）。再配線層４０は、第２半導体チップ２０の下面の端子電極及びピラー部３０を介した第１半導体チップ１０の端子電極を、基板５０の端子電極に電気的に接続する。基板５０の端子ピッチは、第１半導体チップ１０（ピラー３１）及び第２半導体チップ２０の端子ピッチよりも広くなっている。なお、基板５０上には、各種の電子部品５１が実装されていてもよい。また、再配線層４０と基板５０との端子ピッチに大きな開きがある場合はここに無機インターポーザ―等を使用して再配線層４０と基板５０との電気的接続をとってもよい。
【0022】
回路基板６０は、第１半導体チップ１０及び第２半導体チップ２０をその上に搭載し、第１半導体チップ１０、第２半導体チップ２０及び電子部品５１等に接続された基板５０に電気的に接続される複数の貫通電極を内部に有する基板である。回路基板６０では、これら貫通電極により、第１半導体チップ１０及び第２半導体チップの各端子電極が回路基板６０の裏面に設けられた端子電極６１に電気的に接続される。
【0023】
（半導体装置の製造方法）
次に、半導体装置１の製造方法について、図２～図４を参照して、説明する。図２は、図１に示す半導体装置を製造するための方法を順に示す図である。図３は、図２に示す半導体装置の製造方法における接合方法（ハイブリッドボンディング）をより詳細に示す図である。図４は、図１に示す半導体装置を製造するための方法であり、図２に示す工程の後の工程を順に示す図である。
次に、半導体装置１の製造方法について、図２～図４を参照して、説明する。図２は、図１に示す半導体装置を製造するための方法を順に示す図である。図３は、図２に示す半導体装置の製造方法における接合方法（ハイブリッドボンディング）をより詳細に示す図である。図４は、図１に示す半導体装置を製造するための方法であり、図２に示す工程の後の工程を順に示す図である。
【0024】
半導体装置１は、例えば、以下の工程（ａ）～工程（ｐ）を経て製造することができる。
（ａ）第１半導体チップ１０に対応する第１半導体基板１００を準備する工程。
（ｂ）第２半導体チップ２０に対応する第２半導体基板２００を準備する工程。
（ｃ）第１半導体基板１００を研磨する工程。
（ｄ）第２半導体基板２００を研磨する工程。
（ｅ）第２半導体基板２００を個片化し、複数の半導体チップ２０５を取得する工程。
（ｆ）第１半導体基板１００の端子電極１０３に対して複数の半導体チップ２０５それぞれの端子電極２０３の位置合わせを行う工程。
（ｇ）第１半導体基板１００の絶縁膜１０２と複数の半導体チップ２０５の各絶縁膜部分２０２ｂとを互いに貼り合わせる工程（図３の（ｂ）参照）。
（ｈ）第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５それぞれの端子電極２０３とを接合する工程（図３の（ｃ）参照）。
（ｉ）第１半導体基板１００の接続面上であって複数の半導体チップ２０５の間に複数のピラー３００（ピラー３１に対応）を形成する工程。
（ｊ）半導体チップ２０５とピラー３００とを覆うように、第１半導体基板１００の接続面上に樹脂３０１をモールドして半製品Ｍ１を取得する工程。
（ｋ）工程（ｊ）でモールドがされた半製品Ｍ１の上方を研削して薄化し、半製品Ｍ２を取得する工程。
（ｍ）工程（ｋ）で薄化された半製品Ｍ２に再配線層４０に対応する配線層４００を形成する工程。
（ｎ）工程（ｍ）で配線層４００が形成された半製品Ｍ３を各半導体装置１となるように切断線Ａに沿って切断する工程。
（ｐ）工程（ｎ）で個体化された半導体装置１ａを反転して基板５０及び回路基板６０上に設置する工程（図１参照）。
（ａ）第１半導体チップ１０に対応する第１半導体基板１００を準備する工程。
（ｂ）第２半導体チップ２０に対応する第２半導体基板２００を準備する工程。
（ｃ）第１半導体基板１００を研磨する工程。
（ｄ）第２半導体基板２００を研磨する工程。
（ｅ）第２半導体基板２００を個片化し、複数の半導体チップ２０５を取得する工程。
（ｆ）第１半導体基板１００の端子電極１０３に対して複数の半導体チップ２０５それぞれの端子電極２０３の位置合わせを行う工程。
（ｇ）第１半導体基板１００の絶縁膜１０２と複数の半導体チップ２０５の各絶縁膜部分２０２ｂとを互いに貼り合わせる工程（図３の（ｂ）参照）。
（ｈ）第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５それぞれの端子電極２０３とを接合する工程（図３の（ｃ）参照）。
（ｉ）第１半導体基板１００の接続面上であって複数の半導体チップ２０５の間に複数のピラー３００（ピラー３１に対応）を形成する工程。
（ｊ）半導体チップ２０５とピラー３００とを覆うように、第１半導体基板１００の接続面上に樹脂３０１をモールドして半製品Ｍ１を取得する工程。
（ｋ）工程（ｊ）でモールドがされた半製品Ｍ１の上方を研削して薄化し、半製品Ｍ２を取得する工程。
（ｍ）工程（ｋ）で薄化された半製品Ｍ２に再配線層４０に対応する配線層４００を形成する工程。
（ｎ）工程（ｍ）で配線層４００が形成された半製品Ｍ３を各半導体装置１となるように切断線Ａに沿って切断する工程。
（ｐ）工程（ｎ）で個体化された半導体装置１ａを反転して基板５０及び回路基板６０上に設置する工程（図１参照）。
【0025】
［工程（ａ）及び工程（ｂ）］
工程（ａ）は、複数の第１半導体チップ１０に対応し、半導体素子及びそれらを接続する配線などからなる集積回路が形成されたシリコン基板である第１半導体基板１００を準備する工程である。工程（ａ）では、図２の（ａ）に示すように、シリコン等からなる第１基板本体１０１の一面１０１ａに、銅又はアルミニウム等からなる複数の端子電極１０３（第１電極）を所定の間隔で設けると共に有機材料からなる絶縁膜１０２（第１絶縁膜）を設ける。絶縁膜１０２を第１基板本体１０１の一面１０１ａ上に設けてから、複数の端子電極１０３を設けてもよいし、複数の端子電極１０３を第１基板本体１０１の一面１０１ａに設けてから絶縁膜１０２を設けてもよい。なお、複数の端子電極１０３の間には、後述する工程でピラー３００を形成するため、所定の間隔が設けられており、その間にはピラー３００に接続される別の端子電極（不図示）が形成されている。
工程（ａ）は、複数の第１半導体チップ１０に対応し、半導体素子及びそれらを接続する配線などからなる集積回路が形成されたシリコン基板である第１半導体基板１００を準備する工程である。工程（ａ）では、図２の（ａ）に示すように、シリコン等からなる第１基板本体１０１の一面１０１ａに、銅又はアルミニウム等からなる複数の端子電極１０３（第１電極）を所定の間隔で設けると共に有機材料からなる絶縁膜１０２（第１絶縁膜）を設ける。絶縁膜１０２を第１基板本体１０１の一面１０１ａ上に設けてから、複数の端子電極１０３を設けてもよいし、複数の端子電極１０３を第１基板本体１０１の一面１０１ａに設けてから絶縁膜１０２を設けてもよい。なお、複数の端子電極１０３の間には、後述する工程でピラー３００を形成するため、所定の間隔が設けられており、その間にはピラー３００に接続される別の端子電極（不図示）が形成されている。
【0026】
工程（ｂ）は、複数の第２半導体チップ２０に対応し、半導体素子及びそれらを接続する配線などからなる集積回路が形成されたシリコン基板である第２半導体基板２００を準備する工程である。工程（ｂ）では、図２の（ａ）に示すように、シリコン等からなる第２基板本体２０１の一面２０１ａ上に、銅又はアルミニウム等からなる複数の端子電極２０３（複数の第２電極）を連続的に設けると共に有機材料からなる絶縁膜２０２（第２絶縁膜）を設ける。絶縁膜２０２を第２基板本体２０１の一面２０１ａ上に設けてから複数の端子電極２０３を設けてもよいし、複数の端子電極２０３を第２基板本体２０１の一面２０１ａに設けてから絶縁膜２０２を設けてもよい。
【0027】
工程（ａ）及び工程（ｂ）で用いられる絶縁膜１０２及び２０２は、上述したように、有機材料から構成されている。この有機材料は、例えばポリイミド、ポリイミド前駆体（例えばポリイミアミックエステル又はポリアミック酸）、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又はＰＢＯ前駆体を含んで構成されており、酸化シリコン（ＳｉＯ２）等の無機材料に比べて低い弾性率を有している。絶縁膜１０２及び２０２を構成する有機材料の弾性率は、例えば７．０ＧＰａ以下であり、好ましくは５．０ＧＰａ以下又は３．０ＧＰａ以下であり、更に好ましくは２．０ＧＰａ以下又は１．５ＧＰａ以下である。なお、ここでいう弾性率はヤング率を意味する。
【0028】
また、絶縁膜１０２及び２０２を構成する有機材料は、その熱膨張係数が７０ｐｐｍ／ｋ以下であることが好ましく、さらに好ましくは５０ｐｐｍ／ｋ以下であってもよい。
【0029】
さらに、絶縁膜１０２及び２０２を構成する有機材料は、対応する端子電極１０３又は２０３を構成する金属材料（例えば銅又はアルミニウム）の研磨レートの５倍以下の研磨レートを有してもよい。例えば、端子電極１０３又は２０３を構成する金属材料が銅であり、その研磨レートが５０ｎｍ／ｍｉｎの場合、絶縁膜１０２及び２０２を構成する有機材料の研磨レートは、２００ｎｍ／ｍｉｎ以下（４倍以下）であることが好ましく、１００ｎｍ／ｍｉｎ以下（２倍以下）であることが更に好ましく、５０ｎｍ／ｍｉｎ以下（同等以下）であることがより一層好ましい。
【0030】
なお、絶縁膜１０２及び２０２を構成する有機材料として、感光性樹脂、熱硬化性の非導電性フィルム（ＮＣＦ：Non Conductive Film）、又は、熱硬化性樹脂を用いてもよい。この有機材料は、アンダーフィル材であってもよい。また、絶縁膜１０２及び２０２を構成する有機材料は耐熱性の樹脂であってもよい。
【0031】
［工程（ｃ）及び工程（ｄ）］
工程（ｃ）は、第１半導体基板１００を研磨する工程である。工程（ｃ）では、図３の（ａ）に示すように、端子電極１０３の各表面１０３ａが絶縁膜１０２の表面１０２ａに対して同等の位置か少し低い（凹んだ）位置となるようにＣＭＰ（Chemical Mechanical Polishing）法を用いて第１半導体基板１００の表面である一面１０１ａ側を研磨することができる。工程（ｃ）では、例えば銅等からなる端子電極１０３を選択的に深く削る条件でＣＭＰ法によって第１半導体基板１００を研磨することもできる。工程（ｃ）において、端子電極１０３の各表面１０３ａが絶縁膜１０２の表面１０２ａと一致するようにＣＭＰ法で研磨してもよい。
工程（ｃ）は、第１半導体基板１００を研磨する工程である。工程（ｃ）では、図３の（ａ）に示すように、端子電極１０３の各表面１０３ａが絶縁膜１０２の表面１０２ａに対して同等の位置か少し低い（凹んだ）位置となるようにＣＭＰ（Chemical Mechanical Polishing）法を用いて第１半導体基板１００の表面である一面１０１ａ側を研磨することができる。工程（ｃ）では、例えば銅等からなる端子電極１０３を選択的に深く削る条件でＣＭＰ法によって第１半導体基板１００を研磨することもできる。工程（ｃ）において、端子電極１０３の各表面１０３ａが絶縁膜１０２の表面１０２ａと一致するようにＣＭＰ法で研磨してもよい。
【0032】
工程（ｄ）は、第２半導体基板２００を研磨する工程である。工程（ｄ）では、図３の（ａ）に示すように、端子電極２０３の各表面２０３ａが絶縁膜２０２の表面２０２ａに対して、同等の位置か少し低い（凹んだ）位置となるようにＣＭＰ法を用いて第２半導体基板２００の表面である一面２０１ａ側を研磨することもできる。工程（ｄ）では、例えば銅等からなる端子電極２０３を選択的に深く削る条件でＣＭＰ法によって第２半導体基板２００を研磨する。工程（ｄ）において、端子電極２０３の各表面２０３ａが絶縁膜２０２の表面２０２ａと一致するようにＣＭＰ法で研磨してもよい。
【0033】
工程（ｃ）及び工程（ｄ）では、絶縁膜１０２の厚さと絶縁膜２０２の厚さが同じになるように研磨してもよいが、例えば、絶縁膜２０２の厚さが絶縁膜１０２の厚さよりも厚くなるように研磨してもよい。一方、絶縁膜２０２の厚さが絶縁膜１０２の厚さよりも薄くなるように研磨してもよい。絶縁膜２０２の厚さが絶縁膜１０２の厚さよりも厚い場合には、半導体チップ２０５への個片化時又はチップ実装時に接合界面に付着する異物の多くを絶縁膜２０２によって包含することができ、接合不良をより一層低減することができる。一方、絶縁膜２０２の厚さが絶縁膜１０２の厚さよりも薄い場合には、実装される半導体チップ２０５、つまり半導体装置１の低背化を図ることができる。
【0034】
［工程（ｅ）］
工程（ｅ）は、第２半導体基板２００を個片化し、複数の半導体チップ２０５を取得する工程である。工程（ｅ）では、図２の（ｂ）に示すように、第２半導体基板２００をダイシング等の切断手段により複数の半導体チップ２０５に個片化する。第２半導体基板２００をダイシングする際に絶縁膜２０２に保護材等を被覆して、それから個片化してもよい。工程（ｅ）により、第２半導体基板２００の絶縁膜２０２は、各半導体チップ２０５に対応する絶縁膜部分２０２ｂへと分割される。なお、第２半導体基板２００を個片化するダイシング方法としては、例えば、プラズマダイシング、ステルスダイシング又はレーザーダイシングを用いることができる。また、ダイシングの際の第２半導体基板２００の表面保護材としては、例えば、水又はＴＭＡＨ等で除去可能な有機膜、又は、プラズマ等で除去可能な炭素膜などの薄膜を設けてもよい。
工程（ｅ）は、第２半導体基板２００を個片化し、複数の半導体チップ２０５を取得する工程である。工程（ｅ）では、図２の（ｂ）に示すように、第２半導体基板２００をダイシング等の切断手段により複数の半導体チップ２０５に個片化する。第２半導体基板２００をダイシングする際に絶縁膜２０２に保護材等を被覆して、それから個片化してもよい。工程（ｅ）により、第２半導体基板２００の絶縁膜２０２は、各半導体チップ２０５に対応する絶縁膜部分２０２ｂへと分割される。なお、第２半導体基板２００を個片化するダイシング方法としては、例えば、プラズマダイシング、ステルスダイシング又はレーザーダイシングを用いることができる。また、ダイシングの際の第２半導体基板２００の表面保護材としては、例えば、水又はＴＭＡＨ等で除去可能な有機膜、又は、プラズマ等で除去可能な炭素膜などの薄膜を設けてもよい。
【0035】
［工程（ｆ）］
工程（ｆ）は、第１半導体基板１００の端子電極１０３に対して複数の半導体チップ２０５それぞれの端子電極２０３の位置合わせを行う工程である。工程（ｆ）では、図２の（ｃ）に示すように、各半導体チップ２０５の端子電極２０３が第１半導体基板１００の対応する複数の端子電極１０３に対向するように、各半導体チップ２０５の位置合わせを行う。この位置合わせ用に、第１半導体基板１００上にアライアメントマーク等を設けてもよい。
工程（ｆ）は、第１半導体基板１００の端子電極１０３に対して複数の半導体チップ２０５それぞれの端子電極２０３の位置合わせを行う工程である。工程（ｆ）では、図２の（ｃ）に示すように、各半導体チップ２０５の端子電極２０３が第１半導体基板１００の対応する複数の端子電極１０３に対向するように、各半導体チップ２０５の位置合わせを行う。この位置合わせ用に、第１半導体基板１００上にアライアメントマーク等を設けてもよい。
【0036】
［工程（ｇ）］
工程（ｇ）は、第１半導体基板１００の絶縁膜１０２と複数の半導体チップ２０５の各絶縁膜部分２０２ｂとを互いに貼り合わせる工程である。工程（ｇ）では、各半導体チップ２０５の表面に付着した有機物又は金属酸化物を除去した後、図２の（ｃ）に示すように、第１半導体基板１００に対する半導体チップ２０５の位置合わせを行い、これが終了すると、ハイブリッドボンディングとして複数の半導体チップ２０５それぞれの絶縁膜部分２０２ｂを第１半導体基板１００の絶縁膜１０２に接合する（図３の（ｂ）参照）。この際、複数の半導体チップ２０５の絶縁膜部分と第１半導体基板１００の絶縁膜１０２とを均一に加熱してから接合を行ってもよい。接合の際の半導体チップ２０５と第１半導体基板１００との温度差は、例えば１０℃以下が好ましい。このような均一な温度での加熱接合により、絶縁膜１０２と絶縁膜部分２０２ｂが接合された絶縁接合部分Ｓ１となり、複数の半導体チップ２０５が第１半導体基板１００に対して機械的に強固に取り付けられる。また、均一な温度での加熱接合であることから、接合箇所における位置ズレ等が生じ難く、高精度な接合を行うことができる。この取り付けの段階では、第１半導体基板１００の端子電極１０３と半導体チップ２０５の端子電極２０３とは互いに離間しており、接続されていない（但し位置合わせはされている）。なお、半導体チップ２０５の第１半導体基板１００への貼り合わせは、他の接合方法によって行ってもよく、例えば常温接合等で接合してもよい。
工程（ｇ）は、第１半導体基板１００の絶縁膜１０２と複数の半導体チップ２０５の各絶縁膜部分２０２ｂとを互いに貼り合わせる工程である。工程（ｇ）では、各半導体チップ２０５の表面に付着した有機物又は金属酸化物を除去した後、図２の（ｃ）に示すように、第１半導体基板１００に対する半導体チップ２０５の位置合わせを行い、これが終了すると、ハイブリッドボンディングとして複数の半導体チップ２０５それぞれの絶縁膜部分２０２ｂを第１半導体基板１００の絶縁膜１０２に接合する（図３の（ｂ）参照）。この際、複数の半導体チップ２０５の絶縁膜部分と第１半導体基板１００の絶縁膜１０２とを均一に加熱してから接合を行ってもよい。接合の際の半導体チップ２０５と第１半導体基板１００との温度差は、例えば１０℃以下が好ましい。このような均一な温度での加熱接合により、絶縁膜１０２と絶縁膜部分２０２ｂが接合された絶縁接合部分Ｓ１となり、複数の半導体チップ２０５が第１半導体基板１００に対して機械的に強固に取り付けられる。また、均一な温度での加熱接合であることから、接合箇所における位置ズレ等が生じ難く、高精度な接合を行うことができる。この取り付けの段階では、第１半導体基板１００の端子電極１０３と半導体チップ２０５の端子電極２０３とは互いに離間しており、接続されていない（但し位置合わせはされている）。なお、半導体チップ２０５の第１半導体基板１００への貼り合わせは、他の接合方法によって行ってもよく、例えば常温接合等で接合してもよい。
【0037】
［工程（ｈ）］
工程（ｈ）は、第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５それぞれの端子電極２０３とを接合する工程である。工程（ｈ）では、図２の（ｄ）に示すように、工程（ｇ）の貼り合わせが終了すると、所定の熱Ｈ又は圧力若しくはその両方を付与して、ハイブリッドボンディングとして第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５の各端子電極２０３とを接合する（図３の（ｃ）参照）。端子電極１０３及び２０が銅から構成されている場合、工程（ｇ）でのアニーリング温度は、１５０℃以上４００℃以下であることが好ましく、２００℃以上３００℃以下であることがより好ましい。このような接合処理により、端子電極１０３とそれに対応する端子電極２０３とが接合された電極接合部分Ｓ２となり、端子電極１０３と端子電極２０３とが機械的且つ電気的に強固に接合される。なお、工程（ｈ）の電極接合は、工程（ｇ）の貼り合わせ後に行われるが、工程（ｇ）の貼り合わせと同時に行われてもよい。
工程（ｈ）は、第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５それぞれの端子電極２０３とを接合する工程である。工程（ｈ）では、図２の（ｄ）に示すように、工程（ｇ）の貼り合わせが終了すると、所定の熱Ｈ又は圧力若しくはその両方を付与して、ハイブリッドボンディングとして第１半導体基板１００の端子電極１０３と複数の半導体チップ２０５の各端子電極２０３とを接合する（図３の（ｃ）参照）。端子電極１０３及び２０が銅から構成されている場合、工程（ｇ）でのアニーリング温度は、１５０℃以上４００℃以下であることが好ましく、２００℃以上３００℃以下であることがより好ましい。このような接合処理により、端子電極１０３とそれに対応する端子電極２０３とが接合された電極接合部分Ｓ２となり、端子電極１０３と端子電極２０３とが機械的且つ電気的に強固に接合される。なお、工程（ｈ）の電極接合は、工程（ｇ）の貼り合わせ後に行われるが、工程（ｇ）の貼り合わせと同時に行われてもよい。
【0038】
以上により、第１半導体基板１００に複数の半導体チップ２０５が電気的且つ機械的に所定の位置に高精度に設置される。なお、図２の（ｄ）に示す半製品の段階で例えば製品の信頼性試験（接続試験等）を行い、良品のみを以降の工程に用いてもよい。続いて、このような半製品を用いた半導体装置の一例の製造方法を、図４を参照して説明する。
【0039】
［工程（ｉ）］
工程（ｉ）は、第１半導体基板１００の接続面１００ａ上であって複数の半導体チップ２０５の間に複数のピラー３００を形成する工程である。工程（ｉ）では、図４の（ａ）に示すように、複数の半導体チップ２０５の間に、例えば銅製の多数のピラー３００を形成する。ピラー３００は、例えば、銅めっき、導電体ペーストまたは銅ピンから形成することができる。ピラー３００は、一端が第１半導体基板１００の端子電極のうち半導体チップ２０５の端子電極２０３に接続されていない端子電極に接続されるように形成され、他端が上方に向かって延在する。ピラー３００は、例えば直径１０μｍ以上１００μｍ以下であり、また、高さ１０μｍ以上１０００μｍ以下である。なお、一対の半導体チップ２０５の間には、例えば１個以上１００００個以下のピラー３００が設けられてもよい。
工程（ｉ）は、第１半導体基板１００の接続面１００ａ上であって複数の半導体チップ２０５の間に複数のピラー３００を形成する工程である。工程（ｉ）では、図４の（ａ）に示すように、複数の半導体チップ２０５の間に、例えば銅製の多数のピラー３００を形成する。ピラー３００は、例えば、銅めっき、導電体ペーストまたは銅ピンから形成することができる。ピラー３００は、一端が第１半導体基板１００の端子電極のうち半導体チップ２０５の端子電極２０３に接続されていない端子電極に接続されるように形成され、他端が上方に向かって延在する。ピラー３００は、例えば直径１０μｍ以上１００μｍ以下であり、また、高さ１０μｍ以上１０００μｍ以下である。なお、一対の半導体チップ２０５の間には、例えば１個以上１００００個以下のピラー３００が設けられてもよい。
【0040】
［工程（ｊ）］
工程（ｊ）は、複数の半導体チップ２０５と複数のピラー３００とを覆うように、第１半導体基板１００の接続面１００ａ上に樹脂３０１をモールドする工程である。工程（ｊ）では、図４の（ｂ）に示すように、例えばエポキシ樹脂等をモールドして、複数の半導体チップ２０５と複数のピラー３００とを全体的に覆う。モールド方法としては、例えば、コンプレッションモールド又はトランスファモールドを用いることができるし、フィルム状のエポキシフィルムをラミネートしてもよい。この樹脂モールドにより、複数のピラー３００の間及びピラー３００と半導体チップ２０５との間が樹脂によって充填される。これにより、樹脂が充填された半製品Ｍ１が形成される。なお、エポキシ樹脂等をモールドした後に硬化処理を行ってもよい。また、工程（ｉ）と工程（ｊ）とを略同時に行う場合、すなわち樹脂モールドするタイミングでピラー３００も形成する場合、微細転写であるインプリントと導電性ペースト若しくは電解めっきとを用いてピラーを形成してもよい。
工程（ｊ）は、複数の半導体チップ２０５と複数のピラー３００とを覆うように、第１半導体基板１００の接続面１００ａ上に樹脂３０１をモールドする工程である。工程（ｊ）では、図４の（ｂ）に示すように、例えばエポキシ樹脂等をモールドして、複数の半導体チップ２０５と複数のピラー３００とを全体的に覆う。モールド方法としては、例えば、コンプレッションモールド又はトランスファモールドを用いることができるし、フィルム状のエポキシフィルムをラミネートしてもよい。この樹脂モールドにより、複数のピラー３００の間及びピラー３００と半導体チップ２０５との間が樹脂によって充填される。これにより、樹脂が充填された半製品Ｍ１が形成される。なお、エポキシ樹脂等をモールドした後に硬化処理を行ってもよい。また、工程（ｉ）と工程（ｊ）とを略同時に行う場合、すなわち樹脂モールドするタイミングでピラー３００も形成する場合、微細転写であるインプリントと導電性ペースト若しくは電解めっきとを用いてピラーを形成してもよい。
【0041】
［工程（ｋ）］
工程（ｋ）は、工程（ｊ）でモールドがされた樹脂３０１、複数のピラー３００及び複数の半導体チップ２０５からなる半製品Ｍ１を研削して薄化し、半製品Ｍ２を取得する工程である。工程（ｋ）では、図４の（ｃ）に示すように、半製品Ｍ１の上方をグランダー等で研磨することにより、樹脂モールドされた第１半導体基板１００等を薄化し、半製品Ｍ２とする。工程（ｋ）での研磨により、半導体チップ２０５、ピラー３００及び樹脂３０１の厚みは例えば数１０μｍ程度に薄化され、半導体チップ２０５は第２半導体チップ２０に対応する形状となり、ピラー３００及び樹脂３０１は、ピラー部３０に対応する形状となる。
工程（ｋ）は、工程（ｊ）でモールドがされた樹脂３０１、複数のピラー３００及び複数の半導体チップ２０５からなる半製品Ｍ１を研削して薄化し、半製品Ｍ２を取得する工程である。工程（ｋ）では、図４の（ｃ）に示すように、半製品Ｍ１の上方をグランダー等で研磨することにより、樹脂モールドされた第１半導体基板１００等を薄化し、半製品Ｍ２とする。工程（ｋ）での研磨により、半導体チップ２０５、ピラー３００及び樹脂３０１の厚みは例えば数１０μｍ程度に薄化され、半導体チップ２０５は第２半導体チップ２０に対応する形状となり、ピラー３００及び樹脂３０１は、ピラー部３０に対応する形状となる。
【0042】
［工程（ｍ）］
工程（ｍ）は、工程（ｋ）で薄化された半製品Ｍ２に再配線層４０に対応する配線層４００を形成する工程である。工程（ｍ）では、図４の（ｄ）に示すように、研削された半製品Ｍ２の第２半導体チップ２０及びピラー部３０の上にポリイミド及び銅配線等で再配線パターンを形成する。これにより、第２半導体チップ２０及びピラー部３０の端子ピッチを広げた配線構造を有する半製品Ｍ３が形成される。
工程（ｍ）は、工程（ｋ）で薄化された半製品Ｍ２に再配線層４０に対応する配線層４００を形成する工程である。工程（ｍ）では、図４の（ｄ）に示すように、研削された半製品Ｍ２の第２半導体チップ２０及びピラー部３０の上にポリイミド及び銅配線等で再配線パターンを形成する。これにより、第２半導体チップ２０及びピラー部３０の端子ピッチを広げた配線構造を有する半製品Ｍ３が形成される。
【0043】
［工程（ｎ）及び工程（ｐ）］
工程（ｎ）は、工程（ｍ）で配線層４００が形成された半製品Ｍ３を各半導体装置１となるように切断線Ａに沿って切断する工程である。工程（ｎ）では、図４の（ｄ）に示すように、ダイシング等によって、各半導体装置１となるように、半導体装置基板を切断線Ａに沿って切断する。その後、工程（ｐ）では、工程（ｎ）で個別化された半導体装置１ａを反転して基板５０及び回路基板６０上に設置し、図１に示す半導体装置１を複数取得する。
工程（ｎ）は、工程（ｍ）で配線層４００が形成された半製品Ｍ３を各半導体装置１となるように切断線Ａに沿って切断する工程である。工程（ｎ）では、図４の（ｄ）に示すように、ダイシング等によって、各半導体装置１となるように、半導体装置基板を切断線Ａに沿って切断する。その後、工程（ｐ）では、工程（ｎ）で個別化された半導体装置１ａを反転して基板５０及び回路基板６０上に設置し、図１に示す半導体装置１を複数取得する。
【0044】
以上、本実施形態に係る半導体装置の製造方法によれば、第１半導体基板１００の絶縁膜１０２と、第２半導体基板２００（半導体チップ２０５）の絶縁膜２０２（絶縁膜部分２０２ｂ）とが有機材料を含んで構成されている。有機材料は一般的に無機材料よりも弾性率が低く、このような柔らかい材料をハイブリッドボンディングの絶縁膜に用いることにより、第２半導体基板２００を半導体チップ２０５へ個片化する際のダイシングによって発生する異物が絶縁膜に付着しても、異物周辺の絶縁膜が容易に変形し、絶縁膜に大きな空隙を生じさせることなく異物を有機材料内に包含させることができる。すなわち、有機材料を含む絶縁膜によって異物の影響を抑えることが可能となる。よって、本実施形態に係る製造方法によれば、第１半導体基板１００と半導体チップ２０５の微細接合を行いつつ、接合不良を低減することができる。なお、絶縁膜に用いる有機材料が低弾性率の材料からなっている又は靭性の高い樹脂組成を有している場合、上記の製造方法によって製造される半導体装置１の破損をより確実に防止することができる。
【0045】
また、本実施形態に係る半導体装置の製造方法では、研磨工程（ｃ）及び（ｄ）において、複数の端子電極１０３の各表面１０３ａが絶縁膜１０２の表面１０２ａと同等の高さである又は絶縁膜１０２の表面１０２ａに対して凹んだ位置となるようにＣＭＰ法を用いて第１半導体基板１００の一面１０１ａ側を研磨している。また、複数の端子電極２０３の各表面２０３ａが絶縁膜２０２の表面２０２ａと同等の高さである又は絶縁膜２０２の表面２０２ａに対して凹んだ位置となるようにＣＭＰ法を用いて第２半導体基板２００の一面２０１ａ側を研磨している。このような研磨を行うことにより、第１半導体基板１００の絶縁膜１０２と半導体チップ２０５の各絶縁膜部分２０２ｂとを互いに貼り合わせる工程（ｇ）をより確実に実行して、ハイブリッドボンディングで接合される電極同士の位置ズレ等を防止することができる。
【0046】
また、本実施形態に係る半導体装置の製造方法では、貼り合わせ工程（ｇ）において、半導体チップ２０５と第１半導体基板１００との温度差が１０℃以内となる温度、又は常温で、半導体チップ２０５の絶縁膜部分２０２ｂを第１半導体基板１００の第１絶縁膜１０２に接合している。このような温度制御を行っているため、位置ずれを抑制して、複数の半導体チップ２０５を第１半導体基板１００に接合することができる。
【0047】
また、本実施形態に係る半導体装置の製造方法では、絶縁膜１０２及び絶縁膜２０２を構成する有機材料の弾性率は７．０ＧＰａ以下であってもよい。この場合、半導体チップ２０５への個片化時又はチップ実装時に接合界面に異物が付着しても、大きな空隙を更に生じさせることなくこれら異物を有機材料内に包含させて、接合不良を更に低減することができる。
【0048】
また、本実施形態に係る半導体装置の製造方法では、絶縁膜１０２及び絶縁膜２０２を構成する有機材料の熱膨張係数は７０ｐｐｍ/ｋ以下であってもよい。この場合、絶縁膜を構成する有機材料の熱膨張係数が端子電極１０３及び端子電極２０３の熱膨張係数と同等又は近いものとなり、半導体装置１の使用時に発熱等が生じた場合であっても、絶縁層と端子電極との熱膨張が略同じになり、熱膨張係数の違いによる半導体装置１の破損を防止できる。
【0049】
また、本実施形態に係る半導体装置の製造方法では、絶縁膜１０２に含まれる有機材料は、端子電極１０３を構成する金属材料の研磨レートの５倍以下の研磨レートを有してもよく、絶縁膜２０２に含まれる有機材料は、端子電極２０３を構成する金属材料の研磨レートの５倍以下の研磨レートを有してもよい。この場合、絶縁膜と端子電極とを研磨する工程（ｃ）及び（ｄ）での作業を行い易くなり、研磨工程（ｃ）及び（ｄ）を簡略化することができる。
【0050】
以上、本発明の一実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、図４に示す工程において、ピラー３００を形成する工程（ｉ）の後に、樹脂３０１をモールドする工程（ｊ）と樹脂３０１等を研削して薄化する工程（ｋ）を順に行っていたが、樹脂３０１を第１半導体基板１００の接続面上にモールドする工程（ｊ）をまず行い、続いて、樹脂３０１を所定の厚みまで研削して薄化する工程（ｋ）を行い、その後に、ピラー３００を形成する工程（ｉ）を行うようにしてもよい。この場合、ピラー３００を削る作業等を減らすことができ、また、ピラー３００のうち削る部分が不要となることから、材料費を低減することができる。
【0051】
また、上記の実施形態では、Ｃ２Ｃでの接合例を説明したが、図５に示すChip-to-Wafer（Ｃ２Ｗ）での接合に本発明を適用してもよい。Ｃ２Ｗでは、基板本体４１１（第１基板本体）と基板本体４１１の一面に設けられた絶縁膜４１２（第１絶縁膜）及び複数の端子電極４１３（第１電極）とを有する半導体ウェハー４１０（第１半導体基板）を準備すると共に、基板本体４２１（第２基板本体）と基板本体４２１の一面に設けられた絶縁膜部分４２２（第２絶縁膜）及び複数の端子電極４２３（第２電極）とを有する複数の半導体チップ４２０の個片化前の半導体基板（第２半導体基板）を準備する。そして、半導体ウェハー４１０の一面側と半導体チップ４２０に個片化する前の第２半導体基板の一面側とを、上記の工程（ｃ）及び工程（ｄ）と同様に、ＣＭＰ法等により研磨する。その後、工程（ｅ）と同様な個片化処理を第２半導体基板に対して行い、複数の半導体チップ４２０を取得する。
【0052】
続いて、図５の（ａ）に示すように、半導体ウェハー４１０の端子電極４１３に対して半導体チップ４２０の端子電極４２３の位置合わせを行う（工程（ｆ））。そして、半導体ウェハー４１０の絶縁膜４１２と半導体チップ４２０の絶縁膜部分４２２とを互いに貼り合わると共に（工程（ｇ））、半導体ウェハー４１０の端子電極４１３と半導体チップ４２０の端子電極４２３とを接合し（工程（ｈ））、図５の（ｂ）に示す半製品を取得する。これにより、絶縁膜４１２と絶縁膜部分４２２とが接合された絶縁接合部分Ｓ３となり、半導体チップ４２０が半導体ウェハー４１０に対して機械的に強固に且つ高精度に取り付けられる。また、端子電極４１３とそれに対応する端子電極４２３とが接合された電極接合部分Ｓ４となり、端子電極４１３と端子電極４２３とが機械的且つ電気的に強固に接合される。
【0053】
その後、図５の（ｃ）及び（ｄ）に示すように、複数の半導体チップ４２０を同様の方法で半導体ウェハーである半導体ウェハー４１０に接合することにより、半導体装置４０１を取得する。なお、複数の半導体チップ４２０は、一個ずつ半導体ウェハー４１０にハイブリッドボンディングにより接合されてもよいが、まとめて半導体ウェハー４１０にハイブリッドボンディングにより接合されてもよい。
【0054】
このような半導体装置４０１の製造方法においても、上記の半導体装置１の製造方法と同様に、半導体ウェハー４１０の絶縁膜４１２及び半導体チップ４２０の絶縁膜部分４２２が有機材料を含んで構成されており、このような柔らかい材料をハイブリッドボンディングの絶縁膜に用いることにより、半導体チップ４２０への個片化の際のダイシングによって発生する異物が絶縁膜に付着しても、異物周辺の絶縁膜が容易に変形し、絶縁膜に大きな空隙を生じさせることなく異物を有機材料内に包含させることができる。すなわち、有機材料を含む絶縁膜によって異物の影響を抑えることが可能となる。よって、上記のＣ２Ｗに係る製造方法でも、Ｃ２Ｃと同様に、半導体ウェハー４１０と半導体チップ４２０の微細接合を行いつつ、接合不良を低減することができる。
【0055】
更に、上記の半導体装置の製造方法では、半導体基板１１０の絶縁膜１０２及び半導体チップ２０５の絶縁膜２０２等が有機材料から構成されていたが、これら絶縁膜の一部に無機材料が含まれていてもよい。すなわち、上述した異物を包含できる有機材料の部分があれば、絶縁膜の残りの部分が無機材料から形成されていてもよい。
【符号の説明】
【0056】
１，１ａ，４０１…半導体装置、１０…第１半導体チップ、２０…第２半導体チップ、３０…ピラー部、４０…再配線層、５０…基板、６０…回路基板、６１…端子電極、１００…第１半導体基板、１０１…第１基板本体、１０１ａ…一面、１０２…絶縁膜（第１絶縁膜）、１０３…端子電極（第１電極）、１０３ａ…表面、２００…第２半導体基板、２０１…第２基板本体、２０１ａ…一面、２０２…絶縁膜（第２絶縁膜）、２０３…端子電極（第２電極）、２０３ａ…表面、２０５…半導体チップ、３００…ピラー、３０１…樹脂、４１０…半導体ウェハー（第１半導体基板）、４１１…基板本体（第１基板本体）、４１２…絶縁膜（第１絶縁膜）、４１３…端子電極（第１電極）、４２０…半導体チップ（第２半導体基板）、４２１…基板本体（第２基板本体）、４２２…絶縁膜部分（第２絶縁膜）、４２３…端子電極（第２電極）、Ａ…切断線、Ｈ…熱、Ｍ１～Ｍ３…半製品、Ｓ１…絶縁接合部分、Ｓ２…電極接合部分、Ｓ３…絶縁接合部分、Ｓ４…電極接合部分。
【図1】
【図2】
【図3】
【図4】
【図5】