(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-29
(45)【発行日】2024-09-06
(54)【発明の名称】マルチディスプレイ
(51)【国際特許分類】
G09F 9/40 20060101AFI20240830BHJP
【ＦＩ】
G09F9/40 301
【請求項の数】
4
(21)【出願番号】P 2020212540
(22)【出願日】2020-12-22
(65)【公開番号】P2022098890
(43)【公開日】2022-07-04
【審査請求日】2023-11-21
(73)【特許権者】
【識別番号】000004352
【氏名又は名称】日本放送協会
(74)【代理人】
【識別番号】100141139
【弁理士】
【氏名又は名称】及川 周
(74)【代理人】
【識別番号】100171446
【弁理士】
【氏名又は名称】高田 尚幸
(74)【代理人】
【識別番号】100114937
【弁理士】
【氏名又は名称】松本 裕幸
(74)【代理人】
【識別番号】100171930
【弁理士】
【氏名又は名称】木下 郁一郎
(72)【発明者】
【氏名】中田 充
(72)【発明者】
【氏名】宮川 幹司
(72)【発明者】
【氏名】辻 博史
【審査官】武田 知晋
(56)【参考文献】
【文献】米国特許出願公開第２０１６／００９３２４４（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０２０／０３５７８４５（ＵＳ，Ａ１）
【文献】特開２０１３－１１７５５３（ＪＰ，Ａ）
【文献】特開２０１７－００３９０５（ＪＰ，Ａ）
【文献】中国特許出願公開第１１１７５４８８２（ＣＮ，Ａ）
【文献】米国特許出願公開第２０１８／０１２２２８８（ＵＳ，Ａ１）
【文献】特開２０１７－０４４７６８（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｆ ９／００－ ９／４６
Ｆ２１Ｓ ２／００
Ｆ２１Ｖ ８／００
Ｆ２１Ｖ ２３／００－ ９９／００
(57)【特許請求の範囲】
【請求項1】
少なくとも赤、緑、青の３原色に対応した複数の画素を１つの画素ユニットとし、この画素ユニットが面内に周期的に並んで配置された表示領域を含む複数の表示パネルユニットを備え、前記複数の表示パネルユニットの隣り合うもの同士を突き合わせることによって、前記複数の表示パネルユニットの表示領域が１つの表示画面を構成するマルチディスプレイであって、
前記複数の表示パネルユニットのうち少なくとも、中央に位置する１つの第１の表示パネルユニットと、前記第１の表示パネルユニットを挟んだ両側に位置する２つの第２の表示パネルユニットとが、前記表示画面の面内における一の方向に並んで設けられ、
前記一の方向における前記画素ユニットの幅をａとし、前記画素ユニットの前記一の方向の両側に設けられる余白の幅をｂとしたときに、
前記第１の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａとなる第１の定常領域と、前記第１の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記一の方向に並ぶ前記画素ユニットの間隔がａからａ＋２ｂへと連続的に変化する第１の過渡領域とを含み、
前記第２の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａ＋２ｂとなる第２の定常領域を含むことを特徴とするマルチディスプレイ。
【請求項2】
前記複数の表示パネルユニットのうち少なくとも、中央に位置する１つの前記第１の表示パネルユニットと、前記第１の表示パネルユニットの周囲を囲む８つの前記第２の表示パネルユニットとが、前記表示画面の面内において交差する前記一の方向と他の方向とに並んで設けられ、前記他の方向における前記画素ユニットの幅をａ’とし、前記画素ユニットの前記他の方向の両側に設けられる余白の幅をｂ’としたときに、
前記第１の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’となる第３の定常領域と、前記第３の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記他の方向に並ぶ前記画素ユニットの間隔がａ’からａ’＋２ｂ’へと連続的に変化する第２の過渡領域とを含み、
前記第２の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’＋２ｂ’となる第４の定常領域を含むことを特徴とする請求項１に記載のマルチディスプレイ。
【請求項3】
少なくとも赤、緑、青の３原色に対応した複数の画素を１つの画素ユニットとし、この画素ユニットが面内に周期的に並んで配置された表示領域を含む複数の表示パネルユニットを備え、前記複数の表示パネルユニットの隣り合うもの同士を突き合わせることによって、前記複数の表示パネルユニットの表示領域が１つの表示画面を構成するマルチディスプレイであって、
前記複数の表示パネルユニットのうち少なくとも、中央に位置する１つの第１の表示パネルユニットと、前記第１の表示パネルユニットを挟んだ両側に位置する２つの第２の表示パネルユニットと、前記第１の表示パネルユニット及び前記第２の表示パネルユニットを挟んだ両側に位置する２つの第３の表示パネルユニットとが、前記表示画面の面内における一の方向に並んで設けられ、
前記一の方向における前記画素ユニットの幅をａとし、前記画素ユニットの前記一の方向の両側に設けられる余白の幅をｂとしたときに、
前記第１の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａとなる第１の定常領域を含み、
前記第２の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａとなる第２の定常領域と、前記第２の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記一の方向に並ぶ前記画素ユニットの間隔がａからａ＋２ｂへと連続的に変化する第１の過渡領域とを含み、
前記第３の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａ＋２ｂとなる第３の定常領域を含むことを特徴とするマルチディスプレイ。
【請求項4】
前記複数の表示パネルユニットのうち少なくとも、中央に位置する前記第１の表示パネルユニットと、前記第１の表示パネルユニットの周囲を囲む８つの前記第２の表示パネルユニットと、前記第２の表示パネルユニットの周囲を囲む１６つの前記第３の表示パネルユニットとが、前記表示画面の面内において交差する前記一の方向と他の方向とに並んで設けられ、前記他の方向における前記画素ユニットの幅をａ’とし、前記画素ユニットの前記他の方向の両側に設けられる余白の幅をｂ’としたときに、
前記第１の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’となる第４の定常領域を含み、
前記第２の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’となる第５の定常領域と、前記第５の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記他の方向に並ぶ前記画素ユニットの間隔がａ’からａ’＋２ｂ’へと連続的に変化する第２の過渡領域とを含み、
前記第３の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’＋２ｂ’となる第６の定常領域を含むことを特徴とする請求項３に記載のマルチディスプレイ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、マルチディスプレイに関する。
【背景技術】
【0002】
例えば、有機エレクトロルミネッセンス（ＥＬ）素子を用いた有機ＥＬ表示装置（有機ＥＬディスプレイ）は、高輝度で自発光であること、直流低電圧駆動が可能であること、応答性が高速であること、固体有機膜による発光であることから、表示性能に優れていると共に、薄型化、軽量化、低消費電力化が可能である。このため、将来的に液晶表示装置に代わる表示装置として期待されている（例えば、下記特許文献１を参照。）。
【0003】
具体的に、有機ＥＬ表示装置は、複数の画素が面内にマトリックス状に並んで配置された表示領域を含む表示パネルを備えている。表示パネルは、表示領域の面内における横方向と縦方向とに並ぶ複数の走査線（ゲートライン）と複数の信号線（データライン）及び複数の電源線（電源ライン）とを含み、これら複数の走査線と複数の信号線とによって区画された領域毎に、上述した画素を構成する画素回路が設けられた構成となっている。
【0004】
表示パネルは、画素回路として、発光素子である有機ＥＬ素子と、保持容量であるコンデンサと、スイッチング素子である２つの薄膜トランジスタ（ＴＦＴ）素子とを備えている。表示パネルでは、走査線と接続された選択用ＴＦＴ素子のスイッチング動作により、選択用ＴＦＴ素子を介して信号線と接続された保持容量に信号線の電位（画像データ）が保持される。また、保持容量の電位に応じて、駆動用ＴＦＴ素子を介して電源線と接続された有機ＥＬ素子に駆動電流が流れる。これにより、有機ＥＬ素子を発光（点灯）させることが可能である。
【0005】
また、表示パネルには、ベゼル（額縁）と呼ばれる周辺領域が表示領域の周囲を囲むように設けられている。周辺領域には、表示領域の外側へと引き出された複数の走査線と複数の信号線との各々に対応した複数の接続部が、この周辺領域の横方向と縦方向とに並んで設けられている。複数の走査線及び複数の信号線は、これら複数の接続部に接続されたフレキシブルプリント配線基板（ＦＰＣ）を介して外部の駆動回路（ドライバ）と電気的に接続されている。
【0006】
ところで、マルチディスプレイとして、複数の表示パネルを面内に並べて１つの画面として表示する場合、上述した表示パネルの周辺領域が邪魔な存在となるといった課題がある。
【0007】
そこで、従来のマルチディスプレイでは、互いに隣り合う表示パネルの間に、ベゼルを覆う反射部材や導光部材を設けることによって、このベゼルを目立たなくすることが行われている（例えば、下記特許文献２，３を参照。）。
【0008】
一方、マルチディスプレイでは、表示パネルの周辺領域を縮小化する、若しくは周辺領域を無くすことによって、互いに隣り合う表示パネル間における画素間隔を一定に保ちながら、このパネル間における継ぎ目を目立たなくすることが可能である。
【0009】
しかしながら、パネル間の継ぎ目には、パネル切断時に切断面のアライメントのずれや切断位置が厚みによって変化するなどの理由から、表示パネルの端部に切断マージンを設ける必要がある。
【0010】
例えば、図３６に示すように、表示パネルＤＰにおける画素間隔をａ''とし、表示パネルＤＰの端部における切断マージンをｂ’’とした場合、互いに隣り合う表示パネルＤＰ間における画素間隔は、ａ''＋２ｂ''となる。この構成の場合、表示パネルＤＰ間における画素間隔が不連続となることによって、継ぎ目の画質が劣化するといった課題がある。
【0011】
一方、図３７に示すように、表示パネルＤＰにおける画素間隔を全てａ''＋２ｂ''とした場合、継ぎ目による画質の劣化を抑制することが可能である。しかしながら、表示パネルＤＰでは、画質の向上を図るために、高精細化の要望があり、画素サイズの縮小が求められる。したがって、この構成の場合、画素サイズが大きくなるため、表示パネルＤＰの高精細化を図ることが困難となる。
【先行技術文献】
【特許文献】
【0012】
【文献】特開２０１３－１０５１４８号公報
【文献】特開２０１２－１４５８４３号公報
【文献】特開２０１２－１５０３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
本発明は、このような従来の事情に鑑みて提案されたものであり、互いに隣り合う表示パネルユニットの間における画質の劣化と、表示パネルユニットの精細度の低下による画質の劣化とを抑制することを可能としたマルチディスプレイを提供することを目的とする。
【課題を解決するための手段】
【0014】
上記目的を達成するために、本発明は以下の手段を提供する。
〔１〕 少なくとも赤、緑、青の３原色に対応した複数の画素を１つの画素ユニットとし、この画素ユニットが面内に周期的に並んで配置された表示領域を含む複数の表示パネルユニットを備え、
前記複数の表示パネルユニットの隣り合うもの同士を突き合わせることによって、前記複数の表示パネルユニットの表示領域が１つの表示画面を構成するマルチディスプレイであって、
前記複数の表示パネルユニットのうち少なくとも、中央に位置する１つの第１の表示パネルユニットと、前記第１の表示パネルユニットを挟んだ両側に位置する２つの第２の表示パネルユニットとが、前記表示画面の面内における一の方向に並んで設けられ、
前記一の方向における前記画素ユニットの幅をａとし、前記画素ユニットの前記一の方向の両側に設けられる余白の幅をｂとしたときに、
前記第１の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａとなる第１の定常領域と、前記第１の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記一の方向に並ぶ前記画素ユニットの間隔がａからａ＋２ｂへと連続的に変化する第１の過渡領域とを含み、
前記第２の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａ＋２ｂとなる第２の定常領域を含むことを特徴とするマルチディスプレイ。
〔２〕 前記複数の表示パネルユニットのうち少なくとも、中央に位置する１つの前記第１の表示パネルユニットと、前記第１の表示パネルユニットの周囲を囲む８つの前記第２の表示パネルユニットとが、前記表示画面の面内において交差する前記一の方向と他の方向とに並んで設けられ、
前記他の方向における前記画素ユニットの幅をａ’とし、前記画素ユニットの前記他の方向の両側に設けられる余白の幅をｂ’としたときに、
前記第１の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’となる第３の定常領域と、前記第３の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記他の方向に並ぶ前記画素ユニットの間隔がａ’からａ’＋２ｂ’へと連続的に変化する第２の過渡領域とを含み、
前記第２の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’＋２ｂ’となる第４の定常領域を含むことを特徴とする前記〔１〕に記載のマルチディスプレイ。
〔３〕 少なくとも赤、緑、青の３原色に対応した複数の画素を１つの画素ユニットとし、この画素ユニットが面内に周期的に並んで配置された表示領域を含む複数の表示パネルユニットを備え、
前記複数の表示パネルユニットの隣り合うもの同士を突き合わせることによって、前記複数の表示パネルユニットの表示領域が１つの表示画面を構成するマルチディスプレイであって、
前記複数の表示パネルユニットのうち少なくとも、中央に位置する１つの第１の表示パネルユニットと、前記第１の表示パネルユニットを挟んだ両側に位置する２つの第２の表示パネルユニットと、前記第１の表示パネルユニット及び前記第２の表示パネルユニットを挟んだ両側に位置する２つの第３の表示パネルユニットとが、前記表示画面の面内における一の方向に並んで設けられ、
前記一の方向における前記画素ユニットの幅をａとし、前記画素ユニットの前記一の方向の両側に設けられる余白の幅をｂとしたときに、
前記第１の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａとなる第１の定常領域を含み、
前記第２の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａとなる第２の定常領域と、前記第２の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記一の方向に並ぶ前記画素ユニットの間隔がａからａ＋２ｂへと連続的に変化する第１の過渡領域とを含み、
前記第３の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａ＋２ｂとなる第３の定常領域を含むことを特徴とするマルチディスプレイ。
〔４〕 前記複数の表示パネルユニットのうち少なくとも、中央に位置する前記第１の表示パネルユニットと、前記第１の表示パネルユニットの周囲を囲む８つの前記第２の表示パネルユニットと、前記第２の表示パネルユニットの周囲を囲む１６つの前記第３の表示パネルユニットとが、前記表示画面の面内において交差する前記一の方向と他の方向とに並んで設けられ、
前記他の方向における前記画素ユニットの幅をａ’とし、前記画素ユニットの前記他の方向の両側に設けられる余白の幅をｂ’としたときに、
前記第１の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’となる第４の定常領域を含み、
前記第２の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’となる第５の定常領域と、前記第５の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記他の方向に並ぶ前記画素ユニットの間隔がａ’からａ’＋２ｂ’へと連続的に変化する第２の過渡領域とを含み、
前記第３の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’＋２ｂ’となる第６の定常領域を含むことを特徴とする前記〔３〕に記載のマルチディスプレイ。
〔１〕 少なくとも赤、緑、青の３原色に対応した複数の画素を１つの画素ユニットとし、この画素ユニットが面内に周期的に並んで配置された表示領域を含む複数の表示パネルユニットを備え、
前記複数の表示パネルユニットの隣り合うもの同士を突き合わせることによって、前記複数の表示パネルユニットの表示領域が１つの表示画面を構成するマルチディスプレイであって、
前記複数の表示パネルユニットのうち少なくとも、中央に位置する１つの第１の表示パネルユニットと、前記第１の表示パネルユニットを挟んだ両側に位置する２つの第２の表示パネルユニットとが、前記表示画面の面内における一の方向に並んで設けられ、
前記一の方向における前記画素ユニットの幅をａとし、前記画素ユニットの前記一の方向の両側に設けられる余白の幅をｂとしたときに、
前記第１の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａとなる第１の定常領域と、前記第１の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記一の方向に並ぶ前記画素ユニットの間隔がａからａ＋２ｂへと連続的に変化する第１の過渡領域とを含み、
前記第２の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａ＋２ｂとなる第２の定常領域を含むことを特徴とするマルチディスプレイ。
〔２〕 前記複数の表示パネルユニットのうち少なくとも、中央に位置する１つの前記第１の表示パネルユニットと、前記第１の表示パネルユニットの周囲を囲む８つの前記第２の表示パネルユニットとが、前記表示画面の面内において交差する前記一の方向と他の方向とに並んで設けられ、
前記他の方向における前記画素ユニットの幅をａ’とし、前記画素ユニットの前記他の方向の両側に設けられる余白の幅をｂ’としたときに、
前記第１の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’となる第３の定常領域と、前記第３の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記他の方向に並ぶ前記画素ユニットの間隔がａ’からａ’＋２ｂ’へと連続的に変化する第２の過渡領域とを含み、
前記第２の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’＋２ｂ’となる第４の定常領域を含むことを特徴とする前記〔１〕に記載のマルチディスプレイ。
〔３〕 少なくとも赤、緑、青の３原色に対応した複数の画素を１つの画素ユニットとし、この画素ユニットが面内に周期的に並んで配置された表示領域を含む複数の表示パネルユニットを備え、
前記複数の表示パネルユニットの隣り合うもの同士を突き合わせることによって、前記複数の表示パネルユニットの表示領域が１つの表示画面を構成するマルチディスプレイであって、
前記複数の表示パネルユニットのうち少なくとも、中央に位置する１つの第１の表示パネルユニットと、前記第１の表示パネルユニットを挟んだ両側に位置する２つの第２の表示パネルユニットと、前記第１の表示パネルユニット及び前記第２の表示パネルユニットを挟んだ両側に位置する２つの第３の表示パネルユニットとが、前記表示画面の面内における一の方向に並んで設けられ、
前記一の方向における前記画素ユニットの幅をａとし、前記画素ユニットの前記一の方向の両側に設けられる余白の幅をｂとしたときに、
前記第１の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａとなる第１の定常領域を含み、
前記第２の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａとなる第２の定常領域と、前記第２の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記一の方向に並ぶ前記画素ユニットの間隔がａからａ＋２ｂへと連続的に変化する第１の過渡領域とを含み、
前記第３の表示パネルユニットは、前記一の方向に並ぶ前記画素ユニットの間隔がａ＋２ｂとなる第３の定常領域を含むことを特徴とするマルチディスプレイ。
〔４〕 前記複数の表示パネルユニットのうち少なくとも、中央に位置する前記第１の表示パネルユニットと、前記第１の表示パネルユニットの周囲を囲む８つの前記第２の表示パネルユニットと、前記第２の表示パネルユニットの周囲を囲む１６つの前記第３の表示パネルユニットとが、前記表示画面の面内において交差する前記一の方向と他の方向とに並んで設けられ、
前記他の方向における前記画素ユニットの幅をａ’とし、前記画素ユニットの前記他の方向の両側に設けられる余白の幅をｂ’としたときに、
前記第１の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’となる第４の定常領域を含み、
前記第２の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’となる第５の定常領域と、前記第５の定常領域の両側から前記第２の表示パネルユニットとの境界に向かって、前記他の方向に並ぶ前記画素ユニットの間隔がａ’からａ’＋２ｂ’へと連続的に変化する第２の過渡領域とを含み、
前記第３の表示パネルユニットは、前記他の方向に並ぶ前記画素ユニットの間隔がａ’＋２ｂ’となる第６の定常領域を含むことを特徴とする前記〔３〕に記載のマルチディスプレイ。
【発明の効果】
【0015】
以上のように、本発明によれば、互いに隣り合う表示パネルユニットの間における画質の劣化と、表示パネルユニットの精細度の低下による画質の劣化とを抑制することを可能としたマルチディスプレイを提供することが可能である。
【図面の簡単な説明】
【0016】
【図1】本発明の一実施形態に係るマルチディスプレイの構成を示す平面図である。
【図2】マルチディスプレイの構成を示す断面図である。
【図3】表示パネルユニットの構成を示す回路図である。
【図4】画素回路の構成を示す回路図である。
【図5】表示パネルユニットの構成を示す要部断面図である。
【図6】画素回路基板の構成を示す断面図である。
【図7】画素回路基板の構成を示す透視平面図である。
【図8】画素回路基板の別の構成を示す透視平面図である。
【図9】画素回路基板の別の構成を示す透視平面図である。
【図10】画素回路基板の別の構成を示す透視平面図である。
【図11】表示パネルユニットを裏面側から見た平面図である。
【図12】画素回路基板を作製する工程を説明するための断面図である。
【図13】画素回路基板を作製する工程を説明するための断面図である。
【図14】画素回路基板を作製する工程を説明するための断面図である。
【図15】画素回路基板を作製する工程を説明するための断面図である。
【図16】画素回路基板を作製する工程を説明するための断面図である。
【図17】画素回路基板を作製する工程を説明するための断面図である。
【図18】画素回路基板を作製する工程を説明するための断面図である。
【図19】画素回路基板を作製する工程を説明するための断面図である。
【図20】本発明の第１の実施形態に係るマルチディスプレイの構成を説明するための模式図である。
【図25】本発明の第２の実施形態に係るマルチディスプレイの構成を説明するための模式図である。
【図28】本発明の第３の実施形態に係るマルチディスプレイの構成を説明するための模式図である。
【図32】本発明の第４の実施形態に係るマルチディスプレイの構成を説明するための模式図である。
【図36】互いに隣り合う表示パネル間における画素間隔をａ''＋２ｂ''とした場合を説明するための模式図である。
【図37】表示パネルにおける画素間隔を全てａ''＋２ｂ''とした場合を説明するための模式図である。
【発明を実施するための形態】
【0017】
以下、本発明の実施形態について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を模式的に示している場合があり、各構成要素の数や寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を模式的に示している場合があり、各構成要素の数や寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【0018】
【0019】
なお、図１は、マルチディスプレイ１の構成を示す平面図である。図２は、マルチディスプレイ１の構成を示す断面図である。図３は、表示パネルユニット２の構成を示す回路図である。図４は、画素回路３の構成を示す回路図である。図５は、表示パネルユニット２の構成を示す要部断面図である。図６は、画素回路基板４の構成を示す断面図である。図７は、画素回路基板４の構成を示す透視平面図である。図８は、画素回路基板４の別の構成を示す透視平面図である。図９は、画素回路基板４の別の構成を示す透視平面図である。図１０は、画素回路基板４の別の構成を示す透視平面図である。図１１は、表示パネルユニット２を裏面側から見た平面図である。
【0020】
本実施形態のマルチディスプレイ１は、図１及び図２に示すように、複数の画素Ｐが面内に並んで配置された表示領域Ｅを含む複数の表示パネルユニット２と、複数の表示パネルユニット２を面内に並べた状態で支持する支持基板５０とを備えている。
【0021】
マルチディスプレイ１では、これら複数の表示パネルユニット２の隣り合うもの同士を突き合わせた状態で、複数の表示パネルユニット２を支持基板５０の一方の面側に貼り合わせることによって、複数の表示パネルユニット２の表示領域Ｅが１つの表示画面Ｓを構成している。
【0022】
表示パネルユニット２は、有機ＥＬ素子を用いてカラー表示を行う有機ＥＬ表示装置（有機ＥＬディスプレイ）である。
【0023】
【0024】
画素回路基板４は、表示領域Ｅの面内において交差する一の方向（図３及び図４では縦方向）に並ぶ複数の走査線５と、表示領域Ｅの面内において交差する他の方向（図３及び図４では横方向）に並ぶ複数の信号線６及び複数の電源線７とを含む。画素回路基板４は、これら複数の走査線５と複数の信号線６及び複数の電源線７とによって区画された領域毎に、画素回路３が設けられた構造を有している。
【0025】
また、表示パネルユニット２は、少なくとも赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色に対応した複数の画素（「サブピクセル」という。）Ｐを１つの画素ユニット（「ピクセル」という）Ｐｕとし、この画素ユニットＰｕが面内に周期的に並んで配置された構造を有している。
【0026】
本実施形態では、赤（Ｒ）に対応した画素Ｐと、緑（Ｇ）に対応した画素Ｐと、青（Ｂ）に対応した画素Ｐとが他の方向に周期的に並ぶことによって、１つの画素ユニットＰｕが構成されている。また、本実施形態では、平面視で矩形状の表示領域Ｅの面内に、平面視で矩形状の画素ユニットＰｕがマトリックス状に並んで配置されることによって、平面視で矩形状の表示パネルユニット２が構成されている。
【0027】
なお、画素ユニットＰｕについては、上述した構成に必ずしも限定されるものではなく、例えば、上記赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応した画素Ｐに加えて、白（Ｗ）に対応した画素Ｐを加えた４つの画素Ｐにより構成することも可能である。また、上述したカラー表示に対応した複数の画素Ｐが配置された構成に限らず、モノクロ表示に対応した複数の画素Ｐが配置された構成とすることも可能である。また、表示領域Ｅ及び表示パネルユニット２については、上述した矩形状のものに必ずしも限定されるものではなく、その平面視形状について適宜変更することが可能である。
【0028】
画素回路３は、図４及び図６に示すように、発光素子である有機ＥＬ素子８と、保持容量Ｃであるコンデンサ９と、スイッチング素子である２つのＴＦＴ素子（選択用ＴＦＴ素子１０及び駆動用ＴＦＴ素子１１）とを備えている。
【0029】
有機ＥＬ素子８は、画素回路基板４を構成する基板１２の一方の面（図６では表面）側に、画素電極１３と、有機機能層１４と、共通電極１５とが順次積層された構造を有している。すなわち、この有機ＥＬ素子８は、正極（＋）となる画素電極１３と、負極（－）となる共通電極１５との間に、有機機能層１４が挟み込まれた構造を有している。
【0030】
基板１２は、例えばプラスチック基板などのフレキシブル基板からなる。本実施形態では、基板１２として、例えば厚みが１０μｍ以下となるフィルム状のプラスチック基板を用いている。プラスチック基板には、例えばポリイミドなどの樹脂材料が用いられている。
【0031】
なお、基板１２については、上述したフレキシブル基板を用いた構成に必ずしも限定されるものではなく、例えばガラス基板などのリジッド基板を用いた構成とすることも可能である。
【0032】
画素電極１３は、複数の画素Ｐの各々に対応して設けられている。画素電極１３には、例えばアルミニウム（Ａｌ）などの金属電極材料が用いられている。画素電極１３は、後述する２つのＴＦＴ素子１０，１１が形成された面上を覆う層間絶縁層１６の上に形成されている。層間絶縁層１６には、例えば酸化シリコン（ＳｉＯｘ）などが用いられている。画素電極１３は、駆動用ＴＦＴ素子１１のソース電極１１ｓ側と電気的に接続されている。
【0033】
有機機能層１４は、例えば、正孔注入層と、正孔輸送層と、発光層と、電子輸送層と、電子注入層とが順に積層された構造（「ヘテロ構造」という。）を有している。層間絶縁層１６の上には、画素電極１３の面上を除いてバンク層１７が設けられている。バンク層１７には、例えば塗布型の有機絶縁材料などが用いられている。有機機能層１４は、このバンク層１７の内側に埋め込み形成されている。
【0034】
共通電極１５は、複数の画素Ｐの間で共通した１つのベタ電極を構成している。共通電極１５には、例えば酸化インジウムスズ（ＩＴＯ）などの透明電極材料が用いられている。共通電極１５は、有機機能層１４及びバンク層１７が形成された面上を覆うように形成されている。また、共通電極１５の上には、保護層１８が基板１２の全面を覆うように形成されている。保護層１８には、例えば塗布型の有機絶縁材料などが用いられている。
【0035】
共通電極１５は、ＧＮＤ線１９と電気的に接続されている。ＧＮＤ線１９は、後述する２つのＴＦＴ素子１０，１１を構成するゲート絶縁層２０の面上に設けられている。ＧＮＤ線１９は、層間絶縁層１６を貫通するコンタクトプラグ２１ａ、層間絶縁層１６の上に形成されたコンタクト電極２１ｂ及びバンク層１７を貫通するコンタクトプラグ２１ｃを介して共通電極１５と電気的に接続されている。
【0036】
有機ＥＬ素子８では、画素電極１３側から正孔注入層及び正孔輸送層を介して注入・輸送された正孔と、共通電極側から電子注入層及び電子輸送層を介して注入・輸送された電子とが発光層で再結合することによって、光を発することが可能となっている。
【0037】
有機ＥＬ素子８は、基板１２の一方の面側から光を取り出すトップエミッション構造を有している（以下、基板１２の一方の面を「表面」とし、基板１２の他方の面を「裏面」として区別する。）。
【0038】
また、有機ＥＬ素子８を用いてカラー表示を行う場合は、白色光を発する有機ＥＬ素子に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応したカラーフィルタを組み合わせた構成としている。又は、赤色光と緑色光と青色光との各色光を発する有機ＥＬ素子を組み合わせた構成としてもよい。
【0039】
保持容量Ｃは、コンデンサ９の一端側が選択用ＴＦＴ素子１０のソース電極１０ｓ側及び駆動用ＴＦＴ素子１１のゲート電極１１ｇ側と電気的に接続され、コンデンサ９の他端側が駆動用ＴＦＴ素子１１のソース電極１１ｓ側と電気的に接続された状態で設けられている。
【0040】
２つのＴＦＴ素子１０，１１は、基板１２の上に並んで設けられている。２つのＴＦＴ素子１０，１１には、例えばインジウム（Ｉｎ）－錫（Ｓｎ）－亜鉛（Ｚｎ）の酸化物（ＩｎＳｎＺｎＯ）などの酸化物半導体が用いられている。また、酸化物半導体は、例えばＩｎ、ガリウム（Ｇａ）、Ｚｎ、Ｓｎ、Ａｌなどの金属元素を少なくとも１つ以上を含む酸化物であってもよく、多結晶シリコンやアモルファスシリコン、有機半導体などであってもよい。ゲート絶縁層２０には、例えば酸化シリコン（ＳｉＯｘ）などが用いられている。
【0041】
選択用ＴＦＴ素子１０は、ゲート電極１０ｇが走査線５と電気的に接続され、ドレイン電極１０ｄが信号線６と電気的に接続され、ソース電極１０ｓが駆動用ＴＦＴ素子１１のゲート電極１１ｇ及び保持容量Ｃ（コンデンサ９）の一端側と電気的に接続された状態で設けられている。
【0042】
駆動用ＴＦＴ素子１１は、ゲート電極１０ｇが選択用ＴＦＴ素子１０のソース電極１０ｓ及び保持容量Ｃ（コンデンサ９の一端側）と電気的に接続され、ドレイン電極１１ｄが電源線７と電気的に接続され、ソース電極１１ｓが画素電極１３及び保持容量Ｃ（コンデンサ９）の他端側と電気的に接続された状態で設けられている。
【0043】
表示パネルユニット２では、選択用ＴＦＴ素子１０のスイッチング動作により、この選択用ＴＦＴ素子１０を介して保持容量Ｃに信号線６の電位（画像データ）が保持される。また、保持容量Ｃの電位に応じて、駆動用ＴＦＴ素子１１を介して有機ＥＬ素子８に電源線７からの駆動電流が流れる。これにより、有機ＥＬ素子８を発光（点灯）させることが可能である。
【0044】
ところで、本実施形態の画素回路基板４は、図５、図６及び図７に示すように、基板１２の表面側に配置された複数の第１の配線３１と、基板１２の厚み方向に配置された複数のコンタクトプラグ３２と、基板１２の裏面側に配置された複数の第２の配線３３と、基板１２の裏面側に配置された複数の接続部３４とを有している。
【0045】
複数の第１の配線３１は、複数の画素回路３の各々と電気的に接続されている。複数のコンタクトプラグ３２は、複数の第１の配線３１の各々と電気的に接続されている。複数の第２の配線３３は、複数のコンタクトプラグ３２の各々と電気的に接続されている。すなわち、第１の配線３１と第２の配線３３とは、コンタクトプラグ３２を介して電気的に接続されている。
【0046】
第１の配線３１及び第２の配線３３は、例えば銅やアルミニウム、モリブデン、クロムなどの導電材料を用いて線状にパターン形成されている。コンタクトプラグ３２は、例えば銅やアルミニウム、モリブデン、クロムなどの導電材料を用いて、基板１２を貫通するコンタクトホールに埋め込み形成されている。
【0047】
第１の配線３１、コンタクトプラグ３２及び第２の配線３３は、複数の走査線５の各々に対応して設けられている。すなわち、各走査線５は、これら第１の配線３１、コンタクトプラグ３２及び第２の配線３３によって、基板１２の表面側から裏面側へと引き回されている。
【0048】
また、第１の配線３１、コンタクトプラグ３２及び第２の配線３３は、複数の信号線６の各々に対応して設けられている。すなわち、各信号線６は、これら第１の配線３１、コンタクトプラグ３２及び第２の配線３３によって、基板１２の表面側から裏面側へと引き回されている。
【0049】
複数の接続部３４は、複数の第２の配線３３の各々と、フレキシブルプリント配線板（ＦＰＣ）３５の一端側に設けられた複数の端子の各々との間を電気的に接続している。
【0050】
接続部３４は、例えば異方性導電フィルム（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）などの接続材料を用いて、このＡＣＦやＡＣＰを複数の第２の配線３３の間を横断するように形成し、各第２の配線３３の間で絶縁性を保ちながら、各第２の配線３３と重なる位置にて導電性を持たせることによって、各第２の配線３３とＦＰＣ３５の各端子との間を電気的に接続すると共に、ＦＰＣ３５と画素回路基板４との接着を行っている。
【0051】
複数の走査線５は、複数の接続部３４（以下、必要に応じて「第１の接続部３４Ａ」として区別する。）を介してＦＰＣ３５（以下、必要に応じて「第１のフレキシブルプリント配線板（ＦＰＣ）３５Ａ」として区別する。）と電気的に接続されている。
【0052】
第１の接続部３４Ａは、複数の走査線５の各々に対応した線列毎に、一の方向（図７では縦方向）に並んで設けられている。第１のＦＰＣ３５Ａには、例えばシフトレジスタ及びレベルシフタ等を含む走査線駆動回路（ゲートドライバ）３６が設けられている。複数の走査線５は、この第１のＦＰＣ３５Ａを介してゲートドライバ３６と電気的に接続されている。ゲートドライバ３６は、複数の走査線５に走査信号を順次的に供給し、この走査信号に応答して、上記選択用ＴＦＴ素子１０の駆動を切り替える。
【0053】
複数の信号線６は、複数の接続部３４（以下、必要に応じて「第２の接続部３４Ｂ」として区別する。）を介してＦＰＣ３５（以下、必要に応じて「第２のフレキシブルプリント配線板（ＦＰＣ）３５Ｂ」として区別する。）と電気的に接続されている。
【0054】
第２の接続部３４Ｂは、複数の信号線６の各々に対応した線列毎に、他の方向（図７では横方向）に並んで設けられている。第２のＦＰＣ３５Ｂには、例えばシフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチ等を含む信号線駆動回路（データドライバ）３７が設けられている。複数の信号線６は、この第２のＦＰＣ３５Ｂを介してデータドライバ３７と電気的に接続されている。データドライバ３７は、複数の信号線６に画像データを供給する。
【0055】
画素回路基板４の表示領域Ｅと平面視で重なる領域内には、複数の走査線５の各々に対応した線列毎に、複数のコンタクトプラグ３２（以下、必要に応じて「第１のコンタクトプラグ３２Ａ」として区別する。）が一の方向（図７では縦方向）に並んで設けられている。
【0056】
複数の第１のコンタクトプラグ３２Ａは、領域内の複数の第１の接続部３４Ａよりも内側に位置して、各第２の配線３３（以下、必要に応じて「第１の裏面配線３３Ａ」として区別する。）の一端側と電気的に接続されている。一方、複数の第１の接続部３４Ａは、領域内における他の方向（図７では横方向）の一端側（図７では右端側）に位置して、各第１の裏面配線３３Ａの他端側と電気的に接続されている。
【0057】
また、画素回路基板４の表示領域Ｅと平面視で重なる領域内には、複数の信号線６の各々に対応した線列毎に、複数のコンタクトプラグ３２（以下、必要に応じて「第２のコンタクトプラグ３２Ｂ」として区別する。）が他の方向（図７では横方向）に並んで設けられている。
【0058】
複数の第２のコンタクトプラグ３２Ｂは、領域内の複数の第２の接続部３４Ｂよりも内側に位置して、各第２の配線３３（以下、必要に応じて「第２の裏面配線３３Ｂ」として区別する。）の一端側と電気的に接続されている。一方、複数の第２の接続部３４Ｂは、領域内における一の方向（図７では縦方向）の一端側（図７では上端側）に位置して、各第２の裏面配線３３Ｂの他端側と電気的に接続されている。
【0059】
また、第１の配線３１、コンタクトプラグ３２及び第２の配線３３は、複数の電源線７の各々に対応して設けられている。すなわち、各電源線７は、これら第１の配線３１、コンタクトプラグ３２及び第２の配線３３によって、基板１２の表面側から裏面側へと引き回されている。
【0060】
複数の電源線７の各々に対応して設けられた複数の第１の配線３１は、複数の電源線７の各々に対応して設けられた複数のコンタクトプラグ３２（以下、必要に応じて「第３のコンタクトプラグ３２Ｃ」として区別する。）を介して共通する１本の第２の配線３３（以下、必要に応じて「第３の裏面配線３３Ｃ」として区別する。）と電気的に接続されている。
【0061】
画素回路基板４の表示領域Ｅと平面視で重なる領域内には、複数の第３のコンタクトプラグ３２Ｃが一の方向（図７では縦方向）に並んで設けられている。複数の第３のコンタクトプラグ３２Ｃは、領域内における他の方向（図７では横方向）の他端側（図７では左端側）に位置して、一の方向（図７では縦方向）に延在する第３の裏面配線３３Ｃと電気的に接続されている。
【0062】
また、第１の配線３１、コンタクトプラグ３２及び第２の配線３３は、ＧＮＤ線１９に対応して設けられている。すなわち、ＧＮＤ線１９は、これら第１の配線３１、コンタクトプラグ３２及び第２の配線３３によって、基板１２の表面側から裏面側へと引き回されている。
【0063】
ＧＮＤ線１９に対応して設けられた第１の配線３１は、ＧＮＤ線１９に対応して設けられた複数のコンタクトプラグ３２（以下、必要に応じて「第４のコンタクトプラグ３２Ｄ」として区別する。）を介して共通する１本の第２の配線３３（以下、必要に応じて「第４の裏面配線３３Ｄ」として区別する。）と電気的に接続されている。
【0064】
画素回路基板４の表示領域Ｅと平面視で重なる領域内には、複数の第４のコンタクトプラグ３２Ｄが一の方向（図７では縦方向）に並んで設けられている。複数の第４のコンタクトプラグ３２Ｄは、領域内における他の方向（図７では横方向）の他端側（図７では左端側）に位置して、一の方向（図７では縦方向）に延在する第４の裏面配線３３Ｄと電気的に接続されている。
【0065】
画素回路基板４には、基板１２の裏面を覆う層間絶縁層３８が設けられている。第１の裏面配線３３Ａ及び第３の裏面配線３３Ｃは、基板１２及び層間絶縁層３８を貫通する第１のコンタクトプラグ３２Ａ及び第３のコンタクトプラグ３２Ｃと電気的に接続されている。一方、第２の裏面配線３３Ｂ及び第４の裏面配線３３Ｄは、基板１２を貫通する第２のコンタクトプラグ３２Ｂ及び第４のコンタクトプラグ３２Ｄと電気的に接続されている。
【0066】
これにより、第１の裏面配線３３Ａの一部と、第２の裏面配線３３Ｂの一部とが交差した状態で配置されている。また、第３の裏面配線３３Ｃと、第２の裏面配線３３Ｂの一部とが交差した状態で配置されている。
【0067】
以上のような構成を有する表示パネルユニット２では、上述した表示領域Ｅと平面視で重なる領域内に、複数の接続部３４（第１の接続部３４Ａ及び第２の接続部３４Ｂ）が設けられている。これにより、表示パネルユニット２の表示領域Ｅと平面視で重なる領域内において、複数の接続部３４を介して第１のＦＰＣ３５Ａ及び第２のＦＰＣ３５Ｂを接続すると共に、第１のＦＰＣ３５Ａ及び第２のＦＰＣ３５Ｂに設けられたゲートドライバ３６及びデータドライバ３７を画素回路基板４の裏面側に配置することが可能である。
【0068】
また、画素回路基板４の表示領域Ｅと平面視で重なる領域は、基板１２の外形とほぼ一致している。これにより、表示領域Ｅの外側にゲートドライバ３６及びデータドライバ３７を配置するための周辺領域を設ける必要がなく、表示パネルユニット２の周辺領域を縮小化することが可能である。
【0069】
したがって、本実施形態のマルチディスプレイ１では、複数の表示パネルユニット２を面内に並べて１つの画面として表示する場合において、継ぎ目のない（目立たない）表示画面Ｓを構成することが可能である。
【0070】
なお、上記表示パネルユニット２では、上述した図７に示すような画素回路基板４の構成を例示しているが、このような構成に必ずしも限定されるものではなく、例えば図８～図１０に示すような構成とすることも可能である。
【0071】
具体的に、図８に示す画素回路基板４では、表示領域Ｅと平面視で重なる領域内において、複数の第１のコンタクトプラグ３２Ａが、他の方向（図８では横方向）の一端側（図６では左端側）に位置して、一の方向（図８では縦方向）に並んで配置されると共に、各第１の裏面配線３３Ａの一端側と電気的に接続されている。
【0072】
一方、複数の第１の接続部３４Ａは、領域内の複数の第１のコンタクトプラグ３２Ａよりも内側に位置して、一の方向（図８では縦方向）に並んで配置されると共に、各第１の裏面配線３３Ａの他端側と電気的に接続されている。
【0073】
また、表示領域Ｅと平面視で重なる領域内において、複数の第２のコンタクトプラグ３２Ｂが、一の方向（図８では縦方向）の一端側（図８では上端側）に位置して、他の方向（図８では横方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの一端側と電気的に接続されている。
【0074】
一方、複数の第２の接続部３４Ｂは、領域内の複数の第２のコンタクトプラグ３２Ｂよりも内側に位置して、他の方向（図８では横方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの他端側と電気的に接続されている。
【0075】
このように、図８に示す画素回路基板４では、第１のコンタクトプラグ３２Ａ及び第２のコンタクトプラグ３２Ｂを表示領域Ｅと平面視で重なる領域内の端部に並べて配置することが可能である。
【0076】
一方、図９に示す画素回路基板４では、表示領域Ｅと平面視で重なる領域内において、複数の第１のコンタクトプラグ３２Ａが、他の方向（図９では横方向）の中央側に位置して、一の方向（図９では縦方向）に並んで配置されると共に、各第１の裏面配線３３Ａの一端側と電気的に接続されている。
【0077】
一方、複数の第１の接続部３４Ａは、領域内の複数の第１のコンタクトプラグ３２Ａよりも外側に位置して、一の方向（図９では縦方向）に並んで配置されると共に、各第１の裏面配線３３Ａの他端側と電気的に接続されている。
【0078】
また、表示領域Ｅと平面視で重なる領域内において、複数の第２のコンタクトプラグ３２Ｂが、一の方向（図９では縦方向）の中央側に位置して、他の方向（図９では横方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの一端側と電気的に接続されている。
【0079】
一方、複数の第２の接続部３４Ｂは、領域内の複数の第２のコンタクトプラグ３２Ｂよりも外側に位置して、他の方向（図９では横方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの他端側と電気的に接続されている。
【0080】
このように、図９に示す画素回路基板４では、第１のコンタクトプラグ３２Ａ及び第２のコンタクトプラグ３２Ｂを表示領域Ｅと平面視で重なる領域内の中央部に並べて配置することが可能である。
【0081】
一方、図１０に示す画素回路基板４では、表示領域Ｅと平面視で重なる領域内において、複数の第１のコンタクトプラグ３２Ａが、一方の対角方向（図１０では右斜め方向）に並んで配置されると共に、各第１の裏面配線３３Ａの一端側と電気的に接続されている。
【0082】
一方、複数の第１の接続部３４Ａは、領域内の複数の第１のコンタクトプラグ３２Ａよりも外側に位置して、一方の対角方向（図１０では右斜め方向）に並んで配置されると共に、各第１の裏面配線３３Ａの他端側と電気的に接続されている。
【0083】
また、表示領域Ｅと平面視で重なる領域内において、複数の第２のコンタクトプラグ３２Ｂが、他方の対角方向（図１０では左斜め方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの一端側と電気的に接続されている。
【0084】
一方、複数の第２の接続部３４Ｂは、領域内の複数の第２のコンタクトプラグ３２Ｂよりも外側に位置して、他方の対角方向（図１０では左斜め方向）に並んで配置されると共に、各第２の裏面配線３３Ｂの他端側と電気的に接続されている。
【0085】
このように、図１０に示す画素回路基板４では、第１のコンタクトプラグ３２Ａ及び第２のコンタクトプラグ３２Ｂを表示領域Ｅと平面視で重なる領域内の対角方向（斜め方向）に並べて配置することが可能である。
【0086】
また、上記表示パネルユニット２では、図１１に示すように、その背面側において、複数の走査線５の線列毎にゲートドライバ３６が設けられた複数の第１のＦＰＣ３５Ａが一の方向（図１１では縦方向）に並んで配置されると共に、複数の信号線６の線列毎にデータドライバ３７が設けられた複数の第２のＦＰＣ３５Ｂが他の方向（図１１では横方向）に並んで配置された構成としてもよい。
【0087】
【0088】
上記表示パネルユニット２を製造する際は、画素回路基板４を作製する工程を有する。
【0089】
画素回路基板４を作製する工程では、先ず、図１２に示すように、第１のガラス基板１０１の面上にフィルム状に形成された基板１２を用意する。そして、この基板１２の一方の面（表面）上に、上述した走査線５、信号線６、電源線７及びＧＮＤ線１９を含む第１の配線３１と、コンタクトプラグ２１ａ、コンタクト電極２１ｂ及びコンタクトプラグ２１ｃと、画素回路３を構成する有機ＥＬ素子８（画素電極１３、有機機能層１４及び共通電極１５）、コンデンサ９、ゲート絶縁層２０を含む選択用ＴＦＴ素子１０及び駆動用ＴＦＴ素子１１と、層間絶縁層１６と、バンク層１７と、保護層１８とを形成する。
【0090】
なお、これらの形成工程には、従来より公知の成膜プロセスやフォトリソグラフィプロセスなどを用いることができ、その形成方法について特に限定されるものではない。
【0091】
次に、図１３に示すように、基板１２の最上層に接着層１０２を介して第２のガラス基板１０３を貼り付ける。
【0092】
次に、図１４に示すように、第１のガラス基板１０１側から基板１２に向けてレーザー光Ｌを照射する。このとき、レーザー光Ｌが第１のガラス基板１０１を透過し、基板１２に吸収されることで、第１のガラス基板１０１との界面付近のプラスチックフィルムの一部が熱により蒸発する。これにより、図１５に示すように、基板１２の他方の面（裏面）から第１のガラス基板１０１を剥離することができる。
【0093】
次に、図１６に示すように、基板１２の第２のコンタクトプラグ３２Ｂ及び第４のコンタクトプラグ３２Ｄの形成位置に、基板１２及びゲート絶縁層２０を貫通するコンタクトホール１０４を形成する。
【0094】
次に、図１７に示すように、コンタクトホール１０４に第２のコンタクトプラグ３２Ｂ及び第４のコンタクトプラグ３２Ｄを埋め込み形成した後、基板１２の裏面に第２の裏面配線３３Ｂ及び第４の裏面配線３３Ｄをパターン形成する。
【0095】
次に、図１８に示すように、基板１２の裏面に層間絶縁層３８を形成した後、基板１２の第１のコンタクトプラグ３２Ａ及び第３のコンタクトプラグ３２Ｃの形成位置に、基板１２及び層間絶縁層３８を貫通するコンタクトホール１０５を形成する。
【0096】
次に、図１９に示すように、コンタクトホール１０５に第１のコンタクトプラグ３２Ａ及び第３のコンタクトプラグ３２Ｃを埋め込み形成した後、基板１２の裏面に第１の裏面配線３３Ａ及び第３の裏面配線３３Ｃをパターン形成する。
【0097】
次に、第１の接続部３４Ａ及び第２の接続部３４ＢとなるＡＣＰを形成した後、これら第１の接続部３４Ａ及び第２の接続部３４Ｂを介して第１のＦＰＣ３５Ａ及び第２のＦＰＣ３５Ｂを接続する。最後に、第２のガラス基板１０３を接着層１０２と共に除去する。これにより、上記表示パネルユニット２を作製することが可能である。
【0098】
上記表示パネルユニット２の製造方法では、上述した表示領域Ｅと平面視で重なる領域内に、複数の接続部３４（第１の接続部３４Ａ及び第２の接続部３４Ｂ）を設けることによって、第１のＦＰＣ３５Ａ及び第２のＦＰＣ３５Ｂに設けられたゲートドライバ３６及びデータドライバ３７を画素回路基板４の裏面側に配置することが可能である。これにより、表示領域Ｅの外側にゲートドライバ３６及びデータドライバ３７を配置するための周辺領域を設ける必要がなく、周辺領域を縮小化した表示パネルユニット２を製造することが可能である。
【0099】
また、基板１２として、厚みが１０μｍ以下となるフィルム状のプラスチック基板を用いることで、上述したコンタクトホール１０４，１０５のサイズ（開口径）を微細化することが可能である。これにより、画素Ｐのサイズを小さくして、表示パネルユニット２の高精細化を図ることが可能である。
【0100】
本実施形態のマルチディスプレイ１は、上述した工程を経ることによって作製された複数の表示パネルユニット２の隣り合うもの同士を突き合わせた状態で、複数の表示パネルユニット２を支持基板５０の一方の面側に貼り合わせることによって、作製することが可能である。
【0101】
支持基板５０は、図２に示すように、複数の表示パネルユニット２の表面側に、第１の接着層５１を介して貼り合わされている。
【0102】
支持基板５０は、例えばプラスチック基板などの透明なフレキシブル基板からなり、表示画面Ｓに対応した形状を有している。プラスチック基板には、例えばポリイミドなどの樹脂材料が用いられている。
【0103】
なお、支持基板５０については、上述したフレキシブル基板を用いた構成に必ずしも限定されるものではなく、上記基板１２にリジッド基板を用いた場合、例えばガラス基板などの透明なリジッド基板を用いた構成とすることも可能である。
【0104】
第１の接着層５１には、例えばエポキシ系樹脂接着剤などの透明な接着材料が用いられている。
【0105】
また、支持基板５０の他方の面側には、反射防止層５２が配置されている。反射防止層５２は、各表示パネルユニット２の表面側に位置して、外光の反射を防止するものであり、フィルム状の円偏光板により構成されている。
【0106】
反射防止層５２は、支持基板５０の各表示パネルユニット２とは反対側の面に第２の接着層５３を介して貼り合わされている。第２の接着層５３には、第１の接着層５１と同じものが用いられている。
【0107】
【0108】
なお、図２０は、マルチディスプレイ１Ａの構成を説明するための模式図である。図２１は、マルチディスプレイ１Ａが備える第１の表示パネルユニット２Ａの構成を示す平面図である。図２２は、マルチディスプレイ１Ａが備える第２の表示パネルユニット２Ｂの構成を示す平面図である。図２３は、マルチディスプレイ１Ａの湾曲した構成を示す斜視図である。図２４は、マルチディスプレイ１Ａの第２の表示パネルユニット２Ｂを追加した構成を説明するための模式図である。また、以下の説明では、上記マルチディスプレイ１と同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
【0109】
本実施形態のマルチディスプレイ１Ａは、図２０、図２１及び図２２に示すように、上記マルチディスプレイ１を構成する３つの表示パネルユニット２のうち、中央に位置する１つの第１の表示パネルユニット２Ａと、第１の表示パネルユニット２Ａを挟んだ両側に位置する２つの第２の表示パネルユニット２Ｂとが、表示画面Ｓの面内における一の方向（図２０では横方向）に並んで設けられた構成を有している。
【0110】
すなわち、このマルチディスプレイ１Ａは、中央に位置する１つの第１の表示パネルユニット２Ａと、第１の表示パネルユニット２Ａを挟んだ両側に位置する２つの第２の表示パネルユニット２Ｂとが、表示画面Ｓの幅方向に並んだ構成を有している。
【0111】
ここで、一の方向における画素ユニットＰｕの幅をａとし、画素ユニットＰｕの一の方向の両側に設けられる余白の幅をｂとする。
【0112】
第１の表示パネルユニット２Ａは、一の方向に並ぶ画素ユニットＰｕの間隔がａとなる第１の定常領域Ｗ１と、第１の定常領域Ｗ１の両側から第２の表示パネルユニット２Ｂとの境界に向かって、一の方向に並ぶ画素ユニットＰｕの間隔がａからａ＋２ｂへと連続的に変化する第１の過渡領域Ｗ２とを含んでいる。
【0113】
一方、第２の表示パネルユニット２Ｂは、一の方向に並ぶ画素ユニットＰｕの間隔がａ＋２ｂとなる第２の定常領域Ｗ３を含んでいる。
【0114】
この場合、第１の表示パネルユニット２Ａと第２の表示パネルユニット２Ｂとの間（第１の過渡領域Ｗ２）において、一の方向に並ぶ画素ユニットＰｕの間隔がａからａ＋２ｂへと連続的に変化している。これにより、一の方向に並ぶ第１の表示パネルユニット２Ａと第２の表示パネルユニット２Ｂとの間の継ぎ目を目立たなくすることができ、この継ぎ目における画質の劣化を抑制することが可能である。
【0115】
また、表示画面Ｓの中央に位置する第１の表示パネルユニット２Ａの第１の定常領域Ｗ１は、この第１の表示パネルユニット２Ａを挟んだ両側に位置する第２の表示パネルユニット２Ｂの第２の定常領域Ｗ３よりも、一の方向に並ぶ画素ユニットＰｕの間隔が２ｂだけ短くなっている。これにより、表示画面Ｓの中央を中心に映像を視聴する場合、視野角の中心となる表示画面Ｓの中央側で精細度が相対的に高い映像を表示し、視野角の外側となる表示画面Ｓの外側で精細度が相対的に低い映像を表示しても、この表示画面Ｓの幅方向に亘って精細度の低下による画質の劣化とを抑制することが可能である。
【0116】
以上のように、本実施形態のマルチディスプレイ１Ａでは、互いに隣り合う表示パネルユニット２Ａ，２Ｂの間における画質の劣化と、これら表示パネルユニット２Ａ，２Ｂの精細度の低下による画質の劣化とを抑制することが可能である。
【0117】
なお、本実施形態では、上述したマルチディスプレイ１Ａの表示画面Ｓが平面である構成に限らず、例えば図２３に示すように、表示画面Ｓの幅方向の両側が内側に向かってラウンド（アーチ）状に湾曲した構成であってもよい。
【0118】
また、本実施形態では、上述したマルチディスプレイ１Ａの構成に加えて、例えば図２４に示すように、第１の表示パネルユニット２Ａ及び第２の表示パネルユニット２Ｂを挟んだ両側に更に、２つの第２の表示パネルユニット２Ｂを追加した構成としてもよい。
【0119】
【0120】
なお、図２５は、マルチディスプレイ１Ｂの構成を説明するための模式図である。図２６は、マルチディスプレイ１Ｂが備える第１の表示パネルユニット２Ａの構成を示す平面図である。図２７は、マルチディスプレイ１Ｂが備える第２の表示パネルユニット２Ｂの構成を示す平面図である。また、以下の説明では、上記マルチディスプレイ１，１Ａと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
【0121】
本実施形態のマルチディスプレイ１Ｂは、図２５、図２６及び図２７に示すように、複数（本実施形態では９つ）の表示パネルユニット２のうち、中央に位置する１つの第１の表示パネルユニット２Ａと、第１の表示パネルユニット２Ａの周囲を囲む８つの第２の表示パネルユニット２Ｂとが、表示画面Ｓの面内において交差する一の方向（図２５では横方向）と他の方向（図２５では縦方向）とに並んで設けられた構成を有している。
【0122】
すなわち、このマルチディスプレイ１Ｂは、中央に位置する１つの第１の表示パネルユニット２Ａと、第１の表示パネルユニット２Ａを挟んだ両側に位置する２つの第２の表示パネルユニット２Ｂとが、表示画面Ｓの幅方向と高さ方向と対角方向とに各々並んだ構成を有している。
【0123】
ここで、一の方向における画素ユニットＰｕの幅をａとし、画素ユニットＰｕの一の方向の両側に設けられる余白の幅をｂとする。
【0124】
第１の表示パネルユニット２Ａは、一の方向に並ぶ画素ユニットＰｕの間隔がａとなる第１の定常領域Ｗ１と、第１の定常領域Ｗ１の両側から第２の表示パネルユニット２Ｂとの境界に向かって、一の方向に並ぶ画素ユニットＰｕの間隔がａからａ＋２ｂへと連続的に変化する第１の過渡領域Ｗ２とを含んでいる。
【0125】
一方、第２の表示パネルユニット２Ｂは、一の方向に並ぶ画素ユニットＰｕの間隔がａ＋２ｂとなる第２の定常領域Ｗ３を含んでいる。
【0126】
この場合、第１の表示パネルユニット２Ａと第２の表示パネルユニット２Ｂとの間において、一の方向に並ぶ画素ユニットＰｕの間隔がａからａ＋２ｂへと連続的に変化している。これにより、一の方向に並ぶ第１の表示パネルユニット２Ａと第２の表示パネルユニット２Ｂとの間の継ぎ目を目立たなくすることができ、この継ぎ目における画質の劣化を抑制することが可能である。
【0127】
また、表示画面Ｓの中央に位置する第１の表示パネルユニット２Ａの第１の定常領域Ｗ１は、この第１の表示パネルユニット２Ａを挟んだ両側に位置する第２の表示パネルユニット２Ｂの第２の定常領域Ｗ３よりも、一の方向に並ぶ画素ユニットＰｕの間隔が２ｂだけ短くなっている。これにより、表示画面Ｓの中央を中心に映像を視聴する場合、視野角の中心となる表示画面Ｓの中央側で精細度が相対的に高い映像を表示し、視野角の外側となる表示画面Ｓの外側で精細度が相対的に低い映像を表示しても、この表示画面Ｓの幅方向に亘って精細度の低下による画質の劣化とを抑制することが可能である。
【0128】
一方、他の方向における画素ユニットＰｕの幅をａ’とし、画素ユニットＰｕの他の方向の両側に設けられる余白の幅をｂ’とする。
【0129】
第１の表示パネルユニット２Ａは、他の方向に並ぶ画素ユニットＰｕの間隔がａ’となる第３の定常領域Ｈ１と、第３の定常領域Ｈ１の両側から第２の表示パネルユニット２Ｂとの境界に向かって、他の方向に並ぶ画素ユニットＰｕの間隔がａ’からａ’＋２ｂ’へと連続的に変化する第２の過渡領域Ｈ２とを含んでいる。
【0130】
一方、第２の表示パネルユニット２Ｂは、他の方向に並ぶ画素ユニットＰｕの間隔がａ’＋２ｂ’となる第４の定常領域Ｈ３を含んでいる。
【0131】
この場合、第１の表示パネルユニット２Ａと第２の表示パネルユニット２Ｂとの間（第２の過渡領域Ｈ２）において、他の方向に並ぶ画素ユニットＰｕの間隔がａ’からａ＋２ｂ’へと連続的に変化している。これにより、他の方向に並ぶ第１の表示パネルユニット２Ａと第２の表示パネルユニット２Ｂとの間の継ぎ目を目立たなくすることができ、この継ぎ目における画質の劣化を抑制することが可能である。
【0132】
また、表示画面Ｓの中央に位置する第１の表示パネルユニット２Ａの第３の定常領域Ｈ１は、この第１の表示パネルユニット２Ａを挟んだ両側に位置する第２の表示パネルユニット２Ｂの第４の定常領域Ｈ３よりも、他の方向に並ぶ画素ユニットＰｕの間隔が２ｂだけ短くなっている。これにより、表示画面Ｓの中央を中心に映像を視聴する場合、視野角の中心となる表示画面Ｓの中央側で精細度が相対的に高い映像を表示し、視野角の外側となる表示画面Ｓの外側で精細度が相対的に低い映像を表示しても、この表示画面Ｓの高さ方向及び対角方向に亘って精細度の低下による画質の劣化とを抑制することが可能である。
【0133】
以上のように、本実施形態のマルチディスプレイ１Ｂでは、互いに隣り合う表示パネルユニット２Ａ，２Ｂの間における画質の劣化と、これら表示パネルユニット２Ａ，２Ｂの精細度の低下による画質の劣化とを抑制することが可能である。
【0134】
なお、本実施形態では、上述したマルチディスプレイ１Ｂの表示画面Ｓが平面である構成に限らず、例えば、表示画面Ｓの幅方向の両側が内側に向かってラウンド（アーチ）状に湾曲した構成であってもよい。
【0135】
また、本実施形態では、上述したマルチディスプレイ１Ｂの構成に加えて、例えば、第２の表示パネルユニット２Ｂの周囲を囲む１６つの第２の表示パネルユニット２Ｂを追加した構成としてもよい。
【0136】
【0137】
なお、図２８は、マルチディスプレイ１Ｃの構成を説明するための模式図である。図２９は、マルチディスプレイ１Ｃが備える第１の表示パネルユニット２Ｃの構成を示す平面図である。図３０は、マルチディスプレイ１Ｃが備える第２の表示パネルユニット２Ｄの構成を示す平面図である。図３１は、マルチディスプレイ１Ｃが備える第３の表示パネルユニット２Ｅの構成を示す平面図である。また、以下の説明では、上記マルチディスプレイ１と同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
【0138】
本実施形態のマルチディスプレイ１Ｃは、図２８～図３１に示すように、複数（本実施形態では５つ）の表示パネルユニット２のうち、中央に位置する１つの第１の表示パネルユニット２Ｃと、第１の表示パネルユニット２Ｃを挟んだ両側に位置する２つの第２の表示パネルユニット２Ｄと、第１の表示パネルユニット２Ｃ及び第２の表示パネルユニット２Ｄを挟んだ両側に位置する２つの第３の表示パネルユニット２Ｅとが、表示画面Ｓの面内における一の方向（図２８では横方向）に並んで設けられた構成を有している。
【0139】
すなわち、このマルチディスプレイ１Ｃは、中央に位置する１つの第１の表示パネルユニット２Ｃと、第１の表示パネルユニット２Ｃを挟んだ両側に位置する２つの第２の表示パネルユニット２Ｄと、第１の表示パネルユニット２Ｃ及び第２の表示パネルユニット２Ｄを挟んだ両側に位置する２つの第３の表示パネルユニット２Ｅとが、表示画面Ｓの幅方向に並んだ構成を有している。
【0140】
ここで、一の方向における画素ユニットＰｕの幅をａとし、画素ユニットＰｕの一の方向の両側に設けられる余白の幅をｂとする。
【0141】
第１の表示パネルユニット２Ｃは、一の方向に並ぶ画素ユニットＰｕの間隔がａとなる第１の定常領域Ｗ４を含んでいる。
【0142】
一方、第２の表示パネルユニット２Ｄは、一の方向に並ぶ画素ユニットＰｕの間隔がａとなる第２の定常領域Ｗ５と、第２の定常領域Ｗ５の両側から第３の表示パネルユニット２Ｅとの境界に向かって、一の方向に並ぶ画素ユニットＰｕの間隔がａからａ＋２ｂへと連続的に変化する第１の過渡領域Ｗ６とを含んでいる。
【0143】
一方、第３の表示パネルユニット２Ｅは、一の方向に並ぶ画素ユニットＰｕの間隔がａ＋２ｂとなる第３の定常領域Ｗ７を含んでいる。
【0144】
この場合、第２の表示パネルユニット２Ｄと第３の表示パネルユニット２Ｅとの間（第１の過渡領域Ｗ６）において、一の方向に並ぶ画素ユニットＰｕの間隔がａからａ＋２ｂへと連続的に変化している。これにより、一の方向に並ぶ第２の表示パネルユニット２Ｄと第３の表示パネルユニット２Ｅとの間の継ぎ目を目立たなくすることができ、この継ぎ目における画質の劣化を抑制することが可能である。
【0145】
また、表示画面Ｓの中央に位置する第１の表示パネルユニット２Ｃの第１の定常領域Ｗ４及び第２の表示パネルユニット２Ｄの第２の定常領域Ｗ５は、この第１の表示パネルユニット２Ｃ及び第２の表示パネルユニット２Ｄを挟んだ両側に位置する第３の表示パネルユニット２Ｅの第３の定常領域Ｗ７よりも、一の方向に並ぶ画素ユニットＰｕの間隔が２ｂだけ短くなっている。これにより、表示画面Ｓの中央を中心に映像を視聴する場合、視野角の中心となる表示画面Ｓの中央側で精細度が相対的に高い映像を表示し、視野角の外側となる表示画面Ｓの外側で精細度が相対的に低い映像を表示しても、この表示画面Ｓの幅方向に亘って精細度の低下による画質の劣化とを抑制することが可能である。
【0146】
以上のように、本実施形態のマルチディスプレイ１Ｃでは、互いに隣り合う表示パネルユニット２Ｃ，２Ｄ，２Ｅの間における画質の劣化と、これら表示パネルユニット２Ｃ，２Ｄ，２Ｅの精細度の低下による画質の劣化とを抑制することが可能である。
【0147】
なお、本実施形態では、上述したマルチディスプレイ１Ｃの表示画面Ｓが平面である構成に限らず、例えば、表示画面Ｓの幅方向の両側が内側に向かってラウンド（アーチ）状に湾曲した構成であってもよい。
【0148】
また、本実施形態では、上述したマルチディスプレイ１Ｃの構成に加えて、例えば、第１の表示パネルユニット２Ｃ、第２の表示パネルユニット２Ｄ及び第３の表示パネルユニット２Ｅを挟んだ両側に更に、２つの第３の表示パネルユニット２Ｅを追加した構成としてもよい。
【0149】
【0150】
なお、図３２は、マルチディスプレイ１Ｄの構成を説明するための模式図である。図３３は、マルチディスプレイ１Ｄが備える第１の表示パネルユニット２Ｃの構成を示す平面図である。図３４は、マルチディスプレイ１Ｄが備える第２の表示パネルユニット２Ｄの構成を示す平面図である。図３５は、マルチディスプレイ１Ｄが備える第３の表示パネルユニット２Ｅの構成を示す平面図である。また、以下の説明では、上記マルチディスプレイ１，１Ｃと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
【0151】
本実施形態のマルチディスプレイ１Ｄは、図３２～図３５に示すように、複数（本実施形態では２５つ）の表示パネルユニット２のうち、中央に位置する１つの第１の表示パネルユニット２Ｃと、第１の表示パネルユニット２Ｃの周囲を囲む８つの第２の表示パネルユニット２Ｄと、第１の表示パネルユニット２Ｃ及び第２の表示パネルユニット２Ｄの周囲を囲む１６つの第３の表示パネルユニット２Ｅとが、表示画面Ｓの面内において交差する一の方向（図３２では横方向）と他の方向（図３２では縦方向）とに並んで設けられた構成を有している。
【0152】
すなわち、このマルチディスプレイ１Ｄは、中央に位置する１つの第１の表示パネルユニット２Ｃと、第１の表示パネルユニット２Ｃを挟んだ両側に位置する２つの第２の表示パネルユニット２Ｄと、第１の表示パネルユニット２Ｃ及び第２の表示パネルユニット２Ｄを挟んだ両側に位置する２つの第３の表示パネルユニット２Ｅとが、表示画面Ｓの幅方向と高さ方向と対角方向とに各々並んだ構成を有している。
【0153】
ここで、一の方向における画素ユニットＰｕの幅をａとし、画素ユニットＰｕの一の方向の両側に設けられる余白の幅をｂとする。
【0154】
第１の表示パネルユニット２Ｃは、一の方向に並ぶ画素ユニットＰｕの間隔がａとなる第１の定常領域Ｗ４を含んでいる。
【0155】
一方、第２の表示パネルユニット２Ｄは、一の方向に並ぶ画素ユニットＰｕの間隔がａとなる第２の定常領域Ｗ５と、第２の定常領域Ｗ５の両側から第３の表示パネルユニット２Ｅとの境界に向かって、一の方向に並ぶ画素ユニットＰｕの間隔がａからａ＋２ｂへと連続的に変化する第１の過渡領域Ｗ６とを含んでいる。
【0156】
一方、第３の表示パネルユニット２Ｅは、一の方向に並ぶ画素ユニットＰｕの間隔がａ＋２ｂとなる第３の定常領域Ｗ７を含んでいる。
【0157】
この場合、第２の表示パネルユニット２Ｄと第３の表示パネルユニット２Ｅとの間（第１の過渡領域Ｗ６）において、一の方向に並ぶ画素ユニットＰｕの間隔がａからａ＋２ｂへと連続的に変化している。これにより、一の方向に並ぶ第２の表示パネルユニット２Ｄと第３の表示パネルユニット２Ｅとの間の継ぎ目を目立たなくすることができ、この継ぎ目における画質の劣化を抑制することが可能である。
【0158】
また、表示画面Ｓの中央に位置する第１の表示パネルユニット２Ｃの第１の定常領域Ｗ４及び第２の表示パネルユニット２Ｄの第２の定常領域Ｗ５は、この第１の表示パネルユニット２Ｃ及び第２の表示パネルユニット２Ｄを挟んだ両側に位置する第３の表示パネルユニット２Ｅの第３の定常領域Ｗ７よりも、一の方向に並ぶ画素ユニットＰｕの間隔が２ｂだけ短くなっている。これにより、表示画面Ｓの中央を中心に映像を視聴する場合、視野角の中心となる表示画面Ｓの中央側で精細度が相対的に高い映像を表示し、視野角の外側となる表示画面Ｓの外側で精細度が相対的に低い映像を表示しても、この表示画面Ｓの幅方向に亘って精細度の低下による画質の劣化とを抑制することが可能である。
【0159】
一方、他の方向における画素ユニットＰｕの幅をａ’とし、画素ユニットＰｕの他の方向の両側に設けられる余白の幅をｂ’とする。
【0160】
第１の表示パネルユニット２Ｃは、他の方向に並ぶ画素ユニットＰｕの間隔がａ’となる第４の定常領域Ｈ４を含んでいる。
【0161】
一方、第２の表示パネルユニット２Ｄは、他の方向に並ぶ画素ユニットＰｕの間隔がａ’となる第５の定常領域Ｈ５と、第５の定常領域Ｈ５の両側から第３の表示パネルユニット２Ｅとの境界に向かって、他の方向に並ぶ画素ユニットＰｕの間隔がａ’からａ’＋２ｂ’へと連続的に変化する第２の過渡領域Ｈ６とを含んでいる。
【0162】
一方、第３の表示パネルユニット２Ｅは、他の方向に並ぶ画素ユニットＰｕの間隔がａ’＋２ｂ’となる第６の定常領域Ｈ７を含んでいる。
【0163】
この場合、第２の表示パネルユニット２Ｄと第３の表示パネルユニット２Ｅとの間（第２の過渡領域Ｈ６）において、他の方向に並ぶ画素ユニットＰｕの間隔がａ’からａ＋２ｂ’へと連続的に変化している。これにより、他の方向に並ぶ第２の表示パネルユニット２Ｄと第３の表示パネルユニット２Ｅとの間の継ぎ目を目立たなくすることができ、この継ぎ目における画質の劣化を抑制することが可能である。
【0164】
また、表示画面Ｓの中央に位置する第１の表示パネルユニット２Ｃの第４の定常領域Ｈ４及び第２の表示パネルユニット２Ｄの第５の定常領域Ｈ５は、この第１の表示パネルユニット２Ｃ及び第２の表示パネルユニット２Ｄを挟んだ両側に位置する第３の表示パネルユニット２Ｅの第６の定常領域Ｈ７よりも、他の方向に並ぶ画素ユニットＰｕの間隔が２ｂだけ短くなっている。これにより、表示画面Ｓの中央を中心に映像を視聴する場合、視野角の中心となる表示画面Ｓの中央側で精細度が相対的に高い映像を表示し、視野角の外側となる表示画面Ｓの外側で精細度が相対的に低い映像を表示しても、この表示画面Ｓの高さ方向及び対角方向に亘って精細度の低下による画質の劣化とを抑制することが可能である。
【0165】
以上のように、本実施形態のマルチディスプレイ１Ｄでは、互いに隣り合う表示パネルユニット２Ｃ，２Ｄ，２Ｅの間における画質の劣化と、これら表示パネルユニット２Ｃ，２Ｄ，２Ｅの精細度の低下による画質の劣化とを抑制することが可能である。
【0166】
なお、本実施形態では、上述したマルチディスプレイ１Ｄの表示画面Ｓが平面である構成に限らず、例えば、表示画面Ｓの幅方向の両側が内側に向かってラウンド（アーチ）状に湾曲した構成であってもよい。
【0167】
また、本実施形態では、上述したマルチディスプレイ１Ｄの構成に加えて、例えば、第３の表示パネルユニット２Ｅの周囲を囲む２４つの第３の表示パネルユニット２Ｅを追加した構成としてもよい。
【0168】
なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、上述した有機ＥＬディスプレイに本発明を適用した場合を例示しているが、発光素子として、有機ＥＬ素子を用いたものに必ずしも限定されるものではなく、例えばマイクロＬＥＤなどのＬＥＤ素子や量子ドットなどの発光素子を用いたものであってもよい。また、液晶ディスプレイなどにも本発明を適用することが可能である。
例えば、上記実施形態では、上述した有機ＥＬディスプレイに本発明を適用した場合を例示しているが、発光素子として、有機ＥＬ素子を用いたものに必ずしも限定されるものではなく、例えばマイクロＬＥＤなどのＬＥＤ素子や量子ドットなどの発光素子を用いたものであってもよい。また、液晶ディスプレイなどにも本発明を適用することが可能である。
【符号の説明】
【0169】
１Ａ，１Ｂ，１Ｃ，１Ｄ…マルチディスプレイ ２…表示パネルユニット ２Ａ…第１の表示パネルユニット ２Ｂ…第２の表示パネルユニット ２Ｃ…第１の表示パネルユニット ２Ｄ…第２の表示パネルユニット ２Ｅ…第３の表示パネルユニット ３…画素回路 ４…画素回路基板 ５…走査線 ６…信号線 ７…電源線 ８…有機ＥＬ素子 ９…コンデンサ １０…選択用ＴＦＴ素子 １１…駆動用ＴＦＴ素子 １２…基板 １３…画素電極 １４…有機機能層 １５…共通電極 １６…層間絶縁層 １７…バンク層 １８…保護層 １９…ＧＮＤ線 ２０…ゲート絶縁層 ３１…第１の配線 ３２…コンタクトプラグ ３２Ａ…第１のコンタクトプラグ ３２Ｂ…第２のコンタクトプラグ ３２Ｃ…第３のコンタクトプラグ ３２Ｄ…第４のコンタクトプラグ ３３…第２の配線 ３３Ａ…第１の裏面配線 ３３Ｂ…第２の裏面配線 ３３Ｃ…第３の裏面配線 ３３Ｄ…第４の裏面配線 ３４…接続部 ３４Ａ…第１の接続部 ３４Ｂ…第２の接続部 ３５…フレキシブルプリント配線板（ＦＰＣ） ３５Ａ…第１のＦＰＣ ３５Ｂ…第２のＦＰＣ ３６…走査線駆動回路（ゲートドライバ） ３７…信号線駆動回路（データドライバ） ３８…層間絶縁層 ５０…支持基板 ５１…第１の接着層 ５２…反射防止層（円偏光板） ５３…第２の接着層 Ｃ…保持容量 Ｐ…画素 Ｐｕ…画素ユニット Ｅ…表示領域 Ｓ…表示画面 Ｗ１…第１の定常領域 Ｗ２…第１の過渡領域 Ｗ３…第２の定常領域 Ｈ１…第３の定常領域 Ｈ２…第２の過渡領域 Ｈ３…第４の定常領域 Ｗ４…第１の定常領域 Ｗ５…第２の定常領域 Ｗ６…第１の過渡領域 Ｗ７…第３の定常領域 Ｈ４…第４の定常領域 Ｈ５…第５の定常領域 Ｈ６…第２の過渡領域 Ｈ７…第６の定常領域
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】