知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-09
(45)【発行日】2024-09-18
(54)【発明の名称】発振装置及び磁気センサシステム
(51)【国際特許分類】
G01R 33/02 20060101AFI20240910BHJP
H10N 50/00 20230101ALI20240910BHJP
H03B 15/00 20060101ALI20240910BHJP
H03K 3/282 20060101ALN20240910BHJP
H03K 3/354 20060101ALN20240910BHJP
【ＦＩ】
G01R33/02 D
H10N50/00
H03B15/00
H03K3/282 A
H03K3/354 C
【請求項の数】
4
(21)【出願番号】P 2020216215
(22)【出願日】2020-12-25
(65)【公開番号】P2022101864
(43)【公開日】2022-07-07
【審査請求日】2023-10-12
(73)【特許権者】
【識別番号】000004455
【氏名又は名称】株式会社レゾナック
(74)【代理人】
【識別番号】100104880
【弁理士】
【氏名又は名称】古部 次郎
(74)【代理人】
【識別番号】100125346
【弁理士】
【氏名又は名称】尾形 文雄
(74)【代理人】
【識別番号】100173598
【弁理士】
【氏名又は名称】高梨 桜子
(72)【発明者】
【氏名】冨田 浩幸
【審査官】島田 保
(56)【参考文献】
【文献】特開２０１２－１０７９３９（ＪＰ，Ａ）
【文献】特開２００４－１０８７７８（ＪＰ，Ａ）
【文献】特開昭４７－０１６０５８（ＪＰ，Ａ）
【文献】特開平０６－１４０８８４（ＪＰ，Ａ）
【文献】特開２０２２－１０１８６３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｒ ３３／００－３３／２６
Ｈ１０Ｎ ５０／００
Ｈ０３Ｂ １５／００
Ｈ０３Ｋ ３／２８２
Ｈ０３Ｋ ３／３５４
(57)【特許請求の範囲】
【請求項1】
電荷を蓄積する容量部と、当該容量部に対して電荷を充放電させる充放電部とを有し、当該容量部と当該充放電部とにより発振の周波数を設定する周波数設定部と、完全差動アンプを有し、前記周波数設定部に電位を供給する電位供給部と、を備え、
前記周波数設定部は、前記容量部と前記充放電部とが直列接続され、
前記周波数設定部の一方側が、前記完全差動アンプの一方の出力に接続され、
前記周波数設定部の他方側が、前記完全差動アンプの他方の出力に接続され、
前記周波数設定部における前記容量部と前記充放電部との接続点が、前記完全差動アンプの一方の入力に接続されている
発振装置。
【請求項2】
前記周波数設定部は、直列接続された二個の抵抗素子と並列接続され、二個の前記抵抗素子の接続点が、前記完全差動アンプの他方の入力に接続されていることを特徴とする請求項１に記載の発振装置。
【請求項3】
前記周波数設定部における前記充放電部は、磁気インピーダンス効果により磁界又は磁界の変化を感受する感受素子を含むことを特徴とする請求項１又は２に記載の発振装置。
【請求項4】
電荷を蓄積する容量部と、磁気インピーダンス効果により磁界を感受する感受素子を含み、当該容量部に対して電荷を充放電させる充放電部とを有し、当該容量部と当該充放電部とにより発振の周波数を設定する周波数設定部と、完全差動アンプを有し、当該周波数設定部に電位を供給する電位供給部とを、備える発振装置と、前記発振装置の発振する周波数に基づいて、前記感受素子が感受する磁界又は磁界の変化を算出する磁界算出部と、を備え、
前記発振装置において、
前記周波数設定部は、前記容量部と前記充放電部とが直列接続され、
前記周波数設定部の一方側が、前記完全差動アンプの一方の出力に接続され、
前記周波数設定部の他方側が、前記完全差動アンプの他方の出力に接続され、
前記周波数設定部における前記容量部と前記充放電部との接続点が、前記完全差動アンプの一方の入力に接続されている
磁気センサシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発振装置及び磁気センサシステムに関する。
【背景技術】
【0002】
公報記載の従来技術として、非磁性基板上に形成された硬磁性体膜からなる薄膜磁石と、前記薄膜磁石の上を覆う絶縁層と、前記絶縁層上に形成された一軸異方性を付与された一個または複数個の長方形状の軟磁性体膜からなる感磁部とを備えた磁気インピーダンス効果素子が存在する（特許文献１参照）。
【0003】
また、公報記載の従来技術として、アモルファス磁性体線と、当該アモルファス磁性体線の長手方向に直接高周波電流を流し、その磁性体線内および周囲に当該磁性体線を中心とした同心円状の交番磁界を発生させておき、当該アモルファス磁性体線の長手方向の外部磁界に基づく上記交番磁界の変化を電気信号に変換する変換回路とを備えた磁界センサが存在する（特許文献２参照）。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２００８－２４９４０６号公報
【文献】特開平６－２８１７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
軟磁性体層を有する感受素子を磁気インピーダンス効果素子として用いた磁気センサは、感受素子に交流電流を供給し、感受素子におけるインピーダンスの変化から磁気を検出する。この際、感受素子における感度は、交流電流の周波数が高いほど高い。そこで、このような用途などに適用される、発振周波数が高く設定できる発振装置が求められている。
本発明は、発振周波数を高く設定できる発振装置などを提供する。
本発明は、発振周波数を高く設定できる発振装置などを提供する。
【課題を解決するための手段】
【0006】
本発明が適用される発振装置は、電荷を蓄積する容量部と、容量部に対して電荷を充放電させる充放電部とを有し、容量部と充放電部とにより発振の周波数を設定する周波数設定部と、完全差動アンプを有し、周波数設定部に電位を供給する電位供給部と、を備え、周波数設定部は、容量部と充放電部とが直列接続され、周波数設定部の一方側が、完全差動アンプの一方の出力に接続され、周波数設定部の他方側が、完全差動アンプの他方の出力に接続され、周波数設定部における容量部と充放電部との接続点が、完全差動アンプの一方の入力に接続されている。
そして、周波数設定部は、直列接続された二個の抵抗素子と並列接続され、二個の抵抗素子の接続点が、完全差動アンプの他方の入力に接続されていることを特徴とすることができる。
ここで、周波数設定部における充放電部は、磁気インピーダンス効果により磁界又は磁界の変化を感受する感受素子を含むことを特徴とすることができる。
そして、周波数設定部は、直列接続された二個の抵抗素子と並列接続され、二個の抵抗素子の接続点が、完全差動アンプの他方の入力に接続されていることを特徴とすることができる。
ここで、周波数設定部における充放電部は、磁気インピーダンス効果により磁界又は磁界の変化を感受する感受素子を含むことを特徴とすることができる。
【0007】
本発明が適用される磁気センサシステムは、電荷を蓄積する容量部と、磁気インピーダンス効果により磁界を感受する感受素子を含み、容量部に対して電荷を充放電させる充放電部とを有し、容量部と充放電部とにより発振の周波数を設定する周波数設定部と、完全差動アンプを有し、周波数設定部に電位を供給する電位供給部とを、備える発振装置と、発振装置の発振する周波数に基づいて、感受素子が感受する磁界又は磁界の変化を算出する磁界算出部と、を備え、周波数設定部は、容量部と充放電部とが直列接続され、周波数設定部の一方側が、完全差動アンプの一方の出力に接続され、周波数設定部の他方側が、完全差動アンプの他方の出力に接続され、周波数設定部における容量部と充放電部との接続点が、完全差動アンプの一方の入力に接続されている。
【発明の効果】
【0008】
本発明によれば、発振周波数を高く設定できる発振装置などが提供できる。
【図面の簡単な説明】
【0009】
【図1】本実施の形態が適用される発振装置を説明する図である。
【図2】完全差動アンプをトランジスタで示した等価回路の一例である。
【図3】発振装置の動作を説明するタイミングチャートである。（ａ）は、β点（差動信号Ｄ－）、γ点（差動信号Ｄ＋）、α点（差動入力ＩＮ＋）の電位、（ｂ）は、充放電部における抵抗素子に印加される電圧である。
【図4】比較のために示す、本実施の形態が適用されない発振装置を説明する図である。（ａ）は、発振装置の等価回路、（ｂ）は、発振装置の動作を説明するタイミングチャート、（ｃ）は、充放電部における抵抗素子に印加される電圧である。
【図6】図４（ａ）、図５（ａ）に示した本実施の形態が適用されない発振装置において、差動信号Ｄ＋、Ｄ－を取り出して伝送させる場合のコモンモードノイズを説明する図である。（ａ）は、β点から取り出される差動信号Ｄ－、（ｂ）は、γ点から取り出される差動信号Ｄ＋、図６（ｃ）は、差動信号Ｄ＋、Ｄ－が伝送される際に発生するコモンモードノイズである。
【図7】感受素子を備える発振装置を説明する図である。
【図8】感受素子の一例を説明する図である。（ａ）は、感受素子の平面図、（ｂ）は、（ａ）のＶＩＩＩＢ－ＶＩＩＩＢ線での感受素子の断面図である。
【図9】感受素子の感受部の長手方向に印加された磁界と感受素子のインピーダンスとの関係を説明する図である。
【図10】感受素子を備える発振装置からの差動信号Ｄ＋、Ｄ－の一例を説明する図である。（ａ）は、外部から永久磁石を近づけない場合、（ｂ）は、外部から永久磁石を近づけた場合である。
【図11】感受素子を備える発振装置を用いた磁気センサシステムを説明する図である。
【図12】感受素子を備える発振装置の変形例の発振装置を説明する図である。
【発明を実施するための形態】
【0010】
以下、添付図面を参照して、本発明の実施の形態（本実施の形態）について説明する。
（発振装置１）
図１は、本実施の形態が適用される発振装置１を説明する図である。
発振装置１は、周波数設定部１０と電位供給部２０とを備える。周波数設定部１０は、発振装置１の発振周波数を設定する。電位供給部２０は、周波数設定部１０に電位を供給する。
（発振装置１）
図１は、本実施の形態が適用される発振装置１を説明する図である。
発振装置１は、周波数設定部１０と電位供給部２０とを備える。周波数設定部１０は、発振装置１の発振周波数を設定する。電位供給部２０は、周波数設定部１０に電位を供給する。
【0011】
周波数設定部１０は、容量部１１と充放電部１２とを備える。容量部１１と充放電部１２とは、直列接続されている。容量部１１は、容量素子などを含み、電荷を蓄積する。充放電部１２は、抵抗素子やインダクタンス素子（以下では、インダクタと表記する。）を含み、容量部１１に電荷を充電したり、容量部１１から電荷を放電したりする電流経路を構成する。ここでは、充電すること及び放電することをまとめて充放電と表記する。容量部１１と充放電部１２とで、発振装置１の発振の周波数（以下では、発振周波数と表記する。）が設定される。
【0012】
以下では、容量部１１は、容量素子Ｃであるとして説明する。そして、充放電部１２は、抵抗素子Ｒ０であるとして説明する。よって、周波数設定部１０は、容量素子Ｃと抵抗素子Ｒ０とが直列接続されて構成されているとして説明する。よって、図１において、容量部１１を１１（Ｃ）、充放電部１２を１２（Ｒ０）と表記する。他の図でも同様である。なお、容量部１１は、容量素子Ｃに加え、他の電子素子、例えば抵抗素子やインダクタを直列接続又は並列接続で含んでもよい。なお、充放電部１２は、抵抗素子Ｒ０に加え、他の電子素子、例えばインダクタを直列接続又は並列接続で含んでいてもよい。また、充放電部１２は、抵抗素子Ｒ０の代わりに、インダクタで構成されてもよい。なお、容量素子は、コンデンサやキャパシタと呼ばれることがある。
【0013】
電位供給部２０は、完全差動アンプＵと、抵抗素子Ｒ１、Ｒ２とを備える。
完全差動アンプＵは、二つの差動入力ＩＮ＋、ＩＮ－と、二つの差動出力ＯＵＴ＋、ＯＵＴ－とを備える。そして、電源電位ＶＣＣ、ＶＥＥが供給される。完全差動アンプＵは、差動入力ＩＮ＋、ＩＮ－に入力した信号に対して、差動出力ＯＵＴ＋、ＯＵＴ－が出力される。完全差動アンプＵは、差動出力ＯＵＴ＋、ＯＵＴ－は、位相が１８０°ずれた、つまり位相が反転した信号を出力する。完全差動アンプＵは、差動入力ＩＮ＋、ＩＮ－における電位の大小関係が逆転すると、差動出力ＯＵＴ＋、ＯＵＴ－の位相が反転するように構成されている。なお、完全差動アンプは、完全差動増幅器、統合完全差動アンプなどと呼ばれることがある。
完全差動アンプＵは、二つの差動入力ＩＮ＋、ＩＮ－と、二つの差動出力ＯＵＴ＋、ＯＵＴ－とを備える。そして、電源電位ＶＣＣ、ＶＥＥが供給される。完全差動アンプＵは、差動入力ＩＮ＋、ＩＮ－に入力した信号に対して、差動出力ＯＵＴ＋、ＯＵＴ－が出力される。完全差動アンプＵは、差動出力ＯＵＴ＋、ＯＵＴ－は、位相が１８０°ずれた、つまり位相が反転した信号を出力する。完全差動アンプＵは、差動入力ＩＮ＋、ＩＮ－における電位の大小関係が逆転すると、差動出力ＯＵＴ＋、ＯＵＴ－の位相が反転するように構成されている。なお、完全差動アンプは、完全差動増幅器、統合完全差動アンプなどと呼ばれることがある。
【0014】
図１に示すように、周波数設定部１０における容量素子Ｃと抵抗素子Ｒ０との接続点をα点とし、抵抗素子Ｒ０の容量素子Ｃに接続されていない側（周波数設定部１０の一方側）をβ点とし、容量素子Ｃの抵抗素子Ｒ０に接続されていない側（周波数設定部１０の他方側）をγ点とする。そして、α点が完全差動アンプＵの差動入力ＩＮ＋に接続され、β点が完全差動アンプＵの差動出力ＯＵＴ－に接続され、γ点が完全差動アンプＵの差動出力ＯＵＴ＋に接続されている。そして、差動出力ＯＵＴ－から差動信号Ｄ－が出力され、差動出力ＯＵＴ＋から差動信号Ｄ＋が出力される。
【0015】
そして、抵抗素子Ｒ１と抵抗素子Ｒ２とは、直列接続されるとともに、周波数設定部１０に並列接続されている。抵抗素子Ｒ１と抵抗素子Ｒ２との接続点をδ点とする。抵抗素子Ｒ１の抵抗素子Ｒ２に接続されていない側が周波数設定部１０のβ点に接続され、抵抗素子Ｒ２の抵抗素子Ｒ１に接続されていない側が周波数設定部１０のγ点に接続されている。抵抗素子Ｒ１、Ｒ２と周波数設定部１０とは、ブリッジを構成する。そして、δ点が完全差動アンプＵの差動入力ＩＮ－に接続されている。なお、抵抗素子Ｒ１及び抵抗素子Ｒ２のそれぞれの抵抗値は、同じであってもよく、異なっていてもよい。ここでは、抵抗素子Ｒ１及び抵抗素子Ｒ２のそれぞれの抵抗値は、同じであるとする。
【0016】
図１に示すように、完全差動アンプＵは、フィードバック抵抗を入れず、オープンループゲインにより使用されている。よって、差動入力ＩＮ＋と差動入力ＩＮ－との間にわずかな電位差が生じただけでも、完全差動アンプＵは、飽和してスイッチ的な動作を行う。以下に説明するように、発振装置１は、完全差動アンプＵのスイッチ的な動作に基づいて動作する。
【0017】
発振装置１において、β点、差動出力ＯＵＴ－及び差動信号Ｄ－は、同じ電位である。よって、適宜、β点（差動信号Ｄ－）、差動信号Ｄ－（差動出力ＯＵＴ－、β点）などと表記し、同じ電位であることを示すことがある。また、γ点、差動出力ＯＵＴ＋及び差動信号Ｄ＋は、同じ電位である。よって、適宜、γ点（差動信号Ｄ＋）、差動信号Ｄ＋（差動出力ＯＵＴ＋、γ点）などと表記し、同じ電位であることを示すことがある。そして、α点及び差動入力ＩＮ＋は、同じ電位である。よって、適宜、α点（差動入力ＩＮ＋）又は差動入力ＩＮ＋（α点）と表記し、同じ電位であることを示すことがある。さらに、δ点及び差動入力ＩＮ－は、同じ電位である。よって、δ点（差動入力ＩＮ－）又は差動入力ＩＮ－（δ点）と表記し、同じ電位であることを示すことがある。なお、電位とは接地電位ＧＮＤを基準とした電圧であり、電圧とは２点間の電位差であるが、電位と電圧との両者を区別しない場合がある。
【0018】
（完全差動アンプＵ）
図２は、完全差動アンプＵをトランジスタで示した等価回路の一例である。ここでは、コモンモード電圧Ｖｏｃｍを設定する回路を簡略化のために省略している。
完全差動アンプＵは、差動入力ＩＮ＋、ＩＮ－のそれぞれがベースに接続されるｎｐｎトランジスタＱ１、Ｑ２と、直列接続されたｐｎｐトランジスタＱ３とｎｐｎトランジスタＱ５と、直列接続されたｐｎｐトランジスタＱ４とｎｐｎトランジスタＱ６とを備える。そして、完全差動アンプＵは、定電流源Ｉ１、Ｉ２、Ｉ３を備える。
ｎｐｎトランジスタＱ１、Ｑ２のエミッタは、共通に定電流源Ｉ１の一方の側に接続されている。定電流源Ｉ１の他方の側は、電源電位ＶＥＥに接続されている。ｎｐｎトランジスタＱ１のコレクタは、ｐｎｐトランジスタＱ３のエミッタに接続され、ｎｐｎトランジスタＱ２のコレクタは、ｐｎｐトランジスタＱ４のエミッタに接続されている。
図２は、完全差動アンプＵをトランジスタで示した等価回路の一例である。ここでは、コモンモード電圧Ｖｏｃｍを設定する回路を簡略化のために省略している。
完全差動アンプＵは、差動入力ＩＮ＋、ＩＮ－のそれぞれがベースに接続されるｎｐｎトランジスタＱ１、Ｑ２と、直列接続されたｐｎｐトランジスタＱ３とｎｐｎトランジスタＱ５と、直列接続されたｐｎｐトランジスタＱ４とｎｐｎトランジスタＱ６とを備える。そして、完全差動アンプＵは、定電流源Ｉ１、Ｉ２、Ｉ３を備える。
ｎｐｎトランジスタＱ１、Ｑ２のエミッタは、共通に定電流源Ｉ１の一方の側に接続されている。定電流源Ｉ１の他方の側は、電源電位ＶＥＥに接続されている。ｎｐｎトランジスタＱ１のコレクタは、ｐｎｐトランジスタＱ３のエミッタに接続され、ｎｐｎトランジスタＱ２のコレクタは、ｐｎｐトランジスタＱ４のエミッタに接続されている。
【0019】
ｐｎｐトランジスタＱ３のエミッタは、定電流源Ｉ２の一方の側に接続され、ｐｎｐトランジスタＱ４のエミッタは、定電流源Ｉ３の一方の側に接続されている。定電流源Ｉ２の他方の側及び定電流源Ｉ３の他方の側は、電源電位ＶＣＣに接続されている。ｐｎｐトランジスタＱ３とｐｎｐトランジスタＱ４とは、ベースが共通に接続され、ｎｐｎトランジスタＱ５とｎｐｎトランジスタＱ６とは、ベースが共通に接続されている。ｎｐｎトランジスタＱ５、Ｑ６のエミッタは、電源電位ＶＥＥに接続されている。ｐｎｐトランジスタＱ３のコレクタとｎｐｎトランジスタＱ５のコレクタとが差動出力ＯＵＴ－に接続され、ｐｎｐトランジスタＱ４のコレクタとｎｐｎトランジスタＱ６のコレクタとが差動出力ＯＵＴ＋に接続されている。
【0020】
上述したように、ここでは、コモンモード電圧Ｖｏｃｍを設定する回路の記載を省略した。コモンモード電圧Ｖｏｃｍを設定する回路は、差動出力ＯＵＴ＋と差動出力ＯＵＴ－の中点がコモンモード電圧Ｖｏｃｍとなるように、ｎｐｎトランジスタＱ５、Ｑ６を制御する。以下では、コモンモード電圧Ｖｏｃｍは、０Ｖに設定されているとして説明する。なお、コモンモード電圧Ｖｏｃｍを別の電位に設定してもよい。
【0021】
ｎｐｎトランジスタＱ１とｎｐｎトランジスタＱ２とは、差動入力ペアを構成し、入力ＩＮ＋、ＩＮ－からの信号が同時に入力される。そして、ｎｐｎトランジスタＱ１とｎｐｎトランジスタＱ２との両方から取られた電流により、ｐｎｐトランジスタＱ３及びｎｐｎトランジスタＱ５の高インピーダンスなコレクタと、ｐｎｐトランジスタＱ４及びｎｐｎトランジスタＱ６の高インピーダンスなコレクタとから電圧を生成して、差動出力ＯＵＴ－、ＯＵＴ＋に出力する。
【0022】
（発振装置１の動作）
次に、発振装置１の動作を説明する。
図３は、発振装置１の動作を説明するタイミングチャートである。図３（ａ）は、β点（差動信号Ｄ－）、γ点（差動信号Ｄ＋）、α点（差動入力ＩＮ＋）の電位、図３（ｂ）は、充放電部１２における抵抗素子Ｒ０に印加される電圧である。図３（ａ）において、β点（差動信号Ｄ－）の電位をβ点（Ｄ－）、γ点（差動信号Ｄ＋）の電位をγ点（Ｄ＋）、そしてα点（差動入力ＩＮ＋）の電位をα点（ＩＮ＋）と表記する。なお、β点（差動信号Ｄ－）の電位、γ点（差動信号Ｄ＋）の電位、そしてα点（差動入力ＩＮ＋）の電位は、接地電位ＧＮＤを基準とした電位である。そして、図３（ｂ）において、抵抗素子Ｒ０に印加される電圧を“Ｒ０の電圧”と表記する。そして、図３（ａ）、図３（ｂ）では、横軸が時間、縦軸が電圧である。そして、横軸において時刻ｔ１～ｔ６として、この順に時間が経過するとする。
次に、発振装置１の動作を説明する。
図３は、発振装置１の動作を説明するタイミングチャートである。図３（ａ）は、β点（差動信号Ｄ－）、γ点（差動信号Ｄ＋）、α点（差動入力ＩＮ＋）の電位、図３（ｂ）は、充放電部１２における抵抗素子Ｒ０に印加される電圧である。図３（ａ）において、β点（差動信号Ｄ－）の電位をβ点（Ｄ－）、γ点（差動信号Ｄ＋）の電位をγ点（Ｄ＋）、そしてα点（差動入力ＩＮ＋）の電位をα点（ＩＮ＋）と表記する。なお、β点（差動信号Ｄ－）の電位、γ点（差動信号Ｄ＋）の電位、そしてα点（差動入力ＩＮ＋）の電位は、接地電位ＧＮＤを基準とした電位である。そして、図３（ｂ）において、抵抗素子Ｒ０に印加される電圧を“Ｒ０の電圧”と表記する。そして、図３（ａ）、図３（ｂ）では、横軸が時間、縦軸が電圧である。そして、横軸において時刻ｔ１～ｔ６として、この順に時間が経過するとする。
【0023】
ここでは、完全差動アンプＵは、差動出力ＯＵＴ＋と差動出力ＯＵＴ－とから出力される信号が、電位Ｖｐ（Ｖ）と電位－Ｖｐ（Ｖ）との間で振動するとする。なお、以下では、電位Ｖｐ（Ｖ）、電位－Ｖｐ（Ｖ）を、Ｖｐ、－Ｖｐと表記する。
図３（ａ）に示すように、β点（差動信号Ｄ－）及びγ点（差動信号Ｄ＋）は、差動信号であるので、位相が逆になる。
図３（ａ）に示すように、β点（差動信号Ｄ－）及びγ点（差動信号Ｄ＋）は、差動信号であるので、位相が逆になる。
【0024】
時刻ｔ１の直前において、β点（差動信号Ｄ－）がＶｐ、γ点（差動信号Ｄ＋）が－Ｖｐであるとする。この場合、抵抗素子Ｒ１と抵抗素子Ｒ２との接続点（δ点（差動入力ＩＮ－））は、Ｖｐ＋（－Ｖｐ）となり、０Ｖになる。なお、δ点（差動入力ＩＮ－）は、β点（差動信号Ｄ－）とγ点（差動信号Ｄ＋）との中間の電位となるので、常に０Ｖである。後述するように、δ点（差動入力ＩＮ－）の電位は、しきい電圧として機能する。
【0025】
そして、時刻ｔ１において、α点（差動入力ＩＮ＋）が－Ｖｐ側からＶｐ側に移行する際に、α点（差動入力ＩＮ＋）がδ点（差動入力ＩＮ－）の０Ｖより高くなると、差動出力ＯＵＴ－がＶｐから－Ｖｐに反転し、β点（差動信号Ｄ－）がＶｐから－Ｖｐに移行する。同時に、差動出力ＯＵＴ＋が－ＶｐからＶｐに反転し、γ点（差動信号Ｄ＋）が－ＶｐからＶｐに移行する。すると、０Ｖであったα点（差動入力ＩＮ＋）は、γ点（差動信号Ｄ＋）が－ＶｐからＶｐに移行するので、２Ｖｐに移行する。この後、β点（差動信号Ｄ－）が－Ｖｐであるので、α点（差動入力ＩＮ＋）は、容量素子Ｃから抵抗素子Ｒ０を介して電荷が放電されることで、２Ｖｐから負側（－２Ｖｐ側）に向かって徐々に下降する。
【0026】
時刻ｔ２において、α点（差動入力ＩＮ＋）が２Ｖｐから負側に向かって下降する際に、α点（差動入力ＩＮ＋）がδ点（差動入力ＩＮ－）の０Ｖより低くなると、差動出力ＯＵＴ－が－ＶｐからＶｐに反転し、β点（差動信号Ｄ－）が－ＶｐからＶｐに移行する。同時に、差動出力ＯＵＴ＋がＶｐから－Ｖｐに反転し、γ点（差動信号Ｄ＋）がＶｐから－Ｖｐに移行する。すると、０Ｖであったα点（差動入力ＩＮ＋）は、γ点（差動信号Ｄ＋）がＶｐから－Ｖｐに移行するので、－２Ｖｐに移行する。この後、β点（差動信号Ｄ－）がＶｐであるので、α点（差動入力ＩＮ＋）は、容量素子Ｃに抵抗素子Ｒ０を介して電荷が充電されることで、－２Ｖｐから正側（＋２Ｖｐ側）に向かって徐々に上昇する。
【0027】
時刻ｔ３において、α点（差動入力ＩＮ＋）が－２Ｖｐから正側に向かって上昇する際に、α点（差動入力ＩＮ＋）がδ点（差動入力ＩＮ－）の０Ｖより高くなると、差動出力ＯＵＴ－がＶｐから－Ｖｐに反転し、β点（差動信号Ｄ－）がＶｐから－Ｖｐに移行する。同時に、差動出力ＯＵＴ＋が－ＶｐからＶｐに反転し、γ点（差動信号Ｄ＋）が－ＶｐからＶｐに移行する。すると、０Ｖであったα点（差動入力ＩＮ＋）は、γ点（差動信号Ｄ＋）が－ＶｐからＶｐに移行するので、２Ｖｐに移行する。この後、β点（差動信号Ｄ－）が－Ｖｐであるので、α点（差動入力ＩＮ＋）は、容量素子Ｃから抵抗素子Ｒ０を介して電荷が放電されることで、２Ｖｐから負側（－２Ｖｐ側）に向かって徐々に下降する。つまり、時刻ｔ３は、時刻ｔ１と同様である。
この後、時刻ｔ１から時刻ｔ３までを１周期とした電位変化が繰り返される。
この後、時刻ｔ１から時刻ｔ３までを１周期とした電位変化が繰り返される。
【0028】
図３（ｂ）に示す充放電部１２における抵抗素子Ｒ０の電圧（Ｒ０の電圧）は、α点（差動入力ＩＮ＋）を基準としたβ点（差動信号Ｄ－）の電圧である。よって、抵抗素子Ｒ０の電圧（Ｒ０の電圧）は、図３（ａ）に示したβ点（差動信号Ｄ－）の電位からα点（差動入力ＩＮ＋）の電位を引き算したものである。なお、抵抗素子Ｒ０の電圧は、絶対値で評価し、電圧が大きくなる又は小さくなると表記する。
【0029】
時刻ｔ１において、抵抗素子Ｒ０の電圧は、０Ｖから－３Ｖｐに大きくなる。その後、抵抗素子Ｒ０を介して容量素子Ｃの電荷が放電されることで、抵抗素子Ｒ０の電圧は、－３Ｖｐから０Ｖへと徐々に小さくなる。
時刻ｔ２において、抵抗素子Ｒ０の電圧は、０Ｖから３Ｖｐに大きくなる。その後、抵抗素子Ｒ０を介して容量素子Ｃに電荷が充電されることで、抵抗素子Ｒ０の電圧は、３Ｖｐから０Ｖに向かって徐々に小さくなる。
そして、時刻ｔ３において、抵抗素子Ｒ０の電圧は、０Ｖから－３Ｖｐに大きくなる。その後、抵抗素子Ｒ０を介して容量素子Ｃの電荷が放電されることで、抵抗素子Ｒ０の電圧は、－３Ｖｐから０Ｖに向かって徐々に小さくなる。つまり、時刻ｔ３は、時刻ｔ１と同じである。
そして、時刻ｔ１から時刻ｔ３までを１周期として電圧変化が繰り返される。
時刻ｔ２において、抵抗素子Ｒ０の電圧は、０Ｖから３Ｖｐに大きくなる。その後、抵抗素子Ｒ０を介して容量素子Ｃに電荷が充電されることで、抵抗素子Ｒ０の電圧は、３Ｖｐから０Ｖに向かって徐々に小さくなる。
そして、時刻ｔ３において、抵抗素子Ｒ０の電圧は、０Ｖから－３Ｖｐに大きくなる。その後、抵抗素子Ｒ０を介して容量素子Ｃの電荷が放電されることで、抵抗素子Ｒ０の電圧は、－３Ｖｐから０Ｖに向かって徐々に小さくなる。つまり、時刻ｔ３は、時刻ｔ１と同じである。
そして、時刻ｔ１から時刻ｔ３までを１周期として電圧変化が繰り返される。
【0030】
以上説明したように、発振装置１は、差動入力ＩＮ＋（α点）の電位が差動入力ＩＮ－（δ点）の電位（ここでは、０Ｖ）より低くなると、差動出力ＯＵＴ－が－ＶｐからＶｐに反転し、差動信号Ｄ－（β点）が－ＶｐからＶｐに移行する。同時に、差動出力ＯＵＴ＋がＶｐから－Ｖｐに反転し、差動信号Ｄ＋（γ点）がＶｐから－Ｖｐに移行する。そして、差動入力ＩＮ＋（α点）の電位が差動入力ＩＮ－（δ点）の電位（ここでは、０Ｖ）より高くなると、差動出力ＯＵＴ－がＶｐから－Ｖｐに反転し、差動信号Ｄ－（β点）がＶｐから－Ｖｐに移行する。同時に、差動出力ＯＵＴ＋が－ＶｐからＶｐに反転し、差動信号Ｄ＋（γ点）が－ＶｐからＶｐに移行する。
【0031】
差動入力ＩＮ＋（α点）の電位は、容量素子Ｃの電荷が抵抗素子Ｒ０を介して充放電されることで変化する。つまり、容量素子Ｃの電荷が抵抗素子Ｒ０を介して充放電されることで、差動信号Ｄ－（β点）と差動信号Ｄ＋（γ点）とには、時刻ｔ１から時刻ｔ３までの期間を１周期とする交流電圧が発生する。そして、この周期は、容量素子Ｃの容量と抵抗素子Ｒ０の抵抗値とによって定められる時定数によって決まる。よって、容量素子Ｃを含む容量部１１と、抵抗素子Ｒ０を含む充放電部１２とをまとめて周波数設定部１０と表記する。つまり、完全差動アンプＵを含んで構成される発振装置１は、周波数設定部１０により発振周波数が設定される発振装置として機能する。
【0032】
そして、差動入力ＩＮ－（δ点）の電位は、差動信号Ｄ－（β点）と差動信号Ｄ＋（γ点）とにおいて、電位を反転させるしきい電圧として機能する。ここでは、差動入力ＩＮ－（δ点）の電位は、差動信号Ｄ－（β点）と差動信号Ｄ＋（γ点）との間に設けた抵抗素子Ｒ１、Ｒ２による分圧によって設定されている。そして、抵抗素子Ｒ１と抵抗素子Ｒ２との抵抗値が同じであれば、差動入力ＩＮ－（δ点）は０Ｖになる。このように、差動信号Ｄ－（β点）と差動信号Ｄ＋（γ点）との間に設けられた抵抗素子Ｒ１、Ｒ２によりしきい電圧を設定することにより、例え電源電位ＶＣＣ、ＶＥＥの変動により電位Ｖｐが変動しても、しきい電圧の変動が抑制され、発振周波数の変動が抑制される。
【0033】
なお、差動入力ＩＮ－（δ点）には、予め定められた電位を別の電源、例えば電池などを用いて別途供給してもよい。
そして、発振装置１から、差動信号Ｄ＋及び差動信号Ｄ－の一方から交流電圧を取り出してもよく、差動信号Ｄ＋と差動信号Ｄ－とを同時に取り出して交流電圧を差動信号として取り出してもよい。
そして、発振装置１から、差動信号Ｄ＋及び差動信号Ｄ－の一方から交流電圧を取り出してもよく、差動信号Ｄ＋と差動信号Ｄ－とを同時に取り出して交流電圧を差動信号として取り出してもよい。
【0034】
（比較のために示す発振装置２）
次に、比較のために示す発振装置２を説明する。
図４は、比較のために示す、本実施の形態が適用されない発振装置２を説明する図である。図４（ａ）は、発振装置２の等価回路、図４（ｂ）は、発振装置２の動作を説明するタイミングチャート、図４（ｃ）は、充放電部１２における抵抗素子Ｒ０に印加される電圧（抵抗素子Ｒ０の電圧）である。図４（ｂ）は、接地電位ＧＮＤ（０Ｖ）を基準にしたβ点の電位、γ点の電位及びα点の電位のタイミングチャートである。図４（ｂ）、図４（ｃ）では、横軸が時間、縦軸が電圧である。そして、横軸において時刻ｔ１～ｔ６として、この順に時間が経過するとする。
次に、比較のために示す発振装置２を説明する。
図４は、比較のために示す、本実施の形態が適用されない発振装置２を説明する図である。図４（ａ）は、発振装置２の等価回路、図４（ｂ）は、発振装置２の動作を説明するタイミングチャート、図４（ｃ）は、充放電部１２における抵抗素子Ｒ０に印加される電圧（抵抗素子Ｒ０の電圧）である。図４（ｂ）は、接地電位ＧＮＤ（０Ｖ）を基準にしたβ点の電位、γ点の電位及びα点の電位のタイミングチャートである。図４（ｂ）、図４（ｃ）では、横軸が時間、縦軸が電圧である。そして、横軸において時刻ｔ１～ｔ６として、この順に時間が経過するとする。
【0035】
図４（ａ）において、発振装置２を説明する。
発振装置２は、直列接続した容量部１１と充放電部１２とを備える周波数設定部１０と、二個のインバータＩＮＶ１、ＩＮＶ２を備える電位供給部２１とを備える。周波数設定部１０は、図１に示した発振装置１の周波数設定部１０と同様である。つまり、容量部１１は、容量素子Ｃであり、充放電部１２は抵抗素子Ｒ０であるとして説明する。
発振装置２は、直列接続した容量部１１と充放電部１２とを備える周波数設定部１０と、二個のインバータＩＮＶ１、ＩＮＶ２を備える電位供給部２１とを備える。周波数設定部１０は、図１に示した発振装置１の周波数設定部１０と同様である。つまり、容量部１１は、容量素子Ｃであり、充放電部１２は抵抗素子Ｒ０であるとして説明する。
【0036】
周波数設定部１０におけるα点、β点及びγ点は、図１に示した発振装置１と同様である。つまり、容量素子Ｃと抵抗素子Ｒ０とは、直列接続されている。容量素子Ｃと抵抗素子Ｒ０とを直列接続する接続点がα点、抵抗素子Ｒ０の容量素子Ｃと接続されていない側をβ点、容量素子Ｃの抵抗素子Ｒ０と接続されていない側をγ点とする。そして、β点から差動信号Ｄ－、γ点から差動信号Ｄ＋を取り出す。図４（ａ）において、β点をβ（Ｄ－）、γ点をγ（Ｄ＋）と表記する。
【0037】
電位供給部２１において、インバータＩＮＶ１は、入力端子ＩＮ１、出力端子ＯＵＴ１を備える。インバータＩＮＶ２は、入力端子ＩＮ２、出力端子ＯＵＴ２を備える。以下では、入力端子を入力、出力端子を出力と表記する。なお、インバータＩＮＶ１、ＩＮＶ２をそれぞれ区別しない場合は、インバータＩＮＶと表記する。
【0038】
インバータＩＮＶ１の出力ＯＵＴ１は、周波数設定部１０のβ点と接続されるとともに、インバータＩＮＶ２の入力ＩＮ２と接続されている。つまり、インバータＩＮＶ１とインバータＩＮＶ２とは、直列接続されている。つまり、インバータＩＮＶ１、ＩＮＶ２は、フルブリッジを構成する。そして、インバータＩＮＶ１の入力ＩＮ１は、周波数設定部１０のα点に接続されている。また、インバータＩＮＶ２の出力ＯＵＴ２は、周波数設定部１０のγ点に接続されている。
【0039】
発振装置２から、差動信号Ｄ＋及び差動信号Ｄ－の一方から交流電圧を取り出してもよく、差動信号Ｄ＋と差動信号Ｄ－とを同時に取り出して交流電圧を差動信号として取り出してもよい。
【0040】
図４（ａ）では、インバータＩＮＶ１、ＩＮＶ２を、一例としてＣＭＯＳ構成のインバータとして示している。ここで、インバータＩＮＶ１は、ｐチャネルのトランジスタｐＴｒ１とｎチャネルのトランジスタｎＴｒ１とを備える。同様に、インバータＩＮＶ２は、ｐチャネルのトランジスタｐＴｒ２とｎチャネルのトランジスタｎＴｒ２とを備える。そして、インバータＩＮＶ１において、トランジスタｐＴｒ１のゲートとトランジスタｎＴｒ１のゲートとが接続されて入力ＩＮ１となっている。また、トランジスタｐＴｒ１のドレインとトランジスタｎＴｒ１のドレインとが接続されて出力ＯＵＴ１となっている。同様に、インバータＩＮＶ２において、トランジスタｐＴｒ２のゲートとトランジスタｎＴｒ２のゲートとが接続され、入力ＩＮ２となっている。また、トランジスタｐＴｒ２のドレインとトランジスタｎＴｒ２のドレインとが接続されて出力ＯＵＴ２となっている。そして、トランジスタｎＴｒ１のソースとトランジスタｎＴｒ２のソースとに基準電位である接地電位ＧＮＤが供給され、トランジスタｐＴｒ１のソースとトランジスタｐＴｒ２のソースとに電源電位ＶＣＣが供給される。ここで、接地電位ＧＮＤが論理レベル“Ｌ”であり、電源電位ＶＣＣが論理レベル“Ｈ”である。
【0041】
インバータＩＮＶ１、ＩＮＶ２の動作をインバータＩＮＶ１で説明する。
インバータＩＮＶ１の入力ＩＮ１が接地電位ＧＮＤ（論理レベル“Ｌ”）であると、トランジスタｐＴｒ１がオンに、トランジスタｎＴｒ１がオフになり、出力ＯＵＴ１が電源電位ＶＣＣ（論理レベル“Ｈ”）になる。逆に、インバータＩＮＶ１の入力ＩＮ１が電源電位ＶＣＣ（論理レベル“Ｈ”）であると、トランジスタｐＴｒ１がオフに、トランジスタｎＴｒ１がオンになり、出力ＯＵＴ１が接地電位ＧＮＤ（論理レベル“Ｌ”）になる。そして、入力ＩＮ１が、接地電位ＧＮＤ側からしきい電圧Ｖｔｈを超えて電源電位ＶＣＣ側に移行する際、入力ＩＮ１がしきい電圧Ｖｔｈに達した時点で、出力ＯＵＴ１が電源電位ＶＣＣ（論理レベル“Ｈ”）から接地電位ＧＮＤ（論理レベル“Ｌ”）に反転する。逆に、入力ＩＮ１が、電源電位ＶＣＣ側からしきい電圧Ｖｔｈを下回って接地電位ＧＮＤ側に移行する際、入力ＩＮ１がしきい電圧Ｖｔｈに達した時点で、出力ＯＵＴ１が接地電位ＧＮＤ（論理レベル“Ｌ”）から電源電位ＶＣＣ（論理レベル“Ｈ”）に反転する。
インバータＩＮＶ１の入力ＩＮ１が接地電位ＧＮＤ（論理レベル“Ｌ”）であると、トランジスタｐＴｒ１がオンに、トランジスタｎＴｒ１がオフになり、出力ＯＵＴ１が電源電位ＶＣＣ（論理レベル“Ｈ”）になる。逆に、インバータＩＮＶ１の入力ＩＮ１が電源電位ＶＣＣ（論理レベル“Ｈ”）であると、トランジスタｐＴｒ１がオフに、トランジスタｎＴｒ１がオンになり、出力ＯＵＴ１が接地電位ＧＮＤ（論理レベル“Ｌ”）になる。そして、入力ＩＮ１が、接地電位ＧＮＤ側からしきい電圧Ｖｔｈを超えて電源電位ＶＣＣ側に移行する際、入力ＩＮ１がしきい電圧Ｖｔｈに達した時点で、出力ＯＵＴ１が電源電位ＶＣＣ（論理レベル“Ｈ”）から接地電位ＧＮＤ（論理レベル“Ｌ”）に反転する。逆に、入力ＩＮ１が、電源電位ＶＣＣ側からしきい電圧Ｖｔｈを下回って接地電位ＧＮＤ側に移行する際、入力ＩＮ１がしきい電圧Ｖｔｈに達した時点で、出力ＯＵＴ１が接地電位ＧＮＤ（論理レベル“Ｌ”）から電源電位ＶＣＣ（論理レベル“Ｈ”）に反転する。
【0042】
図４（ｂ）に示すタイミングチャートにより、発振装置２の動作を説明する。
ここで、接地電位ＧＮＤを“０Ｖ”、電源電位ＶＣＣを“５Ｖ”とする。しきい電圧Ｖｔｈは、接地電位ＧＮＤ（０Ｖ）と電源電位ＶＣＣ（５Ｖ）との間の“２．５Ｖ”とする。
図４（ｂ）は、接地電位ＧＮＤ（０Ｖ）を基準にしたβ点の電位、γ点の電位及びα点の電位を示している。なお、α点は、インバータＩＮＶ１の入力ＩＮ１である。β点は、インバータＩＮＶ１の出力ＯＵＴ１であり、インバータＩＮＶ２の入力ＩＮ２である。γ点は、インバータＩＮＶ２の出力ＯＵＴ２である。
ここで、接地電位ＧＮＤを“０Ｖ”、電源電位ＶＣＣを“５Ｖ”とする。しきい電圧Ｖｔｈは、接地電位ＧＮＤ（０Ｖ）と電源電位ＶＣＣ（５Ｖ）との間の“２．５Ｖ”とする。
図４（ｂ）は、接地電位ＧＮＤ（０Ｖ）を基準にしたβ点の電位、γ点の電位及びα点の電位を示している。なお、α点は、インバータＩＮＶ１の入力ＩＮ１である。β点は、インバータＩＮＶ１の出力ＯＵＴ１であり、インバータＩＮＶ２の入力ＩＮ２である。γ点は、インバータＩＮＶ２の出力ＯＵＴ２である。
【0043】
時刻ｔ１の直前において、β点（インバータＩＮＶ１の出力ＯＵＴ１）は５Ｖ、γ点（インバータＩＮＶ２の出力ＯＵＴ２）は０Ｖである。そして、時刻ｔ１において、α点（インバータＩＮＶ１の入力ＩＮ１）が０Ｖ側からしきい電圧Ｖｔｈ（２．５Ｖ）に徐々に上昇すると、インバータＩＮＶ１が反転して、出力ＯＵＴ１が５Ｖから０Ｖに移行する。これにより、β点（Ｄ－）が５Ｖから０Ｖに移行する。すると、入力ＩＮ２（β点）が５Ｖから０Ｖに移行するので、インバータＩＮＶ２が反転して、出力ＯＵＴ２が０Ｖから５Ｖに移行する。これにより、γ点（Ｄ＋）が０Ｖから５Ｖに移行する。インバータＩＮＶ１が反転する直前において、α点は、しきい電圧Ｖｔｈ（２．５Ｖ）であった。よって、インバータＩＮＶ２が反転してγ点（Ｄ＋）が０Ｖから５Ｖに移行すると、α点は、しきい電圧Ｖｔｈ（２．５Ｖ）に５Ｖが加えられた７．５Ｖに移行する。この後、７．５Ｖのα点から０Ｖのβ点に向かって、容量素子Ｃから抵抗素子Ｒ０を介して電荷が放電される。これにより、α点の電位は、７．５Ｖから徐々に下降する。
【0044】
時刻ｔ２において、α点（入力ＩＮ１）が７．５Ｖから下降してしきい電圧Ｖｔｈ（２．５Ｖ）になると、インバータＩＮＶ１が反転して、出力ＯＵＴ１が０Ｖから５Ｖに移行する。これにより、β点（Ｄ－）が０Ｖから５Ｖに移行する。すると、入力ＩＮ２（β点）が０Ｖから５Ｖに移行するので、インバータＩＮＶ２が反転して、出力ＯＵＴ２が５Ｖから０Ｖに移行する。これにより、γ点（Ｄ＋）が５Ｖから０Ｖに移行する。インバータＩＮＶ１が反転する直前において、α点は、しきい電圧Ｖｔｈ（２．５Ｖ）であった。よって、インバータＩＮＶ２が反転してγ点（Ｄ＋）が５Ｖから０Ｖに移行すると、α点は、しきい電圧Ｖｔｈ（２．５Ｖ）から５Ｖが減じられた－２．５Ｖに移行する。この後、５Ｖのβ点から－２．５Ｖのα点に向かって、容量素子Ｃに抵抗素子Ｒ０を介して電荷が充電される。これにより、α点の電位は、－２．５Ｖから徐々に上昇する。
【0045】
時刻ｔ３において、α点（入力ＩＮ１）が－２．５Ｖからしきい電圧Ｖｔｈ（２．５Ｖ）に上昇すると、インバータＩＮＶ１が反転して、出力ＯＵＴ１が５Ｖから０Ｖに移行する。これにより、β点（Ｄ－）が５Ｖから０Ｖに移行する。すると、入力ＩＮ２（β点）が５Ｖから０Ｖに移行するので、インバータＩＮＶ２が反転して、出力ＯＵＴ２が０Ｖから５Ｖに移行する。これにより、γ点（Ｄ＋）が０Ｖから５Ｖに移行する。インバータＩＮＶ１が反転する直前において、α点は、しきい電圧Ｖｔｈ（２．５Ｖ）であった。よって、インバータＩＮＶ２が反転してγ点（Ｄ＋）が０Ｖから５Ｖに移行すると、α点は、７．５Ｖに移行する。この後、７．５Ｖのα点から０Ｖのβ点に向かって、容量素子Ｃから抵抗素子Ｒ０を介して電荷が放電される。これにより、α点の電位は、７．５Ｖから徐々に下降する。つまり、時刻ｔ３は、時刻ｔ１と同様である。
この後、時刻ｔ１から時刻ｔ３までを１周期とした電位変化が繰り返される。
この後、時刻ｔ１から時刻ｔ３までを１周期とした電位変化が繰り返される。
【0046】
図４（ｃ）に示す充放電部１２における抵抗素子Ｒ０の電圧（Ｒ０の電圧）は、α点を基準としたβ点（Ｄ－）の電圧である。よって、図４（ｂ）に示したβ点（Ｄ－）の電位からα点の電位を引き算したものである。なお、抵抗素子Ｒ０の電圧は、絶対値で評価し、電圧が大きくなる又は小さくなると表記する。
【0047】
時刻ｔ１において、抵抗素子Ｒ０の電圧は、しきい電圧Ｖｔｈ（２．５Ｖ）から、負側においてしきい電圧Ｖｔｈ（２．５Ｖ）と電源電位ＶＣＣ（５Ｖ）とを足した－７．５Ｖに大きくなる。その後、抵抗素子Ｒ０を介して容量素子Ｃの電荷が放電されることで、抵抗素子Ｒ０の電圧は、－７．５Ｖから－２．５Ｖへと徐々に小さくなる。
時刻ｔ２において、抵抗素子Ｒ０の電圧は、－２．５Ｖから７．５Ｖに大きくなる。その後、抵抗素子Ｒ０を介して容量素子Ｃに電荷が充電されることで、抵抗素子Ｒ０の電圧は、７．５Ｖから２．５Ｖへと徐々に小さくなる。
そして、時刻ｔ３において、抵抗素子Ｒ０の電圧は、しきい電圧Ｖｔｈ（２．５Ｖ）から、負側においてしきい電圧Ｖｔｈ（２．５Ｖ）と電源電位ＶＣＣ（５Ｖ）とを足した－７．５Ｖに大きくなる。その後、抵抗素子Ｒ０を介して容量素子Ｃの電荷が放電されることで、抵抗素子Ｒ０の電圧は、－７．５Ｖから－２．５Ｖへと徐々に小さくなる。つまり、時刻ｔ３は、時刻ｔ１と同じである。
そして、時刻ｔ１から時刻ｔ３までを１周期として電圧変化が繰り返される。
時刻ｔ２において、抵抗素子Ｒ０の電圧は、－２．５Ｖから７．５Ｖに大きくなる。その後、抵抗素子Ｒ０を介して容量素子Ｃに電荷が充電されることで、抵抗素子Ｒ０の電圧は、７．５Ｖから２．５Ｖへと徐々に小さくなる。
そして、時刻ｔ３において、抵抗素子Ｒ０の電圧は、しきい電圧Ｖｔｈ（２．５Ｖ）から、負側においてしきい電圧Ｖｔｈ（２．５Ｖ）と電源電位ＶＣＣ（５Ｖ）とを足した－７．５Ｖに大きくなる。その後、抵抗素子Ｒ０を介して容量素子Ｃの電荷が放電されることで、抵抗素子Ｒ０の電圧は、－７．５Ｖから－２．５Ｖへと徐々に小さくなる。つまり、時刻ｔ３は、時刻ｔ１と同じである。
そして、時刻ｔ１から時刻ｔ３までを１周期として電圧変化が繰り返される。
【0048】
以上説明したように、発振装置２は、α点の電位がインバータＩＮＶ１のしきい電圧Ｖｔｈより低くなると、インバータＩＮＶ１が反転し、β点（Ｄ－）が０Ｖから５Ｖに移行する。そして、インバータＩＮＶ２が反転し、γ点（Ｄ＋）が５Ｖから０Ｖに移行する。また、α点の電位がインバータＩＮＶ１のしきい電圧Ｖｔｈより高くなると、インバータＩＮＶ１が反転し、β点（Ｄ－）が５Ｖから０Ｖに移行する。そして、インバータＩＮＶ２が反転し、γ点（Ｄ＋）が０Ｖから５Ｖに移行する。
【0049】
α点の電位は、周波数設定部１０において、容量素子Ｃの電荷が抵抗素子Ｒ０を介して充放電されることで変化する。つまり、容量素子Ｃの電荷が抵抗素子Ｒ０を介して充放電されることで、差動信号Ｄ－（β点）と差動信号Ｄ＋（γ点）とには、時刻ｔ１から時刻ｔ３までの期間を１周期とする交流電圧が発生する。そして、この周期は、容量素子Ｃの容量と抵抗素子Ｒ０の抵抗値によって定められる時定数によって決まる。つまり、インバータＩＮＶ１、ＩＮＶ２で構成されたフルブリッジを備える発振装置２は、周波数設定部１０により発振周波数が設定される発振装置として機能する。
【0050】
図５は、図４（ｂ）に示したタイミングチャートを詳細に説明する図である。図５（ａ）は、図４（ａ）に示した発振装置２の等価回路、図５（ｂ）は、発振装置２の動作を説明するタイミングチャートである。なお、図５（ｂ）は、接地電位ＧＮＤを基準としたα点、β点及びγ点の各電位のタイミングチャートである。図５（ｂ）では、横軸が時間、縦軸が電位である。横軸において時刻ｔ１～ｔ３として、この順に時間が経過するとする。この時刻は、図４（ｂ）と同じである。
【0051】
時刻ｔ１は、β点（Ｄ－）が５Ｖから０Ｖに移行する時刻、時刻ｔ２は、β点（Ｄ－）が０Ｖから５Ｖに移行する時刻、そして、時刻ｔ３は、β点（Ｄ－）が５Ｖから０Ｖに移行する時刻である。
【0052】
以下では、時刻ｔ２によりインバータＩＮＶ１、ＩＮＶ２の動作を詳述する。
図４（ｂ）においては、α点（入力ＩＮ１）が７．５Ｖから下降してしきい電圧Ｖｔｈ（２．５Ｖ）になると、インバータＩＮＶ１が反転して、出力ＯＵＴ１が０Ｖから５Ｖに移行するとして説明した。しかし、インバータＩＮＶ１、ＩＮＶ２は、反転に際して入力に対応した出力が得られるまでに遅延が生じる。これを、遅延時間ｔｄと表記する。ここでは、インバータＩＮＶ１、ＩＮＶ２は、同じ遅延時間ｔｄを有しているとする。すると、時刻ｔ２の直前において、インバータＩＮＶ１の入力ＩＮ１がしきい電圧Ｖｔｈに達しても、出力ＯＵＴ１は、遅延時間ｔｄ後である時刻ｔ２において０Ｖから５Ｖに移行する。同様に、インバータＩＮＶ１が反転してβ点（Ｄ－）が０Ｖから上昇して入力ＩＮ２がしきい電圧Ｖｔｈ（２．５Ｖ）に移行しても、インバータＩＮＶ２の出力ＯＵＴ２は、時刻ｔ２から遅延時間ｔｄ後に５Ｖから０Ｖに移行する。つまり、二個のインバータＩＮＶ１、ＩＮＶ２を備える発振装置２では、半周期に２×ｔｄの遅延時間を有することになる。
図４（ｂ）においては、α点（入力ＩＮ１）が７．５Ｖから下降してしきい電圧Ｖｔｈ（２．５Ｖ）になると、インバータＩＮＶ１が反転して、出力ＯＵＴ１が０Ｖから５Ｖに移行するとして説明した。しかし、インバータＩＮＶ１、ＩＮＶ２は、反転に際して入力に対応した出力が得られるまでに遅延が生じる。これを、遅延時間ｔｄと表記する。ここでは、インバータＩＮＶ１、ＩＮＶ２は、同じ遅延時間ｔｄを有しているとする。すると、時刻ｔ２の直前において、インバータＩＮＶ１の入力ＩＮ１がしきい電圧Ｖｔｈに達しても、出力ＯＵＴ１は、遅延時間ｔｄ後である時刻ｔ２において０Ｖから５Ｖに移行する。同様に、インバータＩＮＶ１が反転してβ点（Ｄ－）が０Ｖから上昇して入力ＩＮ２がしきい電圧Ｖｔｈ（２．５Ｖ）に移行しても、インバータＩＮＶ２の出力ＯＵＴ２は、時刻ｔ２から遅延時間ｔｄ後に５Ｖから０Ｖに移行する。つまり、二個のインバータＩＮＶ１、ＩＮＶ２を備える発振装置２では、半周期に２×ｔｄの遅延時間を有することになる。
【0053】
図６は、図４（ａ）、図５（ａ）に示した本実施の形態が適用されない発振装置２において、差動信号Ｄ＋、Ｄ－を伝送させる場合のコモンモードノイズを説明する図である。図６（ａ）は、β点から取り出される差動信号Ｄ－、図６（ｂ）は、γ点から取り出される差動信号Ｄ＋、図６（ｃ）は、差動信号Ｄ＋、Ｄ－が伝送される際に発生するコモンモードノイズである。
【0054】
図６（ａ）、図６（ｂ）に示すように、差動信号Ｄ－に対して、差動信号Ｄ＋には、インバータＩＮＶが反転する毎に生じる遅延時間ｔｄの２倍（２×ｔｄ）の遅延、所謂スキューが生じる。すると、図６（ｃ）に示すように、このスキューによりコモンモードノイズが発生する。
【0055】
また、インバータＩＮＶは、電源電位ＶＣＣの変動によりしきい電圧Ｖｔｈが変動しやすい。しきい電圧Ｖｔｈが変動すると、発振装置２の発振周波数が変動してしまう。
【0056】
以上説明したように、本実施の形態が適用されない発振装置２では、二個のインバータＩＮＶ１、ＩＮＶ２が順に動作するために、２倍の遅延時間ｔｄが生じるので、発振周波数を高く設定しにくい。こられの遅延時間ｔｄにより、発振装置２の発振周波数は、周波数設定部１０における容量部１１の容量素子Ｃの容量と充放電部１２の抵抗素子Ｒ０の抵抗値とで決まる理論上の周波数にならない。
【0057】
これに対して、図１に示した、本実施の形態が適用される発振装置１では、図２に示したように、ｐｎｐトランジスタＱ３とｎｐｎトランジスタＱ５で構成される出力段とｐｎｐトランジスタＱ４とｎｐｎトランジスタＱ６で構成される出力段とが同時に動作する。よって、発振装置１では、発振装置２と異なり、遅延時間ｔｄが２倍にならない。これにより、発振装置１では、発振周波数を高く設定しやすい。そして、発振装置１では、発振周波数を、周波数設定部１０における容量部１１の容量素子Ｃの容量と充放電部１２の抵抗素子Ｒ０の抵抗値とによって決まる理論的な周波数に近づけやすい。さらに、発振装置１では、差動出力ＯＵＴ＋、ＯＵＴ－のそれぞれから差動信号Ｄ＋、Ｄ－が同時に、つまり同期して出力されるので、コモンモードノイズの発生が抑制される。
【0058】
（感受素子ＭＩを備える発振装置３）
次に、発振装置１の応用例として、感受素子ＭＩを備える発振装置３を説明する。発振装置３は、磁気インピーダンス（Magnet Impedance）効果により磁界を感受する感受素子ＭＩを備える。なお、感受素子ＭＩを備える発振装置３は一例であって、発振装置１は、感受素子ＭＩを備える発振装置３以外の用途に用いることができる。
次に、発振装置１の応用例として、感受素子ＭＩを備える発振装置３を説明する。発振装置３は、磁気インピーダンス（Magnet Impedance）効果により磁界を感受する感受素子ＭＩを備える。なお、感受素子ＭＩを備える発振装置３は一例であって、発振装置１は、感受素子ＭＩを備える発振装置３以外の用途に用いることができる。
【0059】
図７は、感受素子ＭＩを備える発振装置３を説明する図である。
発振装置３は、発振装置１における充放電部１２を、感受素子ＭＩを含む感受素子部１３に置き換えたものである。感受素子部１３は、感受素子ＭＩの他に、抵抗素子やインダクタを、直列接続又は並列接続で含んでいてもよい。なお、以下では、感受素子部１３は、感受素子ＭＩであるとして説明する。図７では、感受素子部１３を、１３（ＭＩ）と表記する。他の構成は、発振装置１と同様であるので、説明を省略する。
発振装置３は、発振装置１における充放電部１２を、感受素子ＭＩを含む感受素子部１３に置き換えたものである。感受素子部１３は、感受素子ＭＩの他に、抵抗素子やインダクタを、直列接続又は並列接続で含んでいてもよい。なお、以下では、感受素子部１３は、感受素子ＭＩであるとして説明する。図７では、感受素子部１３を、１３（ＭＩ）と表記する。他の構成は、発振装置１と同様であるので、説明を省略する。
【0060】
（感受素子ＭＩの構成）
図８は、感受素子ＭＩの一例を説明する図である。図８（ａ）は、感受素子ＭＩの平面図、図８（ｂ）は、図８（ａ）のＶＩＩＩＢ－ＶＩＩＩＢ線での感受素子ＭＩの断面図である。図８（ａ）において、紙面の右方向をｘ方向、紙面の上方向をｙ方向とし、紙面の表面方向をｚ方向とする。図８（ｂ）において、紙面の右方向をｘ方向、紙面の上方向をｚ方向とし、紙面の裏面方向をｙ方向とする。
図８は、感受素子ＭＩの一例を説明する図である。図８（ａ）は、感受素子ＭＩの平面図、図８（ｂ）は、図８（ａ）のＶＩＩＩＢ－ＶＩＩＩＢ線での感受素子ＭＩの断面図である。図８（ａ）において、紙面の右方向をｘ方向、紙面の上方向をｙ方向とし、紙面の表面方向をｚ方向とする。図８（ｂ）において、紙面の右方向をｘ方向、紙面の上方向をｚ方向とし、紙面の裏面方向をｙ方向とする。
【0061】
図８（ｂ）に示すように、感受素子ＭＩは、非磁性体の基板５０上に設けられた硬磁性体（硬磁性体層５０３）で構成された薄膜磁石６０と、薄膜磁石６０に対向して積層され、磁場を感受する感受回路７０と、ヨーク８０とを備える。
なお、感受素子ＭＩの断面構造については、後に詳述する。
なお、感受素子ＭＩの断面構造については、後に詳述する。
【0062】
ここで磁性体における軟磁性体とは、外部磁界によって容易に磁化されるが、外部磁界を取り除くと速やかに磁化がないか又は磁化が小さい状態に戻る、いわゆる保磁力の小さい材料である。磁性体における硬磁性体とは、外部磁界によって磁化されると、外部磁界を取り除いても磁化された状態が保持される、いわゆる保磁力の大きい材料である。
【0063】
なお、本明細書においては、感受素子ＭＩを構成する要素（薄膜磁石６０など）を二桁の数字で表し、要素に加工される層（硬磁性体層５０３など）を５００番台の数字で表す。そして、要素に対して、要素に加工される層を（ ）内に表記する。例えば薄膜磁石６０の場合、薄膜磁石６０（硬磁性体層５０３）と表記する。図８（ａ）、（ｂ）においては、６０（５０３）と表記する。また、要素に加工される層に対して、要素を（ ）内に表記する。例えば、硬磁性体層５０３の場合、硬磁性体層５０３（薄膜磁石６０）と表記する。他の場合も同様である。
【0064】
図８（ａ）により、感受素子ＭＩの平面構造を説明する。感受素子ＭＩは、一例として四角形の平面形状を有する。ここでは、感受素子ＭＩの最上部に形成された感受回路７０及びヨーク８０を説明する。感受素子ＭＩの平面形状は、数ｍｍ角である。なお、感受素子ＭＩの大きさは、他の値であってもよい。
【0065】
感受回路７０は、軟磁性体（軟磁性体層５０５）で構成された複数の感受部７１と、感受部７１間をつづら折りに直列接続する接続部７２と、直列接続された感受部７１の一方の端部と他方の端部に設けられた端子部７３とを備える。
感受部７１は、平面形状が長手方向と短手方向とを有する短冊状である。図８（ａ）に示す感受部７１は、ｘ方向を長手方向、ｙ方向を短手方向とする。そして、図８（ａ）では、４個の感受部７１がｙ方向に並列配置されている。感受部７１が、磁気インピーダンス効果を示す。よって、感受素子ＭＩを磁気インピーダンス素子と表記することがある。
感受部７１は、平面形状が長手方向と短手方向とを有する短冊状である。図８（ａ）に示す感受部７１は、ｘ方向を長手方向、ｙ方向を短手方向とする。そして、図８（ａ）では、４個の感受部７１がｙ方向に並列配置されている。感受部７１が、磁気インピーダンス効果を示す。よって、感受素子ＭＩを磁気インピーダンス素子と表記することがある。
【0066】
各感受部７１は、例えば長手方向の長さが１ｍｍ～１０ｍｍ、短手方向の幅が５０μｍ～１５０μｍである。厚さ（軟磁性体層５０５の厚さ）が０．５μｍ～５μｍである。隣接する感受部７１の間隔は、５０μｍ～１５０μｍである。そして、感受部７１の数は、図８（ａ）では４個を示すが、これ以外であってもよい。感受部７１の数は、例えば２０である。
なお、それぞれの感受部７１の大きさ（長さ、面積、厚さ等）、感受部７１の数、感受部７１同士の間隔等は、感受、つまり計測したい磁界の大きさなどによって設定されればよい。なお、感受部７１は、１個でもよい。
なお、それぞれの感受部７１の大きさ（長さ、面積、厚さ等）、感受部７１の数、感受部７１同士の間隔等は、感受、つまり計測したい磁界の大きさなどによって設定されればよい。なお、感受部７１は、１個でもよい。
【0067】
接続部７２は、隣接する感受部７１の端部間に設けられ、複数の感受部７１を直列接続する。つまり、接続部７２は、隣接する感受部７１をつづら折り（ミアンダ状）に接続されるように設けられている。図８（ａ）に示す４個の感受部７１を備える感受素子ＭＩでは、接続部７２は３個である。接続部７２の数は、感受部７１の数によって異なる。例えば、感受部７１が６個であれば、接続部７２は５個である。また、感受部７１が１個であれば、接続部７２を備えない。なお、接続部７２の幅は、感受回路７０に流す電流などによって設定すればよい。例えば、接続部７２の幅は、感受部７１と同じであってもよい。
【0068】
端子部７３は、直列接続された感受部７１の一方の端部と他方の端部に設けられている。図８（ａ）においては、紙面の下側の端部に端子部７３ａが設けられ、紙面の上側の端部に端子部７３ｂが設けられている。端子部７３ａ、７３ｂをそれぞれ区別しないときは、端子部７３と表記する。端子部７３は、電線を接続しうる大きさであればよい。なお、図８（ａ）に示す感受素子ＭＩでは、感受部７１が４個であるため、端子部７３ａ、７３ｂは、紙面の左側に設けられている。感受部７１の数が奇数の場合には、２個の端子部７３ａ、７３ｂを紙面の左右に分けて設ければよい。
【0069】
以上説明したように、感受回路７０は、感受部７１が接続部７２によってつづら折りに直列接続され、両端部に設けられた端子部７３ａ、７３ｂから電流が流れるように構成されている。よって、感受回路７０と表記する。
【0070】
さらに、感受素子ＭＩは、感受部７１の長手方向の端部に対向して設けられたヨーク８０を備える。ここでは、感受部７１の長手方向の両端部に対向してそれぞれが設けられた２個のヨーク８０ａ、８０ｂを備える。なお、ヨーク８０ａ、８０ｂをそれぞれ区別しない場合には、ヨーク８０と表記する。ヨーク８０は、感受部７１の長手方向の端部に磁力線を誘導する。このため、ヨーク８０は磁力線が透過しやすい軟磁性体で構成されている。この例では、感受部７１及びヨーク８０は、同じ軟磁性体層５０５で構成されている。なお、感受部７１の長手方向に磁力線が十分透過する場合には、ヨーク８０を備えなくてもよい。
【0071】
次に、図８（ｂ）により、感受素子ＭＩの断面構造を説明する。感受素子ＭＩは、非磁性体の基板５０上に、密着層５０１、制御層５０２、硬磁性体層５０３（薄膜磁石６０）、誘電体層５０４、軟磁性体層５０５（感受部７１及びヨーク８０）が、この順に配置されて構成されている。
【0072】
基板５０は、非磁性体からなる基板であって、例えばガラス、サファイアといった電気絶縁性の酸化物基板、シリコン等の半導体基板、又は、アルミニウム、ステンレススティール、ニッケルリンメッキを施した金属等の金属基板などである。
密着層５０１は、基板５０に対する制御層５０２の密着性を向上させるための層である。密着層５０１としては、Ｃｒ又はＮｉを含む合金を用いるのがよい。Ｃｒ又はＮｉを含む合金としては、ＣｒＴｉ、ＣｒＴａ、ＮｉＴａ等が挙げられる。密着層５０１の厚さは、例えば５ｎｍ～５０ｎｍである。なお、基板５０に対する制御層５０２の密着性に問題がなければ、密着層５０１を設けることを要しない。なお、本明細書においては、Ｃｒ又はＮｉを含む合金の組成比を示さない。以下同様である。
密着層５０１は、基板５０に対する制御層５０２の密着性を向上させるための層である。密着層５０１としては、Ｃｒ又はＮｉを含む合金を用いるのがよい。Ｃｒ又はＮｉを含む合金としては、ＣｒＴｉ、ＣｒＴａ、ＮｉＴａ等が挙げられる。密着層５０１の厚さは、例えば５ｎｍ～５０ｎｍである。なお、基板５０に対する制御層５０２の密着性に問題がなければ、密着層５０１を設けることを要しない。なお、本明細書においては、Ｃｒ又はＮｉを含む合金の組成比を示さない。以下同様である。
【0073】
制御層５０２は、硬磁性体層５０３で構成される薄膜磁石６０の磁気異方性が膜の面内方向に発現しやすいように制御する層である。制御層５０２としては、Ｃｒ、Ｍｏ若しくはＷ又はそれらを含む合金（以下では、制御層５０２を構成するＣｒ等を含む合金と表記する。）を用いるのがよい。制御層５０２を構成するＣｒ等を含む合金としては、ＣｒＴｉ、ＣｒＭｏ、ＣｒＶ、ＣｒＷ等が挙げられる。制御層５０２の厚さは、例えば１０ｎｍ～３００ｎｍである。
【0074】
薄膜磁石６０を構成する硬磁性体層５０３は、Ｃｏを主成分とし、Ｃｒ又はＰｔのいずれか一方又は両方を含む合金（以下では、薄膜磁石６０を構成するＣｏ合金と表記する。）を用いることがよい。薄膜磁石６０を構成するＣｏ合金としては、ＣｏＣｒＰｔ、ＣｏＣｒＴａ、ＣｏＮｉＣｒ、ＣｏＣｒＰｔＢ等が挙げられる。なお、Ｆｅが含まれていてもよい。硬磁性体層５０３の厚さは、例えば１μｍ～３μｍである。
【0075】
制御層５０２を構成するＣｒ等を含む合金は、ｂｃｃ（body-centered cubic（体心立方格子））構造を有する。よって、薄膜磁石６０を構成する硬磁性体（硬磁性体層５０３）は、ｂｃｃ構造のＣｒ等を含む合金で構成された制御層５０２上において結晶成長しやすいｈｃｐ（hexagonal close-packed（六方最密充填））構造であるとよい。ｂｃｃ構造上にｈｃｐ構造の硬磁性体層５０３を結晶成長させると、ｈｃｐ構造のｃ軸が面内に向くように配向しやすい。よって、硬磁性体層５０３によって構成される薄膜磁石６０が面内方向に磁気異方性を有するようになりやすい。なお、硬磁性体層５０３は結晶方位の異なる集合からなる多結晶であり、各結晶が面内方向に磁気異方性を有する。この磁気異方性は結晶磁気異方性に由来するものである。
【0076】
なお、制御層５０２を構成するＣｒ等を含む合金及び薄膜磁石６０を構成するＣｏ合金の結晶成長を促進するために、１００℃～６００℃に加熱するとよい。この加熱により、制御層５０２を構成するＣｒ等を含む合金が結晶成長しやすくなり、ｈｃｐ構造を持つ硬磁性体層５０３が面内に磁化容易軸を持つように結晶配向されやすくなる。つまり、硬磁性体層５０３の面内に磁気異方性が付与されやすくなる。
【0077】
誘電体層５０４は、非磁性の誘電体で構成され、薄膜磁石６０と感受回路７０との間を電気的に絶縁する。誘電体層５０４を構成する誘電体としては、ＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２等の酸化物、又は、Ｓｉ３Ｎ４、ＡｌＮ等の窒化物等が挙げられる。また、誘電体層５０４の厚さは、例えば０．１μｍ～３０μｍである。
【0078】
感受回路７０における感受部７１は、長手方向に交差する方向、例えば直交する短手方向（幅方向）に一軸磁気異方性が付与されている。なお、長手方向に交差する方向とは、長手方向に対して４５°を超え、且つ９０°以下の角度を有すればよい。
感受部７１を構成する軟磁性体層５０５としては、Ｃｏを主成分とした合金に高融点金属Ｎｂ、Ｔａ、Ｗ等を添加したアモルファス合金（以下では、感受部７１を構成するＣｏ合金と表記する。）を用いるのがよい。感受部７１を構成するＣｏ合金としては、ＣｏＮｂＺｒ、ＣｏＦｅＴａ、ＣｏＷＺｒ等が挙げられる。感受部７１を構成する軟磁性体の厚さは、例えば０．２μｍ～２μｍである。
感受部７１を構成する軟磁性体層５０５としては、Ｃｏを主成分とした合金に高融点金属Ｎｂ、Ｔａ、Ｗ等を添加したアモルファス合金（以下では、感受部７１を構成するＣｏ合金と表記する。）を用いるのがよい。感受部７１を構成するＣｏ合金としては、ＣｏＮｂＺｒ、ＣｏＦｅＴａ、ＣｏＷＺｒ等が挙げられる。感受部７１を構成する軟磁性体の厚さは、例えば０．２μｍ～２μｍである。
【0079】
感受回路７０における接続部７２及び端子部７３は、導電性に優れた導電体層５０６で構成されている。例えば、Ａｇ、Ｃｕ、Ａｕ、Ａｌ等が用いられるが特に限定されるものではない。なお、接続部７２と端子部７３とを異なる導体層で構成してもよい。また、接続部７２及び端子部７３を、感受部７１と一体に形成してもよい。このようにすることで、感受部７１と、接続部７２及び端子部７３とを別途形成することを要しない。
【0080】
密着層５０１、制御層５０２、硬磁性体層５０３、及び誘電体層５０４は、平面形状が四角形（図８（ａ）参照）になるように加工されている。そして、露出した側面のうち、ｘ方向の対向する二つの側面において、薄膜磁石６０がＮ極（図８（ｂ）における（Ｎ））及びＳ極（図８（ｂ）における（Ｓ））となっている。なお、薄膜磁石６０のＮ極とＳ極とを結ぶ線が、感受回路７０における感受部７１の長手方向（ここでは、ｘ方向）に向くようになっている。ここで、長手方向に向くとは、Ｎ極とＳ極とを結ぶ線と長手方向とがなす角度が４５°未満であることをいう。なお、Ｎ極とＳ極とを結ぶ線と長手方向とがなす角度は、小さいほどよい。
【0081】
感受素子ＭＩにおいて、薄膜磁石６０のＮ極から出た磁力線は、一旦感受素子ＭＩの外部に出る。そして、一部の磁力線が、ヨーク８０ａを介して感受部７１を透過し、ヨーク８０ｂを介して再び外部に出る。そして、感受部７１を透過した磁力線が感受部７１を透過しない磁力線とともに薄膜磁石６０のＳ極に戻る。つまり、薄膜磁石６０は、感受部７１の長手方向に磁界を印加する。
なお、薄膜磁石６０のＮ極とＳ極とをまとめて両磁極と表記し、Ｎ極とＳ極とを区別しない場合は磁極と表記する。
なお、薄膜磁石６０のＮ極とＳ極とをまとめて両磁極と表記し、Ｎ極とＳ極とを区別しない場合は磁極と表記する。
【0082】
なお、図８（ａ）に示すように、ヨーク８０（ヨーク８０ａ、８０ｂ）は、基板５０の表面側から見た形状が、感受回路７０に近づくにつれて狭くなっていくように構成されている。これは、感受部７１における磁束密度を高める（磁力線を集める）ためである。つまり、感受部７１における磁界を強くして感度のさらなる向上を図っている。なお、ヨーク８０（ヨーク８０ａ、８０ｂ）の感受回路７０に対向する部分の幅を狭くしなくてもよい。
ここで、ヨーク８０（ヨーク８０ａ、８０ｂ）と感受回路７０との間隔は、例えば１μｍ～１００μｍであればよい。
ここで、ヨーク８０（ヨーク８０ａ、８０ｂ）と感受回路７０との間隔は、例えば１μｍ～１００μｍであればよい。
【0083】
上記においては、感受部７１は、一層の軟磁性体層５０５で構成されているとしたが、軟磁性体層５０５を上層軟磁性体層と下層軟磁性体層との二層とし、上層軟磁性体層と下層軟磁性体層との間に、上層軟磁性体層と下層軟磁性体層とを反強磁性結合（ＡＦＣ：Anti-Ferro-Coupling）させる反強磁性結合層を設けてもよい。このような反強磁性結合層としては、Ｒｕ、Ｒｕ合金等が挙げられる。反強磁性結合層を設けることで、反磁界が抑制され、感受素子ＭＩの感度が向上する。
【0084】
また、感受部７１を構成する上層軟磁性体層と下層軟磁性体層との間に、感受部７１の電気抵抗を低減する導電体層を設けてもよい。導電体層としては、導電性が高い金属または合金を用いることが好ましく、導電性が高く且つ非磁性の金属または合金を用いることがより好ましい。このような導電体としては、アルミニウム、銅、銀等の金属が挙げられる。導電体層の厚さは、例えば、１０ｎｍ～５００ｎｍである。導電体層を設けることで、感受回路７０に流す交流電流の周波数を高くできる。
【0085】
さらにまた、感受部７１を構成する上層軟磁性体層と下層軟磁性体層との間に、上層軟磁性体層及び下層軟磁性体層に還流磁区の発生を抑制する磁区抑制層を設けてもよい。このような磁区抑制層としては、Ｒｕ、ＳｉＯ２等の非磁性体や、ＣｒＴｉ、ＡｌＴｉ、ＣｒＢ、ＣｒＴａ、ＣｏＷ等の非磁性アモルファス金属が挙げられる。感受部７１における還流磁区の発生を抑制することにより、磁壁の移動に基づく、所謂バルクハウゼン効果によるノイズの発生が抑制される。
【0086】
なお、感受部７１を構成する軟磁性体層５０５を二層を超える多層とし、それぞれの層の間に、反強磁性結合層、導電体層又は磁区抑制層を設けてもよい。また、上記の反強磁性結合層、導電体層及び磁区抑制層の二つ又はすべてを組み合わせて用いてもよい。
【0087】
以上においては、感受素子ＭＩは、感受回路７０に加え、薄膜磁石６０及びヨーク８０を備えるとした。薄膜磁石６０は、感受回路７０における感受部７１に後述するバイアス磁界Ｈｂを印加するために設けられている。バイアス磁界Ｈｂを、感受素子ＭＩの外部から印加する場合には、感受素子ＭＩは、薄膜磁石６０を備えることを要しない。この場合には、薄膜磁石６０のために設けられた密着層５０１、制御層５０２、硬磁性体層５０３、及び誘電体層５０４を備えることを要しない。つまり、感受素子ＭＩは、基板５０上に、感受回路７０を設けて構成すればよい。この場合、ヨーク８０は、設けられてもよく、設けられなくてもよい。
【0088】
基板５０上に感受回路７０を設ける場合、基板５０が、シリコン等の半導体基板、又は、アルミニウム、ステンレススティール、ニッケルリンメッキを施した金属等の金属基板などであると、導電性が高い。このような場合には、感受回路７０が設けられる側の基板５０の表面に、基板５０と感受回路７０とを電気的に絶縁する絶縁体層を設けるとよい。このような絶縁体層を構成する絶縁体としては、誘電体層５０４を構成する誘電体と同様のＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２等の酸化物、又は、Ｓｉ３Ｎ４、ＡｌＮ等の窒化物等が挙げられる。
【0089】
本明細書における感受素子ＭＩは、図８（ａ）、（ｂ）に示した薄膜磁石６０を備えるものの他、基板５０上に感受回路７０が設けられたものであってもよい。さらに、感受素子ＭＩは、感受回路７０のみであってもよい。
【0090】
（感受素子ＭＩの作用）
続いて、感受素子ＭＩの作用について説明する。
図９は、感受素子ＭＩの感受部７１の長手方向（図８（ａ）のｘ方向）に印加された磁界Ｈと感受素子ＭＩのインピーダンスＺとの関係を説明する図である。図９において、横軸が磁界Ｈ、縦軸がインピーダンスＺである。なお、インピーダンスＺは、図８（ａ）に示す感受回路７０の端子部７３ａ、７３ｂ間に交流電流を流して測定される。よって、インピーダンスＺは感受回路７０のインピーダンスであるが、感受素子ＭＩのインピーダンスと表記する。
続いて、感受素子ＭＩの作用について説明する。
図９は、感受素子ＭＩの感受部７１の長手方向（図８（ａ）のｘ方向）に印加された磁界Ｈと感受素子ＭＩのインピーダンスＺとの関係を説明する図である。図９において、横軸が磁界Ｈ、縦軸がインピーダンスＺである。なお、インピーダンスＺは、図８（ａ）に示す感受回路７０の端子部７３ａ、７３ｂ間に交流電流を流して測定される。よって、インピーダンスＺは感受回路７０のインピーダンスであるが、感受素子ＭＩのインピーダンスと表記する。
【0091】
図９に示すように、感受素子ＭＩのインピーダンスＺは、感受部７１の長手方向（図８（ａ）のｘ方向）に印加する磁界Ｈが大きくなるにしたがい大きくなる。そして、印加する磁界Ｈが感受部７１の異方性磁界Ｈｋより小さい範囲において、磁界Ｈの変化量ΔＨに対してインピーダンスＺの変化量ΔＺが急峻な部分（ΔＺ／ΔＨが大きい）を用いると、磁界Ｈの微弱な変化をインピーダンスＺの変化量ΔＺとして取り出すことができる。図９では、ΔＺ／ΔＨが大きい磁界Ｈの中心を磁界Ｈｂとして示している。つまり、磁界Ｈｂの近傍（図９で矢印で示す範囲）における磁界Ｈの変化量（ΔＨ）が高精度に測定できる。ここで、インピーダンスＺの変化量ΔＺが最も急峻な（ΔＺ／ΔＨが最も大きい）部分、つまり磁界Ｈｂにおける単位磁界当たりのインピーダンスの変化量Ｚｍａｘを、磁界ＨｂでのインピーダンスＺ（インピーダンスＺｂと表記する。）で割ったもの（Ｚｍａｘ／Ｚｂ）が感度である。感度が高いほど、磁気インピーダンス効果が大きく、磁界又は磁界の変化を計測しやすい。そして、感度は、感受回路７０に流される交流電流の周波数が高いほど、高くなる。このような交流電流を供給する発振装置には、発振周波数が高く設定できる発振装置を用いることが好ましい。磁界Ｈｂは、バイアス磁界と呼ばれることがある。以下では、磁界Ｈｂをバイアス磁界Ｈｂと表記する。
【0092】
感受素子ＭＩは、図８（ｂ）に示した薄膜磁石６０によって、予めバイアス磁界Ｈｂが印加された状態となっている。
【0093】
図１０は、感受素子ＭＩを備える発振装置３からの差動信号Ｄ＋、Ｄ－の一例を説明する図である。図１０（ａ）は、外部から永久磁石を近づけない場合、図１０（ｂ）は、外部から永久磁石を近づけた場合である。図１０（ａ）、図１０（ｂ）では、差動信号Ｄ＋を実線で、差動信号Ｄ－を破線で示している。なお、図１０（ｂ）では、図１０（ａ）に示した差動信号Ｄ＋を比較のために一点鎖線（図１０（ｂ）において、（ａ）Ｄ＋として表記する。）で示している。図１０（ａ）、図１０（ｂ）において、横軸は、時間で一目盛りが２ｎｓ、縦軸は、電圧で一目盛りが２００ｍＶである。永久磁石を近づけた場合と、近づけない場合とで、感受素子ＭＩに印加される磁界Ｈが異なる（図９参照）。すると、感受素子ＭＩのインピーダンスＺが異なる。よって、永久磁石を近づけた場合と、近づけない場合とで、発振装置３の発振周波数が異なる。
【0094】
図１０（ａ）に示すように、永久磁石を近づけない場合には、発振装置３は、４ｎｓ～５ｎｓの周期、つまり２００ＭＨｚ～２５０ＭＨｚの発振周波数で動作する。そして、図１０（ｂ）に示すように、永久磁石を近づけた場合には、発振装置３は、９ｎｓの周期、つまり１１１ＭＨｚの発振周波数で動作する。つまり、発振装置３は、磁界Ｈの変化により発振周波数が変化する。よって、発振装置３の発振周波数を測定することで、磁界又は磁界の変化が計測できる。すなわち、発振装置３は、磁界を計測する磁気センサとなる。よって、発振装置３を磁気センサとしてもよい。
【0095】
（磁気センサシステム１００）
図１１は、感受素子ＭＩを備える発振装置３を用いた磁気センサシステム１００を説明する図である。
磁気センサシステム１００は、発振装置３と、発振装置３の発振周波数を測定する周波数測定部１２０と、周波数測定部１２０により測定された周波数に基づいて、感受素子ＭＩで感受される磁界又は磁界の変化を算出する磁界算出部１３０とを備える。
図１１は、感受素子ＭＩを備える発振装置３を用いた磁気センサシステム１００を説明する図である。
磁気センサシステム１００は、発振装置３と、発振装置３の発振周波数を測定する周波数測定部１２０と、周波数測定部１２０により測定された周波数に基づいて、感受素子ＭＩで感受される磁界又は磁界の変化を算出する磁界算出部１３０とを備える。
【0096】
周波数測定部１２０は、例えば水晶振動子等を用いた周波数カウンタにより構成される。そして、周波数測定部１２０は、発振装置３から発振された交流電流の周波数を測定し、磁界算出部１３０に出力する。
【0097】
磁界算出部１３０は、周波数測定部１２０から取得した周波数に基づいて、感受素子ＭＩが感受する磁界又は磁界の変化を算出する。磁界算出部１３０は、感受素子ＭＩのインピーダンスと感受される磁界の強さとの関係を記憶している。よって、磁界算出部１３０は、周波数測定部１２０にて測定された周波数から感受素子ＭＩのインピーダンスを算出し、インピーダンスに基づいて感受素子ＭＩで感受される磁界または磁界の変化を算出する。
【0098】
（発振装置３の変形例の発振装置３′）
図１２は、感受素子を備える発振装置３の変形例の発振装置３′を説明する図である。
発振装置３′は、発振装置３と完全差動アンプＵ２と抵抗素子Ｒ３、抵抗素子Ｒ４とを備える。なお、図１２では、図７に示した発振装置３における完全差動アンプＵ、電源電位ＶＣＣ、ＶＥＥを、完全差動アンプＵ１、電源電位ＶＣＣ１、ＶＥＥ１と表記する。
図１２は、感受素子を備える発振装置３の変形例の発振装置３′を説明する図である。
発振装置３′は、発振装置３と完全差動アンプＵ２と抵抗素子Ｒ３、抵抗素子Ｒ４とを備える。なお、図１２では、図７に示した発振装置３における完全差動アンプＵ、電源電位ＶＣＣ、ＶＥＥを、完全差動アンプＵ１、電源電位ＶＣＣ１、ＶＥＥ１と表記する。
【0099】
完全差動アンプＵ２において、差動入力ＩＮ＋には周波数設定部１０のβ点が接続され、差動入力ＩＮ－には周波数設定部１０のγ点が接続されている。そして、差動出力ＯＵＴ－は抵抗素子Ｒ３を介して同軸ケーブルに接続されている。そして、差動出力ＯＵＴ＋は抵抗素子Ｒ４を介して他の同軸ケーブルに接続されている。なお、抵抗素子Ｒ３、Ｒ４は、出力インピーダンスを設定する。そして、完全差動アンプＵ２には、電源電位ＶＣＣ２、ＶＥＥ２が接続されている。なお、電源電位ＶＣＣ１、ＶＣＣ２は同じ電圧であってもよく、電源電位ＶＥＥ１、ＶＥＥ２は同じ電圧であってもよい。
【0100】
完全差動アンプＵ２は、バッファとして機能し、完全差動アンプＵ２の川下側に設けられる回路や川下側で発生するノイズなどが、発振装置３に影響することを抑制する。
【0101】
ここでは、発振装置１を感受素子ＭＩを備えた磁気センサとして用いる例を説明したが、発振装置１は、高い発振周波数を必要とする他の用途に用いてもよい。
【0102】
以上、本発明の実施の形態について説明したが、本発明は本実施の形態に限定されるものではない。本発明の趣旨に反しない限りにおいては様々な変形や組み合わせを行っても構わない。
【符号の説明】
【0103】
１、２、３、３′…発振装置、１０…周波数設定部、１１…容量部、１２…充放電部、１３…感受素子部、２０、２１…電位供給部、５０…基板、６０…薄膜磁石、７０…感受回路、７１…感受部、７２…接続部、７３、７３ａ、７３ｂ…端子部、８０、８０ａ、８０ｂ…ヨーク、１００…磁気センサシステム、１２０…周波数測定部、１３０…磁界算出部、５０１…密着層、５０２…制御層、５０３…硬磁性体層、５０４…誘電体層、５０５…軟磁性体層、５０６…導電体層、Ｃ…容量素子、Ｄ＋、Ｄ－…差動信号、ＧＮＤ…接地電位、Ｈ…磁界、Ｈｂ…バイアス磁界、Ｈｋ…異方性磁界、Ｉ１、Ｉ２、Ｉ３…定電流源、ＩＮＶ、ＩＮＶ１、ＩＮＶ２…インバータ、ＭＩ…感受素子、Ｑ１、Ｑ２、Ｑ５、Ｑ６…ｎｐｎトランジスタ、Ｑ３、Ｑ４…ｐｎｐトランジスタ、Ｒ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４…抵抗素子、ＶＣＣ、ＶＣＣ１、ＶＣＣ２、ＶＥＥ、ＶＥＥ１、ＶＥＥ２…電源電位、Ｚ…インピーダンス
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
