ホーム > 特許ランキング > 日亜化学工業株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-10
(45)【発行日】2024-09-19
(54)【発明の名称】電界効果トランジスタの製造方法
(51)【国際特許分類】
H01L 21/338 20060101AFI20240911BHJP
H01L 29/778 20060101ALI20240911BHJP
H01L 29/812 20060101ALI20240911BHJP
【ＦＩ】
H01L29/80 H
H01L29/80 F
H01L29/80 Q
【請求項の数】
5
(21)【出願番号】P 2020092852
(22)【出願日】2020-05-28
(65)【公開番号】P2021190517
(43)【公開日】2021-12-13
【審査請求日】2023-04-28
(73)【特許権者】
【識別番号】000226057
【氏名又は名称】日亜化学工業株式会社
(72)【発明者】
【氏名】赤松 純
(72)【発明者】
【氏名】岸野 利彦
【審査官】西村 治郎
(56)【参考文献】
【文献】特開２０１４－２１２３１６（ＪＰ，Ａ）
【文献】特表２００７－５３８４０２（ＪＰ，Ａ）
【文献】特開２０１８－１１７０８１（ＪＰ，Ａ）
【文献】特開２００８－０７８５２６（ＪＰ，Ａ）
【文献】特開２０１６－０４６３２０（ＪＰ，Ａ）
【文献】特開２０１５－０７３０３４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／２８
Ｈ０１Ｌ ２１／３３７－２１／３３８
Ｈ０１Ｌ ２１／４４
Ｈ０１Ｌ ２９／４０
Ｈ０１Ｌ ２９／７７８
Ｈ０１Ｌ ２９／８０
Ｈ０１Ｌ ２９／８７２
(57)【特許請求の範囲】
【請求項1】
複数のＩＩＩ族窒化物半導体層を有する積層体を形成する工程と、前記積層体の上面に、第１開口及び第２開口を有するパターン化膜を形成する工程と、
前記第１開口及び前記第２開口において露出する前記積層体の上面に、ＩＩＩ族窒化物半導体からなる再成長層を形成する工程と、
前記再成長層の前記第２開口に位置する部分ではなく前記第１開口に位置する部分の上に、ゲート電極を形成する工程と、
を備え、
前記ゲート電極を形成する工程の後に、前記パターン化膜及び前記ゲート電極をマスクとして、前記再成長層のうち前記第２開口に位置する部分を除去する工程を備えることを特徴とする、電界効果トランジスタの製造方法。
【請求項2】
前記パターン化膜を形成する工程において、前記パターン化膜として、前記積層体に接する第１膜と、前記第１膜の上に配置され、前記第１膜とは異なる材料からなる第２膜とを形成し、前記再成長層を形成する工程の後に、前記第１膜を残して前記第２膜を除去する工程を備える、請求項１に記載の電界効果トランジスタの製造方法。
【請求項3】
前記第１膜は、シリコンと窒素を含む膜またはシリコンと酸素を含む膜である、請求項２に記載の電界効果トランジスタの製造方法。
【請求項4】
前記第２膜は、アルミニウムと窒素を含む膜である、請求項３に記載の電界効果トランジスタの製造方法。
【請求項5】
前記第２膜を除去する工程において、前記第２膜は、水酸化テトラメチルアンモニウム（ＴＭＡＨ）溶液を用いるウェットエッチングにより除去する、請求項４に記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電界効果トランジスタの製造方法に関する。
【背景技術】
【0002】
特許文献１には、エンハンスメントモードＩＩＩ－窒化物ＨＥＭＴデバイスの製造方法が記載されている。特許文献１の製造方法は、ＩＩＩ窒化物層の上層を覆うパッシベーション層の一部を除去してリセスゲート領域を形成する工程と、少なくともリセスゲート領域の中にｐドープＧａＮ層を形成する工程とを有することが記載されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１３－１２３０４７
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載の製造方法では、ゲート領域となる部分でのみパッシベーション層を除去しているが、ｐドープＧａＮ層等の半導体層を形成する際に、局所的に半導体層の原料が集中すると、異常成長を引き起こす場合がある。
【課題を解決するための手段】
【0005】
本発明の一態様によれば、電界効果トランジスタの製造方法は、複数のＩＩＩ族窒化物半導体層を有する積層体を形成する工程と、前記積層体の上面に、第１開口及び第２開口を有するパターン化膜を形成する工程と、前記第１開口及び前記第２開口において露出する前記積層体の上面に、ＩＩＩ族窒化物半導体からなる再成長層を形成する工程と、前記再成長層の前記第２開口に位置する部分ではなく前記第１開口に位置する部分の上に、ゲート電極を形成する工程と、を備える。
【発明の効果】
【0006】
本発明の一態様の製造方法によれば、再成長層の多結晶成長を抑制することができる。
【図面の簡単な説明】
【0007】
【図1】本発明の一実施形態の電界効果トランジスタの製造方法を示すフローチャートである。
【図2】本発明の一実施形態の電界効果トランジスタの製造方法を示す模式断面図である。
【図3A】本発明の一実施形態の電界効果トランジスタの製造方法を示す模式断面図である。
【図3B】本発明の一実施形態の電界効果トランジスタの製造方法を示す模式平面図である。
【図4】本発明の一実施形態の電界効果トランジスタの製造方法を示す模式断面図である。
【図5】本発明の一実施形態の電界効果トランジスタの製造方法を示す模式断面図である。
【図6】本発明の一実施形態の電界効果トランジスタの製造方法を示す模式断面図である。
【図7】本発明の一実施形態の電界効果トランジスタの製造方法を示す模式断面図である。
【図8】本発明の一実施形態の電界効果トランジスタの製造方法を示す模式断面図である。
【図9】実験例の再成長層及びその周辺部の光学顕微鏡写真である。
【図10】比較例の再成長層及びその周辺部の光学顕微鏡写真である。
【発明を実施するための形態】
【0008】
以下、図面を参照し、本発明の一実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【0009】
図１は、本実施形態の電界効果トランジスタの製造方法を示すフローチャートである。図１に示すとおり、本実施形態の電界効果トランジスタの製造方法は、積層体を形成する工程Ｓ１０１と、パターン化膜を形成する工程Ｓ１０２と、再成長層を形成する工程Ｓ１０３と、ゲート電極を形成する工程Ｓ１０４と、を有する。図２～図８は、本実施形態の電界効果トランジスタの製造方法を示す模式断面図及び模式平面図である。
【0010】
まず、図２に示すように、複数のＩＩＩ族窒化物半導体層を有する積層体２０を形成する（工程Ｓ１０１）。積層体２０は、基板１０の上に形成することができる。基板１０は、例えばサファイア基板である。積層体２０は、複数のＩＩＩ族窒化物半導体層から構成することができる。ＩＩＩ族窒化物半導体層を構成するＩＩＩ族窒化物半導体としては、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ等が挙げられる。積層体２０を形成する工程は、基板１０の上に第１半導体層２１を形成する工程と、第１半導体層２１の上に第２半導体層２２を形成する工程と、を有することができる。第１半導体層２１は、例えば、ＧａＮから構成される。第２半導体層２２は、第１半導体層２１よりもバンドギャップエネルギーが大きい。第２半導体層２２は、例えば、ＡｌＧａＮから構成される。ＡｌＧａＮ層の下にそれよりも薄膜のＡｌＮ層を設けてもよい。第１半導体層２１には、第２半導体層２２側の面の近傍に、チャネルが形成される。チャネルは例えば二次元電子ガス層である。積層体２０は、例えば有機金属気相成長法（ＭＯＣＶＤ法）により形成することができる。
【0011】
次に、図３Ａに示すように、積層体２０の上面に、パターン化膜３０を形成する（工程Ｓ１０２）。パターン化膜は、例えば、積層体２０の上面の全体を覆う膜を形成した後、レジスト等を用いて一部を除去することにより得ることができる。パターン化膜３０は、開口として第１開口３０ａのみを有していてもよいが、第１開口３０ａ及び第２開口３０ｂを有することが好ましい。これにより、後述するとおり再成長層４０の原料の第１開口３０ａへの局所的な集中を緩和することができる。第１開口３０ａは後述するゲート電極５１を設ける位置に配置する。第２開口３０ｂは、第１開口３０ａとは異なり、ゲート電極５１を設ける位置以外の領域に配置する。第１開口３０ａを電界効果トランジスタの素子機能を有する部分に配置し、第２開口３０ｂは、電界効果トランジスタの素子機能を有しない部分に配置してもよい。第１開口３０ａ及び第２開口３０ｂは、必ずしもパターン化膜３０の内側面に完全に囲まれていなくてもよい。パターン化膜３０は、第１開口３０ａを複数有していてもよく、第２開口３０ｂを複数有していてもよい。
【0012】
図３Ｂは、図３Ａに対応する模式平面図である。第１開口３０ａの、電界効果トランジスタにおけるゲート長に沿った第１方向Ｘにおける第１方向長さＬ１ａは、例えば２μｍ～１０μｍである。後述するように第１開口３０ａに形成する再成長層４０の上面にゲート電極５１を形成する場合、第１開口３０ａの第１方向長さＬ１ａはゲート長と実質的に等しい。ゲート幅は、例えばゲート長よりも大きい。これに対応して、第１開口３０ａの、第１方向Ｘに直交する第２方向Ｙにおける第２方向長さＬ２ａは、第１方向長さＬ１ａよりも大きくすることができる。第１開口３０ａと第２開口３０ｂの距離が小さいほど、後述する再成長層４０の原料の第１開口３０ａへの集中を緩和しやすい。このため、第１開口３０ａと第２開口３０ｂの最短距離Ｄは、３０μｍ以下であることが好ましい。第１開口３０ａと第２開口３０ｂの最短距離Ｄは、０μｍより大きく、例えば第１開口３０ａの第１方向長さＬ１ａよりも大きい。第２開口３０ｂの第１方向長さＬ１ｂは、第１開口３０ａの第１方向長さＬ１ａよりも大きいことが好ましい。これにより、後述する再成長層４０の原料の第１開口３０ａへの集中をより緩和することができる。第２開口３０ｂの第１方向長さＬ１ｂは、３０μｍ以上とすることができる。第２開口３０ｂの第２方向長さＬ２ｂは、第１開口３０ａの第２方向長さＬ２ａと同じか、それより長くすることができる。
【0013】
パターン化膜３０は、単一膜で構成してもよいが、多層膜で構成してもよい。パターン化膜３０として、積層体２０に接する第１膜３１と、第１膜３１の上に配置され、第１膜３１とは異なる材料からなる第２膜３２とを形成することが好ましい。これにより、第１膜３１及び第２膜３２をそれぞれ異なる機能を有するものとして形成することができるため、パターン化膜３０によって複数の効果を得ることができる。
【0014】
第１膜３１は、積層体２０表面のパッシベーション膜として機能する膜であることが好ましい。そのような第１膜３１を積層体２０に接して設けることで、積層体２０内に形成されるチャネルの特性を向上することができる。具体的には、チャネルにおけるキャリアの移動度及び／又はキャリア濃度を向上させることが可能である。パッシベーション膜として用いることができる第１膜３１は、例えば、シリコンと窒素を含む膜（例えばＳｉＮ膜）、シリコンと酸素を含む膜（例えばＳｉＯ２膜）、またはアルミニウムと酸素を含む膜（例えばＡｌ２Ｏ３膜）が挙げられる。第１膜３１の上に第２膜３２を設ける場合は、第１膜３１は、シリコンと窒素を含む膜またはシリコンと酸素を含む膜であることが好ましい。これにより、後の工程で第２膜３２を選択的に除去することが容易となる。第１膜３１は、例えばＥＣＲ（Electron Cyclotron Resonance）スパッタリング装置等のスパッタリング装置を用いて形成することができる。
【0015】
第２膜３２は、第１膜３１と比較して、その表面に、後で形成する再成長層の材料が付着しやすい膜を用いることが好ましい。第２膜３２に再成長層の材料を付着させたい場合は、第２膜３２をパターン化膜３０の中で最も上に配置する。第２膜３２としては、アルミニウムと窒素を含む膜（例えばＡｌＮ膜）が挙げられる。第２膜３２はガリウムと窒素を含む膜（例えばＧａＮ膜）であってもよい。第２膜３２は、例えばスパッタリング装置を用いて形成することができる。第２膜３２は、多結晶の膜であることが好ましい。これにより、第２膜３２の選択的除去が容易とできる。多結晶の第２膜３２は、例えば上述の材料の第１膜３１の表面にスパッタリング装置を用いて第２膜３２を形成することで得ることができる。第１膜３１は例えば多結晶の膜であり、その上に第２膜３２を形成すれば多結晶の第２膜３２を得られやすい。
【0016】
次に、図４に示すように、第１開口３０ａ及び第２開口３０ｂにおいて露出する積層体２０の上面に、ＩＩＩ族窒化物半導体からなる再成長層４０を形成する（工程Ｓ１０３）。第１開口３０ａのみならず第２開口３０ｂを設けていることで、再成長層４０の原料の第１開口３０ａへの局所的な集中を緩和することができる。また、第２膜３２の上面に再成長層４０の材料が付着し、例えば多結晶層などの付着物からなる付着層４１が形成される。したがって、第２膜３２を設けていることによっても、再成長層４０の原料の第１開口３０ａへの局所的な集中を緩和することができる。これらの集中緩和構造の少なくともいずれか一方を備えることにより、好ましくは両方を備えることにより、再成長層４０の多結晶成長を抑制することができる。
【0017】
図９は、第１開口及び第２開口を設け、且つ、パターン化膜として第１膜及び第２膜を設け、再成長層を形成した実験例の光学顕微鏡写真である。また、図１０は、第２開口を設けず第２膜も設けずに再成長層を形成した比較例の光学顕微鏡写真である。いずれも再成長層を形成した後に再成長層の上方から撮影した。図１０では、第１開口に形成した再成長層が、単結晶成長できずに粒状の多結晶成長となっていることが観察される。これは、原料の過剰供給によるものと推測される。一方、図９では、再成長層に図１０のような粒状の成長は見られない。このことから、第２開口を設けることによって、また、第２膜を設けることによって、第１開口への原料の集中を緩和することができ、再成長層の多結晶成長の抑制が可能であることがわかる。
【0018】
付着層４１は、第２膜３２の上面の全体に形成されてもよく、部分的に形成されてもよい。第２膜３２の上面は、積層体２０の上面と比較して、再成長層４０が成長し難い面であることが好ましい。これにより、再成長層４０の原料が第１開口３０ａにおいて過少になることを抑制することができる。例えば、積層体２０の上面を実質的に単結晶で構成し、第２膜３２の上面を実質的に多結晶で構成することができる。第２膜３２の上面が再成長層４０が成長し難い面であることにより、付着層４１は、例えば多結晶層として形成される。付着層４１は、再成長層４０よりも結晶性が劣る及び／又は膜厚が薄い層であってもよい。再成長層４０の厚さは、パターン化膜３０の厚さよりも薄いことが好ましい。これにより、パターン化膜３０の上面に形成される付着層４１と再成長層４０とを分断することができるため、後の工程で第２膜３２とともに付着層４１を除去することが容易である。第２膜３２を除去する場合、再成長層４０の上面は第２膜３２の下面よりも下に位置していることが好ましい。これにより、第２膜３２をより容易に除去可能である。
【0019】
再成長層４０は、積層体２０と後述するゲート電極との間に設けられるゲートコンタクト層として機能することができる。再成長層４０を構成するＩＩＩ族窒化物半導体としては、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ等が挙げられる。再成長層４０は、その少なくとも一部にｎ型不純物またはｐ型不純物を含んでもよい。積層体２０に形成されるチャネルが二次元電子ガス層である場合は、再成長層４０はｐ型不純物を有することが好ましい。再成長層４０は、例えばｐ型不純物を含有するＧａＮ層である。再成長層４０は１つの層のみで構成されていてもよく、複数の層で構成されていてもよい。再成長層４０は、例えばＭＯＣＶＤ法により形成することができる。再成長層４０は、例えば、ＩＩＩ族源のガス（例えばトリメチルガリウム（ＴＭＧ）ガス）と、窒素源のガス（例えばアンモニアガス）と、キャリアガス（例えば窒素ガス）とを用いて形成することができる。
【0020】
次に、図５に示すように、第１膜３１を残して第２膜３２を除去してもよい。第２膜３２の上面に、再成長層４０を形成する際に付着した付着層４１がある場合は、第２膜３２の上面を含む少なくとも一部を除去することが好ましい。付着層４１は上述のとおり多結晶層のような厚みや形状が不均一となりやすい層であり、後述するゲート電極は付着層４１の上に形成しないことが好ましいためである。付着層４１を除去することで、ゲート電極の形状をより安定して形成することができる。第２膜３２は、その一部分を残してもよいが、第１膜３１が積層体２０表面のパッシベーション膜としての機能を十分に発揮するためには、パターン化膜３０のうち第１膜３１のみを残して他を除去することが好ましい。
【0021】
第１膜３１は、上述したとおり、パッシベーション膜としてチャネルの特性向上に寄与することが可能であるため、除去せず残すことが好ましい。第１膜３１の除去速度が第２膜３２の除去速度よりも遅い除去方法を用いることで、第２膜３２を選択的に除去することができるため、好ましい。このような除去方法としては、例えば、第２膜３２を、水酸化テトラメチルアンモニウム（ＴＭＡＨ）溶液を用いるウェットエッチングにより除去する方法が挙げられる。ＴＭＡＨ溶液を用いるウェットエッチングは、特に、第１膜３１がＳｉＮ等のシリコンと窒素を含む膜であり、第２膜３２がＡｌＮ膜等のアルミニウムと窒素を含む膜である場合に適している。
【0022】
次に、図６に示すように、再成長層４０の第１開口３０ａに位置する部分の上に、ゲート電極５１を形成する（工程Ｓ１０４）。第２開口３０ｂにも再成長層４０を形成している場合であっても、ゲート電極５１は、再成長層４０の第２開口３０ｂに位置する部分ではなく第１開口３０ａに位置する部分の上に形成する。すなわち、再成長層４０のうち第２開口３０ｂに位置する部分の上にはゲート電極５１は形成されない。ゲート電極５１は、第１開口３０ａに位置する再成長層４０の上面に接して形成することができる。ゲート電極５１は、その一部がパターン化膜３０の上に形成されていてもよい。ゲート電極５１は、第２開口３０ｂに位置する再成長層４０とは接触しないように形成する。例えば、ゲート電極５１を形成する前に、第２開口３０ｂに位置する再成長層４０を覆う絶縁膜を形成すれば、ゲート電極５１の一部を第２開口３０ｂに位置する再成長層４０の上方に配置してもよい。ゲート電極５１と第２開口３０ｂに位置する再成長層４０とが接触する可能性をより低減するためには、そのような絶縁膜を設けていたとしても、第２開口３０ｂの上方にゲート電極５１が配置されていないことが好ましい。ゲート電極５１は、例えば、積層体２０側より順にＮｉ／Ａｕ／Ｐｔが積層された構造、Ｔｉ／Ａｌが積層された構造、又はＮｉ単膜から構成される。ゲート電極５１のパターン化は、例えば、リフトオフ法により行うことができる。
【0023】
次に、図７に示すように、再成長層４０のうち第２開口３０ｂに位置する部分を除去してもよい。この除去は、パターン化膜３０及びゲート電極５１をマスクとして行うことができる。第２開口３０ｂに位置する再成長層４０を除去することで、第２開口３０ｂに位置する再成長層４０を介した意図しない電流リークを防止することができる。また、第２開口３０ｂをソース電極５２及び／又はドレイン電極５３を形成する領域として利用してもよい。この場合は、第２開口３０ｂに位置する再成長層４０を除去することで、ソース電極５２及び／又はドレイン電極５３の接触抵抗を低減することができる。
【0024】
次に、図８に示すように、ソース電極５２及びドレイン電極５３を形成し、電界効果トランジスタを得る。ソース電極５２及びドレイン電極５３は、例えば、Ｔｉ／Ａｌから構成される。ソース電極５２及びドレイン電極５３は、例えば、積層体２０及びパターン化膜３０の一部を除去し、チャネルと接触する位置に形成する。図８に示す電界効果トランジスタでは、第２開口３０ｂ及びその周辺のパターン化膜３０を残しているが、除去してもよい。また、上述したとおり第２開口３０ｂは電界効果トランジスタとして機能させる領域以外の領域に設けるため、第２開口３０ｂの直下及びその周辺の積層体２０を除去してもよい。電界効果トランジスタは、図８に示す部材に限らず、パッド電極や絶縁膜などの他の部材を有していてもよい。電界効果トランジスタは、例えば、高電子移動度トランジスタ（High Electron Mobility Transistor（ＨＥＭＴ））である。
【0025】
以上の実施形態の製造方法によれば、再成長層４０の多結晶成長を抑制することができる。
【0026】
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【0027】
１０ 基板
２０ 積層体
２１ 第１半導体層、２２ 第２半導体層
３０ パターン化膜
３０ａ 第１開口、３０ｂ 第２開口
３１ 第１膜、３２ 第２膜
４０ 再成長層
４１ 付着層
５１ ゲート電極
５２ ソース電極
５３ ドレイン電極
２０ 積層体
２１ 第１半導体層、２２ 第２半導体層
３０ パターン化膜
３０ａ 第１開口、３０ｂ 第２開口
３１ 第１膜、３２ 第２膜
４０ 再成長層
４１ 付着層
５１ ゲート電極
５２ ソース電極
５３ ドレイン電極
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
