IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ アプライド マテリアルズ インコーポレイテッドの特許一覧

特許7562709ドープ層によるゲート界面エンジニアリング
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-27
(45)【発行日】2024-10-07
(54)【発明の名称】ドープ層によるゲート界面エンジニアリング
(51)【国際特許分類】
   H01L 21/225 20060101AFI20240930BHJP
   H01L 21/316 20060101ALI20240930BHJP
   H01L 21/22 20060101ALI20240930BHJP
   H01L 21/02 20060101ALI20240930BHJP
【FI】
H01L21/225 P
H01L21/316 S
H01L21/22 P
H01L21/02 Z
【請求項の数】 18
(21)【出願番号】P 2022577138
(86)(22)【出願日】2021-06-08
(65)【公表番号】
(43)【公表日】2023-07-24
(86)【国際出願番号】 US2021036280
(87)【国際公開番号】W WO2021257317
(87)【国際公開日】2021-12-23
【審査請求日】2023-02-08
(31)【優先権主張番号】63/040,107
(32)【優先日】2020-06-17
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390040660
【氏名又は名称】アプライド マテリアルズ インコーポレイテッド
【氏名又は名称原語表記】APPLIED MATERIALS,INCORPORATED
【住所又は居所原語表記】3050 Bowers Avenue Santa Clara CA 95054 U.S.A.
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】ハング, スティーヴン シー.
(72)【発明者】
【氏名】コロンボー, ベンジャミン
(72)【発明者】
【氏名】デュベ, アビシェーク
(72)【発明者】
【氏名】クン, ション-チン
(72)【発明者】
【氏名】リウ, パトリシア エム.
(72)【発明者】
【氏名】ベバン, マルコム ジェー.
(72)【発明者】
【氏名】スウェンベルク, ヨハネス
【審査官】宇多川 勉
(56)【参考文献】
【文献】特開2015-133412(JP,A)
【文献】特開平07-235547(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/225
H01L 21/316
H01L 21/22
H01L 21/02
(57)【特許請求の範囲】
【請求項1】
半導体構造の形成方法であって、
半導体基板の上にシリコン層を形成することであって、前記形成は、
ドーパントを組み込んだシリコン層を形成すること
を含む、半導体基板の上にシリコン層を形成することと、
前記シリコン層の一部を酸化させることであって、前記酸化により前記ドーパントの一部が前記シリコン層を通って前記半導体基板に送り込まれる、前記シリコン層の一部を酸化させることと
を含み、
前記シリコン層は、約5nm以下の厚さに形成される、方法。
【請求項2】
前記シリコン層は、原子層堆積又はエピタキシャル成長により形成される、請求項1に記載の半導体構造の形成方法。
【請求項3】
前記ドーパントは、窒素、リン、又はフッ素のうちの1又は複数を含む、請求項1に記載の半導体構造の形成方法。
【請求項4】
半導体構造の形成方法であって、
半導体基板の上にシリコン層を形成することであって、前記形成は、
ドーパントを組み込んだシリコン層を形成すること
を含む、半導体基板の上にシリコン層を形成することと、
前記シリコン層の一部を酸化させることであって、前記酸化により前記ドーパントの一部が前記シリコン層を通って前記半導体基板に送り込まれ、犠牲酸化物が形成される、前記シリコン層の一部を酸化させることと、
前記犠牲酸化物を除去することであって、前記除去はインシトゥ乾式化学プロセスを含み、第1の処理チャンバで実行される、前記犠牲酸化物を除去することと、
酸素含有材料を形成することと、
前記半導体基板を前記第1の処理チャンバから第2の処理チャンバへ移送することと、
前記酸素含有材料を覆う高誘電率誘電体材料を形成することと
を含む、方法。
【請求項5】
前記高誘電率誘電体材料を形成する前に、窒素含有前駆体又は酸素含有前駆体を用いて前記酸素含有材料に反応性配位子を導入することを更に含む、請求項に記載の半導体構造の形成方法。
【請求項6】
前記窒素含有前駆体はアンモニアを含む、請求項に記載の半導体構造の形成方法。
【請求項7】
前記高誘電率誘電体材料は、ハフニウム、ジルコニウム、シリコン、ランタン、アルミニウム、チタン、及びストロンチウムで構成される群から選択される少なくとも1つの元素を含む、請求項に記載の半導体構造の形成方法。
【請求項8】
前記半導体基板を大気に暴露せずに、1又は複数の処理チャンバで実行される、請求項1に記載の半導体構造の形成方法。
【請求項9】
半導体構造の形成方法であって、
半導体基板の上にシリコン層を形成することであって、前記形成は、
ドーパントを組み込んだシリコン層を形成すること
を含む、半導体基板の上にシリコン層を形成することと、
前記シリコン層の一部を酸化させることであって、前記酸化により前記ドーパントの一部が前記シリコン層を通って前記半導体基板に送り込まれる、前記シリコン層の一部を酸化させることと
を含み、
前記シリコン層は、前記半導体基板の上にエピタキシャルに形成され、前記半導体基板は、シリコンゲルマニウムを含む、方法。
【請求項10】
前記シリコン層の一部を酸化させることにより犠牲酸化物が形成され、前記犠牲酸化物を形成することは、第1の酸化プロセスを含み、前記方法は更に、
前記第1の酸化プロセスとは異なる第2の酸化プロセスを含む、前記シリコン層の前記半導体基板に接する部分を酸化させること
を含む、請求項1に記載の半導体構造の形成方法。
【請求項11】
半導体構造の形成方法であって、
半導体基板の上にシリコン層を形成することであって、前記形成は、
ドーパントを組み込んだシリコン層を形成すること
を含む、半導体基板の上にシリコン層を形成することと、
前記シリコン層の一部を酸化させることであって、前記酸化により前記ドーパントの一部が前記シリコン層を通って前記半導体基板に送り込まれる、前記シリコン層の一部を酸化させることと
を含み、
前記シリコン層の前記半導体基板に接する部分を酸化させることは、窒素-酸素含有前駆体を前記半導体基板に供給することを含む、方法。
【請求項12】
前記シリコン層の前記半導体基板に接する部分を酸化させることは、約750℃以下の温度で行われる、請求項11に記載の半導体構造の形成方法。
【請求項13】
半導体構造の形成方法であって、
半導体処理チャンバに収容された基板の表面から酸化物を除去することであって、前記基板は、シリコンゲルマニウムフィンを含む、半導体処理チャンバに収容された基板の表面から酸化物を除去することと、
半導体基板の上にシリコン層を形成することであって、前記形成は、
窒素、フッ素、又はリンをドーパントとして組み込んだシリコン層を形成すること
を含む、半導体基板の上にシリコン層を形成することと、
犠牲酸化物を形成するために、前記シリコン層を酸化させることであって、前記酸化により、前記ドーパントの一部が前記シリコン層を通って前記半導体基板に拡散する、犠牲酸化物を形成するために、前記シリコン層を酸化させることと、
前記犠牲酸化物を除去することと、
酸素含有材料を形成するために、前記基板に亜酸化窒素を供給することと、
前記基板を窒素含有前駆体と接触させることにより、前記酸素含有材料を前処理することと、
前処理された前記酸素含有材料を覆う高誘電率誘電体材料を形成することと
を含む方法。
【請求項14】
前記除去は、インシトゥ乾式化学プロセスを含む、請求項13に記載の半導体構造の形成方法。
【請求項15】
前記除去は第1の処理チャンバで実行され、更に、
前記高誘電率誘電体材料を形成する前に、前記基板を前記第1の処理チャンバから第2の処理チャンバへ移送すること
を含む、請求項14に記載の半導体構造の形成方法。
【請求項16】
前記シリコン層は原子層堆積又はエピタキシャル成長により形成され、前記シリコン層は約5nm以下の厚さに形成される、請求項13に記載の半導体構造の形成方法。
【請求項17】
前記犠牲酸化物を形成することは、酸素含有材料を形成するために、酸素含有前駆体及び水素含有前駆体を前記基板に供給することを含む、請求項13に記載の半導体構造の形成方法。
【請求項18】
半導体構造の形成方法であって、
半導体処理チャンバに収容された基板の表面から自然酸化物を除去することであって、前記基板はシリコンゲルマニウムを含む、半導体処理チャンバに収容された基板の表面から自然酸化物を除去することと、
半導体基板の上にシリコン層を形成することであって、前記形成は、
ドーパントを組み込んだシリコン層を形成すること
を含む、半導体基板の上にシリコン層を形成することと、
前記シリコン層の一部を前記半導体基板に接触した状態に維持しながら、犠牲酸化物を形成するために前記シリコン層の一部を酸化させることであって、前記酸化により前記ドーパントの一部が前記シリコン層を通って前記半導体基板に送り込まれる、前記シリコン層の一部を前記半導体基板に接触した状態に維持しながら、犠牲酸化物を形成するために前記シリコン層の一部を酸化させることと、
前記犠牲酸化物を除去することと
を含み、前記シリコン層は、約5nm以下の厚さに形成される、方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
[0001]本願は、2020年6月17日出願の「GATE INTERFACE ENGINEERING WITH DOPED LAYER」と題する米国特許出願第63/040,107号の優先権を主張し、その全体を参照により本書に援用する。
【0002】
[0002]本技術は、半導体システム、プロセス、及び機器に関する。より具体的には、本技術は、ゲート構造を強化するための処理に関する。
【背景技術】
【0003】
[0003]論理ゲートの性能は、構造層の厚さと面積だけでなく、使用される材料の特性にも関係する。しかしながら、幾つかのゲート特性がデバイスのスケーリングに対応するように調整されるにつれて、課題が生じる。例えば、酸化ケイ素のゲート誘電体では、厚さを薄くすると静電容量が向上し、チャネルの移動性が上がり、デバイス性能が速くなる可能性がある。しかし、厚さを薄くし続けると、ゲートリークがデバイスに影響を及ぼし、デバイスの歩留まりを低下させることがある。更に、厚さを薄くした酸化物は品質が低下し、ショートを起こす可能性がある。ゲートリークへの影響を抑えつつ、有効な酸化物の厚さを薄くするために、ゲート誘電体に高誘電率材料が採用されてきた。しかし、特定の高誘電率材料を最大限に活用するための努力は、高誘電率材料の形成に関連する形態の問題により、制限されている。
【0004】
[0004]したがって、高誘電率材料の性能を最大化し、高品質のデバイス及び構造の製造を可能にするために使用できる改良されたシステム及び方法が必要である。これら及び他の必要は、本技術によって対処される。
【発明の概要】
【0005】
[0005]半導体構造を製造するために、処理方法が実行され得る。本方法は、半導体基板の上にシリコン層を形成することを含み得る。形成は、ドーパントを組み込んだシリコン層を形成することを含み得る。本方法は、シリコン層の一部を半導体基板に接触した状態に維持しながら、シリコン層の一部を酸化させることを含み得る。酸化によりドーパントの一部がシリコン層を通って半導体基板に送り込まれ得る。
【0006】
[0006]幾つかの実施形態では、シリコン層は、原子層堆積又はエピタキシャル成長によって形成され得る。ドーパントは、窒素、リン、又はフッ素のうちの1又は複数であってよい、又はそれらを含み得る。シリコン層は、約5nm以下の厚さに形成され得る。シリコン層の一部を酸化させることにより犠牲酸化物が形成され得、本方法はまた、犠牲酸化物を除去することを含み得る。除去は、インシトゥ乾式化学プロセスを含み得る。除去は、第1の処理チャンバで実行することができ、本方法はまた、酸素含有材料を形成することを含み得る。本方法は、半導体基板を第1の処理チャンバから第2の処理チャンバへ移送することを含み得る。本方法は、酸素含有材料を覆う高誘電率誘電体材料を形成することを含み得る。高誘電率誘電体材料を形成する前に、本方法は、窒素含有前駆体又は酸素含有前駆体を用いて酸素含有材料に反応性配位子を導入することを含み得る。
【0007】
[0007]窒素含有前駆体は、アンモニアであってよい、又はアンモニアを含み得る。高誘電率誘電体材料は、ハフニウム、ジルコニウム、シリコン、ランタン、アルミニウム、チタン、又はストロンチウムを含む群から選択される少なくとも1つの元素であってよい、又はそれを含み得る。本方法は、半導体基板を大気に暴露せずに、1又は複数の処理チャンバで実行され得る。シリコン層は、半導体基板の上にエピタキシャルに形成することができ、半導体基板は、シリコンゲルマニウムであってよい、又はシリコンゲルマニウムを含み得る。シリコン層の一部を酸化させることにより犠牲酸化物が形成され得、犠牲酸化物を形成することは、第1の酸化プロセスを含み得る。本方法中、シリコン層の半導体基板に接する部分を酸化させることは、第1の酸化プロセスとは異なる第2の酸化プロセスを含み得る。シリコン層の半導体基板に接する部分を酸化させることは、窒素-酸素含有前駆体を半導体基板に供給することを含み得る。シリコン層の半導体基板に接する部分を酸化させることは、約750℃以下の温度で行われ得る。
【0008】
[0008]本技術の幾つかの実施形態は、半導体構造の形成方法を包含し得る。本方法は、半導体処理チャンバに収容された基板の表面から酸化物を除去することを含み得る。基板は、シリコンゲルマニウムフィンであってよい、又はシリコンゲルマニウムフィンを含み得る。本方法は、半導体基板の上にシリコン層を形成することを含み得る。形成は、窒素、フッ素、又はリンをドーパントとして組み込んだシリコン層を形成することを含み得る。本方法は、犠牲酸化物を形成するために、シリコン層を酸化させることを含み得る。酸化により、ドーパントの一部がシリコン層を通って半導体基板に拡散し得る。本方法は、犠牲酸化物を除去することを含み得る。本方法は、酸素含有材料を形成するために、基板に亜酸化窒素を供給することを含み得る。本方法は、基板を窒素含有前駆体と接触させることにより、酸素含有材料を前処理することを含み得る。本方法は、前処理された酸素含有材料を覆う高誘電率誘電体材料を形成することを含み得る。
【0009】
[0009]幾つかの実施形態では、除去は、インシトゥ乾式化学プロセスを含み得る。除去は第1の処理チャンバで実行され得る。本方法はまた、高誘電率誘電体材料を形成する前に、基板を第1の処理チャンバから第2の処理チャンバへ移送することを含み得る。シリコン層は原子層堆積又はエピタキシャル成長により形成され得、シリコン層は約5nm以下の厚さに形成され得る。犠牲酸化物を形成することは、酸素含有材料を形成するために、酸素含有前駆体及び水素含有前駆体を基板に供給することを含み得る。
【0010】
[0010]本技術の幾つかの実施形態は、半導体構造の形成方法を包含し得る。本方法は、半導体処理チャンバに収容された基板の表面から自然酸化物を除去することを含み得る。基板は、シリコンゲルマニウムを含み得る。本方法は、半導体基板の上にシリコン層を形成することを含み得る。形成は、ドーパントを組み込んだシリコン層を形成することを含み得る。本方法は、シリコン層の一部を半導体基板に接触した状態に維持しながら、犠牲酸化物を形成するためにシリコン層の一部を酸化させることを含み得る。酸化によりドーパントの一部がシリコン層を通って半導体基板に送り込まれ得る。本方法は、犠牲酸化物を除去することを含み得る。
【0011】
[0011]上記技術は、従来のシステム及び技法に勝る多数の利点を提供し得る。例えば、プロセスは、半導体構造のチャネル領域へのドーパントの組み込みを可能にし、ゲート酸化物のための高品質の酸化物層を作製することができる。更に、ゲート酸化物の製造により、下層まで広がる酸化を制限することができる。これら及び他の実施形態を、それらの多くの利点及び特徴と共に、以下の説明及び添付の図面と併せてより詳細に説明する。
【0012】
[0012]開示された技術の性質及び利点の更なる理解は、本明細書の残りの部分及び図面を参照することによって得ることができる。
【図面の簡単な説明】
【0013】
図1】本技術の実施形態に係る例示的な処理システムの上面図である。
図2】本技術の実施形態に係る半導体構造の形成方法における選択された工程を示す図である。
図3A-3F】本技術の実施形態に係る例示的な基板を示す概略断面図である。
図3G-3I】本技術の実施形態に係る例示的な基板を示す概略断面図である。
【発明を実施するための形態】
【0014】
[0016]幾つかの図面は概略図として含まれている。図は例示するためのものであり、縮尺が明記されていない限り、縮尺通りとみなすべきではないことを理解されたい。更に、概略図として、図は理解を助けるために提供されるものであり、現実的な表現と比較して、全ての態様又は情報を含まない場合があり、例示のために誇張された材料を含む場合がある。
【0015】
[0017]添付の図では、同様の構成要素及び/又は特徴には、同じ参照ラベルが付いている場合がある。更に、同じ種類の様々な構成要素は、参照ラベルの後に類似の構成要素を区別する文字を付けることで区別され得る。本明細書で第1の参照ラベルのみを使用した場合、その説明は、文字に関係なく、同じ第1の参照ラベルを有する類似の構成要素のいずれか1つに適用される。
【0016】
[0018]論理ゲート構造の寸法が微細化されるにつれ、改善を得るために新たな材料構造が求められる。高誘電率誘電体を用いることで、ゲートスタックの誘電率が、酸化ケイ素等の材料を用いた従来のゲートスタックよりも高まる。しかし、酸化ケイ素と同様に材料の厚さを薄くすると、ゲートリークが増加する。例えば、有効な酸化物の厚さが薄くなると、ゲートリークが増加する。そのため、ゲートリークと有効な酸化物の厚さとの間の逆相関が、トランジスタ及び製造されるデバイスの性能を制限することになり得る。
【0017】
[0019]FinFET構造では、フィンの上にあるゲート酸化物は、多くの機能を果たすことができる。例えば、ゲート酸化物は、ゲートの下の導電性チャネル領域を形成し得る。低品質の酸化物等によるゲート酸化物内の欠陥又は穴は、短絡及び構造への損傷を生じさせる可能性がある。更に、ゲート酸化物は、デバイスのPFET又はP-MOS領域におけるゲルマニウムの拡散を阻害する可能性がある。従来技術では、ゲート酸化物を形成するために、ケモックス等の湿式酸化技法をその他の酸化方法と併せて用いることが多い。従来技法では、低品質の酸化物層が生成されて、うまく制御されない可能性があり、酸化がフィンにまで過剰に及ぶことがある。このため、堅牢性の低い酸化ゲルマニウム材料が生成され、熱又は電気的なストレスでより破損しやすくなり得る。本技術は、規定のシリコン含有材料から制御されたゲート酸化物層を形成することにより、これらの問題を克服する。このゲート酸化物層は、SiGeフィン材料の過剰な酸化を抑制することができ、従来の技法よりも電気的及び熱的性能を向上させることができる。また、本技術は、チャネル領域及び上にある層を用いた他の基板構造へのドーパントの組み込み機構を提供する。
【0018】
[0020]残りの開示は、開示された技術を用いた特定の堆積及び処理プロセスを常に特定するが、システム及び方法は、記載されたチャンバで行われ得る様々な他のプロセスにも同様に適用できることは、容易に理解されよう。従って、本技術は、記載された処理及び堆積プロセスのみでの使用に限定されるとみなすべきではない。本開示は、本技術に係る例示的なプロセスシーケンスの工程を説明する前に、堆積又は処理工程の特定の要素を実行するために本技術と共に使用することができる1つの可能なシステムについて説明する。本技術は、説明した機器に限定されず、説明したプロセスは、任意の数の処理チャンバ及びシステムで実行され得ることを理解されたい。
【0019】
[0021]図1は、実施形態に係る堆積、エッチング、焼成、及び/又は硬化チャンバの処理システム100の一実施形態を示す上面図である。図1に示すツール又は処理システム100は、複数のプロセスチャンバ114A~D、移送チャンバ110、サービスチャンバ116、統合計測チャンバ117、及び一対のロードロックチャンバ106A~Bを含み得る。プロセスチャンバは、任意の数の構造又は構成要素、並びに任意の数又は組み合わせのプロセスチャンバを含み得る。システム100は、以下に説明するプロセスを実行するためのチャンバが組み込まれ得るツールを限定するものではないことを理解されたい。任意の数のチャンバを含む任意のツールも、本技術の幾つかの実施形態に従って使用することが可能である。
【0020】
[0022]移送チャンバ110は、チャンバ間で基板を輸送するために、ロボット輸送機構113を含み得る。輸送機構113は、伸縮可能なアーム113Bの遠位端にそれぞれ取り付けられた一対の基板輸送ブレード113Aを有していてよい。ブレード113Aは、プロセスチャンバ内外へ個々の基板を運ぶために使用され得る。工程では、輸送機構113のブレード113A等の基板輸送ブレードの1つは、チャンバ106A~B等のロードロックチャンバの1つから基板Wを取り出し、例えば、チャンバ114A~Dにおいて以下に説明する処理プロセス等の処理の第1段階へ基板Wを運ぶことができる。チャンバは、説明した技術の個々の工程又は複合的な工程を実行するために含まれ得る。例えば、1又は複数のチャンバが堆積又は形成工程を実行するように構成され得るが、1又は複数の他のチャンバが、前処理工程及び/又は説明する後処理工程の1又は複数を実行するように構成され得る。任意の数の構成が本技術に包含され、本技術はまた、半導体処理において通常実行される任意の数の追加の製造工程を実行することができる。
【0021】
[0023]チャンバが占有されている場合、ロボットは、処理が完了するまで待機していてよく、その後、1つのブレード113Aでチャンバから処理された基板を取り出し、第2のブレード(図示せず)で新しい基板を挿入し得る。基板が処理されると、次に、基板は、処理の第2段階に移動され得る。各移動において、輸送機構113は、概して、基板交換を実行するために、基板を運ぶ1つのブレードと、空の1つのブレードとを有し得る。輸送機構113は、交換が達成できるまで、各チャンバで待機し得る。
【0022】
[0024]プロセスチャンバ内で処理が完了すると、輸送機構113は、最後のプロセスチャンバから基板Wを移動させ、基板Wをロードロックチャンバ106A~B内のカセットに輸送し得る。ロードロックチャンバ106A~Bから、基板は、ファクトリインタフェース104内に移動し得る。ファクトリインターフェース104は、概して、大気圧のクリーン環境にあるポッドローダ105A~Dとロードロックチャンバ106A~Bとの間で基板を移送するように動作し得る。ファクトリインターフェース104のクリーン環境は、一般に、例えばHEPA濾過等の空気濾過プロセスを通じて提供され得る。ファクトリインターフェース104はまた、処理前に基板を適切にアライメントするために使用され得る基板オリエンタ/アライナ(図示せず)を含み得る。ロボット108A~B等の少なくとも1つの基板ロボットは、ファクトリインターフェース104内の様々な位置/場所と、それと連結する他の場所との間で基板を輸送するように、ファクトリインターフェース104に位置決めされ得る。ロボット108A~Bは、ファクトリインターフェース104の第1の端部から第2の端部まで、ファクトリインターフェース104内のトラックシステムに沿って移動するように構成され得る。
【0023】
[0025]処理システム100は更に、処理チャンバで実行されているプロセスのいずれかに対する適応制御を提供し得る、制御信号を提供するための統合計測チャンバ117を含み得る。統合計測チャンバ117は、厚さ、粗さ、組成等の様々な膜特性を測定するための様々な計測デバイスのいずれかを含んでいてよく、計測デバイスは更に、臨界寸法、側壁角度、及び真空下の特徴高さ等の格子パラメータを自動で特徴付けることが可能であり得る。
【0024】
[0026]処理チャンバ114A~Dの各々は、半導体構造の製造における1又は複数のプロセスステップを実行するように構成されていてよく、任意の数の処理チャンバ及び処理チャンバの組み合わせが、マルチチャンバ処理システム100で使用され得る。例えば、処理チャンバのいずれかは、周期的層堆積、原子層堆積、化学気相堆積、物理的気相堆積を含む任意の数の堆積プロセス、並びにエッチング、前洗浄、前処理、後処理、アニール、プラズマ処理、ガス抜き、配向、及び他の基板プロセスを含む他の工程を含む多数の基板処理工程を実行するように構成され得る。チャンバのいずれか、又はチャンバの任意の組み合わせで実行され得る幾つかの特定のプロセスは、金属堆積、表面洗浄及び準備、急速熱処理等の熱アニール、及びプラズマ処理であってよい。任意の他のプロセスは、当業者によって容易に理解されるであろう以下に説明する任意のプロセスを含む、マルチチャンバ処理システム100内に組み込まれた特定のチャンバにおいて同様に実行され得る。
【0025】
[0027]図2は、半導体構造の形成方法200を示す図であり、その工程は、例えば、先に説明したようにマルチチャンバ処理システム100に組み込まれた1又は複数のチャンバ、又は他の任意のマルチチャンバシステムで実行され得る。方法200は、記載された方法工程の開始前に、フロントエンド処理、堆積、エッチング、研磨、洗浄、又は記載された工程の前に実行され得る任意の他の工程を含む、1又は複数の工程を含み得る。本方法は、図に示す多数の任意工程を含んでいてよく、これらは、本技術に係る方法に特に関連づけられることも、関連づけられないこともある。例えば、工程の多くは、より広い範囲の構造形成プロセスを提供するために記載しているが、本技術にとって重要なものではない、あるいは、以下に更に説明する代替の方法論によって実行され得る。方法200は、図3A~3Iに概略的に示す工程を説明し、それらの図示は、方法200の工程と併せて説明される。図3は部分的な概略図のみを示しており、基板は、図に示す態様を有する任意の数のトランジスタセクション及び追加の材料を含み得ることを理解されたい。
【0026】
[0028]方法200は、半導体構造を特定の製造工程に発展させるためのオプションの工程を含み得る。幾つかの実施形態では、方法200はベース構造上で実行され得るが、幾つかの実施形態では、本方法は他の材料形成に続いて実行され得る。図3Aに示すように、半導体構造は、特定の処理が完了した後のデバイス300を表し得る。例えば、基板305は、平面的な材料であってよい、又は、ポスト、トレンチ、又は同様に本技術によって包含されると理解される他の構造として構成された、又はそれらを画定する1又は複数の材料を含み得る構造化デバイスであってよい。基板305は、シリコン、シリコンゲルマニウム、又はシリコンの酸化物、窒化物、及び炭化物等のシリコン含有材料、並びに構造内に組み込まれ得る他の任意の材料を含む任意の数の材料を含み得る。本技術に包含される幾つかの実施形態では、基板305は、FinFET構造に関連し得る等のシリコンゲルマニウムフィンの一部であってよく、P-MOS領域の一部であってよい。方法200の前に、シリコンゲルマニウムの層が、シリコン基板、又は他の基板に形成されていてよく、フィン構造を形成するためにパターニングされ得る。絶縁誘電体がフィンを中心として形成されていてよく、フィンの上部を薄くするためにトリム工程が実行され得る。図は、いかなる特定の縮尺でもないことを理解されたい。
【0027】
[0029]この処理に続いて、又は基板の移送の結果として、基板305は、図3Aに示すように、シリコンゲルマニウムの表面に自然酸化物310又は残留微粒子材料を含み得る。基板305の表面における露出した材料は、幾つかの実施形態では、断続的なパターンを生成するためにエッチング、平坦化、又は他の方法で処理され得る。単一の例として図示したが、デバイス300は、図示したオブジェクトと類似していてよい、又は異なっていてよい任意の数の追加のセクションを含み得る、より大きいプロセス統合の小さいセクションを含み得ることを理解されたい。例えば、N-MOS領域が図示した構造に隣接して位置決めされていてよく、記載の方法と共に又はそれとは別に実行される任意の量のパターニング又は工程を含み得る。基板305は、半導体処理チャンバの処理領域に収容又は位置決めされていてよく、方法200は、基板に高誘電率誘電体材料等の半導体材料を製造するために実行され得る。
【0028】
[0030]方法200は、オプションの工程205において、基板305から自然酸化物310を除去することを含み得る。自然酸化物310を除去することは、任意の数のプロセスによって実行され得る。例えば、水素含有前駆体を用いることによって還元を行うことができ、これにより、シリコンゲルマニウムの比較的クリーンな表面を確保するために酸化物が還元され得る。更に、プロセスは、フッ素含有前駆体及び水素含有前駆体を含み得るプラズマプロセス又は処理を含み得る。フッ素含有前駆体は、三フッ化窒素だけでなく、任意の他のフッ素含有前駆体であってよい、又はそれを含み得る。水素含有前駆体は、アミン基[-NH]、又は他の窒素含有基もしくは水素含有基によって特徴づけられ得る。例えば、水素含有前駆体は、1つの非限定的な例としてアンモニア等の窒素-水素含有前駆体であってよい、又はそれを含み得る。プラズマは、局所的に生成され得る、又は基板処理領域と流体的に結合されていてよい遠隔プラズマ領域で生成され得る。フッ素含有前駆体の流量及び水素含有前駆体の流量は、1:2未満の水素対フッ素の原子流量比を維持するように制御され得る。酸化物310又は残留材料は、図3Bに示すように、プラズマ放出物315によって除去されてよく、このプロセスはまた、エッチングプロセスから副生成物を除去するための熱処理を含み得る。
【0029】
[0031]工程205における自然酸化物の除去は、基板表面が大気又は酸素含有環境に暴露されなくてよいインシトゥ乾式化学プロセスによるものであってよい。工程205における自然酸化物の除去は、方法200の幾つかの実施形態では、第1の処理チャンバで実行され得る。方法200は、以下に説明するように、高誘電率誘電体材料を形成する前に、基板を第1の処理チャンバから第2の処理チャンバに移送することを含み得る。方法200は、方法200の工程のために1又は複数のチャンバ間で基板を移送する間にシステム100内の真空を維持すること等により、基板表面を大気又は空気に暴露することなく1又は複数の処理チャンバで工程を実行することを含み得る。統合された真空を維持することにより、不要な酸化物の形成だけでなく、表面の汚染を有利に低減することができる。移送は、単一のプラットフォーム上の1又は複数のチャンバ間で行われ得る、又は複数のプラットフォーム上のチャンバ間で行われ得る。しかしながら、単一のプラットフォームを利用することによって、基板の酸素環境への暴露を回避することが、より良好に確保され得る。
【0030】
[0032]工程210において、前処理された又は洗浄された基板表面に、シリコン含有材料が形成又は堆積され得る。例えば、図3Cに示すように、基板305の表面を覆う層320を形成するために、シリコンの層、又はドープシリコン、合金化シリコン、又はシリコン-メタロイド若しくはシリコン及び金属材料等のシリコン含有材料が、任意の数の方法によって形成又は堆積され得る。幾つかの非限定的な実施形態では、シリコンは、シリコンゲルマニウムフィンの表面の上に共形的にエピタキシャル成長され得る。更に、原子層堆積プロセスが、基板に共形的に堆積又は形成されるシリコン層を生成するために実行され得る。共形的な形成により、従来の堆積技法よりも厚さを制御することが可能になり得る。層は、任意の高さに形成することができ、比較的高品質のシリコンが生成され得る。例えば、シリコン層320は、様々な実施形態では、数オングストローム又は数ナノメートルの高さに形成され得る。幾つかの実施形態では、層は、約10.0nm以下の厚さに形成することができ、約8.0nm以下、約5.0nm以下、約4.0nm以下、約3.0nm以下、約2.0nm以下、約1.0nm以下、約9Å以下、約8Å以下、又はそれ未満の厚さに形成され得る。
【0031】
[0033]幾つかの実施形態では、シリコン層はアモルファスシリコンとして形成することができ、形成プロセス中にドーパント材料を含み得る。図3Cに示すように、ドーパント粒子321は、堆積中にシリコン層内に組み込まれ得る。ドーパントは、追加の前駆体として供給することができ、この前駆体は、1又は複数のシリコン含有前駆体又は他の堆積前駆体若しくはキャリアガスと更に相互作用して、形成されるシリコン材料内にドーパント粒子を組み込ませ得る。例示的なドーパント材料は、窒素、リン、フッ素、又はシリコン構造内に組み込むことができる任意の他の材料であってよい。材料は、任意の数の形態で供給され得るが、材料は、シリコン層内への追加の材料組み込みを制限するために、より容易に解離可能な形態で供給され得る。例えば、例示的な前駆体は、二原子窒素、三フッ化窒素、フッ素、フッ化水素、ホスフィン、又は任意の他の窒素含有、フッ素含有、又はリン含有材料を含み得る。
【0032】
[0034]シリコン層の形成に続いて、工程215において層の一部が酸化され得る。酸化は、任意の数の方法で実行することができ、この酸化により層を完全に酸化させることができるが、この酸化はシリコン層全体に完全に延在しない場合がある。酸化工程215は、シリコン層320の一部、最大全シリコン層を酸化ケイ素に変換することによって、犠牲酸化物322を生成し得る。酸化工程215は、シリコン層320の一部を少なくとも部分的に半導体基板305と接触した状態に維持しながら、シリコン層320の一部を酸化させ得る。例えば、シリコン含有層を通して酸化が広がるのを制限するために、制御された酸化が実行され得る。工程215は、従来の熱技法と比較してより低い速度で酸化が起こるインシトゥ蒸気生成プロセス等の、蒸気を用いた熱ベースの反応を含み得る。更に、酸化は、熱酸化プロセスとして、水素及び酸素を一緒に用いることができ、また、追加の前駆体も用いることができる。例えば、幾つかの実施形態では、窒素-酸素含有前駆体等の酸素含有前駆体が使用され得る。例えば、亜酸化窒素、又は他の窒素-酸素含有前駆体、及び/又は例えば水素等の追加の前駆体を使用して、シリコン含有材料の一部を酸化させることができる。
【0033】
[0035]窒素は、酸素のキャリアとして機能することができ、界面又は基板の一部とならない場合がある。プロセスはまた、ゆっくり行うことができ、これにより、より制御された酸化を生じさせることができ、基板305の表面に沿って特定の厚さのシリコンを維持するように制御され得る。犠牲酸化物の形成に続いて、ダミーポリマスクの形成、次に基板にダミーゲートを形成することを含む、多数の他の製造工程が行われ得る。処理の実行後、以下に更に説明するように、ゲート酸化物形成プロセスが行われ得る。
【0034】
[0036]酸化プロセスは、追加の工程を促進するためにも使用され得る。例えば、シリコン層にドーパントを組み込むことによって、酸化プロセスは、図3Dに示すように、シリコン層を通して下層の基板内にドーパント321を熱によって送り込むために使用され得る。例えば、酸化の温度は、ドーパント材料がシリコン層を通って完全に拡散し、下層の材料内に組み込まれることを可能にし得る。例えば形成されるゲートの下方に存在し得る下層のチャネル領域等の基板にフッ素、窒素、又はリンを組み込むことで、形成されるデバイスの動作性能及び信頼性を向上させることができる。ドーピングは、下層のチャネル領域の形成中に実行され得るが、酸化工程に続いてドーパントを組み込むことで、チャネル領域を通じて高品質の形成が行われるようにすることができる。更に、形成は、前駆体の形態で供給される、水素等のドーパント材料の他の組成物、又はドーパントの他の成分を過剰に組み込むことなく行われ得る。
【0035】
[0037]維持されたシリコン320を覆う犠牲酸化物を除去するために、1又は複数の除去工程がオプションの工程220で実行され得る。図3Eに示すように、維持されたシリコンは、シリコンゲルマニウム基板材料の上のカバレッジを維持するのに十分な厚さによって特徴付けられ得る。例えば、幾つかの実施形態では、シリコン層320は、約5nm以下に維持することができ、約4nm以下、約3nm以下、約2nm以下、約1nm以下、約5Å以下、又はそれ未満に維持され得る。除去工程は、酸化物選択的エッチング等の選択的エッチングを含み得る。幾つかの実施形態では、フッ素含有前駆体及び水素含有前駆体を用いる等のプラズマエッチングプロセスが実行され得る。除去工程は、三フッ化窒素及びアンモニアプラズマエッチング等を利用することによる、上述した工程のいずれかを含んでいてよく、これには、追加の熱処理又は昇華工程が含まれ得る。追加の又は代替のフッ素及び水素含有前駆体も、幾つかの実施形態では使用され得る。工程220において酸化物選択的エッチングプロセスを実行することにより、下層のシリコンの部分が維持され得る、又は実質的に維持され得る。
【0036】
[0038]シリコンキャップ材料が露出した後に、シリコンゲルマニウムフィンを覆う残りのシリコン層の材料を酸化させるために、第2の酸化工程が実行され得る。オプションの工程225において、酸化ケイ素等の図3Fに示す酸素含有材料324を生成するために、以前の酸化工程のいずれかが実行され得る。幾つかの実施形態では、残りのシリコン材料が完全に酸化ケイ素に変換される場合があり、残留シリコン層は全く残らなくてよい。幾つかの実施形態では、酸化は、上記で説明したように、亜酸化窒素及び水素を利用し得る。これにより、シリコンゲルマニウム材料への過剰な酸化を制限又は防止しながら、酸化を実質的にシリコン材料に限定するように厳密に制御することができる。このような熱酸化プロセスは、上記で説明したように多くの利点を提供し得る。例えば、湿式酸化とは異なり、本酸化は、高品質の酸化物を生成し、ゲルマニウムの拡散を制限し得る。
【0037】
[0039]更に、湿式及び乾式酸化プロセスを含む幾つかの従来の酸化プロセスは、シリコンゲルマニウムへの過剰な酸化を生じさせ、酸化ゲルマニウム材料を生成する可能性がある。酸化ゲルマニウムは、酸化ケイ素と比較して安定した結合が少ないことで特徴づけられ得、その結果、続く工程によって酸化ゲルマニウムの結合が破壊される場合がある。これにより、形成された酸化物が損傷する、又は材料間の界面の品質を低下させる可能性があり、トランジスタの効率が制限され得る、又はデバイスが損傷し得る。高品質な酸化物を形成することで、後の工程でも構造を有利に保護することができる。例えば、密度の低い酸化物を生成する従来のプロセスでは、追加の製造工程で更に劣化する可能性がある。以下に説明するように、後続の製造だけでなく、高温プロセスを含み得る追加の高誘電率誘電体工程が実行され得る。例えば、製造のある時点で、フラッシュアニールを最高1000℃で実行することができる。低品質又は低密度の酸化物では、より多孔質の酸化物構造により、ゲルマニウムの拡散が更に促進される場合がある。本技術の幾つかの実施形態に係るより高密度の熱酸化物プロセスは、後続の製造工程中の拡散から保護することができる。本技術の実施形態に係る酸化の制御を維持することによって、特定の深さを有する高品質の酸化物材料が、上述の縮小した厚さのいずれにおいても提供され得る。
【0038】
[0040]形成された酸素含有材料は、欠陥のない又は実質的に欠陥のない結晶学的構造を意味する、高品質で高度に秩序化されたものであり得る。これにより、追加の材料がチャネル領域に密接にアクセスすることを防止し、したがってリークを防止することができる界面を提供し得る。結果として得られる酸素含有材料324は、二酸化ケイ素を含み得る。形成された酸素含有材料324は、最大で約5Åの厚さを有していてよく、約5Å以上、約10Å以上、約15Å以上、約20Å以上、約25Å以上、約30Å以上、又はそれを上回る厚さを有し得る。
【0039】
[0041]方法200は、オプションの工程230において、前処理前駆体を基板に供給することを含み得る。前処理前駆体は、窒素含有前駆体又は酸素含有前駆体であってよい、又はそれを含み得る。前駆体は、基板に接触することができ、基板の露出した表面に反応性配位子を形成又は導入することができ、これを、図3Gにおいて配位子325として示す。従来技術とは異なり、本技術は、後続の工程において高誘電率誘電体材料の秩序ある成長をもたらすように構成された前処理を利用し得る。
【0040】
[0042]前処理前駆体は、任意の窒素含有前駆体又は酸素含有前駆体であってよい、又はそれを含み得る。酸素含有前駆体は、ヒドロキシル基[-OH]によって特徴付けることができ、基板の酸素含有材料324の表面に組み込まれ得る。窒素含有前駆体は、アミン基[-NH]、又は他の窒素含有基によって特徴付けられ得る。例えば、窒素含有前駆体は、1つの非限定的な例としてのアンモニア等の窒素-水素含有前駆体、又は窒素-酸素含有前駆体、又は窒素を含むいずれか他の前駆体であってよい、又はそれを含み得る。
【0041】
[0043]幾つかの実施形態における表面終端は、ヒドロキシル基又はアミン基終端表面であってよい、又はそれを含み得る。方法200は、次に、オプションの工程235において、酸素含有材料を覆う高誘電率誘電体材料を形成することを含み得る。本技術は、高誘電率材料の任意の形成又は堆積を包含し得るが、幾つかの実施形態では、形成工程235は、任意の数の原子層堆積チャンバを利用し得る原子層堆積であってよい、又はそれを含み得る。形成は、実行される場合、基板又は酸素含有材料表面を前処理した後に直接実行することができ、前処理と同じチャンバで、又はシステム100等の同じシステムに組み込まれた追加のチャンバ等の追加のチャンバで実行することができる。幾つかの実施形態では、基板が前処理チャンバから堆積又は形成チャンバに移送される間、真空条件が維持され得、これにより、基板の空気への曝露が制限され得る。
【0042】
[0044]高誘電率誘電体材料を形成するために原子層堆積プロセスが実行される場合、前処理された表面と反応するように、金属含有前駆体が基板に供給され得る。例えば、遷移金属含有前駆体、貧金属含有前駆体、又はランタニド金属含有前駆体が、前処理から基板上に露出した反応性配位子と相互作用するように、処理チャンバに供給され得る。その後、金属含有前駆体のパージ等に続いて、酸素含有前駆体が第2の工程において供給され得る。これにより、図3Hに示す層330a等の原子層堆積による酸化物層が生成され得る。1つの非限定的な例では、酸化ハフニウム膜を生成するために、第1の工程においてハフニウム含有前駆体が供給され得、第2の工程において酸化剤が供給され得る。追加の金属含有前駆体は、ジルコニウム含有材料を生成するためのジルコニウム含有前駆体、及び追加の金属酸化物構造を生成するための任意の他の数の金属含有前駆体を含み得る。ハフニウム含有前駆体については、また同様に任意の代替金属については、前駆体は、いずれもハフニウムが組み込まれたハロゲン含有前駆体、酸素含有前駆体、水素含有前駆体、又は炭素含有前駆体であってよい、又はそれを含み得る。
【0043】
[0045]酸化剤については、金属含有材料と反応し得る任意の酸素含有前駆体を使用することができる。例えば、酸素含有前駆体は、水、二原子酸素、オゾン、ヒドロキシル含有前駆体又はアルコール、窒素-酸素含有前駆体、局所又は遠隔強化酸素を含むプラズマ強化酸素、又はハフニウム等の金属と共に組み込まれて基板を覆う金属酸化物材料層を生成し得る酸素含有の任意の他の材料であってよい、又はそれを含み得る。ここでも、上述した金属含有材料のいずれかを本技術の実施形態で使用することができ、グループ化された金属のいずれかを含むことができ、これには、例えばハフニウム、ジルコニウム、シリコン、ランタン、アルミニウム、チタン、ストロンチウム、又はこれらの材料の組み合わせ、例えばケイ酸ハフニウム等が含まれ得るが、これらに限定されない場合がある。
【0044】
[0046]本技術の実施形態に係る前処理を実行した場合、金属含有材料の構造を秩序だった方法で形成して又は堆積させて、より均一な粒構造を生成することが可能である。これは、前処理前駆体の反応性配位子を、本技術の実施形態によって生成される、より高品質のシリコン又は酸化ケイ素等の、より構造化された表面材料の上に形成することによって、生成することが可能である。更に、前処理露光を特定の条件で実行することによって、さらなる改良を得ることができる。
【0045】
[0047]前処理は、前駆体及び/又は基板の表面を活性化するように構成された温度で実行され得る。例えば、窒素-水素含有前駆体が前処理前駆体として使用され得る状況において、基板は、前駆体を供給しながら、約300℃以上の温度に維持され得る。同様に、酸素含有前駆体による前処理も、基板温度を300℃以上に維持しながら実行され得る。任意の前処理工程において、基板はまた、約400℃以上、約500℃以上、約600℃以上、約700℃以上、約800℃以上、又はそれを上回る温度に維持され得る。前処理のための温度が約500℃以下に低下すると、効果が低減し得る。同様に、温度が約700℃以上に上昇すると、核形成が改善されない可能性があり、過剰な前駆体が表面に組み込まれ、デバイスの移動度が低下する可能性がある。その結果、幾つかの実施形態では、前処理中、温度は、約500℃から約700℃に維持され得る。
【0046】
[0048]酸化工程の一方又は両方の工程に同様の温度範囲が影響を与えることができ、第1の酸化において維持されたシリコンキャップ材料の量と、第2の酸化における過剰な酸化の制限の両方を慎重に制御することができる。シリコン材料への酸素のゆっくりした進入を制御するために、温度は約900℃以下に維持され得、約850℃以下、約800℃以下、約750℃以下、約700℃以下、約650℃以下、約600℃以下、又はそれ未満に維持され得る。
【0047】
[0049]同様に、露光時間は、窒素含有前駆体が組み込まれる量に影響し得るので、製造されたデバイスの移動度損失を制限するために、前駆体の露光は、約3分以下であってよく、幾つかの実施形態では、露光時間は、約2.5分以下、約2分以下、約1.5分以下、約1分以下、約45秒以下、約30秒以下、約15秒以下、又はそれ未満であってよい。適切な量のアミン基が組み込まれたら、形成を実行することができる。原子層形成を含む形成は、任意の温度で実行され得るが、幾つかの実施形態では、原子層堆積は、工程が同じチャンバで実行される又は異なるチャンバで実行されるか否かにかかわらず、前処理が実行される温度と同程度又はそれ以下の温度で実行され得る。例えば、原子層堆積は、前処理温度に対する第2の温度で実行することができ、形成温度は、実施形態では約500℃以下であってよく、約450℃以下、約400℃以下、約350℃以下、約300℃以下、約250℃以下、又はそれ未満であってよい。
【0048】
[0050]高誘電率材料の層が形成又は堆積された後に、1又は複数の後処理が実行され得る。幾つかの実施形態では、基板は、オプションの工程240において材料を後処理するために、堆積チャンバから別のチャンバ又は一組のチャンバに移送され得る。上記での説明と同様に、移送は、複数のチャンバを有する単一の処理システムで行うことができ、したがって、これらのチャンバのいずれかからの又はこれらのチャンバ間での移送は、真空条件を維持しながら実行され得る。方法200は、次に、オプションの工程245に記載されるように、1又は複数の追加の後処理工程を含み得る。後処理工程は、同じクラスタツール上の複数のチャンバを含む1又は複数のチャンバで実行される1又は複数の工程を含み得る。後処理工程は、酸化、窒化、及び/又は熱アニールを含み得る。
【0049】
[0051]上述したように、前処理工程は、過剰な前駆体が基板に組み込まれるのを制限しながら、前述の均一な成長をもたらすのに十分な末端部位を提供するために実施され得る。例えば、組み込まれた窒素界面は、製造されたトランジスタの移動度、又はキャリアが構造を通って移動することができる速度を低下させる可能性がある。上述の前処理は、高誘電率膜のスケーリングを更に改善し得るが、制御されないと、前処理は実際にはデバイスの移動度を低下させる可能性がある。しかしながら、幾つかの実施形態では、1つの後処理は、前処理工程において使用され得る第1の酸素含有前駆体に対して、第2の酸素含有前駆体で形成された高誘電率材料を酸化させることを含み得る。
【0050】
[0052]例えば、形成後の膜を更に酸化させるために、上述したいずれかの酸素含有前駆体を利用した酸化工程を実行することができる。高誘電率膜の堆積又は形成により、多孔質膜、又は構造中に空孔を含む膜が生成される場合がある。酸化工程を実行することで、層330bによって例示されるように膜に酸素種が浸透して空孔を充填するとともに、上述した以前の工程で形成されていない場合は、高誘電率材料の界面においてオプションの層320等の酸化物材料が生成され得る。これにより、アミン末端基から下層の界面が改善し、デバイスの移動度性能が向上し得る。下層の酸化物層の厚さの過度の増加を制限するために、酸化工程は、限られた時間だけ実行することができ、前述したいずれかの時間範囲内で実行され得る。
【0051】
[0053]後処理工程は、使用される場合、基板を更に、前処理の窒素含有前駆体に対する第2の窒素含有前駆体に接触させることを追加で含み得る。第2の窒素含有前駆体は、上述した任意の窒素含有前駆体を含んでいてよく、窒素ガス、及び他の箇所に記載した任意の窒素含有前駆体を含み得る。第2の窒素含有前駆体は、プラズマ活性化又は強化された窒素含有前駆体、熱活性化窒素、又はいずれかの他の窒素前駆体を含んでいてよく、これにより、窒素ラジカル又は窒素原子が高誘電率構造内に組み込まれ、膜が安定化する又は膜が平衡状態に向かって安定し得る。酸化工程とは異なり、窒化は、酸化ケイ素等の下層の厚さを増加させない可能性があり、また、生成された膜の誘電率値をわずかに増加させることがある。
【0052】
[0054]窒素の組み込みは、構造及び電気特性を維持するために、膜への組み込みを制限するように制御され得る。幾つかの実施形態では、後処理窒化は、高誘電率膜の表面領域において約20原子%以下の窒素を組み込むことができ、約15原子%以下の窒素、約10原子%以下の窒素、約8原子%以下の窒素、約6原子%以下の窒素、約4原子%以下の窒素、約2原子%以下の窒素、又はそれ未満の窒素を組み込むことができる。幾つかの実施形態では、約3原子%から約7原子%の組み込みは、より高い窒素の組み込みよりも高い誘電率値を維持し、より低い窒素の組み込みよりも膜をより安定化させることができる。表面領域は、材料の露出面を意味し得るが、窒素の組み込みは、膜内の任意の距離まで延在していてよく、一貫していてよく、又は材料全体で還元勾配を形成し得る。
【0053】
[0055]後処理酸化又は窒化は、前述したいずれの温度でも実行され得るが、幾つかの実施形態では、後処理酸化及び/又は窒化は、約500℃以下の温度範囲で実行することができ、実行される工程に応じて約400℃以下、約300℃以下、約200℃以下、約100℃以下、又はそれ未満の温度範囲で実行され得る。
【0054】
[0056]後処理アニールは、記載した後処理工程のいずれかを含む工程のいずれかに続いて実行され得る。後処理アニールは、前の工程が実行される任意のチャンバで実行され得る、又は、例えば、急速熱アニールプロセスを実行するように構成されたチャンバ等の異なるチャンバへの移送を伴い得る。この場合も、チャンバは他のチャンバと同じプラットフォーム上に組み込まれていてよく、これにより、真空条件を維持しながらチャンバ間の移送が可能になる場合がある。後処理アニールは、膜の結合を更にアライメントし、膜を更に安定化させることができる。実施形態では、後処理アニールは、幾つかの実施形態では、堆積温度又は酸化温度を上回ってよい温度で実行され得る。例えば、後処理アニールは、約400℃以上の温度で実行することができ、実施形態では、約500℃以上、約600℃以上、約700℃以上、約800℃以上、約900℃以上、又はそれを上回る温度で実行され得る。
【0055】
[0057]本技術の実施形態に係る前処理、酸化、及び/又は後処理を実行することによって、改善された高誘電率材料及び半導体構造を製造することができる。高誘電率材料の層は、最大約数ナノメートルを含む任意の厚さに生成することができる。しかしながら、本技術によって生成される好ましい粒構造のおかげで、有効な酸化物の厚さを、ゲートリーク性能に対する損失なしにより薄く生成することができる。本技術に従って生成される高誘電率材料は、約10以上の誘電率値によって特徴付けることができ、約15以上、約20以上、約21以上、約22以上、約23以上、約24以上、約25以上、又はそれを上回る誘電率値によって特徴付けられ得る。
【0056】
[0058]本技術は更に、従来技術と比較して、改善された誘電率を可能にする。更に、生成された粒構造のおかげで、膜に関連するゲートリーク電流は、同様の厚さの酸化ケイ素膜のゲートリーク電流の約10分の1以下であってよく、ゲートリーク電流は、同様の厚さの酸化ケイ素膜のゲートリーク電流の約100分の1以下、同様の厚さの酸化ケイ素膜の約1,000分の1以下、同様の厚さの酸化ケイ素膜の約5,000分の1以下、同様の厚さの酸化ケイ素膜の約10,000分の1以下、同様の厚さの酸化ケイ素膜の約20,000分の1以下、同様の厚さの酸化ケイ素膜の約50,000分の1以下、同様の厚さの酸化ケイ素膜の約100,000分の1以下、又はそれ未満であってよい。本技術の実施形態に係る膜を生成することによって、有益な形態を有する形成された膜を生成することができ、従来技術と比較して膜の電気特性を向上させることができる。
【0057】
[0059]これまでの明細では、本技術の様々な実施形態の理解が得られるように、説明の目的で、多数の詳細を記載してきた。しかし、当業者であれば、これらの詳細の一部を省略して、又は追加の詳細を加えて、特定の実施形態を実施することができることは明らかであろう。
【0058】
[0060]幾つかの実施形態を開示してきたが、当業者であれば、実施形態の主旨から逸脱することなく、様々な変更、代替的な構成、及び等価物を使用することができることを認識するであろう。更に、本技術が不必要に不明瞭にならないように、多くのよく知られたプロセスや要素は説明していない。したがって、上記の説明は、本技術の範囲を限定するものとみなすべきではない。
【0059】
[0061]値の範囲が提供される場合、文脈が明確に別段の指示をしていない限り、その範囲の上限と下限との間の、下限の単位の最小部分までの各介在値もまた、具体的に開示されることを理解されたい。いずれかの記載された値又は記載された範囲の記載されていない介在値と、その記載された範囲の他のいずれかの記載された値又は介在値との間のいかなるより狭い範囲も含まれる。これらのより小さい範囲の上限と下限は、独立して範囲に含まれる又は除外される場合があり、より小さい範囲に一方、又は両方の限界値が含まれる、又はどちらも含まれない各範囲も、記載された範囲におけるいずれかの特に除外された限界値に従って、本技術に含まれる。記載された範囲に限界値の一方又は両方が含まれる場合、それら含まれる限界値の一方又は両方を除外する範囲も含まれる。
【0060】
[0062]本明細書及び添付の特許請求の範囲で使用される場合、単数形「a」、「an」、及び「the」は、文脈が明確に別段の指示をしない限り、複数形の参照を含む。したがって、例えば、「1つの層(a layer)」への言及は、複数の上記層を含み、「前駆体(the precursor)」への言及は、当業者に周知の1又は複数の前駆体及びその同等物への言及等を含む。
【0061】
[0063]また、本明細書及び以下の特許請求の範囲で使用する場合、「含む、備える(comprise)」、「含む、備える(comprising)」、「含む(contain)」、「含む(containing)」、「含む(include)」、及び「含む(including)」という用語は、記載された特徴、整数、構成要素、又は工程の存在を指定するものであるが、1又は複数の他の特徴、整数、構成要素、工程、実施、又は群の存在又は追加を排除するものではない。
図1
図2
図3A-3F】
図3G-3I】