7565314 配線基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-02

(45)【発行日】2024-10-10

(54)【発明の名称】配線基板

(51)【国際特許分類】

   H05K 3/46 20060101AFI20241003BHJP

   H05K 1/02 20060101ALI20241003BHJP

【ＦＩ】

H05K3/46 H

H05K1/02 C

【請求項の数】 11

(21)【出願番号】P 2022055565

(22)【出願日】2022-03-30

(65)【公開番号】P2023147839

(43)【公開日】2023-10-13

【審査請求日】2023-09-15

(73)【特許権者】

【識別番号】391039896

【氏名又は名称】ＮＧＫエレクトロデバイス株式会社

(73)【特許権者】

【識別番号】000004064

【氏名又は名称】日本碍子株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(74)【代理人】

【識別番号】100134991

【弁理士】

【氏名又は名称】中尾 和樹

(74)【代理人】

【識別番号】100148507

【弁理士】

【氏名又は名称】喜多 弘行

(72)【発明者】

【氏名】久保 昇

(72)【発明者】

【氏名】石▲崎▼ 正人

【審査官】沼生 泰伸

(56)【参考文献】

【文献】特開２００４－１１９６５４（ＪＰ，Ａ）

【文献】特開２００５－１０１３６６（ＪＰ，Ａ）

【文献】特開２００３－２０４２０９（ＪＰ，Ａ）

【文献】特開平０６－０３７４５４（ＪＰ，Ａ）

【文献】特開２００７－１５８６７５（ＪＰ，Ａ）

【文献】特開２０２１－１０８３５９（ＪＰ，Ａ）

【文献】米国特許出願公開第２００４／０２１７８３０（ＵＳ，Ａ１）

【文献】国際公開第２０１４／１１５５７８（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／４６

Ｈ０５Ｋ １／０２

(57)【特許請求の範囲】

【請求項1】

少なくとも１つの電子部品が実装されることになる配線基板であって、
第１の接地導体層と、
前記第１の接地導体層に接する第１のセラミック絶縁層と、
前記第１のセラミック絶縁層に接する第２の接地導体層と、
前記第２の接地導体層に接する第２のセラミック絶縁層と、
前記第２のセラミック絶縁層に接する第３の接地導体層と、
を厚み方向において順に備え、
前記厚み方向において前記第１のセラミック絶縁層を貫通し、前記第１の接地導体層および前記第２の接地導体層から離れた第１の信号ビア電極と、
前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記厚み方向において前記第１の信号ビア電極に連結され、前記第２の接地導体層および前記第３の接地導体層から離れた第２の信号ビア電極と、
前記第１の接地導体層と前記第２の接地導体層とをつなぐように前記厚み方向において前記第１のセラミック絶縁層を貫通し、平面視において前記第１の信号ビア電極から離れた複数の第１の接地ビア電極と、
前記第２の接地導体層と前記第３の接地導体層とをつなぐように前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記平面視において前記第２の信号ビア電極から離れた複数の第２の接地ビア電極と、
前記厚み方向において前記第１のセラミック絶縁層を貫通し、前記平面視において前記第１の信号ビア電極と前記複数の第１の接地ビア電極との最短距離よりも小さい距離で前記第１の信号ビア電極から別々の方向へ離された３つ以上の複数の第１の空洞ビアと、
前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記平面視において前記第２の信号ビア電極と前記複数の第２の接地ビア電極との最短距離よりも小さい距離で前記第２の信号ビア電極から別々の方向へ離された３つ以上の複数の第２の空洞ビアと、
をさらに備え、
前記平面視において、前記複数の第２の空洞ビアの各々は、前記複数の第１の空洞ビアから少なくとも部分的に外れて配置されており、かつ前記複数の第２の空洞ビアの各々の面積を基準として前記複数の第１の空洞ビアと０％以上５０％以下の面積で重なっており、
前記第３の接地導体層に接する第３のセラミック絶縁層と、
前記第３のセラミック絶縁層に接する第４の接地導体層と、
を前記厚み方向において順にさらに備え、
前記厚み方向において前記第３のセラミック絶縁層を貫通し、前記厚み方向において前記第２の信号ビア電極に連結され、前記第３の接地導体層および前記第４の接地導体層から離れた第３の信号ビア電極と、
前記第３の接地導体層と前記第４の接地導体層とをつなぐように前記厚み方向において前記第３のセラミック絶縁層を貫通し、前記平面視において前記第３の信号ビア電極から離れた複数の第３の接地ビア電極と、
前記厚み方向において前記第３のセラミック絶縁層を貫通し、前記平面視において前記第３の信号ビア電極と前記複数の第３の接地ビア電極との最短距離よりも小さい距離で前記第３の信号ビア電極から別々の方向へ離された３つ以上の複数の第３の空洞ビアと、
をさらに備え、
前記平面視において、前記複数の第３の空洞ビアの各々は、前記複数の第２の空洞ビアから少なくとも部分的に外れて配置されており、かつ前記複数の第３の空洞ビアの各々の面積を基準として前記複数の第２の空洞ビアと０％以上５０％以下の面積で重なっており、かつ前記複数の第１の空洞ビアと少なくとも部分的に重なって配置されており、かつ前記複数の第３の空洞ビアの各々の面積を基準として前記複数の第１の空洞ビアと５０％より大きな面積で重なっている、配線基板。

【請求項2】

前記平面視において、前記複数の第２の空洞ビアの各々は、前記複数の第１の空洞ビアから外れて配置されている、
請求項１に記載の配線基板。

【請求項3】

前記平面視において前記第１の信号ビア電極の中心と、前記複数の第１の接地ビア電極のうち前記第１の信号ビア電極に最も近いものの中心とを結ぶ直線上には、前記複数の第１の空洞ビアは配置されておらず、
前記第２の信号ビア電極の中心と、前記複数の第２の接地ビア電極のうち前記第２の信号ビア電極に最も近いものの中心とを結ぶ直線上には、前記複数の第２の空洞ビアは配置されていない、
請求項１または２に記載の配線基板。

【請求項4】

前記配線基板は、配線パターンを有する被実装部材へ表面実装されることになる表面実装型パッケージであって、
前記少なくとも１つの電子部品から配線されることになる、前記第１の信号ビア電極に電気的に接続された配線層と、
前記配線層に少なくとも前記第１の信号ビア電極および前記第２の信号ビア電極を介して電気的に接続され、前記厚み方向において前記配線層からずらされて配置された外部電極層と、
をさらに備える、
請求項１から３のいずれか１項に記載の配線基板。

【請求項5】

前記少なくとも１つの電子部品は光通信用の電子部品を含む、
請求項１から４のいずれか１項に記載の配線基板。

【請求項6】

前記複数の第１の空洞ビアは６つ以下の空洞ビアであり、かつ、前記複数の第２の空洞ビアは６つ以下の空洞ビアである、
請求項１から５のいずれか１項に記載の配線基板。

【請求項7】

前記複数の第１の空洞ビアは５つの空洞ビアであり、かつ、前記複数の第２の空洞ビアは５つの空洞ビアである、
請求項１から６のいずれか１項に記載の配線基板。

【請求項8】

前記平面視において、前記第１の接地導体層は前記複数の第１の空洞ビアの各々を部分的にのみ縁どっており、かつ、前記第２の接地導体層は前記複数の第２の空洞ビアの各々を部分的にのみ縁どっている、
請求項１から７のいずれか１項に記載の配線基板。

【請求項9】

少なくとも１つの電子部品が実装されることになる配線基板であって、
第１の接地導体層と、
前記第１の接地導体層に接する第１のセラミック絶縁層と、
前記第１のセラミック絶縁層に接する第２の接地導体層と、
前記第２の接地導体層に接する第２のセラミック絶縁層と、
前記第２のセラミック絶縁層に接する第３の接地導体層と、
を厚み方向において順に備え、
前記厚み方向において前記第１のセラミック絶縁層を貫通し、前記第１の接地導体層および前記第２の接地導体層から離れた第１の信号ビア電極と、
前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記厚み方向において前記第１の信号ビア電極に連結され、前記第２の接地導体層および前記第３の接地導体層から離れた第２の信号ビア電極と、
前記第１の接地導体層と前記第２の接地導体層とをつなぐように前記厚み方向において前記第１のセラミック絶縁層を貫通し、平面視において前記第１の信号ビア電極から離れた複数の第１の接地ビア電極と、
前記第２の接地導体層と前記第３の接地導体層とをつなぐように前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記平面視において前記第２の信号ビア電極から離れた複数の第２の接地ビア電極と、
前記厚み方向において前記第１のセラミック絶縁層を貫通し、前記平面視において前記第１の信号ビア電極と前記複数の第１の接地ビア電極との最短距離よりも小さい距離で前記第１の信号ビア電極から別々の方向へ離された３つ以上の複数の第１の空洞ビアと、
前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記平面視において前記第２の信号ビア電極と前記複数の第２の接地ビア電極との最短距離よりも小さい距離で前記第２の信号ビア電極から別々の方向へ離された３つ以上の複数の第２の空洞ビアと、
をさらに備え、
前記平面視において、前記複数の第２の空洞ビアの各々は、前記複数の第１の空洞ビアから少なくとも部分的に外れて配置されており、かつ前記複数の第２の空洞ビアの各々の面積を基準として前記複数の第１の空洞ビアと０％以上５０％以下の面積で重なっており、
前記平面視において前記第１の信号ビア電極の中心と、前記複数の第１の接地ビア電極のうち前記第１の信号ビア電極に最も近いものの中心とを結ぶ直線上には、前記複数の第１の空洞ビアは配置されておらず、
前記第２の信号ビア電極の中心と、前記複数の第２の接地ビア電極のうち前記第２の信号ビア電極に最も近いものの中心とを結ぶ直線上には、前記複数の第２の空洞ビアは配置されていない、配線基板。

【請求項10】

少なくとも１つの電子部品が実装されることになる配線基板であって、
第１の接地導体層と、
前記第１の接地導体層に接する第１のセラミック絶縁層と、
前記第１のセラミック絶縁層に接する第２の接地導体層と、
前記第２の接地導体層に接する第２のセラミック絶縁層と、
前記第２のセラミック絶縁層に接する第３の接地導体層と、
を厚み方向において順に備え、
前記厚み方向において前記第１のセラミック絶縁層を貫通し、前記第１の接地導体層および前記第２の接地導体層から離れた第１の信号ビア電極と、
前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記厚み方向において前記第１の信号ビア電極に連結され、前記第２の接地導体層および前記第３の接地導体層から離れた第２の信号ビア電極と、
前記第１の接地導体層と前記第２の接地導体層とをつなぐように前記厚み方向において前記第１のセラミック絶縁層を貫通し、平面視において前記第１の信号ビア電極から離れた複数の第１の接地ビア電極と、
前記第２の接地導体層と前記第３の接地導体層とをつなぐように前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記平面視において前記第２の信号ビア電極から離れた複数の第２の接地ビア電極と、
前記厚み方向において前記第１のセラミック絶縁層を貫通し、前記平面視において前記第１の信号ビア電極と前記複数の第１の接地ビア電極との最短距離よりも小さい距離で前記第１の信号ビア電極から別々の方向へ離された３つ以上の複数の第１の空洞ビアと、
前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記平面視において前記第２の信号ビア電極と前記複数の第２の接地ビア電極との最短距離よりも小さい距離で前記第２の信号ビア電極から別々の方向へ離された３つ以上の複数の第２の空洞ビアと、
をさらに備え、
前記平面視において、前記複数の第２の空洞ビアの各々は、前記複数の第１の空洞ビアから少なくとも部分的に外れて配置されており、かつ前記複数の第２の空洞ビアの各々の面積を基準として前記複数の第１の空洞ビアと０％以上５０％以下の面積で重なっており、
前記配線基板は、配線パターンを有する被実装部材へ表面実装されることになる表面実装型パッケージであって、
前記少なくとも１つの電子部品から配線されることになる、前記第１の信号ビア電極に電気的に接続された配線層と、
前記配線層に少なくとも前記第１の信号ビア電極および前記第２の信号ビア電極を介して電気的に接続され、前記厚み方向において前記配線層からずらされて配置された外部電極層と、
をさらに備える、配線基板。

【請求項11】

少なくとも１つの電子部品が実装されることになる配線基板であって、
第１の接地導体層と、
前記第１の接地導体層に接する第１のセラミック絶縁層と、
前記第１のセラミック絶縁層に接する第２の接地導体層と、
前記第２の接地導体層に接する第２のセラミック絶縁層と、
前記第２のセラミック絶縁層に接する第３の接地導体層と、
を厚み方向において順に備え、
前記厚み方向において前記第１のセラミック絶縁層を貫通し、前記第１の接地導体層および前記第２の接地導体層から離れた第１の信号ビア電極と、
前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記厚み方向において前記第１の信号ビア電極に連結され、前記第２の接地導体層および前記第３の接地導体層から離れた第２の信号ビア電極と、
前記第１の接地導体層と前記第２の接地導体層とをつなぐように前記厚み方向において前記第１のセラミック絶縁層を貫通し、平面視において前記第１の信号ビア電極から離れた複数の第１の接地ビア電極と、
前記第２の接地導体層と前記第３の接地導体層とをつなぐように前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記平面視において前記第２の信号ビア電極から離れた複数の第２の接地ビア電極と、
前記厚み方向において前記第１のセラミック絶縁層を貫通し、前記平面視において前記第１の信号ビア電極と前記複数の第１の接地ビア電極との最短距離よりも小さい距離で前記第１の信号ビア電極から別々の方向へ離された３つ以上の複数の第１の空洞ビアと、
前記厚み方向において前記第２のセラミック絶縁層を貫通し、前記平面視において前記第２の信号ビア電極と前記複数の第２の接地ビア電極との最短距離よりも小さい距離で前記第２の信号ビア電極から別々の方向へ離された３つ以上の複数の第２の空洞ビアと、
をさらに備え、
前記平面視において、前記複数の第２の空洞ビアの各々は、前記複数の第１の空洞ビアから少なくとも部分的に外れて配置されており、かつ前記複数の第２の空洞ビアの各々の面積を基準として前記複数の第１の空洞ビアと０％以上５０％以下の面積で重なっており、
前記平面視において、前記第１の接地導体層は前記複数の第１の空洞ビアの各々を部分的にのみ縁どっており、かつ、前記第２の接地導体層は前記複数の第２の空洞ビアの各々を部分的にのみ縁どっている、配線基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、配線基板に関し、特に、セラミックス絶縁層およびそれを貫通する信号ビア電極を含む配線基板に関するものである。

【背景技術】

【0002】

特開２００４－１１９６５４号公報（特許文献１）は、積層セラミック技術を用いて製造される半導体素子収納用パッケージを開示している。半導体素子収納用パッケージは基体を有している。前記基体は、複数の絶縁層が積層されて成る絶縁基体を有している。前記絶縁基体の上面には、半導体素子が載置される載置部と、該載置部の周囲に形成された略円形の上面電極とが設けられている。前記絶縁基体の下面には、前記上面電極に対向する略円形の下面電極と、該下面電極の周囲に前記下面電極の中心に略同心状に形成された円環状の導体非形成部と、該導体非形成部の周囲に形成された接地導体層とが設けられている。半導体素子収納用パッケージはさらに、前記上面電極および前記下面電極を電気的に接続する貫通導体と、前記基体の内部に形成された内層導体層と、を有している。前記内層導体層は、前記導体非形成部の外周により形成された円の内側領域を底面とする円筒領域の外側に位置している。前記絶縁基体の内部には、前記導体非形成部から上方に向けて、上端が前記上面と前記内層導体層との間に位置するようにして前記円筒領域の軸方向に略平行な複数の穴が形成されている。上記公報における主張によれば、前記複数の穴が形成されることによって、内層導体層および接地導体層を有する構成と、上面電極、下面電極および貫通導体を有する構成と、の間で発生する浮遊容量を低減させることができ、これによって、貫通導体等の伝送路からの高周波信号の漏れを防ぐことができる。

【0003】

一方、高周波伝送に適した伝送路として、同軸ケーブルに代表されるように、同軸構造を有する伝送路が広く用いられている。同軸構造は、伝送路の延在方向に垂直な断面視において、内部導体（芯線）と、絶縁体を介してそれを円環状に取り囲む外部導体とを有している。しかしながら、積層セラミック技術を用いて製造されるパッケージの厚み方向に沿って、理想的な同軸構造を設けることは、その製造方法上困難である。そこで、同軸構造ほどに軸対称性を有しないもののそれに近い構造を有する疑似同軸構造が設けられることがある。積層セラミック技術における典型的な疑似同軸構造においては、同軸構造の内部導体に対応するものとして、厚み方向（積層方向）において互いに連結された信号ビア電極が用いられる。また、外部導体に対応するものとして、信号ビア電極の周りを離散的に囲む複数の接地ビア電極が用いられる。同一層内に配置された複数の接地ビア電極は共通の接地導体層に接する。

【0004】

特開２００７－２０１４７９号公報（特許文献２）は、マイクロ波帯・ミリ波帯といった高周波の伝送特性を良好なものすることが意図された高周波信号伝送用積層構造と、それを用いた高周波半導体パッケージとを開示している。高周波信号伝送用積層構造は、４層以上の誘電体層が積層されることによって構成された積層基板を有している。誘電体層は、最上層と、最下層と、これらの間の内層とを有している。高周波信号伝送用積層構造はさらに、最上層に設けられた信号配線導体と、最下層に設けられた信号配線導体と、最上層上の信号配線導体の一端と最下層上の信号配線導体の一端とをつなぐ信号経路とを有している。当該信号経路は、信号用貫通導体（信号ビア電極）を含む。高周波信号伝送用積層構造はさらに、内層に部分的に設けられた内層接地導体（接地導体層）と、接地用貫通導体（接地ビア電極）とを有している。また当該公報は、前記高周波信号伝送用積層構造と、その積層基板上の枠体および蓋体とを有する高周波半導体パッケージを開示している。高周波半導体パッケージには高周波半導体素子が収容される。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００４－１１９６５４号公報

【文献】特開２００７－２０１４７９号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

配線基板において、上記特開２００７－２０１４７９号公報に開示されているような疑似同軸構造を用いての信号伝送は、同軸構造の場合と同様に、Ｔｒａｎｓｖｅｒｓｅ Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ（ＴＥＭ）モードで行われる。ＴＥＭモードを用いて良好に信号を伝送することが可能な信号周波数には周波数上限がある。この上限を信号周波数が超えると、ＴＥモードまたはＴＭモードのような高次モードが発生し、その結果、良好な信号伝送が困難となる。疑似同軸構造における絶縁体としてのセラミック材料として誘電率の低いものを選択すれば、この周波数上限を高めることができる。しかしながら、機械的強度のような他条件の制約があり、セラミック材料の単純な選択によって誘電率を低減することには限界がある。そこで、絶縁体中に空洞を形成することによって、当該空洞およびその周辺での平均的な誘電率、すなわち実効誘電率、を低減させることが考えられる。しかしながら、上記特開２００４－１１９６５４号公報に記載されているように単純に空洞を形成すると、高周波伝送特性は高められるかもしれないものの、配線基板の機械的強度、または焼成されることによって配線基板となる仕掛かり品の機械的強度が、当該空洞部に起因して過小となりやすい。

【0007】

本発明は以上のような課題を解決するためになされたものであり、その目的は、高周波伝送特性を高めつつ、機械的強度が過小となることを避けることができる配線基板を提供することである。

【課題を解決するための手段】

【0008】

一態様による配線基板は、少なくとも１つの電子部品が実装されることになるものである。前記配線基板は、第１の接地導体層と、前記第１の接地導体層に接する第１のセラミック絶縁層と、前記第１のセラミック絶縁層に接する第２の接地導体層と、前記第２の接地導体層に接する第２のセラミック絶縁層と、前記第２のセラミック絶縁層に接する第３の接地導体層と、を厚み方向において順に備えている。前記配線基板はさらに、第１の信号ビア電極と、第２の信号ビア電極と、複数の第１の接地ビア電極と、複数の第２の接地ビア電極と、３つ以上の複数の第１の空洞ビアと、３つ以上の複数の第２の空洞ビアと、を備えている。前記第１の信号ビア電極は、前記厚み方向において前記第１のセラミック絶縁層を貫通しており、前記第１の接地導体層および前記第２の接地導体層から離れている。前記第２の信号ビア電極は、前記厚み方向において前記第２のセラミック絶縁層を貫通しており、前記厚み方向において前記第１の信号ビア電極に連結されており、前記第２の接地導体層および前記第３の接地導体層から離れている。前記複数の第１の接地ビア電極は、前記第１の接地導体層と前記第２の接地導体層とをつなぐように前記厚み方向において前記第１のセラミック絶縁層を貫通しており、平面視において前記第１の信号ビア電極から離れている。前記複数の第２の接地ビア電極は、前記第２の接地導体層と前記第３の接地導体層とをつなぐように前記厚み方向において前記第２のセラミック絶縁層を貫通しており、前記平面視において前記第２の信号ビア電極から離れている。前記複数の第１の空洞ビアは、前記厚み方向において前記第１のセラミック絶縁層を貫通しており、前記平面視において前記第１の信号ビア電極と前記複数の第１の接地ビア電極との最短距離よりも小さい距離で前記第１の信号ビア電極から別々の方向へ離されている。前記複数の第２の空洞ビアは、前記厚み方向において前記第２のセラミック絶縁層を貫通しており、前記平面視において前記第２の信号ビア電極と前記複数の第２の接地ビア電極との最短距離よりも小さい距離で前記第２の信号ビア電極から別々の方向へ離されている。前記平面視において、前記複数の第２の空洞ビアの各々は、前記複数の第１の空洞ビアから少なくとも部分的に外れて配置されており、かつ前記複数の第２の空洞ビアの各々の面積を基準として前記複数の第１の空洞ビアと０％以上５０％以下の面積で重なっている。

【発明の効果】

【0009】

上記態様に係る配線基板によれば、第１に、前記配線基板の絶縁体部分を構成する前記第１のセラミック絶縁層および前記第２のセラミック絶縁層に前記複数の第１の空洞ビアおよび前記第２の複数の空洞ビアが設けられることによって、絶縁体部分の実効誘電率が低減される。これにより、前記配線基板の高周波伝送特性を高めることができる。第２に、前記平面視において、前記複数の第２の空洞ビアの各々は、前記複数の第１の空洞ビアから少なくとも部分的に外れて配置されており、かつ前記複数の第２の空洞ビアの各々の面積を基準として前記複数の第１の空洞ビアと０％以上５０％以下の面積で重なっている。これにより、前記複数の第１の空洞ビアから厚み方向に沿って連続的に延びる空洞部を前記複数の第２の空洞ビアのいずれかが形成することが避けられるか、または、当該空洞部が形成されるにしても平面視におけるその面積が抑制される。よって、平面視において大きな面積を有する空洞部が、前記第１のセラミック絶縁層と前記第２のセラミック絶縁層との総厚みに相当する大きな長さにわたって前記厚み方向に沿って連続的に延びることが避けられる。よって、前記配線基板または焼成されることによって前記配線基板となる仕掛かり品の機械的強度が当該空洞部に起因して過小となることを防止することができる。以上から、高周波伝送特性を高めつつ、前記配線基板または焼成されることによって前記配線基板となる仕掛かり品の機械的強度が当該空洞部に起因して過小となることを防止することができる。

【0010】

前記平面視において、前記複数の第２の空洞ビアの各々は、前記複数の第１の空洞ビアから外れて配置されていてよい。これにより、前記第１の空洞ビアから厚み方向に沿って連続的に延びる空洞部を前記第２の空洞ビアが形成することが避けられる。よって、前記第１の空洞部の長さと前記第２の空洞部の長さとの合計に相当する大きな長さにわたって前記厚み方向に沿って空洞部が連続的に延びることが避けられる。よって、前記配線基板または焼成されることによって前記配線基板となる仕掛かり品の機械的強度が当該空洞部に起因して過小となることを、より十分に防止することができる。

【0011】

前記配線基板はさらに、前記第３の接地導体層に接する第３のセラミック絶縁層と、前記第３のセラミック絶縁層に接する第４の接地導体層と、を前記厚み方向において順に備えていてよい。前記配線基板はさらに、第３の信号ビア電極と、複数の第３の接地ビア電極と、３つ以上の複数の第３の空洞ビアと、を備えていてよい。前記第３の信号ビア電極は、前記厚み方向において前記第３のセラミック絶縁層を貫通しており、前記厚み方向において前記第２の信号ビア電極に連結されており、前記第３の接地導体層および前記第４の接地導体層から離れている。前記複数の第３の接地ビア電極は、前記第３の接地導体層と前記第４の接地導体層とをつなぐように前記厚み方向において前記第３のセラミック絶縁層を貫通しており、前記平面視において前記第３の信号ビア電極から離れている。前記複数の第３の空洞ビアは、前記厚み方向において前記第３のセラミック絶縁層を貫通しており、前記平面視において前記第３の信号ビア電極と前記複数の第３の接地ビア電極との最短距離よりも小さい距離で前記第３の信号ビア電極から別々の方向へ離されている。前記平面視において、前記複数の第３の空洞ビアの各々は、前記複数の第２の空洞ビアから少なくとも部分的に外れて配置されており、かつ前記複数の第３の空洞ビアの各々の面積を基準として前記複数の第２の空洞ビアと０％以上５０％以下の面積で重なっており、かつ前記複数の第１の空洞ビアと少なくとも部分的に重なって配置されており、かつ前記複数の第３の空洞ビアの各々の面積を基準として前記複数の第１の空洞ビアと５０％より大きな面積で重なっている。以上の構成によれば、第１に、前記平面視において前記複数の第３の空洞ビアの各々が、前記複数の第２の複数の空洞ビアから少なくとも部分的に外れて配置されており、かつ前記複数の第３の空洞ビアの各々の面積を基準として前記複数の第２の空洞ビアと０％以上５０％以下の面積で重なっている。これにより、前記複数の第２の空洞ビアから厚み方向に沿って連続的に延びる空洞部を前記複数の第３の空洞ビアのいずれかが形成することが避けられるか、または、当該空洞部が形成されるにしても平面視におけるその面積が抑制される。よって、平面視において大きな面積を有する空洞部が、前記第２のセラミック絶縁層と前記第３のセラミック絶縁層との総厚みに相当する大きな長さにわたって前記厚み方向に沿って連続的に延びることが避けられる。よって、前記配線基板または焼成されることによって前記配線基板となる仕掛かり品の機械的強度が当該空洞部に起因して過小となることを防止することができる。第２に、前記平面視において前記複数の第３の空洞ビアの各々は、前記複数の第１の空洞ビアと少なくとも部分的に重なって配置されており、かつ前記複数の第３の空洞ビアの各々の面積を基準として前記複数の第１の空洞ビアと５０％より大きな面積で重なっている。これにより、前記複数の第３の空洞ビアの配置を、前記複数の第１の空洞ビアの配置に近いもの、または実質的に同じものとすることができる。

【0012】

前記平面視において前記第１の信号ビア電極の中心と、前記複数の第１の接地ビア電極のうち前記第１の信号ビア電極に最も近いものの中心とを結ぶ直線上には、前記複数の第１の空洞ビアは配置されている必要はなく、前記第２の信号ビア電極の中心と、前記複数の第２の接地ビア電極のうち前記第２の信号ビア電極に最も近いものの中心とを結ぶ直線上には、前記複数の第２の空洞ビアは配置されている必要はない。これにより、第１に、前記複数の第１の接地ビア電極を前記第１の信号ビア電極の近く配置することによって疑似同軸構造の高周波伝送特性を高めつつ、前記第１の信号ビア電極の中心と、前記複数の第１の接地ビア電極のうち前記第１の信号ビア電極に最接近しているものの中心とを結ぶ直線上に前記複数の第１の空洞ビアが配置されていないことによって、この最接近している第１の接地ビア電極と、前記複数の第１の空洞ビアとの間の最短距離が過小となることが避けられる。よって、当該最短距離が過小であることに起因して機械的強度が過小となることを避けることができる。第２に、前記複数の第２の接地ビア電極を前記第２の信号ビア電極の近く配置することによって疑似同軸構造の高周波伝送特性を高めつつ、前記第２の信号ビア電極の中心と、前記複数の第２の接地ビア電極のうち前記第２の信号ビア電極に最接近しているものの中心とを結ぶ直線上に前記複数の第２の空洞ビアが配置されていないことによって、この最接近している第２の接地ビア電極と、前記複数の第２の空洞ビアとの間の最短距離が過小となることが避けられる。よって、当該最短距離が過小であることに起因して機械的強度が過小となることを避けることができる。

【0013】

前記配線基板は、配線パターンを有する被実装部材へ表面実装されることになる表面実装型パッケージであってよく、配線層と、外部電極層とをさらに備えていてよい。前記配線層は、前記少なくとも１つの電子部品から配線されることになるものであって、前記第１の信号ビア電極に電気的に接続されている。前記外部電極層は、前記配線層に少なくとも前記第１の信号ビア電極および前記第２の信号ビア電極を介して電気的に接続されており、前記厚み方向において前記配線層からずらされて配置されている。この場合、前記配線層と前記外部電極層との間を互いにつなぐ電気的経路は、前記厚み方向にわたって延びる必要がある。このような電気的経路を前記配線基板は有することができる。

【0014】

前記少なくとも１つの電子部品は光通信用の電子部品を含んでよい。光通信用の電子部品の動作周波数は非常に高いことがあり、その場合、前記配線基板が有する優れた高周波伝送特性を活用することができる。

【0015】

前記複数の第１の空洞ビアは６つ以下の空洞ビアであってよく、かつ、前記複数の第２の空洞ビアは６つ以下の空洞ビアであってよい。これにより、前記複数の第１の空洞ビアおよび前記複数の第２の空洞ビアの各々の大きさをより大きくすることができる。よって、前記複数の第１の空洞ビアおよび前記複数の第２の空洞ビアにより実効誘電率を低減する効果を高めることができる。

【0016】

前記複数の第１の空洞ビアは５つの空洞ビアであってよく、かつ、前記複数の第２の空洞ビアは５つの空洞ビアであってよい。一般に、２つのビア構造間の距離が過小となると、機械的強度の低下が懸念される。これを勘案して、仮に、前記第１の信号ビア電極の中心から所定距離を空けて前記複数の第１の空洞ビアの中心を配置し、かつ、互いに隣接する前記複数の第１の空洞ビアの中心間も前記所定距離を空けて配置する、という設計条件が適用されたとする。その場合、前記第１の信号ビア電極の周りに前記第１の空洞ビアが６回対称で配置されるので、前記第１の空洞ビアの個数は６つである。同様の設計条件によれば、前記複数の第２の空洞ビアの個数も６つである。ここで、絶縁体部分の実効誘電率をより低減させるためには、各空洞ビアの直径は、ある程度大きいことが望まれ、これを勘案すると、上記の設計条件では、隣接する空洞ビア間の距離（言い換えれば、一方の空洞ビアの縁と、他方の空洞ビアの縁との間の距離）が過小となる。これを改める方法として、６回対称性を維持しつつ、前記第１の信号ビア電極の中心から前記複数の第１の空洞ビアの中心までの距離を、必要最小限に増大させるという設計思想も想定される。しかしながら本発明者らの詳細な検討によれば、前記複数の第１の空洞ビアの個数と、前記複数の第２の空洞ビアの個数と、の各々の個数を、６個ではなく５個に減じた方が、機械的強度を確保しつつも空洞ビアによって高周波伝送特性を高める効果を、より十分に得やすい。

【0017】

前記平面視において、前記第１の接地導体層は前記複数の第１の空洞ビアの各々を部分的にのみ縁どっていてよく、かつ、前記第２の接地導体層は前記複数の第２の空洞ビアの各々を部分的にのみ縁どっていてよい。本発明者らによるシミュレーションによれば、前記第１の接地導体層および前記第２の接地導体層をこのように配置することによって、前記配線基板の前述した効果を確保しつつ、前記配線基板の特性インピーダンスを、標準的な特性インピーダンスである５０Ωに容易に整合させることができる。

【0018】

この発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

【図面の簡単な説明】

【0019】

【図1】実施の形態１における配線基板の構成を模式的に示す上面図である。

【図2】図１の配線基板が含む配線構造の構成を概略的に示す底面図である。

【図3】図２の配線構造を矢印ＩＩＩ（図１）の向きで概略的に見た斜視図である。

【図4】図２の配線構造を矢印ＩＶ（図１）の向きで概略的に見た斜視図である。

【図5】図１の配線基板において信号配線が延びる様子を示す模式図である。

【図6】図１の配線基板において接地配線が延びる様子を示す模式図である。

【図7】同軸構造のＴＥＭモードにおける電界を示す模式図である。

【図8】同軸構造のＴＥ１１モードにおける電界を示す模式図である。

【図9】図２～図４の配線構造が有する疑似同軸構造の、図１０の線ＩＸ－ＩＸに沿った部分断面図である。

【図10】図９の線Ｘ－Ｘに沿った部分断面図である。

【図11】図９の第１の積層単位の構成を概略的に示す部分平面図である。

【図12】図９の第２の積層単位の構成を概略的に示す部分平面図である。

【図13】第１の積層単位の構成を点線で、第２の積層単位の構成を実線で、概略的に示す部分平面図である。

【図14】信号ビア電極と空洞ビアとの間の距離と、隣接する空洞ビア間の距離と、について説明する部分平面図である。

【図15】信号ビア電極の配置を基準としての複数の空洞ビアの配置と、信号ビア電極および複数の空洞ビアの配置を基準としての接地ビア電極の配置と、について説明する部分平面図である。

【図16】図１３の第１の変形例を示す部分平面図である。

【図17】図１３の第２の変形例を示す部分平面図である。

【図18】シミュレーション用のモデルを示す平面図である。

【図19】図１８の線ＸＩＸ－ＸＩＸに沿う断面斜視図である。

【図20】図１８の線ＸＩＸ－ＸＩＸに沿う断面図である。

【図21】図１８～図２０のモデルの通過特性のシミュレーション結果を、比較例と共に示すグラフ図である。

【図22】図１８～図２０のモデルの反射特性のシミュレーション結果を、比較例と共に示すグラフ図である。

【図23】図１８～図２０のモデルのインピーダンス特性のシミュレーション結果を、比較例と共に示すグラフ図である。

【図24】実施の形態２における配線基板において信号配線が延びる様子を示す模式図である。

【図25】実施の形態２における配線基板において接地配線が延びる様子を示す模式図である。

【発明を実施するための形態】

【0020】

以下、図面に基づいて本発明の実施の形態について説明する。図面間での方向関係を理解しやすくするために、いくつかの図にはＸＹＺ直交座標が示されている。また平面視は、厚み方向に垂直な平面への射影を意味する。言い換えれば、厚み方向は、平面視に垂直な方向である。上記ＸＹＺ直交座標系によれば、厚み方向はＺ方向（具体的にはマイナスＺ方向）に対応し、厚み方向に垂直な平面はＸＹ面に対応する。

【0021】

＜実施の形態１＞
図１は、本実施の形態におけるパッケージ８０１（配線基板）を模式的に示す上面図である。パッケージ８０１は高周波モジュールを製造するためのものである。パッケージ８０１は、枠体ＦＬと、枠体ＦＬに囲まれたキャビティＣＶとを有している。キャビティＣＶは、実装領域ＲＭおよび端子領域ＲＴを有する底部を有している。パッケージ８０１には、少なくとも１つの電子部品９００が実装されることになる。具体的には、キャビティＣＶにおいて実装領域ＲＭ上には少なくとも１つの電子部品９００が実装されることになる。キャビティＣＶが閉じられた空間となるように枠体ＦＬ上に蓋体（図示せず）を取り付けることによって、電子部品９００が外部環境から封止される。これにより電子部品９００を外部環境から保護することができる。

【0022】

電子部品９００はＩＣ（集積回路）を含んでいてよい。ＩＣが外部（他の高周波回路など）と送受信する信号の周波数帯域の上限は６５ＧＨｚ以上であってよい。また電子部品９００は、光通信用の電子部品を含んでいてよく、その場合、パッケージ８０１は、光モジュールを製造するための光パッケージである。光通信用の電子部品は、典型的には光半導体素子であり、例えば、光源用のレーザーダイオードまたは光検出用のフォトダイオードである。光パッケージとしてのパッケージ８０１は、パッケージ８０１の外部に配置された光ファイバ（図示せず）からの光を受けるためまたは光ファイバへ光を送るための経路を確保するために、枠体ＦＬに開口部ＯＰを有している。なお開口部ＯＰを封止する透光性部材が取り付けられていてもよい。

【0023】

信号端子ＳＩ１～ＳＩ４（信号用の配線層）および接地端子ＧＩ１～ＧＩ３（接地用の配線層）は、実装領域ＲＭ上に実装された少なくとも１つの電子部品９００から、例えばワイヤボンディングなどによって、配線されることになる。これにより電子部品９００は、パッケージ８０１に含まれる配線構造７０１を介して、パッケージ８０１の外部環境と電気的に接続可能とされる。配線構造７０１は、パッケージ８０１の外部へ露出された信号リードＳＯ１～ＳＯ４（外部接続端子）と、パッケージ８０１の外部へ露出された接地リードＧＯ１～ＧＯ３（第１～第３の接地電極）と、キャビティＣＶ内の信号端子ＳＩ１～ＳＩ４と、キャビティＣＶ内の接地端子ＧＩ１～ＧＩ３と、キャビティＣＶ内のキャパシタＣ１～Ｃ４とを有している。

【0024】

信号リードＳＯ１と信号端子ＳＩ１とは、信号配線ＷＳ１によって互いに接続されている。信号リードＳＯ２と信号端子ＳＩ２とは、信号配線ＷＳ２によって互いに接続されている。信号リードＳＯ３と信号端子ＳＩ３とは、信号配線ＷＳ３によって互いに接続されている。信号リードＳＯ４と信号端子ＳＩ４とは、信号配線ＷＳ４によって互いに接続されている。信号配線ＷＳ１は、図５を参照して後述するが、水平導体層Ｑ１と、外部電極層Ｐ１（図２）と、厚み方向においてこれらをつなぐ貫通導体Ｔ１とを有している。信号配線ＷＳ２～ＷＳ４も同様である。信号配線ＷＳ１～ＷＳ４のそれぞれは、直流の伝達を防止するためのキャパシタＣ１～Ｃ４を実装するための導体パターンを含んでいてよい。これら導体パターンへキャパシタＣ１～Ｃ４の各々がはんだＢＲを用いて実装され得る（図３および図４を参照）。接地リードＧ０１～Ｇ０３のそれぞれは、接地配線ＷＧによって接地端子ＧＩ１～ＧＩ３に接続されている。接地配線ＷＧは、図６を参照して後述するが、水平導体層ＱＧと、外部電極層ＰＧと、厚み方向においてこれらをつなぐ貫通導体ＴＧとを有している。

【0025】

なお、キャパシタＣ１～Ｃ４は、パッケージ８０１に含まれていてよく、あるいは、パッケージ８０１へ実装されることになるものであってよい。また、キャパシタＣ１～Ｃ４は、必ずしも必要ではなく、変形例として省略されてよい。キャパシタＣ１～Ｃ４が省略された箇所は、信号配線ＷＳ１～ＷＳ４が連続して延びることによって短絡されていてよい。

【0026】

信号リードＳＯ１および信号端子ＳＩ１を有する信号配線ＷＳ１と、信号リードＳＯ２および信号端子ＳＩ２を有する信号配線ＷＳ２とは、第１の差動配線を構成している。また、信号リードＳＯ３および信号端子ＳＩ３を有する信号配線ＷＳ３と、信号リードＳＯ４および信号端子ＳＩ４を有する信号配線ＷＳ４とは、第２の差動配線を構成している。よって、第１の差動配線は信号リードＳＯ１，ＳＯ２および信号端子ＳＩ１，ＳＩ２を有しており、第２の差動配線は、信号リードＳＯ３，ＳＯ４および信号端子ＳＩ３，ＳＩ４を有している。なお本実施の形態の配線構造７０１は上記のように２つの差動配線を有しているが、差動配線の数は特定の数に限定されるものではない。

【0027】

図２は、配線構造７０１の構成を概略的に示す底面図である。また図３および図４のそれぞれは、配線構造７０１を矢印ＩＩＩおよびＩＶ（図１）の向きで概略的に見た斜視図である。各図には、互いに直交する方向Ｘ、ＹおよびＺを有する直交座標系が示されている。配線構造７０１は、上述した部材に加えてさらに、積層体ＬＢと、金属ベース板１０とを有している。なお、図を見やすくするために、下面ＳＢ上および端子領域ＲＴ上の配線パターン（図２～図４）が占める面的な領域にドットが付されている。

【0028】

積層体ＬＢは，積層セラミック技術を用いて形成されている。具体的には、積層体ＬＢは、アルミナなどの誘電体セラミックスからなる複数のセラミック絶縁層ＬＩと、導体からなり適宜パターニングされた複数の導体層ＬＭとが交互に積層されることによって形成されている。導体層ＬＭの各々のパターンは、詳しくは後述するように、接地電位とされる部分と、信号電位とされる部分とを有していてよく、これらの部分は互いに分離されている。積層体ＬＢは、下面ＳＢと、枠体ＦＬ（図１）の外周面および内周面のそれぞれをなす側面ＳＯおよび側面ＳＩ（第１の側面および第２の側面）と、枠体ＦＬの上面をなす上面ＳＴとを有していてよい。

【0029】

本実施の形態においては、積層体ＬＢの積層数が、ＸＹ面における場所によって異なっている。具体的には、枠体ＦＬ（図１参照）の積層数に比して、端子領域ＲＴの積層数の方が少なくなっている。これにより端子領域ＲＴは、枠体ＦＬの内側に張り出したテラス形状を有している。このテラス形状の表面（図３および図４における上面）は、セラミック絶縁層ＬＩと、その上に配置され、図３および図４においてドットが付されたパターンを有する導体層ＬＭとから構成されている。

【0030】

積層体ＬＢの下面ＳＢには、外部電極層ＰＧ（図２）および外部電極層Ｐ１～Ｐ４（図２）が配置されている。信号リードＳＯ１～ＳＯ４のそれぞれは、外部電極層Ｐ１～Ｐ４に接合されている。これにより信号リードＳＯ１～ＳＯ４のそれぞれは、積層体ＬＢの下面ＳＢに外部電極層Ｐ１～Ｐ４を介して取り付けられている。接地リードＧＯ１～ＧＯ３の各々は外部電極層ＰＧに接合されている。これにより接地リードＧＯ１～ＧＯ３の各々は、積層体ＬＢの下面ＳＢに外部電極層ＰＧを介して取り付けられている。

【0031】

信号リードＳＯ１～ＳＯ４の各々は、本実施の形態においては、平面レイアウト（すなわちＸＹ面におけるレイアウト）において積層体ＬＢの下面ＳＢからＸ方向に向かって突出する突出電極である。また接地リードＧＯ１～ＧＯ３は、本実施の形態においては、平面レイアウトにおいて積層体ＬＢの下面ＳＢからＸ方向に向かって突出する突出電極である。なお変形例として、平面視において下面ＳＢから突出する上記のような突出電極に代わって、平面視において下面ＳＢから突出しない非突出電極が用いられてもよい。例えば、Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ（ＢＧＡ：ボールグリッドアレイ）パッケージは、非突出電極としてのはんだボールを有する。またＬａｎｄ Ｇｒｉｄ Ａｒｒａｙ（ＬＧＡ：ランドグリッドアレイ）パッケージは、非突出電極としてのランドを有する。

【0032】

図５および図６のそれぞれは、配線構造７０１において信号配線ＷＳ１および接地配線ＷＧが延びる様子を示す模式図である。信号配線ＷＳ１は、信号端子ＳＩ１から水平に（厚み方向に垂直に）延びる水平導体層Ｑ１と、外部電極層Ｐ１と、貫通導体Ｔ１とを有している。外部電極層Ｐ１は水平導体層Ｑ１から厚み方向においてずらされて配置されており、これらを厚み方向において貫通導体Ｔ１が互いにつないでいる。外部電極層Ｐ１には信号リードＳＯ１に接合されている。よって、貫通導体Ｔ１が厚み方向において延びる範囲に対応して、外部電極層Ｐ１は厚み方向において信号端子ＳＩ１からずらされて配置されている。なお、外部電極層Ｐ２～Ｐ４（図２）をそれぞれ有する信号配線ＷＳ２～ＷＳ４も、信号配線ＷＳ１と同様の構成を有している。外部電極層Ｐ２～Ｐ４（図２）のそれぞれには、信号リードＳＯ２～ＳＯ４が接合されている。接地配線ＷＧは、水平導体層ＱＧと、外部電極層ＰＧと、厚み方向においてこれらをつなぐ貫通導体ＴＧとを有している。外部電極層ＰＧには、接地リードＧＯ１（図２および図６）と、接地リードＧＯ２～ＧＯ６（図６）とが接合されている。

【0033】

パッケージ８０１（図１）の配線構造７０１（図５および図６）は、被実装部材９５０へ表面実装されることになる。よってパッケージ８０１は、被実装部材９５０へ表面実装されることになる表面実装型パッケージである。具体的には、信号リードＳＯ１は、被実装部材９５０が有する配線パターンＰＳ１上に表面実装によって接合されることになる。信号リードＳＯ２～ＳＯ４（図２）についても同様である。また接地リードＧＯ１は、被実装部材９５０が有する配線パターンＰＧ１上に表面実装によって接合されることになる。接地リードＧＯ２～ＧＯ４（図２）についても同様である。

【0034】

信号配線ＷＳ１の貫通導体Ｔ１（図５）と、接地配線ＷＧの貫通導体ＴＧ（図６）とは、厚み方向に延びる疑似同軸構造を有しており、これについての詳細は後述する。疑似同軸構造における高周波伝送特性は、理想的な同軸構造における高周波伝送特性によって、近似して見積もることができる。そこで、以下においてまず、同軸構造によって近似された高周波伝送特性について説明し、その後、配線構造７０１が有する疑似同軸構造について説明する。

【0035】

図７および図８のそれぞれは、同軸構造のＴＥＭモードおよびＴＥ１１モードにおける電界を示す模式図である。図中、前述した貫通導体Ｔ１が同軸構造の内部導体によって近似されており、前述した貫通導体ＴＧが同軸構造の外部導体によって近似されている。内部導体（貫通導体Ｔ１）は直径ａを有しており、外部導体（貫通導体ＴＧ）は内径ｂを有している。同軸構造の外部導体の電位は基準電位（すなわち接地電位）とされ、同軸構造の内部導体の電位変化によって信号が伝送される。

【0036】

同軸構造によって伝送される信号の周波数が十分に低ければＴＥＭモード（図７）での良好な信号伝送が可能である。一方で、周波数が過度に高くなると、高次モードが発生することに起因して信号伝送が困難となる。高次モードのうち最も低い周波数で発生するのがＴＥ１１モード（図８）であり、当該周波数がＴＥＭモード伝送を良好に行える周波数の上限に対応する。よってこの周波数を、以下において遮断周波数ｆ_０と称する。遮断周波数ｆ_０は、真空中の光速ｃ_０、内部導体と外部導体との間の絶縁体の比誘電率ε_ｒを用いて、以下のように表される。

【0037】

【数1】

【0038】

一方、同軸構造の特性インピーダンスＺ_０は、さらに真空の誘電率ε_０を用いて、以下のように表される。

【0039】

【数2】

【0040】

上記２つの式から、遮断周波数ｆ_０は、以下のように表される。

【0041】

【数3】

【0042】

上式によれば、遮断周波数ｆ_０は、直径ａ、比誘電率ε_ｒ、および特性インピーダンスＺ_０の３つの変数に依存しており、遮断周波数ｆ_０をより高くするためには、これら３つの変数のいずれかを低減すればよい。

【0043】

第１に、遮断周波数ｆ_０を高める意図で特性インピーダンスＺ_０をより低減することは、特性インピーダンスの整合性の犠牲を伴う。ある程度そのような犠牲が許容される場合もしばしばあるが、そのような場合であっても、特性インピーダンスの不整合は、伝送特性の観点で、通常、数パーセント以内に抑えられる必要がある。特性インピーダンスの目標値が５０Ωの場合、不整合が許容されるのは、例えば、４７Ω程度までである。

【0044】

第２に、遮断周波数ｆ_０を高める意図で内部導体（貫通導体Ｔ１）の直径ａをより低減することは、生産性上の課題を伴う。このことについて、以下に説明する。積層体ＬＢは、通常、最終的に焼成されることになるセラミックグリーンシートを積層することによって形成される。配線構造７０１の製造における貫通導体Ｔ１の形成は、機械加工またはレーザ加工によってセラミックグリーンシートに孔を形成する工程と、この孔に導体ペーストを充填する工程とを伴う。直径ａが小さくされると、機械加工の場合においては、セラミックグリーンシートに突き刺されるピンの強度または寿命の確保が困難となる。またレーザ加工の場合においては、孔が厚み方向において過度にテーパ状になりやすいという問題がある。さらに、小さな孔への導体ペーストの充填性を確保するためには、導体ペーストの粘度、導体ペースト中に分散された粒子の大きさなどに制約があり、この制約が生産性の低下につながりやすい。セラミックグリーンシートの各々の厚みを小さくすれば、穴の形成および導体ペーストの充填は容易となるが、所望の配線構造７０１の厚みを確保するためのシート数が増大するので、生産性が低下する。また、直径ａが過小な場合、電気抵抗の増加も懸念される。

【0045】

第３に、遮断周波数ｆ_０を高める意図で絶縁体の比誘電率ε_ｒを低減することは、それが単に絶縁材料の選択によって行われる場合、積層体ＬＢ（図３および図４参照）の機械的強度の低下につながりやすい。なぜならば、配線構造７０１においてこの絶縁体を構成するのはセラミック絶縁層ＬＩであるところ、それをなすセラミック材料の誘電率を低減するには、通常、セラミック材料中のガラス成分量または気孔率を増加させる必要があるからである。積層体ＬＢの機械的強度が不足すると、特に、積層体ＬＢと金属部材（例えば、信号リードＳＯ１～ＳＯ４および接地リードＧＯ１～ＧＯ３）とを接合する工程、または、パッケージ８０１のキャビティＣＶを封止する工程において、問題を生じやすい。

【0046】

一方、セラミック絶縁層ＬＩの絶縁材料の気孔率を増加させることにより比誘電率ε_ｒを低減させることができることに類した原理で、セラミック絶縁層ＬＩ中の適当な箇所に複数の空洞ビアを配置することによっても、実効的な比誘電率ε_ｒを低減させることができる。その場合、積層体ＬＢの製造のためのセラミックグリーンシートに、信号ビア電極および接地ビア電極のためのビアだけでなく、空洞ビアも形成されることになる。本発明者らの検討によれば、単に空洞ビアを形成するのではなく、その配置を適切なものとすることによって、焼成工程前および焼成工程後における積層体ＬＢの機械的強度が空洞ビアに起因して不十分となることが避けられる。このように適切な配置を有する空洞ビアが、本実施の形態における配線構造７０１の疑似同軸構造には配置される。

【0047】

図９は、配線構造７０１が有する疑似同軸構造の、図１０の線ＩＸ－ＩＸに沿った部分断面図である。図１０は、図９の線Ｘ－Ｘに沿った部分断面図である。疑似同軸構造は、前述したように、信号配線ＷＳ１の貫通導体Ｔ１（図５参照）と、その周りに配置された接地配線ＷＧの貫通導体ＴＧ（図６参照）とを有しており、厚み方向（図９における縦方向）に延びている。配線構造７０１（図５および図６）の疑似同軸構造は、図９に示された例においては、積層構造として積層単位Ｌ１～積層単位Ｌ６（第１～第６の積層単位）を含む。なお積層単位の数は、少なくとも２以上であり、好ましくは４以上である。図１１および図１２のそれぞれは、図９の積層単位Ｌ１および積層単位Ｌ２の構成を概略的に示す部分平面図である。図１３は、積層単位Ｌ１の構成を点線で、積層単位Ｌ２の構成を実線で、概略的に示す部分平面図である。

【0048】

積層単位Ｌ１～Ｌ６（図９）のそれぞれはセラミック絶縁層ＬＩ１～ＬＩ６（第１～第６のセラミック絶縁層）を有している。また積層単位Ｌ１（図９）は、セラミック絶縁層ＬＩ１上に接地導体層ＬＲ１（第１の接地導体層）を有している。同様に積層単位Ｌ２～Ｌ６のそれぞれも、セラミック絶縁層ＬＩ２～ＬＩ６上に接地導体層ＬＲ２～ＬＲ６（第２～第６の接地導体層）を有している。また積層単位Ｌ１（図９）は、セラミック絶縁層ＬＩ１を厚み方向において貫通する信号ビア電極ＶＳ１（第１の信号ビア電極）を有している。同様に積層単位Ｌ２～Ｌ６のそれぞれも、セラミック絶縁層ＬＩ２～ＬＩ６を厚み方向において貫通する信号ビア電極ＶＳ２～ＶＳ６（第２～第６の信号ビア電極）を有している。また積層単位Ｌ１（図９）は、セラミック絶縁層ＬＩ１を厚み方向において貫通する複数の接地ビア電極ＶＲ１を有している。同様に積層単位Ｌ２～Ｌ６のそれぞれも、セラミック絶縁層ＬＩ２～ＬＩ６を厚み方向において貫通する複数の接地ビア電極ＶＲ２～ＶＲ６（第２～第６の接地ビア電極）を有している。また積層単位Ｌ１は、セラミック絶縁層ＬＩ１を厚み方向において貫通する複数の空洞ビアＶＧ１（第１の空洞ビア）を有している。同様に積層単位Ｌ２～Ｌ６のそれぞれも、セラミック絶縁層ＬＩ２～ＬＩ６を厚み方向において貫通する複数の空洞ビアＶＧ２～ＶＧ６（第２～第６の空洞ビア）を有している。また積層単位Ｌ１（図９および図１１）は、例えば製造上の理由により、セラミック絶縁層ＬＩ１上において信号ビア電極ＶＳ１を取り巻く信号導体層ＬＳ１（図９および図１１）を有していてよい。例えば信号導体層ＬＳ２は、信号ビア電極ＶＳ１と信号ビア電極ＶＳ２とを確実に接続するために設けられる。同様に積層単位Ｌ２～Ｌ６（図９）のそれぞれも、セラミック絶縁層ＬＩ２～ＬＩ６上において信号ビア電極ＶＳ２～ＶＳ６を取り巻く信号導体層ＬＳ２～ＬＳ６（図９）を有していてよい。なお、積層単位Ｌ１において、信号導体層ＬＳ１および接地導体層ＬＲ１は、１つの導体層ＬＭ（図３および図４）における互いに離れた部分に相当するものである。他の積層単位における信号導体層および接地導体層についても同様である。

【0049】

積層単位Ｌ１～Ｌ４において、図９に示されているように、接地導体層ＬＲ１と、接地導体層ＬＲ１に接するセラミック絶縁層ＬＩ１と、セラミック絶縁層ＬＩ１に接する接地導体層ＬＲ２と、接地導体層ＬＲ２に接するセラミック絶縁層ＬＩ２と、セラミック絶縁層ＬＩ２に接する接地導体層ＬＲ３と、接地導体層ＬＲ３に接するセラミック絶縁層ＬＩ３と、セラミック絶縁層ＬＩ３に接する接地導体層ＬＲ４と、接地導体層ＬＲ４に接するセラミック絶縁層ＬＩ４と、が厚み方向（図９における、マイナスＺ方向）において順に配置されている。さらに、積層単位Ｌ５～Ｌ６も同様に配置されている。

【0050】

信号ビア電極ＶＳ１～ＶＳ６は、厚み方向において順に連結されており、例えば、厚み方向において、信号ビア電極ＶＳ１は信号ビア電極ＶＳ２に連結されており、信号ビア電極ＶＳ３は信号ビア電極ＶＳ２に連結されている。よって、信号端子ＳＩ１（図５）は、疑似同軸構造の信号ビア電極ＶＳ１～ＶＳ６に電気的に接続されており、少なくともこれらを介して信号端子ＳＩ１に外部電極層Ｐ１が電気的に接続されている。信号端子ＳＩ２～ＳＩ４（図１）も同様である。厚み方向において互いに連結されている信号ビア電極（例えば、信号ビア電極ＶＳ１と信号ビア電極ＶＳ２）は、平面視において、少なくとも部分的に重なっており、好ましくは実質的に共通の中心を有しており、より好ましくは互いに実質的に完全に重なっている。なお、「実質的に」の文言は、例えば、積層セラミック技術における通常の製造誤差を無視することを意味する。

【0051】

信号ビア電極ＶＳ１は、接地導体層ＬＲ１および接地導体層ＬＲ２から離れている。信号ビア電極ＶＳ２は、接地導体層ＬＲ２および接地導体層ＬＲ３から離れている。信号ビア電極ＶＳ３は、接地導体層ＬＲ３および接地導体層ＬＲ４から離れている。信号ビア電極ＶＳ４は、接地導体層ＬＲ４および接地導体層ＬＲ５から離れている。信号ビア電極ＶＳ５は、接地導体層ＬＲ５および接地導体層ＬＲ６から離れている。

【0052】

複数の接地ビア電極ＶＲ１は、平面視において信号ビア電極ＶＳ１から離れている。複数の接地ビア電極ＶＲ２は、平面視において信号ビア電極ＶＳ２から離れている。複数の接地ビア電極ＶＲ３は、平面視において信号ビア電極ＶＳ３から離れている。同様に、複数の接地ビア電極ＶＲ４～ＶＲ６のそれぞれは、平面視において信号ビア電極ＶＳ４～ＶＳ６から離れている。

【0053】

複数の接地ビア電極ＶＲ１の各々は、接地導体層ＬＲ１と接地導体層ＬＲ２とをつなぐように厚み方向においてセラミック絶縁層ＬＩ１を貫通している。複数の接地ビア電極ＶＲ２の各々は、接地導体層ＬＲ２と接地導体層ＬＲ３とをつなぐように厚み方向においてセラミック絶縁層ＬＩ２を貫通している。複数の接地ビア電極ＶＲ３の各々は、接地導体層ＬＲ３と接地導体層ＬＲ４とをつなぐように厚み方向においてセラミック絶縁層ＬＩ３を貫通している。複数の接地ビア電極ＶＲ４の各々は、接地導体層ＬＲ４と接地導体層ＬＲ５とをつなぐように厚み方向においてセラミック絶縁層ＬＩ４を貫通している。複数の接地ビア電極ＶＲ５の各々と、複数の接地ビア電極ＶＲ６の各々と、についても同様である。

【0054】

空洞ビアＶＧ１（図１１）の数は３つ以上であり、好ましくは６つ以下であり、より好ましくは、図１１に示されているように５つである。空洞ビアＶＧ２～ＶＧ６の数も同様である。

【0055】

複数の空洞ビアＶＧ１は、平面視（図１１）において信号ビア電極ＶＳ１と複数の接地ビア電極ＶＲ１との最短距離ＤＲ１よりも小さい距離ＤＧ１で信号ビア電極ＶＳ１から別々の方向へ離されている。図１１においては、信号ビア電極ＶＳ１から５つの方向のそれぞれにおいて距離ＤＧ１ほど離れて５つの空洞ビアＶＧ１が配置されている。なお、５つの空洞ビアＶＧ１に対応しての５つの距離ＤＧ１は、必ずしも等しい必要はないが、好ましくは実質的に等しい。同様に、複数の空洞ビアＶＧ２は、平面視（図１２）において信号ビア電極ＶＳ２と複数の接地ビア電極ＶＲ２との最短距離ＤＲ２よりも小さい距離ＤＧ２で信号ビア電極ＶＳ２から別々の方向へ離されている。図１２においては、信号ビア電極ＶＳ２から５つの方向のそれぞれにおいて距離ＤＧ２ほど離れて５つの空洞ビアＶＧ２が配置されている。なお、５つの空洞ビアＶＧ２に対応しての５つの距離ＤＧ２は、互いに必ずしも等しい必要はないが、互いに実質的に等しくてよく、さらに距離ＤＧ１（図１１）と実質的に等しくてもよい。

【0056】

距離ＤＧ１は、機械的強度を確保する観点では、セラミック絶縁層ＬＩ１の厚み以上であることが好ましい。一方、実効比誘電率を効果的に下げることによって遮断周波数ｆ_０をより高くする観点では、距離ＤＧ１は小さいさい方が好ましい。これら観点から、例えばセラミック絶縁層ＬＩ１の厚みが１２５μmの場合、距離ＤＧ１は、１２５μｍ～１５０μｍ程度が好ましい。同様に、距離ＤＧ２は、機械的強度を確保する観点では、セラミック絶縁層ＬＩ２の厚み以上であることが好ましい。一方、実効比誘電率を効果的に下げることによって遮断周波数ｆ_０をより高くする観点では、距離ＤＧ２は小さいさい方が好ましい。これら観点から、例えばセラミック絶縁層ＬＩ２の厚みが１２５μmの場合、距離ＤＧ２は、１２５μｍ～１５０μｍ程度が好ましい。

【0057】

最短距離ＤＲ１および最短距離ＤＲ２は実質的に同じであってよい。最短距離ＤＲ１および最短距離ＤＲ２の各々は、材料の物性値にも依存するが一般的には、２５０μｍ以上、４００μｍ以下であることが好ましく、例えば３２０μｍである。平面視の図示を省略するが、同様に複数の空洞ビアＶＧ３は、平面視において信号ビア電極ＶＳ３と複数の接地ビア電極ＶＲ３との最短距離よりも小さい距離で信号ビア電極ＶＳ３から別々の方向へ離されている。複数の空洞ビアＶＧ４～ＶＧ６についても同様である。

【0058】

図１３に示された平面視においては、複数の空洞ビアＶＧ２の各々は、複数の空洞ビアＶＧ１からちょうど外れて配置されている（矢印ＮＢ１の箇所を参照）。よって、複数の空洞ビアＶＧ２の各々の面積を基準として複数の空洞ビアＶＧ１と０％の面積で重なっている。言い換えれば、複数の空洞ビアＶＧ２の各々は複数の空洞ビアＶＧ１と重なっていない。なお、図１３に示された配置の変形例として、詳しくは後述される図１６および図１７に示された配置も許容される。これら変形例も考慮すれば、平面視において、複数の空洞ビアＶＧ２の各々は、複数の空洞ビアＶＧ１から少なくとも部分的に外れて配置されており、かつ複数の空洞ビアＶＧ２の各々の面積を基準として複数の空洞ビアＶＧ１と０％以上５０％以下の面積で重なっている。同様に、平面視において、複数の空洞ビアＶＧ３の各々は、複数の空洞ビアＶＧ２から少なくとも部分的に外れて配置されており、かつ複数の空洞ビアＶＧ３の各々の面積を基準として複数の空洞ビアＶＧ２と０％以上５０％以下の面積で重なっている。複数の空洞ビアＶＧ４～ＶＧ６についても同様である。

【0059】

平面視における、複数の空洞ビアＶＧ１の組と複数の空洞ビアＶＧ３の組との位置関係について説明すると、次のようになる。平面視において、複数の空洞ビアＶＧ３は、複数の空洞ビアＶＧ１と実質的に同じように配置されていてよい。その場合、平面視において、複数の空洞ビアＶＧ３の各々は、複数の空洞ビアＶＧ１とちょうど重なって配置される。ただし複数の空洞ビアＶＧ３の配置はそのようなものに限定されるわけではない。平面視において、複数の空洞ビアＶＧ３の各々は、複数の空洞ビアＶＧ１と少なくとも部分的に重なって配置されていてよく、かつ複数の空洞ビアＶＧ３の各々の面積を基準として複数の空洞ビアＶＧ１と５０％より大きな面積で重なっていてよい。複数の空洞ビアＶＧ２の組と複数の空洞ビアＶＧ４の組との位置関係についても同様である。また複数の空洞ビアＶＧ３の組と複数の空洞ビアＶＧ５の組との位置関係についても同様である。また複数の空洞ビアＶＧ４の組と複数の空洞ビアＶＧ６の組との位置関係についても同様である。

【0060】

積層単位Ｌ１の平面視（図１１）において信号ビア電極ＶＳ１の中心と、複数の接地ビア電極ＶＲ１のうち信号ビア電極ＶＳ１に最も近いものの中心とを結ぶ直線ＳＬ１上には、複数の空洞ビアＶＧ１は配置されていないことが好ましい。同様に、積層単位Ｌ２の平面視（図１２）において、信号ビア電極ＶＳ２の中心と、複数の接地ビア電極ＶＲ２のうち信号ビア電極ＶＳ２に最も近いものの中心とを結ぶ直線ＳＬ２上には、複数の空洞ビアＶＧ２は配置されていないことが好ましい。積層単位Ｌ３～Ｌ６についても同様である。なお、信号ビア電極ＶＳ１の中心と、複数の接地ビア電極ＶＲ１のうち信号ビア電極ＶＳ１に最も近いものの中心との間の距離（図１１における直線ＳＬ１の長さ）は、例えば４００μｍ～４２０μｍ程度が望ましい。同様に、信号ビア電極ＶＳ２の中心と、複数の接地ビア電極ＶＲ２のうち信号ビア電極ＶＳ２に最も近いものの中心との間の距離（図１２における直線ＳＬ２の長さ）は、例えば４００μｍ～４２０μｍ程度が望ましい。

【0061】

積層単位Ｌ１の平面視（図１１）において、図示されているように、接地導体層ＬＲ１は複数の空洞ビアＶＧ１の各々を部分的にのみ縁どっていてよい。この場合、接地導体層ＬＲ１の、信号ビア電極ＶＳ１に面する縁は、複数の空洞ビアＶＧ１を縁どる部分と、互いに隣り合う空洞ビアＶＧ１をつなぐように延びる部分と、によって構成されている。互いに隣り合う空洞ビアＶＧ１をつなぐように延びる部分の各々は、信号ビア電極ＶＳ１の中心周りの円弧であってよい。この円弧の直径は、同軸構造（図７）における外部導体の内径ｂに類したパラメータであり、疑似同軸構造の特性インピーダンスに大きな影響を与える。具体的には、特性インピーダンス５０Ω調整を前提とした場合の円弧の直径は、この円弧の直径は、セラミック層の厚みにも依存するが、４００μｍ以上、５００μｍ以下であることが好ましく、例えば、４６０μｍである。同様に、積層単位Ｌ２の平面視（図１２）において、図示されているように、接地導体層ＬＲ２は複数の空洞ビアＶＧ２の各々を部分的にのみ縁どっていてよい。この場合、接地導体層ＬＲ２の、信号ビア電極ＶＳ２に面する縁は、複数の空洞ビアＶＧ２を縁どる部分と、互いに隣り合う空洞ビアＶＧ２をつなぐように延びる部分と、によって構成されている。互いに隣り合う空洞ビアＶＧ２をつなぐように延びる部分の各々は、信号ビア電極ＶＳ２の中心周りの円弧であってよい。この円弧の直径は、接地導体層ＬＲ１のものと同程度であってよい。積層単位Ｌ３～Ｌ６についても同様である。なお、本実施の形態においては、接地導体層ＬＲ１～ＬＲ６のそれぞれが、空洞ビアＶＧ１～ＶＧ６の各々を部分的にのみ縁取っているが、これは必須の要件ではない。例えば、接地導体層ＬＲ１～ＬＲ６のそれぞれが空洞ビアＶＧ１～ＶＧ６に全く重ならなくてもよく、その場合、接地導体層ＬＲ１～ＬＲ６の各々の内縁の形状は一の円形であってよい。

【0062】

厚み方向における空洞ビアＶＧ１～ＶＧ６のそれぞれの大きさは、セラミック絶縁層ＬＩ１～ＬＩ６の厚みに対応する。例えば、積層単位Ｌ１については、互いに対向する２つの接地導体層ＬＲ１とＬＲ２との間の空間における導波管モード共振の発生を避ける観点では、セラミック絶縁層ＬＩ１の厚みは、疑似同軸構造が伝送する信号の周波数の波長の四分の１以下であることが好ましい。具体的には、例えば、セラミック絶縁層の材料がアルミナであって、上記周波数が１００ＧＨｚの場合、当該厚みは２５０μｍ以下であることが好ましい。したがって、空洞ビアＶＧ１の厚み方向の大きさも２５０μｍ以下であることが好ましい。一方で、厚み方向における空洞ビアＶＧ１の大きさの下限は、製造可能なセラミック絶縁層ＬＩ１の厚みの下限に対応し、例えば１００μｍである。上記は、積層単位Ｌ１以外の積層単位においても同様である。

【0063】

平面視における空洞ビアＶＧ１～ＶＧ６の各々の空洞ビアの大きさは、その形状を円で近似したときの直径によって評価されてよい。当該直径は、周波数および材料物性値にも依存するが、例えば１５０μｍ程度である。同一の積層単位に属する複数の空洞ビアの直径は実質的に同じであってよい。厚み方向において互いに隣り合う積層単位Ｌ１と積層単位Ｌ２との間での比較においては、空洞ビアＶＧ１の直径に対する空洞ビアＶＧ２の直径の割合は、０．７以上、１．３以下であることが好ましい。積層単位Ｌ２と積層単位Ｌ３との間、積層単位Ｌ３と積層単位Ｌ４との間、などの比較についても同様である。

【0064】

平面視における信号ビア電極ＶＳ１～ＶＳ６の各々の信号ビア電極の大きさは、その形状を円で近似したときの直径によって評価されてよく、当該直径は、周波数および材料物性値にも依存するが、例えば６０μｍ程度である。平面視における接地ビア電極ＶＲ１～ＶＲ６の各々の接地ビア電極の大きさは、その形状を円で近似したときの直径によって評価されてよく、当該直径は、信号ビア電極の大きさ以上であることが好ましく、例えば８０μｍ程度である。

【0065】

次に、上述した疑似同軸構造の平面レイアウトを設計する方法の一例について、図１４および図１５を参照しつつ、以下に説明する。

【0066】

図１４は、信号ビア電極ＶＳ１と空洞ビアとの間の距離ＤＧ１と、隣接する空洞ビア間の距離ＤＮと、について説明する部分平面図である。図中、空洞ビアＶＧ１ａおよび空洞ビアＶＧ１ｂは、複数の空洞ビアＶＧ（図１１）に含まれるものであって互いに隣接するものである。

【0067】

信号ビア電極ＶＳ１の直径は、製造上の理由などを勘案して決められる。信号ビア電極ＶＳ１から距離ＤＧを空けて空洞ビアＶＧ１ａが配置される。次に、信号ビア電極ＶＳ１から距離ＤＧを空けて、空洞ビアＶＧ１ａに隣り合う空洞ビアＶＧ１ｂが配置される。空洞ビアＶＧ１ａと空洞ビアＶＧ１ｂとの間の最小距離はＤＮとされる。機械的強度の確保の観点では、ビアの種類を問わず、隣接するビア間の距離を所定の値以上に保つことが考えられる。その場合、距離ＤＮは距離ＤＧ１に等しい。ここで仮に、信号ビア電極ＶＳ１、空洞ビアＶＧ１ａおよび空洞ビアＶＧ１ｂの各々の直径を実質的にゼロとみなすと、信号ビア電極ＶＳ１、空洞ビアＶＧ１ａおよび空洞ビアＶＧ１ｂの位置は、正三角形の３つの頂点の位置に対応する。したがって、信号ビア電極ＶＳ１から空洞ビアＶＧ１ａに向かう方向と、信号ビア電極ＶＳ１から空洞ビアＶＧ１ｂに向かう方向と、の方向差は、６０°であり、よって、信号ビア電極ＶＳ１の周りには、６つの空洞ビアＶＧを配置することができる。しかしながら、実際のところにおいては、信号ビア電極ＶＳ１の直径よりも大きな直径を各々有する空洞ビアＶＧ１が適用されることが、伝送特性の改善の上で望まれる。その結果、信号ビア電極ＶＳ１から空洞ビアＶＧ１ａに向かう方向と、信号ビア電極ＶＳ１から空洞ビアＶＧ１ｂに向かう方向と、の方向差は、６０°よりも若干大きくなり、よって空洞ビアＶＧ１を６つ配置することはできない。一方で、伝送特性の改善の上で、空洞ビアＶＧ１の数を最大化するならば、その数は５つとなる。

【0068】

図１５を参照して、上記理由から、信号ビア電極ＶＳ１を囲むように、前述した複数の空洞ビアＶＧ１に対応する５つの空洞ビアＶＧ１ａ～ＶＧ１ｅが配置される。５つの空洞ビアＶＧ１ａ～ＶＧｂの中心は、正五角形の頂点に対応するように配置される。ここで、図１３に示されたような配置が想定される場合は、平面視において空洞ビアＶＧ１および空洞ビアＶＧ２としての１０個の円が互いに接触しながら環状に配置されるので、空洞ビアＶＧ１（および空洞ビアＶＧ２）の直径も一の値に定まる。なお、第１の変形例として、図１６の矢印ＮＢ２に示すように、平面レイアウトにおいて、複数の空洞ビアＶＧ２の各々が、複数の空洞ビアＶＧ１から、間隔を空けて外れて配置されてもよく、その場合、上記直径が若干低減されればよい。第２の変形例として、図１７の矢印ＮＢ３に示すように、平面レイアウトにおいて、複数の空洞ビアＶＧ２の各々が、複数の空洞ビアＶＧ１から部分的にのみ外れて配置されてもよく、その場合、上記直径が若干増大されればよい。

【0069】

次に、疑似同軸構造を構成することを勘案して、信号ビア電極ＶＳ１から距離ＤＧ１よりも大きく離されている複数の接地ビア電極ＶＲ１（図１４参照）の配置が検討される。まず、複数の接地ビア電極ＶＲ１のうち、信号ビア電極ＶＳ１に近いものの配置を検討すると、空洞ビアＶＧ１ａおよび空洞ビアＶＧ１ｂとの距離ＤＧＲが最低限確保された位置に、接地ビア電極ＶＲ１ａが配置される。これに類した配置によって、複数の接地ビア電極ＶＲ１のうち、信号ビア電極ＶＳ１に近いものとして、５つの接地ビア電極ＶＲ１ａ～ＶＲ１ｅが配置される。この場合、信号ビア電極ＶＳ１の中心と、接地ビア電極ＶＲ１ａ～ＶＲ１ｅの中心とを結ぶ直線（例えば、図１１の直線ＳＬ１参照）上には、空洞ビアＶＧ１ａ～ＶＧ１ｅは配置されない。続いて、接地ビア電極ＶＲ１ａ～ＶＲ１ｅ以外の接地ビア電極ＶＲ１の各々が、他の接地ビア電極および空隙ビアとの距離を最低限確保された位置に配置されてよい。

【0070】

次に、再び図１４を参照して、接地導体層ＬＲ１の、信号ビア電極ＶＳ１に面する縁の位置が、矢印ＡＪで示されているように調整される。矢印ＡＪは信号ビア電極ＶＳ１を中心とした放射方向である。この位置調整により、疑似同軸構造の特性インピーダンスが調整される。

【0071】

上記により、積層単位Ｌ１の平面レイアウトが設計される。積層単位Ｌ２の平面レイアウトは、積層単位Ｌ１の中心（信号ビア電極ＶＳ１の中心）周りに３６°回転することによって得ることができる。ここで、角度３６°は、積層単位Ｌ１における空洞ビアＶＧ１の数（５つ）で３６０°を除した角度の半分である。積層単位Ｌ３および積層単位Ｌ５の各々の平面レイアウトは、積層単位Ｌ１の平面レイアウトと同一とすることができる。積層単位Ｌ４および積層単位Ｌ６の各々の平面レイアウトは、積層単位Ｌ２の平面レイアウトと同一とすることができる。つまり、積層単位Ｌ１と積層単位Ｌ２とを厚み方向において交互に配置することによって、疑似同軸構造の平面レイアウトが定められる。

【0072】

なお、積層単位Ｌ１における空洞ビアのＶＧ１の数は、上記のように５つであることが最適であることが多いが、何らかの理由によってこの数を調整することが必要な場合もある。そこでこの数をｎ個に一般化して説明すると、信号ビア電極ＶＳ１を囲むように、ｎ個の空洞ビアＶＧ１が配置される。ｎ個の空洞ビアＶＧの中心は、ちょうどｎ個の頂点を有する正多角形の当該頂点に対応するように配置される。積層単位Ｌ２の平面レイアウトは、積層単位Ｌ１の中心（信号ビア電極ＶＳ１の中心）周りに、３６０°／ｎの半分の角度回転することによって得ることができる。ここで、角度３６°は、積層単位Ｌ１における空洞ビアＶＧ１の数（５つ）で３６０°を除した角度の半分に対応している。伝送特性の向上の観点で、疑似同軸構造中を空洞ビアが占める割合を十分に大きくするためには、ｎ≦６が満たされることが好ましく、ｎ≦５がより好ましい。また、疑似同軸構造の伝送特性を理想的な同軸構造の伝送特性に近づける観点では、ｎ≧３が必要であり、ｎ≧４が好ましく、ｎ≧５がより好ましい。

【0073】

以上、疑似同軸構造の平面レイアウトを設計する方法の一例について説明した。なお、完成品としてのパッケージ８０１が有する疑似同軸構造は、例えば、Ｘ線を用いたコンピュータ断層撮影法（ＣＴ：Ｃｏｍｐｕｔｅｒｉｚｅｄ Ｔｏｍｏｇｒａｐｈｙ）によって観察することができる。当該観察は、例えば、島津製作所製のＸ線ＣＴ装置「ｉｎｓｐｅＸｉｏ ＳＭＸ－２２５ＣＴ」によって行われてよい。

【0074】

本実施の形態によれば、第１に、パッケージ８０１の絶縁体部分を構成するセラミック絶縁層ＬＩ１およびセラミック絶縁層ＬＩ２に複数の空洞ビアＶＧ１および複数の空洞ビアＶＧ２が設けられることによって、絶縁体部分の実効誘電率が低減される（図９参照）。これにより、パッケージ８０１の高周波伝送特性を高めることができる。第２に、平面視（図１３）において、複数の空洞ビアＶＧ２の各々は、複数の空洞ビアＶＧ１から少なくとも部分的に外れて配置されており、かつ複数の空洞ビアＶＧ２の各々の面積を基準として複数の空洞ビアＶＧ１と０％以上５０％以下の面積で重なっている。これにより、複数の空洞ビアＶＧ１から厚み方向に沿って連続的に延びる空洞部を複数の空洞ビアＶＧ２のいずれかが形成することが避けられるか、または、当該空洞部が形成されるにしても平面視におけるその面積が抑制される。よって、平面視において大きな面積を有する空洞部が、セラミック絶縁層ＬＩ１とセラミック絶縁層ＬＩ２との総厚みに相当する大きな長さにわたって厚み方向に沿って連続的に延びることが避けられる。よって、パッケージ８０１または焼成されることによってパッケージ８０１となる仕掛かり品の機械的強度が当該空洞部に起因して過小となることを防止することができる。以上から、高周波伝送特性を高めつつ、パッケージ８０１または焼成されることによってパッケージ８０１となる仕掛かり品の機械的強度が当該空洞部に起因して過小となることを防止することができる。

【0075】

平面視（図１３）において、複数の空洞ビアＶＧ２の各々は、複数の空洞ビアＶＧ１から外れて配置されていてよい。これにより、空洞ビアＶＧ１から厚み方向に沿って連続的に延びる空洞部を空洞ビアＶＧ２が形成することが避けられる。よって、空洞部の長さと空洞部の長さとの合計に相当する大きな長さにわたって厚み方向に沿って空洞部が連続的に延びることが避けられる。よって、パッケージ８０１または焼成されることによってパッケージ８０１となる仕掛かり品の機械的強度が当該空洞部に起因して過小となることを、より十分に防止することができる。

【0076】

平面視において複数の空洞ビアＶＧ３の各々が、複数の空洞ビアＶＧ２から少なくとも部分的に外れて配置されていてよく、かつ複数の空洞ビアＶＧ３の各々の面積を基準として複数の空洞ビアＶＧ２と０％以上５０％以下の面積で重なっていてよい。これにより、複数の空洞ビアＶＧ２から厚み方向に沿って連続的に延びる空洞部を複数の空洞ビアＶＧ３のいずれかが形成することが避けられるか、または、当該空洞部が形成されるにしても平面視におけるその面積が抑制される。よって、平面視において大きな面積を有する空洞部が、セラミック絶縁層ＬＩ２とセラミック絶縁層ＬＩ３との総厚みに相当する大きな長さにわたって厚み方向に沿って連続的に延びることが避けられる。よって、パッケージ８０１または焼成されることによってパッケージ８０１となる仕掛かり品の機械的強度が当該空洞部に起因して過小となることを防止することができる。

【0077】

平面視において複数の空洞ビアＶＧ３の各々は、複数の空洞ビアＶＧ１と少なくとも部分的に重なって配置されていてよく、かつ複数の空洞ビアＶＧ３の各々の面積を基準として複数の空洞ビアＶＧ１と５０％より大きな面積で重なっていてよい。これにより、複数の空洞ビアＶＧ３の配置を、複数の空洞ビアＶＧ１の配置に近いもの、または実質的に同じものとすることができる。

【0078】

平面視において信号ビア電極ＶＳ１の中心と、複数の接地ビア電極ＶＲ１のうち信号ビア電極ＶＳ１に最も近いものの中心とを結ぶ直線ＳＬ１（図１１）上には、複数の空洞ビアＶＧ１は配置されている必要はない。また、信号ビア電極ＶＳ２の中心と、複数の接地ビア電極ＶＲ２のうち信号ビア電極ＶＳ２に最も近いものの中心とを結ぶ直線ＳＬ２（図１２）上には、複数の空洞ビアＶＧ２は配置されている必要はない。これにより、第１に、複数の接地ビア電極ＶＲ１を信号ビア電極ＶＳ１の近く配置することによって疑似同軸構造の高周波伝送特性を高めつつ、信号ビア電極ＶＳ１の中心と、複数の接地ビア電極ＶＲ１のうち信号ビア電極ＶＳ１に最接近しているものの中心とを結ぶ直線上に複数の空洞ビアＶＧ１が配置されていないことによって、この最接近している接地ビア電極ＶＲ１と、複数の空洞ビアＶＧ１との間の最短距離が過小となることが避けられる。よって、当該最短距離が過小であることに起因して機械的強度が過小となることを避けることができる。第２に、複数の接地ビア電極ＶＲ２を信号ビア電極ＶＳ２の近く配置することによって疑似同軸構造の高周波伝送特性を高めつつ、信号ビア電極ＶＳ２の中心と、複数の接地ビア電極ＶＲ２のうち信号ビア電極ＶＳ２に最接近しているものの中心とを結ぶ直線上に複数の空洞ビアＶＧ２が配置されていないことによって、この最接近している接地ビア電極ＶＲ２と、複数の空洞ビアＶＧ２との間の最短距離が過小となることが避けられる。よって、当該最短距離が過小であることに起因して機械的強度が過小となることを避けることができる。

【0079】

パッケージ８０１は、配線パターンＰＳ１を有する被実装部材９５０（図５）へ表面実装されることになる表面実装型パッケージであってよい。この場合、信号端子ＳＩ１と外部電極層Ｐ１との間を互いにつなぐ電気的経路は、厚み方向にわたって延びる必要がある。このような電気的経路をパッケージ８０１は疑似同軸構造を用いて構成することができる。

【0080】

少なくとも１つの電子部品９００は光通信用の電子部品９００（図１）を含んでよい。光通信用の電子部品９００の動作周波数は非常に高いことがあり、その場合、パッケージ８０１が有する優れた高周波伝送特性を活用することができる。

【0081】

複数の空洞ビアＶＧ１は６つ以下の空洞ビアであってよく、かつ、複数の空洞ビアＶＧ２は６つ以下の空洞ビアであってよい（図１３参照）。これにより、複数の空洞ビアＶＧ１および複数の空洞ビアＶＧ２の各々の大きさをより大きくすることができる。よって、複数の空洞ビアＶＧ１および複数の空洞ビアＶＧ２により実効誘電率を低減する効果を高めることができる。

【0082】

複数の空洞ビアＶＧ１は５つの空洞ビアであってよく、かつ、複数の空洞ビアＶＧ２は５つの空洞ビアであってよい（図１３参照）。一般に、２つのビア構造間の距離が過小となると、機械的強度の低下が懸念される。これを勘案して、仮に、信号ビア電極ＶＳ１の中心から所定距離を空けて複数の空洞ビアＶＧ１の中心を配置し、かつ、互いに隣接する複数の空洞ビアＶＧ１の中心間も上記所定距離を空けて配置する、という設計条件が適用されたとする。その場合、信号ビア電極ＶＳ１の周りに空洞ビアＶＧ１が６回対称で配置されるので、空洞ビアＶＧ１の個数は６つである。同様の設計条件によれば、複数の空洞ビアＶＧ２の個数も６つである。ここで、絶縁体部分の実効誘電率をより低減させるためには、各空洞ビアの直径は、ある程度は大きいことが望まれ、これを勘案すると、上記の設計条件では、隣接する空洞ビア間の距離（言い換えれば、一方の空洞ビアの縁と、他方の空洞ビアの縁との間の距離）が過小となる。これを改める方法として、６回対称性を維持しつつ、信号ビア電極ＶＳ１の中心から複数の空洞ビアＶＧ１の中心までの距離を、必要最小限に増大させるという設計思想も想定される。しかしながら本発明者らの検討によれば、前述したように、第１の空洞ビアＶＧ１の個数と第２の空洞ビアＶＧ２の個数との各々の個数を、６個ではなく５個に減じた方が、機械的強度を確保しつつも空洞ビアによって高周波伝送特性を高める効果を、より十分に得やすい。

【0083】

平面視において、接地導体層ＬＲ１（図１１）は複数の空洞ビアＶＧ１の各々を部分的にのみ縁どっていてよく、かつ、接地導体層ＬＲ２（図１２）は複数の空洞ビアＶＧ２の各々を部分的にのみ縁どっていてよい。後述するシミュレーション結果によれば、接地導体層ＬＲ１および接地導体層ＬＲ２をこのように配置することによって、パッケージ８０１の前述した効果を確保しつつ、パッケージ８０１の特性インピーダンスを、標準的な特性インピーダンスである５０Ωに容易に整合させることができる。

【0084】

なお上記説明においては、図５に示されているように、信号配線ＷＳ１（および信号配線ＷＳ２～ＷＳ４）が１つの貫通導体Ｔ１を有する形態について詳述したが、変形例として、この１つの貫通導体Ｔ１に代わって、水平導体層によって互いに連結された複数の貫通導体Ｔ１が用いられてよい。その場合、水平導体層を介して互いに接続される信号ビア電極の対が存在し、これら信号ビア電極は平面視において互いに重ならない。例えば、詳しくは後述する図２０の構成では、平面視において、積層単位ＬＢ５～ＬＢ１７の信号ビア電極が互いに重なる一方で、これらに積層単位ＬＢ４の信号ビア電極は重なっておらず、そのような信号ビア電極が信号配線ＷＳ１（および信号配線ＷＳ２～ＷＳ４）に含まれてよい。

【0085】

＜伝送特性のシミュレーション＞
空洞ビアＶＧ１～ＶＧ６（図９および図１０：実施の形態１）を有する疑似同軸構造の伝送特性と、空洞ビアを有しない比較例の伝送特性と、のシミュレーション結果について、以下に説明する。

【0086】

図１８は、シミュレーション用のモデルＭＳを示す平面図である。図１９および図２０のそれぞれは、図１８の線ＸＩＸ－ＸＩＸに沿う断面斜視図および断面図である。

【0087】

図１９および図２０における積層単位ＬＢ１３～ＬＢ１７の構造は、図９（実施の形態１）において説明された積層単位Ｌ１～Ｌ５の構造に対応しているので、その説明は繰り返さない。図１９および図２０における積層単位ＬＢ１３～ＬＢ１７の各部材の寸法値としては、実施の形態１において例示されたものを用いる。図１９および図２０における積層単位ＬＢ７～ＬＢ１２は図９における積層単位Ｌ１～Ｌ６と同じである。

【0088】

図１９および図２０における積層単位ＬＢ６は、図９における積層単位Ｌ２とおおよそ同様であるが、マイナスＸ方向へ延びる部分が付加されている。図１９および図２０における積層単位ＬＢ５は、図９における積層単位Ｌ１とおおよそ同様であるが、マイナスＸ方向へ延びる部分が付加されている。図１９および図２０における積層単位ＬＢ４の信号ビア電極ＶＳＢ４は、信号導体層ＬＳＢ５を介して、積層単位ＬＢ５の信号ビア電極ＶＳＢ５に電気的に接続されている。同様に、積層単位ＬＢ３の信号ビア電極ＶＳＢ３は、信号導体層ＬＳＢ４を介して、積層単位ＬＢ４の信号ビア電極ＶＳＢ４に電気的に接続されている。信号ビア電極ＶＳＢ５～ＶＳＢ３のＸ方向における位置は、この順に、マイナスＸ方向に向かってシフトされている。積層単位ＬＢ３の信号導体層ＬＳＢ３は、信号ビア電極ＶＳＢ３に接続されており、かつ、マイナスＸ方向に向かってモデルＭＳの端面まで延びている。信号導体層ＬＳＢ３の、当該端面における端部が、シミュレーションにおける信号入力部Ｆ１とされる。一方、信号導体層ＬＳＢ１８の、マイナスＺ方向に向かって露出された面が、シミュレーションにおける信号出力部Ｆ２とされる。なお積層単位ＬＢ２は、接地ビア電極ＶＲＢ２を有しているが、信号導体層および信号ビア電極は有していない。積層単位ＬＢ１は、接地ビア電極ＶＲＢ１を有しているが、信号導体層および信号ビア電極は有していない。

【0089】

図２１～図２３のそれぞれは、通過特性Ｓ_２１と、反射特性Ｓ_１１と、特性インピーダンスＺ_０とについての、上述したモデルＭＳに対してのシミュレーション結果（図中、実線）を、比較例に対するシミュレーション結果（図中、破線）と共に示すグラフ図である。図２１において、横軸は図２０に示す伝送路を伝わる信号の周波数ｆであり、縦軸は通過特性Ｓ_２１である。一般に、より高い通過特性Ｓ_２１は、より良好な伝送路を意味する。図２２において、横軸は図２０に示す伝送路を伝わる信号の周波数ｆであり、縦軸は反射特性Ｓ_１１である。一般に、より低い反射特性Ｓ_１１は、より良好な伝送路を意味する。図２３の横軸における時間ｔは、実質的には、図２０の伝送路における空間位置に対応する。図２３の縦軸は、各空間位置における特性インピーダンスＺ_０を示す。

【0090】

図２３を参照して、空間位置によらず特性インピーダンスＺ_０＝５０Ωである場合が、インピーダンス整合が完全な状態に対応している。モデルＭＳ（図２３における実線）の特性インピーダンスはほぼ５０Ωに保たれているが、比較例（破線）の特性インピーダンスは４７Ω程度まで低くなっている箇所がある。特性インピーダンスが低いことは、前述したように遮断周波数ｆ_０を高めることにつながるので、伝送特性上は有利である。それにもかかわらず、図２１および図２２に示されているように、比較例（破線）の伝送特性の方が、モデルＭＳ（実線）の伝送特性に比して劣っている。具体的には、比較例では、周波数ｆがおおよそ９５ＧＨｚを超える箇所で伝送効率が顕著に低下している。一方、モデルＭＳでは、周波数ｆがおおよそ１０５ＧＨｚを超える箇所まで、高い伝送効率が保たれている。

【0091】

以上から、比較例に比してモデルＭＳの方が、特性インピーダンスをより整合させつつも、伝送特性を良化することができている。また、モデルＭＳの寸法を微調整することによってその特性インピーダンスが比較例の特性インピーダンス程度に低くされれば、伝送特性は、より良化することは、容易に推測される。以上から、空洞ビアを適用することによって高周波伝送特性を顕著に良化することができることがわかる。

【0092】

＜実施の形態２＞
前述した実施の形態１の図５および図６を参照して、配線構造７０１においては、外部電極層Ｐ１（および、図５および図６においては図示されていない外部電極層Ｐ２～Ｐ４（図２参照））と外部電極層ＰＧとが下面ＳＢ上に配置されている。図２４および図２５を参照して、これに対して本実施の形態の配線構造７０２においては、外部電極層Ｐ１（および、図２４および図２５においては図示されていない外部電極層Ｐ２～Ｐ４（図２参照））と外部電極層ＰＧとが上面ＳＴ上に配置されている。なお配線構造７０２の上記以外の特徴については、配線構造７０１とほぼ同様であるため、その説明を繰り返さない。本実施の形態によっても、前述した実施の形態１の場合とほぼ同様の効果が得られる。

【符号の説明】

【0093】

７０１，７０２：配線構造
８０１ ：パッケージ
９００ ：電子部品
９５０ ：被実装部材
ＣＶ ：キャビティ
ＬＩ ：セラミック絶縁層
ＬＩ１～ＬＩ６：第１～第６のセラミック絶縁層
ＬＭ ：導体層
ＬＲ１～ＬＲ６：第１～第６の接地導体層
ＬＳ１～ＬＳ６：第１～第６の信号導体層
ＭＳ ：モデル
Ｐ１～Ｐ４ ：外部電極層
ＰＳ１ ：配線パターン
ＳＩ１～ＳＩ４：信号端子（配線層）
ＳＯ１～ＳＯ４：信号リード（外部接続端子）
ＶＧ１～ＶＧ６：第１～第６の空洞ビア
ＶＲ１～ＶＲ６：第１～第６の接地ビア電極
ＶＳ１～ＶＳ６：第１～第６の信号ビア電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】