特許 7565444 アモルファスシリコン及び酸化による薄い酸化物層の成長

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-02

(45)【発行日】2024-10-10

(54)【発明の名称】アモルファスシリコン及び酸化による薄い酸化物層の成長

(51)【国際特許分類】

   H01L 21/316 20060101AFI20241003BHJP

   H01L 21/205 20060101ALI20241003BHJP

   H01L 21/31 20060101ALI20241003BHJP

【ＦＩ】

H01L21/316 C

H01L21/205

H01L21/31 C

【請求項の数】 18

(21)【出願番号】P 2023524570

(86)(22)【出願日】2021-09-16

(65)【公表番号】

(43)【公表日】2023-11-10

(86)【国際出願番号】 US2021050601

(87)【国際公開番号】W WO2022086649

(87)【国際公開日】2022-04-28

【審査請求日】2023-07-03

(31)【優先権主張番号】17/076,807

(32)【優先日】2020-10-22

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】オルセン， クリストファー エス．

【審査官】河合 俊英

(56)【参考文献】

【文献】特開２０１０－１８６９０５（ＪＰ，Ａ）

【文献】特開２００９－１１７７９３（ＪＰ，Ａ）

【文献】特開２００７－０１９４６８（ＪＰ，Ａ）

【文献】特開平１０－０２５６２７（ＪＰ，Ａ）

【文献】特開２００２－０７６３４６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３１６

Ｈ０１Ｌ ２１／２０５

Ｈ０１Ｌ ２１／３１

(57)【特許請求の範囲】

【請求項1】

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスに使用されるリセスチャネルアレイトランジスタ（ＲＣＡＴ）、及びナノワイヤ電界効果トランジスタ（ＦＥＴ）などの半導体デバイスに、ゲート酸化物層として使用される酸化物層を形成するための方法であって、
結晶シリコン基板に形成された凹型形状のフィーチャの内面に酸化ケイ素を含む界面層を形成することと、
前記界面層上にアモルファスシリコン層をコンフォーマルに堆積して形成することと、
形成された前記アモルファスシリコン層の一部分であって、前記フィーチャの底部部分のみを直接的かつ選択的に酸化して、アモルファスシリコンの酸化物層を形成する、直接酸化プロセスを実施することと、
形成された前記アモルファスシリコン層の残りの酸化されていない側壁部分であって、前記フィーチャの前記底部部分以外の部分に形成された部分を酸化させてアモルファスシリコンの酸化物を形成する、熱酸化プロセスを実施することと
を含み、
前記フィーチャは、８：１と１０：１との間のアスペクト比を有する、方法。

【請求項2】

前記界面層が、２Åと１０Åとの間の厚さを有する、請求項１に記載の方法。

【請求項3】

前記アモルファスシリコン層を形成することが、原子層堆積（ＡＬＤ）プロセス又は化学気相堆積（ＣＶＤ）プロセスにおいて、前記フィーチャ内面をシリコン前駆体に曝露することを含む、請求項１に記載の方法。

【請求項4】

前記アモルファスシリコン層が、２０Åと３５Åとの間の厚さを有する、請求項１に記載の方法。

【請求項5】

前記直接酸化プロセスが、酸素プラズマイオンを、前記フィーチャの選択された底部部分に方向付けることを含む、請求項１に記載の方法。

【請求項6】

前記熱酸化プロセスが、前記フィーチャ内面を酸素ラジカルに曝露することを含む、請求項１に記載の方法。

【請求項7】

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスに使用されるリセスチャネルアレイトランジスタ（ＲＣＡＴ）、及びナノワイヤ電界効果トランジスタ（ＦＥＴ）などの半導体デバイスに、ゲート酸化物層として使用される酸化物層を形成するための方法であって、
結晶シリコン基板に形成された凹型形状のフィーチャの内面にアモルファスシリコン層をコンフォーマルに堆積して形成することと、
形成された前記アモルファスシリコン層の一部分であって、前記フィーチャの底部部分のみを直接的かつ選択的に酸化して、アモルファスシリコンの酸化物層を形成する、直接酸化プロセスを実施することと、
形成された前記アモルファスシリコン層を直接的に酸素ラジカルに曝露することにより、形成された前記アモルファスシリコン層の前記底部部分以外の部分に形成された残りの酸化されていない側壁部分を酸化させてアモルファスシリコンの酸化物を形成する、熱ラジカル酸化プロセスを実施することと
を含み、
前記フィーチャは、８：１と１０：１との間のアスペクト比を有する、方法。

【請求項8】

前記フィーチャの内面に界面層を形成すること
をさらに含み、前記界面層が、酸化ケイ素を含み、かつ、２Åと１０Åとの間の厚さを有する、請求項７に記載の方法。

【請求項9】

前記アモルファスシリコン層を形成することが、原子層堆積（ＡＬＤ）プロセス又は化学気相堆積（ＣＶＤ）プロセスにおいて、前記フィーチャの内面をシリコン前駆体に曝露することを含む、請求項７に記載の方法。

【請求項10】

前記アモルファスシリコン層が、２０Åと３５Åとの間の厚さを有する、請求項７に記載の方法。

【請求項11】

熱酸化プロセスが、前記フィーチャの内面を酸素ラジカルに曝露することを含む、請求項７に記載の方法。

【請求項12】

前記直接酸化プロセスが、酸素プラズマイオンを、前記フィーチャの内面の選択された底部部分に方向付けることを含む、請求項７に記載の方法。

【請求項13】

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスに使用されるリセスチャネルアレイトランジスタ（ＲＣＡＴ）、及びナノワイヤ電界効果トランジスタ（ＦＥＴ）などの半導体デバイスに、ゲート酸化物層として使用される酸化物層を形成するための方法であって、
シリコン基板に形成された凹型形状のフィーチャの内面にアモルファスシリコン層を、原子層堆積（ＡＬＤ）プロセス又は化学気相堆積（ＣＶＤ）プロセスにおいて前記シリコン基板フィーチャの内面をシリコン前駆体に曝露することによりコンフォーマルに堆積して形成することと、
形成された前記アモルファスシリコン層の一部分であって、前記フィーチャの底部部分のみを直接的かつ選択的に酸化して、アモルファスシリコンの酸化物層を形成する、直接酸化プロセスを実施することと、
形成された前記アモルファスシリコン層を直接的に酸素ラジカルに曝露することにより、形成された前記アモルファスシリコン層の前記底部部分以外の部分に形成された残りの酸化されていない側壁部分を酸化させてアモルファスシリコンの酸化物を形成する、熱酸化プロセスを実施して、前記シリコン基板上に酸化物層を形成することと
を含み、
前記フィーチャは、８：１と１０：１との間のアスペクト比を有する、方法。

【請求項14】

前記フィーチャの内面に前記アモルファスシリコン層を形成する前に、前記フィーチャの内面に界面層を形成すること
をさらに含む、請求項１３に記載の方法。

【請求項15】

前記界面層が、酸化ケイ素を含み、かつ、２Åと１０Åとの間の厚さを有する、請求項１４に記載の方法。

【請求項16】

前記アモルファスシリコン層が、２０Åと３５Åとの間の厚さを有する、請求項１３に記載の方法。

【請求項17】

前記熱酸化プロセスが、前記フィーチャの内面を酸素ラジカルに曝露することを含む、請求項１３に記載の方法。

【請求項18】

前記直接酸化プロセスが、酸素プラズマイオンを前記フィーチャの内面の選択された底部部分に方向付けることを含む、請求項１３に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

［０００１］本明細書に記載の実施形態は、概して半導体デバイスの製造に関し、より詳細には、高アスペクト比の半導体構造において高品質の薄い酸化物層を形成する方法に関する。

【0002】

関連技術の説明
［０００２］シリコン集積回路の生産は、チップ上のフィーチャの最小サイズを低減しながらデバイスの数を増やすために、製造プロセスに困難な要求が課されてきた。このような要求は、デバイスの信頼性を維持しながら、困難なトポロジー上に層を堆積させることを含む製造プロセスに及んでいる。例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスに使用されるリセスチャネルアレイトランジスタ（ＲＣＡＴ）は、１０：１以上のアスペクト比を有する場合があり、薄くて信頼性の高いゲート酸化物層を必要とする。

【0003】

［０００３］このような構造に酸化物層を形成する従来の方法は、２つの課題の一方又は両方を有している。１つ目の課題は、熱酸化成長のための高いケイ素消費量である。つまり、高アスペクト比の構造のために、酸化物層を薄く形成することができない。２つ目の課題は、堆積により形成された酸化物層の品質が低いことであり、内部に欠陥やトラップが含まれる可能性があり、よってデバイスの信頼性低下を招く。

【0004】

［０００４］したがって、薄い高品質の酸化物層を形成し、ケイ素の消費量と形成される酸化物層の欠陥とを最小限に抑えるための改良されたプロセスが必要とされている。

【発明の概要】

【0005】

［０００５］本開示の実施形態は、酸化物層を形成するための方法を提供する。この方法は、基板上に界面層を形成することと、界面層上にアモルファスシリコン層を形成することと、形成されたアモルファスシリコン層を選択的に酸化させる直接酸化プロセスを実施することと、形成されたアモルファスシリコン層を酸化させる熱酸化プロセスを実施することとを含む。

【0006】

［０００６］本開示の実施形態はまた、酸化物層を形成するための方法を提供する。この方法は、基板上にアモルファスシリコン層を形成することと、形成されたアモルファスシリコン層を酸化させる熱酸化プロセスを実施することとを含む。

【0007】

［０００７］本開示の実施形態は、さらに、酸化物層を形成するための方法を提供する。この方法は、シリコン基板上にアモルファスシリコン層を、原子層堆積（ＡＬＤ）プロセス又は化学気相堆積（ＣＶＤ）プロセスにおいてシリコン基板をシリコン前駆体に曝露することにより形成することと、形成されたアモルファスシリコン層を酸化させる熱酸化プロセスを実施して、シリコン基板上に酸化物層を形成することとを含む。

【図面の簡単な説明】

【0008】

［０００８］本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のさらに詳細な記載が、実施形態を参照することによって得ることができ、そのうちのいくつかが添付図面で例示される。しかしながら、本開示は他の等しく有効な実施形態も許容し得ることから、添付図面は、この開示の典型的な実施形態例示しているにすぎず、したがって本開示の範囲を限定すると見なすべきではないことに留意されたい。

【0009】

【図1】［０００９］一実施形態による基板処理システムの概略図である。

【図2】［００１０］一実施形態による基板処理システムの概略図である。

【図3】［００１１］一実施形態による半導体構造において酸化物層を形成する方法のプロセスフロー図である。

【図4A-B】［００１２］一実施形態によるリセスチャネルアレイトランジスタ（ＲＣＡＴ）構造の概略図である。

【図4C-D】一実施形態によるリセスチャネルアレイトランジスタ（ＲＣＡＴ）構造の概略図である。

【図4E】一実施形態によるリセスチャネルアレイトランジスタ（ＲＣＡＴ）構造の概略図である。

【0010】

［００１３］理解を容易にするために、可能な場合には、図面に共通する同一の要素を指し示すために同一の参照番号を使用した。一実施形態の要素及び特徴は、さらなる記述がなくとも、他の実施形態に有益に組み込まれ得ると考えられる。

【発明を実施するための形態】

【0011】

［００１４］本明細書の実施形態は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスに使用されるリセスチャネルアレイトランジスタ（ＲＣＡＴ）、及び薄いナノワイヤ電界効果トランジスタ（ＦＥＴ）などの半導体デバイスに高品質の薄い酸化物層を形成する方法を目的としている。このようなデバイスのゲート酸化物層として使用され得る薄い酸化物層は、まず基板上にアモルファスシリコンを堆積させ、次いで直接プラズマ酸化プロセス及び熱酸化プロセスによってアモルファスシリコンを酸化させることによって形成され得る。

【0012】

［００１５］酸化物層を形成するための本明細書に記載の方法は、ケイ素の消費を低減し、形成された酸化物層の品質を向上させ得る。また、本明細書に記載の方法は、酸化物層の厚さを選択的に調整する能力を提供する。例えば、基板の凹型形状フィーチャ内に形成される酸化物層は、プラズマイオンを凹型形状フィーチャの底部に方向づけることにより、凹型形状フィーチャの底部において厚くすることができる。

【0013】

［００１６］図１は、本明細書に記載の方法の態様を実施するために使用され得る基板処理システム１００を概略的に示している。基板処理システム１００は、カリフォルニア州サンタクララのアアプライドマテリアル社（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）から入手可能なデカップリングプラズマ酸化（ＤＰＯ：Ｄｅｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｏｘｉｄａｔｉｏｎ）リアクタであってもよい。

【0014】

［００１７］基板処理システム１００は、円筒形の側壁１０４と、ドーム形状（図１に示す）、平坦、又は他の形状寸法であってよい天井１０６とを有するチャンバ１０２を含む。基板処理システム１００は、パルス波又は連続波（ＣＷ）ＲＦ発電装置によって駆動される誘導結合プラズマ（ＩＣＰ）源電力アプリケータを介して、低イオンエネルギープラズマを提供し得る。誘導結合プラズマ源電力アプリケータは、天井１０６の上に配置された、インピーダンス整合ネットワーク１１０を通してＲＦ発電装置１１２を含むＲＦ電源に結合されたコイルアンテナ１０８と、選択されたデューティサイクルを有するパルス信号によって制御される、ＲＦ発電装置１１２の出力にあるゲート１１４とを含んでいる。遠隔ＲＦ又はマイクロ波プラズマ源といった他の低イオンエネルギー生成プラズマ源電力アプリケータも同様に利用され得ることが企図される。代替的に、発電装置は、パルスＤＣ発電機とすることもできる。基板処理システム１００は、トランス結合プラズマ（ＴＣＰ）源又はマイクロ波プラズマ源を含み得る。

【0015】

［００１８］基板処理システム１００は、基板Ｗ、例えば２００ｍｍ又は３００ｍｍの半導体ウエハなどを保持するための、基板支持ペデスタル１１６、例えば静電チャック又は他の適切な基板支持体をさらに含んでいる。基板支持ペデスタル１１６は、典型的には、基板支持ペデスタル１１６の頂面の下にヒータ１１８などの加熱装置を含む。ヒータ１１８は、図１に示されるように、半径方向内側及び外側の加熱要素１１８Ａ、１１８Ｂを有するデュアルラジアルゾーンヒータといった、単一又は複数のゾーンヒータであってよい。

【0016】

［００１９］基板処理システム１００は、チャンバ１０２の内部に結合されたガス注入システム１２０及び真空ポンプ１２２をさらに含んでいる。ガス注入システム１２０は、１つ又は複数のプロセスガス源、例えば、Ｏ_２、Ｎ_２Ｏ、ＮＯ、ＮＯ_２、Ｈ_２Ｏ、Ｈ_２、及びＨ_２Ｏ_２を含む酸化性ガスを供給するための酸化性ガス容器１２４、水素などの還元ガスを供給するための還元ガス容器１２６、又は特定の用途、例えば、Ｈｅ、Ａｒ、若しくはＮ_２といった窒化ガスに必要とされる他のプロセスガス源に供給される。ガス源（例えば、酸化性ガス容器１２４、還元ガス容器１２６、及びエッチングガス容器１２８など）にそれぞれ結合された流量制御バルブ１３０、１３２、及び１３４は、処理中にプロセスガス又はプロセス混合ガスをチャンバ１０２の内部に選択的に提供するために利用され得る。不活性ガス（ヘリウム、又はアルゴンなど）、又はガス状混合物などといった追加のガスを提供するための他のガス源（図示せず）も提供されてよい。チャンバ圧力は、真空ポンプ１２２のスロットルバルブ１３６によって制御され得る。

【0017】

［００２０］ゲート１１４に出力されるパルスＲＦ電力のデューティサイクルは、その出力がゲート１１４に結合されるパルス発生器１３８のデューティサイクルを制御することによって制御され得る。プラズマは、コイルアンテナ１０８によって囲まれた天井１０６下の体積に対応するイオン発生領域１４０において生成される。プラズマは、基板Ｗから離れたチャンバ１０２の上部領域に形成されるので、準遠隔プラズマと呼ばれる（例えば、プラズマは、遠隔プラズマ形成の利点を有するが、基板Ｗと同じ処理チャンバ１０２内で形成される）。

【0018】

［００２１］動作において、基板処理システム１００は、本発明の実施形態に従って酸化プロセスを実行するために利用され得る。プラズマは、天井１０６の上に配置されたコイルアンテナ１０８からのＲＦエネルギーの誘導結合を介してチャンバ１０２のイオン発生領域１４０に形成され、低いイオンエネルギー（例えば、パルスプラズマについては約５ｅＶ未満、ＣＷプラズマについては２５ｅＶ未満）を提供する。

【0019】

［００２２］いくつかの実施形態では、約２５から５０００ワットの電力が、プラズマを形成するために適した周波数（例えば、ＭＨｚ又はＧＨｚ単位の範囲、又は約１３．５６ＭＨｚ以上）でコイルアンテナ１０８に提供され得る。電力は、約２パーセントと７０パーセントとの間のデューティサイクルで、連続波モード又はパルスモードで提供され得る。

【0020】

［００２３］例えば、いくつかの実施形態では、プラズマは、連続する「オン」時間の間に生成され、プラズマのイオンエネルギーは、連続する「オフ」間隔の間に減衰することが許容され得る。「オフ」間隔は、連続する「オン」間隔を分離し、「オン」間隔及び「オフ」間隔が、制御可能なデューティサイクルを規定する。デューティサイクルは、基板の表面での運動イオンエネルギーを、所定の閾値エネルギー未満に制限する。いくつかの実施形態では、所定の閾値エネルギーは、約５ｅＶ以下である。

【0021】

［００２４］例えば、パルスＲＦ電力の「オン」時間の間にプラズマエネルギーは増加し、「オフ」時間の間に減少する。短い「オン」時間の間、プラズマは、コイルアンテナ１０８によって囲まれた体積に概ね対応するイオン発生領域１４０で生成される。イオン発生領域１４０は、基板Ｗの上方で有意な距離ＬＤだけ高くされている。「オン」時間の間に天井１０６近傍のイオン発生領域１４０で発生したプラズマは、「オフ」時間の間に基板Ｗに向かって平均速度ＶＤでドリフトする。各「オフ」時間の間に、最も速い電子がチャンバ壁に拡散し、プラズマが冷却される。最もエネルギーの高い電子は、プラズマイオンのドリフト速度ＶＤよりもはるかに高い速度でチャンバ壁に拡散する。したがって、「オフ」時間の間、プラズマイオンのエネルギーは、イオンが基板Ｗに到達する前に大幅に減少する。次の「オン」時間の間に、さらに多くのプラズマがイオン発生領域１４０に生成され、サイクル全体が繰り返される。結果として、基板Ｗに到達するプラズマイオンのエネルギーは大幅に低減される。より低いチャンバ圧力、すなわち１０ｍＴ付近及びそれ以下の領域では、パルスＲＦの場合のプラズマエネルギーは、連続ＲＦの場合よりも大きく低減される。

【0022】

［００２５］パルスＲＦ電力波形の「オフ」時間及びイオン発生領域１４０と基板Ｗとの間の距離ＬＤはいずれも、イオン発生領域１４０に発生したプラズマが、基板Ｗに到達したときにイオン衝突損傷又は欠陥をほとんど又はまったく生じないように、そのエネルギーの十分な量を失うのに十分でなければならない。特に、「オフ」時間は、約２ｋＨｚと３０ｋＨｚとの間、又は約１０ｋＨｚのパルス周波数、及び約５％と２０％との間の「オン」デューティサイクルによって規定される。したがって、いくつかの実施形態では、「オン」間隔は、約５マイクロ秒と約５０マイクロ秒との間、又は約２０マイクロ秒間持続し、「オフ」間隔は、約５０マイクロ秒と約９５マイクロ秒との間、又は約８０マイクロ秒間持続し得る。「オフ」時間は、イオンがより遠くに移動することができ、偏向することができないように、ウエハフィーチャにおける電荷種の放電及び中性化を可能にするために重要である。

【0023】

［００２６］発生するプラズマは、低圧のプロセスで形成することができ、汚染に起因する欠陥の可能性を低下させる。例えば、いくつかの実施形態では、チャンバ１０２は、約２ｍＴｏｒｒと約５００ｍＴｏｒｒとの間の圧力に維持され得る。さらに、約１０ｍＴｏｒｒ未満のこのような低いチャンバ圧力で予想され得るクリッピングなどのイオン衝突誘発欠陥は、準遠隔プラズマ源を使用することにより、及び任意で上記のようにプラズマ源電力をパルス状することにより、制限又は防止され得る。

【0024】

［００２７］基板は、室温（約２２℃）近傍、又は約２０～７５０℃の間の温度、又は約７００℃未満、又は約６００℃未満の温度に維持することができる。いくつかの実施形態では、遠隔プラズマ酸化プロセスにおける約８００℃未満といったより高い温度も同様に利用され得る。

【0025】

［００２８］図２は、本明細書に記載の方法の態様を実施するために使用され得る基板処理システム２００を概略的に示している。基板処理システム２００は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＲＴＰ ＣＥＮＴＵＲＡ（登録商標）などの急速熱処理（ＲＴＰ）装置であってよいが、これに限定されない。カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＥＰＩ ＣＥＮＴＵＲＡ（登録商標）などの他の種類の熱リアクタをＲＴＰ装置に代えてもよい。カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能な遠隔プラズマ酸化（ＲＰＯ）リアクタを含む他の適切なプラズマリアクタも利用され得る。

【0026】

［００２９］基板処理システム２００は、熱処理チャンバ２０２と、熱処理チャンバ２０２に結合し、熱処理チャンバ２０２の処理領域２０６にプラズマのラジカルを遠隔で提供するために使用される前駆体活性化装置２０４とを含んでいる。前駆体活性化装置２０４は、例えば、無視できるイオンを含む高ラジカルリッチ混合物を作るガスにエネルギーを適用することによって、活性化プラズマ混合ガスを提供するために使用することもできる。処理領域２０６は、１つ又は複数の側壁２０８（例えば、４つの側壁）と基部２１０とによって取り囲まれている。側壁２０８の上部は、窓アセンブリ２１２に（例えば、「Ｏ」リングを使用して）シールされ得る。放射エネルギーアセンブリ２１２は、窓アセンブリ２１２の上に配置され、同窓アセンブリに結合されている。放射エネルギーアセンブリ２１４は、タングステンハロゲンランプであってよい複数のランプ２１６を有し、これらランプの各々はレセプタクル２１８に取り付けられて、処理領域２０６内へと電磁放射を放出するよう配置されている。図２の窓アセンブリ２１２は複数の光パイプ２２０を有するが、窓アセンブリ２１２は、光パイプを有さない平坦な中実の窓を有するだけでもよい。窓アセンブリ２１２は、外壁２２２（例えば、円筒形の外壁）を有し、この外壁は、窓アセンブリ２１２をその周囲の周りで取り囲むリムを形成する。窓アセンブリ２１２は、複数の光パイプ２２０の第１の端部を覆う第１の窓２２４と、第１の端部とは反対側にある複数の光パイプ２２０の第２の端部を覆う第２の窓２２６も有している。第１の窓２２４及び第２の窓２２６は、窓アセンブリ２１２の外壁２２２まで延びて同外壁１１６に係合し、複数の光パイプ２２０を含む窓アセンブリ２１２の内部を取り囲んでシールする。このような場合、光パイプが使用されるとき、外壁２２２を通る導管２２８を通して複数の光パイプ２２０のうちの１つに真空を適用することによって、複数の光パイプ２２０内に真空を生成することができる。真空が適用された光パイプのうちの１つは、残りの光パイプに流体的に接続されている。

【0027】

［００３０］基板Ｗは、処理領域２０６内の支持リング２３０によって、熱処理チャンバ２０２内に支持されている。支持リング２３０は、回転可能なシリンダ２３２上に取り付けられている。回転可能なシリンダ２３２を回転させることにより、処理中に支持リング２３０と基板Ｗとが回転させられる。熱処理チャンバ２０２の基部２１０は、処理中に基板Ｗの裏側へとエネルギーを反射するための反射面２３４を有する。代替的に、別個のリフレクタ（図示せず）を、熱処理チャンバ２０２の基部２１０と支持リング２３０との間に配置することができる。熱処理チャンバ２０２は、基板Ｗの温度を検出するために熱処理チャンバ２０２の基部２１０を通して配置された複数の温度プローブ２３６を含むことができる。温度プローブ２３６はまた、上述のように別個のリフレクタが使用される場合、基板Ｗから到来する電磁放射線に光学的にアクセスするために別個の反射板を通して配置される。

【0028】

［００３１］回転可能なシリンダ２３２は、磁気ロータ２３８によって支持されており、磁気ロータは、両部材が熱処理チャンバ２０２に設置されたときに回転可能なシリンダ２３２が載る棚部２４０を有する円筒形部材である。磁気ロータ２３８は、棚部２４０の下方の磁石領域２４２内に複数の磁石を有する。磁気ロータ２３８は、基部２１０に沿った熱処理チャンバ２０２の外周領域に位置する環状ウェル２４４内に配置されている。カバー２４６は、基部２１０の外周部に載置され、環状ウェル２４４の上方で、回転可能なシリンダ２３２及び支持リング２３０に向かって延びており、カバー２４６と、回転可能なシリンダ２３２及び／又は支持リング２３０との間に公差ギャップを残している。カバー２４６は通常、処理領域２０６内の処理条件に曝露されることから磁気ロータ２３８を保護する。

【0029】

［００３２］磁気ロータ２３８は、基部２１０の周りに配置された磁気ステータ２４８からの磁気エネルギーによって回転させられる。磁気ステータ２４８は、複数の電磁石２５０を有し、これら電磁石は、基板Ｗの処理中に、回転パターンに従って給電され、磁気ロータ２３８を回転させるための磁気エネルギーを供給する回転磁界を形成する。磁気ステータ２４８は、支持体２５４によって線形アクチュエータ２５２に結合されている。線形アクチュエータ２５２を動作させると、磁気ステータ２４８が熱処理チャンバ２０２の軸２５６に沿って移動し、磁気ロータ２３８、回転可能なシリンダ２３２、支持リング２３０、及び基板Ｗを軸２５６に沿って移動させる。

【0030】

［００３３］処理ガスは、チャンバ入口２５８を通して熱処理チャンバ２０２に提供され、図面の外側へと、通常チャンバ入口２５８及び支持リング２３０と同じ平面に沿って配向されたチャンバ出口を通して排出される（図２には示さない）。基板は、図２では後方に示される、側壁２０８に形成されたアクセスポート２６０を通して熱処理チャンバ２０２に出入りする。

【0031】

［００３４］前駆体活性化装置２０４は、イオン、ラジカル、及び電子のプラズマ２６６が形成され得る内部空間２６４を囲む本体２６２を有する。石英又はサファイアで作製されたライナ２６８が、プラズマによるケミカルアタックから本体２６２を保護している。内部空間２６４には、好ましくは、荷電粒子、例えばイオンを誘引し得る電位勾配がまったく存在しない。ガス入口２７０は、本体２６２の第２の端部２７６に位置するガス出口２７４とは反対側の、本体２６２の第１の端部２７２に配置されている。前駆体活性化装置２０４が熱処理チャンバ２０２に結合されると、ガス出口２７４は、内部空間２６４内に生成されたプラズマ２６６のラジカルが熱処理チャンバ２０２の処理領域２０６に供給されるように、チャンバ入口２５８への送達ライン２７８を通して熱処理チャンバ２０２と流体連結する。ガス出口２７４は、ガス入口２７０よりも大きな直径を有し、励起されたラジカルが目標流量で効率良く放出されることを可能とし、ラジカルとライナ２６８との間の接触を最小化する。目標とされる場合、別個のオリフィスを、ガス出口２７４のライナ２６８の範囲内に挿入ことが可能であり、ガス出口２７４における内部空間２６４の内側寸法が低減される。ガス出口２７４（又は使用される場合にはオリフィス）の直径は、処理領域２０６と前駆体活性化装置２０４との間に圧力差を提供するよう選択することが可能である。圧力差は、熱処理チャンバ２０２に流入するイオン、ラジカル、及び分子の組成が、熱処理チャンバ２０２内で実施されるプロセスに適したものとなるように選択され得る。

【0032】

プラズマ処理のためのガスを供給するために、第１のガス源２８０は、四方弁２８２の第１の入力と、第１のガス源２８０から放出されるガスの流量を制御するために使用される弁２８４とを介して、ガス入口２７０に結合されている。四方弁２８２の第２の入力は、第２のガス源２８６に接続され得る。四方弁の第３の入力は、第３のガス源２８８に接続され得る。第１のガス源２８０、第２のガス源２８６、及び第３のガス源２８８の各々は、窒素含有ガス、酸素含有ガス、ケイ素含有ガス、水素含有ガス、又はアルゴン若しくはヘリウムといったプラズマ形成ガスのうちの１つ又は複数であり得るか、又はこれらを含み得る。流量コントローラ２９０は四方弁２８２に接続され、どのプロセスが実行されるかに応じて、弁をその異なるポジションの間で切り替える。流量コントローラ２９０は、四方弁２８２の切り換えも制御する。

【0033】

［００３６］いくつかの実施形態では、第２の水素ガス源（図示せず）が、熱処理チャンバ２０２に流体結合される。第２の水素ガス源は、処理領域２０６に水素ガスを送達し、水素ガスは、前駆体活性化装置２０４から処理領域２０６へ送達される、酸素及びアルゴンを含む遠隔プラズマによって活性化される。高いパーセンテージの水素ガスが目標とされるいくつかの実施形態では、水素ガスは、第３のガス源２８８及び第２の水素ガス源の両方を通して処理領域２０６に供給され得る。

【0034】

［００３７］いくつかの実装形態では、第２のアルゴンガス源（図示せず）が、熱処理チャンバ２０２に結合される。第２の水素ガス源は、処理領域２０６にアルゴンガスを送達し、アルゴンガスは、前駆体活性化装置２０４から処理領域２０６へ送達される遠隔プラズマによって活性化される。高いパーセンテージのアルゴンガスが目標とされるいくつかの実施形態では、アルゴンガスは、第２のガス源２８６及び第２のアルゴンガス源の両方を通して処理領域２０６に供給され得る。

【0035】

［００３８］図３は、半導体構造、例えば、本開示の１つ又は複数の実装態様による、図４Ａに示されるリセスチャネルアレイトランジスタ（ＲＣＡＴ）構造４００又はＲＣＡＴ構造４００の任意のサブセットにおいて、酸化物層を形成する方法３００のプロセスフロー図である。図４Ｂ、４Ｃ、４Ｄ、及び４Ｅは、方法３００の種々の段階に対応するＲＣＡＴ構造４００の一部分の断面図である。ＲＣＡＴ構造４００は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスで使用され得る。加えて、方法３００は、異なる構成を有するＲＣＡＴ構造、又は高品質の薄い酸化物層を必要とするナノワイヤなどの他の半導体デバイスを形成するために使用され得る。さらに、図３に示される動作は、同時に及び／又は図３に示される順序とは異なる順序で実施され得ることも理解すべきである。

【0036】

［００３９］ＲＣＡＴ構造４００は、分離層パターン４０４が形成されている基板４０２を含み得る。いくつかの実装態様では、基板４０２は、実質的に平坦な表面、不均一な表面、又は構造が形成されている実質的に平坦な表面を有し得る。基板４０２は、結晶シリコン（例えば、Ｓｉ＜１００＞又はＳｉ＜１１１＞）、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコンウエハ、及びパターニングされた又はパターニングされていないウエハのシリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、又はサファイアなどの材料であり得る。基板４０２は、直径２００ｍｍ又は３００ｍｍのウエハ及び矩形又は方形のパネルといった、種々の形状及び寸法を有し得る。特に断りのない限り、本明細書に記載の実装態様及び実施例は、３００ｍｍの直径を有する基板に言及している。いくつかの実装態様では、基板４０２は、結晶シリコン基板（例えば、単結晶シリコン又は多結晶シリコン）であり得る。

【0037】

［００４０］分離層パターン４０４は、基板４０２の活性領域４０２Ａを画定する。分離層パターン４０４は、シャロートレンチアイソレーションプロセスによって形成され得る。活性領域４０２ａの上面には、１つ又は複数のトレンチ４０６が形成される。トレンチ４０６は、約１５ｎｍと６０ｎｍとの間の幅、約２００ｎｍと約４００ｎｍとの間の深さ、したがって約８：１と約１０：１との間のアスペクト比を有し得る。

【0038】

［００４１］基板４０２の上面及びトレンチ４０６の内面には、ゲート酸化物層４０８が形成される。ゲート酸化物層４０８上には、ゲート電極４１０が形成される。ゲート電極４１０の両側には、不純物イオン注入プロセスによりソース／ドレイン領域４１２が形成され得る。ソース／ドレイン領域４１２は、ゲート酸化物層４０８によってゲート電極４１０から電気的に分離される。

【0039】

［００４２］基板４０２中のケイ素を酸化ケイ素に変換する熱酸化プロセスによってゲート酸化物層４０８を形成する従来の方法では、トレンチ４０６の底部４０６Ａでの酸化反応がストレス起因して縮小し、これにより、トレンチ４０６の底部４０６Ａ上のゲート酸化物層４０８の厚さが、トレンチ４０６の側壁４０６Ｂ上のゲート酸化物層４０８の厚さより小さくなり得る。したがって、トレンチ４０６の底部４０６Ａを通るリーク電流が増加し得る。ゲート酸化物層４０８のこのような薄化（「幾何学的薄化」と呼ばれる）は、プラズマイオンがトレンチ４０６の底部４０６Ａに方向付けられ、それによって酸化剤の流入を増加させる直接プラズマ酸化プロセスによって克服され得る。

【0040】

［００４３］さらに、熱酸化プロセス及び直接プラズマ酸化プロセスによって形成されたゲート酸化物層４０８は、約４ｎｍと約８ｎｍとの間、例えば約６ｎｍの厚さを有することができ（すなわち、トレンチ４０６の幅が約１２ｎｍ減少する）、直接トンネルゲートリークのために約４ｎｍより薄く形成され得ない。加えて、トレンチ４０６のエッジでケイ素の一部が失われることがあり、それにより、ＲＣＡＴ構造４００に望ましくない接点が形成され、デバイスの信頼性が低下し得る。高アスペクト比及び高デバイス密度を有するより小さなサイズのフィーチャ、例えば最近の１４／１０／７ｎｍノードでは、リーク電流を回避するために、約６ｎｍと約７ｎｍとの間の幅を有するより薄いゲート酸化物層４０８が必要とされる。

【0041】

［００４４］ケイ素含有前駆体及び酸素含有前駆体を気相で使用するＡＬＤ又はＣＶＤプロセスによって酸化ケイ素を堆積させることによりゲート酸化物層４０８を形成する別の従来の方法では、ゲート酸化物層４０８の厚さは、約３０Åと約６０Åとの間、例えば約４０Åに低減することができる。さらに、ＡＬＤ又はＣＶＤプロセスの材料のコンフォーマル堆積の能力に起因して、トレンチ４０６の底部４０６Ａにおけるゲート酸化物層４０８の幾何学的薄化が生じない場合がある。しかしながら、堆積された酸化ケイ素は、（ＡＬＤ又はＣＶＤプロセスによって形成された酸化ケイ素の四面体結晶構造の中断に起因する）化学量論的欠陥及び構造的欠陥、基板４０２との界面から約１０Åと約１５Åとの間の距離における境界トラップ、並びに界面における（例えば、界面から約５Å以内の）界面トラップを含み、ＲＣＡＴ構造４００のデバイス信頼性を低下させるに至る可能性がある。堆積された酸化ケイ素は、堆積された酸化ケイ素の欠陥を低減するために、直接プラズマ酸化プロセス及び／又はポストアニーリングプロセスによって処理され得る。しかしながら、この処理は、堆積された酸化ケイ素の頂面から約１０Åと約３０Åとの間の深さにのみ有効であり、したがってデバイス信頼性が大きく改善されないない場合がある。

【0042】

［００４５］本明細書に記載の実施形態では、ゲート酸化物層４０８は、まず基板４０２上にアモルファスシリコン層を堆積させ、次いで堆積されたアモルファスシリコンを直接プラズマ酸化プロセス及び熱酸化プロセスによって酸化することにより形成される。本明細書に記載の方法３００は、熱酸化成長のための犠牲Ｓｉ源を提供し、隣り合うデバイス間の平均距離を増加させるアモルファスシリコンの堆積を含む。したがって、ゲート酸化物層４０８を形成するためのケイ素の消費量が低減され得る。さらに、方法３００は、酸化ケイ素の堆積を含まず、したがって、形成されたゲート酸化物層４０８は欠陥及びトラップを含まない。

【0043】

［００４６］方法３００は、ブロック３１０において、図４Ｂに示されるように、トレンチ４０６を充填するか、又は少なくとも部分的に充填するために、基板４０２の露出表面上に界面層４１４を形成することによって開始される。界面層４１４は、熱酸化成長による酸化ケイ素の１つ又は複数の単層に対応する、約２Åと約１０Åとの間、例えば約５Åの厚さを有する酸化ケイ素（ＳｉＯ_２）で形成され得る。界面層４１４は、堆積されたケイ素が方法３００の後続のステップで結晶化することを防止することができ、したがってアモルファスシリコンが形成され得る。

【0044】

［００４７］ブロック３２０では、アモルファスシリコン、例えば水素化アモルファスシリコン（ａ－Ｓｉ：Ｈ）が、上に界面層４１４が形成された基板４０１がシリコン前駆体に曝露されるＡＬＤプロセス又はＣＶＤプロセスによって界面層４１４上にコンフォーマルに堆積される。図４Ｃに示されるように、アモルファスシリコン層４１６が、界面層４１４上にコンフォーマルに形成される。ＡＬＤプロセス又はＣＶＤプロセスの性質に起因して、アモルファスシリコン層４１６は、トレンチ４０６の側壁４０６Ｂ上の厚さと実質的に同じである底部４０６Ａの厚さを有する。アモルファスシリコン層４１６の厚さは、約２０Åと約３５Åとの間であり得る。

【0045】

［００４８］適切なシリコン前駆体は、ポリシラン（ＳｉｘＨｙ）を含むがそれに限定されない。例えば、ポリシランは、ジシラン（Ｓｉ_２Ｈ_６）、トリシラン（Ｓｉ_３Ｈ_８）、テトラシラン（Ｓｉ_４Ｈ_１０）、イソテトラシラン、ネオペンタシラン（Ｓｉ_５Ｈ_１２）、シクロペンタシラン（Ｓｉ_５Ｈ_１０）、ヘキサシラン（Ｃ_６Ｈ_１４）、シクロヘキサシラン（Ｓｉ_６Ｈ_１２）、若しくは一般にｘ＝２以上であるＳｉ_ｘＨ_ｙ、及びこれらの組み合わせを含む。

【0046】

［００４９］ブロック３３０では、アモルファスシリコン層４１６が、処理システム、例えば図１に示される基板処理システム１００において、直接プラズマ酸化プロセスによって酸化され、トレンチ４０６の底部４０６Ａに厚い第１の酸化物層４１８を形成する。直接プラズマ酸化プロセスでは、酸素プラズマイオンがトレンチ４０６の底部４０６Ａに方向付けられ、それにより、図４Ｄに示されるように、アモルファスシリコン層４１６の酸化が、トレンチ４０６の底部４０６Ａに対して優先的に起こる。いくつかの実施形態では、直接プラズマ酸化プロセスは、酸素（Ｏ_２）、一酸化窒素（ＮＯ）、又は亜酸化窒素（Ｎ_２Ｏ）などを含む酸化剤を使用してもよい。これらは、単独で又は組み合わせて使用することができる。さらに、直接プラズマ酸化プロセスは、中でもヘリウム（Ｈｅ）、アルゴン（Ａｒ）、及び／又はキセノン（Ｘｅ）を含むプラズマを生成するための原料ガスを使用してもよい。これらは、単独で又は組み合わせて使用することができる。いくつかの実施形態では、直接プラズマ酸化プロセスは、酸化されたケイ素の高い品質を保証するために、約４００℃を超える温度での酸化反応を可能にし得る。いくつかの実施形態では、酸素プラズマイオンは、基板４０２の選択された部分の第１の酸化物層４１８を選択的に厚くするために、基板４０２の別の選択された部分に方向づけられてもよい。

【0047】

［００５０］いくつかの実施形態では、直接プラズマ酸化プロセスは、約５ｍＴｏｒｒと約１００ｍＴｏｒｒとの間の圧力下で実施され得る。圧力は、トレンチ４０６に導入される酸化剤の流入を制御し得る。特に、トレンチ４０６の底部４０６ａ上に導入される酸化剤の流入は、直接プラズマ酸化プロセスにおいて圧力降下に比例して減少し得る。トレンチ４０６の底部４０６ａ上への酸化剤の流入は、直接プラズマ酸化プロセスの間にバイアスをかけることによっても制御され得る。したがって、トレンチ４０６の底部４０６ａにおける第１の酸化物層４１８の厚さは、所望されるように制御及び調整され得る。

【0048】

［００５１］いくつかの実施形態では、第１の酸化物層４１８は、トレンチ４０６の底部４０６Ａで約２ｎｍと約６ｎｍとの間、例えば約４ｎｍの深さ、及びトレンチ４０６の側壁４０６Ｂ上で約１ｎｍと約３ｎｍとの間の深さまで、アモルファスシリコン層４１６を消費する。

【0049】

［００５２］ブロック３４０では、トレンチ４０６の側壁４０６Ｂ上のアモルファスシリコン層４１６の残部４１６Ａは、処理システム、例えば基板処理システム２００内で熱酸化プロセスによって酸化される。熱酸化プロセスは、１０Ｔｏｒｒの低圧Ｈ_２＋Ｏ_２燃焼プロセス又はプラズマ源、例えば、基板処理システム２００の前駆体活性化装置２０４などの遠隔プラズマ源を用いた熱ラジカル酸化を使用して実施され、酸素ラジカル（Ｏ＊）を提供することができる。熱酸化プロセスでは、アモルファスシリコン層４１６の酸化はトレンチ４０６の側壁４０６Ｂに対して優先的に起こり、したがって、ブロック３４０における直接プラズマ酸化プロセスとブロック３５０における熱酸化プロセスとの組み合わせにより、トレンチ４０６の側壁４０６Ｂ上の厚さと同じである底部４０６Ａ上の厚さを有するゲート酸化物層４０８が形成される。

【0050】

［００５３］いくつかの実施形態では、熱処理プロセスは、直接プラズマ酸化プロセスの温度よりも高い温度で実施され得る。例えば、熱処理プロセスは、約７００℃と約１０５０℃との間の温度で実施され得る。

【0051】

［００５４］本明細書に記載の実施形態では、トレンチ４０６（すなわち、凹形状）を有するＲＣＡＴ構造４００が、高品質の薄い酸化物層を形成するための方法３００から恩恵を受け得る例示的構造として使用される。また、方法３００は、薄いナノワイヤ電界効果トランジスタ（ＦＥＴ）などの凸形状のフィーチャ（例えば、突起）又は平坦なフィーチャを有する構造において、高品質の薄い酸化物層を形成するために使用され得る。このような場合、酸化物層の幾何学的薄化は起こらない可能性があり、したがってブロック３３０における直接プラズマ酸化プロセスなしで、高品質の薄い酸化物層が形成され得る。

【0052】

［００５５］本明細書に記載の実施形態では、半導体デバイス、例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスに使用されるリセスチャネルアレイトランジスタ（ＲＣＡＴ）、及び薄いナノワイヤの電界効果トランジスタ（ＦＥＴ）に高品質の薄い酸化物層を形成する方法が提供される。本明細書に記載の方法では、まず基板上にアモルファスシリコンを堆積させ、次いで直接プラズマ酸化プロセス及び熱酸化プロセスによってアモルファスシリコンを酸化させることにより、薄い酸化物層を形成することができる。酸化物層を形成するための本明細書に記載の方法は、ケイ素の消費を低減し、形成された酸化物層の品質を向上させることができる。また、本明細書に記載の方法は、基板の選択された部分における酸化物層の厚さを調整する能力を提供する。

【0053】

［００５６］以上の記述は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及びさらなる実施形態を考案することができ、本開示の範囲は特許請求の範囲によって決定される。

【図1】

【図2】

【図3】

【図4A-B】

【図4C-D】

【図4E】