IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社東芝の特許一覧 ▶ 独立行政法人産業技術総合研究所の特許一覧

特許7565542半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-03
(45)【発行日】2024-10-11
(54)【発明の名称】半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
(51)【国際特許分類】
   H01L 29/78 20060101AFI20241004BHJP
   H01L 29/12 20060101ALI20241004BHJP
   H01L 29/872 20060101ALI20241004BHJP
   H01L 21/336 20060101ALI20241004BHJP
   H01L 29/06 20060101ALI20241004BHJP
   H01L 21/8234 20060101ALI20241004BHJP
   H01L 27/06 20060101ALI20241004BHJP
   H01L 27/088 20060101ALI20241004BHJP
   H01L 29/47 20060101ALI20241004BHJP
   H01L 29/417 20060101ALI20241004BHJP
【FI】
H01L29/78 652M
H01L29/78 652T
H01L29/78 652H
H01L29/78 652J
H01L29/78 653A
H01L29/86 301D
H01L29/86 301F
H01L29/78 652F
H01L29/78 657D
H01L29/78 652D
H01L29/78 658A
H01L29/78 652G
H01L29/06 301D
H01L29/06 301V
H01L29/78 652B
H01L27/06 102A
H01L27/088 E
H01L29/48 F
H01L29/50 M
H01L29/48 D
【請求項の数】 20
(21)【出願番号】P 2021062603
(22)【出願日】2021-04-01
(65)【公開番号】P2022016286
(43)【公開日】2022-01-21
【審査請求日】2023-12-13
(31)【優先権主張番号】P 2020118756
(32)【優先日】2020-07-09
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】301021533
【氏名又は名称】国立研究開発法人産業技術総合研究所
(74)【代理人】
【識別番号】100119035
【弁理士】
【氏名又は名称】池上 徹真
(74)【代理人】
【識別番号】100141036
【弁理士】
【氏名又は名称】須藤 章
(74)【代理人】
【識別番号】100178984
【弁理士】
【氏名又は名称】高下 雅弘
(72)【発明者】
【氏名】田中 克久
(72)【発明者】
【氏名】飯島 良介
(72)【発明者】
【氏名】木本 真一
(72)【発明者】
【氏名】原田 信介
【審査官】杉山 芳弘
(56)【参考文献】
【文献】特開2019-216224(JP,A)
【文献】国際公開第2020/121371(WO,A1)
【文献】国際公開第2011/136272(WO,A1)
【文献】特開2018-014455(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 29/78
H01L 29/12
H01L 29/872
H01L 21/336
H01L 29/06
H01L 21/8234
H01L 29/47
H01L 29/417
(57)【特許請求の範囲】
【請求項1】
第1の方向及び前記第1の方向に直交する第2の方向に平行な第1の面と、前記第1の面に対向する第2の面と、を有する炭化珪素層であって、
前記第1の面の側に位置し、前記第1の方向に延びる第1のトレンチと、
前記第1の面の側に位置し、前記第1のトレンチに対して前記第2の方向に位置する第2のトレンチと、
前記第1の面の側に位置し、前記第1のトレンチに対して前記第2の方向に位置し、前記第2のトレンチに対して前記第1の方向に位置する第3のトレンチと、
n型の第1の炭化珪素領域と、
前記第1の炭化珪素領域と前記第1の面との間に位置するp型の第2の炭化珪素領域と、
前記第2の炭化珪素領域と前記第1の面との間に位置するn型の第3の炭化珪素領域と、
前記第1の炭化珪素領域と前記第2のトレンチとの間に位置するp型の第4の炭化珪素領域と、
前記第1の炭化珪素領域と前記第3のトレンチとの間に位置し、前記第4の炭化珪素領域との間に前記第1の炭化珪素領域を挟むp型の第5の炭化珪素領域と、
を含む炭化珪素層と、
前記第1のトレンチの中に位置するゲート電極と、
前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、
前記炭化珪素層の前記第1の面の側に位置し、第1の部分、第2の部分及び第3の部分を含み、前記第1の部分が前記第3の炭化珪素領域に接し、前記第2の部分が前記第4の炭化珪素領域と前記第5の炭化珪素領域との間の前記第1の炭化珪素領域に接し、前記第3の部分が前記第2のトレンチの中に位置する第1の電極と、
前記炭化珪素層の前記第2の面の側に位置する第2の電極と、
を備える半導体装置。
【請求項2】
前記第2の部分と前記第1の炭化珪素領域は前記第1の面で接する請求項1記載の半導体装置。
【請求項3】
前記炭化珪素層は、前記第2の部分と接する部分の前記第1の炭化珪素領域と、前記第3の炭化珪素領域との間に、前記第2の炭化珪素領域よりもp型不純物濃度が高いp型の第6の炭化珪素領域を含む請求項1又は請求項2記載の半導体装置。
【請求項4】
前記第1の炭化珪素領域は、第1の領域と、第2の領域を含み、
前記第2の領域は、前記第1の領域と前記第2の炭化珪素領域との間、前記第1のトレンチと前記第2のトレンチとの間、及び、前記第4の炭化珪素領域と前記第5の炭化珪素領域との間に位置し、
前記第2の領域のn型不純物濃度は、前記第1の領域のn型不純物濃度よりも高い請求項1ないし請求項3いずれか一項記載の半導体装置。
【請求項5】
前記第1の炭化珪素領域は、前記第2の領域と前記第2の部分との間に位置する第3の領域を含み、
前記第3の領域のn型不純物濃度は、前記第2の領域のn型不純物濃度よりも高い請求項4記載の半導体装置。
【請求項6】
前記第3の領域のn型不純物濃度は、前記第2の領域のn型不純物濃度の1.5倍以上である請求項5記載の半導体装置。
【請求項7】
前記第1の部分の化学組成と、前記第2の部分の化学組成は異なる請求項1ないし請求項6いずれか一項記載の半導体装置。
【請求項8】
前記第1の部分は、金属シリサイドを含む請求項1ないし請求項7いずれか一項記載の半導体装置。
【請求項9】
前記第2のトレンチの前記第1の方向の長さは、前記第2のトレンチの前記第2の方向の長さよりも長い請求項1ないし請求項8いずれか一項記載の半導体装置。
【請求項10】
前記第2のトレンチと前記第3のトレンチとの間の距離は、前記第2のトレンチの前記第2の方向の長さよりも長い請求項1ないし請求項9いずれか一項記載の半導体装置。
【請求項11】
前記炭化珪素層は、前記第1の炭化珪素領域と前記第1のトレンチとの間に位置するp型の第7の炭化珪素領域を含む請求項1ないし請求項10いずれか一項記載の半導体装置。
【請求項12】
第1の方向及び前記第1の方向に直交する第2の方向に平行な第1の面と、前記第1の面に対向する第2の面と、を有する炭化珪素層であって、
前記第1の面の側に位置し、前記第1の方向に延びるトレンチと、
n型の第1の炭化珪素領域と、
前記第1の炭化珪素領域と前記第1の面との間に位置するp型の第2の炭化珪素領域と、
前記第2の炭化珪素領域と前記第1の面との間に位置するn型の第3の炭化珪素領域と、
前記トレンチに対して前記第2の方向に位置し、前記トレンチとの間に前記第1の炭化珪素領域を挟み、前記トレンチよりも深いp型の第4の炭化珪素領域と、
前記第4の炭化珪素領域に対して前記第1の方向に位置し、前記第4の炭化珪素領域との間に前記第1の炭化珪素領域を挟み、前記トレンチよりも深いp型の第5の炭化珪素領域と、
を含む炭化珪素層と、
前記トレンチの中に位置するゲート電極と、
前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、
前記炭化珪素層の前記第1の面の側に位置し、第1の部分及び第2の部分を含み、前記第1の部分が前記第3の炭化珪素領域に接し、前記第2の部分が前記第4の炭化珪素領域と前記第5の炭化珪素領域との間の前記第1の炭化珪素領域に接する第1の電極と、
前記炭化珪素層の前記第2の面の側に位置する第2の電極と、
を備える半導体装置。
【請求項13】
前記第2の部分と前記第1の炭化珪素領域は前記第1の面で接する請求項12記載の半導体装置。
【請求項14】
前記炭化珪素層は、前記第2の部分と接する部分の前記第1の炭化珪素領域と、前記第3の炭化珪素領域との間に、前記第2の炭化珪素領域よりもp型不純物濃度が高いp型の第6の炭化珪素領域を含む請求項12又は請求項13記載の半導体装置。
【請求項15】
前記第1の炭化珪素領域は、第1の領域と、第2の領域を含み、
前記第2の領域は、前記第1の領域と前記第2の炭化珪素領域との間、前記トレンチと前記第4の炭化珪素領域との間、及び、前記第4の炭化珪素領域と前記第5の炭化珪素領域との間に位置し、
前記第2の領域のn型不純物濃度は、前記第1の領域のn型不純物濃度よりも高い請求項12ないし請求項14いずれか一項記載の半導体装置。
【請求項16】
前記第1の炭化珪素領域は、前記第2の領域と前記第2の部分との間に位置する第3の領域を含み、
前記第3の領域のn型不純物濃度は、前記第2の領域のn型不純物濃度よりも高い請求項15記載の半導体装置。
【請求項17】
請求項1ないし請求項16いずれか一項記載の半導体装置を備えるインバータ回路。
【請求項18】
請求項1ないし請求項16いずれか一項記載の半導体装置を備える駆動装置。
【請求項19】
請求項1ないし請求項16いずれか一項記載の半導体装置を備える車両。
【請求項20】
請求項1ないし請求項16いずれか一項記載の半導体装置を備える昇降機。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
【背景技術】
【0002】
次世代の半導体デバイス用の材料として炭化珪素(SiC)が期待されている。炭化珪素はシリコンと比較して、バンドギャップが約3倍、破壊電界強度が約10倍、熱伝導率が約3倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なMetal Oxide Semiconductor Field Effect Transistor(MOSFET)を実現することができる。
【0003】
炭化珪素を用いた縦型のMOSFETは、pn接合ダイオードを寄生内蔵ダイオードとして有する。例えば、MOSFETは誘導性負荷に接続されたスイッチング素子として用いられる。この場合、MOSFETのオフ動作時であっても、pn接合ダイオードを用いることで還流電流を流すことが可能となる。
【0004】
しかし、pn接合ダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長し、MOSFETのオン抵抗が増大するおそれがある。MOSFETのオン抵抗の増大は、MOSFETの信頼性の低下を招く。
【0005】
また、炭化珪素を用いたMOSFETのオン抵抗を低減する構造として、トレンチ内にゲート電極を設けるトレンチゲート型のMOSFETがある。トレンチゲート型のMOSFETは、単位面積当たりのチャネル密度が大きくなることでオン抵抗が低減される。
【0006】
しかし、トレンチゲート型のMOSFETでは、特にトレンチ底部のゲート絶縁層に構造上高い電界が印加される。このため、ゲート絶縁層の絶縁破壊耐性が低下するおそれがある。ゲート絶縁破壊耐性の低下は、MOSFETの信頼性の低下を招く。
【先行技術文献】
【特許文献】
【0007】
【文献】特許第5565461号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明が解決しようとする課題は、信頼性の向上が可能な半導体装置を提供することにある。
【課題を解決するための手段】
【0009】
実施形態の半導体装置は、第1の方向及び前記第1の方向に直交する第2の方向に平行な第1の面と、前記第1の面に対向する第2の面と、を有する炭化珪素層であって、前記第1の面の側に位置し、前記第1の方向に延びる第1のトレンチと、前記第1の面の側に位置し、前記第1のトレンチに対して前記第2の方向に位置する第2のトレンチと、前記第1の面の側に位置し、前記第1のトレンチに対して前記第2の方向に位置し、前記第2のトレンチに対して前記第1の方向に位置する第3のトレンチと、n型の第1の炭化珪素領域と、前記第1の炭化珪素領域と前記第1の面との間に位置するp型の第2の炭化珪素領域と、前記第2の炭化珪素領域と前記第1の面との間に位置するn型の第3の炭化珪素領域と、前記第1の炭化珪素領域と前記第2のトレンチとの間に位置するp型の第4の炭化珪素領域と、前記第1の炭化珪素領域と前記第3のトレンチとの間に位置し、前記第4の炭化珪素領域との間に前記第1の炭化珪素領域を挟むp型の第5の炭化珪素領域と、を含む炭化珪素層と、前記第1のトレンチの中に位置するゲート電極と、前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、前記炭化珪素層の前記第1の面の側に位置し、第1の部分、第2の部分及び第3の部分を含み、前記第1の部分が前記第3の炭化珪素領域に接し、前記第2の部分が前記第4の炭化珪素領域と前記第5の炭化珪素領域との間の前記第1の炭化珪素領域に接し、前記第3の部分が前記第2のトレンチの中に位置する第1の電極と、前記炭化珪素層の前記第2の面の側に位置する第2の電極と、を備える。
【図面の簡単な説明】
【0010】
図1】第1の実施形態の半導体装置の模式断面図。
図2】第1の実施形態の半導体装置の模式平面図。
図3】第1の実施形態の半導体装置の模式断面図。
図4】第1の実施形態の半導体装置の模式断面図。
図5】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図6】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図7】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図8】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図9】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図10】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図11】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図12】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図13】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図14】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図15】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図16】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図17】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図18】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図19】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図20】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図21】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図22】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図23】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図24】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図25】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図26】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図27】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図28】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図29】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図30】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図31】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図32】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図33】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図34】第1の実施形態の半導体装置の製造方法の一例を示す模式断面図。
図35】第1の実施形態の変形例の半導体装置の模式断面図。
図36】第2の実施形態の半導体装置の模式断面図。
図37】第2の実施形態の半導体装置の模式断面図。
図38】第2の実施形態の半導体装置の模式断面図。
図39】第3の実施形態の半導体装置の模式断面図。
図40】第3の実施形態の半導体装置の模式平面図。
図41】第3の実施形態の半導体装置の模式断面図。
図42】第3の実施形態の半導体装置の模式断面図。
図43】第4の実施形態の半導体装置の模式断面図。
図44】第4の実施形態の半導体装置の模式断面図。
図45】第4の実施形態の半導体装置の模式断面図。
図46】第5の実施形態の半導体装置の模式断面図。
図47】第5の実施形態の半導体装置の模式平面図。
図48】第5の実施形態の半導体装置の模式断面図。
図49】第5の実施形態の半導体装置の模式断面図。
図50】第6の実施形態の半導体装置の模式断面図。
図51】第6の実施形態の半導体装置の模式断面図。
図52】第6の実施形態の半導体装置の模式断面図。
図53】第7の実施形態の駆動装置の模式図。
図54】第8の実施形態の車両の模式図。
図55】第9の実施形態の車両の模式図。
図56】第10の実施形態の昇降機の模式図。
【発明を実施するための形態】
【0011】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【0012】
また、以下の説明において、n、n、n及び、p、p、pの表記を用いる場合、これらの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちnはnよりもn型の不純物濃度が相対的に高く、nはnよりもn型の不純物濃度が相対的に低いことを示す。また、pはpよりもp型の不純物濃度が相対的に高く、pはpよりもp型の不純物濃度が相対的に低いことを示す。なお、n型、n型を単にn型、p型、p型を単にp型と記載する場合もある。
【0013】
不純物濃度は、例えば、Secondary Ion Mass Spectrometry(SIMS)により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Scanning Capacitance Microscopy(SCM)で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、SIMSで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、SCM像から求めることが可能である。
【0014】
トレンチの深さ、絶縁層の厚さ等は、例えば、Transmission Electron Microscope(TEM)の画像上で計測することが可能である。また、例えば、SIMSのプロファイルから判断することが可能である。
【0015】
なお、本明細書中でp型の炭化珪素領域の「p型不純物濃度」とは、当該領域のp型不純物濃度から当該領域のn型不純物濃度を引いた正味(net)のp型不純物濃度を意味する。また、n型の炭化珪素領域の「n型不純物濃度」とは、当該領域のn型不純物濃度から当該領域のp型不純物濃度を引いた正味(net)のn型不純物濃度を意味する。
【0016】
また、明細書中に別段の記述がない限り特定の領域の不純物濃度とは、当該領域の中央部の不純物濃度を意味するものとする。
【0017】
(第1の実施形態)
第1の方向及び第1の方向に直交する第2の方向に平行な第1の面と、第1の面に対向する第2の面と、を有する炭化珪素層であって、第1の面の側に位置し、第1の方向に延びる第1のトレンチと、第1の面の側に位置し、第1のトレンチに対して第2の方向に位置する第2のトレンチと、第1の面の側に位置し、第1のトレンチに対して第2の方向に位置し、第2のトレンチに対して前記第1の方向に位置する第3のトレンチと、n型の第1の炭化珪素領域と、第1の炭化珪素領域と第1の面との間に位置するp型の第2の炭化珪素領域と、第2の炭化珪素領域と第1の面との間に位置するn型の第3の炭化珪素領域と、第1の炭化珪素領域と第2のトレンチとの間に位置するp型の第4の炭化珪素領域と、第1の炭化珪素領域と第3のトレンチとの間に位置し、第4の炭化珪素領域との間に第1の炭化珪素領域を挟むp型の第5の炭化珪素領域と、を含む炭化珪素層と、第1のトレンチの中に位置するゲート電極と、ゲート電極と炭化珪素層との間に位置するゲート絶縁層と、炭化珪素層の第1の面の側に位置し、第1の部分、第2の部分及び第3の部分を含み、第1の部分が第3の炭化珪素領域に接し、第2の部分が第4の炭化珪素領域と第5の炭化珪素領域との間の第1の炭化珪素領域に接し、第3の部分が第2のトレンチの中に位置する第1の電極と、炭化珪素層の第2の面の側に位置する第2の電極と、を備える。
【0018】
第1の実施形態の半導体装置は、炭化珪素を用いた縦型MOSFET100である。MOSFET100は、トレンチの中にゲート電極を設けるトレンチゲート構造のMOSFETである。また、MOSFET100は、トレンチの中にソース電極を設ける、いわゆるダブルトレンチ構造のMOSFETである。また、MOSFET100は、内蔵ダイオードとしてShottky Barrier Diode(SBD)を備える。また、MOSFET100は、電子をキャリアとするnチャネル型のMOSFETである。
【0019】
図1は、第1の実施形態の半導体装置の模式断面図である。図2は、第1の実施形態の半導体装置の模式平面図である。図3は、第1の実施形態の半導体装置の模式断面図である。図4は、第1の実施形態の半導体装置の模式断面図である。
【0020】
図1は、図2のAA’断面図である。図2は、図1の第1の面P1上のパターンを示す。図3は、図2のBB’断面図である。図4は、図2のCC’断面図である。
【0021】
MOSFET100は、炭化珪素層10、ソース電極12(第1の電極)、ドレイン電極14(第2の電極)、ゲート電極16、ゲート絶縁層18、層間絶縁層20を備える。ソース電極12は、シリサイド領域12a(第1の部分)、ショットキー領域12b(第2の部分)及び埋め込み領域12c(第3の部分)を有する。
【0022】
炭化珪素層10は、ゲートトレンチ21(第1のトレンチ)、コンタクトトレンチ22a(第2のトレンチ)、コンタクトトレンチ22b(第3のトレンチ)、コンタクトトレンチ22c、コンタクトトレンチ22d、n型のドレイン領域24、n型のドリフト領域26(第1の炭化珪素領域)、p型のボディ領域28(第2の炭化珪素領域)、n型のソース領域30(第3の炭化珪素領域)、p型の電界緩和領域32a(第4の炭化珪素領域)、p型の電界緩和領域32b(第5の炭化珪素領域)、p型の電界緩和領域32c、p++型の高濃度領域34(第6の炭化珪素領域)、p型のゲートトレンチ底部領域36(第7の炭化珪素領域)を有する。
【0023】
以下、コンタクトトレンチ22a、コンタクトトレンチ22b、コンタクトトレンチ22c及びコンタクトトレンチ22dを一括して、単に、コンタクトトレンチ22と称する場合がある。また、電界緩和領域32a、電界緩和領域32b及び電界緩和領域32cを一括して、単に、電界緩和領域32と称する場合がある。
【0024】
炭化珪素層10は、ソース電極12とドレイン電極14との間に位置する。炭化珪素層10は、第1の面(図1中“P1”)と第2の面(図1中“P2”)とを備える。以下、第1の面P1を表面、第2の面P2を裏面とも称する。第2の面P2は、第1の面P1に対向する。
【0025】
第1の方向及び第2の方向は第1の面P1に対して平行な方向である。また、第2の方向は第1の方向に直交する方向である。また、第3の方向は第1の面P1に対して垂直な方向である。第3の方向は第1の方向及び第2の方向に対して垂直な方向である。
【0026】
以下、「深さ」とは、第1の面P1を基準とする深さを意味する。
【0027】
炭化珪素層10は、単結晶のSiCである。炭化珪素層10は、例えば、4H-SiCである。炭化珪素層10の厚さは、例えば、5μm以上500μm以下である。
【0028】
第1の面P1は、例えば、(0001)面に対し0度以上8度以下傾斜した面である。すなわち、法線が[0001]方向のc軸に対し0度以上8度以下傾斜した面である。言い換えれば、(0001)面に対するオフ角が0度以上8度以下である。また、第2の面P2は、例えば、(000-1)面に対し0度以上8度以下傾斜した面である。
【0029】
(0001)面はシリコン面と称される。(000-1)面はカーボン面と称される。第1の面P1及び第2の面P2の傾斜方向は、例えば、[11-20]方向である。[11-20]方向は、a軸方向である。図1図2図3図4では、例えば、図中に示す第1の方向又は第2の方向がa軸方向である。
【0030】
ゲートトレンチ21は、炭化珪素層10の中に存在する。ゲートトレンチ21は、炭化珪素層10の第1の面P1の側に位置する。ゲートトレンチ21は、炭化珪素層10に形成された溝である。
【0031】
ゲートトレンチ21は、図2に示すように、第1の方向に延びる。ゲートトレンチ21は、図2に示すようにストライプ形状を有する。
【0032】
ゲートトレンチ21は、図1及び図2に示すように第2の方向に繰り返し配置される。ゲートトレンチ21の第2の方向の長さは、例えば、0.5μm以上1μm以下である。
【0033】
ゲートトレンチ21は、ソース領域30及びボディ領域28を貫通する。ゲートトレンチ21の深さは、例えば、1μm以上2μm以下である。
【0034】
コンタクトトレンチ22は、炭化珪素層10の中に存在する。コンタクトトレンチ22は、炭化珪素層10の第1の面P1の側に位置する。コンタクトトレンチ22は、炭化珪素層10に形成された溝である。
【0035】
コンタクトトレンチ22は、図2に示すように、例えば、第1の方向に延びる。コンタクトトレンチ22は、図2に示すように第1の方向に繰り返し配置される。コンタクトトレンチ22は、第1の方向に分割されたトレンチである。
【0036】
例えば、コンタクトトレンチ22bは、コンタクトトレンチ22aに対して第1の方向に位置する。コンタクトトレンチ22bは、コンタクトトレンチ22aに対して第1の方向に離間して設けられる。
【0037】
コンタクトトレンチ22は、ゲートトレンチ21に対して第2の方向に位置する。例えば、コンタクトトレンチ22aは、ゲートトレンチ21に対して第2の方向に位置する。例えば、コンタクトトレンチ22bは、ゲートトレンチ21に対して第2の方向に位置する。コンタクトトレンチ22は、2つのゲートトレンチ21の間に設けられる。コンタクトトレンチ22は、ゲートトレンチ21を間に挟んで第2の方向に繰り返し配置される。
【0038】
コンタクトトレンチ22の第1の方向の長さは、例えば、コンタクトトレンチ22の第2の方向の長さよりも長い。例えば、コンタクトトレンチ22aの第1の方向の長さ(図2中のL1)は、コンタクトトレンチ22aの第2の方向の長さ(図2中のL2)よりも長い。
【0039】
コンタクトトレンチ22の第1の方向の長さは、例えば、1μm以上5μm以下である。コンタクトトレンチ22の第2の方向の長さは、例えば、0.5μm以上2μm以下である。
【0040】
第1の方向に隣り合う2つのコンタクトトレンチ22の間の距離は、例えば、コンタクトトレンチ22の第1の方向の長さより大きい。例えば、コンタクトトレンチ22aとコンタクトトレンチ22bとの間の距離(図2中のd)は、コンタクトトレンチ22aの第1の方向の長さ(図2中のL1)よりも大きい。第1の方向に隣り合う2つのコンタクトトレンチ22の間の距離は、例えば、コンタクトトレンチ22の第1の方向の長さの1.2倍以上3倍以下である。また、第1の方向に隣り合う2つのコンタクトトレンチ22の間の距離は、例えば、コンタクトトレンチ22の第2の方向の長さより大きい。例えば、コンタクトトレンチ22aとコンタクトトレンチ22bとの間の距離(図2中のd)は、コンタクトトレンチ22aの第2の方向の長さ(図2中のL2)よりも大きい。第1の方向に隣り合う2つのコンタクトトレンチ22の間の距離は、例えば、コンタクトトレンチ22の第2の方向の長さの1.2倍以上3倍以下である。
【0041】
コンタクトトレンチ22の第2の方向の長さは、例えば、ゲートトレンチ21の第2の方向の長さよりも長い。また、コンタクトトレンチ22の第2の方向の長さは、例えば、ゲートトレンチ21の第2の方向の長さと同一である。
【0042】
ゲートトレンチ21とコンタクトトレンチ22の間の距離は、例えば、0.5μm以上1μm以下である。第1の方向に隣り合う2つのコンタクトトレンチ22の間の距離は、例えば、0.6μm以上1.5μm以下である。
【0043】
コンタクトトレンチ22は、ソース領域30及びボディ領域28を貫通する。コンタクトトレンチ22の深さは、例えば、1μm以上2μm以下である。
【0044】
コンタクトトレンチ22の深さと、ゲートトレンチ21の深さは、例えば、同一である。言い換えれば、第2の面P2からゲートトレンチ21までの距離と、第2の面P2からコンタクトトレンチ22までの距離は同一である。コンタクトトレンチ22の深さと、ゲートトレンチ21の深さは、異なっていても構わない。
【0045】
ゲート電極16は、ゲートトレンチ21の中に位置する。ゲート電極16は、ソース電極12とドレイン電極14との間に設けられる。ゲート電極16は、第1の方向に延びる。
【0046】
ゲート電極16は、導電層である。ゲート電極16は、例えば、p型不純物又はn型不純物を含む多結晶質シリコンである。
【0047】
ゲート絶縁層18は、ゲート電極16と炭化珪素層10との間に位置する。ゲート絶縁層18は、ソース領域30、ボディ領域28、ドリフト領域26及びゲートトレンチ底部領域36と、ゲート電極16との間に設けられる。
【0048】
ゲート絶縁層18は、例えば、シリコン酸化膜である。ゲート絶縁層18には、例えば、高誘電率絶縁膜を適用することも可能である。また、ゲート絶縁層18には、例えば、シリコン酸化膜と高誘電率絶縁膜との積層膜を適用することも可能である。
【0049】
層間絶縁層20は、ゲート電極16上に設けられる。層間絶縁層20は、ゲート電極16とソース電極12との間に設けられる。
【0050】
層間絶縁層20の厚さは、例えば、ゲート絶縁層18の厚さよりも厚い。層間絶縁層20は、例えば、シリコン酸化膜である。層間絶縁層20は、ゲート電極16とソース電極12を電気的に分離する。
【0051】
ソース電極12は、炭化珪素層10の第1の面P1側に位置する。ソース電極12は、炭化珪素層10の第1の面P1の上に設けられる。
【0052】
ソース電極12は、金属を含む。ソース電極12は、例えば、アルミニウム(Al)又はチタン(Ti)を含む。
【0053】
ソース電極12は、ソース領域30、ボディ領域28、電界緩和領域32及び高濃度領域34に電気的に接続される。
【0054】
ソース電極12は、シリサイド領域12a(第1の部分)、ショットキー領域12b(第2の部分)及び埋め込み領域12c(第3の部分)を有する。
【0055】
シリサイド領域12aは、ソース領域30、電界緩和領域32及び高濃度領域34に接する。ソース電極12は、炭化珪素層10の第1の面P1で、ソース領域30に接する。ソース電極12は、炭化珪素層10の第1の面P1で、高濃度領域34に接する。シリサイド領域12aは、第1の部分の一例である。
【0056】
シリサイド領域12aは、例えば、金属シリサイドを含む。金属シリサイドは、例えば、ニッケルシリサイド又はチタンシリサイドである。
【0057】
シリサイド領域12aを設けることにより、ソース電極12とソース領域30の間のコンタクト抵抗、ソース電極12と高濃度領域34との間のコンタクト抵抗が低減する。ソース電極12とソース領域30との間の接続、ソース電極12と高濃度領域34との間の
接続は、例えば、オーミック接続である。
【0058】
ショットキー領域12bは、電界緩和領域32aと電界緩和領域32bとの間のドリフト領域26に接する。ショットキー領域12bは、第1の方向に隣り合う2つのコンタクトトレンチ22の間でドリフト領域26に接する。
【0059】
ショットキー領域12bは、コンタクトトレンチ22の底部よりも浅い位置でドリフト領域26に接する。ショットキー領域12bは、第1の面P1でドリフト領域26に接する。ショットキー領域12bは、第2の部分の一例である。
【0060】
ショットキー領域12bの化学組成は、シリサイド領域12aの化学組成と異なる。ショットキー領域12bは、例えば、多結晶シリコン、アルミニウム(Al)、チタン(Ti)、タングステン(W)、モリブデン(Mo)又はニッケル(Ni)を含む。
【0061】
ショットキー領域12bを設けることにより、ソース電極12とドリフト領域26との間にショットキー障壁が形成される。ショットキー領域12bとドリフト領域26との間の接続は、ショットキー接続である。
【0062】
埋め込み領域12cは、コンタクトトレンチ22の中に位置する。埋め込み領域12cは、例えば、コンタクトトレンチ22aの中に位置する。埋め込み領域12cは、例えば、コンタクトトレンチ22bの中に位置する。
【0063】
ドレイン電極14は、炭化珪素層10の第2の面P2側に位置する。ドレイン電極14は、炭化珪素層10の第2の面P2上に設けられる。ドレイン電極14は、ドレイン領域24に接する。
【0064】
ドレイン電極14は、例えば、金属又は金属半導体化合物である。ドレイン電極14は、例えば、ニッケルシリサイド、チタン(Ti)、ニッケル(Ni)、銀(Ag)及び金(Au)から成る群から選ばれる少なくとも一つの材料を含む。
【0065】
型のドレイン領域24は、炭化珪素層10の第2の面P2側に設けられる。ドレイン領域24は、例えば、窒素(N)をn型不純物として含む。ドレイン領域24のn型不純物濃度は、例えば、1×1018cm-3以上1×1021cm-3以下である。
【0066】
型のドリフト領域26は、ドレイン領域24上に設けられる。ドリフト領域26は、ドレイン領域24と第1の面P1との間に位置する。
【0067】
ドリフト領域26の一部は、第1の方向に隣り合う2つのコンタクトトレンチ22の間に位置する。ドリフト領域26の一部は、第1の方向に隣り合う2つのコンタクトトレンチ22の間に挟まれる。ドリフト領域26の一部は、例えば、コンタクトトレンチ22aとコンタクトトレンチ22bとの間に位置する。
【0068】
ドリフト領域26の一部は、第1の方向に隣り合う2つの電界緩和領域32の間に位置する。ドリフト領域26の一部は、例えば、電界緩和領域32aと電界緩和領域32bとの間に位置する。
【0069】
ドリフト領域26の一部は、第1の面P1に接する。ドリフト領域26の一部は、ショットキー領域12bに接する。
【0070】
ドリフト領域26は、例えば、窒素(N)をn型不純物として含む。ドリフト領域26のn型不純物濃度は、ドレイン領域24のn型不純物濃度よりも低い。ドリフト領域26のn型不純物濃度は、例えば、4×1014cm-3以上1×1018cm-3以下である。
【0071】
p型のボディ領域28は、ドリフト領域26と第1の面P1との間に位置する。ボディ領域28は、ゲートトレンチ21とコンタクトトレンチ22との間に位置する。
【0072】
ボディ領域28は、MOSFET100のチャネル形成領域として機能する。例えば、MOSFET100のオン動作時に、ボディ領域28のゲート絶縁層18と接する領域に電子が流れるチャネルが形成される。ボディ領域28のゲート絶縁層18と接する領域が、チャネル形成領域となる。
【0073】
ボディ領域28は、例えば、アルミニウム(Al)をp型不純物として含む。ボディ領域28のp型不純物濃度は、例えば、5×1016cm-3以上5×1017cm-3以下である。
【0074】
ボディ領域28の深さは、ゲートトレンチ21の深さよりも浅い。ボディ領域28の深さは、例えば、0.4μm以上1.0μm以下である。
【0075】
ボディ領域28の深さ方向(第3の方向)の厚さは、例えば、0.1μm以上0.3μm以下である。
【0076】
型のソース領域30は、ボディ領域28と第1の面P1との間に位置する。ソース領域30は、ゲートトレンチ21とコンタクトトレンチ22との間に位置する。ソース領域30は、第1の方向に延びる。
【0077】
ソース領域30は、ソース電極12に接する。ソース領域30は、シリサイド領域12aに接する。ソース領域30は、ゲート絶縁層18に接する。
【0078】
ソース領域30は、例えば、リン(P)をn型不純物として含む。ソース領域30のn型不純物濃度は、ドリフト領域26のn型不純物濃度よりも高い。ソース領域30のn型不純物濃度は、例えば、1×1019cm-3以上1×1021cm-3以下である。
【0079】
ソース領域30の深さは、ボディ領域28の深さよりも浅い。ソース領域30の深さは、例えば、0.1μm以上0.4μm以下である。
【0080】
型の電界緩和領域32は、ドリフト領域26とコンタクトトレンチ22との間に位置する。電界緩和領域32は、例えば、ドリフト領域26とコンタクトトレンチ22aとの間に位置する。電界緩和領域32は、例えば、ドリフト領域26とコンタクトトレンチ22bとの間に位置する。
【0081】
電界緩和領域32は、コンタクトトレンチ22の側面に接する。電界緩和領域32は、ソース電極12のシリサイド領域12aに接する。
【0082】
電界緩和領域32は、ドリフト領域26とコンタクトトレンチ22の底面との間に設けられる。電界緩和領域32は、コンタクトトレンチ22とボディ領域28との間に位置する。
【0083】
電界緩和領域32は、第1の方向に隣り合う。例えば、電界緩和領域32aと電界緩和領域32bは、第1の方向に隣り合う。また、例えば、電界緩和領域32cと電界緩和領域32dは、第1の方向に隣り合う。
【0084】
第1の方向に隣り合う2つの電界緩和領域32は、ドリフト領域26を間に挟む。例えば、電界緩和領域32aと電界緩和領域32bは、ドリフト領域26を間に挟む。また、例えば、電界緩和領域32cと電界緩和領域32dは、ドリフト領域26を間に挟む。
【0085】
電界緩和領域32の深さは、ゲートトレンチ21の深さよりも深い。
【0086】
電界緩和領域32は、MOSFET100のオフ動作時に、ゲート絶縁層18に印加される電界強度を緩和する機能を有する。電界緩和領域32は、例えば、ソース電極12と同電位に固定される。
【0087】
電界緩和領域32は、例えば、アルミニウム(Al)をp型不純物として含む。電界緩和領域32のp型不純物濃度は、ボディ領域28のp型不純物濃度よりも高い。電界緩和領域32のp型不純物濃度は、例えば、ボディ領域28のp型不純物濃度の10倍以上である。電界緩和領域32のp型不純物濃度は、例えば、5×1017cm-3以上5×1020cm-3以下である。
【0088】
++型の高濃度領域34は、ソース領域30とコンタクトトレンチ22の間に位置する。高濃度領域34は、ショットキー領域12bと接する部分のドリフト領域26と、ソース領域30との間に位置する。
【0089】
高濃度領域34の深さは、例えば、ボディ領域28の深さよりも浅い。高濃度領域34は、例えば、第1の面P1に接する。
【0090】
高濃度領域34は、ソース電極12のコンタクト抵抗を低減する機能を有する。高濃度領域34を設けることにより、ソース電極12と電界緩和領域32との間の電気抵抗が低減する。高濃度領域34を設けることにより、ソース電極12とボディ領域28との間の電気抵抗が低減する。
【0091】
高濃度領域34は、MOSFET100のオフ動作時に、ショットキー領域12bと接する部分のドリフト領域26と、ソース領域30との間のパンチスルーを抑制する機能を有する。
【0092】
高濃度領域34は、例えば、アルミニウム(Al)をp型不純物として含む。高濃度領域34のp型不純物濃度は、ボディ領域28のp型不純物濃度よりも高い。高濃度領域34のp型不純物濃度は、例えば、ボディ領域28のp型不純物濃度10倍以上1000倍以下である。
【0093】
高濃度領域34のp型不純物濃度は、例えば、1×1019cm-3以上1×1021cm-3以下である。高濃度領域34のソース電極12と接する部分のp型不純物濃度は、例えば、1×1019cm-3以上1×1021cm-3以下である。
【0094】
型のゲートトレンチ底部領域36は、ドリフト領域26とゲートトレンチ21の底面との間に設けられる。ゲートトレンチ底部領域36は、ゲートトレンチ21の底面に接する。
【0095】
ゲートトレンチ底部領域36は、MOSFET100のオフ動作時に、ゲート絶縁層18に印加される電界強度を緩和する機能を有する。ゲートトレンチ底部領域36は、例えば、ソース電極12と同電位に固定される。
【0096】
ゲートトレンチ底部領域36は、例えば、アルミニウム(Al)をp型不純物として含む。ゲートトレンチ底部領域36のp型不純物濃度は、ボディ領域28のp型不純物濃度よりも高い。
【0097】
ゲートトレンチ底部領域36のp型不純物濃度は、例えば、ボディ領域28のp型不純物濃度の10倍以上である。ゲートトレンチ底部領域36のp型不純物濃度は、例えば、5×1017cm-3以上5×1020cm-3以下である。
【0098】
次に、第1の実施形態の半導体装置の製造方法の一例について説明する。
【0099】
図5図6図7図8図9図10図11図12図13図14図15図16図17図18図19図20図21図22図23図24図25図26図27図28図29図30図31図32図33及び図34は、第1の実施形態の半導体装置の製造方法の一例を示す模式断面図である。図5図6図7図9図11図13図15図17図19図21図23図25図27図29図31及び図33は、図1に相当する断面図である。図8図10図12図14図16図18図20図22図24図26図28図30図32及び図34は、図4に相当する断面図である。
【0100】
最初に、n型のドレイン領域24及びドレイン領域24の上にエピタキシャル成長により形成されたn型のエピタキシャル層11を有する炭化珪素層10を準備する(図5)。エピタキシャル層11の一部は、最終的に、ドリフト領域26となる。
【0101】
炭化珪素層10は、第1の面(図5中“P1”)と第2の面(図5中“P2”)とを備える。以下、第1の面P1を表面、第2の面P2を裏面とも称する。
【0102】
次に、エピタキシャル層11に、イオン注入法により、p型のボディ領域28を形成する(図6)。
【0103】
次に、エピタキシャル層11に、イオン注入法により、n型のソース領域30及びp++型の高濃度領域34を形成する(図7図8)。ソース領域30は、ボディ領域28と第1の面P1との間に形成される。高濃度領域34は、ボディ領域28と第1の面P1との間に形成される。
【0104】
次に、炭化珪素層10の表面に、マスク材50を形成する(図9図10)。マスク材50は、開口部70を有する。マスク材50は、例えば、Chemical Vapoer Deposition法(CVD法)による膜の堆積、リソグラフィ法、及び、反応性イオンエッチング法(RIE法)を用いた膜のパターニングにより形成される。マスク材50は、例えば、シリコン酸化膜である。
【0105】
次に、マスク材50をマスクにゲートトレンチ21及びコンタクトトレンチ22を形成する(図11図12)。ゲートトレンチ21及びコンタクトトレンチ22は、RIE法を用いて形成される。ゲートトレンチ21及びコンタクトトレンチ22は、ソース領域30及びボディ領域28を貫通するように形成される。ゲートトレンチ21及びコンタクトトレンチ22は、マスク材50の開口部70の下の炭化珪素層10に形成される。
【0106】
次に、炭化珪素層10の上に、マスク材52を形成する(図13図14)。マスク材52は、マスク材50とゲートトレンチ21を覆う。マスク材52は、コンタクトトレンチ22を覆わない。マスク材52は、例えば、フォトレジストである。
【0107】
次に、p型の電界緩和領域32を形成する(図15図16)。電界緩和領域32は、マスク材52及びマスク材50をマスクに、コンタクトトレンチ22に、斜めイオン注入法によりp型不純物を注入して形成する。p型不純物は、例えば、アルミニウムイオンである。電界緩和領域32は、炭化珪素層10のコンタクトトレンチ22の側面及び底面の近傍に形成される。
【0108】
次に、マスク材52を剥離する。次に、炭化珪素層10の上に、マスク材53を形成する。マスク材53は、マスク材50とコンタクトトレンチ22を覆う。マスク材53は、ゲートトレンチ21を覆わない。マスク材53は、例えば、フォトレジストである。
【0109】
次に、p型のゲートトレンチ底部領域36を形成する(図17図18)。ゲートトレンチ底部領域36は、マスク材53及びマスク材50をマスクに、ゲートトレンチ21の底部に、イオン注入法によりp型不純物を注入して形成する。p型不純物は、例えば、アルミニウムイオンである。
【0110】
次に、マスク材53及びマスク材50を剥離する(図19図20)。次に、n型不純物及びp型不純物の活性化アニールを行う。
【0111】
次に、ゲートトレンチ21及びコンタクトトレンチ22の中に、第1のシリコン酸化膜60、及び、多結晶シリコン膜61を形成する(図21図22)。
【0112】
第1のシリコン酸化膜60、及び、多結晶シリコン膜61は、例えば、CVD法により形成される。第1のシリコン酸化膜60の一部は、ゲート絶縁層18となる。多結晶シリコン膜61の一部はゲート電極16となる。
【0113】
次に、炭化珪素層10の表面の多結晶シリコン膜61を除去する(図23図24)。炭化珪素層10の表面の多結晶シリコン膜61は、例えば、ドライエッチング法により除去される。多結晶シリコン膜61の一部は、ゲートトレンチ21及びコンタクトトレンチ22の中に残る。
【0114】
次に、炭化珪素層10の表面に、マスク材54を形成する。マスク材54は、例えば、フォトレジストである。
【0115】
マスク材54は、ゲートトレンチ21を覆う。マスク材54は、ゲートトレンチ21の中の多結晶シリコン膜61を覆う。
【0116】
次に、マスク材54をマスクにコンタクトトレンチ22の中の多結晶シリコン膜61を除去する(図25図26)。多結晶シリコン膜61は、例えば、ドライエッチング法により除去される。
【0117】
次に、マスク材54を除去する。次に、第1のシリコン酸化膜60、及び、多結晶シリコン膜61の上に第2のシリコン酸化膜62を形成する(図27図28)。第2のシリコン酸化膜62は、例えば、CVD法により形成される。第2のシリコン酸化膜62の一部は、層間絶縁層20となる。
【0118】
次に、第2のシリコン酸化膜62の上に、マスク材56を形成する。マスク材56は、例えば、フォトレジストである。
【0119】
マスク材56はゲートトレンチ21の上の第2のシリコン酸化膜62を覆う。第1の方向に隣り合うコンタクトトレンチ22の間の第2のシリコン酸化膜62を覆う。
【0120】
次に、マスク材56をマスクに、コンタクトトレンチ22の中の第1のシリコン酸化膜60、及び、第2のシリコン酸化膜62を除去する(図29図30)。第1のシリコン酸化膜60、及び、第2のシリコン酸化膜62は、例えば、ウェットエッチング法により除去される。
【0121】
次に、マスク材56を除去する。第1の面P1の上、及び、コンタクトトレンチ22の中にシリサイド領域12aを形成する(図31図32)。例えば、CVD法による金属膜の堆積と、金属膜と炭化珪素層10とを反応させて金属シリサイドを形成する熱処理により、シリサイド領域12aを形成する。
【0122】
次に、2つのコンタクトトレンチ22の間の、第1のシリコン酸化膜60、及び、第2のシリコン酸化膜62を除去する。次に、コンタクトトレンチ22の中、シリサイド領域12aの上、エピタキシャル層11の上、及び、第2のシリコン酸化膜62の上に、金属膜を堆積する。金属膜の堆積によりソース電極12が形成される(図33図34)。金属膜は、例えば、CVD法により形成される。
【0123】
その後、公知のプロセス技術を用いて、炭化珪素層10の裏面にドレイン電極14を形成する。
【0124】
以上の製造方法により、図1ないし図4に示すMOSFET100が製造される。
【0125】
次に、第1の実施形態の半導体装置の作用及び効果について説明する。
【0126】
MOSFET100は、ゲートトレンチ21の中にゲート電極16が設けられたトレンチゲート構造が適用される。トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、MOSFET100のオン抵抗が低減される。
【0127】
また、MOSFET100は、コンタクトトレンチ22の中にソース電極12の一部である埋め込み領域12cを設ける。MOSFET100は、いわゆるダブルトレンチ構造のMOSFETである。
【0128】
コンタクトトレンチ22の中に埋め込み領域12cを設けることで、ボディ領域28への電気的接続をコンタクトトレンチ22の側面で取ることができる。したがって、炭化珪素層10の表面でのソース電極12の接続面積が低減できる。よって、単位面積あたりのチャネル面積が増加し、MOSFET100のオン抵抗が低減される。
【0129】
また、MOSFET100は、コンタクトトレンチ22の底面及び側面の周りに、電界緩和領域32を備える。したがって、MOSFET100のオフ動作時に、ゲート絶縁層18に印加される電界強度が緩和される。よって、ゲート絶縁層18の信頼性が向上する。
【0130】
また、MOSFET100は、ゲートトレンチ21の底面に、ゲートトレンチ底部領域36を備える。したがって、MOSFET100のオフ動作時に、ゲート絶縁層18に印加される電界強度が緩和される。よって、ゲート絶縁層18の信頼性が向上する。
【0131】
縦型のMOSFETは、pn接合ダイオードを寄生内蔵ダイオードとして有する。例えば、第1の実施形態のMOSFET100では、ボディ領域28とドリフト領域26との間のpn接合、及び、電界緩和領域32とドリフト領域26との間のpn接合を含む寄生内蔵ダイオードを有する。
【0132】
MOSFETは誘導性負荷に接続されたスイッチング素子として用いられる。この場合、MOSFETのオフ動作時であっても、pn接合ダイオードを用いることで還流電流を流すことが可能となる。
【0133】
しかし、pn接合ダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長する。このため、MOSFETのオン抵抗が増大するおそれがある。MOSFETのオン抵抗の増大は、MOSFETの信頼性の低下を招く。
【0134】
第1の実施形態のMOSFET100は、ソース電極12がドリフト領域26にショットキー接続するSBDを内蔵ダイオードとして備える。ショットキー領域12bがSBDのアノードであり、ドリフト領域26がSBDのカソードとなる。
【0135】
順バイアス時にSBDに電流が流れ始める順方向電圧は、順バイアス時にpn接合ダイオードに電流が流れ始める順方向電圧よりも低い。このため、MOSFET100では、SBD及びpn接合ダイオードに順バイアスが印加された場合、SBDに先に電流が流れ始める。
【0136】
その後、順バイアス電圧を増加させて行くと、pn接合ダイオードにも電流が流れ始めることになる。pn接合ダイオードに電流が流れ始める電圧を、以下クランプ電圧と称する。
【0137】
SBDはユニポーラ動作をする。このため、還流電流が流れても、キャリアの再結合エネルギーにより炭化珪素層10中に積層欠陥が成長することはない。したがって、MOSFET100の信頼性が向上する。
【0138】
SBDは、pn接合ダイオードに比べ逆バイアス時のリーク電流が高い。このため、SBDを内蔵するMOSFETでは、消費電力の増大が生ずるおそれがある。
【0139】
第1の実施形態のMOSFET100は、ショットキー領域12bに接する部分のドリフト領域26は、第1の方向に隣接する2つの電界緩和領域32に挟まれる。SBDの逆バイアス時に、ドリフト領域26を挟む2つの電界緩和領域32からドリフト領域26に空乏層が延びる。例えば、電界緩和領域32a及び電界緩和領域32bからドリフト領域26に空乏層が延びる。そして、例えばショットキー領域12bとドリフト領域26との間の界面が空乏層で覆われる。
【0140】
このため、SBDの逆バイアス時にSBDのショットキー界面に印加される電界強度が緩和される。したがって、SBDの逆バイアス時のリーク電流が抑制される。よって、MOSFET100の消費電力の増大が抑制される。
【0141】
第1の方向に隣り合う2つのコンタクトトレンチ22の間の距離は、例えば、コンタクトトレンチ22の第1の方向の長さより大きいことが好ましい。例えば、コンタクトトレンチ22aとコンタクトトレンチ22bとの間の距離(図2中のd)は、コンタクトトレンチ22aの第1の方向の長さ(図2中のL1)よりも大きいことが好ましい。また、第1の方向に隣り合う2つのコンタクトトレンチ22の間の距離は、コンタクトトレンチ22の第1の方向の長さの1.2倍以上であることが好ましい。第1の方向に隣り合う2つのコンタクトトレンチ22の間の距離は、例えば、コンタクトトレンチ22の第2の方向の長さより大きいことが好ましい。例えば、コンタクトトレンチ22aとコンタクトトレンチ22bとの間の距離(図2中のd)は、コンタクトトレンチ22aの第2の方向の長さ(図2中のL2)よりも大きいことが好ましい。また、第1の方向に隣り合う2つのコンタクトトレンチ22の間の距離は、コンタクトトレンチ22の第2の方向の長さの1.2倍以上であることが好ましい。
【0142】
2つのコンタクトトレンチ22の間の距離が大きくなることで、MOSFET100に占めるSBDの割合が大きくなる。したがって、SBDの順バイアス時に流れる電流が増加し、pn接合ダイオードのクランプ電圧が高くなる。よって、pn接合ダイオードに流れる電流が抑制され、MOSFET100の信頼性が更に向上する。
【0143】
第1の方向に隣り合う2つのコンタクトトレンチ22の間の距離は、コンタクトトレンチ22の第1の方向の長さの3倍以下であることが好ましい。2つのコンタクトトレンチ22の間の距離が大きくなることで、SBDのショットキー界面に印加される電界強度が大きくなるおそれがある。したがって、SBDの逆バイアス時のリーク電流が増加するおそれがある。また、2つのコンタクトトレンチ22の間の距離が大きくなることで、MOSFET100のオフ動作時に、ゲート絶縁層18に印加される電界強度が大きくなるおそれがある。第1の方向に隣り合う2つのコンタクトトレンチ22の間の距離は、コンタクトトレンチ22の第2の方向の長さの3倍以下であることが好ましい。2つのコンタクトトレンチ22の間の距離が大きくなることで、SBDのショットキー界面に印加される電界強度が大きくなるおそれがある。したがって、SBDの逆バイアス時のリーク電流が増加するおそれがある。また、2つのコンタクトトレンチ22の間の距離が大きくなることで、MOSFET100のオフ動作時に、ゲート絶縁層18に印加される電界強度が大きくなるおそれがある。
【0144】
コンタクトトレンチ22の第1の方向の長さは、コンタクトトレンチ22の第2の方向の長さの2倍以下であることが好ましい。コンタクトトレンチ22aの第1の方向の長さ(図2中のL1)は、コンタクトトレンチ22aの第2の方向の長さ(図2中のL2)の2倍以下であることが好ましい。
【0145】
コンタクトトレンチ22の第1の方向の長さが短くなることで、MOSFET100に占めるSBDの割合が大きくなる。したがって、SBDの順バイアス時に流れる電流が増加し、pn接合ダイオードのクランプ電圧が高くなる。よって、pn接合ダイオードに流れる電流が抑制され、MOSFET100の信頼性が更に向上する。
【0146】
MOSFET100は、ショットキー領域12bと接する部分のドリフト領域26と、ソース領域30との間に位置する高濃度領域34を備える。高濃度領域34のp型不純物濃度は、ボディ領域28のp型不純物領域よりも高い。高濃度領域34を備えることにより、オフ動作時に、ショットキー領域12bと接する部分のドリフト領域26と、ソース領域30との間のパンチスルーが抑制される。
【0147】
図35は、第1の実施形態の変形例の半導体装置の模式断面図である。図35は、第1の実施形態の図1に対応する図である。
【0148】
第1の実施形態の変形例のMOSFET110は、炭化珪素層10がp++型のコンタクト領域37を有する点で、第1の実施形態のMOSFET100と異なる。
【0149】
++型のコンタクト領域37は、p型の電界緩和領域32とコンタクトトレンチ22との間に位置する。コンタクト領域37は、ソース電極12のコンタクト抵抗を低減する機能を有する。コンタクト領域37を設けることにより、ソース電極12と電界緩和領域32との間の電気抵抗が低減する。
【0150】
コンタクト領域37は、例えば、アルミニウム(Al)をp型不純物として含む。コンタクト領域37のp型不純物濃度は、ボディ領域28のp型不純物濃度よりも高い。コンタクト領域37のp型不純物濃度は、電界緩和領域32のp型不純物濃度よりも高い。
【0151】
以上、第1の実施形態によれば、信頼性の向上が可能なMOSFETが実現できる。また、内蔵されたSBDのリーク電流が抑制されたMOSFETが実現できる。
【0152】
(第2の実施形態)
第2の実施形態の半導体装置は、第1の炭化珪素領域は、第1の領域と、第2の領域を含み、第2の領域は、第1の領域と第2の炭化珪素領域との間、第1のトレンチと第2のトレンチとの間、及び、第4の炭化珪素領域と第5の炭化珪素領域との間に位置し、第2の領域のn型不純物濃度は、第1の領域のn型不純物濃度よりも高い点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については一部記述を省略する。
【0153】
第2の実施形態の半導体装置は、炭化珪素を用いた縦型MOSFET200である。
【0154】
図36図37及び図38は、第2の実施形態の半導体装置の模式断面図である。図36図37及び図38は、それぞれ第1の実施形態の図1図2図4に相当する。
【0155】
MOSFET200は、炭化珪素層10、ソース電極12(第1の電極)、ドレイン電極14(第2の電極)、ゲート電極16、ゲート絶縁層18、層間絶縁層20を備える。ソース電極12は、シリサイド領域12a(第1の部分)、ショットキー領域12b(第2の部分)及び埋め込み領域12c(第3の部分)を有する。
【0156】
炭化珪素層10は、ゲートトレンチ21(第1のトレンチ)、コンタクトトレンチ22a(第2のトレンチ)、コンタクトトレンチ22b(第3のトレンチ)、コンタクトトレンチ22c、コンタクトトレンチ22d、n型のドレイン領域24、n型のドリフト領域26(第1の炭化珪素領域)、p型のボディ領域28(第2の炭化珪素領域)、n型のソース領域30(第3の炭化珪素領域)、p型の電界緩和領域32a(第4の炭化珪素領域)、p型の電界緩和領域32b(第5の炭化珪素領域)、p型の電界緩和領域32c、p++型の高濃度領域34(第6の炭化珪素領域)、p型のゲートトレンチ底部領域36(第7の炭化珪素領域)を有する。
【0157】
以下、コンタクトトレンチ22a、コンタクトトレンチ22b、コンタクトトレンチ22c及びコンタクトトレンチ22dを一括して、単に、コンタクトトレンチ22と称する場合がある。また、電界緩和領域32a、電界緩和領域32b及び電界緩和領域32cを一括して、単に、電界緩和領域32と称する場合がある。
【0158】
ドリフト領域26は、n型の第1の領域26a、n型の第2の領域26b及びn型の第3の領域26cを有する。
【0159】
型の第1の領域26aは、ドレイン領域24とボディ領域28との間に位置する。
【0160】
第1の領域26aは、例えば、窒素(N)をn型不純物として含む。第1の領域26aのn型不純物濃度は、例えば、4×1014cm-3以上1×1017cm-3以下である。
【0161】
n型の第2の領域26bは、第1の領域26aとボディ領域28との間に位置する。第2の領域26bは、ゲートトレンチ21とコンタクトトレンチ22との間に位置する。例えば、第2の領域26bは、ゲートトレンチ21とコンタクトトレンチ22aとの間に位置する。例えば、第2の領域26bは、ゲートトレンチ21とコンタクトトレンチ22bとの間に位置する。例えば、第2の領域26bは、ゲートトレンチ21とコンタクトトレンチ22cとの間に位置する。
【0162】
第2の領域26bは、第1の方向に隣り合う2つのコンタクトトレンチ22の間に位置する。第2の領域26bは、例えば、コンタクトトレンチ22aとコンタクトトレンチ22bとの間に位置する。
【0163】
第2の領域26bは、第1の方向に隣り合う2つの電界緩和領域32の間に位置する。第2の領域26bは、例えば、電界緩和領域32aと電界緩和領域32bとの間に位置する。
【0164】
第2の領域26bは、例えば、窒素(N)をn型不純物として含む。第2の領域26bのn型不純物濃度は、第1の領域26aのn型不純物濃度よりも高い。
【0165】
第2の領域26bのn型不純物濃度は、例えば、第1の領域26aのn型不純物濃度の1.2倍以上5倍以下である。第2の領域26bのn型不純物濃度は、例えば、1×1015cm-3以上5×1017cm-3以下である。
【0166】
第2の領域26bの深さは、例えば、ゲートトレンチ21の深さよりも深い。第2の領域26bの深さは、例えば、ゲートトレンチ底部領域36の深さよりも深い。また、第2の領域26bの深さは、例えば、電界緩和領域32の深さよりも浅い。
【0167】
第3の領域26cは、第2の領域26bとショットキー領域12bとの間に位置する。第3の領域26cは、第2の領域26bと第1の面P1との間に位置する。
【0168】
第3の領域26cは、第1の方向に隣り合う2つのコンタクトトレンチ22の間に位置する。例えば、第3の領域26cは、例えば、コンタクトトレンチ22aとコンタクトトレンチ22bとの間に位置する。
【0169】
第3の領域26cは、第1の方向に隣り合う2つの電界緩和領域32の間に位置する。第3の領域26cは、例えば、電界緩和領域32aと電界緩和領域32bとの間に位置する。
【0170】
第3の領域26cは、例えば、窒素(N)をn型不純物として含む。第3の領域26cのn型不純物濃度は、第2の領域26bのn型不純物濃度よりも高い。
【0171】
第3の領域26cのn型不純物濃度は、例えば、第2の領域26bのn型不純物濃度の1.5倍以上5倍以下である。
【0172】
第3の領域26cのn型不純物濃度は、例えば、1×1016cm-3以上1×1018cm-3以下である。
【0173】
第3の領域26cの深さは、例えば、ゲートトレンチ21及びコンタクトトレンチ22の深さよりも浅い。
【0174】
第2の実施形態のMOSFET200は、n型不純物濃度の高い第2の領域26bを有することにより、MOSFET200のオン抵抗を低減することが可能となる。
【0175】
また、第2の実施形態のMOSFET200は、n型不純物濃度の高い第3の領域26cを有することにより、MOSFET200が内蔵するSBDの順バイアス時に流れる電流が増加する。したがって、pn接合ダイオードのクランプ電圧が高くなる。よって、pn接合ダイオードに流れる電流が抑制され、MOSFET200の信頼性が更に向上する。
【0176】
第3の領域26cのn型不純物濃度は、第2の領域26bのn型不純物濃度の1.5倍以上であることが好ましく、2倍以上であることが更に好ましい。第3の領域26cのn型不純物濃度が高くなることで、pn接合ダイオードのクランプ電圧を高くすることが可能となる。
【0177】
第3の領域26cのn型不純物濃度は、第2の領域26bのn型不純物濃度の5倍以下であることが好ましく、4倍以下であることが更に好ましい。第3の領域26cのn型不純物濃度が低くなることで、SBDのリーク電流が低減する。
【0178】
以上、第2の実施形態によれば、信頼性の向上が可能なMOSFETが実現できる。また、内蔵されたSBDのリーク電流が抑制されたMOSFETが実現できる。
【0179】
(第3の実施形態)
第3の実施形態の半導体装置は、第3の炭化珪素領域と第6の炭化珪素領域が、第1の面で、第1の方向に交互に形成される点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については一部記述を省略する。
【0180】
第3の実施形態の半導体装置は、炭化珪素を用いた縦型MOSFET300である。
【0181】
図39は、第3の実施形態の半導体装置の模式断面図である。図40は、第3の実施形態の半導体装置の模式平面図である。図41は、第3の実施形態の半導体装置の模式断面図である。図42は、第3の実施形態の半導体装置の模式断面図である。
【0182】
図39は、図40のDD’断面図である。図40は、図39の第1の面P1上のパターンを示す。図41は、図40のEE’断面図である。図42は、図40のFF’断面図である。
【0183】
MOSFET300は、炭化珪素層10、ソース電極12(第1の電極)、ドレイン電極14(第2の電極)、ゲート電極16、ゲート絶縁層18、層間絶縁層20を備える。ソース電極12は、シリサイド領域12a(第1の部分)、ショットキー領域12b(第2の部分)及び埋め込み領域12c(第3の部分)を有する。
【0184】
炭化珪素層10は、ゲートトレンチ21(第1のトレンチ)、コンタクトトレンチ22a(第2のトレンチ)、コンタクトトレンチ22b(第3のトレンチ)、コンタクトトレンチ22c、コンタクトトレンチ22d、n型のドレイン領域24、n型のドリフト領域26(第1の炭化珪素領域)、p型のボディ領域28(第2の炭化珪素領域)、n型のソース領域30(第3の炭化珪素領域)、p型の電界緩和領域32a(第4の炭化珪素領域)、p型の電界緩和領域32b(第5の炭化珪素領域)、p型の電界緩和領域32c、p++型の高濃度領域34(第6の炭化珪素領域)、p型のゲートトレンチ底部領域36(第7の炭化珪素領域)を有する。
【0185】
以下、コンタクトトレンチ22a、コンタクトトレンチ22b、コンタクトトレンチ22c及びコンタクトトレンチ22dを一括して、単に、コンタクトトレンチ22と称する場合がある。また、電界緩和領域32a、電界緩和領域32b及び電界緩和領域32cを一括して、単に、電界緩和領域32と称する場合がある。
【0186】
型のソース領域30は、ボディ領域28と第1の面P1との間に位置する。ソース領域30は、ゲートトレンチ21とコンタクトトレンチ22との間に位置する。
【0187】
ソース領域30は、ソース電極12に接する。ソース領域30は、シリサイド領域12aに接する。ソース領域30は、ゲート絶縁層18に接する。
【0188】
ソース領域30は、例えば、リン(P)をn型不純物として含む。ソース領域30のn型不純物濃度は、ドリフト領域26のn型不純物濃度よりも高い。ソース領域30のn型不純物濃度は、例えば、1×1019cm-3以上1×1021cm-3以下である。
【0189】
ソース領域30の深さは、ボディ領域28の深さよりも浅い。ソース領域30の深さは、例えば、0.1μm以上0.4μm以下である。
【0190】
++型の高濃度領域34は、ショットキー領域12bと接する部分のドリフト領域26と、ゲートトレンチ21との間に位置する。高濃度領域34は、ショットキー領域12bと接する部分のドリフト領域26と、ソース領域30との間に位置する。
【0191】
高濃度領域34の深さは、例えば、ボディ領域28の深さよりも浅い。高濃度領域34は、例えば、第1の面P1に接する。
【0192】
高濃度領域34は、ソース電極12のコンタクト抵抗を低減する機能を有する。高濃度領域34を設けることにより、ソース電極12と電界緩和領域32との間の電気抵抗が低減する。高濃度領域34を設けることにより、ソース電極12とボディ領域28との間の電気抵抗が低減する。
【0193】
高濃度領域34は、MOSFET300のオフ動作時に、ショットキー領域12bと接する部分のドリフト領域26と、ソース領域30との間のパンチスルーを抑制する機能を有する。
【0194】
高濃度領域34は、例えば、アルミニウム(Al)をp型不純物として含む。高濃度領域34のp型不純物濃度は、ボディ領域28のp型不純物濃度よりも高い。高濃度領域34のp型不純物濃度は、例えば、ボディ領域28のp型不純物濃度の10倍以上1000倍以下である。
【0195】
高濃度領域34のp型不純物濃度は、例えば、1×1019cm-3以上1×1021cm-3以下である。高濃度領域34のソース電極12と接する部分のp型不純物濃度は、例えば、1×1019cm-3以上1×1021cm-3以下である。
【0196】
ソース領域30と高濃度領域34は、第1の面P1において、第1の方向に交互に配置される。
【0197】
第3の実施形態のMOSFET300は、ソース電極12と接するソース領域30の面積が第1の実施形態のMOSFET100に比べて増加する。したがって、ソース電極12とソース領域30の間のコンタクト抵抗が低減する。よって、MOSFET300のオン抵抗を低減することが可能となる。
【0198】
以上、第3の実施形態によれば、信頼性の向上が可能なMOSFETが実現できる。また、内蔵されたSBDのリーク電流が抑制されたMOSFETが実現できる。また、オン抵抗が低減されたMOSFETが実現できる。
【0199】
(第4の実施形態)
第4の実施形態の半導体装置は、炭化珪素層が、第2のトレンチと第3のトレンチとの間に設けられた第4のトレンチを含む点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については一部記述を省略する。
【0200】
第4の実施形態の半導体装置は、炭化珪素を用いた縦型MOSFET400である。
【0201】
図43図44及び図45は、第4の実施形態の半導体装置の模式断面図である。図43図44及び図45は、それぞれ第1の実施形態の図1図2図4に相当する。
【0202】
MOSFET400は、炭化珪素層10、ソース電極12(第1の電極)、ドレイン電極14(第2の電極)、ゲート電極16、ゲート絶縁層18、層間絶縁層20を備える。ソース電極12は、シリサイド領域12a(第1の部分)、ショットキー領域12b(第2の部分)及び埋め込み領域12c(第3の部分)を有する。
【0203】
炭化珪素層10は、ゲートトレンチ21(第1のトレンチ)、コンタクトトレンチ22a(第2のトレンチ)、コンタクトトレンチ22b(第3のトレンチ)、コンタクトトレンチ22c、コンタクトトレンチ22d、シャロートレンチ23(第4のトレンチ)、n型のドレイン領域24、n型のドリフト領域26(第1の炭化珪素領域)、p型のボディ領域28(第2の炭化珪素領域)、n型のソース領域30(第3の炭化珪素領域)、p型の電界緩和領域32a(第4の炭化珪素領域)、p型の電界緩和領域32b(第5の炭化珪素領域)、p型の電界緩和領域32c、p++型の高濃度領域34(第6の炭化珪素領域)、p型のゲートトレンチ底部領域36(第7の炭化珪素領域)を有する。
【0204】
以下、コンタクトトレンチ22a、コンタクトトレンチ22b、コンタクトトレンチ22c及びコンタクトトレンチ22dを一括して、単に、コンタクトトレンチ22と称する場合がある。また、電界緩和領域32a、電界緩和領域32b及び電界緩和領域32cを一括して、単に、電界緩和領域32と称する場合がある。
【0205】
シャロートレンチ23は、炭化珪素層10の中に存在する。シャロートレンチ23は、炭化珪素層10の第1の面P1の側に位置する。シャロートレンチ23は、炭化珪素層10に形成された溝である。
【0206】
シャロートレンチ23は、第1の方向に隣り合う2つのコンタクトトレンチ22の間に設けられる。シャロートレンチ23は、例えば、コンタクトトレンチ22aとコンタクトトレンチ22bの間に設けられる。シャロートレンチ23は、コンタクトトレンチ22を間に挟んで第1の方向に繰り返し配置される。
【0207】
シャロートレンチ23の深さは、コンタクトトレンチ22の深さよりも浅い。シャロートレンチ23の深さは、例えば、ゲートトレンチ21の深さよりも浅い。シャロートレンチ23の深さは、例えば、ボディ領域28の深さよりも浅い。
【0208】
ソース電極12の一部であるショットキー領域12bは、シャロートレンチ23の中に位置する。ショットキー領域12bは、シャロートレンチ23の中に埋め込まれる。
【0209】
シリサイド領域12aは、シャロートレンチ23の側面で高濃度領域34に接する。言い換えれば、ソース電極12は、シャロートレンチ23の側面で高濃度領域34に接する。
【0210】
第4の実施形態のMOSFET400によれば、シャロートレンチ23を備えることで、ソース電極12がシャロートレンチ23の側面で高濃度領域34に接する。したがって、ソース電極12と高濃度領域34との接触面積が、第1の実施形態のMOSFET100に比べて増加する。よって、ソース電極12と高濃度領域34との間のコンタクト抵抗が低減する。
【0211】
以上、第4の実施形態によれば、信頼性の向上が可能なMOSFETが実現できる。また、内蔵されたSBDのリーク電流が抑制されたMOSFETが実現できる。また、コンタクト抵抗が低減されたMOSFETが実現できる。
【0212】
(第5の実施形態)
第5の実施形態の半導体装置は、第1の方向及び第1の方向に直交する第2の方向に平行な第1の面と、第1の面に対向する第2の面と、を有する炭化珪素層であって、第1の面の側に位置し、第1の方向に延びるトレンチと、n型の第1の炭化珪素領域と、第1の炭化珪素領域と第1の面との間に位置するp型の第2の炭化珪素領域と、第2の炭化珪素領域と第1の面との間に位置するn型の第3の炭化珪素領域と、トレンチに対して第2の方向に位置し、トレンチとの間に第1の炭化珪素領域を挟み、トレンチよりも深いp型の第4の炭化珪素領域と、第4の炭化珪素領域に対して第1の方向に位置し、第4の炭化珪素領域との間に第1の炭化珪素領域を挟み、トレンチよりも深いp型の第5の炭化珪素領域と、を含む炭化珪素層と、トレンチの中に位置するゲート電極と、ゲート電極と炭化珪素層との間に位置するゲート絶縁層と、炭化珪素層の第1の面の側に位置し、第1の部分及び第2の部分を含み、第1の部分が第3の炭化珪素領域に接し、第2の部分が第4の炭化珪素領域と第5の炭化珪素領域との間の第1の炭化珪素領域に接する第1の電極と、炭化珪素層の第2の面の側に位置する第2の電極と、を備える。
【0213】
第5の実施形態の半導体装置は、炭化珪素層が、第2のトレンチと第3のトレンチとを含まない点で、第1の実施形態と異なる。以下、第1の実施形態と重複する内容については一部記述を省略する。
【0214】
第5の実施形態の半導体装置は、炭化珪素を用いた縦型MOSFET500である。MOSFET500は、トレンチの中にゲート電極を設けるトレンチゲート構造のMOSFETである。また、MOSFET500は、内蔵ダイオードとしてSBDを備える。また、MOSFET500は、電子をキャリアとするnチャネル型のMOSFETである。
【0215】
図46は、第5の実施形態の半導体装置の模式断面図である。図47は、第5の実施形態の半導体装置の模式平面図である。図48は、第5の実施形態の半導体装置の模式断面図である。図49は、第5の実施形態の半導体装置の模式断面図である。
【0216】
図46は、図47のGG’断面図である。図47は、図46の第1の面P1上のパターンを示す。図48は、図46のHH’断面図である。図49は、図46のII’断面図である。
【0217】
MOSFET500は、炭化珪素層10、ソース電極12(第1の電極)、ドレイン電極14(第2の電極)、ゲート電極16、ゲート絶縁層18、層間絶縁層20を備える。ソース電極12は、シリサイド領域12a(第1の部分)及びショットキー領域12b(第2の部分)を有する。
【0218】
炭化珪素層10は、ゲートトレンチ21(トレンチ)、n型のドレイン領域24、n型のドリフト領域26(第1の炭化珪素領域)、p型のボディ領域28(第2の炭化珪素領域)、n型のソース領域30(第3の炭化珪素領域)、p型の電界緩和領域32a(第4の炭化珪素領域)、p型の電界緩和領域32b(第5の炭化珪素領域)、p型の電界緩和領域32c、p++型の高濃度領域34(第6の炭化珪素領域)、p型のゲートトレンチ底部領域36(第7の炭化珪素領域)を有する。
【0219】
以下、電界緩和領域32a、電界緩和領域32b及び電界緩和領域32cを一括して、単に、電界緩和領域32と称する場合がある。
【0220】
炭化珪素層10は、ソース電極12とドレイン電極14との間に位置する。炭化珪素層10は、第1の面(図46中“P1”)と第2の面(図46中“P2”)とを備える。以下、第1の面P1を表面、第2の面P2を裏面とも称する。第2の面P2は、第1の面P1に対向する。
【0221】
第1の方向及び第2の方向は第1の面P1に対して平行な方向である。また、第2の方向は第1の方向に直交する方向である。また、第3の方向は第1の面P1に対して垂直な方向である。第3の方向は第1の方向及び第2の方向に対して垂直な方向である。
【0222】
以下、「深さ」とは、第1の面P1を基準とする深さを意味する。
【0223】
炭化珪素層10は、単結晶のSiCである。炭化珪素層10は、例えば、4H-SiCである。炭化珪素層10の厚さは、例えば、5μm以上500μm以下である。
【0224】
第1の面P1は、例えば、(0001)面に対し0度以上8度以下傾斜した面である。すなわち、法線が[0001]方向のc軸に対し0度以上8度以下傾斜した面である。言い換えれば、(0001)面に対するオフ角が0度以上8度以下である。また、第2の面P2は、例えば、(000-1)面に対し0度以上8度以下傾斜した面である。
【0225】
(0001)面はシリコン面と称される。(000-1)面はカーボン面と称される。第1の面P1及び第2の面P2の傾斜方向は、例えば、[11-20]方向である。[11-20]方向は、a軸方向である。図46図47図48図49では、例えば、図中に示す第1の方向又は第2の方向がa軸方向である。
【0226】
ゲートトレンチ21は、炭化珪素層10の中に存在する。ゲートトレンチ21は、炭化珪素層10の第1の面P1の側に位置する。ゲートトレンチ21は、炭化珪素層10に形成された溝である。
【0227】
ゲートトレンチ21は、図47に示すように、第1の方向に延びる。ゲートトレンチ21は、図47に示すようにストライプ形状を有する。
【0228】
ゲートトレンチ21は、図46及び図47に示すように第2の方向に繰り返し配置される。ゲートトレンチ21の第2の方向の長さは、例えば、0.5μm以上1μm以下である。
【0229】
ゲートトレンチ21は、ソース領域30及びボディ領域28を貫通する。ゲートトレンチ21の深さは、例えば、1μm以上2μm以下である。
【0230】
ゲート電極16は、ゲートトレンチ21の中に位置する。ゲート電極16は、ソース電極12とドレイン電極14との間に設けられる。ゲート電極16は、第1の方向に延びる。
【0231】
ゲート電極16は、導電層である。ゲート電極16は、例えば、p型不純物又はn型不純物を含む多結晶質シリコンである。
【0232】
ゲート絶縁層18は、ゲート電極16と炭化珪素層10との間に位置する。ゲート絶縁層18は、ソース領域30、ボディ領域28、ドリフト領域26及びゲートトレンチ底部領域36と、ゲート電極16との間に設けられる。
【0233】
ゲート絶縁層18は、例えば、シリコン酸化膜である。ゲート絶縁層18には、例えば、高誘電率絶縁膜を適用することも可能である。また、ゲート絶縁層18には、例えば、シリコン酸化膜と高誘電率絶縁膜との積層膜を適用することも可能である。
【0234】
層間絶縁層20は、ゲート電極16上に設けられる。層間絶縁層20は、ゲート電極16とソース電極12との間に設けられる。
【0235】
層間絶縁層20の厚さは、例えば、ゲート絶縁層18の厚さよりも厚い。層間絶縁層20は、例えば、シリコン酸化膜である。層間絶縁層20は、ゲート電極16とソース電極12を電気的に分離する。
【0236】
ソース電極12は、炭化珪素層10の第1の面P1側に位置する。ソース電極12は、炭化珪素層10の第1の面P1の上に設けられる。
【0237】
ソース電極12は、金属を含む。ソース電極12は、例えば、アルミニウム(Al)又はチタン(Ti)を含む。
【0238】
ソース電極12は、ソース領域30、ボディ領域28、電界緩和領域32及び高濃度領域34に電気的に接続される。
【0239】
ソース電極12は、シリサイド領域12a(第1の部分)及びショットキー領域12b(第2の部分)を有する。
【0240】
シリサイド領域12aは、ソース領域30及び高濃度領域34に接する。ソース電極12は、炭化珪素層10の第1の面P1で、ソース領域30に接する。ソース電極12は、炭化珪素層10の第1の面P1で、高濃度領域34に接する。シリサイド領域12aは、第1の部分の一例である。
【0241】
シリサイド領域12aは、例えば、金属シリサイドを含む。金属シリサイドは、例えば、ニッケルシリサイド又はチタンシリサイドである。
【0242】
シリサイド領域12aを設けることにより、ソース電極12とソース領域30の間のコンタクト抵抗、ソース電極12と高濃度領域34との間のコンタクト抵抗が低減する。ソース電極12とソース領域30との間の接続、ソース電極12と高濃度領域34との間の
接続は、例えば、オーミック接続である。
【0243】
ショットキー領域12bは、電界緩和領域32aと電界緩和領域32bとの間のドリフト領域26に接する。ショットキー領域12bは、第1の方向に隣り合う2つのコンタクトトレンチ22の間でドリフト領域26に接する。
【0244】
ショットキー領域12bは、コンタクトトレンチ22の底部よりも浅い位置でドリフト領域26に接する。ショットキー領域12bは、第1の面P1でドリフト領域26に接する。ショットキー領域12bは、第2の部分の一例である。
【0245】
ショットキー領域12bの化学組成は、シリサイド領域12aの化学組成と異なる。ショットキー領域12bは、例えば、多結晶シリコン、アルミニウム(Al)、チタン(Ti)、タングステン(W)、モリブデン(Mo)又はニッケル(Ni)を含む。
【0246】
ショットキー領域12bを設けることにより、ソース電極12とドリフト領域26との間にショットキー障壁が形成される。ショットキー領域12bとドリフト領域26との間の接続は、ショットキー接続である。
【0247】
ドレイン電極14は、炭化珪素層10の第2の面P2側に位置する。ドレイン電極14は、炭化珪素層10の第2の面P2上に設けられる。ドレイン電極14は、ドレイン領域24に接する。
【0248】
ドレイン電極14は、例えば、金属又は金属半導体化合物である。ドレイン電極14は、例えば、ニッケルシリサイド、チタン(Ti)、ニッケル(Ni)、銀(Ag)及び金(Au)から成る群から選ばれる少なくとも一つの材料を含む。
【0249】
型のドレイン領域24は、炭化珪素層10の第2の面P2側に設けられる。ドレイン領域24は、例えば、窒素(N)をn型不純物として含む。ドレイン領域24のn型不純物濃度は、例えば、1×1018cm-3以上1×1021cm-3以下である。
【0250】
型のドリフト領域26は、ドレイン領域24上に設けられる。ドリフト領域26は、ドレイン領域24と第1の面P1との間に位置する。
【0251】
ドリフト領域26の一部は、第1の方向に隣り合う2つのコンタクトトレンチ22の間に位置する。ドリフト領域26の一部は、第1の方向に隣り合う2つのコンタクトトレンチ22の間に挟まれる。ドリフト領域26の一部は、例えば、コンタクトトレンチ22aとコンタクトトレンチ22bとの間に位置する。
【0252】
ドリフト領域26の一部は、第1の方向に隣り合う2つの電界緩和領域32の間に位置する。ドリフト領域26の一部は、例えば、電界緩和領域32aと電界緩和領域32bとの間に位置する。
【0253】
ドリフト領域26の一部は、第1の面P1に接する。ドリフト領域26の一部は、ショットキー領域12bに接する。
【0254】
ドリフト領域26は、例えば、窒素(N)をn型不純物として含む。ドリフト領域26のn型不純物濃度は、ドレイン領域24のn型不純物濃度よりも低い。ドリフト領域26のn型不純物濃度は、例えば、4×1014cm-3以上1×1018cm-3以下である。
【0255】
p型のボディ領域28は、ドリフト領域26と第1の面P1との間に位置する。ボディ領域28は、ゲートトレンチ21とコンタクトトレンチ22との間に位置する。
【0256】
ボディ領域28は、MOSFET500のチャネル形成領域として機能する。例えば、MOSFET500のオン動作時に、ボディ領域28のゲート絶縁層18と接する領域に電子が流れるチャネルが形成される。ボディ領域28のゲート絶縁層18と接する領域が、チャネル形成領域となる。
【0257】
ボディ領域28は、例えば、アルミニウム(Al)をp型不純物として含む。ボディ領域28のp型不純物濃度は、例えば、5×1016cm-3以上5×1017cm-3以下である。
【0258】
ボディ領域28の深さは、ゲートトレンチ21の深さよりも浅い。ボディ領域28の深さは、例えば、0.4μm以上1.0μm以下である。
【0259】
ボディ領域28の深さ方向(第3の方向)の厚さは、例えば、0.1μm以上0.3μm以下である。
【0260】
型のソース領域30は、ボディ領域28と第1の面P1との間に位置する。ソース領域30は、ゲートトレンチ21とコンタクトトレンチ22との間に位置する。ソース領域30は、第1の方向に延びる。
【0261】
ソース領域30は、ソース電極12に接する。ソース領域30は、シリサイド領域12aに接する。ソース領域30は、ゲート絶縁層18に接する。
【0262】
ソース領域30は、例えば、リン(P)をn型不純物として含む。ソース領域30のn型不純物濃度は、ドリフト領域26のn型不純物濃度よりも高い。ソース領域30のn型不純物濃度は、例えば、1×1019cm-3以上1×1021cm-3以下である。
【0263】
ソース領域30の深さは、ボディ領域28の深さよりも浅い。ソース領域30の深さは、例えば、0.1μm以上0.4μm以下である。
【0264】
型の電界緩和領域32は、ドリフト領域26と第1の面P1との間に位置する。電界緩和領域32は、ゲートトレンチ21の第2の方向に位置する。
【0265】
電界緩和領域32は、第1の方向に隣り合う。例えば、電界緩和領域32aと電界緩和領域32bは、第1の方向に隣り合う。例えば、電界緩和領域32bは、電界緩和領域32aに対して第1の方向に位置する。また、例えば、電界緩和領域32cと電界緩和領域32dは、第1の方向に隣り合う。例えば、電界緩和領域32dは、電界緩和領域32cに対して第1の方向に位置する。
【0266】
第1の方向に隣り合う2つの電界緩和領域32は、ドリフト領域26を間に挟む。例えば、電界緩和領域32aと電界緩和領域32bは、ドリフト領域26を間に挟む。また、例えば、電界緩和領域32cと電界緩和領域32dは、ドリフト領域26を間に挟む。
【0267】
電界緩和領域32の深さは、ゲートトレンチ21の深さよりも深い。
【0268】
電界緩和領域32は、MOSFET500のオフ動作時に、ゲート絶縁層18に印加される電界強度を緩和する機能を有する。電界緩和領域32は、例えば、ソース電極12と同電位に固定される。
【0269】
電界緩和領域32は、例えば、アルミニウム(Al)をp型不純物として含む。電界緩和領域32のp型不純物濃度は、ボディ領域28のp型不純物濃度よりも高い。電界緩和領域32のp型不純物濃度は、例えば、ボディ領域28のp型不純物濃度の10倍以上である。電界緩和領域32のp型不純物濃度は、例えば、5×1017cm-3以上5×1020cm-3以下である。
【0270】
++型の高濃度領域34は、ボディ領域28と第1の面P1との間に位置する。高濃度領域34は、電界緩和領域32と第1の面P1の間に位置する。高濃度領域34は、ショットキー領域12bと接する部分のドリフト領域26と、ソース領域30との間に位置する。
【0271】
高濃度領域34は、例えば、第1の面P1に接する。高濃度領域34は、第1の面でソース電極12に接する。
【0272】
高濃度領域34は、ソース電極12のコンタクト抵抗を低減する機能を有する。高濃度領域34を設けることにより、ソース電極12と電界緩和領域32との間の電気抵抗が低減する。高濃度領域34を設けることにより、ソース電極12とボディ領域28との間の電気抵抗が低減する。
【0273】
高濃度領域34は、MOSFET500のオフ動作時に、ショットキー領域12bと接する部分のドリフト領域26と、ソース領域30との間のパンチスルーを抑制する機能を有する。
【0274】
高濃度領域34は、例えば、アルミニウム(Al)をp型不純物として含む。高濃度領域34のp型不純物濃度は、ボディ領域28のp型不純物濃度よりも高い。高濃度領域34のp型不純物濃度は、例えば、ボディ領域28のp型不純物濃度の10倍以上1000倍以下である。
【0275】
高濃度領域34のp型不純物濃度は、例えば、1×1019cm-3以上1×1021cm-3以下である。高濃度領域34のソース電極12と接する部分のp型不純物濃度は、例えば、1×1019cm-3以上1×1021cm-3以下である。
【0276】
型のゲートトレンチ底部領域36は、ドリフト領域26とゲートトレンチ21の底面との間に設けられる。ゲートトレンチ底部領域36は、ゲートトレンチ21の底面に接する。
【0277】
ゲートトレンチ底部領域36は、MOSFET500のオフ動作時に、ゲート絶縁層18に印加される電界強度を緩和する機能を有する。ゲートトレンチ底部領域36は、例えば、ソース電極12と同電位に固定される。
【0278】
ゲートトレンチ底部領域36は、例えば、アルミニウム(Al)をp型不純物として含む。ゲートトレンチ底部領域36のp型不純物濃度は、ボディ領域28のp型不純物濃度よりも高い。
【0279】
ゲートトレンチ底部領域36のp型不純物濃度は、例えば、ボディ領域28のp型不純物濃度の10倍以上である。ゲートトレンチ底部領域36のp型不純物濃度は、例えば、5×1017cm-3以上5×1020cm-3以下である。
【0280】
次に、第5の実施形態の半導体装置の作用及び効果について説明する。
【0281】
MOSFET500は、第1の実施形態のMOSFET100と同様、トレンチゲート構造が適用される。よって、MOSFET500のオン抵抗が低減される。
【0282】
また、MOSFET500は、第1の実施形態のMOSFET100と同様、ゲートトレンチ21より深い電界緩和領域32を備える。よって、ゲート絶縁層18の信頼性が向上する。
【0283】
また、MOSFET500は、第1の実施形態のMOSFET100と同様、ゲートトレンチ21の底面に、ゲートトレンチ底部領域36を備える。よって、ゲート絶縁層18の信頼性が向上する。
【0284】
第5の実施形態のMOSFET500は、第1の実施形態のMOSFET100と同様、SBDを内蔵ダイオードとして備える。そして、ショットキー領域12bに接する部分のドリフト領域26は、第1の方向に隣接する2つの電界緩和領域32に挟まれる。したがって、SBDの逆バイアス時のリーク電流が抑制される。よって、MOSFET500の消費電力の増大が抑制される。
【0285】
以上、第5の実施形態によれば、信頼性の向上が可能なMOSFETが実現できる。また、内蔵されたSBDのリーク電流が抑制されたMOSFETが実現できる。
【0286】
(第6の実施形態)
第6の実施形態の半導体装置は、第1の炭化珪素領域は、第1の領域と、第2の領域を含み、第2の領域は、第1の領域と第2の炭化珪素領域との間、トレンチと第4の炭化珪素領域との間、及び、第4の炭化珪素領域と第5の炭化珪素領域との間に位置し、第2の領域のn型不純物濃度は、第1の領域のn型不純物濃度よりも高い点で、第5の実施形態と異なる。以下、第5の実施形態と重複する内容については一部記述を省略する。
【0287】
第6の実施形態の半導体装置は、炭化珪素を用いた縦型MOSFET600である。
【0288】
図50図51及び図52は、第6の実施形態の半導体装置の模式断面図である。図50図51及び図52は、それぞれ第5の実施形態の図46図47図49に相当する。
【0289】
MOSFET600は、炭化珪素層10、ソース電極12(第1の電極)、ドレイン電極14(第2の電極)、ゲート電極16、ゲート絶縁層18、層間絶縁層20を備える。ソース電極12は、シリサイド領域12a(第1の部分)及びショットキー領域12b(第2の部分)を有する。
【0290】
炭化珪素層10は、ゲートトレンチ21(トレンチ)、n型のドレイン領域24、n型のドリフト領域26(第1の炭化珪素領域)、p型のボディ領域28(第2の炭化珪素領域)、n型のソース領域30(第3の炭化珪素領域)、p型の電界緩和領域32a(第4の炭化珪素領域)、p型の電界緩和領域32b(第5の炭化珪素領域)、p型の電界緩和領域32c、p++型の高濃度領域34(第6の炭化珪素領域)、p型のゲートトレンチ底部領域36(第7の炭化珪素領域)を有する。
【0291】
以下、電界緩和領域32a、電界緩和領域32b及び電界緩和領域32cを一括して、単に、電界緩和領域32と称する場合がある。
【0292】
ドリフト領域26は、n型の第1の領域26a、n型の第2の領域26b及びn型の第3の領域26cを有する。
【0293】
型の第1の領域26aは、ドレイン領域24とボディ領域28との間に位置する。
【0294】
第1の領域26aは、例えば、窒素(N)をn型不純物として含む。第1の領域26aのn型不純物濃度は、例えば、4×1014cm-3以上1×1017cm-3以下である。
【0295】
n型の第2の領域26bは、第1の領域26aとボディ領域28との間に位置する。第2の領域26bは、ゲートトレンチ21と電界緩和領域32との間に位置する。例えば、第2の領域26bは、ゲートトレンチ21と電界緩和領域32aとの間に位置する。例えば、第2の領域26bは、ゲートトレンチ21と電界緩和領域32bとの間に位置する。
【0296】
第2の領域26bは、第1の方向に隣り合う2つの電界緩和領域32の間に位置する。第2の領域26bは、例えば、電界緩和領域32aと電界緩和領域32bとの間に位置する。
【0297】
第2の領域26bは、例えば、窒素(N)をn型不純物として含む。第2の領域26bのn型不純物濃度は、第1の領域26aのn型不純物濃度よりも高い。
【0298】
第2の領域26bのn型不純物濃度は、例えば、第1の領域26aのn型不純物濃度の1.2倍以上5倍以下である。第2の領域26bのn型不純物濃度は、例えば、1×1015cm-3以上5×1017cm-3以下である。
【0299】
第2の領域26bの深さは、例えば、ゲートトレンチ21の深さよりも深い。第2の領域26bの深さは、例えば、ゲートトレンチ底部領域36の深さよりも深い。また、第2の領域26bの深さは、例えば、電界緩和領域32の深さよりも浅い。
【0300】
第3の領域26cは、第2の領域26bとショットキー領域12bとの間に位置する。第3の領域26cは、第2の領域26bと第1の面P1との間に位置する。
【0301】
第3の領域26cは、第1の方向に隣り合う2つの電界緩和領域32の間に位置する。第3の領域26cは、例えば、電界緩和領域32aと電界緩和領域32bとの間に位置する。
【0302】
第3の領域26cは、例えば、窒素(N)をn型不純物として含む。第3の領域26cのn型不純物濃度は、第2の領域26bのn型不純物濃度よりも高い。
【0303】
第3の領域26cのn型不純物濃度は、例えば、第2の領域26bのn型不純物濃度の1.5倍以上5倍以下である。
【0304】
第3の領域26cのn型不純物濃度は、例えば、1×1016cm-3以上1×1018cm-3以下である。
【0305】
第3の領域26cの深さは、例えば、ゲートトレンチ21の深さよりも浅い。
【0306】
第6の実施形態のMOSFET600は、n型不純物濃度の高い第2の領域26bを有することにより、オン抵抗を低減することが可能となる。
【0307】
また、第6の実施形態のMOSFET600は、n型不純物濃度の高い第3の領域26cを有することにより、MOSFET600が内蔵するSBDの順バイアス時に流れる電流が増加する。したがって、pn接合ダイオードのクランプ電圧が高くなる。よって、pn接合ダイオードに流れる電流が抑制され、MOSFET600の信頼性が更に向上する。
【0308】
第3の領域26cのn型不純物濃度は、第2の領域26bのn型不純物濃度の1.5倍以上であることが好ましく、2倍以上であることが更に好ましい。第3の領域26cのn型不純物濃度が高くなることで、pn接合ダイオードのクランプ電圧が高くすることが可能となる。
【0309】
第3の領域26cのn型不純物濃度は、第2の領域26bのn型不純物濃度の5倍以下であることが好ましく、4倍以下であることが更に好ましい。第3の領域26cのn型不純物濃度が低くなることで、SBDのリーク電流が低減する。
【0310】
以上、第6の実施形態によれば、信頼性の向上が可能なMOSFETが実現できる。また、内蔵されたSBDのリーク電流が抑制されたMOSFETが実現できる。
【0311】
(第7の実施形態)
第7の実施形態のインバータ回路及び駆動装置は、第1の実施形態の半導体装置を備える駆動装置である。
【0312】
図53は、第7の実施形態の駆動装置の模式図である。駆動装置1000は、モーター140と、インバータ回路150を備える。
【0313】
インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュール150a、150b、150cで構成される。3個の半導体モジュール150a、150b、150cを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。インバータ回路150から出力される交流電圧により、モーター140が駆動する。
【0314】
第7の実施形態によれば、特性の向上したMOSFET100を備えることで、インバータ回路150及び駆動装置1000の特性が向上する。
【0315】
(第8の実施形態)
第8の実施形態の車両は、第1の実施形態の半導体装置を備える車両である。
【0316】
図54は、第8の実施形態の車両の模式図である。第8の実施形態の車両1100は、鉄道車両である。車両1100は、モーター140と、インバータ回路150を備える。
【0317】
インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により車両1100の車輪90が回転する。
【0318】
第8の実施形態によれば、特性の向上したMOSFET100を備えることで、車両1100の特性が向上する。
【0319】
(第9の実施形態)
第9の実施形態の車両は、第1の実施形態の半導体装置を備える車両である。
【0320】
図55は、第9の実施形態の車両の模式図である。第9の実施形態の車両1200は、自動車である。車両1200は、モーター140と、インバータ回路150を備える。
【0321】
インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。
【0322】
インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により車両1200の車輪90が回転する。
【0323】
第9の実施形態によれば、特性の向上したMOSFET100を備えることで、車両1200の特性が向上する。
【0324】
(第10の実施形態)
第10の実施形態の昇降機は、第1の実施形態の半導体装置を備える昇降機である。
【0325】
図56は、第10の実施形態の昇降機(エレベータ)の模式図である。第10の実施形態の昇降機1300は、かご610、カウンターウエイト612、ワイヤロープ614、巻上機616、モーター140と、インバータ回路150を備える。
【0326】
インバータ回路150は、第1の実施形態のMOSFET100をスイッチング素子とする3個の半導体モジュールで構成される。3個の半導体モジュールを並列に接続することで、3個の交流電圧の出力端子U、V、Wを備える三相のインバータ回路150が実現される。
【0327】
インバータ回路150から出力される交流電圧により、モーター140が駆動する。モーター140により巻上機616が回転し、かご610が昇降する。
【0328】
第10の実施形態によれば、特性の向上したMOSFET100を備えることで、昇降機1300の特性が向上する。
【0329】
以上、第1ないし第6の実施形態では、炭化珪素の結晶構造として4H-SiCの場合を例に説明したが、本発明は6H-SiC、3C-SiC等、その他の結晶構造の炭化珪素に適用することも可能である。
【0330】
また、第7ないし第10の実施形態においては、第1の実施形態の半導体装置を備える場合を例に説明したが、第2ないし第6の実施形態の半導体装置を適用することも可能である。
【0331】
また、第7ないし第10の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
【0332】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0333】
10 炭化珪素層
12 ソース電極(第1の電極)
12a シリサイド領域(第1の部分)
12b ショットキー領域(第2の部分)
12c 埋め込み領域(第3の部分)
14 ドレイン電極(第2の電極)
16 ゲート電極
18 ゲート絶縁層
21 ゲートトレンチ(第1のトレンチ、トレンチ)
22 コンタクトトレンチ
22a コンタクトトレンチ(第2のトレンチ)
22b コンタクトトレンチ(第3のトレンチ)
26 ドリフト領域(第1の炭化珪素領域)
26a 第1の領域
26b 第2の領域
26c 第3の領域
28 ボディ領域(第2の炭化珪素領域)
30 ソース領域(第3の炭化珪素領域)
32 電界緩和領域
32a 電界緩和領域(第4の炭化珪素領域)
32b 電界緩和領域(第5の炭化珪素領域)
34 高濃度領域(第6の炭化珪素領域)
36 ゲートトレンチ底部領域(第7の炭化珪素領域)
100 MOSFET(半導体装置)
150 インバータ回路
200 MOSFET(半導体装置)
300 MOSFET(半導体装置)
400 MOSFET(半導体装置)
500 MOSFET(半導体装置)
600 MOSFET(半導体装置)
1000 駆動装置
1100 車両
1200 車両
1300 昇降機
P1 第1の面
P2 第2の面
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31
図32
図33
図34
図35
図36
図37
図38
図39
図40
図41
図42
図43
図44
図45
図46
図47
図48
図49
図50
図51
図52
図53
図54
図55
図56