(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-04
(45)【発行日】2024-10-15
(54)【発明の名称】電力供給装置
(51)【国際特許分類】
H02M 3/155 20060101AFI20241007BHJP
H02M 3/28 20060101ALI20241007BHJP
【ＦＩ】
H02M3/155 H
H02M3/28 H
【請求項の数】
17
(21)【出願番号】P 2020110789
(22)【出願日】2020-06-26
(65)【公開番号】P2022007685
(43)【公開日】2022-01-13
【審査請求日】2023-05-30
(73)【特許権者】
【識別番号】303046277
【氏名又は名称】旭化成エレクトロニクス株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】林 哲平
【審査官】清水 康
(56)【参考文献】
【文献】特開昭４９－０５６１１９（ＪＰ，Ａ）
【文献】特開２０１５－１３６２４８（ＪＰ，Ａ）
【文献】特開２０１３－０４２５７１（ＪＰ，Ａ）
【文献】特開２００６－３４０５８７（ＪＰ，Ａ）
【文献】実開昭５１－０９１７３０（ＪＰ，Ｕ）
【文献】実開昭５２－００５２１４（ＪＰ，Ｕ）
【文献】特開２０１７－１４７７８７（ＪＰ，Ａ）
【文献】米国特許第０９３２５２５０（ＵＳ，Ｂ２）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／００ － ３／４４
(57)【特許請求の範囲】
【請求項1】
入力電圧を昇圧して出力端子から出力電圧を出力する電力供給装置であって、前記入力電圧が入力され、発振信号を出力する発振回路と、
前記発振信号に基づいた電流を直流変換する整流回路と、
前記整流回路と前記出力端子との間に接続され、前記出力電圧が昇圧電圧となる昇圧コンデンサと、
前記昇圧電圧と閾値とを比較する第１ヒステリシスコンパレータと、
一端が基準電圧端子に接続され、他端が前記発振回路および前記昇圧コンデンサの間のノードに接続され、前記第１ヒステリシスコンパレータの比較結果に基づいて制御される第１スイッチと、
を備える
電力供給装置。
【請求項2】
前記第１スイッチは、制御端子に前記第１ヒステリシスコンパレータの出力が入力される請求項１に記載の電力供給装置。
【請求項3】
前記第１スイッチは、他端が、前記発振回路および前記整流回路の間に接続される請求項１または２に記載の電力供給装置。
【請求項4】
一端が前記発振回路に接続され、他端が前記整流回路に接続される第１コンデンサを備える請求項１から３のいずれか一項に記載の電力供給装置。
【請求項5】
前記第１スイッチは、他端が、前記整流回路および前記第１コンデンサの間に接続される請求項４に記載の電力供給装置。
【請求項6】
一端が前記発振回路および前記昇圧コンデンサの間のノードに接続され、他端が前記第１スイッチに接続される第２コンデンサを備える請求項１から５のいずれか一項に記載の電力供給装置。
【請求項7】
前記第１ヒステリシスコンパレータは、前記昇圧電圧が第１閾値以上となったことを検出したことに応じて、前記第１スイッチをオンに制御し、前記昇圧電圧が第２閾値以下となったことを検出したことに応じて、前記第１スイッチをオフに制御する
請求項１から６のいずれか一項に記載の電力供給装置。
【請求項8】
前記昇圧電圧と閾値とを比較する第２ヒステリシスコンパレータと、前記出力電圧を出力する出力端子に接続され、前記第２ヒステリシスコンパレータの比較結果に基づいて制御される第２スイッチとを更に備える
請求項１から７のいずれか一項に記載の電力供給装置。
【請求項9】
前記第２ヒステリシスコンパレータは、前記昇圧電圧が第３閾値以上となったことを検出したことに応じて、前記第２スイッチをオンに制御して前記出力電圧の出力を開始し、前記昇圧電圧が第４閾値以下となったことを検出したことに応じて、前記第２スイッチをオフに制御して前記出力電圧の出力を停止する
請求項８に記載の電力供給装置。
【請求項10】
前記発振回路は、一端が前記発振回路の入力端子と接続される第１コイルと、
一端が前記発振回路の出力端子に接続される第２コイルと、
前記第１コイルの他端と基準電圧端子との間に接続され、制御端子が前記発振回路の前記出力端子に接続される第３スイッチと、
一端が前記第１コイルの一端に接続され、他端が前記第２コイルの他端に接続される第１発振コンデンサと、
を備える請求項１から９のいずれか一項に記載の電力供給装置。
【請求項11】
前記発振回路は、前記第３スイッチの制御端子と前記発振回路の前記出力端子との間のノードに一端が接続され、他端が基準電圧端子に接続された抵抗をさらに備える
を備える請求項１０に記載の電力供給装置。
【請求項12】
前記発振回路は、一端が前記発振回路の入力端子と接続される第１コイルと、
一端が前記発振回路の出力端子に接続される第２コイルと、
前記第１コイルの他端と基準電圧端子との間に接続され、制御端子が前記発振回路の前記出力端子に接続される第３スイッチと、
前記第３スイッチの制御端子と前記発振回路の前記出力端子との間のノードに一端が接続され、他端が基準電圧端子に接続される抵抗と、
一端が前記第１コイルの他端に接続され、他端が前記第２コイルの他端に接続される第１発振コンデンサと、
を備える請求項１から９のいずれか一項に記載の電力供給装置。
【請求項13】
前記発振回路は、一端が前記発振回路の入力端子と接続される第１コイルと、
一端が前記発振回路の出力端子に接続され、他端が前記第１コイルの他端に接続される第２コイルと、
前記第１コイルの他端と基準電圧端子との間に接続される第３スイッチと、
一端が前記発振回路の前記出力端子に接続され、他端が前記第３スイッチの制御端子に接続される第２発振コンデンサと、
前記第３スイッチの制御端子と前記第２発振コンデンサの他端との間のノードに一端が接続され、他端が基準電圧端子に接続される抵抗と、
を備える請求項１から９のいずれか一項に記載の電力供給装置。
【請求項14】
前記発振回路は、一端が前記発振回路の入力端子と接続される第１コイルと、
一端が前記発振回路の出力端子に接続され、他端が前記第１コイルの他端に接続される第２コイルと、
前記第１コイルの他端と基準電圧端子との間に接続され、制御端子が前記発振回路の前記出力端子に接続される第３スイッチと、
を備える請求項１から９のいずれか一項に記載の電力供給装置。
【請求項15】
前記発振回路は、一端が前記発振回路の入力端子と接続される第１コイルと、
一端が前記発振回路の出力端子に接続され、他端が前記発振回路の入力端子に接続される第２コイルと、
前記第１コイルの他端と基準電圧端子との間に接続され、制御端子が前記発振回路の前記出力端子に接続される第３スイッチと、
を備える請求項１から９のいずれか一項に記載の電力供給装置。
【請求項16】
前記第３スイッチは、ディプレッション型ＮＭＯＳトランジスタ、またはＮａｔｉｖｅ ＮＭＯＳトランジスタである請求項１０から１５のいずれか一項に記載の電力供給装置。
【請求項17】
前記入力電圧は、エナジーハーベストからの電圧である請求項１から１６のいずれか一項に記載の電力供給装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電力供給装置に関する。
【背景技術】
【0002】
例えばエナジーハーベスティングシステムにおいて用いられる、温度差で発電する熱源発電は、出力電圧が数十ｍＶと低いため、一般的な昇圧回路では昇圧できない。特許文献１は、Ｎ倍のトランスフォーマーを用いた発振器で発振した波形を整流することで１００ｍＶ未満の低電圧電源の昇圧を行うことが記載されている。
特許文献１ 米国特許 第９３２５２５０号明細書
特許文献１ 米国特許 第９３２５２５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【0003】
しかし、特許文献１のような回路では、出力電圧が所望の電圧に達しても発振動作は継続されるため、入力ソースのエネルギーは無駄に消費されてしまう。このような回路は、例えばエナジーハーベスティングにおいてはハーベスティング素子の摩耗に繋がるため、持続可能なシステムには適さない。
【課題を解決するための手段】
【0004】
上記課題を解決するために、本発明の第１の態様においては、入力電圧を昇圧して出力電圧を出力する電力供給装置を提供する。電力供給装置は、入力電圧が入力され、発振信号を出力する発振回路を備えてよい。電力供給装置は、発振信号に基づいて昇圧電圧を出力する昇圧回路を備えてよい。電力供給装置は、昇圧電圧と閾値とを比較する第１ヒステリシスコンパレータおよび第２ヒステリシスコンパレータを備えてよい。電力供給装置は、発振回路および昇圧回路の間に接続され、第１ヒステリシスコンパレータの比較結果に基づいて制御される第１スイッチを備えてよい。電力供給装置は、出力電圧を出力する出力端子に接続され、第２ヒステリシスコンパレータの比較結果に基づいて制御される第２スイッチを備えてよい。
【0005】
第１スイッチは、一端が基準電圧端子に接続され、他端が発振回路および昇圧回路の間のノードに接続され、制御端子に第１ヒステリシスコンパレータの出力が入力されてよい。
【0006】
電力供給装置は、発振回路および昇圧回路の間に配置され、発振回路からの電流を昇圧回路へ流す整流回路を備える。第１スイッチは、発振回路および整流回路の間に接続されてよい。
【0007】
電力供給装置は、一端が発振回路に接続され、他端が昇圧回路に接続される第１コンデンサを備えてよい。
【0008】
第１スイッチは、昇圧回路および第１コンデンサの間に接続されてよい。
【0009】
電力供給装置は、一端が発振回路および昇圧回路の間のノードに接続され、他端が第１スイッチに接続される第２コンデンサを備えてよい。
【0010】
第１ヒステリシスコンパレータは、昇圧電圧が第１閾値以上となったことを検出したことに応じて、第１スイッチをオンに制御し、昇圧電圧が第２閾値以下となったことを検出したことに応じて、第１スイッチをオフに制御してよい。
【0011】
第２ヒステリシスコンパレータは、昇圧電圧が第３閾値以上となったことを検出したことに応じて、第２スイッチをオンに制御して出力電圧の出力を開始し、昇圧電圧が第４閾値以下となったことを検出したことに応じて、第２スイッチをオフに制御して出力電圧の出力を停止してよい。
【0012】
発振回路は、一端が発振回路の入力端子と接続される第１コイルを備えてよい。発振回路は、一端が発振回路の出力端子に接続される第２コイルを備えてよい。発振回路は、第１コイルの他端と基準電圧端子との間に接続され、制御端子が発振回路の出力端子に接続される第３スイッチを備えてよい。発振回路は、一端が第１コイルの一端に接続され、他端が第２コイルの他端に接続される第１発振コンデンサを備えてよい。
【0013】
発振回路は、第３スイッチの制御端子と発振回路の出力端子との間のノードに一端が接続され、他端が基準電圧端子に接続された抵抗をさらに備えてよい。
【0014】
発振回路は、一端が発振回路の入力端子と接続される第１コイルを備えてよい。発振回路は、一端が発振回路の出力端子に接続される第２コイルを備えてよい。発振回路は、第１コイルの他端と基準電圧端子との間に接続され、制御端子が発振回路の出力端子に接続される第３スイッチを備えてよい。発振回路は、第３スイッチの制御端子と発振回路の出力端子との間のノードに一端が接続され、他端が基準電圧端子に接続される抵抗を備えてよい。発振回路は、一端が第１コイルの他端に接続され、他端が第２コイルの他端に接続される第１発振コンデンサを備えてよい。
【0015】
発振回路は、一端が発振回路の入力端子と接続される第１コイルを備えてよい。発振回路は、一端が発振回路の出力端子に接続され、他端が第1コイルの他端に接続される第２コイルを備えてよい。発振回路は、第１コイルの他端と基準電圧端子との間に接続される第３スイッチを備えてよい。発振回路は、一端が発振回路の出力端子に接続され、他端が第３スイッチの制御端子に接続される第２発振コンデンサを備えてよい。発振回路は、第３スイッチの制御端子と第２発振コンデンサの他端との間のノードに一端が接続され、他端が基準電圧端子に接続される抵抗を備えてよい。
【0016】
発振回路は、一端が発振回路の入力端子と接続される第１コイルを備えてよい。発振回路は、一端が発振回路の出力端子に接続され、他端が第1コイルの他端に接続される第２コイルを備えてよい。発振回路は、第１コイルの他端と基準電圧端子との間に接続され、制御端子が発振回路の出力端子に接続される第３スイッチを備えてよい。
【0017】
発振回路は、一端が発振回路の入力端子と接続される第１コイルを備えてよい。発振回路は、一端が発振回路の出力端子に接続され、他端が発振回路の入力端子に接続される第２コイルを備えてよい。発振回路は、第１コイルの他端と基準電圧端子との間に接続され、制御端子が発振回路の出力端子に接続される第３スイッチを備えてよい。
【0018】
入力電圧は、エナジーハーベストからの電圧であってよい。
【0019】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0020】
【図1】本実施形態の電力供給装置１０の構成例を示す。
【図2】電力供給装置１０の各位置における電圧の推移を示す。
【図3】電力供給装置１０の各位置における電圧の推移を示す。
【図4】本実施形態の電力供給装置１０の一例のヒステリシスコンパレータ４００の概略図を示す。
【図5】ディプレッション型ＮＭＯＳトランジスタの概略図を示す。
【図6】エンハンスメント型ＮＭＯＳトランジスタの概略図を示す。
【図7】本実施形態の電力供給装置１０に用いられる発振回路１００の第１変形例を示す。
【図8】本実施形態の電力供給装置１０に用いられる発振回路１００の第２変形例を示す。
【図9】本実施形態の電力供給装置１０に用いられる発振回路１００の第３変形例を示す。
【図10】本実施形態の電力供給装置１０に用いられる発振回路１００の第４変形例を示す。
【図11】本実施形態の電力供給装置１０に用いられる発振回路１００の第５変形例を示す。
【図12】本実施形態の電力供給装置１０の第1変形例を示す。
【図13】本実施形態の電力供給装置１０の第２変形例を示す。
【図14】本実施形態の電力供給装置１０の第３変形例を示す。
【発明を実施するための形態】
【0021】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0022】
図１は、本実施形態の電力供給装置１０の構成例を示す。電力供給装置１０は、例えば、エナジーハーベスト等の外部の入力ソースから供給される入力電圧Ｖｉｎを昇圧して出力電圧を出力する昇圧型ＤＣＤＣコンバータであってよい。ここで、エナジーハーベストは、例えば、太陽光、白熱灯、蛍光灯、ＬＥＤ等の光エネルギーをエネルギー源とする光発電、機械の発する熱や環境温度等の熱エネルギーをエネルギー源とする熱源発電、機械、橋、道路等の振動をエネルギー源とする振動発電、電磁波、電波等をエネルギーとする電磁波発電、微生物燃料電池に代表される生物の活動量をエネルギーに変換する生物発電、または、ガルバニ電池等の化学エネルギーを電気エネルギーに変換する化学発電装置等である。
【0023】
電力供給装置１０は、発振回路１００と、第１コンデンサ１１０と、整流回路１２０と、昇圧回路１３０と、第１スイッチ１４０と、第２スイッチ１５０と、制御部１６０とを備える。電力供給装置１０は、発振回路１００において直流の入力電圧Ｖｉｎに応じた発振信号を出力し、整流回路１２０を介して流れる発振信号を昇圧回路１３０において昇圧して直流の出力電圧を出力する。電力供給装置１０は、制御部１６０が第１スイッチ１４０および第２スイッチ１５０を昇圧電圧に基づいて制御することで、適切な昇圧動作を行う。電力供給装置１０は、外部の入力ソースから供給された電圧Ｖｓｏｕｒｃｅが電力供給装置１０の内部抵抗Ｒｉｎと電流Ｉｉｎによって降圧され、入力部１７０からは入力電圧Ｖｉｎが入力される。
【0024】
発振回路１００は、電力供給装置１０の入力部１７０と第１コンデンサ１１０との間に接続される。発振回路１００は、入力電圧Ｖｉｎが入力され、入力電圧Ｖｉｎを用いて発振信号を生成して、第１コンデンサ１１０を介して昇圧回路１３０に出力する。発振回路１００は、入力電圧Ｖｉｎのｍ倍（ｍ＞０）の振幅の発振信号を生成してよい。発振回路１００は、第１コイル１０２と、第２コイル１０４と、第１発振コンデンサ１０６と、第３スイッチ１０８とを有する。
【0025】
第１コイル１０２は、一端が発振回路１００の入力端子ＯＳＣＩＮに接続され、他端が第３スイッチ１０８に接続される。第２コイル１０４は、一端が発振回路１００の出力端子ＯＳＣＯＵＴに接続され、他端が第１発振コンデンサ１０６に接続される。第１コイル１０２と第２コイル１０４との巻数比は１：Ｎ（Ｎ＞１）であってよい。第１発振コンデンサ１０６は、一端が第２コイル１０４に接続され、他端が第１コイル１０２および入力部１７０の間のノードに接続される。第３スイッチ１０８は、一端（例えばドレイン）が第１コイル１０２に接続され、他端（例えばソース）が基準電圧端子ＶＳＳに接続され、制御端子（例えばゲート）が発振回路１００の出力端子ＯＳＣＯＵＴに接続される。第３スイッチ１０８は、ディプレッション型ＮＭＯＳトランジスタ、またはＮａｔｉｖｅ ＮＭＯＳトランジスタであってよい。発振回路１００は、このような構成で、入力電圧Ｖｉｎを所定の比率で変圧した振幅の発振信号を生成して出力してよい。なお、基準電圧端子ＶＳＳは、グランド端子であってよい。
【0026】
第１コンデンサ１１０は、一端が発振回路１００に接続され、他端が昇圧回路１３０に接続される。第１コンデンサ１１０は、一端が発振回路１００の第２コイル１０４に接続され、他端が整流回路１２０を介して昇圧回路１３０に接続されてよい。
【0027】
整流回路１２０は、発振回路１００および昇圧回路１３０の間に配置され、発振回路１００からの電流を昇圧回路１３０へ流すダイオードであってよい。整流回路１２０は、例えば、発振回路１００からの発振信号を直流電流に変換してよい。
【0028】
昇圧回路１３０は、整流回路１２０と出力端子ＯＵＴとの間に接続され、発振信号に基づいて昇圧電圧ＶＳＴＲＧを出力する。昇圧回路１３０は、一端が整流回路１２０と出力端子ＯＵＴとの間のノードに接続され、他端が基準電圧端子ＶＳＳに接続された昇圧コンデンサ１３２を有する。昇圧回路１３０は、整流回路１２０からの電流によって昇圧コンデンサ１３２が充電されることで昇圧された昇圧電圧ＶＳＴＲＧを出力してよい。
【0029】
第１スイッチ１４０は、発振回路１００および昇圧回路１３０の間に接続され、第１ヒステリシスコンパレータの比較結果に基づいて制御される。第１スイッチ１４０は、一端（例えばソース）が基準電圧端子ＶＳＳに接続され、他端（例えばドレイン）が発振回路１００および昇圧回路１３０の間のノードに接続され、制御端子（例えばゲート）に第１ヒステリシスコンパレータ１８０の出力が入力されてよい。本実施形態では、第１スイッチ１４０は、第１コンデンサ１１０および昇圧回路１３０の間に接続され、具体的には、他端が、第１コンデンサ１１０と整流回路１２０との間のノードに接続されてよい。第１スイッチ１４０は、ＮＭＯＳトランジスタであってよい。
【0030】
第２スイッチ１５０は、出力電圧ＶＯＵＴを出力する出力端子ＯＵＴに接続され、第２ヒステリシスコンパレータの比較結果に基づいて制御される。第２スイッチ１５０は、一端（例えばソース）が昇圧回路１３０に接続され、他端（例えばドレイン）が出力端子ＯＵＴに接続され、制御端子（例えばゲート）に第２ヒステリシスコンパレータ１９０の出力が入力されてよい。第２スイッチ１５０は、ＰＭＯＳトランジスタであってよい。
【0031】
制御部１６０は、出力電圧ＶＯＵＴが所望の範囲内となるように、昇圧電圧ＶＳＴＲＧに基づいて、第１スイッチ１４０および第２スイッチ１５０をそれぞれ制御する。制御部１６０は、第１ヒステリシスコンパレータ１８０と、第２ヒステリシスコンパレータ１９０とを有する。
【0032】
第１ヒステリシスコンパレータ１８０は、昇圧回路１３０から出力される昇圧電圧ＶＳＴＲＧと、第１閾値および第２閾値の一方とを比較して比較結果に応じた信号を第１スイッチ１４０に出力する。第１ヒステリシスコンパレータ１８０は、昇圧電圧ＶＳＴＲＧが第１閾値以上となったことを検出したことに応じて、第１スイッチ１４０をオンに制御し、昇圧電圧ＶＳＴＲＧが第２閾値以下となったことを検出したことに応じて、第１スイッチ１４０をオフに制御してよい。第１閾値は、第２閾値より大きい値であってよい。第１閾値および第２閾値は、ユーザ等により予め設定されたものであってよい。第１ヒステリシスコンパレータ１８０は、第１比較器１８２と、第１閾値設定部１８４と、インバータ１８６とを有する。
【0033】
第１比較器１８２は、一方の入力が、昇圧回路１３０と出力端子ＯＵＴとの間のノードに接続され、他方の入力が、第１閾値設定部１８４に接続され、出力がインバータ１８６を介して第１スイッチ１４０に接続される。第１比較器１８２は、入力された昇圧電圧ＶＳＴＲＧと第１閾値または第２閾値とを比較して、比較結果に応じた信号を出力してよい。
【0034】
第１閾値設定部１８４は、第１比較器１８２の出力に接続され、第１比較器１８２の出力に応じて第１閾値と第２閾値のいずれかを第１比較器１８２に出力する。第１閾値設定部１８４は、第１閾値と第２閾値を切り替えるためのスイッチを含んでよい。
【0035】
第２ヒステリシスコンパレータ１９０は、昇圧回路１３０から出力される昇圧電圧ＶＳＴＲＧと、第３閾値および第４閾値の一方とを比較して比較結果に応じた信号を第２スイッチ１５０に出力する。第２ヒステリシスコンパレータ１９０は、昇圧電圧ＶＳＴＲＧが第３閾値以上となったことを検出したことに応じて、第２スイッチ１５０をオンに制御して出力電圧ＶＯＵＴの出力を開始し、昇圧電圧ＶＳＴＲＧが第４閾値以下となったことを検出したことに応じて、第２スイッチ１５０をオフに制御して出力電圧ＶＯＵＴの出力を停止してよい。第３閾値は、第４閾値より大きい値であってよく、また、第３閾値および第４閾値は、第１閾値および第２閾値より小さい値であってよい。第３閾値および第４閾値は、ユーザ等により予め設定されたものであってよい。第２ヒステリシスコンパレータ１９０は、第２比較器１９２と、第２閾値設定部１９４ととを有する。第２比較器１９２は、一方の入力が、昇圧回路１３０と出力端子ＯＵＴとの間のノードに接続され、他方の入力が、第２閾値設定部１９４に接続され、出力が第２スイッチ１５０に接続される。第２比較器１９２は、入力された昇圧電圧ＶＳＴＲＧと第３閾値または第４閾値とを比較して、比較結果に応じた信号を出力してよい。
【0036】
第２閾値設定部１９４は、第２比較器１９２の出力に接続され、第２比較器１９２の出力に応じて第３閾値と第４閾値のいずれかを第２比較器１９２に出力する。第２閾値設定部１９４は、第３閾値と第４閾値を切り替えるためのスイッチを含んでよい。次に、本実施形態の電力供給装置１０における電圧制御動作について説明する。
【0037】
図２は、電力供給装置１０の各位置における電圧の推移を示す。各グラフにおいて、縦軸は電圧を示し、横軸は時間経過を示す。入力電圧Ｖｉｎは、発振回路１００に入力される入力電圧Ｖｉｎであり、発振信号ＶＯＳＣは、発振回路１００が出力する発振信号であり、昇圧電圧ＶＳＴＲＧは、昇圧回路１３０で昇圧された昇圧電圧であり、出力電圧ＶＯＵＴは、電力供給装置１０の出力端子ＯＵＴから出力される出力電圧であり、制御電圧ＶＧは、第１スイッチ１４０の制御端子に入力される制御電圧である。図２は、昇圧回路１３０から出力される電流ＩＳＴＲＧ、第１比較器１８２で消費される電流ＩＶＤＤ１、第２比較器１９２で消費される電流ＩＶＤＤ１、および出力端子ＯＵＴから出力される電流ＩＯＵＴの関係が、ＩＳＴＲＧ＞ＩＯＵＴ＋ＩＶＤＤ１＋ＩＶＤＤ２である場合の電圧の推移を示す。
【0038】
発振回路１００は、入力電圧Ｖｉｎが所定の電圧に達すると発振信号ＶＯＳＣを生成して出力する。昇圧回路１３０の昇圧コンデンサ１３２は、初期電荷がゼロとし、発振信号ＶＯＳＣに応じて昇圧動作を開始し、昇圧コンデンサ１３２に電荷が蓄えられ、昇圧電圧ＶＳＴＲＧが上昇する。次に、制御部１６０は、昇圧電圧ＶＳＴＲＧに応じて第１スイッチ１４０および第２スイッチ１５０の少なくとも一方を制御する。
【0039】
第２スイッチ１５０は、第２ヒステリシスコンパレータ１９０が昇圧電圧ＶＳＴＲＧが第３閾値（ＶＤＥＴＨ２）以上となったことを検出したことに応じて、オンに制御されて出力電圧ＶＯＵＴの出力を開始する。具体的には、第２ヒステリシスコンパレータ１９０の第２比較器１９２は、昇圧電圧ＶＳＴＲＧと第２閾値設定部１９４により設定された第３閾値とを比較し、昇圧電圧ＶＳＴＲＧが第３閾値以上である場合は、電流ＩＶＤＤ２を出力して、第２スイッチ１５０の制御端子に電圧を印加し第２スイッチ１５０をオンにする。
【0040】
その後も昇圧回路１３０における昇圧動作は継続され、第１スイッチ１４０は、第１ヒステリシスコンパレータ１８０が昇圧電圧ＶＳＴＲＧが第１閾値（ＶＤＥＴＨ１）以上となったことを検出したことに応じて、オンに制御される。具体的には、第１ヒステリシスコンパレータ１８０の第１比較器１８２は、昇圧電圧ＶＳＴＲＧと第１閾値設定部１８４により設定された第１閾値とを比較し、昇圧電圧ＶＳＴＲＧが第１閾値以上である場合は、第１スイッチ１４０の制御端子に電圧を印加し第１スイッチ１４０をオンにする。第１スイッチ１４０をオンにすることで、整流回路１２０の手前が基準電圧にフォースされ、第１コンデンサ１１０が発振回路１００の二次側の負荷容量となり、発振周波数を大幅に低減または発振条件を崩すことができ、発振動作を停止できる。また、第１コンデンサ１１０と整流回路１２０の間のノードが基準電圧（例えばグランド）になり昇圧動作が停止して、VＳＴＲＧまたはＶＯＵＴの過電圧を防ぐことができる。
【0041】
昇圧が停止した後に、昇圧電圧ＶＳＴＲＧは、蓄電素子である昇圧コンデンサ１３２のリーク電流や出力端子に接続されたシステムの消費電流等により徐々に降下する。第１スイッチ１４０は、第１ヒステリシスコンパレータ１８０が昇圧電圧ＶＳＴＲＧが第２閾値（ＶＤＥＴＬ１）以下となったことを検出したことに応じて、オフに制御される。具体的には、第１ヒステリシスコンパレータ１８０の第１比較器１８２は、昇圧電圧ＶＳＴＲＧと第１閾値設定部１８４により設定された第２閾値とを比較し、昇圧電圧ＶＳＴＲＧが第２閾値以下である場合は、第１スイッチ１４０の制御端子に信号を出力して第１スイッチ１４０をオフにする。これにより、第１スイッチ１４０による昇圧停止制御が解除され、昇圧が再開する。このような制御によって、本実施形態の電力供給装置１０の出力端子に接続された外部のシステムは、第３閾値（ＶＤＥＴＨ２）以上第１閾値（ＶＤＥＴＨ１）以下の範囲の出力電圧ＶＯＵＴで動作可能となる。
【0042】
図３は、電力供給装置１０の各位置における電圧の推移を示す。各グラフにおいて、縦軸は電圧を示し、横軸は時間経過を示す。入力電圧Ｖｉｎは、発振回路１００に入力される入力電圧であり、発振信号ＶＯＳＣは、発振回路１００が出力する発振信号であり、昇圧電圧ＶＳＴＲＧは、昇圧回路１３０で昇圧された昇圧電圧であり、出力電圧ＶＯＵＴは、電力供給装置１０の出力端子ＯＵＴから出力される出力電圧であり、制御電圧ＶＧは、第１スイッチ１４０の制御端子に入力される制御電圧である。図３は、昇圧回路１３０から出力される電流ＩＳＴＲＧ、第１比較器１８２で消費される電流ＩＶＤＤ１、第２比較器１９２で消費される電流ＩＶＤＤ１、および出力端子ＯＵＴから出力される電流ＩＯＵＴの関係が、ＩＳＴＲＧ＜ＩＯＵＴ＋ＩＶＤＤ１＋ＩＶＤＤ２である場合の電圧の推移を示す。
【0043】
発振回路１００は、入力電圧Ｖｉｎが所定の電圧に達すると発振信号ＶＯＳＣを生成して出力する。昇圧回路１３０の昇圧コンデンサ１３２は、初期電荷がゼロとし、発振信号ＶＯＳＣに応じて昇圧動作を開始し、昇圧コンデンサ１３２に電荷が蓄えられ、昇圧電圧ＶＳＴＲＧが上昇する。次に、制御部１６０は、昇圧電圧ＶＳＴＲＧに応じて第１スイッチ１４０および第２スイッチ１５０の少なくとも一方を制御する。
【0044】
図２の場合と同様に、第２スイッチ１５０は、第２ヒステリシスコンパレータ１９０が昇圧電圧ＶＳＴＲＧが第３閾値（ＶＤＥＴＨ２）以上となったことを検出したことに応じて、オンに制御されて出力電圧ＶＯＵＴの出力を開始する。その後、上記の電流の関係では、昇圧電圧ＶＳＴＲＧの値が下がっていく。第２スイッチ１５０は、第２ヒステリシスコンパレータ１９０が昇圧電圧ＶＳＴＲＧが第４閾値（ＶＤＥＴＬ２）以下となったことを検出したことに応じて、オフに制御されて出力電圧ＶＯＵＴの出力を停止する。具体的には、第２ヒステリシスコンパレータ１９０の第２比較器１９２は、昇圧電圧ＶＳＴＲＧと第２閾値設定部１９４により設定された第４閾値とを比較し、昇圧電圧ＶＳＴＲＧが第４閾値以下である場合は、第２スイッチ１５０の制御端子に信号を出力して第２スイッチ１５０をオフにする。これにより、昇圧回路１３０と出力端子ＯＵＴとの間の接続を遮断して、一方昇圧回路１３０の昇圧動作は継続するため、昇圧電圧ＶＳＴＲＧは上昇する。
【0045】
その後、第２スイッチ１５０は、第２ヒステリシスコンパレータ１９０が昇圧電圧ＶＳＴＲＧが第３閾値（ＶＤＥＴＨ２）以上となったことを検出したことに応じて、オンに制御されて出力電圧ＶＯＵＴの出力を再開する。図３における電流条件では、第１スイッチ１４０は、オフの状態を維持される。このような制御によって、本実施形態の電力供給装置１０の出力端子ＯＵＴに接続された外部のシステムは、第４閾値（ＶＤＥＴＬ２）以上第３閾値（ＶＤＥＴＨ２）以下の範囲の出力電圧ＶＯＵＴで動作可能となる。
【0046】
このような本実施形態の電力供給装置１０は、発振回路１００および昇圧回路１３０の動作を停止することなく、出力電圧ＶＯＵＴを制御することができ、エナジーハーベストからの電力を無駄にしない。また、第１スイッチ１４０は、オフの場合にはドレイン－バルク間の寄生ダイオードによって昇圧動作をアシストすることができる。また、第１スイッチ１４０が第１コンデンサ１１０を介して第３スイッチ１０８の制御端子に接続されているため、出力される発振信号のマイナス振幅を制限せずに昇圧動作を阻害することなく、過電圧を検知した場合に昇圧動作を停止し、発振周波数を低減させることができる。
【0047】
図４は、本実施形態の電力供給装置１０の一例のヒステリシスコンパレータ４００の概略図を示す。図４に示すヒステリシスコンパレータ４００は、第１ヒステリシスコンパレータ１８０の一例であってよく、また、第２ヒステリシスコンパレータ１９０の一例であってもよい。電圧ＶＤＤは、例えば、図１において第１ヒステリシスコンパレータ１８０または第２ヒステリシスコンパレータ１９０に昇圧回路１３０から入力される電流ＩＶＤＤ１またはＩＶＤＤ２による電圧である。
【0048】
ヒステリシスコンパレータ４００は、第１参照電圧回路４０２と、第２参照電圧回路４１０と、第３参照電圧回路４２０と、閾値設定部４２５と、複数のＰＭＯＳトランジスタ４３０と、複数のＮＭＯＳトランジスタ４４０と、複数のインバータ４５０と、ロジック４６０とを有する。
【0049】
第１参照電圧回路４０２は、閾値設定部４２５に接続され、第１参照電圧ＶＲＥＦＨを出力する。第１参照電圧回路４０２は、ディプレッション型ＮＭＯＳトランジスタ４０４とエンハンスメント型ＮＭＯＳトランジスタ４０６とを有する。ディプレッション型ＮＭＯＳトランジスタ４０４は、一端が電圧ＶＤＤに接続され、他端がエンハンスメント型ＮＭＯＳトランジスタ４０６に接続され、制御端子が基準電圧端子に接続される。エンハンスメント型ＮＭＯＳトランジスタ４０６は、一端がディプレッション型ＮＭＯＳトランジスタ４０４に接続され、他端が基準電圧端子ＶＳＳに接続され、制御端子がディプレッション型ＮＭＯＳトランジスタ４０４とエンハンスメント型ＮＭＯＳトランジスタ４０６との間のノードおよび閾値設定部４２５に接続される。
【0050】
第２参照電圧回路４１０は、第２参照電圧ＶＲＥＦＬを出力する。第２参照電圧回路４１０は、ディプレッション型ＮＭＯＳトランジスタ４１２とエンハンスメント型ＮＭＯＳトランジスタ４１４とを有し、第１参照電圧回路４０２と同様の構成を有してよい。
【0051】
第３参照電圧回路４２０は、第３参照電圧ＶＲＥＦＢを出力する。第３参照電圧回路４２０は、ディプレッション型ＮＭＯＳトランジスタ４２２とエンハンスメント型ＮＭＯＳトランジスタ４２４とを有し、第１参照電圧回路４０２と同様の構成を有してよい。
【0052】
閾値設定部４２５は、第１閾値設定部１８４または第２閾値設定部１９４の一例である。閾値設定部４２５は、ヒステリシスコンパレータ４００の出力に応じて第２参照電圧ＶＲＥＦＬおよび第１参照電圧ＶＲＥＦＨの何れか一方をＰＭＯＳトランジスタ４３０－１の制御端子に出力するスイッチであってよい。
【0053】
ヒステリシスコンパレータ４００は、電圧ＶＳＴＲＧと基準電圧端子との間に直列に接続されたＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０が複数段形成される。初段では、ＰＭＯＳトランジスタ４３０－１の制御端子は閾値設定部４２５の出力に接続され、ＮＭＯＳトランジスタ４４０－１の制御端子は第３参照電圧回路４２０に接続される。２段目以降では、ＰＭＯＳトランジスタ４３０およびＮＭＯＳトランジスタ４４０の制御端子は、前の段のＰＭＯＳトランジスタ４３０とＮＭＯＳトランジスタ４４０の間のノードに接続される。
【0054】
複数のインバータは、互いに直列に接続され、初段のインバータ４５０－１の入力は、最終段のＰＭＯＳトランジスタ４３０－４とＮＭＯＳトランジスタ４４０－４の間のノードに接続される。最後のインバータ４５０－ｎの出力は、ロジック４６０に接続される。ロジック４６０は、閾値と昇圧電圧との間の比較結果を示す信号を出力する。
【0055】
このような構成により、ヒステリシスコンパレータ４００は、閾値（ＶＤＥＴＨ／Ｌ＝ＶＲＥＦＨ／Ｌ＋（ＰＭＯＳ４３０－１のＶｔｈ））を生成して、比較を実行することができる。
【0056】
図５は、ディプレッション型ＮＭＯＳトランジスタの概略図を示す。図５のディプレッション型ＮＭＯＳトランジスタは、第１参照電圧回路４０２、第２参照電圧回路４１０、および第３参照電圧回路４２０の少なくとも１つに用いられるものであってよい。ディプレッション型ＮＭＯＳトランジスタは、ソース、ドレイン、およびチャネルが形成された基板上に、フローティングゲートおよびコントロールゲートを有する。ドレインは、電圧ＶＤＤに接続され、コントロールゲートは、基準電圧端子ＶＳＳに接続され、ソースは、参照電圧ＶＲＥＦを出力する。
【0057】
図６は、エンハンスメント型ＮＭＯＳトランジスタの概略図を示す。図６のエンハンスメント型ＮＭＯＳトランジスタは、第１参照電圧回路４０２、第２参照電圧回路４１０、および第３参照電圧回路４２０の少なくとも１つに用いられるものであってよい。エンハンスメント型ＮＭＯＳトランジスタは、ソース、ドレイン、およびチャネルが形成された基板上に、フローティングゲートおよびコントロールゲートを有する。ソースは、基準電圧端子ＶＳＳに接続され、ドレインおよびコントロールゲートは、参照電圧ＶＲＥＦを出力する。
【0058】
図５および図６におけるＮＭＯＳトランジスタは、フローティングゲートから電荷を流出入することで、コントロールゲートからみた閾値を自由に調整することができ、結果として安定した参照電圧ＶＲＥＦを自由に調整することが可能となる。これにより、抵抗タップなどで電圧を生成する必要がなく、部品点数の削減による回路の省面積化を実現できる。電力供給装置１０におけるヒステリシスコンパレータ４００の閾値を自由に決めることができる。
【0059】
図７は、本実施形態の電力供給装置１０に用いられる発振回路１００の第１変形例を示す。第１変形例の発振回路１００は、図１の発振回路１００と同様の構成および機能を有し、ただし抵抗７１０をさらに有する。抵抗７１０は、第３スイッチ１０８の制御端子と発振回路１００の出力端子ＯＳＣＯＵＴとの間のノードに一端が接続され、他端が基準電圧端子ＶＳＳに接続される。
【0060】
図８は、本実施形態の電力供給装置１０に用いられる発振回路１００の第２変形例を示す。第２変形例の発振回路１００は、図７の第１変形例の発振回路１００と同様の構成および機能を有し、ただし、第１発振コンデンサ１０６は、一端が第１コイル１０２の他端に接続され、他端が第２コイル１０４の他端に接続される。
【0061】
図９は、本実施形態の電力供給装置１０に用いられる発振回路１００の第３変形例を示す。第３変形例の発振回路１００は、図７の第１変形例の発振回路１００と同様の構成および機能を有し、ただし、第１発振コンデンサ１０６を有さず、第２発振コンデンサ７００を有する。第２発振コンデンサ７００は、一端が発振回路１００の出力端子ＯＳＣＯＵＴに接続され、他端が第３スイッチ１０８の制御端子に接続される。抵抗７１０は、第３スイッチ１０８の制御端子と第２発振コンデンサ７００の他端との間のノードに一端が接続され、他端が基準電圧端子ＶＳＳに接続される。第２コイル１０４の一端は、第１コイル１０２および第３スイッチ１０８の間のノードに接続される。
【0062】
図１０は、本実施形態の電力供給装置１０に用いられる発振回路１００の第４変形例を示す。第４変形例の発振回路１００は、図１の発振回路１００と同様の構成および機能を有し、ただし第１発振コンデンサ１０６を有さず、第２コイル１０４は、一端が発振回路１００の出力端子ＯＳＣＯＵＴに接続され、他端が第１コイル１０２の他端に接続される。
【0063】
図１１は、本実施形態の電力供給装置１０に用いられる発振回路１００の第５変形例を示す。第５変形例の発振回路１００は、図１の発振回路１００と同様の構成および機能を有し、ただし第１発振コンデンサ１０６を有さず、第２コイル１０４は、一端が発振回路１００の出力端子ＯＳＣＯＵＴに接続され、他端が発振回路１００の入力端子ＯＳＣＩＮに接続される。
【0064】
以上のいずれの変形例の発振回路１００も、正帰還のループで発振を促し、入力電圧Ｖｉｎに応じた発振信号ＶＯＳＣを出力することができる。
【0065】
図１２は、本実施形態の電力供給装置１０の第1変形例を示す。第１変形例の電力供給装置１０は、図１の電力供給装置１０と同様の構成および機能を有し、ただし第１コンデンサ１１０を有さず、第２コンデンサ１２００を有する。
【0066】
第２コンデンサ１２００は、一端が発振回路１００および昇圧回路１３０の間のノードに接続され、他端が第１スイッチ１４０に接続される。図１２においては、第２コンデンサ１２００は、一端が発振回路１００および整流回路１２０の間のノードに接続される。
【0067】
第1変形例の電力供給装置１０は、図１の電力供給装置１０と同様に電圧制御を行い、電力供給することができる。第１変形例の電力供給装置１０は、第２コンデンサ１２００と第１スイッチ１４０のオフ容量によって、昇圧に必要な消費電流を抑えることができ、発振周波数を変えること無く、消費電流および発振スピードを調整することができる。
【0068】
図１３は、本実施形態の電力供給装置１０の第２変形例を示す。第２変形例の電力供給装置１０は、図１の電力供給装置１０と同様の構成および機能を有し、ただし第２コンデンサ１２００をさらに有する。第２コンデンサ１２００は、一端が発振回路１００および昇圧回路１３０の間のノードに接続され、他端が第１スイッチ１４０に接続される。図１２においては、第２コンデンサ１２００は、一端が第１コンデンサ１１０および整流回路１２０の間のノードに接続される。
【0069】
第２変形例の電力供給装置１０は、図１の電力供給装置１０と同様に電圧制御を行い、電力供給することができる。第２変形例の電力供給装置１０は、第１コンデンサ１１０、第２コンデンサ１２００、および第１スイッチ１４０のオフ容量によって、昇圧に必要な消費電流を抑えることができ、発振周波数を変えること無く、消費電流および発振スピードを調整することができる。
【0070】
図１４は、本実施形態の電力供給装置１０の第３変形例を示す。第３変形例の電力供給装置１０は、図１の電力供給装置１０と同様の構成および機能を有し、ただし第１スイッチ１４０は、一端が整流回路１２０と昇圧回路１３０との間に接続され、他端が基準電圧端子ＶＳＳに接続される。
【0071】
第３変形例の電力供給装置１０は、図１の電力供給装置１０と同様に電圧制御を行い、電力供給することができる。第３変形例の電力供給装置１０は、第１スイッチ１４０がオンされると、昇圧コンデンサ１３２から電荷が引き抜かれ、昇圧電圧を下げることができる。これにより、出力端子ＯＵＴに接続された外部のシステムがアイドル状態で電流を引かない状態でも、ＶＳＴＲＧまたはＶＯＵＴが過電圧直前のＶＤＥＴＨ１の状態から直ちに脱することができる。
【0072】
なお、第１コンデンサ１１０、第２コンデンサ１２００、昇圧コンデンサ１３２、第１発振コンデンサ１０６、および第２発振コンデンサ７００は、互いに異なっても同様のものであってもよく、また、第１スイッチ１４０、第２スイッチ１５０、第３スイッチ１０８についても、互いに異なっても同様のものであってもよい。また、電力供給装置１０の複数の構成における基準電圧端子ＶＳＳは、同じ電圧の端子（例えばグランド端子）であっても、互いに異なる電圧の端子であってもよい。
【0073】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0074】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【0075】
１０ 電力供給装置
１００ 発振回路
１０２ 第１コイル
１０４ 第２コイル
１０６ 第１発振コンデンサ
１０８ 第３スイッチ
１１０ 第１コンデンサ
１２０ 整流回路
１３０ 昇圧回路
１４０ 第１スイッチ
１５０ 第２スイッチ
１６０ 制御部
１７０ 入力部
１８０ 第１ヒステリシスコンパレータ
１８２ 第１比較器
１８４ 第１閾値設定部
１８６ インバータ
１９０ 第２ヒステリシスコンパレータ
１９２ 第２比較器
１９４ 第２閾値設定部
４００ ヒステリシスコンパレータ
４０２ 第１参照電圧回路
４１０ 第２参照電圧回路
４２０ 第３参照電圧回路
４２５ 閾値設定部
４３０ ＰＭＯＳトランジスタ
４４０ ＮＭＯＳトランジスタ
４５０ インバータ
４６０ ロジック
７００ 第２発振コンデンサ
７１０ 抵抗
１２００ 第２コンデンサ
１００ 発振回路
１０２ 第１コイル
１０４ 第２コイル
１０６ 第１発振コンデンサ
１０８ 第３スイッチ
１１０ 第１コンデンサ
１２０ 整流回路
１３０ 昇圧回路
１４０ 第１スイッチ
１５０ 第２スイッチ
１６０ 制御部
１７０ 入力部
１８０ 第１ヒステリシスコンパレータ
１８２ 第１比較器
１８４ 第１閾値設定部
１８６ インバータ
１９０ 第２ヒステリシスコンパレータ
１９２ 第２比較器
１９４ 第２閾値設定部
４００ ヒステリシスコンパレータ
４０２ 第１参照電圧回路
４１０ 第２参照電圧回路
４２０ 第３参照電圧回路
４２５ 閾値設定部
４３０ ＰＭＯＳトランジスタ
４４０ ＮＭＯＳトランジスタ
４５０ インバータ
４６０ ロジック
７００ 第２発振コンデンサ
７１０ 抵抗
１２００ 第２コンデンサ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
