特許 7567931 集積化電子部品の作製方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-07

(45)【発行日】2024-10-16

(54)【発明の名称】集積化電子部品の作製方法

(51)【国際特許分類】

   H01L 25/07 20060101AFI20241008BHJP

   H01L 25/065 20230101ALI20241008BHJP

   H01L 25/18 20230101ALI20241008BHJP

   H01L 23/12 20060101ALI20241008BHJP

【ＦＩ】

H01L25/08 Y

H01L23/12 501P

【請求項の数】 4

(21)【出願番号】P 2022563331

(86)(22)【出願日】2020-11-19

(86)【国際出願番号】 JP2020043194

(87)【国際公開番号】W WO2022107275

(87)【国際公開日】2022-05-27

【審査請求日】2023-02-28

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(74)【代理人】

【識別番号】100153006

【弁理士】

【氏名又は名称】小池 勇三

(74)【代理人】

【識別番号】100064621

【弁理士】

【氏名又は名称】山川 政樹

(74)【代理人】

【識別番号】100121669

【弁理士】

【氏名又は名称】本山 泰

(72)【発明者】

【氏名】美濃谷 直志

【審査官】井上 和俊

(56)【参考文献】

【文献】国際公開第２０１７／１８７５５９（ＷＯ，Ａ１）

【文献】特開２０１７－２１６２６３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２３／１２

(57)【特許請求の範囲】

【請求項1】

絶縁体と、前記絶縁体の下面に形成された第１の電極パッドと、前記絶縁体の上面に形成された第２の電極パッドと、前記絶縁体中に形成され、前記第１の電極パッドと前記第２の電極パッドとを接続する層間接続導体とを備えた再配線層を作製する第１の工程と、
前記再配線層の前記第１の電極パッドが形成された面が上になるようにして、前記再配線層の上に第１のチップを搭載する第２の工程と、
モールド樹脂を形成して前記第１のチップを封止する第３の工程と、
前記再配線層の前記第２の電極パッドが形成された面が上になるようにして、前記再配線層の上に第２のチップを搭載する第４の工程とを含み、
前記再配線層の前記第１の電極パッドは、前記第１のチップの上面に形成された第４の電極パッドと接続され、
前記再配線層の前記第２の電極パッドは、前記第２のチップの下面に形成された第５の電極パッドと接続され、
前記層間接続導体を介して接続される前記第１の電極パッドと前記第２の電極パッドとが対向して配置されることを特徴とする集積化電子部品の作製方法。

【請求項2】

請求項１記載の集積化電子部品の作製方法において、
前記再配線層は、
前記絶縁体の上面、下面、内層のいずれかに形成され、前記第１の電極パッドまたは前記第２の電極パッドと接続された配線と、
前記絶縁体の下面に形成された第３の電極パッドとをさらに備え、
前記第２の工程は、前記再配線層の前記第１、第３の電極パッドが形成された面が上になるようにして、前記再配線層の上に前記第１のチップを搭載すると共に、前記第３電極パッドの上に外部接続導体を形成する工程を含み、
前記外部接続導体は、前記モールド樹脂を上面から下面まで貫通する高さで形成され、
前記配線の少なくとも一部は、前記第３の電極パッドと接続されることを特徴とする集積化電子部品の作製方法。

【請求項3】

請求項２記載の集積化電子部品の作製方法において、
前記配線の一部は、前記絶縁体の下面に形成され、グランド用の前記第１の電極パッドと接続された第１のグランド配線と、前記絶縁体の上面に形成され、グランド用の前記第２の電極パッドと接続された第２のグランド配線であり、
信号用の前記配線の少なくとも一部は、グランド用の前記第１の電極パッドとグランド用の前記第２の電極パッドとの間、および前記第１のグランド配線と前記第２のグランド配線との間に配置されることを特徴とする集積化電子部品の作製方法。

【請求項4】

請求項２記載の集積化電子部品の作製方法において、
前記配線の一部は、前記絶縁体の下面に形成され、電源用の前記第１の電極パッドと接続された第１の電源配線と、前記絶縁体の上面に形成され、電源用の前記第２の電極パッドと接続された第２の電源配線であり、
信号用の前記配線の少なくとも一部は、電源用の前記第１の電極パッドと電源用の前記第２の電極パッドとの間、および前記第１の電源配線と前記第２の電源配線との間に配置されることを特徴とする集積化電子部品の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数の部品を集積化した集積化電子部品に関するものである。

【背景技術】

【0002】

近年では、複数の半導体チップや水晶振動子などの電子部品をチップ再配列、再配線等の工程により集積化する技術が知られている（例えば非特許文献１参照）。

【0003】

集積化される半導体チップ等の部品は、一般的には上面と下面のどちらかの一方の側に電気配線と電極パッドが配置される。複数の部品を同一平面上に配置する場合、再配線工程で複数の部品の電極パッド間を接続する配線が製作される。この配線は、チップサイズに比例して長くなる。配線が長くなると、寄生容量や寄生インダクタンスが大きくなり、消費電力の増加や周波数特性の劣化が起こる。したがって、集積化する複数の部品の電極パッド間の配線の長さを抑制する集積化法が望まれている。

【先行技術文献】

【非特許文献】

【0004】

【文献】杉崎吉昭，“小型・低コストパッケージとして実用化が始まるFO-WLP”，一般社団法人電子情報技術産業協会（JEITA），半導体技術ロードマップ専門委員会（STRJ），２０１６年，＜http://semicon.jeita.or.jp/STRJ/STRJ/2015/2015_06_Jissou.pdf＞

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、上記課題を解決するためになされたもので、複数の部品の電極パッド間の配線を短くすることができる集積化電子部品を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の集積化電子部品の作製方法は、絶縁体と、前記絶縁体の下面に形成された第１の電極パッドと、前記絶縁体の上面に形成された第２の電極パッドと、前記絶縁体中に形成され、前記第１の電極パッドと前記第２の電極パッドとを接続する層間接続導体とを備えた再配線層を作製する第１の工程と、前記再配線層の前記第１の電極パッドが形成された面が上になるようにして、前記再配線層の上に第１のチップを搭載する第２の工程と、モールド樹脂を形成して前記第１のチップを封止する第３の工程と、前記再配線層の前記第２の電極パッドが形成された面が上になるようにして、前記再配線層の上に第２のチップを搭載する第４の工程とを含み、前記再配線層の前記第１の電極パッドは、前記第１のチップの上面に形成された第４の電極パッドと接続され、前記再配線層の前記第２の電極パッドは、前記第２のチップの下面に形成された第５の電極パッドと接続され、前記層間接続導体を介して接続される前記第１の電極パッドと前記第２の電極パッドとが対向して配置されることを特徴とするものである。

【0007】

また、本発明の集積化電子部品の作製方法の１構成例において、前記再配線層は、前記絶縁体の上面、下面、内層のいずれかに形成され、前記第１の電極パッドまたは前記第２の電極パッドと接続された配線と、前記絶縁体の下面に形成された第３の電極パッドとをさらに備え、前記第２の工程は、前記再配線層の前記第１、第３の電極パッドが形成された面が上になるようにして、前記再配線層の上に前記第１のチップを搭載すると共に、前記第３電極パッドの上に外部接続導体を形成する工程を含み、前記外部接続導体は、前記モールド樹脂を上面から下面まで貫通する高さで形成され、前記配線の少なくとも一部は、前記第３の電極パッドと接続されることを特徴とするものである。

【0008】

また、本発明の集積化電子部品の作製方法の１構成例において、前記配線の一部は、前記絶縁体の下面に形成され、グランド用の前記第１の電極パッドと接続された第１のグランド配線と、前記絶縁体の上面に形成され、グランド用の前記第２の電極パッドと接続された第２のグランド配線であり、信号用の前記配線の少なくとも一部は、グランド用の前記第１の電極パッドとグランド用の前記第２の電極パッドとの間、および前記第１のグランド配線と前記第２のグランド配線との間に配置されることを特徴とするものである。
また、本発明の集積化電子部品の作製方法の１構成例において、前記配線の一部は、前記絶縁体の下面に形成され、電源用の前記第１の電極パッドと接続された第１の電源配線と、前記絶縁体の上面に形成され、電源用の前記第２の電極パッドと接続された第２の電源配線であり、信号用の前記配線の少なくとも一部は、電源用の前記第１の電極パッドと電源用の前記第２の電極パッドとの間、および前記第１の電源配線と前記第２の電源配線との間に配置されることを特徴とするものである。

【発明の効果】

【0009】

本発明によれば、第１のチップと第２のチップとを対向させて集積化することにより、第１のチップと第２のチップとを接続する導体を短くすることができ、寄生容量や寄生インダクタンスを小さくすることができるので、消費電力の増加や周波数特性の劣化を抑制することができる。

【図面の簡単な説明】

【0010】

【図1】図１は、本発明の実施例に係る集積化電子部品の側面図である。

【図2】図２は、本発明の実施例に係る集積化電子部品の再配線層の平面図である。

【図3】図３は、本発明の実施例に係る集積化電子部品の再配線層の断面図である。

【発明を実施するための形態】

【0011】

以下、本発明の実施例について図面を参照して説明する。図１は本発明の実施例に係る集積化電子部品の側面図である。図１では、再配線層とモールドの内部を透視した状態で記載している。

【0012】

本実施例の集積化電子部品は、下部チップ１と、下部チップ１を封止するモールド樹脂２と、モールド樹脂２上に搭載された再配線層３と、再配線層３上に搭載された上部チップ４とから構成される。

【0013】

下部チップ１と上部チップ４とは、それぞれ半導体を集積化したＩＣ（Integrated Circuit）チップである。本実施例の集積化電子部品は、図示しない外部のＩＣからの信号で動作する。

【0014】

再配線層３は、例えばガラスや樹脂などの材料からなる絶縁体３０を基材とする。この絶縁体３０中に、外部のＩＣと下部チップ１とを接続する配線３１と、下部チップ１と上部チップ４とを接続する層間接続導体３２（ビア）とが形成されている。

【0015】

再配線層３の上面には、上部チップ４が配置される上部チップ接続領域がある。上部チップ接続領域には、層間接続導体３２と接続された上部電極パッド３３（第２の電極パッド）が形成されている。上部電極パッド３３と上部チップ４の下面の電極パッド４０とがバンプ３４などを介して接続されている。

【0016】

再配線層３の下面には、第１のチップが配置される下部チップ接続領域がある。下部チップ接続領域には、層間接続導体３２または配線３１と接続された下部電極パッド３５（第１の電極パッド）が形成されている。下部電極パッド３５と第１のチップの上面の電極パッド１０とがバンプ３６などを介して接続されている。

【0017】

さらに、再配線層３の下面には、集積化電子部品と外部との接続のための領域がある。この領域には、下部電極パッド３７（第３の電極パッド）が形成されている。配線３１の少なくとも一部は、下部電極パッド３７と接続される。

【0018】

モールド樹脂２中には、下部電極パッド３７と接続された銅製のピラー２０が形成されている。モールド樹脂２の下面には、ピラー２０と接続されたボールバンプ２１が形成されている。ピラー２０とボールバンプ２１とは、外部接続導体を構成している。
集積化電子部品は、ボールバンプ２１を介して外部の電源およびグランドと接続され、またボールバンプ２１を介して信号の送受を行う。

【0019】

上部チップ４の電極パッド４０と接続される再配線層３の上部電極パッド３３と、下部チップ１の電極パッド１０と接続される再配線層３の下部電極パッド３５とは、対向して配置され、層間接続導体３２を介して接続される。このため、上部電極パッド３３と下部電極パッド３５とは、最短距離で接続される。

【0020】

下部チップ１の電極パッド１０と接続される再配線層３の配線３１は、層間接続導体３２を避けて配置される。なお、再配線層３の内層に配置される配線３１は、層間接続導体３８を介して再配線層３の下部電極パッド３５と接続される。また、再配線層３の内層に配置される配線３１は、層間接続導体３９を介して再配線層３の下部電極パッド３７と接続される。

【0021】

図２は再配線層３の平面図である。上部チップ４と下部チップ１との間では、信号の送受と、グランドの接続と、下部チップ１から上部チップ４への電源の供給とが行われる。ボールバンプ２１を介して外部の電源と接続された配線３１は、電源用の下部電極パッド３５または電源用の層間接続導体３２，３８と接続される。同様に、ボールバンプ２１を介して外部のグランドと接続された配線３１は、グランド用の下部電極パッド３５またはグランド用の層間接続導体３２，３８と接続される。

【0022】

一方、ボールバンプ２１を介して外部と下部チップ１との間で信号の送受を行うための配線３１は、層間接続導体３２を避けるようにして配置される。図２の例では、３３ａが上部チップ４と下部チップ１との間の信号送受用の上部電極パッド、３３ｂがグランド用の上部電極パッドである。外部と下部チップ１との間で信号の送受を行うための配線３１は、図２に示すように上部電極パッド３３ａ，３３ｂとその下の層間接続導体３２とを避けるようにして配置される。

【0023】

図３は再配線層３の断面図である。図２と同様に、３３ａは信号送受用の上部電極パッド、３３ｂはグランド用の上部電極パッド、３５ａは信号送受用の下部電極パッド、３５ｂはグランド用の下部電極パッドである。

【0024】

下部チップ１の異なる電極パッド１０と接続される高周波信号用の配線３１が多い場合、図３に示すようにグランド用の上部電極パッド３３ｂと下部電極パッド３５ｂとの間に、高周波信号用の配線３１を配置する。

【0025】

図３の例では、上部電極パッド３３ｂと再配線層３の上面のグランド配線５０とを接続し、下部電極パッド３５ｂと再配線層３の下面のグランド配線５１とを接続している。そして、上部電極パッド３３ｂと下部電極パッド３５ｂとの間、およびグランド配線５０とグランド配線５１との間に、配線３１を３本配置している。上部電極パッド３３ｂと下部電極パッド３５ｂとは、層間接続導体３２を介して接続されている。

【0026】

こうして、本実施例では、配線３１と上部電極パッド３３ｂと下部電極パッド３５ｂとグランド配線５０，５１とによりストリップ伝送線を形成することができ、上部チップ４と下部チップ１とを接続する導体を長くすることなく、再配線層３の内層に多くの配線３１を設けることができる。

【0027】

なお、図３では図示していないが、再配線層３の上面には電源用の上部電極パッド３３と接続される電源配線があり、再配線層３の下面には電源用の下部電極パッド３５と接続される電源配線がある。そこで、電源用の上部電極パッド３３と電源用の下部電極パッド３５との間、および再配線層３の上面の電源配線と下面の電源配線との間に、配線３１を配置するようにしてもよい。

【0028】

本実施例の集積化電子部品は以下のようにして作製される。まず、絶縁体３０の両面および内層に、配線３１、上部電極パッド３３、下部電極パッド３５，３７、層間接続導体３２，３８，３９などが形成された再配線層３を作製する。

【0029】

次に、再配線層３の下部電極パッド３５，３７が形成された面が上になるようにして、下部電極パッド３７の上にピラー２０を形成し、再配線層３の上に下部チップ１を搭載する。上記のとおり、再配線層３の下部電極パッド３５と下部チップ１の電極パッド１０とは、バンプ３６を介して接続される。続いて、モールド樹脂２を形成して下部チップ１を封止する。ピラー２０が露出するようにモールド樹脂２を研削して、露出したピラー２０の部分にボールバンプ２１を形成する。

【0030】

次に、再配線層３の上部電極パッド３３が形成された面が上になるようにして、再配線層３の上に上部チップ４を搭載する。上記のとおり、再配線層３の上部電極パッド３３と上部チップ４の電極パッド４０とは、バンプ３４を介して接続される。
以上で、集積化電子部品の作製が完了する。

【0031】

なお、本実施例では、配線３１の少なくとも一部を再配線層３の下部電極パッド３５と接続しているが、配線３１の少なくとも一部を再配線層３の上部電極パッド３３と接続するようにしてもよい。

【0032】

また、本実施例では、下部チップ１と上部チップ４をそれぞれ単数としているが、下部チップ１と上部チップ４のうち少なくとも一方を複数個集積化してもよい。

【産業上の利用可能性】

【0033】

本発明は、複数の部品を集積化する技術に適用することができる。

【符号の説明】

【0034】

１…下部チップ、２…モールド樹脂、３…再配線層、４…上部チップ、１０，３３，３５，３７，４０…電極パッド、２０…ピラー、２１…ボールバンプ、３０…絶縁体、３１…配線、３２，３８，３９…層間接続導体、１０，３３，３５，３７，４０…電極パッド、３４，３６…バンプ、５０，５１…グランド配線。

【図1】

【図2】

【図3】