ホーム > 特許ランキング > ＳＫ ｈｙｎｉｘ Ｉｎｃ．
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-10
(45)【発行日】2024-10-21
(54)【発明の名称】イメージセンシング装置
(51)【国際特許分類】
H04N 25/70 20230101AFI20241011BHJP
H04N 25/78 20230101ALI20241011BHJP
【ＦＩ】
H04N25/70
H04N25/78
【請求項の数】
20
(21)【出願番号】P 2020095975
(22)【出願日】2020-06-02
(65)【公開番号】P2021048579
(43)【公開日】2021-03-25
【審査請求日】2023-05-08
(31)【優先権主張番号】10-2019-0114099
(32)【優先日】2019-09-17
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】310024033
【氏名又は名称】エスケーハイニックス株式会社
【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．
【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ－ｄａｅｒｏ，Ｂｕｂａｌ－ｅｕｂ，Ｉｃｈｅｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000796
【氏名又は名称】弁理士法人三枝国際特許事務所
(72)【発明者】
【氏名】リュ チュンシク
【審査官】彦田 克文
(56)【参考文献】
【文献】国際公開第２０１９／０６６０５５（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１７／０３７４３０３（ＵＳ，Ａ１）
【文献】特開２０１６－１３６６５８（ＪＰ，Ａ）
【文献】米国特許第０６６９６６８７（ＵＳ，Ｂ１）
【文献】特開２００５－３５３６１６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２５／７０
(57)【特許請求の範囲】
【請求項1】
行（ｒｏｗ）方向と列（ｃｏｌｕｍｎ）方向とに配列された複数のピクセルを含み、前記複数のピクセルから生成される複数のピクセル信号を複数のコラムラインを介して出力するためのピクセルアレイと、前記複数のコラムラインに接続され、前記複数のピクセル信号を複数の読み出しラインに読み出し、前記複数のピクセル信号を読み出すとき、前記複数の読み出しラインに各々予め設定された抵抗値を反映することにより、前記複数のピクセル信号間の読み出し偏差を補償するための複数の読み出し回路と、
を備えるイメージセンシング装置。
【請求項2】
前記複数の読み出し回路は、前記複数のピクセル信号間の前記読み出し偏差を正補償または逆補償する請求項１に記載のイメージセンシング装置。
【請求項3】
前記複数の読み出し回路は、前記複数のピクセル信号間の前記読み出し偏差を補償するとき、前記複数のピクセル信号間の前記読み出し偏差を減少させる請求項１に記載のイメージセンシング装置。
【請求項4】
前記複数の読み出し回路は、前記複数のピクセル信号間の前記読み出し偏差を補償するとき、前記複数のピクセル信号間の読み出し偏差を増加させる請求項１に記載のイメージセンシング装置。
【請求項5】
行（ｒｏｗ）方向と列（ｃｏｌｕｍｎ）方向とに配列された複数のピクセルを含み、複数のピクセル信号を複数のコラムラインに出力するためのピクセルアレイと、前記複数のコラムラインに接続され、前記複数のピクセル信号のそれぞれの電圧レベルに対応する複数の検出信号を複数の読み出しラインに出力するための複数の検出器と、
前記複数の読み出しラインに接続され、前記複数の検出信号を各々カウントするための複数のカウンタと、
前記複数の読み出しラインに接続され、前記複数の読み出しラインにそれぞれの予め設定された抵抗値を反映し、前記複数の読み出しラインのうち、少なくとも２個の読み出しラインに互いに異なる抵抗値を反映するための複数の補償器（ｃｏｍｐｅｎｓａｔｏｒ）と、
を備えるイメージセンシング装置。
【請求項6】
前記それぞれの予め設定された抵抗値は、前記複数のピクセル信号間の読み出し偏差によって設定される請求項５に記載のイメージセンシング装置。
【請求項7】
前記それぞれの予め設定された抵抗値は、前記複数のピクセル信号間の読み出し偏差が減少されるように設定される請求項５に記載のイメージセンシング装置。
【請求項8】
前記それぞれの予め設定された抵抗値は、前記複数のピクセル信号間の読み出し偏差が増加されるように設定される請求項５に記載のイメージセンシング装置。
【請求項9】
前記複数の補償器は、各々負荷（ｌｏａｄ）を備え、前記それぞれの負荷は、非サリサイドポリ抵抗器（ｎｏｎ－ｓａｌｉｃｉｄｅ ｐｏｌｙ ｒｅｓｉｓｔｏｒ）を備える請求項５に記載のイメージセンシング装置。
【請求項10】
前記複数の補償器は、各々負荷（ｌｏａｄ）を備え、前記それぞれの負荷は、メタル抵抗器（ｍｅｔａｌ ｒｅｓｉｓｔｏｒ）を備える請求項５に記載のイメージセンシング装置。
【請求項11】
行（ｒｏｗ）方向と列（ｃｏｌｕｍｎ）方向とに配列された複数のピクセルを含み、複数のピクセル信号を複数のコラムラインに出力するためのピクセルアレイと、前記複数のコラムラインに接続され、前記複数のピクセル信号のそれぞれの電圧レベルに対応する複数の検出信号を複数の読み出しラインに出力するための複数の検出器と、
前記複数の読み出しラインに接続され、前記複数の検出信号を各々カウントするための複数のカウンタと、
前記複数の読み出しラインに接続され、２つ以上の共通制御信号に基づいて、前記複数の読み出しラインの各々に２つ以上の抵抗値のうち、いずれか１つを選択的に反映するための複数の補償器（ｃｏｍｐｅｎｓａｔｏｒ）と、
を備えるイメージセンシング装置。
【請求項12】
前記複数の補償器は、前記複数の読み出しラインのうち、少なくとも２個の読み出しラインに互いに異なる抵抗値を反映する請求項１１に記載のイメージセンシング装置。
【請求項13】
前記２つ以上の抵抗値は、第１及び第２抵抗値を含み、前記第１抵抗値は、前記複数のピクセル信号間の読み出し偏差が減少されるように設定され、
前記第２抵抗値は、前記複数のピクセル信号間の読み出し偏差が増加されるように設定される請求項１１に記載のイメージセンシング装置。
【請求項14】
前記複数の補償器の各々は、第１負荷と、
第２負荷と、
前記共通制御信号のうち、第１共通制御信号に基づいて、前記第１負荷とそれぞれの読み出しラインを選択的に接続するための第１スイッチと、
前記共通制御信号のうち、第２共通制御信号に基づいて、前記第２負荷とそれぞれの読み出しラインを選択的に接続するための第２スイッチと、
を備える請求項１１に記載のイメージセンシング装置。
【請求項15】
前記第１及び第２負荷は、各々非サリサイドポリ抵抗器（ｎｏｎ－ｓａｌｉｃｉｄｅ ｐｏｌｙ ｒｅｓｉｓｔｏｒ）を備える請求項１４に記載のイメージセンシング装置。
【請求項16】
前記第１及び第２負荷は、各々メタル抵抗器（ｍｅｔａｌ ｒｅｓｉｓｔｏｒ）を備える請求項１４に記載のイメージセンシング装置。
【請求項17】
前記複数の補償器の各々は、複数の負荷と、
前記共通制御信号に基づいて、前記複数の負荷のうち、少なくとも１つとそれぞれの読み出しラインを選択的に接続するための複数のスイッチと、
を備える請求項１１に記載のイメージセンシング装置。
【請求項18】
前記複数の負荷は、同じ抵抗値を有する請求項１７に記載のイメージセンシング装置。
【請求項19】
前記複数の負荷は、各々非サリサイドポリ抵抗器（ｎｏｎ－ｓａｌｉｃｉｄｅ ｐｏｌｙ ｒｅｓｉｓｔｏｒ）を備える請求項１７に記載のイメージセンシング装置。
【請求項20】
前記複数の負荷は、各々メタル抵抗器（ｍｅｔａｌ ｒｅｓｉｓｔｏｒ）を備える請求項１７に記載のイメージセンシング装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体設計技術に関し、より詳細には、イメージセンシング装置に関する。
【背景技術】
【0002】
イメージセンシング装置は、光に反応する半導体の性質を利用してイメージをキャプチャ（ｃａｐｔｕｒｅ）する素子である。イメージセンシング装置は、大別して、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンシング装置と、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンシング装置とに区分されることができる。アナログ及びデジタル制御回路を１つの集積回路（ＩＣ）上に直接実現できるので、ＣＭＯＳイメージセンシング装置が業界（ｉｎｄｕｓｔｒｙ）で多く利用されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明の実施形態は、ピクセル信号を読み出す（ｒｅａｄ ｏｕｔ）ときに発生する特性低下を減少させることができるイメージセンシング装置を提供する。
【課題を解決するための手段】
【0004】
本発明の一側面によれば、イメージセンシング装置は、行（ｒｏｗ）方向と列（ｃｏｌｕｍｎ）方向とに配列された複数のピクセルを含み、複数のピクセル信号を出力するためのピクセルアレイと、前記ピクセルアレイに接続され、前記複数のピクセル信号を読み出すとき、前記複数のピクセル信号間の読み出し偏差を補償するための複数の読み出し回路とを備えることができる。
【0005】
前記複数の読み出し回路は、前記複数のピクセル信号が読み出される複数の読み出しラインに各々予め設定された抵抗値を反映することにより、前記複数のピクセル信号間の前記読み出し偏差を正補償または逆補償することができる。
【0006】
前記複数の読み出し回路は、前記複数のピクセル信号間の前記読み出し偏差を補償するとき、前記複数のピクセル信号間の前記読み出し偏差を減少させることができる。
【0007】
前記複数の読み出し回路は、前記複数のピクセル信号間の前記読み出し偏差を補償するとき、前記複数のピクセル信号間の読み出し偏差を増加させることができる。
【0008】
本発明の他の側面によれば、イメージセンシング装置は、行（ｒｏｗ）方向と列（ｃｏｌｕｍｎ）方向とに配列された複数のピクセルを含み、複数のピクセル信号を複数のコラムラインに出力するためのピクセルアレイと、前記複数のコラムラインに接続され、前記複数のピクセル信号のそれぞれの電圧レベルに対応する複数の検出信号を複数の読み出しラインに出力するための複数の検出器と、前記複数の読み出しラインに接続され、前記複数の検出信号を各々カウントするための複数のカウンタと、前記複数の読み出しラインに接続され、前記複数の読み出しラインにそれぞれの予め設定された抵抗値を反映し、前記複数の読み出しラインのうち、少なくとも２個の読み出しラインに互いに異なる抵抗値を反映するための複数の補償器（ｃｏｍｐｅｎｓａｔｏｒ）とを備えることができる。
【0009】
前記それぞれの予め設定された抵抗値は、前記複数のピクセル信号間の読み出し偏差によって設定されることができる。
【0010】
前記それぞれの予め設定された抵抗値は、前記複数のピクセル信号間の読み出し偏差が減少されるように設定されることができる。
【0011】
前記それぞれの予め設定された抵抗値は、前記複数のピクセル信号間の読み出し偏差が増加されるように設定されることができる。
【0012】
前記複数の補償器は、各々負荷（ｌｏａｄ）を備えることができ、前記それぞれの負荷は、非サリサイドポリ抵抗器（ｎｏｎ－ｓａｌｉｃｉｄｅ ｐｏｌｙ ｒｅｓｉｓｔｏｒ）を備えることができる。
【0013】
前記複数の補償器は、各々負荷（ｌｏａｄ）を備えることができ、前記それぞれの負荷は、メタル抵抗器（ｍｅｔａｌ ｒｅｓｉｓｔｏｒ）を備えることができる。
【0014】
本発明のさらに他の側面によれば、イメージセンシング装置は、行（ｒｏｗ）方向と列（ｃｏｌｕｍｎ）方向とに配列された複数のピクセルを含み、複数のピクセル信号を複数のコラムラインに出力するためのピクセルアレイと、前記複数のコラムラインに接続され、前記複数のピクセル信号のそれぞれの電圧レベルに対応する複数の検出信号を複数の読み出しラインに出力するための複数の検出器と、前記複数の読み出しラインに接続され、前記複数の検出信号を各々カウントするための複数のカウンタと、前記複数の読み出しラインに接続され、２つ以上の共通制御信号に基づいて、前記複数の読み出しラインの各々に２つ以上の抵抗値のうち、いずれか１つを選択的に反映するための複数の補償器（ｃｏｍｐｅｎｓａｔｏｒ）とを備えることができる。
【0015】
前記複数の補償器は、前記複数の読み出しラインのうち、少なくとも２個の読み出しラインに互いに異なる抵抗値を反映できる。
【0016】
前記２つ以上の抵抗値は、第１及び第２抵抗値を含むことができ、前記第１抵抗値は、前記複数のピクセル信号間の読み出し偏差が減少されるように設定されることができ、前記第２抵抗値は、前記複数のピクセル信号間の読み出し偏差が増加されるように設定されることができる。
【0017】
前記複数の補償器の各々は、第１負荷と、第２負荷と、前記共通制御信号のうち、第１共通制御信号に基づいて、前記第１負荷とそれぞれの読み出しラインを選択的に接続するための第１スイッチと、前記共通制御信号のうち、第２共通制御信号に基づいて、前記第２負荷とそれぞれの読み出しラインを選択的に接続するための第２スイッチとを備えることができる。
【0018】
前記第１及び第２負荷は、各々非サリサイドポリ抵抗器（ｎｏｎ－ｓａｌｉｃｉｄｅ ｐｏｌｙ ｒｅｓｉｓｔｏｒ）を備えることができる。
【0019】
前記第１及び第２負荷は、各々メタル抵抗器（ｍｅｔａｌ ｒｅｓｉｓｔｏｒ）を備えることができる。
【0020】
前記複数の補償器の各々は、複数の負荷と、前記共通制御信号に基づいて、前記複数の負荷のうち、少なくとも１つとそれぞれの読み出しラインを選択的に接続するための複数のスイッチとを備えることができる。
【0021】
前記複数の負荷は、同じ抵抗値を有することができる。
【0022】
前記複数の負荷は、各々非サリサイドポリ抵抗器（ｎｏｎ－ｓａｌｉｃｉｄｅ ｐｏｌｙ ｒｅｓｉｓｔｏｒ）を備えることができる。
【0023】
前記複数の負荷は、各々メタル抵抗器（ｍｅｔａｌ ｒｅｓｉｓｔｏｒ）を備えることができる。
【発明の効果】
【0024】
本発明の実施形態は、複数のピクセル信号を読み出すときに発生する特性低下を補償することにより、動作信頼性を向上させることができるという効果がある。
【図面の簡単な説明】
【0025】
【図1】本発明の第１実施形態に係るイメージセンシング装置のブロック構成図である。
【図6】本発明の第２実施形態に係るイメージセンシング装置のブロック構成図である。
【図11】本発明の第３実施形態に係るイメージセンシング装置のブロック構成図である。
【図17】本発明の第４実施形態に係るイメージセンシング装置のブロック構成図である。
【発明を実施するための形態】
【0026】
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できる程度に詳細に説明するために、本発明の実施形態を添付図面を参照して説明する。
【0027】
そして、明細書の全体において、ある部分が他の部分と「接続」されているとするとき、これは、「直接的に接続」されている場合だけでなく、その中間に他の素子を挟んで「電気的に接続」されている場合も含む。また、ある部分がある構成要素を「含む」または「備える」とするとき、これは、特に反対される記載がない限り、他の構成要素を除外するものではなく、他の構成要素をさらに含むか、備えることができることを意味する。また、明細書全体の記載において一部構成要素を単数型で記載したとして、本発明がそれに限定されるものではなく、当該構成要素が複数個からなり得ることが分かるであろう。
【0028】
図１には、本発明の第１実施形態に係るイメージセンシング装置１００がブロック構成図で図示されている。
【0029】
図１に示すように、イメージセンシング装置１００は、ピクセル領域１１０、読み出し領域１２０、及び電源供給領域１３０、１４０を備えることができる。
【0030】
ピクセル領域１１０は、ピクセルアレイを備えることができる。前記ピクセルアレイは、行（ｒｏｗ）と列（ｃｏｌｕｍｎ）に沿って配列された複数のピクセルＰＸ００～ＰＸｘｙを含むことができる（ただし、ｘ、ｙは、自然数である）。例えば、複数のピクセルＰＸ００～ＰＸｘｙは、第１ないし第ｘ＋１行ＲＯＷ０～ＲＯＷｘ及び第１ないし第ｙ＋１列ＣＯＬ０～ＣＯＬｙに配列されることができる。前記ピクセルアレイは、複数のピクセル信号ＰＳ０～ＰＳｙを複数のコラムラインＣＬ０～ＣＬｙに出力することができる。例えば、第１行ＲＯＷ０に配列された第１ないし第ｙ＋１ピクセルＰＸ００～ＰＸ０ｙは、第１単位行時間（ｓｉｎｇｌｅ ｒｏｗ ｔｉｍｅ）の間、第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに出力することができ、第ｘ＋１行ＲＯＷｘに配列された第１ないし第ｙ＋１ピクセルＰＸｘ０～ＰＸｘｙは、第ｘ＋１単位行時間の間、第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに出力することができる。
【0031】
読み出し領域１２０は、複数の読み出し回路ＲＤ０～ＲＤｙを備えることができる。複数の読み出し回路ＲＤ０～ＲＤｙは、複数のコラムラインＣＬ０～ＣＬｙを媒介としてピクセルアレイＰＡに接続されることができ、複数のピクセル信号ＰＳ０～ＰＳｙを読み出すことができる。例えば、第１ないし第ｙ＋１読み出し回路ＲＤ０～ＲＤｙは、第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに接続されることができ、第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙを介して出力される第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１カウント信号ＣＮＴ０～ＣＮＴｙとして読み出すことができる。
【0032】
複数の第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙは、複数の読み出し回路ＲＤ０～ＲＤｙにより読み出されるとき、時間遅延を経ることができる（以下、「読み出し時間遅延」と称する）。複数の読み出し回路ＲＤ０～ＲＤｙにより引き起こされた前記読み出し時間遅延は、複数のピクセル信号ＰＳ０～ＰＳｙの各々に対して異なることができる。以下において、読み出し偏差は、前記読み出し時間遅延間の差を表す用語として利用されるであろう。本発明の実施形態において、複数の読み出し回路ＲＤ０～ＲＤｙは、複数のピクセル信号ＰＳ０～ＰＳｙを読み出すとき、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差を補償できる。例えば、複数の読み出し回路ＲＤ０～ＲＤｙは、複数のピクセル信号ＰＳ０～ＰＳｙが各々読み出される経路にそれぞれの予め設定された抵抗値を反映することにより、前記複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差を正補償できる。前記正補償とは、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差を減少させることをいう。このために、前記経路に各々反映される前記抵抗値は、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差が減少されるように設定されることができる。
【0033】
電源供給領域１３０、１４０は、電源供給回路１３０、１４０を備えることができる。電源供給回路１３０、１４０は、読み出し領域１２０に必要な電源を生成し、前記電源を読み出し領域１２０に供給することができる。例えば、電源供給回路１３０、１４０は、読み出し領域１２０に備えられた複数の読み出し回路ＲＤ０～ＲＤｙに共通に前記電源を供給できる。電源供給回路１３０、１４０のうち１つの電源供給回路１３０は、複数の読み出し回路ＲＤ０～ＲＤｙのうち、第１読み出し回路ＲＤ０に最も隣接して配置されることができ、電源供給回路１３０、１４０のうち、他の電源供給回路１４０は、複数の読み出し回路ＲＤ０～ＲＤｙのうち、第ｙ＋１読み出し回路ＲＤｙに最も隣接して配置されることができる。
【0034】
【0035】
図２に示すように、第１読み出し回路ＲＤ０は、第１検出器１２１＿０、第１補償器１２３＿０、及び第１カウンタ１２５＿０を備えることができる。
【0036】
第１検出器１２１＿０は、第１コラムラインＣＬ０に接続されることができる。第１検出器１２１＿０は、第１コラムラインＣＬ０を介して第１ピクセル信号ＰＳ０を受信し、第１ピクセル信号ＰＳ０の電圧レベルに対応する第１検出信号ＤＳ０を第１読み出しライン（以下、「第１初期読み出しライン」と称する）ＲＬ０に出力することができる。
【0037】
第１補償器１２３＿０は、第１初期読み出しラインＲＬ０に接続されることができる。第１補償器１２３＿０は、第１初期読み出しラインＲＬ０に予め設定された抵抗値を反映できる。例えば、第１初期読み出しラインＲＬ０を介して伝達される第１検出信号ＤＳ０は、第１検出器１２１＿０により検出されるときに対応する読み出し時間遅延を有する。第１検出信号ＤＳ０の読み出し時間遅延の量（ａｍｏｕｎｔ）は、第２ないし第ｙ＋１読み出しラインＲＬ１～ＲＬｙを介して伝達される第２ないし第ｙ＋１検出信号ＤＳ１～ＤＳｙ＋１の各々に対する読み出し時間遅延の量と異なることができる。本発明の実施形態に係る正補償の場合、第１補償器１２３＿０は、第１検出信号ＤＳ０の読み出し時間遅延と第２ないし第ｙ＋１検出信号ＤＳ１～ＤＳｙの読み出し時間遅延の間の差が減少されるように第１検出信号ＤＳ０の読み出し時間遅延を調整できる。このとき、第１補償器１２３＿０は、前記予め設定された抵抗値を有する負荷（ｌｏａｄ、図示せず）を用いて第１初期読み出しラインＲＬ０に前記予め設定された抵抗値を反映することにより、第１検出信号ＤＳ０の読み出し時間遅延を調整できる（図３～図５参照）。第１補償器１２３＿０は、前記正補償された第１検出信号ＤＳ０として遅延された第１検出信号ＤＳ０´を第１読み出しライン（以下、「第１後期読み出しライン」と称する）ＲＬ０´に出力することができる。
【0038】
第１カウンタ１２５＿０は、第１後期読み出しラインＲＬ０´に接続されることができる。第１カウンタ１２５＿０は、遅延された第１検出信号ＤＳ０´をカウントすることによって第１カウント信号ＣＮＴ０を出力できる。
【0039】
第２ないし第ｙ＋１読み出し回路ＲＤ１～ＲＤｙは、第１読み出し回路ＲＤ０と同様に構成されることができるので、それについての説明は省略する。ただし、第２ないし第ｙ＋１補償器１２３＿１～１２３＿ｙのうち、少なくとも１つに設定された抵抗値は、第１補償器１２３＿０に設定された抵抗値と異なることができる。言い換えれば、複数の読み出し回路ＲＤ０～ＲＤｙに備えられた複数の補償器１２３＿０～１２３＿ｙは、複数の読み出しラインＲＬ０～ＲＬｙのうち、少なくとも２個の読み出しラインに互いに異なる抵抗値を反映できる。
【0040】
【0041】
まず、図３Ａに示すように、第１補償器１２３＿０は、第１負荷ｌｏａｄを備えることができる。前記第１負荷は、非サリサイドポリ抵抗器（ｎｏｎ－ｓａｌｉｃｉｄｅ ｐｏｌｙ ｒｅｓｉｓｔｏｒ）でありうる。前記非サリサイドポリ抵抗器は、サリサイド領域（ｓａｌｉｃｉｄｅ ｒｅｇｉｏｎ）Ａ、及び非サリサイド領域（ｎｏｎ－ｓａｌｉｃｉｃｄｅ ｒｅｇｉｏｎ）Ｂを備えることができる。サリサイド領域Ａは、相対的に小さい抵抗値を有することができ、非サリサイド領域Ｂは、相対的に大きい抵抗値を有することができる。サリサイド領域Ａのサイズと非サリサイド領域Ｂのサイズとを調整することにより、前記非サリサイドポリ抵抗器の抵抗値を設定できる。例えば、非サリサイド領域Ｂのサイズが大きいほど、前記非サリサイドポリ抵抗器の抵抗値は増加することができ、非サリサイド領域Ｂのサイズが小さいほど、前記非サリサイドポリ抵抗器の抵抗値は減少することができる。
【0042】
第２ないし第ｙ＋１補償器１２３＿１～１２３＿ｙは、各々第１補償器１２３＿０と同様に、前記非サリサイドポリ抵抗器を備えることができる。ただし、第２ないし第ｙ＋１補償器１２３＿１～１２３＿ｙのうち、少なくとも１つに備えられた非サリサイド領域のサイズは、第１補償器１２３＿０に備えられた非サリサイド領域Ｂのサイズと異なることができる。
【0043】
次に、図３Ｂに示すように、第１補償器１２３＿０は、第２負荷を備えることができる。前記第２負荷は、メタル抵抗器（ｍｅｔａｌ ｒｅｓｉｓｔｏｒ）でありうる。前記メタル抵抗器は、メタルラインを備えることができる。前記メタルラインの長さを調整することにより、前記メタル抵抗器の抵抗値を設定できる。例えば、前記メタルラインの長さが長いほど、前記メタル抵抗器の抵抗値は増加することができ、前記メタルラインの長さが短いほど、前記メタル抵抗器の抵抗値は減少することができる。
【0044】
第２ないし第ｙ＋１補償器１２３＿１～１２３＿ｙは、各々第１補償器１２３＿０と同様に、前記メタル抵抗器を備えることができる。ただし、第２ないし第ｙ＋１補償器１２３＿１～１２３＿ｙのうち、少なくとも１つに備えられたメタルラインの長さは、第１補償器１２３＿０に備えられたメタルラインの長さと異なることができる。
【0045】
【0046】
【0047】
図４に示すように、複数のピクセル信号ＰＳ０～ＰＳｙ間には、読み出し偏差Ｔが発生しうる。より正確には、複数の検出信号ＤＳ０～ＤＳｙ間に読み出し偏差Ｔが発生しうる。読み出し偏差Ｔを表すグラフ曲線がコラムの中央部分で膨らんで図示された理由は、複数の読み出し回路ＲＤ０～ＲＤｙに共通に前記電源を供給するための電源供給回路１３０、１４０が第１読み出し回路ＲＤ０及び第ｙ＋１読み出し回路ＲＤｙに隣接して配置された場合を例に挙げたためである。これにより、複数の検出信号ＤＳ０～ＤＳｙは、それぞれの読み出し回路と電源供給回路との距離によって互いに異なる読み出し時間遅延を有して出力されることにより、複数の検出信号ＤＳ０～ＤＳｙ間には、読み出し偏差Ｔが発生しうるものである。前記電源供給回路と前記読み出し回路との間の距離は、前記電源を前記電源供給回路から前記読み出し回路まで供給するための経路の物理的な長さまたは供給する時間を表すことができる。
【0048】
複数の補償器１２３＿０～１２３＿ｙには、読み出し偏差Ｔによって前記正補償を達成するのに適したそれぞれの抵抗値が予め設定されることができる。例えば、複数の補償器１２３＿０～１２３＿ｙには、前記それぞれの読み出し回路と前記電源供給回路との距離が近いほど、相対的に大きい抵抗値が設定され得るし、前記それぞれの読み出し回路と前記電源供給回路との距離が遠いほど、相対的に小さい抵抗値が設定され得る。複数の補償器１２３＿０～１２３＿ｙは、複数の読み出しラインＲＬ０～ＲＬｙに前記それぞれの抵抗値を反映することにより、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔを正補償することができる。例えば、複数の補償器１２３＿０～１２３＿ｙは、前記正補償するとき、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔを減少させることができる。これにより、複数の補償器１２３＿０～１２３＿ｙから出力される複数の遅延された検出信号ＤＳ０´～ＤＳｙ´は、同じ読み出し時間遅延を有することができる。
【0049】
複数のカウンタ１２５＿０～１２５＿ｙは、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´に対応する複数のカウント信号ＣＮＴ０～ＣＮＴｙを出力できる。
【0050】
図５Ａ及び図５Ｂには、図３Ａ及び図３Ｂを敷衍説明するための複数の補償器１２３＿０～１２３＿ｙの一例を示した図面が図示されている。図５Ａ及び図５Ｂには、説明の都合上、複数の補償器１２３＿０～１２３＿ｙが第１ないし第８補償器（すなわち、ｙ＝７）として図示されていることに留意する。
【0051】
図５Ａ及び図５Ｂに示すように、前記第１ないし第８補償器のうち、中央に配置された第４及び第５補償器は、相対的に最も小さい抵抗値を有するように設定されることができ、前記第１ないし第８補償器のうち、第１ないし第３補償器及び第６ないし第８補償器は、両端へ行くほど、相対的に大きい抵抗値を有するように設定されることができる。
【0052】
このような本発明の第１実施形態によれば、複数のピクセル信号間の読み出し偏差を正補償することにより、前記複数のピクセル信号間の読み出し偏差を緩和できるという利点がある。
【0053】
図６には、本発明の第２実施形態に係るイメージセンシング装置２００がブロック構成図で図示されている。
【0054】
図６に示すように、イメージセンシング装置２００は、ピクセル領域２１０、読み出し領域２２０、及び電源供給領域２３０、２５０を備えることができる。
【0055】
ピクセル領域２１０は、ピクセルアレイを備えることができる。前記ピクセルアレイは、行（ｒｏｗ）と列（ｃｏｌｕｍｎ）に沿って配列された複数のピクセルＰＸ００～ＰＸｘｙを含むことができる（ただし、ｘ、ｙは、自然数である）。例えば、複数のピクセルＰＸ００～ＰＸｘｙは、第１ないし第ｘ＋１行ＲＯＷ０～ＲＯＷｘ及び第１ないし第ｙ＋１列ＣＯＬ０～ＣＯＬｙに配列されることができる。前記ピクセルアレイは、複数のピクセル信号ＰＳ０～ＰＳｙを複数のコラムラインＣＬ０～ＣＬｙに出力することができる。例えば、第１行ＲＯＷ０に配列された第１ないし第ｙ＋１ピクセルＰＸ００～ＰＸ０ｙは、第１単位行時間（ｓｉｎｇｌｅ ｒｏｗ ｔｉｍｅ）の間、第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに出力することができ、第ｘ＋１行ＲＯＷｘに配列された第１ないし第ｙ＋１ピクセルＰＸｘ０～ＰＸｘｙは、第ｘ＋１単位行時間の間、第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに出力することができる。
【0056】
読み出し領域２２０は、複数の読み出し回路ＲＤ０～ＲＤｙを備えることができる。複数の読み出し回路ＲＤ０～ＲＤｙは、複数のコラムラインＣＬ０～ＣＬｙを媒介としてピクセルアレイＰＡに接続されることができ、複数のピクセル信号ＰＳ０～ＰＳｙを読み出すことができる。例えば、第１ないし第ｙ＋１読み出し回路ＲＤ０～ＲＤｙは、第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに接続されることができ、第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙを介して出力される第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１カウント信号ＣＮＴ０～ＣＮＴｙとして読み出すことができる。
【0057】
複数の読み出し回路ＲＤ０～ＲＤｙは、複数のピクセル信号ＰＳ０～ＰＳｙを読み出すとき、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差を補償できる。例えば、複数の読み出し回路ＲＤ０～ＲＤｙは、複数のピクセル信号ＰＳ０～ＰＳｙが各々読み出される経路にそれぞれの予め設定された抵抗値を反映することにより、前記複数のピクセル信号間の読み出し偏差を逆補償できる。前記逆補償とは、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差を増加させることをいう。このために、前記経路に各々反映される前記抵抗値は、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差が増加されるように設定されることができる。
【0058】
電源供給領域２３０、２５０は、電源供給回路２３０、２５０を備えることができる。電源供給回路２３０、２５０は、読み出し領域２２０に必要な電源を生成し、前記電源を読み出し領域２２０に供給することができる。例えば、電源供給回路２３０、２５０は、読み出し領域２２０に備えられた複数の読み出し回路ＲＤ０～ＲＤｙに共通に前記電源を供給できる。電源供給回路２３０、２５０のうち１つの電源供給回路２３０は、複数の読み出し回路ＲＤ０～ＲＤｙのうち、第１読み出し回路ＲＤ０に最も隣接して配置されることができ、電源供給回路２３０、２５０のうち、他の電源供給回路２５０は、複数の読み出し回路ＲＤ０～ＲＤｙのうち、第ｙ＋１読み出し回路ＲＤｙに最も隣接して配置されることができる。
【0059】
【0060】
図７に示すように、第１読み出し回路ＲＤ０は、第１検出器２２１＿０、第１補償器２２３＿０、及び第１カウンタ２２５＿０を備えることができる。
【0061】
第１検出器２２１＿０は、第１コラムラインＣＬ０に接続されることができる。第１検出器２２１＿０は、第１コラムラインＣＬ０を介して第１ピクセル信号ＰＳ０を受信し、第１ピクセル信号ＰＳ０の電圧レベルに対応する第１検出信号ＤＳ０を第１読み出しライン（以下、「第１初期読み出しライン」と称する）ＲＬ０に出力することができる。
【0062】
第１補償器２２３＿０は、第１初期読み出しラインＲＬ０に接続されることができる。第１補償器２２３＿０は、第１初期読み出しラインＲＬ０に予め設定された抵抗値を反映できる。例えば、第１初期読み出しラインＲＬ０を介して伝達される第１検出信号ＤＳ０は、第１検出器２２１＿０により検出されるとき、対応する読み出し時間遅延を有する。第１検出信号ＤＳ０の読み出し時間遅延の量（ａｍｏｕｎｔ）は、第２ないし第ｙ＋１読み出しラインＲＬ１～ＲＬｙを介して伝達される第２ないし第ｙ＋１検出信号ＤＳ１～ＤＳｙ＋１の各々に対する読み出し時間遅延の量と異なることができる。本発明の実施形態に係る逆補償の場合、第１補償器２２３＿０は、第１検出信号ＤＳ０の読み出し時間遅延と第２ないし第ｙ＋１検出信号ＤＳ１～ＤＳｙの読み出し時間遅延の間の差が増加されるように第１検出信号ＤＳ０の読み出し時間遅延を調整できる。このとき、第１補償器２２３＿０は、前記予め設定された抵抗値を有する負荷（ｌｏａｄ、図示せず）を用いて第１初期読み出しラインＲＬ０に前記予め設定された抵抗値を反映することにより、第１検出信号ＤＳ０の読み出し時間遅延を調整できる（図８～図１０参照）。第１補償器２２３＿０は、前記逆補償された第１検出信号ＤＳ０として遅延された第１検出信号ＤＳ０´を第１読み出しライン（以下、「第１後期読み出しライン」と称する）ＲＬ０´に出力することができる。
【0063】
第１カウンタ２２５＿０は、第１後期読み出しラインＲＬ０´に接続されることができる。第１カウンタ２２５＿０は、遅延された第１検出信号ＤＳ０´をカウントすることにより、第１カウント信号ＣＮＴ０を出力できる。
【0064】
第２ないし第ｙ＋１読み出し回路ＲＤ１～ＲＤｙは、第１読み出し回路ＲＤ０と同様に構成されることができるので、それについての説明は省略する。ただし、第２ないし第ｙ＋１補償器２２３＿１～２２３＿ｙのうち、少なくとも１つに設定された抵抗値は、第１補償器２２３＿０に設定された抵抗値と異なることができる。言い換えれば、複数の読み出し回路ＲＤ０～ＲＤｙに含まれた複数の補償器２２３＿０～２２３＿ｙは、複数の読み出しラインＲＬ０～ＲＬｙのうち、少なくとも２個の読み出しラインに互いに異なる抵抗値を反映できる。
【0065】
【0066】
まず、図８Ａに示すように、第１補償器２２３＿０は、第１負荷ｌｏａｄを備えることができる。前記第１負荷は、非サリサイドポリ抵抗器（ｎｏｎ－ｓａｌｉｃｉｄｅ ｐｏｌｙ ｒｅｓｉｓｔｏｒ）でありうる。前記非サリサイドポリ抵抗器は、サリサイド領域（ｓａｌｉｃｉｄｅ ｒｅｇｉｏｎ）Ａ、及び非サリサイド領域（ｎｏｎ－ｓａｌｉｃｉｃｄｅ ｒｅｇｉｏｎ）Ｂを備えることができる。サリサイド領域Ａは、相対的に小さい抵抗値を有することができ、非サリサイド領域Ｂは、相対的に大きい抵抗値を有することができる。サリサイド領域Ａのサイズと非サリサイド領域Ｂのサイズとを調整することにより、前記非サリサイドポリ抵抗器の抵抗値を設定できる。例えば、非サリサイド領域Ｂのサイズが大きいほど、前記非サリサイドポリ抵抗器の抵抗値は増加することができ、非サリサイド領域Ｂのサイズが小さいほど、前記非サリサイドポリ抵抗器の抵抗値は減少することができる。
【0067】
第２ないし第ｙ＋１補償器２２３＿１～２２３＿ｙは、各々第１補償器２２３＿０と同様に、前記非サリサイドポリ抵抗器を備えることができる。ただし、第２ないし第ｙ＋１補償器２２３＿１～２２３＿ｙのうち、少なくとも１つに備えられた非サリサイド領域のサイズは、第１補償器２２３＿０に備えられた非サリサイド領域Ｂのサイズと異なることができる。
【0068】
次に、図８Ｂに示すように、第１補償器２２３＿０は、第２負荷を備えることができる。前記第２負荷は、メタル抵抗器（ｍｅｔａｌ ｒｅｓｉｓｔｏｒ）でありうる。前記メタル抵抗器は、メタルラインを備えることができる。前記メタルラインの長さを調整することにより、前記メタル抵抗器の抵抗値を設定できる。例えば、前記メタルラインの長さが長いほど、前記メタル抵抗器の抵抗値は増加することができ、前記メタルラインの長さが短いほど、前記メタル抵抗器の抵抗値は減少することができる。
【0069】
第２ないし第ｙ＋１補償器２２３＿１～２２３＿ｙは、各々第１補償器２２３＿０と同様に、前記メタル抵抗器を備えることができる。ただし、第２ないし第ｙ＋１補償器２２３＿１～２２３＿ｙのうち、少なくとも１つに備えられたメタルラインの長さは、第１補償器２２３＿０に備えられたメタルラインの長さと異なることができる。
【0070】
【0071】
【0072】
図９に示すように、複数のピクセル信号ＰＳ０～ＰＳｙ間には読み出し偏差Ｔが発生しうる。より正確には、複数の検出信号ＤＳ０～ＤＳｙ間に読み出し偏差Ｔが発生しうる。読み出し偏差Ｔを表すグラフ曲線がコラムの中央部分で膨らんで示された理由は、複数の読み出し回路ＲＤ０～ＲＤｙに共通に電源を供給するための電源供給回路２３０、２４０が第１読み出し回路ＲＤ０及び第ｙ＋１読み出し回路ＲＤｙに隣接して配置された場合を例に挙げたためである。これにより、複数の検出信号ＤＳ０～ＤＳｙは、それぞれの読み出し回路と電源供給回路との距離によって互いに異なる読み出し時間遅延を有して出力されることにより、複数の検出信号ＤＳ０～ＤＳｙ間には読み出し偏差Ｔが発生しうるものである。
【0073】
複数の補償器２２３＿０～２２３＿ｙには、読み出し偏差Ｔによって前記逆補償に対応するそれぞれの抵抗値が予め設定されることができる。例えば、複数の補償器２２３＿０～２２３＿ｙには、前記それぞれの読み出し回路と前記電源供給回路との距離が遠いほど、相対的に大きい抵抗値が設定され得るし、前記それぞれの読み出し回路と前記電源供給回路との距離が近いほど、相対的に小さい抵抗値が設定され得る。複数の補償器２２３＿０～２２３＿ｙは、複数の読み出しラインＲＬ０～ＲＬｙに前記それぞれの抵抗値を反映することにより、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔを逆補償することができる。これにより、複数の補償器２２３＿０～２２３＿ｙから出力される複数の遅延された検出信号ＤＳ０´～ＤＳｙ´間には、読み出し時間遅延の差がさらに増加され得る。すなわち、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´間の読み出し偏差Ｔ´は、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔより増加されることができる。
【0074】
複数のカウンタ２２５＿０～２２５＿ｙは、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´に対応する複数のカウント信号ＣＮＴ０～ＣＮＴｙを出力できる。仮りに、複数のカウンタ２２５＿０～２２５＿ｙが同じようなタイミングに動作すれば、複数のカウンタ２２５＿０～２２５＿ｙによるピークノイズ（ｐｅａｋ ｎｏｉｓｅ）が発生しうる。しかし、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´間には読み出し偏差Ｔ´が存在するので、複数のカウンタ２２５＿０～２２５＿ｙによる前記ピークノイズは分散されることができる。
【0075】
図１０Ａ及び図１０Ｂには、図８Ａ及び図８Ｂを敷衍説明するための複数の補償器２２３＿０～２２３＿ｙの一例を示した図面が図示されている。図１０Ａ及び図１０Ｂには、説明の都合上、複数の補償器２２３＿０～２２３＿ｙが第１ないし第８補償器（すなわち、ｙ＝７）として図示されていることに留意する。
【0076】
図１０Ａ及び図１０Ｂに示すように、前記第１ないし第８補償器のうち、中央に配置された前記第４及び第５補償器は、相対的に最も大きい抵抗値を有するように設定されることができ、前記第１ないし第８補償器のうち、前記第１ないし第３補償器及び前記第６ないし第８補償器は、両端へ行くほど、相対的に小さい抵抗値を有するように設定されることができる。
【0077】
このような本発明の第２実施形態によれば、複数のピクセル信号間の読み出し偏差を逆補償することにより、複数のカウンタにより発生するピークノイズ（ｐｅａｋ ｎｏｉｓｅ）を分散させることができるという利点がある。
【0078】
図１１には、本発明の第３実施形態に係るイメージセンシング装置３００がブロック構成図で図示されている。
【0079】
図１１に示すように、イメージセンシング装置３００は、ピクセル領域３１０、読み出し領域３２０、及び電源供給領域３３０、３４０を備えることができる。
【0080】
ピクセル領域３１０は、ピクセルアレイを備えることができる。前記ピクセルアレイは、行（ｒｏｗ）と列（ｃｏｌｕｍｎ）に沿って配列された複数のピクセルＰＸ００～ＰＸｘｙを備えることができる（ただし、ｘ、ｙは、自然数である）。例えば、複数のピクセルＰＸ００～ＰＸｘｙは、第１ないし第ｘ＋１行ＲＯＷ０～ＲＯＷｘ及び第１ないし第ｙ＋１列ＣＯＬ０～ＣＯＬｙに配列されることができる。前記ピクセルアレイは、複数のピクセル信号ＰＳ０～ＰＳｙを複数のコラムラインＣＬ０～ＣＬｙに出力することができる。例えば、第１行ＲＯＷ０に配列された第１ないし第ｙ＋１ピクセルＰＸ００～ＰＸ０ｙは、第１単位行時間（ｓｉｎｇｌｅ ｒｏｗ ｔｉｍｅ）の間、第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに出力することができ、第ｘ＋１行ＲＯＷｘに配列された第１ないし第ｙ＋１ピクセルＰＸｘ０～ＰＸｘｙは、第ｘ＋１単位行時間の間、第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに出力することができる。
【0081】
読み出し領域３２０は、複数の読み出し回路ＲＤ０～ＲＤｙを備えることができる。複数の読み出し回路ＲＤ０～ＲＤｙは、複数のコラムラインＣＬ０～ＣＬｙを媒介としてピクセルアレイＰＡに接続されることができ、複数のピクセル信号ＰＳ０～ＰＳｙを読み出すことができる。例えば、第１ないし第ｙ＋１読み出し回路ＲＤ０～ＲＤｙは、第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに接続されることができ、第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙを介して出力される第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１カウント信号ＣＮＴ０～ＣＮＴｙとして読み出すことができる。
【0082】
複数の読み出し回路ＲＤ０～ＲＤｙは、複数のピクセル信号ＰＳ０～ＰＳｙを読み出すとき、複数の制御信号ＣＴＲＬ＜０：ｎ＞に基づいて複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差を補償できる（ただし、ｎは、自然数である）。例えば、複数の読み出し回路ＲＤ０～ＲＤｙは、複数のピクセル信号ＰＳ０～ＰＳｙが読み出される経路に各々予め設定された複数の抵抗値のうち１つを反映することにより、前記複数のピクセル信号間の読み出し偏差を補償できる。特に、複数の読み出し回路ＲＤ０～ＲＤｙは、複数の制御信号ＣＴＲＬ＜０：ｎ＞に基づいて、前記経路に各々反映される抵抗値を調整することにより、前記複数の抵抗値のうち１つを決定できる。さらには、複数の読み出し回路ＲＤ０～ＲＤｙは、複数の制御信号ＣＴＲＬ＜０：ｎ＞に基づいて、前記経路に各々反映される抵抗値をＰＶＴ（工程、電圧、温度）の変動によって柔軟に調整することができる。
【0083】
一方、前記補償は、正補償と逆補償を含むことができる。前記正補償とは、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差を減少させることをいう。このために、前記経路に各々反映される前記抵抗値は、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差が減少されるように設定されることができる。前記逆補償とは、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差を増加させることをいう。このために、前記経路に各々反映される前記抵抗値は、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差が増加されるように設定されることができる。
【0084】
電源供給領域３３０、３４０は、電源供給回路３３０、３４０を備えることができる。電源供給回路３３０、３４０は、読み出し領域３２０に必要な電源を生成し、前記電源を読み出し領域３２０に供給することができる。例えば、電源供給回路３３０、３４０は、読み出し領域３２０に備えられた複数の読み出し回路ＲＤ０～ＲＤｙに共通に前記電源を供給できる。電源供給回路３３０、３４０のうち１つの電源供給回路３３０は、複数の読み出し回路ＲＤ０～ＲＤｙのうち、第１読み出し回路ＲＤ０に最も隣接して配置されることができ、電源供給回路３３０、３４０のうち、他の電源供給回路３４０は、複数の読み出し回路ＲＤ０～ＲＤｙのうち、第ｙ＋１読み出し回路ＲＤｙに最も隣接して配置されることができる。
【0085】
【0086】
図１２に示すように、第１読み出し回路ＲＤ０は、第１検出器３２１＿０、第１補償器３２３＿０、及び第１カウンタ３２５＿０を備えることができる。
【0087】
第１検出器３２１＿０は、第１コラムラインＣＬ０に接続されることができる。第１検出器３２１＿０は、第１コラムラインＣＬ０を介して第１ピクセル信号ＰＳ０を受信し、第１ピクセル信号ＰＳ０の電圧レベルに対応する第１検出信号ＤＳ０を第１読み出しライン（以下、「第１初期読み出しライン」と称する）ＲＬ０に出力することができる。
【0088】
第１補償器３２３＿０は、第１初期読み出しラインＲＬ０に接続されることができる。第１補償器３２３＿０は、複数の制御信号ＣＴＲＬ＜０：ｎ＞に基づいて第１初期読み出しラインＲＬ０に複数の抵抗値のうち、いずれか１つの抵抗値を選択的に反映することができる。本発明の実施形態に係る正補償の場合、第１補償器３２３＿０は、複数の制御信号ＣＴＲＬ＜０：ｎ＞に基づいて第１検出信号ＤＳ０の読み出し時間遅延と第２ないし第ｙ＋１検出信号ＤＳ１～ＤＳｙの読み出し時間遅延との間の差が減少されるように第１検出信号ＤＳ０の読み出し時間遅延を調整できる。このとき、第１補償器３２３＿０は、複数の第１抵抗値を有する複数の負荷（ｌｏａｄ、図示せず）を用いて第１初期読み出しラインＲＬ０に前記複数の第１抵抗値のうち、いずれか１つの抵抗値を反映することにより、第１検出信号ＤＳ０の読み出し時間遅延を調整できる（図１３～図１５参照）。本発明の実施形態に係る逆補償の場合、第１補償器３２３＿０は、第１検出信号ＤＳ０の読み出し時間遅延と第２ないし第ｙ＋１検出信号ＤＳ１～ＤＳｙの読み出し時間遅延との間の差が増加されるように第１検出信号ＤＳ０の読み出し時間遅延を調整できる。このとき、第１補償器３２３＿０は、複数の第２抵抗値を有する複数の負荷（ｌｏａｄ、図示せず）を用いて第１初期読み出しラインＲＬ０に前記複数の第２抵抗値のうち、いずれか１つの抵抗値を反映することにより、第１検出信号ＤＳ０の読み出し時間遅延を調整できる（図１３、１４及び１６参照）。第１補償器３２３＿０は、前記正補償されるか、または前記逆補償された第１検出信号ＤＳ０として遅延された第１検出信号ＤＳ０´を第１読み出しライン（以下、「第１後期読み出しライン」と称する）ＲＬ０´に出力することができる。
【0089】
第１カウンタ３２５＿０は、第１後期読み出しラインＲＬ０´に接続されることができる。第１カウンタ３２５＿０は、遅延された第１検出信号ＤＳ０´をカウントすることにより、第１カウント信号ＣＮＴ０を出力できる。
【0090】
第２ないし第ｙ＋１読み出し回路ＲＤ１～ＲＤｙは、第１読み出し回路ＲＤ０と同様に構成されることができるので、それについての説明は省略する。ただし、第２ないし第ｙ＋１補償器３２３＿１～３２３＿ｙのうち、少なくとも１つに設定された複数の抵抗値は、第１補償器３２３＿０に設定された前記複数の抵抗値と異なることができる。
【0091】
【0092】
図１３に示すように、第１補償器３２３＿０は、複数の第１スイッチＳＷ００～ＳＷ０ｎ、及び複数の第１負荷Ｒ００～Ｒ０ｎを備えることができる。
【0093】
複数の第１スイッチＳＷ００～ＳＷ０ｎは、第１検出信号ＤＳ０が入力される第１初期読み出しラインＲＬ０と複数の第１負荷Ｒ００～Ｒ０ｎとの間に並列に接続されることができる。複数の第１スイッチＳＷ００～ＳＷ０ｎは、複数の制御信号ＣＴＲＬ＜０：ｎ＞に基づいて複数の第１負荷Ｒ００～Ｒ０ｎのうち、少なくとも１つの第１負荷と第１初期読み出しラインＲＬ０を接続できる。
【0094】
複数の第１負荷Ｒ００～Ｒ０ｎは、第１検出信号ＤＳ０´が出力される第１後期読み出しラインＲＬ０´と複数の第１スイッチＳＷ００～ＳＷ０ｎとの間に並列に接続されることができる。複数の第１負荷Ｒ００～Ｒ０ｎは、同じ抵抗値を有することができる。
【0095】
このように構成される第１補償器３２３＿０は、複数の第１スイッチＳＷ００～ＳＷ０ｎによる複数の第１負荷Ｒ００～Ｒ０ｎの組み合わせによって前記複数の抵抗値のうち、いずれか１つの抵抗値を有することができる。
【0096】
第２ないし第ｙ＋１補償器３２３＿０～３２３＿ｙは、第１補償器３２３＿０と同様に構成されることができるので、それについての説明は省略する。ただし、第２ないし第ｙ＋１補償器３２３＿１～３２３＿ｙのうち、少なくとも１つに設定された複数の抵抗値は、第１補償器３２３＿０に設定された前記複数の抵抗値と異なることができる。例えば、第２補償器３２３＿１に備えられた複数の第２負荷Ｒ１０～Ｒ１ｎは、同じ抵抗値を有するが、第１補償器３２３＿０に備えられた複数の第１負荷Ｒ００～Ｒ０ｎと異なる抵抗値を有することができる。
【0097】
【0098】
まず、図１４Ａに示すように、第１負荷Ｒ００は、非サリサイドポリ抵抗器（ｎｏｎ－ｓａｌｉｃｉｄｅ ｐｏｌｙ ｒｅｓｉｓｔｏｒ）でありうる。前記非サリサイドポリ抵抗器は、サリサイド領域（ｓａｌｉｃｉｄｅ ｒｅｇｉｏｎ）Ａ、及び非サリサイド領域（ｎｏｎ－ｓａｌｉｃｉｃｄｅ ｒｅｇｉｏｎ）Ｂを備えることができる。サリサイド領域Ａは、相対的に小さい抵抗値を有することができ、非サリサイド領域Ｂは、相対的に大きい抵抗値を有することができる。サリサイド領域Ａのサイズと非サリサイド領域Ｂのサイズとを調整することにより、前記非サリサイドポリ抵抗器の抵抗値を設定できる。例えば、非サリサイド領域Ｂのサイズが大きいほど、前記非サリサイドポリ抵抗器の抵抗値は増加することができ、非サリサイド領域Ｂのサイズが小さいほど、前記非サリサイドポリ抵抗器の抵抗値は減少することができる。
【0099】
複数の第１負荷Ｒ００～Ｒ０ｎのうち、残りの第１負荷Ｒ０１、Ｒ０ｎは、各々第１負荷Ｒ００と同様に、前記非サリサイドポリ抵抗器を備えることができる。複数の第１負荷Ｒ００～Ｒ０ｎは、同じ抵抗値を有するので、サリサイド領域Ａのサイズと非サリサイド領域Ｂのサイズとが同一に設計されることができる。
【0100】
一方、第２ないし第ｙ＋１補償器３２３＿１～３２３＿ｙに備えられたそれぞれの負荷は、第１負荷Ｒ００と同様に、前記非サリサイドポリ抵抗器を備えることができる。ただし、第２ないし第ｙ＋１補償器３２３＿１～３２３＿ｙのうち、少なくとも１つの補償器に備えられた複数の負荷は、第１負荷Ｒ００と異なる抵抗値を有するので、第１負荷Ｒ００のサリサイド領域Ａのサイズ及び非サリサイド領域Ｂのサイズと異なるように設計されることができる。例えば、第２補償器３２３＿１に備えられた複数の第２負荷Ｒ１０～Ｒ１ｎは、第１負荷Ｒ００のサリサイド領域Ａのサイズ及び非サリサイド領域Ｂのサイズと異なるように設計されることができる。
【0101】
次に、図１４Ｂに示すように、第１負荷Ｒ００は、メタル抵抗器（ｍｅｔａｌ ｒｅｓｉｓｔｏｒ）でありうる。前記メタル抵抗器は、メタルラインを備えることができる。前記メタルラインの長さを調整することにより、前記メタル抵抗器の抵抗値を設定できる。例えば、前記メタルラインの長さが長いほど、前記メタル抵抗器の抵抗値は増加することができ、前記メタルラインの長さが短いほど、前記メタル抵抗器の抵抗値は減少することができる。
【0102】
複数の第１負荷Ｒ００～Ｒ０ｎのうち、残りの第１負荷Ｒ０１、Ｒ０ｎは、各々第１負荷Ｒ００と同様に、前記メタル抵抗器を備えることができる。複数の第１負荷Ｒ００～Ｒ０ｎは、同じ抵抗値を有するので、前記メタルラインの長さが同一に設計されることができる。
【0103】
一方、第２ないし第ｙ＋１補償器３２３＿１～３２３＿ｙに含まれたそれぞれの負荷は、第１負荷Ｒ００と同様に、前記メタル抵抗器を備えることができる。ただし、第２ないし第ｙ＋１補償器３２３＿１～３２３＿ｙのうち、少なくとも１つの補償器に備えられた複数の負荷は、第１負荷Ｒ００と異なる抵抗値を有するので、第１負荷Ｒ００のメタルラインの長さと異なるように設計されることができる。例えば、第２補償器３２３＿１に備えられた複数の第２負荷Ｒ１０～Ｒ１ｎは、第１負荷Ｒ００のメタルラインの長さと異なるように設計されることができる。
【0104】
【0105】
【0106】
図１５に示すように、複数のピクセル信号ＰＳ０～ＰＳｙ間には読み出し偏差Ｔが発生しうる。より正確には、複数の検出信号ＤＳ０～ＤＳｙ間に読み出し偏差Ｔが発生しうる。読み出し偏差Ｔを表すグラフ曲線がコラムの中央部分で膨らんで示された理由は、複数の読み出し回路ＲＤ０～ＲＤｙに共通に前記電源を供給するための電源供給回路３３０、３４０が第１読み出し回路ＲＤ０及び第ｙ＋１読み出し回路ＲＤｙに隣接して配置された場合を例に挙げたためである。これにより、複数の検出信号ＤＳ０～ＤＳｙは、それぞれの読み出し回路と電源供給回路との距離によって互いに異なる読み出し時間遅延を有して出力されることにより、複数の検出信号ＤＳ０～ＤＳｙ間には読み出し偏差Ｔが発生しうるものである。
【0107】
複数の補償器３２３＿０～３２３＿ｙには、読み出し偏差Ｔによって前記正補償に対応するそれぞれの抵抗値が予め設定されることができる。例えば、複数の補償器３２３＿０～３２３＿ｙには、前記それぞれの読み出し回路と前記電源供給回路との距離が近いほど、相対的に大きい抵抗値が設定され得るし、前記それぞれの読み出し回路と前記電源供給回路との距離が遠いほど、相対的に小さい抵抗値が設定され得る。複数の補償器３２３＿０～３２３＿ｙは、複数の制御信号ＣＴＲＬ＜０：ｎ＞に基づいて、前記それぞれの抵抗値を微細に調整することができる。複数の補償器３２３＿０～３２３＿ｙは、前記それぞれの抵抗値を複数の読み出しラインＲＬ０～ＲＬｙに反映することにより、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔを正補償することができる。例えば、複数の補償器３２３＿０～３２３＿ｙは、前記正補償するとき、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔを減少させることができる。これにより、複数の補償器３２３＿０～３２３＿ｙから出力される複数の遅延された検出信号ＤＳ０´～ＤＳｙ´は、同じ読み出し時間遅延を有することができる。
【0108】
複数のカウンタ３２５＿０～３２５＿ｙは、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´に対応する複数のカウント信号ＣＮＴ０～ＣＮＴｙを出力できる。
【0109】
【0110】
図１６に示すように、複数のピクセル信号ＰＳ０～ＰＳｙ間には読み出し偏差Ｔが発生しうる。より正確には、複数の検出信号ＤＳ０～ＤＳｙ間に読み出し偏差Ｔが発生しうる。読み出し偏差Ｔを表すグラフ曲線がコラムの中央部分で膨らんで示された理由は、複数の読み出し回路ＲＤ０～ＲＤｙに共通に電源を供給するための電源供給回路３３０、３４０が第１読み出し回路ＲＤ０及び第ｙ＋１読み出し回路ＲＤｙに隣接して配置された場合を例に挙げたためである。これにより、複数の検出信号ＤＳ０～ＤＳｙは、それぞれの読み出し回路と電源供給回路との距離によって互いに異なる読み出し時間遅延を有して出力されることにより、複数の検出信号ＤＳ０～ＤＳｙ間には読み出し偏差Ｔが発生しうるものである。
【0111】
複数の補償器３２３＿０～３２３＿ｙには、読み出し偏差Ｔによって前記逆補償に対応するそれぞれの抵抗値が予め設定されることができる。例えば、複数の補償器３２３＿０～３２３＿ｙには、前記それぞれの読み出し回路と前記電源供給回路との距離が遠いほど、相対的に大きい抵抗値が設定され得るし、前記それぞれの読み出し回路と前記電源供給回路との距離が近いほど、相対的に小さい抵抗値が設定され得る。複数の補償器３２３＿０～３２３＿ｙは、複数の制御信号ＣＴＲＬ＜０：ｎ＞に基づいて、前記それぞれの抵抗値を微細に調整することができる。複数の補償器３２３＿０～３２３＿ｙは、複数の読み出しラインＲＬ０～ＲＬｙに各々予め設定された抵抗値を反映することにより、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔを逆補償することができる。これにより、複数の補償器３２３＿０～３２３＿ｙから出力される複数の遅延された検出信号ＤＳ０´～ＤＳｙ´間には読み出し時間遅延差がさらに増加され得る。すなわち、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´間の読み出し偏差Ｔ´は、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔより増加されることができる。
【0112】
複数のカウンタ３２５＿０～３２５＿ｙは、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´に対応する複数のカウント信号ＣＮＴ０～ＣＮＴｙを出力できる。仮りに、複数のカウンタ３２５＿０～３２５＿ｙが同じようなタイミングに動作すれば、複数のカウンタ３２５＿０～３２５＿ｙによるピークノイズ（ｐｅａｋ ｎｏｉｓｅ）が発生しうる。しかし、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´間には読み出し偏差Ｔ´が存在するので、複数のカウンタ３２５＿０～３２５＿ｙによる前記ピークノイズは分散されることができる。
【0113】
このような本発明の第３実施形態によれば、複数のピクセル信号間の読み出し偏差を補償するとき、必要な抵抗値を微細に調整することができ、さらには、ＰＶＴ（工程、電圧、温度）によって前記抵抗値を調整できるという利点があり、複数のピクセル信号間の読み出し偏差を正補償することにより、前記複数のピクセル信号間の読み出し偏差を緩和することができ、または、前記複数のピクセル信号間の前記読み出し偏差を逆補償することにより、複数のカウンタにより発生するピークノイズ（ｐｅａｋ ｎｏｉｓｅ）を分散させることができるという利点がある。
【0114】
図１７には、本発明の第４実施形態に係るイメージセンシング装置４００がブロック構成図で図示されている。
【0115】
図１７に示すように、イメージセンシング装置４００は、ピクセル領域４１０、読み出し領域４２０、及び電源供給領域４３０、４４０を備えることができる。
【0116】
ピクセル領域４１０は、ピクセルアレイを備えることができる。前記ピクセルアレイは、行（ｒｏｗ）と列（ｃｏｌｕｍｎ）に沿って配列された複数のピクセルＰＸ００～ＰＸｘｙを含むことができる（ただし、ｘ、ｙは、自然数である）。例えば、複数のピクセルＰＸ００～ＰＸｘｙは、第１ないし第ｘ＋１行ＲＯＷ０～ＲＯＷｘ及び第１ないし第ｙ＋１列ＣＯＬ０～ＣＯＬｙに配列されることができる。前記ピクセルアレイは、複数のピクセル信号ＰＳ０～ＰＳｙを複数のコラムラインＣＬ０～ＣＬｙに出力することができる。例えば、第１行ＲＯＷ０に配列された第１ないし第ｙ＋１ピクセルＰＸ００～ＰＸ０ｙは、第１単位行時間（ｓｉｎｇｌｅ ｒｏｗ ｔｉｍｅ）の間、第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに出力することができ、第ｘ＋１行ＲＯＷｘに配列された第１ないし第ｙ＋１ピクセルＰＸｘ０～ＰＸｘｙは、第ｘ＋１単位行時間の間、第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに出力することができる。
【0117】
読み出し領域４２０は、複数の読み出し回路ＲＤ０～ＲＤｙを備えることができる。複数の読み出し回路ＲＤ０～ＲＤｙは、複数のコラムラインＣＬ０～ＣＬｙを媒介としてピクセルアレイＰＡに接続されることができ、複数のピクセル信号ＰＳ０～ＰＳｙを読み出すことができる。例えば、第１ないし第ｙ＋１読み出し回路ＲＤ０～ＲＤｙは、第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙに接続されることができ、第１ないし第ｙ＋１コラムラインＣＬ０～ＣＬｙを介して出力される第１ないし第ｙ＋１ピクセル信号ＰＳ０～ＰＳｙを第１ないし第ｙ＋１カウント信号ＣＮＴ０～ＣＮＴｙとして読み出すことができる。
【0118】
複数の読み出し回路ＲＤ０～ＲＤｙは、複数のピクセル信号ＰＳ０～ＰＳｙを読み出すとき、第１及び第２制御信号ＣＴＲＬ＜Ａ：Ｂ＞に基づいて複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差を補償できる。例えば、複数の読み出し回路ＲＤ０～ＲＤｙは、複数のピクセル信号ＰＳ０～ＰＳｙが読み出される経路に各々予め設定された第１及び第２抵抗値のうち、いずれか１つの抵抗値を反映することにより、前記複数のピクセル信号間の読み出し偏差を補償できる。前記補償は、正補償と逆補償を含むことができる。前記正補償とは、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差を減少させることをいう。このために、前記経路に各々反映される前記第１抵抗値は、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差が減少されるように設定されることができる。前記逆補償とは、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差を増加させることをいう。このために、前記経路に各々反映される前記第２抵抗値は、複数のピクセル信号ＰＳ０～ＰＳｙ間の読み出し偏差が増加されるように設定されることができる。
【0119】
電源供給領域４３０、４４０は、電源供給回路４３０、４４０を備えることができる。電源供給回路４３０、４４０は、読み出し領域４２０に必要な電源を生成し、前記電源を読み出し領域４２０に供給することができる。例えば、電源供給回路４３０、４４０は、読み出し領域４２０に備えられた複数の読み出し回路ＲＤ０～ＲＤｙに共通に前記電源を供給できる。電源供給回路４３０、４４０のうち１つの電源供給回路４３０は、複数の読み出し回路ＲＤ０～ＲＤｙのうち、第１読み出し回路ＲＤ０に最も隣接して配置されることができ、電源供給回路４３０、４４０のうち、他の電源供給回路４４０は、複数の読み出し回路ＲＤ０～ＲＤｙのうち、第ｙ＋１読み出し回路ＲＤｙに最も隣接して配置されることができる。
【0120】
【0121】
図１８に示すように、第１読み出し回路ＲＤ０は、第１検出器４２１＿０、第１補償器４２３＿０、及び第１カウンタ４２５＿０を備えることができる。
【0122】
第１検出器４２１＿０は、第１コラムラインＣＬ０に接続されることができる。第１検出器４２１＿０は、第１コラムラインＣＬ０を介して第１ピクセル信号ＰＳ０を受信し、第１ピクセル信号ＰＳ０の電圧レベルに対応する第１検出信号ＤＳ０を第１読み出しライン（以下、「第１初期読み出しライン」と称する）ＲＬ０に出力することができる。
【0123】
第１補償器４２３＿０は、第１初期読み出しラインＲＬ０に接続されることができる。第１補償器４２３＿０は、第１及び第２制御信号ＣＴＲＬ＜Ａ：Ｂ＞に基づいて予め設定された第１及び第２抵抗値のうち１つの抵抗値を第１初期読み出しラインＲＬ０に反映することができる。仮りに、第１及び第２制御信号ＣＴＲＬ＜Ａ：Ｂ＞のうち、第１制御信号ＣＴＲＬ＜Ａ＞が活性化されたならば、第１補償器４２３＿０は、活性化された第１制御信号ＣＴＲＬ＜Ａ＞に応じて前記第１及び第２抵抗値のうち、前記正補償に対応する前記第１抵抗値を第１初期読み出しラインＲＬ０に反映することができる。これとは異なり、仮りに、第１及び第２制御信号ＣＴＲＬ＜Ａ：Ｂ＞のうち、第２制御信号ＣＴＲＬ＜Ｂ＞が活性化されたならば、第１補償器４２３＿０は、活性化された第２制御信号ＣＴＲＬ＜Ｂ＞に応じて前記第１及び第２抵抗値のうち、前記逆補償に対応する前記第２抵抗値を第１初期読み出しラインＲＬ０に反映することができる。第１補償器４２３＿０は、前記正補償されるか、または前記逆補償された第１検出信号ＤＳ０として遅延された第１検出信号ＤＳ０´を第１読み出しライン（以下、「第１後期読み出しライン」と称する）ＲＬ０´に出力することができる。
【0124】
第１カウンタ４２５＿０は、第１後期読み出しラインＲＬ０´に接続されることができる。第１カウンタ４２５＿０は、遅延された第１検出信号ＤＳ０´をカウントすることにより、第１カウント信号ＣＮＴ０を出力できる。
【0125】
第２ないし第ｙ＋１読み出し回路ＲＤ１～ＲＤｙは、第１読み出し回路ＲＤ０と同様に構成されることができるので、それについての説明は省略する。ただし、第２ないし第ｙ＋１補償器４２３＿１～４２３＿ｙのうち、少なくとも１つに設定された第１及び第２抵抗値は、第１補償器４２３＿０に設定された前記第１及び第２抵抗値と異なることができる。
【0126】
【0127】
図１９に示すように、第１補償器４２３＿０は、第１スイッチＳＷ００、第２スイッチＳＷ０１、第１負荷Ｒ００、及び第２負荷Ｒ０１を備えることができる。
【0128】
第１スイッチＳＷ００は、第１検出信号ＤＳ０が入力される第１初期読み出しラインＲＬ０と第１負荷Ｒ００との間に接続されることができる。第１スイッチＳＷ００は、第１制御信号ＣＴＲＬ＜Ａ＞に基づいて第１初期読み出しラインＲＬ０と第１負荷Ｒ００とを選択的に接続することができる。
【0129】
第２スイッチＳＷ０１は、第１検出信号ＤＳ０が入力される第１初期読み出しラインＲＬ０と第２負荷Ｒ０１との間に接続されることができる。第２スイッチＳＷ０１は、第２制御信号ＣＴＲＬ＜Ｂ＞に基づいて第１初期読み出しラインＲＬ０と第２負荷Ｒ０１とを選択的に接続することができる。
【0130】
第１負荷Ｒ００は、遅延された第１検出信号ＤＳ０´が出力される第１後期読み出しラインＲＬ０´と第１スイッチＳＷ００との間に接続されることができる。第１負荷Ｒ００は、前記正補償のための前記第１抵抗値を有することができる。
【0131】
第２負荷Ｒ０１は、遅延された第１検出信号ＤＳ０´が出力される第１後期読み出しラインＲＬ０´と第２スイッチＳＷ０１との間に接続されることができる。第２負荷Ｒ０１は、前記逆補償のための前記第２抵抗値を有することができる。前記第２抵抗値は、前記第１抵抗値と異なることができる。
【0132】
第２ないし第ｙ＋１補償器４２３＿０～４２３＿ｙは、第１補償器４２３＿０と同様に構成されることができるので、それについての説明は省略する。ただし、第２ないし第ｙ＋１補償器４２３＿１～４２３＿ｙのうち、少なくとも１つに設定された第１及び第２抵抗値は、第１補償器４２３＿０に設定された前記第１及び第２抵抗値と異なることができる。
【0133】
【0134】
まず、図２０Ａに示すように、第１及び第２負荷Ｒ００、Ｒ０１は、各々非サリサイドポリ抵抗器（ｎｏｎ－ｓａｌｉｃｉｄｅ ｐｏｌｙ ｒｅｓｉｓｔｏｒ）でありうる。前記非サリサイドポリ抵抗器は、サリサイド領域（ｓａｌｉｃｉｄｅ ｒｅｇｉｏｎ）Ａ、及び非サリサイド領域（ｎｏｎ－ｓａｌｉｃｉｃｄｅ ｒｅｇｉｏｎ）Ｂを備えることができる。サリサイド領域Ａは、相対的に小さい抵抗値を有することができ、非サリサイド領域Ｂは、相対的に大きい抵抗値を有することができる。サリサイド領域Ａのサイズと非サリサイド領域Ｂのサイズとを調整することにより、前記非サリサイドポリ抵抗器の抵抗値を設定できる。例えば、非サリサイド領域Ｂのサイズが大きいほど、前記非サリサイドポリ抵抗器の抵抗値は増加することができ、非サリサイド領域Ｂのサイズが小さいほど、前記非サリサイドポリ抵抗器の抵抗値は減少することができる。
【0135】
一方、第２ないし第ｙ＋１補償器４２３＿１～４２３＿ｙの各々に備えられた第１及び第２負荷は、第１及び第２負荷Ｒ００、Ｒ０１と同様に、前記非サリサイドポリ抵抗器を備えることができる。ただし、第２ないし第ｙ＋１補償器３２３＿１～３２３＿ｙのうち、少なくとも１つの補償器に備えられた第１及び第２負荷は、各々第１及び第２負荷Ｒ００、Ｒ０１と異なる抵抗値を有するので、第１及び第２負荷Ｒ００、Ｒ０１のサリサイド領域Ａのサイズ及び非サリサイド領域Ｂのサイズと異なるように設計されることができる。例えば、第２補償器４２３＿１に備えられた第１負荷Ｒ１０は、第１負荷Ｒ００のサリサイド領域Ａのサイズ及び非サリサイド領域Ｂのサイズと異なるように設計されることができ、第２補償器４２３＿１に備えられた第２負荷Ｒ１１は、第２負荷Ｒ０１のサリサイド領域Ａのサイズ及び非サリサイド領域Ｂのサイズと異なるように設計されることができる。
【0136】
次に、図２０Ｂに示すように、第１及び第２負荷Ｒ００、Ｒ０１は、各々メタル抵抗器（ｍｅｔａｌ ｒｅｓｉｓｔｏｒ）でありうる。前記メタル抵抗器は、メタルラインを備えることができる。前記メタルラインの長さを調整することにより、前記メタル抵抗器の抵抗値を設定できる。例えば、前記メタルラインの長さが長いほど、前記メタル抵抗器の抵抗値は増加することができ、前記メタルラインの長さが短いほど、前記メタル抵抗器の抵抗値は減少することができる。
【0137】
一方、第２ないし第ｙ＋１補償器３２３＿１～３２３＿ｙの各々に備えられた第１及び第２負荷は、第１及び第２負荷Ｒ００、Ｒ０１と同様に、前記メタル抵抗器を備えることができる。ただし、第２ないし第ｙ＋１補償器３２３＿１～３２３＿ｙのうち、少なくとも１つの補償器に備えられた第１及び第２負荷は、各々第１及び第２負荷Ｒ００、Ｒ０１と異なる抵抗値を有するので、第１及び第２負荷Ｒ００、Ｒ０１のメタルラインの長さと異なるように設計されることができる。例えば、第２補償器４２３＿１に備えられた第１負荷Ｒ１０は、第１負荷Ｒ００のメタルラインの長さと異なるように設計されることができ、第２補償器４２３＿１に備えられた第２負荷Ｒ１１は、第２負荷Ｒ０１のメタルラインの長さと異なるように設計されることができる。
【0138】
【0139】
【0140】
図２１に示すように、前記正補償と関連した動作は、第１及び第２制御信号ＣＴＲＬ＜Ａ：Ｂ＞のうち、第１制御信号ＣＴＲＬ＜Ａ＞が活性化された場合に行われることができる。
【0141】
複数のピクセル信号ＰＳ０～ＰＳｙ間には読み出し偏差Ｔが発生しうる。より正確には、複数の検出信号ＤＳ０～ＤＳｙ間に読み出し偏差Ｔが発生しうる。読み出し偏差Ｔを表すグラフ曲線がコラムの中央部分で膨らんで示された理由は、複数の読み出し回路ＲＤ０～ＲＤｙに共通に前記電源を供給するための電源供給回路４３０、４４０が第１読み出し回路ＲＤ０及び第ｙ＋１読み出し回路ＲＤｙに隣接して配置された場合を例に挙げたためである。これにより、複数の検出信号ＤＳ０～ＤＳｙは、それぞれの読み出し回路と電源供給回路との距離によって互いに異なる読み出し時間遅延を有して出力されることにより、複数の検出信号ＤＳ０～ＤＳｙ間には読み出し偏差Ｔが発生しうるものである。
【0142】
複数の補償器４２３＿０～４２３＿ｙには、読み出し偏差Ｔによって前記正補償に対応するそれぞれの第１抵抗値が予め設定されることができる。例えば、複数の補償器４２３＿０～４２３＿ｙには、前記それぞれの読み出し回路と前記電源供給回路との距離が近いほど、相対的に大きい第１抵抗値が設定され得るし、前記それぞれの読み出し回路と前記電源供給回路との距離が遠いほど、相対的に小さい第１抵抗値が設定され得る。複数の補償器４２３＿０～４２３＿ｙは、活性化された第１制御信号ＣＴＲＬ＜Ａ＞に基づいて、前記それぞれの第１抵抗値を複数の読み出しラインＲＬ０～ＲＬｙに反映することにより、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔを正補償することができる。例えば、複数の補償器４２３＿０～４２３＿ｙは、前記正補償するとき、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔを減少させることができる。これにより、複数の補償器４２３＿０～４２３＿ｙから出力される複数の遅延された検出信号ＤＳ０´～ＤＳｙ´は、同じ読み出し時間遅延を有することができる。
【0143】
複数のカウンタ４２５＿０～４２５＿ｙは、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´に対応する複数のカウント信号ＣＮＴ０～ＣＮＴｙを出力できる。
【0144】
【0145】
図２２に示すように、前記逆補償と関連した動作は、第１及び第２制御信号ＣＴＲＬ＜Ａ：Ｂ＞のうち、第２制御信号ＣＴＲＬ＜Ｂ＞が活性化された場合に行われることができる。
【0146】
複数のピクセル信号ＰＳ０～ＰＳｙ間には読み出し偏差Ｔが発生しうる。より正確には、複数の検出信号ＤＳ０～ＤＳｙ間に読み出し偏差Ｔが発生しうる。読み出し偏差Ｔを表すグラフ曲線がコラムの中央部分で膨らんで示された理由は、複数の読み出し回路ＲＤ０～ＲＤｙに共通に電源を供給するための電源供給回路４３０、４４０が第１読み出し回路ＲＤ０及び第ｙ＋１読み出し回路ＲＤｙに隣接して配置された場合を例に挙げたためである。これにより、複数の検出信号ＤＳ０～ＤＳｙは、それぞれの読み出し回路と電源供給回路との距離によって互いに異なる読み出し時間遅延を有して出力されることにより、複数の検出信号ＤＳ０～ＤＳｙ間には読み出し偏差Ｔが発生しうるものである。
【0147】
複数の補償器４２３＿０～４２３＿ｙには、読み出し偏差Ｔによって前記逆補償に対応するそれぞれの第２抵抗値が予め設定されることができる。例えば、複数の補償器４２３＿０～４２３＿ｙには、前記それぞれの読み出し回路と前記電源供給回路との距離が遠いほど、相対的に大きい第２抵抗値が設定され得るし、前記それぞれの読み出し回路と前記電源供給回路との距離が近いほど、相対的に小さい第２抵抗値が設定され得る。複数の補償器４２３＿０～４２３＿ｙは、活性化された第２制御信号ＣＴＲＬ＜Ｂ＞に基づいて複数の読み出しラインＲＬ０～ＲＬｙに各々予め設定された第２抵抗値を反映することにより、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔを逆補償することができる。これにより、複数の補償器４２３＿０～４２３＿ｙから出力される複数の遅延された検出信号ＤＳ０´～ＤＳｙ´間には読み出し時間遅延差がさらに増加され得る。すなわち、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´間の読み出し偏差Ｔ´は、複数の検出信号ＤＳ０～ＤＳｙ間の読み出し偏差Ｔより増加されることができる。
【0148】
複数のカウンタ４２５＿０～４２５＿ｙは、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´に対応する複数のカウント信号ＣＮＴ０～ＣＮＴｙを出力できる。仮りに、複数のカウンタ４２５＿０～４２５＿ｙが同じようなタイミングに動作すれば、複数のカウンタ４２５＿０～４２５＿ｙによるピークノイズ（ｐｅａｋ ｎｏｉｓｅ）が発生しうる。しかし、複数の遅延された検出信号ＤＳ０´～ＤＳｙ´間には読み出し偏差Ｔ´が存在するので、複数のカウンタ４２５＿０～４２５＿ｙによる前記ピークノイズは分散されることができる。
【0149】
このような本発明の第４実施形態によれば、複数のピクセル信号間の読み出し偏差を正補償するための第１抵抗値と複数のピクセル信号間の読み出し偏差を逆補償するための第２抵抗値とを共に構成することにより、前記正補償または前記逆補償を柔軟に行うことができるという利点があり、複数のピクセル信号間の読み出し偏差を正補償する場合、前記複数のピクセル信号間の読み出し偏差を緩和することができ、前記複数のピクセル信号間の前記読み出し偏差を逆補償する場合、複数のカウンタにより発生するピークノイズ（ｐｅａｋ ｎｏｉｓｅ）を分散させることができるという利点がある。
【0150】
本発明の技術思想は、前記実施形態によって具体的に記述されたが、以上で説明した実施形態は、その説明のためのものであり、その制限のためのものではないことに注意すべきである。また、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で種々の置換、変形、及び変更により様々な実施形態が可能であることが理解できるであろう。
【符号の説明】
【0151】
１００ イメージセンシング装置
１１０ ピクセル領域
１２０ 読み出し領域
１３０、１４０ 電源供給領域
１１０ ピクセル領域
１２０ 読み出し領域
１３０、１４０ 電源供給領域
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8A】
【図8B】
【図9】
【図10A】
【図10B】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20A】
【図20B】
【図21】
【図22】