特許 7571869 関数変換装置、関数変換方法、およびプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-15

(45)【発行日】2024-10-23

(54)【発明の名称】関数変換装置、関数変換方法、およびプログラム

(51)【国際特許分類】

   G06N 99/00 20190101AFI20241016BHJP

【ＦＩ】

G06N99/00 180

【請求項の数】 6

(21)【出願番号】P 2023514266

(86)(22)【出願日】2021-04-15

(86)【国際出願番号】 JP2021015547

(87)【国際公開番号】W WO2022219768

(87)【国際公開日】2022-10-20

【審査請求日】2023-07-26

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】100121706

【弁理士】

【氏名又は名称】中尾 直樹

(74)【代理人】

【識別番号】100128705

【弁理士】

【氏名又は名称】中村 幸雄

(74)【代理人】

【識別番号】100147773

【弁理士】

【氏名又は名称】義村 宗洋

(72)【発明者】

【氏名】宮原 和大

【審査官】山本 俊介

(56)【参考文献】

【文献】国際公開第２０１５／１９０５９３（ＷＯ，Ａ１）

【文献】特開２００８－１９７８５１（ＪＰ，Ａ）

【文献】特開２０２１－００５３６３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ ３／００－９９／００

Ｇ０６Ｆ １７／１０

(57)【特許請求の範囲】

【請求項1】

Ｎが１以上の整数であり、Ｎ個のｘ _１ ，…，ｘ _Ｎ が変数であり、Ｎ個のｓ_１，…，ｓ_Ｎが変数であり、（ｓ_１，…，ｓ_Ｎ）＝（ｘ_１，…，ｘ_Ｎ）のときにＰ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）＝１であり、（ｓ_１，…，ｓ_Ｎ）≠（ｘ_１，…，ｘ_Ｎ）のときにＰ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）＝０であり、
前記変数ｘ _１ ，…，ｘ _Ｎ に関する任意の多変数関数ｆ（ｘ _１ ，…，ｘ _Ｎ ）を一部の項とし、任意の変数に関する任意の多変数関数を他の項とする入力多変数関数を入力とし、前記入力多変数関数に含まれた前記多変数関数ｆ（ｘ _１ ，…，ｘ _Ｎ ）のみを、少なくとも一部の組（ｓ_１，…，ｓ_Ｎ）についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた前記変数ｘ _１ ，…，ｘ _Ｎ に関する多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）に置き換えて出力する変換部
を有する関数変換装置。

【請求項2】

請求項１の関数変換装置であって、
前記変換部は、
前記多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）を入力とし、前記少なくとも一部の組（ｓ_１，…，ｓ_Ｎ）についての多変数関数値ｆ（ｓ_１，…，ｓ_Ｎ）を得る多変数関数値生成部と、
前記多変数関数値ｆ（ｓ_１，…，ｓ_Ｎ）を入力とし、前記少なくとも一部の組（ｓ_１，…，ｓ_Ｎ）についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた前記多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力する多変数多項式生成部と、
を有する関数変換装置。

【請求項3】

請求項１または２の関数変換装置であって、
前記変換部は、
すべての組（ｓ_１，…，ｓ_Ｎ）についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた前記多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力する、関数変換装置。

【請求項4】

請求項１から３の何れかの関数変換装置であって、
前記変数ｘ_１，…，ｘ_Ｎのそれぞれが二値変数ｘ_ｉ∈｛０，１｝であり、前記変数ｓ_１，…，ｓ_Ｎのそれぞれが二値変数ｓ_ｉ∈｛０，１｝であり、ｉ＝１，…，Ｎであり、ｘ_ｉ ^－＝１－ｘ_ｉであり、ｓ_ｉ＝１のときｘ_ｉ（＋）ｓ_ｉ＝ｘ_ｉであり、ｓ_ｉ＝０のときｘ_ｉ（＋）ｓ_ｉ＝ｘ_ｉ ^－であり、Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）＝Π_{１≦ｉ≦Ｎ}(ｘ_ｉ（＋）ｓ_ｉ)である、関数変換装置。

【請求項5】

関数変換装置の関数変換方法であって、
Ｎが１以上の整数であり、Ｎ個のｘ _１ ，…，ｘ _Ｎ が変数であり、Ｎ個のｓ_１，…，ｓ_Ｎが変数であり、（ｓ_１，…，ｓ_Ｎ）＝（ｘ_１，…，ｘ_Ｎ）のときにＰ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）＝１であり、（ｓ_１，…，ｓ_Ｎ）≠（ｘ_１，…，ｘ_Ｎ）のときにＰ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）＝０であり、
前記関数変換装置の変換部が、前記変数ｘ _１ ，…，ｘ _Ｎ に関する任意の多変数関数ｆ（ｘ _１ ，…，ｘ _Ｎ ）を一部の項とし、任意の変数に関する任意の多変数関数を他の項とする入力多変数関数を入力とし、前記入力多変数関数に含まれた前記多変数関数ｆ（ｘ _１ ，…，ｘ _Ｎ ）のみを、少なくとも一部の組（ｓ_１，…，ｓ_Ｎ）についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた前記変数ｘ _１ ，…，ｘ _Ｎ に関する多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）に置き換えて出力する変換ステップ
を有する関数変換方法。

【請求項6】

請求項１から４の何れかの関数変換装置としてコンピュータを機能させるプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、多変数関数を多変数多項式に変換する技術に関する。

【背景技術】

【0002】

現在広く利用されているノイマン型コンピュータでは、組合せ最適化問題を効率的に解くことが難しいとされている。そこで、近年、組合せ最適化問題をノイマン型コンピュータよりも効率的に解くことが可能な計算機である、量子アニーリングマシンやイジングマシンなどの研究開発が進められている。

【0003】

これらの新たな計算機は、対象とする組合せ最適化問題の目的関数をQUBO(Quadratic Unconstrained Binary Optimization)の目的関数やそれと等価なイジングハミルトニアンとして表現した最適化関数を入力とし、高速にその問題の解を計算することができる。

【0004】

QUBOの目的関数やそれと等価なイジングハミルトニアンは０か１を取る二値変数（０－１変数）に関する多変数２次多項式であるが、０－１変数に関する任意の多変数多項式をQUBOの目的関数やそれと等価なイジングハミルトニアンに変換する手法が存在する（例えば、非特許文献１および２等参照）。

【先行技術文献】

【非特許文献】

【0005】

【文献】Nike Dattani,“Quadratization in Discrete Optimization and Quantum Mechanics”,[online]，arXiv:1901.04405v2 [quant-ph] 23 Sep 2019，[2021年3月30日検索]，インターネット＜https://arxiv.org/pdf/1901.04405.pdf＞

【文献】Endre Boros, Yves Crama, Elisabeth Rodriguez-Heck,“Quadratizations of symmetric pseudo-Boolean functions: sub-linear bounds on the number of auxiliary variables”,[online]，International Symposium on Artificial Intelligence and Mathematics (ISAIM 2018)，4-Jan-2018，[2021年3月30日検索]，インターネット＜https://orbi.uliege.be/handle/2268/220766＞

【発明の概要】

【発明が解決しようとする課題】

【0006】

上述のように、量子アニーリングマシンやイジングマシンなどを用いて組み合わせ最適化問題を解くには、その問題の目的関数をQUBOの目的関数やそれと等価なイジングハミルトニアンの形式で表現する必要があるが、この表現は自明なものではない。前述のように０－１変数に関する任意の多変数多項式をQUBOの目的関数やそれと等価なイジングハミルトニアンに変換する手法が存在する。しかしながら、組み合わせ最適化問題の目的関数を表す、０－１変数に関する任意の多変数関数を、０－１変数に関する多変数多項式に変換する手法は知られていない。特に、有理関数、指数関数、または対数関数のような加減乗算でない形式で定義された多変数関数については、多項式としての表現を直接得ることはできない。

【0007】

このような問題は、組み合わせ最適化問題を量子コンピュータで解くための最適化関数を生成する場合のみならず、任意の多変数関数を多変数多項式に変換する際に共通するものである。

【0008】

本発明はこのような点に鑑みてなされたものであり、任意の多変数関数を多変数多項式に変換する技術を提供することを目的とする。

【課題を解決するための手段】

【0009】

Ｎ個の変数ｘ_１，…，ｘ_Ｎに関する任意の多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）を、変数ｘ_１，…，ｘ_Ｎに関する多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）に変換する。ここで、Ｎは１以上の整数とする。、変換部は、多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）を入力とし、少なくとも１つ以上の（ｓ_１，…，ｓ_Ｎ）についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力する。このとき、Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）は、（ｓ_１，…，ｓ_Ｎ）＝（ｘ_１，…，ｘ_Ｎ）のときに１を、（ｓ_１，…，ｓ_Ｎ）≠（ｘ_１，…，ｘ_Ｎ）のときに０をとる関数であり、ｓ_１，…，ｓ_ＮはＮ個の変数である。

【発明の効果】

【0010】

以上のように、本発明では、任意の多変数関数を多変数多項式に変換することができる。

【図面の簡単な説明】

【0011】

【図1】図１Ａは第１実施形態の関数変換装置の機能構成を例示するためのブロック図である。図１Ｂは図１Ａの多変数多項式生成部の機能構成を例示するためのブロック図である。

【図2】図２は第１実施形態の関数変換装置の処理を例示するためのフロー図である。

【図3】図３は第２実施形態の関数変換装置の機能構成を例示するためのブロック図である。

【図4】図４は第１，２実施形態の関数変換装置のハードウェア構成を例示するためのブロック図である。

【発明を実施するための形態】

【0012】

以下、図面を参照して本発明の実施形態を説明する。
［原理］
まず、各実施形態の原理を説明する。
各実施形態では、Ｎ個の変数ｘ_１，…，ｘ_Ｎに関する任意の多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）を、変数ｘ_１，…，ｘ_Ｎに関する多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）に変換する。ここでＮは１以上の整数である。また、変数ｘ_１，…，ｘ_Ｎはどのようなものであってもよいが、例えば、変数ｘ_１，…，ｘ_Ｎのそれぞれは二値変数ｘ_ｉ∈｛ｂ_０，ｂ_１｝であり、ｂ_０≠ｂ_１である。ただし、ｉ＝１，…，Ｎである。特に、二値変数ｘ_ｉが０－１変数である場合、ｂ_０＝０であり、ｂ_１＝１である。各変数ｘ_ｉについて取り得る値がｉごとに個別に設定されてもよい。例えば、変数ｘ_１，…，ｘ_Ｎのそれぞれが二値変数ｘ_ｉ∈｛ｂ_０，ｉ，ｂ_１，ｉ｝であり、各｛ｂ_０，ｉ，ｂ_１，ｉ｝がｉにより異なっていてもよい。特に、二値変数ｘ_ｉが０－１変数である場合、（ｂ_０，ｉ，ｂ_１，ｉ）＝（０，１）であるか（ｂ_０，ｉ，ｂ_１，ｉ）＝（１，０）であるかが、ｉにより異なっていてもよい。

【0013】

本実施形態では、Ｎ個の変数ｓ_１，…，ｓ_Ｎを要素とするベクトル（ｓ_１，…，ｓ_Ｎ）のそれぞれについて、当該ベクトル（ｓ_１，…，ｓ_Ｎ）およびＮ個の変数ｘ_１，…，ｘ_Ｎを要素とするベクトル（ｘ_１，…，ｘ_Ｎ）が（ｓ_１，…，ｓ_Ｎ）＝（ｘ_１，…，ｘ_Ｎ）を満たすときにＰ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）＝１となり、（ｓ_１，…，ｓ_Ｎ）≠（ｘ_１，…，ｘ_Ｎ）を満たすときにＰ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）＝０となる多項式Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を定義し、それらを組み合わせることで上記の変換を実現する。すなわち、各ベクトル（ｓ_１，…，ｓ_Ｎ）についての多項式Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）は、（ｓ_１，…，ｓ_Ｎ）＝（ｘ_１，…，ｘ_Ｎ）となる変数ｘ_１，…，ｘ_Ｎが入力された場合に１となり、それ以外の場合に０となる。この多項式Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を単位多項式と呼ぶことにする。ここで、変数ｓ_１，…，ｓ_Ｎはどのようなものであってもよいが、例えば、変数ｓ_１，…，ｓ_Ｎのそれぞれは二値変数ｓ_ｉ∈｛ｂ_０，ｂ_１｝である。特に、二値変数ｓ_ｉが０－１変数である場合、ｂ_０＝０であり、ｂ_１＝１である。

【0014】

二値変数ｘ_ｉおよびｓ_ｉ（ただし、ｉ＝１，…，Ｎ）が０－１変数である場合の単位多項式Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を例示する。まず、が０－１変数ｘ_ｉについて、変数ｘ_ｉの否定形を以下のように定義する。
ｘ_ｉ ^－＝１－ｘ_ｉ
なお、ｘ_ｉ ^－の右上添え字の「－」は本来「ｘ_ｉ」の真上に記載されるべきであるが、記載表記の制約上、「ｘ_ｉ」の右上に記載する場合がある。
次に、０－１変数ｘ_ｉおよびｓ_ｉについて、以下の演算（＋）を定義する。

【数1】

すなわち、ｓ_ｉ＝１のときｘ_ｉ（＋）ｓ_ｉ＝ｘ_ｉであり、ｓ_ｉ＝０のときｘ_ｉ（＋）ｓ_ｉ＝ｘ_ｉ ^－である。このとき、各ベクトル（ｓ_１，…，ｓ_Ｎ）についての単位多項式Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）は以下のようになる。
Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）＝Π_{１≦ｉ≦Ｎ}(ｘ_ｉ（＋）ｓ_ｉ) (2)
＝(ｘ_１（＋）ｓ_１)…(ｘ_Ｎ（＋）ｓ_Ｎ)
この多項式Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）は、（ｓ_１，…，ｓ_Ｎ）＝（ｘ_１，…，ｘ_Ｎ）のときにＰ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）＝１となり、（ｓ_１，…，ｓ_Ｎ）≠（ｘ_１，…，ｘ_Ｎ）のときにＰ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）＝０となる。

【0015】

入力となる多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）は部分関数であってもよい。すなわち、多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）の定義域ｄ_ｘは変数ｘ_ｉ上のすべての組み合わせを含まなくてもよい。この場合、単位多項式Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）は、少なくともベクトル（ｘ_１，…，ｘ_Ｎ）の定義域ｄ_ｘに属する各ベクトル（ｓ_１，…，ｓ_Ｎ）∈ｄ_ｘについて設定すればよい。すなわち、少なくとも一部のベクトル（ｓ_１，…，ｓ_Ｎ）（ｓ_１，…，ｓ_Ｎの列）について単位多項式ｆ（ｓ_１，…，ｓ_Ｎ）が設定されればよい。また定義域ｄ_ｘがベクトル（ｘ_１，…，ｘ_Ｎ）の全領域（全空間）ｕ_ｘである場合、すべてのベクトル（ｓ_１，…，ｓ_Ｎ）∈ｕ_ｘについて単位多項式ｆ（ｓ_１，…，ｓ_Ｎ）が設定される。例えば、二値変数ｘ_ｉおよびｓ_ｉが０－１変数であり、定義域ｄ_ｘがベクトル（ｘ_１，…，ｘ_Ｎ）の全領域である場合、定義域ｄ_ｘには２^Ｎ通りのベクトル（ｘ_１，…，ｘ_Ｎ）が存在する。この場合には２^Ｎ通りのベクトル（ｓ_１，…，ｓ_Ｎ）∈｛０，１｝^Ｎについて、それぞれ単位多項式ｆ（ｓ_１，…，ｓ_Ｎ）が設定される。

【0016】

この前提のもと、各実施形態の変換部は、変換対象の多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）を入力とし、少なくとも定義域ｄ_ｘに属するベクトル（ｓ_１，…，ｓ_Ｎ）∈ｄ_ｘ（少なくとも一部の組（ｓ_１，…，ｓ_Ｎ））についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力する。例えば、変換部は、以下の式(3)で得られる多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を出力する。

【数2】

この多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）は、少なくとも定義域ｄ_ｘに属するベクトル（ｘ_１，…，ｘ_Ｎ）において、ｇ（ｘ_１，…，ｘ_Ｎ）＝ｆ（ｘ_１，…，ｘ_Ｎ）の関係を満たす。すなわち、少なくとも定義域ｄ_ｘにおいて、変換対象の多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）と同一の値を返す多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を生成することができる。式(2)の単位多項式Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を用いる場合、式(3)は、例えば、以下の式(4)のようになる。

【数3】

ただし、ｓ_ｉ，ｘ_ｉ∈｛０，１｝である。

【0017】

特に定義域ｄ_ｘがベクトル（ｘ_１，…，ｘ_Ｎ）の全領域ｕ_ｘである場合、変換部は、すべてのベクトル（ｓ_１，…，ｓ_Ｎ）∈ｕ_ｘ（すべての組（ｓ_１，…，ｓ_Ｎ））についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力する。すなわち変換部は、以下の式(5)で得られる多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を出力する。

【数4】

この多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）は、すべてのベクトル（ｘ_１，…，ｘ_Ｎ）∈ｕ_ｘにおいて、ｇ（ｘ_１，…，ｘ_Ｎ）＝ｆ（ｘ_１，…，ｘ_Ｎ）の関係を満たす。すなわち、すべての入力に対して変換対象の多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）と同一の値を返す多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を生成することができる。式(2)の単位多項式Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を用いる場合、式(5)は以下の式(6)のようになる。

【数5】

【0018】

［第１実施形態］
次に、第１実施形態を説明する。以降、説明済の事項については同じ記号を用いて説明を省略する。
＜構成＞
図１Ａに例示するように、本実施形態の関数変換装置１は、変換部１０、記憶部１３、および制御部１４を有する。ここで、本実施形態で例示する変換部１０は、多変数関数値生成部１１および多変数多項式生成部１２を有する。また図１Ｂに例示するように、本実施形態で例示する多変数多項式生成部１２は乗算部１２１および加算部１２２を有する。しかし、これらは本発明を限定するものではなく、複数の処理部の少なくとも一部の機能が融合されてもよい。また、各処理は制御部１４の制御の下で実行され、各処理で得られたデータは記憶部１３に格納され、必要に応じて他の処理で読み出されて利用される。

【0019】

＜処理＞
本実施形態の関数変換処理を例示する。
関数変換装置１の変換部１０には、変換対象の多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）が入力される。多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）に限定はないが、例えば、組合せ最適化問題の目的関数またはそれと等価な多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）が入力される。また、多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）の定義域ｄ_ｘも変換部１０に入力されてもよい。しかし、定義域ｄ_ｘが関数変換装置１に入力されなくてもよい。例えば、定義域ｄ_ｘが全領域ｕ_ｘの場合や定義域ｄ_ｘが既知の場合には、定義域ｄ_ｘの入力が省略可能である。

【0020】

変換部１０は、少なくとも一部のベクトル（ｓ_１，…，ｓ_Ｎ）についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力する。変換部１０は、例えば、少なくとも定義域ｄ_ｘに属するベクトル（ｓ_１，…，ｓ_Ｎ）についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力してもよいし、すべてのベクトル（ｓ_１，…，ｓ_Ｎ）についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力してもよい。

【0021】

図２を用いて、本実施形態の関数変換処理を例示する。
変換部１０の多変数関数値生成部１１には、多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）が入力される。定義域ｄ_ｘが入力される場合には、この定義域ｄ_ｘも多変数関数値生成部１１に入力される。多変数関数値生成部１１は、少なくとも一部のベクトル（ｓ_１，…，ｓ_Ｎ）（組（ｓ_１，…，ｓ_Ｎ））についての多変数関数値ｆ（ｓ_１，…，ｓ_Ｎ）を得て出力する。例えば、多変数関数値生成部１１は、少なくとも定義域ｄ_ｘに属するベクトル（ｓ_１，…，ｓ_Ｎ）について多変数関数値ｆ（ｓ_１，…，ｓ_Ｎ）を得て出力してもよいし、すべてのベクトル（ｓ_１，…，ｓ_Ｎ）について多変数関数値ｆ（ｓ_１，…，ｓ_Ｎ）を得て出力してもよい（ステップＳ１１）。

【0022】

ステップＳ１１で得られた多変数関数値ｆ（ｓ_１，…，ｓ_Ｎ）は多変数多項式生成部１２に入力される。多変数多項式生成部１２は、少なくとも一部のベクトル（ｓ_１，…，ｓ_Ｎ）（組（ｓ_１，…，ｓ_Ｎ））についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力する。例えば、多変数多項式生成部１２は、少なくとも定義域ｄ_ｘに属するベクトル（ｓ_１，…，ｓ_Ｎ）についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力してもよいし、すべてのベクトル（ｓ_１，…，ｓ_Ｎ）についてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を足し合わせた多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力してもよい。例えば、多変数多項式生成部１２は、前述した式(3)-(6)の何れかに従って多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を生成して出力する。また、多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）の計算過程に限定はないが、例えば、乗算部１２１（図１Ｂ）がｆ（ｓ_１，…，ｓ_Ｎ）とＰ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）とを用いてｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を得、加算部１２２が得られたｆ（ｓ_１，…，ｓ_Ｎ）Ｐ（ｓ_１，…，ｓ_Ｎ，ｘ_１，…，ｘ_Ｎ）を累積的に加算するか、まとめて加算して多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）を得て出力する（ステップＳ１２）。

【0023】

＜具体例＞
以下に、Ｎ＝３であり、変数ｓ_ｉ及びｘ_ｉが０－１変数である場合の具体例を示す。
入力の多変数関数：ｆ（ｘ_１，ｘ_２，ｘ_３）
変換された多変数多項式：
ｇ（ｘ_１，ｘ_２，ｘ_３）
＝ｆ（０，０，０）ｘ_１ ^－ｘ_２ ^－ｘ_３ ^－＋ｆ（０，０，１）ｘ_１ ^－ｘ_２ ^－ｘ_３＋ｆ（０，１，０）ｘ_１ ^－ｘ_２ｘ_３ ^－＋ｆ（０，１，１）ｘ_１ ^－ｘ_２ｘ_３＋ｆ（１，０，０）ｘ_１ｘ_２ ^－ｘ_３ ^－＋ｆ（１，０，１）ｘ_１ｘ_２ ^－ｘ_３＋ｆ（１，１，０）ｘ_１ｘ_２ｘ_３ ^－＋ｆ（１，１，１）ｘ_１ｘ_２ｘ_３
＝ｆ（０，０，０）＋
（ｆ（０，０，１）－ｆ（０，０，０））ｘ_３＋
（ｆ（０，１，０）－ｆ（０，０，０））ｘ_２＋
（ｆ（１，０，０）－ｆ（０，０，０））ｘ_１＋
（ｆ（０，１，１）－ｆ（０，１，０）－ｆ（０，０，１）＋ｆ（０，０，０））ｘ_２ｘ_３＋
（ｆ（１，０，１）－ｆ（１，０，０）－ｆ（０，０，１）＋ｆ（０，０，０））ｘ_１ｘ_３＋
（ｆ（１，１，０）－ｆ（１，０，０）－ｆ（０，１，０）＋ｆ（０，０，０））ｘ_１ｘ_２＋
（ｆ（１，１，１）－ｆ（１，１，０）－ｆ（１，０，１）－ｆ（０，１，１）＋
ｆ（１，０，０）＋ｆ（０，１，０）＋ｆ（０，０，１）－ｆ（０，０，０））ｘ_１ｘ_２ｘ_３

【0024】

＜本実施形態の特徴＞
上述のように得られた多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）は、少なくとも定義域ｄ_ｘに属するベクトル（ｘ_１，…，ｘ_Ｎ）において、変換対象の任意の多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）と等しくなる。定義域ｄ_ｘが全領域ｕ_ｘであれば、すべてのベクトル（ｘ_１，…，ｘ_Ｎ）においてｇ（ｘ_１，…，ｘ_Ｎ）＝ｆ（ｘ_１，…，ｘ_Ｎ）となる。このように、本実施形態では、任意の多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）を多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）に変換することができる。

【0025】

［第２実施形態］
変換対象の任意の多変数関数の一部の項のみが多変数多項式に変換されてもよい。第２実施形態では、このような例を示す。
＜構成＞
図３に例示するように、本実施形態の関数変換装置２は、分離部２１、関数変換装置１、および合成部２２を有する。

【0026】

＜処理＞
本実施形態の関数変換処理を例示する。
関数変換装置２の分離部２１には、変換対象の多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）を項に含む関数が入力される。このような関数の例は多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）と、変数ｘ_１，…，ｘ_Ｎ，ｗに関する多変数関数ｈ（ｘ_１，…，ｘ_Ｎ，ｗ）とを加算したｆ（ｘ_１，…，ｘ_Ｎ）＋ｈ（ｘ_１，…，ｘ_Ｎ，ｗ）である。しかし、これは本発明を限定するものではない。分離部２１は、ｆ（ｘ_１，…，ｘ_Ｎ）＋ｈ（ｘ_１，…，ｘ_Ｎ，ｗ）をｆ（ｘ_１，…，ｘ_Ｎ）と残りの項（例えば、ｈ（ｘ_１，…，ｘ_Ｎ，ｗ））とに分離し、ｆ（ｘ_１，…，ｘ_Ｎ）を関数変換装置１に入力し、残りの項（例えば、ｈ（ｘ_１，…，ｘ_Ｎ，ｗ））を合成部２２に入力する。

【0027】

関数変換装置１は、第１実施形態で説明したように、多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）を多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）に変換して出力する。多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）は合成部２２に入力される。

【0028】

合成部２２は、多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）と前述した残りの項（例えば、ｈ（ｘ_１，…，ｘ_Ｎ，ｗ））とを加算して得られる関数（例えば、ｇ（ｘ_１，…，ｘ_Ｎ）＋ｈ（ｘ_１，…，ｘ_Ｎ，ｗ））を出力する。

【0029】

＜具体例＞
以下に、Ｎ＝３であり、変数ｓ_ｉ及びｘ_ｉが０－１変数である場合の具体例を示す。
入力の多変数関数：ｆ（ｘ_１，ｘ_２，ｘ_３）＋ｈ（ｘ_１，ｘ_２，ｘ_３，ｗ）
変換された多変数多項式：
ｇ（ｘ_１，ｘ_２，ｘ_３）＋ｈ（ｘ_１，ｘ_２，ｘ_３，ｗ）
＝ｆ（０，０，０）ｘ_１ ^－ｘ_２ ^－ｘ_３ ^－＋ｆ（０，０，１）ｘ_１ ^－ｘ_２ ^－ｘ_３＋ｆ（０，１，０）ｘ_１ ^－ｘ_２ｘ_３ ^－＋ｆ（０，１，１）ｘ_１ ^－ｘ_２ｘ_３＋ｆ（１，０，０）ｘ_１ｘ_２ ^－ｘ_３ ^－＋ｆ（１，０，１）ｘ_１ｘ_２ ^－ｘ_３＋ｆ（１，１，０）ｘ_１ｘ_２ｘ_３ ^－＋ｆ（１，１，１）ｘ_１ｘ_２ｘ_３
＝ｆ（０，０，０）＋
（ｆ（０，０，１）－ｆ（０，０，０））ｘ_３＋
（ｆ（０，１，０）－ｆ（０，０，０））ｘ_２＋
（ｆ（１，０，０）－ｆ（０，０，０））ｘ_１＋
（ｆ（０，１，１）－ｆ（０，１，０）－ｆ（０，０，１）＋ｆ（０，０，０））ｘ_２ｘ_３＋
（ｆ（１，０，１）－ｆ（１，０，０）－ｆ（０，０，１）＋ｆ（０，０，０））ｘ_１ｘ_３＋
（ｆ（１，１，０）－ｆ（１，０，０）－ｆ（０，１，０）＋ｆ（０，０，０））ｘ_１ｘ_２＋
（ｆ（１，１，１）－ｆ（１，１，０）－ｆ（１，０，１）－ｆ（０，１，１）＋
ｆ（１，０，０）＋ｆ（０，１，０）＋ｆ（０，０，１）－ｆ（０，０，０））ｘ_１ｘ_２ｘ_３
＋ｈ（ｘ_１，ｘ_２，ｘ_３，ｗ）

【0030】

［ハードウェア構成］
各実施形態における関数変換装置１，２は、例えば、ＣＰＵ（central processing unit）等のプロセッサ（ハードウェア・プロセッサ）やＲＡＭ（random-access memory）・ＲＯＭ（read-only memory）等のメモリ等を備える汎用または専用のコンピュータが所定のプログラムを実行することで構成される装置である。すなわち、各実施形態における関数変換装置１，２は、例えば、それぞれが有する各部を実装するように構成された処理回路（processing circuitry）を有する。このコンピュータは１個のプロセッサやメモリを備えていてもよいし、複数個のプロセッサやメモリを備えていてもよい。このプログラムはコンピュータにインストールされてもよいし、予めＲＯＭ等に記録されていてもよい。また、ＣＰＵのようにプログラムが読み込まれることで機能構成を実現する電子回路（circuitry）ではなく、単独で処理機能を実現する電子回路を用いて一部またはすべての処理部が構成されてもよい。また、１個の装置を構成する電子回路が複数のＣＰＵを含んでいてもよい。

【0031】

図４は、各実施形態における関数変換装置１，２のハードウェア構成を例示したブロック図である。図４に例示するように、この例の関数変換装置１，２は、ＣＰＵ（Central Processing Unit）１０ａ、入力部１０ｂ、出力部１０ｃ、ＲＡＭ（Random Access Memory）１０ｄ、ＲＯＭ（Read Only Memory）１０ｅ、補助記憶装置１０ｆ及びバス１０ｇを有している。この例のＣＰＵ１０ａは、制御部１０ａａ、演算部１０ａｂ及びレジスタ１０ａｃを有し、レジスタ１０ａｃに読み込まれた各種プログラムに従って様々な演算処理を実行する。また、入力部１０ｂは、データが入力される入力端子、キーボード、マウス、タッチパネル等である。また、出力部１０ｃは、データが出力される出力端子、ディスプレイ、所定のプログラムを読み込んだＣＰＵ１０ａによって制御されるＬＡＮカード等である。また、ＲＡＭ１０ｄは、ＳＲＡＭ (Static Random Access Memory)、ＤＲＡＭ (Dynamic Random Access Memory)等であり、所定のプログラムが格納されるプログラム領域１０ｄａ及び各種データが格納されるデータ領域１０ｄｂを有している。また、補助記憶装置１０ｆは、例えば、ハードディスク、ＭＯ（Magneto-Optical disc）、半導体メモリ等であり、所定のプログラムが格納されるプログラム領域１０ｆａ及び各種データが格納されるデータ領域１０ｆｂを有している。また、バス１０ｇは、ＣＰＵ１０ａ、入力部１０ｂ、出力部１０ｃ、ＲＡＭ１０ｄ、ＲＯＭ１０ｅ及び補助記憶装置１０ｆを、情報のやり取りが可能なように接続する。ＣＰＵ１０ａは、読み込まれたＯＳ（Operating System）プログラムに従い、補助記憶装置１０ｆのプログラム領域１０ｆａに格納されているプログラムをＲＡＭ１０ｄのプログラム領域１０ｄａに書き込む。同様にＣＰＵ１０ａは、補助記憶装置１０ｆのデータ領域１０ｆｂに格納されている各種データを、ＲＡＭ１０ｄのデータ領域１０ｄｂに書き込む。そして、このプログラムやデータが書き込まれたＲＡＭ１０ｄ上のアドレスがＣＰＵ１０ａのレジスタ１０ａｃに格納される。ＣＰＵ１０ａの制御部１０ａａは、レジスタ１０ａｃに格納されたこれらのアドレスを順次読み出し、読み出したアドレスが示すＲＡＭ１０ｄ上の領域からプログラムやデータを読み出し、そのプログラムが示す演算を演算部１０ａｂに順次実行させ、その演算結果をレジスタ１０ａｃに格納していく。このような構成により、関数変換装置１，２の機能構成が実現される。

【0032】

上述のプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体の例は非一時的な（non-transitory）記録媒体である。このような記録媒体の例は、磁気記録装置、光ディスク、光磁気記録媒体、半導体メモリ等である。

【0033】

このプログラムの流通は、例えば、そのプログラムを記録したＤＶＤ、ＣＤ－ＲＯＭ等の可搬型記録媒体を販売、譲渡、貸与等することによって行う。さらに、このプログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することにより、このプログラムを流通させる構成としてもよい。上述のように、このようなプログラムを実行するコンピュータは、例えば、まず、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、一旦、自己の記憶装置に格納する。そして、処理の実行時、このコンピュータは、自己の記憶装置に格納されたプログラムを読み取り、読み取ったプログラムに従った処理を実行する。また、このプログラムの別の実行形態として、コンピュータが可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することとしてもよく、さらに、このコンピュータにサーバコンピュータからプログラムが転送されるたびに、逐次、受け取ったプログラムに従った処理を実行することとしてもよい。また、サーバコンピュータから、このコンピュータへのプログラムの転送は行わず、その実行指示と結果取得のみによって処理機能を実現する、いわゆるＡＳＰ（Application Service Provider）型のサービスによって、上述の処理を実行する構成としてもよい。なお、本形態におけるプログラムには、電子計算機による処理の用に供する情報であってプログラムに準ずるもの（コンピュータに対する直接の指令ではないがコンピュータの処理を規定する性質を有するデータ等）を含むものとする。

【0034】

各実施形態では、コンピュータ上で所定のプログラムを実行させることにより、本装置を構成することとしたが、これらの処理内容の少なくとも一部をハードウェア的に実現することとしてもよい。

【0035】

なお、本発明は上述の実施形態に限定されるものではない。例えば、上述の各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。その他、本発明の趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。

【産業上の利用可能性】

【0036】

本発明は、例えば、量子アニーリングマシンやイジングマシンなどで組合せ最適化問題を解く際に利用できる。例えば、本発明によって、組合せ最適化問題の目的関数やそれと等価な０－１変数に関する多変数関数ｆ（ｘ_１，…，ｘ_Ｎ）を０－１変数に関する多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）に変換できる。得られた多変数多項式ｇ（ｘ_１，…，ｘ_Ｎ）は、非特許文献１および２等に記載された方法によって、QUBOの目的関数やそれと等価なイジングハミルトニアンに変換可能である。このように得られたQUBOの目的関数やイジングハミルトニアンを量子アニーリングマシンやイジングマシンなどに入力することで、高速に組合せ最適化問題を解くことができる。

【符号の説明】

【0037】

１，２ 関数変換装置
１０ 変換部
１１ 多変数関数値生成部
１２ 多変数多項式生成部

【図1】

【図2】

【図3】

【図4】