知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-17
(45)【発行日】2024-10-25
(54)【発明の名称】再構成可能電圧レギュレータ
(51)【国際特許分類】
H02M 3/07 20060101AFI20241018BHJP
G06F 1/26 20060101ALI20241018BHJP
G11C 5/14 20060101ALI20241018BHJP
H01L 21/822 20060101ALI20241018BHJP
H01L 27/04 20060101ALI20241018BHJP
【ＦＩ】
H02M3/07
G06F1/26
G11C5/14 400
H01L27/04 F
H01L27/04 G
【請求項の数】
8
(21)【出願番号】P 2021545465
(86)(22)【出願日】2019-04-10
(65)【公表番号】
(43)【公表日】2022-06-15
(86)【国際出願番号】 CN2019082058
(87)【国際公開番号】W WO2020206633
(87)【国際公開日】2020-10-15
【審査請求日】2021-09-21
【審判番号】
【審判請求日】2023-09-28
(73)【特許権者】
【識別番号】519237948
【氏名又は名称】長江存儲科技有限責任公司
【氏名又は名称原語表記】Ｙａｎｇｔｚｅ Ｍｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】Ｎｏ．８８ Ｗｅｉｌａｉ ３ｒｄ Ｒｏａｄ，Ｅａｓｔ Ｌａｋｅ Ｈｉｇｈ－ｔｅｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ，Ｗｕｈａｎ，Ｈｕｂｅｉ，Ｃｈｉｎａ
(74)【代理人】
【識別番号】100109210
【弁理士】
【氏名又は名称】新居 広守
(72)【発明者】
【氏名】チャオ・リアン
【合議体】
【審判長】須田 勝巳
【審判官】山崎 慎一
【審判官】脇岡 剛
(56)【参考文献】
【文献】特開２０１４－２３４３０（ＪＰ，Ａ）
【文献】特開２００２－３２９８７（ＪＰ，Ａ）
【文献】特開２０１４－１８７７６４（ＪＰ，Ａ）
【文献】米国特許出願公開第２００９／０１６８５（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
H02M3/07
G06F1/26
G11C/14
H01L21/822
H01L27/04
(57)【特許請求の範囲】
【請求項1】
複数の電圧ゾーンに対応する複数の電源ドメインを有するシステムで使用するための、再構成可能電圧レギュレータであって、電源に結合され、また、前記電源の出力範囲を前記システムの前記複数の電源ドメインに対応する複数の電圧ゾーンに分割し、かつ、前記複数の電源ドメインのうちの第１の電源ドメインに関連付けられたポンプイネーブル信号を付与するように構成されている出力検出回路と、
第１番目の行～第Ｍ番目の行及び第１番目の列～第Ｎ番目の列によって規定される、行列状に配置された複数のポンプ段を含むチャージポンプであって、
各前記ポンプ段が、前記ポンプイネーブル信号の対応するビットに応じて駆動されるか、又は停止され、また、
前記Ｍ及び前記Ｎが１より大きい整数である、チャージポンプと、を備え、
前記出力検出回路が、
前記電源によって供給されるバイアス電圧と接地電圧との間に直列に結合され、前記複数の電源ドメインに関連付けられる複数のタップ電圧を供給する分圧器と、
前記複数のタップ電圧のうちの対応するタップ電圧に応じて、論理信号を出力するようにそれぞれ構成された複数のコンパレータと、
各前記コンパレータによって出力される前記論理信号を含む、判定信号を受信し、かつ、前記判定信号を、前記第１の電源ドメインに関連付けられたＭビットの行イネーブル信号及びＮビットの列イネーブル信号へと復号するように構成された、第１のデコーダと、
前記Ｍビットの行イネーブル信号及び前記Ｎビットの列イネーブル信号を、ＭｘＮビットを有する前記ポンプイネーブル信号へと変換するように構成された、第２のデコーダと、を含み、
前記判定信号は、有効にされる前記ポンプ段の数を示し、
前記Ｍビットの行イネーブル信号は、前記行列において有効にされる前記ポンプ段の行の数を示し、
前記Ｎビットの列イネーブル信号は、前記行列において有効にされる前記ポンプ段の列の数を示す、
再構成可能電圧レギュレータ。
【請求項2】
各前記ポンプ段が、電圧マルチプライヤである、請求項１に記載の再構成可能電圧レギュレータ。
【請求項3】
複数のスイッチをさらに備え、前記行列の前記第１番目の列上の各前記ポンプ段が、前記電源によって供給されるバイアス電圧に結合されており、また、
前記行列の前記第２番目の列から前記第Ｎ番目の列上の各前記ポンプ段が、前記複数のスイッチのうちの対応するスイッチを介して、前記バイアス電圧に選択的に結合されている、請求項１に記載の再構成可能電圧レギュレータ。
【請求項4】
前記行列の第ｍ番目の行上及び第（ｎ＋１）番目の列上のポンプ段を前記バイアス電圧に選択的に結合するスイッチが、前記行列の前記第ｍ番目の行上及び第ｎ番目の列上のポンプ段が停止されるとオンになり、前記行列の前記第ｍ番目の行上及び前記第ｎ番目の列上の前記ポンプ段が駆動されるとオフになり、前記ｍが１～Ｍの整数であり、また、
前記（ｎ＋１）が２～Ｎの整数である、
請求項３に記載の再構成可能電圧レギュレータ。
【請求項5】
前記ポンプイネーブル信号が、前記複数のポンプ段のうちの１つのポンプ段による電圧増幅を示す場合に、前記行列の前記第１番目の行上及び前記第Ｎ番目の列上の第１のポンプ段が駆動される、請求項１に記載の再構成可能電圧レギュレータ。
【請求項6】
前記ポンプイネーブル信号が、前記複数のポンプ段のうちの２つのポンプ段による電圧増幅を示す場合に、前記行列の前記第１番目の行上及び前記第Ｎ番目の列上の第１のポンプ段が駆動され、前記行列の前記第１番目の行上及び前記第（Ｎ－１）番目の列上の第２のポンプ段が駆動され、そして前記第１のポンプ段及び前記第２のポンプ段を除く、前記複数のポンプ段のうちの他のポンプ段が停止される、請求項１に記載の再構成可能電圧レギュレータ。
【請求項7】
前記ポンプイネーブル信号が、前記複数のポンプ段のうちの２つのポンプ段による電圧増幅を示す場合に、前記行列の前記第１番目の行上及び前記第Ｎ番目の列上の第１のポンプ段が駆動され、前記行列の前記第２番目の行上及び前記第Ｎ番目の列上の第２のポンプ段が駆動され、そして前記第１のポンプ段及び前記第２のポンプ段を除く、前記複数のポンプ段のうちの他のポンプ段が停止される、請求項１に記載の再構成可能電圧レギュレータ。
【請求項8】
前記ポンプイネーブル信号が、前記複数のポンプ段のうちの４つのポンプ段による電圧増幅を示す場合に、前記行列の前記第１番目の行上及び前記第Ｎ番目の列上の第１のポンプ段が駆動され、前記行列の前記第１番目の行上及び前記第（Ｎ－１）番目の列上の第２のポンプ段が駆動され、前記行列の前記第２番目の行上及び前記第Ｎ番目の列上の第３のポンプ段が駆動され、前記行列の前記第２番目の行上及び前記第（Ｎ－１）番目の列上の第４のポンプ段が駆動され、そして前記第１のポンプ段～前記第４のポンプ段を除く、前記複数のポンプ段のうちの他のポンプ段が停止される、請求項１に記載の再構成可能電圧レギュレータ。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、再構成可能電圧レギュレータに関し、より詳細には、複数の電源ドメインを有するシステムで使用するための、再構成可能電圧レギュレータに関する。
【背景技術】
【0002】
携帯電話、ラップトップコンピュータ、携帯情報端末（ＰＤＡ）などの多くのポータブル製品では、通信プログラムやマルチメディアプログラムなどのプログラムを実行する処理システムを利用している。そのような製品用の処理システムは、例えば単一のチップ上に構成される複数のプロセッサと、命令やデータを記憶するための多層のキャッシュ及びメモリを含む複合メモリシステムと、コントローラと、通信インターフェースなどの周辺デバイスと、固定機能の論理ブロックと、を含み得る。一方で、ポータブル製品では、こうした処理システムによる高性能の動作をサポートするために必要とされることの多いバッテリ形式の、限られたエネルギー源を有し、また、機能性が増すにつれて、そのメモリ容量はますます増大している。そのような懸念は、やはり全体的に削減されるエネルギー消費量で動作するように、効率的な設計によって開発されているパーソナルコンピュータ製品にも及ぶ。
【0003】
このようなポータブルシステムでは一般に、１つ又は複数のチップ上の回路の１つ又は複数の電圧を調整する、ＬＤＯレギュレータとも呼ばれる１つ又は複数の低ドロップアウト（ｌｏｗ－ｄｒｏｐｏｕｔ：ＬＤＯ）電圧レギュレータが、電源管理チップ上に組み込まれている。これら複数のＬＤＯレギュレータの各ＬＤＯレギュレータは、特定の電源ドメイン内の回路に対する電圧を調整するために使用されている。例えば、携帯電話には、読出し動作、書込み動作及び消去動作を行うために、様々な高電圧を要するフラッシュメモリを採用することができる。これらの電圧は、ＬＤＯレギュレータが作り出す内部電源に基づくチャージポンプによって生成される。
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来技術によるＬＤＯソリューションで主にマイナスとなるのは、ポータブルシステムの電力効率が低下する点である。また、ＡＣ又は過渡性能を補償するために多くの減結合コンデンサを使用する必要が生じると、ダイサイズの増大を招くことになる。
【課題を解決するための手段】
【0005】
本発明は、複数の電源ドメインを有するシステムで使用するための、再構成可能電圧レギュレータに関する。本再構成可能電圧レギュレータは、出力検出回路と、チャージポンプと、を備える。この出力検出回路は電源に結合され、また、この電源の出力範囲を本システムの複数の電源ドメインに対応する複数の電圧ゾーンに分割し、複数の電源ドメインのうちの第１の電源ドメインに関連付けられたポンプイネーブル信号を付与するように構成されている。このチャージポンプは、第１番目の行～第Ｍ番目の行及び第１番目の列～第Ｎ番目の列によって規定される、行列状に配置された複数のポンプ段を含み、Ｍ及びＮは１より大きい整数である。各ポンプ段は、ポンプイネーブル信号の対応するビットに応じて駆動されるか、又は停止される。
【0006】
本発明のこれら及び他の目的は、様々な図及び図面において例示している好ましい実施形態に関する以下の詳細な説明を読解した後、当業者には間違いなく明らかになるであろう。
【図面の簡単な説明】
【0007】
【図1】本発明の一実施形態による、複数の電源ドメインで構成されたシステムで使用するための、再構成可能電圧レギュレータを示す機能図である。
【図2】本発明の一実施形態による、複数の電源ドメインで構成されたシステムで使用するための、再構成可能電圧レギュレータの出力検出回路の実装形態を示す図である。
【図3】本発明の一実施形態による、再構成可能電圧レギュレータのチャージポンプの実装形態を示す図である。
【図4】本発明の一実施形態による、再構成可能電圧レギュレータの動作を示す図である。
【図5】本発明の別の実施形態による、再構成可能電圧レギュレータの動作を示す図である。
【図6】本発明の別の実施形態による、再構成可能電圧レギュレータの動作を示す図である。
【図7】本発明の別の実施形態による、再構成可能電圧レギュレータの動作を示す図である。
【図8】本発明の別の実施形態による、再構成可能電圧レギュレータの動作を示す図である。
【図9】本発明の一実施形態による、各ポンプ段の実装形態を示す図である。
【発明を実施するための形態】
【0008】
図１は、本発明の一実施形態による、複数の電源ドメインで構成されたシステムで使用するための、再構成可能電圧レギュレータ１００を示す機能図である。再構成可能電圧レギュレータ１００は、外部電源１０によってその動作が維持される、出力検出回路２０と、チャージポンプ３０と、を備える。出力検出回路２０は、外部電源１０の全出力範囲を、本システムの複数の電源ドメインに対応する複数の電圧ゾーンに分割するように構成されている。チャージポンプ３０は、電圧ゾーンごとに再構成可能であり、出力ベースの電圧マルチプライヤのごとく動作するように構成され、それによって本システムの全出力範囲の間で、電力効率の最適化を実現している。
【0009】
図２は、本発明の一実施形態による、Ｌ個の（Ｌは、１より大きい整数である）電源ドメインで構成されたシステムで使用するための、再構成可能電圧レギュレータ１００の出力検出回路２０の実装形態を示す図である。出力検出回路２０は、分圧器２２と、コンパレータＣＰ１～ＣＰＬと、第１のデコーダ２４と、第２のデコーダ２６と、を含む。分圧器２２は、外部電源１０によって供給されるバイアス電圧ＶＣＣと接地電圧ＧＮＤとの間に直列に結合されている複数の抵抗器を含んでいてもよく、ここで、Ｌ個のタップ電圧Ｖ１～ＶＬが、隣り合う２つの抵抗器間に供給される。コンパレータＣＰ１～ＣＰＬの各々は、対応するタップ電圧を受け取るように結合されている正入力端子と、対応する基準電圧（ＶＲＥＦ１～ＶＲＥＦＬ）に結合されている負入力端子と、出力端子と、を含む。各コンパレータは、その正入力端子で受け取られるタップ電圧が、その負入力端子で受け取られる基準電圧よりも高い場合に、論理１信号を出力するように構成され、また、各コンパレータは、その正入力端子で受け取られるタップ電圧が、その負入力端子で受け取られる基準電圧以下である場合に、論理０信号を出力するように構成されている。コンパレータＣＰ１～ＣＰＬの出力信号は、いずれもＬビットの判定信号ｄｅｔ＜Ｌ：１＞を形成する。第１のデコーダ１４は、判定信号ｄｅｔ＜Ｌ：１＞を行イネーブル信号ｅｎ＿ｒｏｗ＜１：Ｍ＞及び列イネーブル信号ｅｎ＿ｃｏｌｕｍｎ＜１：Ｎ＞へと復号するように構成されており、Ｍ及びＮは１より大きい正の整数である。第２のデコーダ１６は、これら行イネーブル信号ｅｎ＿ｒｏｗ＜１：Ｍ＞及び列イネーブル信号ｅｎ＿ｃｏｌｕｍｎ＜１：Ｎ＞を、本システムの特定の電源ドメインに関連付けられた、ポンプイネーブル信号ＥＮ＜１：ＭｘＮ＞へと変換するように構成されている。
【0010】
図３は、本発明の一実施形態による、チャージポンプ３０の実装形態を示す図である。チャージポンプ３０は、Ｍ行及びＮ列によって規定される、行列状に配置され、かつポンプ出力ＶＯＵＴを供給するように構成された、複数のポンプ段ＳＴ１１～ＳＴＭＮを含む。第１番目の列上のポンプ段ＳＴ１１～ＳＴＭ１は、外部電源１０によって供給されるバイアス電圧ＶＣＣに結合されている。第２番目の列上のポンプ段ＳＴ１２～ＳＴＭ２から第Ｎ番目の列上のポンプ段ＳＴ１Ｎ～ＳＴＭＮの各々は、それぞれのスイッチＳＷ１２～ＳＷＭ２からＳＴ１Ｎ～ＳＴＭＮを介して、バイアス電圧ＶＣＣに選択的に結合されている。ポンプ段ＳＴ１１～ＳＴＭＮは、出力検出回路１０によって生成されるポンプイネーブル信号ＥＮ＜１：ＭｘＮ＞の対応するビットｅｎ＜１，１＞～ｅｎ＜Ｍ，Ｎ＞により、有効又は無効にされる。スイッチＳＷＬ１２～ＳＷＭ２からＳＴ１Ｎ～ＳＴＭＮは、制御信号Ｓ１２～ＳＭ２からＳ１Ｎ～ＳＭＮにより、それぞれオン又はオフされる。
【0011】
図４～図８は、本発明の実施形態による、再構成可能電圧レギュレータ１００の動作を示す図である。Ｍ及びＮの数は、本システム内のＬ個の電源ドメインの各々につき、再構成可能である。例示を目的として、図４～図８は、Ｍ＝２及びＮ＝３の場合の実施形態を示す。ただし、このＭ及びＮの数は、本発明の範囲を限定するものではない。
【0012】
図４～図８に示す実施形態では、ポンプ段ＳＴ１１、ＳＴ１２、ＳＴ１３、ＳＴ２１、ＳＴ２２、及びＳＴ２３は、出力検出回路１０によって生成されるポンプイネーブル信号ＥＮ＜１：６＞の対応するビットｅｎ＜１，１＞、ｅｎ＜１，２＞、ｅｎ＜１，３＞、ｅｎ＜２，１＞、ｅｎ＜２，２＞及びｅｎ＜２，３＞により、有効又は無効にされる。当該行列の第１番目の列上のポンプ段ＳＴ１１及びＳＴ２１は、バイアス電圧ＶＣＣに直接結合されている。当該行列の第２番目の列上及び第３番目の列上のポンプ段ＳＴ１２、ＳＴ１３、ＳＴ２２、及びＳＴ２３は、制御信号Ｓ１２、Ｓ１３、Ｓ２２、及びＳ２３によって各々オン又はオフされるそれぞれのスイッチＳＷ１２、ＳＷ１３、ＳＷ２２、及びＳＷ２３を介して、バイアス電圧ＶＣＣに結合されている。本発明において、これらの制御信号Ｓ１２、Ｓ１３、Ｓ２２、及びＳ２３は、ポンプイネーブル信号ＥＮ＜１：６＞のビットｅｎ＜１，１＞、ｅｎ＜１，２＞、ｅｎ＜２，１＞及びｅｎ＜２，２＞をそれぞれ反転することによって付与される。より具体的には、当該行列の同じ行上のポンプ段において、当該行列の第（ｎ＋１）番目の列上のポンプ段は、当該行列の第ｎ番目の列上のポンプ段が停止されるときに、その対応するスイッチがオンされることによってバイアス電圧ＶＣＣに結合され、あるいは当該行列の第ｎ番目の列上のポンプ段が駆動されるときに、その対応するスイッチがオフされることによってバイアス電圧ＶＣＣから切り離され、ここで、ｎは２～Ｎの整数である。
【0013】
図４に示す実施形態では、バイアス電圧ＶＣＣが最大値の３．６Ｖであると仮定している。このような状況下では、コンパレータＣＰ１～ＣＰＬが出力する判定信号ｄｅｔ＜Ｌ：１＞の各ビットは論理１となる。第１のデコーダ２４が判定信号ｄｅｔ＜Ｌ：１＞を復号した後、行イネーブル信号ｅｎ＿ｒｏｗ＜１：２＞は、Ｖｅｒｉｌｏｇでは２’ｂ１０に等しくなり、列イネーブル信号ｅｎ＿ｃｏｌｕｍｎ＜１：３＞は、Ｖｅｒｉｌｏｇでは３’ｂ１００に等しくなる。第２のデコーダ２６が行イネーブル信号ｅｎ＿ｒｏｗ＜１：２＞及び列イネーブル信号ｅｎ＿ｃｏｌｕｍｎ＜１：３＞を変換した後、ポンプイネーブル信号ＥＮ＜１：６＞は、Ｖｅｒｉｌｏｇでは６’ｂ００１０００に等しくなる。図４に示すように、ポンプ段ＳＴ１１、ＳＴ１２、ＳＴ１３、ＳＴ２１、ＳＴ２２及びＳＴ２３は、ポンプイネーブル信号ＥＮ＜１：６＞のビットｅｎ＜１，１＞、ｅｎ＜１，２＞、ｅｎ＜１，３＞、ｅｎ＜２，１＞、ｅｎ＜２，２＞及びｅｎ＜２，３＞によってそれぞれ制御される。したがって、論理１のイネーブルレベルを有するビットｅｎ＜１，３＞によって示すように、ポンプ段ＳＴ１３のみが駆動される。また、ビットｅｎ＜１，１＞、ｅｎ＜１，２＞、ｅｎ＜２，１＞及びｅｎ＜２，２＞が論理０のディセーブルレベルであるため、制御信号Ｓ１２、Ｓ１３、Ｓ２２、及びＳ２３が論理１のイネーブルレベルである場合、スイッチＳＷ１２、ＳＷ１３、ＳＷ２２及びＳＷ２３をオンし、それによってポンプ段ＳＴ１２、ＳＴ１３、ＳＴ２２及びＳＴ２３がバイアス電圧ＶＣＣに結合される。
【0014】
図５に示す実施形態では、バイアス電圧ＶＣＣが最小値の１．６Ｖであると仮定している。このような状況下では、コンパレータＣＰ１～ＣＰＬが出力する判定信号ｄｅｔ＜Ｌ：１＞の各ビットは論理０となる。第１のデコーダ２４が判定信号ｄｅｔ＜Ｌ：１＞を復号した後、行イネーブル信号ｅｎ＿ｒｏｗ＜１：２＞は、Ｖｅｒｉｌｏｇでは２’ｂ１１に等しくなり、列イネーブル信号ｅｎ＿ｃｏｌｕｍｎ＜１：３＞は、Ｖｅｒｉｌｏｇでは３’ｂ１１１に等しくなる。第２のデコーダ２６が行イネーブル信号ｅｎ＿ｒｏｗ＜１：２＞及び列イネーブル信号ｅｎ＿ｃｏｌｕｍｎ＜１：３＞を変換した後、ポンプイネーブル信号ＥＮ＜１：６＞は、Ｖｅｒｉｌｏｇでは６’ｂ１１１１１１に等しくなる。図５に示すように、ポンプ段ＳＴ１１、ＳＴ１２、ＳＴ１３、ＳＴ２１、ＳＴ２２及びＳＴ２３は、ポンプイネーブル信号ＥＮ＜１：６＞のビットｅｎ＜１，１＞、ｅｎ＜１，２＞、ｅｎ＜１，３＞、ｅｎ＜２，１＞、ｅｎ＜２，２＞及びｅｎ＜２，３＞によってそれぞれ制御される。したがって、論理１のイネーブルレベルを有するビットｅｎ＜１，１＞、ｅｎ＜１，２＞、ｅｎ＜１，３＞、ｅｎ＜２，１＞、ｅｎ＜２，２＞及びｅｎ＜２，３＞によって示すように、ポンプ段ＳＴ１１、ＳＴ１２、ＳＴ１３、ＳＴ２１、ＳＴ２２及びＳＴ２３がすべて駆動される。また、制御信号Ｓ１２、Ｓ１３、Ｓ２２、及びＳ２３が論理０のディセーブルレベルである場合、スイッチＳＷ１２、ＳＷ１３、ＳＷ２２及びＳＷ２３をオフし、それによってポンプ段ＳＴ１２、ＳＴ１３、ＳＴ２２及びＳＴ２３がバイアス電圧ＶＣＣから切り離される。
【0015】
図６に示す実施形態では、電圧ＶＣＣが、２つのポンプ段による電圧増幅を必要とする値であると仮定している。このような状況下では、ポンプイネーブル信号ＥＮ＜１：６＞は、Ｖｅｒｉｌｏｇでは６’ｂ００１００１に等しくてもよい。図６に示すように、ポンプ段ＳＴ１１、ＳＴ１２、ＳＴ１３、ＳＴ２１、ＳＴ２２及びＳＴ２３は、ポンプイネーブル信号ＥＮ＜１：６＞のビットｅｎ＜１，１＞、ｅｎ＜１，２＞、ｅｎ＜１，３＞、ｅｎ＜２，１＞、ｅｎ＜２，２＞及びｅｎ＜２，３＞によってそれぞれ制御される。したがって、それぞれが論理１のイネーブルレベルを有するビットｅｎ＜１，３＞及びｅｎ＜２，３＞によって示すように、ポンプ段ＳＴ１３及びＳＴ２３のみが駆動される。また、ビットｅｎ＜１，１＞、ｅｎ＜１，２＞、ｅｎ＜２，１＞及びｅｎ＜２，２＞がそれぞれ論理０のディセーブルレベルであるため、制御信号Ｓ１２、Ｓ１３、Ｓ２２、及びＳ２３がそれぞれ論理１のイネーブルレベルである場合、スイッチＳＷ１２、ＳＷ１３、ＳＷ２２及びＳＷ２３をオンし、それによってポンプ段ＳＴ１２、ＳＴ１３、ＳＴ２２及びＳＴ２３がバイアス電圧ＶＣＣに結合される。
【0016】
図７に示す実施形態では、電圧ＶＣＣが、２つのポンプ段による電圧増幅を必要とする値であると仮定している。このような状況下では、ポンプイネーブル信号ＥＮ＜１：６＞は、Ｖｅｒｉｌｏｇでは６’ｂ０１１０００に等しくてもよい。図７に示すように、ポンプ段ＳＴ１１、ＳＴ１２、ＳＴ１３、ＳＴ２１、ＳＴ２２及びＳＴ２３は、ポンプイネーブル信号ＥＮ＜１：６＞のビットｅｎ＜１，１＞、ｅｎ＜１，２＞、ｅｎ＜１，３＞、ｅｎ＜２，１＞、ｅｎ＜２，２＞及びｅｎ＜２，３＞によってそれぞれ制御される。したがって、それぞれが論理１のイネーブルレベルを有するビットｅｎ＜１，２＞及びｅｎ＜１，３＞によって示すように、ポンプ段ＳＴ１２及びＳＴ１３のみが駆動される。また、ビットｅｎ＜１，１＞、ｅｎ＜２，１＞及びｅｎ＜２，２＞がそれぞれ論理０のディセーブルレベルであるため、制御信号Ｓ１２、Ｓ２２、及びＳ２３がそれぞれ論理１のイネーブルレベルである場合、スイッチＳＷ１２、ＳＷ２２及びＳＷ２３をオンし、それによってポンプ段ＳＴ１２、ＳＴ２２及びＳＴ２３がバイアス電圧ＶＣＣに結合される。ビットｅｎ＜１，２＞が論理１のイネーブルレベルであるため、制御信号Ｓ１３が論理０のディセーブルレベルである場合、スイッチＳＷ１３をオフし、それによってポンプ段ＳＴ１３がバイアス電圧ＶＣＣから切り離される。
【0017】
図８に示す実施形態では、電圧ＶＣＣが、４つのポンプ段による電圧増幅を必要とする値であると仮定している。このような状況下では、ポンプイネーブル信号ＥＮ＜１：６＞は、Ｖｅｒｉｌｏｇでは６’ｂ０１１０１１に等しくてもよい。図８に示すように、ポンプ段ＳＴ１１、ＳＴ１２、ＳＴ１３、ＳＴ２１、ＳＴ２２及びＳＴ２３は、ポンプイネーブル信号ＥＮ＜１：６＞のビットｅｎ＜１，１＞、ｅｎ＜１，２＞、ｅｎ＜１，３＞、ｅｎ＜２，１＞、ｅｎ＜２，２＞及びｅｎ＜２，３＞によってそれぞれ制御される。したがって、それぞれが論理１のイネーブルレベルを有するビットｅｎ＜１，２＞、ｅｎ＜１，３＞、ｅｎ＜２，２＞及びｅｎ＜２，３＞によって示すように、ポンプ段ＳＴ１２、ＳＴ１３、ＳＴ２２及びＳＴ２３が駆動される。また、ビットｅｎ＜１，１＞及びｅｎ＜２，１＞がそれぞれ論理０のディセーブルレベルであるため、制御信号Ｓ１２及びＳ２２がそれぞれ論理１のイネーブルレベルである場合、スイッチＳＷ１２及びＳＷ２２をオンし、それによってポンプ段ＳＴ１２及びＳＴ２２がバイアス電圧ＶＣＣに結合される。ビットｅｎ＜１，２＞及びｅｎ＜２，２＞がそれぞれ論理１のイネーブルレベルであるため、制御信号Ｓ１３及びＳ２３がそれぞれ論理０のディセーブルレベルである場合、スイッチＳＷ１３及びＳＷ２３をオフし、それによってポンプ段ＳＴ１３及びＳＴ２３がバイアス電圧ＶＣＣから切り離される。
【0018】
本発明において、ポンプ段ＳＴ１１～ＳＴＭＮの各々は電圧マルチプライヤであってもよい。図９は、本発明の一実施形態による、各ポンプ段の実装形態を示す図である。図９に示す実施形態では、各ポンプ段は、入力電圧ＶＩＮを２倍に増幅することによって出力電圧ＶＯＵＴを供給するように構成された、Ｐｅｌｌｉｃｏｎｉ電圧ダブラとして実装されてもよい。ただし、ポンプ段ＳＴ１１～ＳＴＭＮのこのような実装形態は、本発明の範囲を限定するものではない。
【0019】
本発明による再構成可能電圧レギュレータ１００では、出力検出回路２０は、外部電源１０の電流レベルをリアルタイムで検出することができる。本再構成可能電圧レギュレータ１００によって実装されるチップが複数の電源ドメインを有するシステムに適用される場合、チャージポンプ３０は、現在の電源ドメインに関連付けられた、対応する出力電圧ＶＯＵＴを供給するように、自発的に再構成されてもよい。本再構成可能電圧レギュレータ１００によって実装されるシステムの電源が変化するときで、例えばリチウムベースのバッテリが供給するエネルギーが経時的に少なくなっていくような場合、チャージポンプ３０は、現在の電源ドメインに関連付けられた、対応する出力電圧ＶＯＵＴを供給するように、自発的に再構成されてもよい。
【0020】
本発明による再構成可能電圧レギュレータでは、外部電源の全出力範囲は、システムの複数の電源ドメインに対応する複数の電圧ゾーンに分割されてもよい。再構成可能電圧レギュレータ内の各チャージポンプは、電圧ゾーンごとに再構成されてもよく、各電源ドメインに対して必要となる電圧を供給するように、出力ベースの電圧マルチプライヤのごとく動作するように構成されている。本発明による再構成可能電圧レギュレータは、出力範囲の広いフラッシュメモリの動作を維持するために適用されてもよく、それによって、本システムの全出力範囲の間で、電力効率の最適化を実現することができる。
【0021】
当業者であれば、本発明の開示内容を保持しながら、本装置並びに本方法に関する多くの修正及び変更をなすことが可能であることに容易に気付くであろう。よって、上記の開示が、添付の特許請求の範囲の境界及び範囲によってのみ限定されると解釈すべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】