知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-18
(45)【発行日】2024-10-28
(54)【発明の名称】演算増幅器
(51)【国際特許分類】
H03F 1/26 20060101AFI20241021BHJP
H03F 3/45 20060101ALI20241021BHJP
H03F 1/30 20060101ALN20241021BHJP
【ＦＩ】
H03F1/26
H03F3/45 210
H03F1/30 220
【請求項の数】
4
(21)【出願番号】P 2020132591
(22)【出願日】2020-08-04
(65)【公開番号】P2022029310
(43)【公開日】2022-02-17
【審査請求日】2023-07-10
(73)【特許権者】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】100099818
【弁理士】
【氏名又は名称】安孫子 勉
(72)【発明者】
【氏名】小川 正訓
(72)【発明者】
【氏名】境 要典
【審査官】工藤 一光
(56)【参考文献】
【文献】特公昭６０－４０２０６（ＪＰ，Ｂ２）
【文献】国際公開第２０１９／０３９２４５（ＷＯ，Ａ１）
【文献】国際公開第２０１８／１４７３９７（ＷＯ，Ａ１）
【文献】特開平１０－６５４７４（ＪＰ，Ａ）
【文献】特開昭５０－９７２６０（ＪＰ，Ａ）
【文献】特開２００１－２３０６３９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｆ１／００－３／７２
Ｈ０３Ｈ７／０１－７／１３
(57)【特許請求の範囲】
【請求項1】
非反転入力端子と反転入力端子間に印加された入力信号の差動増幅可能に構成されてなる演算増幅器であって、正電源端子と負電源端子との間にローパスフィルタが設けられ、
前記ローパスフィルタは、フィルタ用抵抗器と、フィルタ用ダイオードと、フィルタ用コンデンサとを有してなり、
前記フィルタ用抵抗器の一端は、前記正電源端子に接続される一方、他端は、前記フィルタ用ダイオードのアノードに接続され、前記フィルタ用ダイオードのカソードは、前記負電源端子に接続され、前記フィルタ用コンデンサは、前記フィルタ用ダイオードのアノードと前記正電源端子との間に接続され、
前記フィルタ用コンデンサの容量値ＣＸ１は、
不等式（ＣＸ１×ＣｂＸ１）／（ＣＸ１＋ＣｂＸ１）＞〔１／｛（２πｆｃ）２×Ｌ１｝－Ｃｂ０〕を満たし、
前記不等式におけるＣｂＸ１は、前記フィルタ用ダイオードのアノードとカソードとの間の寄生容量の容量値であって、さらに、
前記不等式におけるｆｃは、前記ローパスフィルタの遮断周波数、前記不等式におけるＬ１は、前記正電源端子に接続される電源と前記正電源端子の間の配線の寄生インダクタンス、前記不等式におけるＣｂ０は、前記正電源端子と前記負電源端子の間の寄生容量の容量値であって、
前記フィルタ用ダイオードの遮断周波数は、高周波外来ノイズの周波数よりも低いことを特徴とする演算増幅器。
【請求項2】
非反転入力端子と反転入力端子間に印加された入力信号の差動増幅可能に構成されてなる演算増幅器であって、
正電源端子と負電源端子との間にローパスフィルタが設けられ、
前記ローパスフィルタは、フィルタ用抵抗器と、フィルタ用ダイオードと、フィルタ用コンデンサとを有してなり、
前記フィルタ用抵抗器の一端は、前記負電源端子に接続される一方、他端は、前記フィルタ用ダイオードのカソードに接続され、前記フィルタ用ダイオードのアノードは、前記正電源端子に接続され、前記フィルタ用コンデンサは、前記フィルタ用ダイオードのカソードと前記負電源端子との間に接続され、
前記フィルタ用コンデンサの容量値ＣＸ１は、
不等式｛（ＣＸ１＋ＣｂＸ２）×ＣｂＸ１｝／（ＣＸ１＋ＣｂＸ２＋ＣｂＸ１）＞〔１／｛（２πｆｃ）２×Ｌ１｝－Ｃｂ０〕を満たし、
前記不等式におけるＣｂＸ１は、前記フィルタ用ダイオードのアノードとカソードとの間の寄生容量の容量値であって、
前記不等式におけるＣｂＸ２は、前記フィルタ用ダイオードのカソードと負電源端子との間の寄生容量の容量値であって、さらに、
前記不等式におけるｆｃは、前記ローパスフィルタの遮断周波数、前記不等式におけるＬ１は、前記正電源端子に接続される電源と前記正電源端子の間の配線の寄生インダクタンス、前記不等式におけるＣｂ０は、前記正電源端子と前記負電源端子の間の寄生容量の容量値であって、
前記フィルタ用ダイオードの遮断周波数は、高周波外来ノイズの周波数より低いことを特徴とする演算増幅器。
【請求項3】
前記演算増幅器は、電流源回路を有すると共に、電源電圧が印加された際に前記電流源回路を起動せしめる起動回路を有し、前記起動回路は、前記正電源端子と負電源端子との間に、前記正電源端子側から起動用抵抗器と起動用ダイオードが直列接続されて設けられ、前記起動用ダイオードは、そのアノードが前記起動用抵抗器に、カソードが前記負電源端子に、それぞれ接続され、
前記起動用ダイオードのアノードには、前記電流源回路の初段に起動電流を流すための起動用トランジスタのベースが接続されてなり、
前記起動用抵抗器は前記フィルタ用抵抗器を兼ねる一方、前記起動用ダイオードは前記フィルタ用ダイオードを兼ねることを特徴とする請求項１記載の演算増幅器。
【請求項4】
前記演算増幅器は、電流源回路を有すると共に、電源電圧が印加された際に前記電流源回路を起動せしめる起動回路を有し、前記起動回路は、前記正電源端子と負電源端子との間に、前記正電源端子側から起動用ダイオードと起動用抵抗器が直列接続されて設けられ、前記起動用ダイオードは、そのカソードが前記起動用抵抗器の一端に、前記起動用抵抗器の他端が前記負電源端子に、それぞれ接続され、
前記起動用ダイオードのカソードには、前記電流源回路の初段に起動電流を流すための起動用トランジスタのベースが接続されてなり、
前記起動用抵抗器は前記フィルタ用抵抗器を兼ねる一方、前記起動用ダイオードは前記フィルタ用ダイオードを兼ねることを特徴とする請求項２記載の演算増幅器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、演算増幅器に係り、特に、高周波外来ノイズに起因する出力特性の劣化防止、動作の安定性確保等を図ったものに関する。
【背景技術】
【0002】
従来、演算増幅器における高周波外来ノイズに対する方策としては、ノイズが入力端子に混入することに着目して対策を施したものが多い。例えば、特許文献１等には、入力に混入する高周波外来ノイズをコンデンサと抵抗器で構成されるローパスフィルタ（ＬＰＦ）で軽減するものが提案されている。
【0003】
特許文献１においては、同文献で開示されたローパスフィルタによる高周波外来ノイズ対策は、図１２に示された回路を用いて高周波外来ノイズの混入について検証した結果を反映したものである旨が述べられている。
図１２に示された検証回路は、演算増幅器ＯＰ１を用いた増幅回路であって、その回路構成は従来から良く知られているものであるので、ここでの詳細な説明は省略する。
図１２に示された検証回路は、演算増幅器ＯＰ１を用いた増幅回路であって、その回路構成は従来から良く知られているものであるので、ここでの詳細な説明は省略する。
【0004】
また、図１３には、演算増幅器ＯＰ１の具体的な回路構成例が示されている。
この図１３に示された回路は、特許文献１において演算増幅器ＯＰ１の従来回路として開示されているものと基本的に同一構成のものであるが、図１３においては、電流分配用のカレントミラー回路の具体回路構成も示されたものとなっている。
この電流分配用のカレントミラー回路は、カレントミラー元であるトランジスタＱ１０９と電流源ＣＳ１とを用いて構成されており、トランジスタＱ１０９に電流源ＣＳ１が接続されて、この電流源ＣＳ１の電流がトランジスタＱ１１０～Ｑ１１７にミラーされている。
この図１３に示された回路は、特許文献１において演算増幅器ＯＰ１の従来回路として開示されているものと基本的に同一構成のものであるが、図１３においては、電流分配用のカレントミラー回路の具体回路構成も示されたものとなっている。
この電流分配用のカレントミラー回路は、カレントミラー元であるトランジスタＱ１０９と電流源ＣＳ１とを用いて構成されており、トランジスタＱ１０９に電流源ＣＳ１が接続されて、この電流源ＣＳ１の電流がトランジスタＱ１１０～Ｑ１１７にミラーされている。
【0005】
図１４には、図１２に示された検証回路において、ＡＣ電圧源ＲＦによりＡＣ電圧を演算増幅器ＯＰ１に印加した場合の出力電圧Ｖｏｕｔの変化の測定結果が示されている。なお、ＡＣ電圧源ＲＦの電圧振幅は０．２Ｖｐｐである。
同図によれば、出力電圧Ｖｏｕｔは、周波数が低い領域では０Ｖ付近で安定しているが、周波数が高くなるにつれて変動することが確認できる。この出力電圧Ｖｏｕｔの変動は、演算増幅器の後段の回路において誤動作を招く原因となる。
同図によれば、出力電圧Ｖｏｕｔは、周波数が低い領域では０Ｖ付近で安定しているが、周波数が高くなるにつれて変動することが確認できる。この出力電圧Ｖｏｕｔの変動は、演算増幅器の後段の回路において誤動作を招く原因となる。
【0006】
かかる出力電圧Ｖｏｕｔの変動対策として、特許文献１においては、図１５に示されたように、反転入力端子ＩＮＭとトランジスタＱ１のベースとの間に抵抗器Ｒｉｎ１を、非反転入力端子ＩＮＰとトランジスタＱ２のベースとの間に抵抗器Ｒｉｎ２を挿入した構成が開示されている。
上述の構成において、トランジスタＱ１、Ｑ２のベースと負電源端子ＶＥＥとの間には、寄生容量Ｃｉｎ１、Ｃｉｎ２が存在する。
その結果、抵抗器Ｒｉｎ１、Ｒｉｎ２と寄生容量Ｃｉｎ１、Ｃｉｎ２とでローパスフィルタ（ＬＰＦ）が構成され、それによる高周波外来ノイズの低減によって出力電圧Ｖｏｕｔの変動抑制が可能となっている。
上述の構成において、トランジスタＱ１、Ｑ２のベースと負電源端子ＶＥＥとの間には、寄生容量Ｃｉｎ１、Ｃｉｎ２が存在する。
その結果、抵抗器Ｒｉｎ１、Ｒｉｎ２と寄生容量Ｃｉｎ１、Ｃｉｎ２とでローパスフィルタ（ＬＰＦ）が構成され、それによる高周波外来ノイズの低減によって出力電圧Ｖｏｕｔの変動抑制が可能となっている。
【0007】
本願発明者は、実際に図１５の構成における高周波外来ノイズの低減効果の検証を行った。図１６には、その検証結果である入力周波数変化に対する出力電圧Ｖｏｕｔの変化特性が示されている。すなわち、同図において、実線の特性線は、図１５に示された回路構成における入力周波数変化に対する出力電圧Ｖｏｕｔの変化特性であり、対策がない場合（点線の特性線）に比して、高周波外来ノイズに対する一定の低減効果が確認できる。
【0008】
ところが、高周波外来ノイズが混入するのは入力端子だけとは限らず、例えば、電源ラインに混入する可能性を否定できない。特に、近年の車載半導体においては、電源ラインにおける高周波外来ノイズに対する高い耐性が求められる場合が増加している。
本願発明者は、かかる観点から、先の図１５に示された演算増幅器における電源ラインへの高周波外来ノイズ混入の際の出力電圧Ｖｏｕｔの挙動を検証した。
本願発明者は、かかる観点から、先の図１５に示された演算増幅器における電源ラインへの高周波外来ノイズ混入の際の出力電圧Ｖｏｕｔの挙動を検証した。
【0009】
図１７には、検証に用いた回路例が示されており、同図を参照しつつ検証内容について説明する。
まず、図１７に示された回路例において、演算増幅器ＯＰ１は、先の図１５の回路構成のものである。演算増幅器ＯＰ１の端子にはインダクタンスＬ１～Ｌ５が付加されているが、これらは、パッケージングされた演算増幅器ＯＰ１に用いられている金線のインダクタンスを等価的に表したものである。
まず、図１７に示された回路例において、演算増幅器ＯＰ１は、先の図１５の回路構成のものである。演算増幅器ＯＰ１の端子にはインダクタンスＬ１～Ｌ５が付加されているが、これらは、パッケージングされた演算増幅器ＯＰ１に用いられている金線のインダクタンスを等価的に表したものである。
【0010】
図１７に示された回路例は、演算増幅器ＯＰ１によりボルテージフォロア回路が構成されており、反転入力端子ＩＮＭは寄生インダクタンスＬ２、Ｌ５を介して出力端子ＯＵＴに接続されている。
一方、非反転入力端子ＩＮＰは、寄生インダクタンスＬ３を介してＤＣ電圧源Ｖ２＝６Ｖに接続されている。
一方、非反転入力端子ＩＮＰは、寄生インダクタンスＬ３を介してＤＣ電圧源Ｖ２＝６Ｖに接続されている。
【0011】
また、負電源端子ＶＥＥは、寄生インダクタンスＬ４を介してグランドに接続されている。
正電源端子ＶＣＣは、インダクタＬＡ１及び寄生インダクタンスＬ１を介してＤＣ電圧源Ｖ１＝１２Ｖに接続されると共に、ＤＣカット用コンデンサＣＡ１を介してＡＣ電圧源ＲＦに接続されている。インダクタＬＡ１はＤＣ電圧源Ｖ１への高周波信号を遮断する。
ＡＣ電圧源ＲＦは、高周波外来ノイズを模しており、出力はＰｉｎ（ｄＢｍ）である。
正電源端子ＶＣＣは、インダクタＬＡ１及び寄生インダクタンスＬ１を介してＤＣ電圧源Ｖ１＝１２Ｖに接続されると共に、ＤＣカット用コンデンサＣＡ１を介してＡＣ電圧源ＲＦに接続されている。インダクタＬＡ１はＤＣ電圧源Ｖ１への高周波信号を遮断する。
ＡＣ電圧源ＲＦは、高周波外来ノイズを模しており、出力はＰｉｎ（ｄＢｍ）である。
【0012】
ここで、ＤＣ電圧源Ｖ１＝１２Ｖと、ＤＣカットコンデンサＣＡ１と、寄生インダクタンスＬ１とが電気的に導通状態とされるノードを、以下、説明の便宜上”電源ライン”と称する。
以下、この電源ラインにおける高周波外来ノイズの混入に対する演算増幅器ＯＰ１への影響に関する検証について説明する。
以下、この電源ラインにおける高周波外来ノイズの混入に対する演算増幅器ＯＰ１への影響に関する検証について説明する。
【0013】
かかる検証は、ＡＣ電圧源ＲＦからの入力電力を増加した場合の出力電圧ＶｏｕｔのＤＣレベルを計測することで行う。
例えば、図１７の回路において、ＡＣ電圧源ＲＦからの入力電圧が無い場合、出力電圧Ｖｏｕｔが６Ｖとなることは自明である。しかし、ＡＣ電圧源ＲＦからの入力電力Ｐｉｎが増加すると、演算増幅器ＯＰ１は何等かの影響を受け、出力電圧Ｖｏｕｔは変動を来す。
例えば、図１７の回路において、ＡＣ電圧源ＲＦからの入力電圧が無い場合、出力電圧Ｖｏｕｔが６Ｖとなることは自明である。しかし、ＡＣ電圧源ＲＦからの入力電力Ｐｉｎが増加すると、演算増幅器ＯＰ１は何等かの影響を受け、出力電圧Ｖｏｕｔは変動を来す。
【0014】
図１８には、図１７の回路における検証結果として、電源ラインへのＡＣ入力電力Ｐｉｎの変化に対する出力電圧Ｖｏｕｔの変化特性が点線の特性線により示されている。
この検証結果は、入力電力Ｐｉｎを変化させた際の、出力電圧Ｖｏｕｔの変化を計測した結果である。
なお、ＡＣ電圧源ＲＦの周波数は０．５ＧＨｚである。
この検証結果は、入力電力Ｐｉｎを変化させた際の、出力電圧Ｖｏｕｔの変化を計測した結果である。
なお、ＡＣ電圧源ＲＦの周波数は０．５ＧＨｚである。
【0015】
演算増幅器ＯＰ１は、先に図１５に示されたように入力端子に対する高周波外来ノイズに対する対策が施されたものであるが、図１８に示された検証結果においては、ＡＣ電圧源ＲＦの入力電力Ｐｉｎが３０ｄＢｍ付近になると、出力電圧Ｖｏｕｔは大きく変動し始めていることが確認できる。
これは、高周波外来ノイズが電源ラインに混入すると、出力電圧Ｖｏｕｔが変動することを意味するものである。
これは、高周波外来ノイズが電源ラインに混入すると、出力電圧Ｖｏｕｔが変動することを意味するものである。
【0016】
このような出力電圧Ｖｏｕｔの変動は、実使用において誤動作を招く原因となる。なお、このようにＡＣ電源などを用いて、特定の端子に高周波外来ノイズを印加する実験は、Direct Power Injectionと称され、ＤＰＩと略称されることもある。
本願発明者は、さらに、図１５に示された回路構成の演算増幅器において出力電圧Ｖｏｕｔが変動するメカニズムの解析を試みた結果、次述するような知見を得るに至った。
本願発明者は、さらに、図１５に示された回路構成の演算増幅器において出力電圧Ｖｏｕｔが変動するメカニズムの解析を試みた結果、次述するような知見を得るに至った。
【0017】
以下、本願発明者が得た知見について、図１９を参照しつつ説明する。
まず、図１９は、先に図１５に示された回路構成の演算増幅器を、図１７に示された検証回路で高周波外来ノイズに対する検証を行った場合において注目すべき主要な電流を図１５に示された回路構成例に書き加えた回路図である。
この検証においては、正電源端子ＶＣＣに振幅ＶCAの高周波のＡＣ電圧を重畳し、回路各部に生ずる電流等について解析を行った。
まず、図１９は、先に図１５に示された回路構成の演算増幅器を、図１７に示された検証回路で高周波外来ノイズに対する検証を行った場合において注目すべき主要な電流を図１５に示された回路構成例に書き加えた回路図である。
この検証においては、正電源端子ＶＣＣに振幅ＶCAの高周波のＡＣ電圧を重畳し、回路各部に生ずる電流等について解析を行った。
【0018】
すなわち、正電源端子ＶＣＣに振幅ＶCAの高周波のＡＣ電圧を重畳させると、トランジスタＱ１５のコレクタ・ベース間の寄生容量Ｃｂ１を流れるＡＣ電流ＩCB15が発生する（図１９参照）。このＡＣ電流ＩCB15の一部は、位相補償容量Ｃ１に流れるＡＣ電流ＩXCとなる。ＡＣ電流ＩXCは、トランジスタＱ８のベース・エミッタ間の寄生容量Ｃｂ２を介して、トランジスタＱ８のベースからエミッタに流れる。
【0019】
ここで、トランジスタＱ８は、ＰＮＰ型のトランジスタであるため、遮断周波数が低く、そのため、高周波信号に対してトランジスタ動作しない。その結果、トランジスタＱ８のベース・エミッタ容量を介して、ＡＣ電流ＩXCがトランジスタＱ８のベースからエミッタに流れることになる。その後、ＡＣ電流ＩXCは、トランジスタＱ１１４のコレクタ電流ＩC114の一部と共にトランジスタＱ９のベース電流となる。結果として、トランジスタＱ９のエミッタから流れ出る電流が増加し、トランジスタＱ１０のベース電流ＩB10が増加し、それと共に、トランジスタＱ１０のコレクタ電流ＩC10も増加する。
【0020】
一方、トランジスタＱ１０のコレクタに供給される電流は、トランジスタＱ１１７のコレクタ電流ＩC117の一部である電流ＩXと、トランジスタＱ１７のベース電流ＩB17である。
ここで、電流ＩXの元となるコレクタ電流ＩC117は増やすことができない。それは、トランジスタＱ１１７がトランジスタＱ１０９とカレントミラーを構成しており、ミラー元となるトランジスタＱ１０９のコレクタ電流となる電流源ＣＳ１の出力電流が一定であるためである。
ここで、電流ＩXの元となるコレクタ電流ＩC117は増やすことができない。それは、トランジスタＱ１１７がトランジスタＱ１０９とカレントミラーを構成しており、ミラー元となるトランジスタＱ１０９のコレクタ電流となる電流源ＣＳ１の出力電流が一定であるためである。
【0021】
したがって、トランジスタＱ１０のコレクタ電流ＩC10の増加分は、トランジスタＱ１７のベース電流ＩB17を増加させることで対応することとなる。したがって、トランジスタＱ１７は、ＯＮ状態となる。
ここで、出力電圧Ｖｏｕｔに注目すると、出力電圧Ｖｏｕｔは、トランジスタＱ１０のコレクタ電位にトランジスタＱ１７のベース・エミッタ間電圧Ｖｂｅを加えた大きさとなる。
ここで、出力電圧Ｖｏｕｔに注目すると、出力電圧Ｖｏｕｔは、トランジスタＱ１０のコレクタ電位にトランジスタＱ１７のベース・エミッタ間電圧Ｖｂｅを加えた大きさとなる。
【0022】
トランジスタＱ１０のベース電流ＩB10が増加することで、コレクタ電流ＩC10が増加する場合、トランジスタＱ１０は飽和領域に近づいてゆくのでコレクタ電位は低下する。したがって、演算増幅器の出力電圧Ｖｏｕｔも低下する方向に変動することとなる。その結果、図１８に示されたように、電源ラインへのＡＣ入力電力が増加し、ある大きさを越えると、この検証回路ではそれまで６Ｖ付近で一定を保っていた出力電圧Ｖｏｕｔが低下する方向に変動することが確認された。
【0023】
上述のように、電源ラインに高周波外来ノイズが混入し、正電源端子ＶＣＣに高周波のＡＣ電圧が重畳されると、ＡＣ電流ＩXCが発生し、この電流ＩXCが回路後段に伝わることで出力電圧Ｖｏｕｔの変動が生じる。
かかる検証結果に基づいて、本願発明者は、ＡＣ電流ＩXCを減らすことができれば、出力電圧Ｖｏｕｔの変動を抑制することができるという結論を得るに至った。
かかる検証結果に基づいて、本願発明者は、ＡＣ電流ＩXCを減らすことができれば、出力電圧Ｖｏｕｔの変動を抑制することができるという結論を得るに至った。
【0024】
ここで、ＡＣ電流ＩXCは、下記の式１に示された相関式で表すことができる。
【0025】
ＩXC∝ＶCA／｛（１／２πｆ）×（１／Ｃ１＋１／Ｃｂ１＋１／Ｃｂ２）｝・・・式１
【0026】
ここで、ＶCAは、正電源端子ＶＣＣノードにおける高周波ＡＣ電圧の振幅、ｆは、高周波ＡＣ電圧の周波数、Ｃ１は、位相補償容量Ｃ１の容量値、Ｃｂ１は、トランジスタＱ１５のコレクタ・ベース間の寄生容量値、Ｃｂ２は、トランジスタＱ８のベース・エミッタ間の寄生容量値である。
【0027】
式１の分子ＶCAは、正電源端子ＶＣＣにおける高周波ＡＣ電圧の振幅であり、例えば、図１７や図１９において模式的に示された如くのものである。
この電圧ＶCAを、ＡＣ電流ＩXCが通るトランジスタＱ１５の寄生容量Ｃｂ１、位相補償容量Ｃ１、トランジスタＱ８の寄生容量Ｃｂ２のインピーダンスで除した値がＡＣ電流ＩXCと相関を有するものとなる。
先に述べたように、ＡＣ電流ＩXCを減らせば出力電圧Ｖｏｕｔの変動を抑制することが可能となるが、そのためには、正電源端子ＶＣＣの高周波ＡＣ電圧の振幅ＶCAを減少させる必要がある。
この電圧ＶCAを、ＡＣ電流ＩXCが通るトランジスタＱ１５の寄生容量Ｃｂ１、位相補償容量Ｃ１、トランジスタＱ８の寄生容量Ｃｂ２のインピーダンスで除した値がＡＣ電流ＩXCと相関を有するものとなる。
先に述べたように、ＡＣ電流ＩXCを減らせば出力電圧Ｖｏｕｔの変動を抑制することが可能となるが、そのためには、正電源端子ＶＣＣの高周波ＡＣ電圧の振幅ＶCAを減少させる必要がある。
【0028】
この高周波ＡＣ電圧の振幅ＶCAを減少させる方策として、例えば、正電源端子ＶＣＣと負電源端子ＶＥＥとの間にコンデンサを挿入する方法が一般的に良く知られている。
これは、いわゆる電源間のパスコンと称されるもので、具体的には、図２０に示されたように、演算増幅器の正電源端子ＶＣＣと負電源端子ＶＥＥとの間に、コンデンサＣＸ１を挿入する方法である。
一方、演算増幅器の正電源端子ＶＣＣには、先に図１７に示されたように金線の寄生インダクタンスＬ１が存在する。したがって、上述のコンデンサＣＸ１と寄生インダクタンスＬ１とでローパスフィルタを構成することができる。
これは、いわゆる電源間のパスコンと称されるもので、具体的には、図２０に示されたように、演算増幅器の正電源端子ＶＣＣと負電源端子ＶＥＥとの間に、コンデンサＣＸ１を挿入する方法である。
一方、演算増幅器の正電源端子ＶＣＣには、先に図１７に示されたように金線の寄生インダクタンスＬ１が存在する。したがって、上述のコンデンサＣＸ１と寄生インダクタンスＬ１とでローパスフィルタを構成することができる。
【0029】
そして、このローパスフィルタによって正電源端子ＶＣＣの電源ラインにおける高周波ＡＣ電圧の振幅ＶCAを低下させることができ、演算増幅器の電源ラインに高周波外来ノイズが混入しても誤動作の抑制が可能となる。
図２１には、上述のコンデンサＣＸ１＝１０ｐＦとし、０．５ＧＨｚのＡＣ電圧源ＲＦの入力電力を変化させた場合の出力電圧Ｖｏｕｔの変化特性例が示されており、以下、同図について説明する。
図２１には、上述のコンデンサＣＸ１＝１０ｐＦとし、０．５ＧＨｚのＡＣ電圧源ＲＦの入力電力を変化させた場合の出力電圧Ｖｏｕｔの変化特性例が示されており、以下、同図について説明する。
【0030】
図２１において、縦軸は出力電圧Ｖｏｕｔを、横軸は電源ラインにおけるＡＣ入力電力を、それぞれ示している。
しかして、図２１において、実線の特性線は、コンデンサＣＸ１を設けた演算増幅器におけるＡＣ入力電力に対する出力電圧Ｖｏｕｔの変化特性を示している。一方、同図において、点線の特性線は、コンデンサＣＸ１が設けられていない図１５に示された従来の演算増幅器のＡＣ入力電力に対する出力電圧Ｖｏｕｔの変化特性を示している。
しかして、図２１において、実線の特性線は、コンデンサＣＸ１を設けた演算増幅器におけるＡＣ入力電力に対する出力電圧Ｖｏｕｔの変化特性を示している。一方、同図において、点線の特性線は、コンデンサＣＸ１が設けられていない図１５に示された従来の演算増幅器のＡＣ入力電力に対する出力電圧Ｖｏｕｔの変化特性を示している。
【0031】
同図によれば、コンデンサＣＸ１が設けられていない従来回路にあっては、入力電力が３０ｄＢｍで出力電圧Ｖｏｕｔは正常値６Ｖからの低下が発生していたのに対して、１０ｐＦのコンデンサＣＸ１を設けた場合には、入力電力が３０ｄＢｍの箇所でも出力電圧Ｖｏｕｔは正常値６Ｖを維持できており、コンデンサＣＸ１が高周波外来ノイズに対して有効であることが確認できるものとなっている。
【先行技術文献】
【特許文献】
【0032】
【文献】特許第３８８６０９０号公報
【発明の概要】
【発明が解決しようとする課題】
【0033】
しかしながら、図２０に示されたように電源間にコンデンサＣＸ１を半導体プロセスで形成すると、ＥＳＤ(Electro Static Discharge)のサージに対して脆弱になるという問題がある。すなわち、電源端子間に数千Ｖ程度のサージが入った場合、コンデンサＣＸ１の両端にはこのサージが直接印加されるため、薄い絶縁膜で形成されたコンデンサＣＸ１はサージに耐え得ずに破損する可能性がある。
【0034】
このようなコンデンサＣＸ１のサージによる破損を防ぐ方策としては、例えば、薄い絶縁膜でコンデンサＣＸ１を形成することに代えて、ＰＮ接合容量で代用する比較的良く知られた方法がある。
具体的には、図２２に示されたように、ダイオード構造を有する素子ＤＸ１を、そのカソードが演算増幅器の正電源端子ＶＣＣに、また、アノードが負電源端子ＶＥＥに、それぞれ接続して設け、この素子ＤＸ１の寄生容量ＣｂＸ１を先のコンデンサＣＸ１の代替として用いるものである。
具体的には、図２２に示されたように、ダイオード構造を有する素子ＤＸ１を、そのカソードが演算増幅器の正電源端子ＶＣＣに、また、アノードが負電源端子ＶＥＥに、それぞれ接続して設け、この素子ＤＸ１の寄生容量ＣｂＸ１を先のコンデンサＣＸ１の代替として用いるものである。
【0035】
但し、この方法は、寄生容量ＣｂＸ１の容量値を大きくしようとした場合、大きな面積のＰＮ接合を必要とする。さらに、大きな面積のＰＮ接合は、カソードからアノードへのリーク電流の増加を招くという問題がある。したがって、低消費電流を特徴とする演算増幅器にあっては、図２２に示された構成を採ることは低消費電流特性を損なうという問題を招くこととなる。
【0036】
本発明は、上記実状に鑑みてなされたもので、消費電流の増加を招くことなく電源ラインに高周波外来ノイズが混入しても安定した出力特性を得ることのできる演算増幅器を提供するものである。
【課題を解決するための手段】
【0037】
上記本発明の目的を達成するため、本発明に係る演算増幅器は、
非反転入力端子と反転入力端子間に印加された入力信号の差動増幅可能に構成されてなる演算増幅器であって、
正電源端子と負電源端子との間にローパスフィルタが設けられ、
前記ローパスフィルタは、フィルタ用抵抗器と、フィルタ用ダイオードと、フィルタ用コンデンサとを有してなり、
前記フィルタ用抵抗器の一端は、前記正電源端子に接続される一方、他端は、前記フィルタ用ダイオードのアノードに接続され、前記フィルタ用ダイオードのカソードは、前記負電源端子に接続され、前記フィルタ用コンデンサは、前記フィルタ用ダイオードのアノードと前記正電源端子との間に接続され、
前記フィルタ用コンデンサの容量値ＣＸ１は、
不等式（ＣＸ１×ＣｂＸ１）／（ＣＸ１＋ＣｂＸ１）＞〔１／｛（２πｆｃ） ２ ×Ｌ１｝－Ｃｂ０〕を満たし、
前記不等式におけるＣｂＸ１は、前記フィルタ用ダイオードのアノードとカソードとの間の寄生容量の容量値であって、さらに、
前記不等式におけるｆｃは、前記ローパスフィルタの遮断周波数、前記不等式におけるＬ１は、前記正電源端子に接続される電源と前記正電源端子の間の配線の寄生インダクタンス、前記不等式におけるＣｂ０は、前記正電源端子と前記負電源端子の間の寄生容量の容量値であって、
前記フィルタ用ダイオードの遮断周波数は、高周波外来ノイズの周波数よりも低いものが用いられてなるものである。
非反転入力端子と反転入力端子間に印加された入力信号の差動増幅可能に構成されてなる演算増幅器であって、
正電源端子と負電源端子との間にローパスフィルタが設けられ、
前記ローパスフィルタは、フィルタ用抵抗器と、フィルタ用ダイオードと、フィルタ用コンデンサとを有してなり、
前記フィルタ用抵抗器の一端は、前記正電源端子に接続される一方、他端は、前記フィルタ用ダイオードのアノードに接続され、前記フィルタ用ダイオードのカソードは、前記負電源端子に接続され、前記フィルタ用コンデンサは、前記フィルタ用ダイオードのアノードと前記正電源端子との間に接続され、
前記フィルタ用コンデンサの容量値ＣＸ１は、
不等式（ＣＸ１×ＣｂＸ１）／（ＣＸ１＋ＣｂＸ１）＞〔１／｛（２πｆｃ） ２ ×Ｌ１｝－Ｃｂ０〕を満たし、
前記不等式におけるＣｂＸ１は、前記フィルタ用ダイオードのアノードとカソードとの間の寄生容量の容量値であって、さらに、
前記不等式におけるｆｃは、前記ローパスフィルタの遮断周波数、前記不等式におけるＬ１は、前記正電源端子に接続される電源と前記正電源端子の間の配線の寄生インダクタンス、前記不等式におけるＣｂ０は、前記正電源端子と前記負電源端子の間の寄生容量の容量値であって、
前記フィルタ用ダイオードの遮断周波数は、高周波外来ノイズの周波数よりも低いものが用いられてなるものである。
【発明の効果】
【0038】
本発明によれば、フィルタ用コンデンサをフィルタ用ダイオードと直列接続状態で設けるよう構成されたローパスフィルタを正電源と負電源との間に設けるようにしたので、フィルタ用コンデンサの両端にＥＳＤによるサージ電圧が印加されることがなく、ＥＳＤ耐性を損なうことなく電源ラインに混入した高周波外来ノイズによる誤動作を確実に抑圧することができる。
また、フィルタ用ダイオードは、順方向となるように設けることで、定常的に動作状態となるため、カソードからアノードへのリーク電流の発生を回避することができる。そのため、低消費電流を特徴とする演算増幅器においても、ＥＳＤ耐性を損なうことなく電源ラインに混入した高周波外来ノイズによる誤動作を確実に抑圧することができる。
さらに、上述のローパスフィルタに加えて、位相補償容量と直列に適宜な値の抵抗器を設けることで、出力電圧の変動要因となるＡＣ電流の低減が可能となり、その結果、ＥＳＤ耐性の劣化やリーク電流の増加を招くことなく、電源ラインに混入した高周波外来ノイズによる誤動作を確実に抑圧することができるという効果を奏するものである。
また、フィルタ用ダイオードは、順方向となるように設けることで、定常的に動作状態となるため、カソードからアノードへのリーク電流の発生を回避することができる。そのため、低消費電流を特徴とする演算増幅器においても、ＥＳＤ耐性を損なうことなく電源ラインに混入した高周波外来ノイズによる誤動作を確実に抑圧することができる。
さらに、上述のローパスフィルタに加えて、位相補償容量と直列に適宜な値の抵抗器を設けることで、出力電圧の変動要因となるＡＣ電流の低減が可能となり、その結果、ＥＳＤ耐性の劣化やリーク電流の増加を招くことなく、電源ラインに混入した高周波外来ノイズによる誤動作を確実に抑圧することができるという効果を奏するものである。
【図面の簡単な説明】
【0039】
【図1】本発明の実施の形態における演算増幅器の第１の回路構成例を示す回路図である。
【図2】本発明の実施の形態における演算増幅器の第２の回路構成例を示す回路図である。
【図3】本発明の実施の形態における演算増幅器の第３の回路構成例を示す回路図である。
【図4】本発明の実施の形態における演算増幅器における寄生容量を説明するため演算増幅器に用いられるダイオードの断面構造を模式的に示した模式図である。
【図5】本発明の実施の形態における演算増幅器の第４の回路構成例を示す回路図である。
【図6】本発明の実施の形態における演算増幅器の第５の回路構成例を示す回路図である。
【図7】本発明の実施の形態における演算増幅器の第６の回路構成例を示す回路図である。
【図9】第１の回路構成例における高周波外来ノイズの周波数変化に対する正電源端子における高周波ＡＣ電圧の振幅ＶCAの変化特性を示した特性線図である。
【図10】第１の回路構成例における高周波外来ノイズの入力電力変化に対する出力電圧の変化特性例を示した特性線図である。
【図11】第６の回路構成例における高周波外来ノイズの入力電力変化に対する出力電圧の変化特性例を示した特性線図である。
【図12】演算増幅器の入力端子に混入する高周波外来ノイズの出力電圧の影響を検証するための検証回路の回路構成例を示す回路図である。
【図15】高周波外来ノイズに対する出力電圧の変動対策を施した従来の演算増幅器の回路構成例を示す回路図である。
【発明を実施するための形態】
【0040】
以下、本発明の実施の形態について、図１乃至図１１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、第１の回路構成例について、図１を参照しつつ説明する。
第１の回路構成例における演算増幅器は、差動増幅回路１１０と、第１及び第２のレベルシフト回路１１１，１１２と、第３及び第４のレベルシフト回路１１３，１１４と、高利得増幅回路１１５と、出力回路１１６と、電流制限回路１１７と、電流源回路１１８と、ローパスフィルタ１１９とに大別されて構成されたものとなっている。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、第１の回路構成例について、図１を参照しつつ説明する。
第１の回路構成例における演算増幅器は、差動増幅回路１１０と、第１及び第２のレベルシフト回路１１１，１１２と、第３及び第４のレベルシフト回路１１３，１１４と、高利得増幅回路１１５と、出力回路１１６と、電流制限回路１１７と、電流源回路１１８と、ローパスフィルタ１１９とに大別されて構成されたものとなっている。
【0041】
本発明の実施の形態における演算増幅器は、ローパスフィルタ１１９が設けられた点を除けば、基本的に従来の演算増幅器の構成と同様の構成を有するものであるが、図１に示された構成に限定される必要はなく、他の構成を有してなる演算増幅器であっても良いことは勿論である。
以下、本発明の実施の形態における演算増幅器の具体的な構成について説明する。
まず、差動増幅回路１１０は、差動対を構成する第３及び第４のトランジスタ（図１においては、それぞれ「Ｑ３」、「Ｑ４」と表記）３，４と、アクティブ負荷を構成する第５及び第６のトランジスタ（図１においては、それぞれ「Ｑ５」、「Ｑ６」と表記）５，６を主たる構成要素として構成されている。
なお、本発明の実施の形態においては、第３及び第４のトランジスタ３，４にＰＮＰ型バイポーラトランジスタが、第５及び第６のトランジスタ５，６には、ＮＰＮ型バイポーラトランジスタが、それぞれ用いられている。
以下、本発明の実施の形態における演算増幅器の具体的な構成について説明する。
まず、差動増幅回路１１０は、差動対を構成する第３及び第４のトランジスタ（図１においては、それぞれ「Ｑ３」、「Ｑ４」と表記）３，４と、アクティブ負荷を構成する第５及び第６のトランジスタ（図１においては、それぞれ「Ｑ５」、「Ｑ６」と表記）５，６を主たる構成要素として構成されている。
なお、本発明の実施の形態においては、第３及び第４のトランジスタ３，４にＰＮＰ型バイポーラトランジスタが、第５及び第６のトランジスタ５，６には、ＮＰＮ型バイポーラトランジスタが、それぞれ用いられている。
【0042】
第３及び第４のトランジスタ３，４は、エミッタが相互に接続されると共に、ＰＮＰ型バイポーラトランジスタを用いた第１１２のトランジスタ（図１においては「Ｑ１１２」と表記）３２のコレクタに接続されている。そして、この第１１２のトランジスタ３２のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
【0043】
一方、第５及び第６のトランジスタ５，６は、カレントミラー接続されて設けられている。
すなわち、第５及び第６のトランジスタ５，６は、ベースが相互に接続されると共に、第５のトランジスタ５のコレクタと接続されて、第５のトランジスタ５は、いわゆるダイオード接続されて設けられている。
第５のトランジスタ５のコレクタには、第３のトランジスタ３のコレクタが、第６のトランジスタ６のコレクタには、第４のトランジスタ４のコレクタが、それぞれ接続される一方、第５及び第６のトランジスタ５，６のエミッタには、負電源電圧ＶＥＥが印加されるようになっている。
すなわち、第５及び第６のトランジスタ５，６は、ベースが相互に接続されると共に、第５のトランジスタ５のコレクタと接続されて、第５のトランジスタ５は、いわゆるダイオード接続されて設けられている。
第５のトランジスタ５のコレクタには、第３のトランジスタ３のコレクタが、第６のトランジスタ６のコレクタには、第４のトランジスタ４のコレクタが、それぞれ接続される一方、第５及び第６のトランジスタ５，６のエミッタには、負電源電圧ＶＥＥが印加されるようになっている。
【0044】
次に、第１及び第２のレベルシフト回路１１１，１１２は、反転入力端子（図１においては「ＩＮＭ」と表記）６１と非反転入力端子（図１においては「ＩＮＰ」と表記）６２に入力される入力信号のダイナミックレンジの下限レベルを負電源端子の電位以下に拡大する機能を果たすものである。
第１のレベルシフト回路１１１は、第１のトランジスタ（図１においては「Ｑ１」と表記）１と、第１１１のトランジスタ（図１においては「Ｑ１１１」と表記）３１と、第１の入力抵抗器（図１においては「Ｒｉｎ１」と表記）４１とを有して構成されている。また、第２のレベルシフト回路１１２は、第２のトランジスタ（図１においては「Ｑ２と表記）２と、第１１３のトランジスタ（図１においては「Ｑ１１３」と表記）３３と、第２の入力抵抗器（図１においては「Ｒｉｎ２」と表記）４２とを有して構成されている。いずれのレベルシフト回路１１１，１１２も基本的構成は同一である。
第１のレベルシフト回路１１１は、第１のトランジスタ（図１においては「Ｑ１」と表記）１と、第１１１のトランジスタ（図１においては「Ｑ１１１」と表記）３１と、第１の入力抵抗器（図１においては「Ｒｉｎ１」と表記）４１とを有して構成されている。また、第２のレベルシフト回路１１２は、第２のトランジスタ（図１においては「Ｑ２と表記）２と、第１１３のトランジスタ（図１においては「Ｑ１１３」と表記）３３と、第２の入力抵抗器（図１においては「Ｒｉｎ２」と表記）４２とを有して構成されている。いずれのレベルシフト回路１１１，１１２も基本的構成は同一である。
【0045】
なお、本発明の実施の形態においては、第１及び第２のトランジスタ１，２、並びに、第１１１及び第１１３のトランジスタ３１，３３には、ＰＮＰ型バイポーラトランジスタが用いられている。
【0046】
第１のトランジスタ１のエミッタは、第３のトランジスタ３のベースに接続されると共に、第１１１のトランジスタ３１のコレクタに接続されている。そして、第１１１のトランジスタ３１のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
また、第１のトランジスタ１のコレクタは、負電源電圧ＶＥＥが印加される一方、ベースは、第１の入力抵抗器４１を介して反転入力端子６１に接続されている。
また、第１のトランジスタ１のコレクタは、負電源電圧ＶＥＥが印加される一方、ベースは、第１の入力抵抗器４１を介して反転入力端子６１に接続されている。
【0047】
第２のトランジスタ２のエミッタは、第４のトランジスタ４のベースに接続されると共に、第１１３のトランジスタ３３のコレクタに接続されている。そして、第１１３のトランジスタ３３のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
また、第２のトランジスタ２のコレクタは、負電源電圧ＶＥＥが印加される一方、ベースは、第２の入力抵抗器４２を介して非反転入力端子６２に接続されている。
また、第２のトランジスタ２のコレクタは、負電源電圧ＶＥＥが印加される一方、ベースは、第２の入力抵抗器４２を介して非反転入力端子６２に接続されている。
【0048】
第３のレベルシフト回路１１３は、第７のトランジスタ（図１においては「Ｑ７」と表記）７と第１１０のトランジスタ（図１においては「Ｑ１１０」と表記）３０とを有して構成されている。この第３のレベルシフト回路１１３は、第５及び第６のトランジスタ５，６により構成されたアクティブ負荷に流れる電流の誤差をなくすために設けられたダミー回路である。
なお、本発明の実施の形態においては、第７のトランジスタ７及び第１１０のトランジスタ３０に、ＰＮＰ型バイポーラトランジスタが用いられている。
なお、本発明の実施の形態においては、第７のトランジスタ７及び第１１０のトランジスタ３０に、ＰＮＰ型バイポーラトランジスタが用いられている。
【0049】
第７のトランジスタ７のエミッタは、第１１０のトランジスタ１１０のコレクタに接続され、第１１０のトランジスタ３０のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
また、第７のトランジスタ７のコレクタには、負電源電圧ＶＥＥが印加される一方、ベースは第５のトランジスタ５のコレクタに接続されている。
また、第７のトランジスタ７のコレクタには、負電源電圧ＶＥＥが印加される一方、ベースは第５のトランジスタ５のコレクタに接続されている。
【0050】
第４のレベルシフト回路１１４は、第８のトランジスタ（図１においては「Ｑ８」と表記）８と第１１４のトランジスタ３４とを有して構成されている。
なお、本発明の実施の形態において、第８のトランジスタ８及び第１１４のトランジスタ３４には、ＰＮＰ型バイポーラトランジスタが用いられている。
第８のトランジスタ８のエミッタは、第１１４のトランジスタ３４のコレクタに接続され、第１１４のトランジスタ３４のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
なお、本発明の実施の形態において、第８のトランジスタ８及び第１１４のトランジスタ３４には、ＰＮＰ型バイポーラトランジスタが用いられている。
第８のトランジスタ８のエミッタは、第１１４のトランジスタ３４のコレクタに接続され、第１１４のトランジスタ３４のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
【0051】
この第４のレベルシフト回路１１４は、アクティブ負荷となる第６のトランジスタ６のコレクタ・エミッタ電圧を、第５のトランジスタ５のコレクタ・エミッタ間電圧Ｖｃｅ（＝Ｖｂｅ：ベース・エミッタ間電圧）と同一電位にバイアスする機能を果たす。
【0052】
高利得増幅回路１１５は、ダーリントン接続された第９及び第１０のトランジスタ（図１においては、それぞれ「Ｑ９」、「Ｑ１０」と表記）９，１０と、第１１５及び第１１７のトランジスタ（図１においては、それぞれ「Ｑ１１５」、「Ｑ１１７」と表記）３５，３７とを有して構成されている。
本発明に実施の形態において、第９及び第１０のトランジスタ９，１０には、ＮＰＮ型バイポーラトランジスタが、第１１５及び第１１７のトランジスタ３５，３７には、ＰＮＰ型バイポーラトランジスタが、それぞれ用いられている。
本発明に実施の形態において、第９及び第１０のトランジスタ９，１０には、ＮＰＮ型バイポーラトランジスタが、第１１５及び第１１７のトランジスタ３５，３７には、ＰＮＰ型バイポーラトランジスタが、それぞれ用いられている。
【0053】
第９のトランジスタ９のベースは、第８のトランジスタ８のエミッタに接続される一方、エミッタは、第１０のトランジスタ１０のベースに接続されている。 また、第９のトランジスタ９のコレクタは、第１１５のトランジスタ３５のコレクタに接続されており、この第１１５のトランジスタ３５のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
【0054】
一方、第１０のトランジスタ１０のコレクタは、第１１７のトランジスタ３７のコレクタに接続されており、この第１１７のトランジスタ３７のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。
また、第１０のトランジスタ１０のエミッタは、負電源電圧ＶＥＥが印加されるようになっている。
そして、第１０のトランジスタ１０のコレクタは、次述する出力回路１１６の入力段に接続されている。
また、第１０のトランジスタ１０のエミッタは、負電源電圧ＶＥＥが印加されるようになっている。
そして、第１０のトランジスタ１０のコレクタは、次述する出力回路１１６の入力段に接続されている。
【0055】
出力回路１１６は、第１５乃至第１７のトランジスタ（図１においては、それぞれ「Ｑ１５」、「Ｑ１６」、「Ｑ１７」と表記）１５～１７と、第１及び第２の抵抗器（図１においては、それぞれ「Ｒ１」、「Ｒ２」と表記）４３，４４とを有して構成されている。
本発明の実施の形態において、第１５及び第１６のトランジスタ１５，１６には、ＮＰＮ型バイポーラトランジスタが、第１７のトランジスタ１７には、ＰＮＰ型バイポーラトランジスタが、それぞれ用いられている。
本発明の実施の形態において、第１５及び第１６のトランジスタ１５，１６には、ＮＰＮ型バイポーラトランジスタが、第１７のトランジスタ１７には、ＰＮＰ型バイポーラトランジスタが、それぞれ用いられている。
【0056】
正電源電圧ＶＣＣと負電源電圧ＶＥＥとの間に、正電源電圧ＶＣＣ側から、第１６のトランジスタ１６、第２の抵抗器４４、及び、第１７のトランジスタ１７が直列接続されて設けられている。
第１６のトランジスタ１６のベースには、この第１６のトランジスタ１６とダーリントン回路を構成する第１５のトランジスタ１５のエミッタが接続されると共に、第１の抵抗器４３を介して第１６のトランジスタ１６のエミッタが接続されている。
第１６のトランジスタ１６のベースには、この第１６のトランジスタ１６とダーリントン回路を構成する第１５のトランジスタ１５のエミッタが接続されると共に、第１の抵抗器４３を介して第１６のトランジスタ１６のエミッタが接続されている。
【0057】
第１５のトランジスタ１５のコレクタには、正電源電圧ＶＣＣが印加されるようになっている一方、ベースは、高利得増幅回路１１５の第１０のトランジスタ１０のコレクタに接続されている。
なお、第１５のトランジスタ１５のベースと第６のトランジスタ６のコレクタとの間には、位相調整用の第１のコンデンサ（図１においては「Ｃ１」と表記）５１が接続されている。
なお、第１５のトランジスタ１５のベースと第６のトランジスタ６のコレクタとの間には、位相調整用の第１のコンデンサ（図１においては「Ｃ１」と表記）５１が接続されている。
【0058】
電流制限回路１１７は、第１１乃至第１４のトランジスタ（図１においては、それぞれ「Ｑ１１」、「Ｑ１２」、「Ｑ１３」、「Ｑ１４」と表記）１１～１４と、第１１６のトランジスタ（図１においては「Ｑ１１６」と表記）３６とを有して構成されている。かかる電流制限回路１１７は、出力回路１１６の第１６のトランジスタ１６に流れる電流の抑圧と、第９のトランジスタ９のコレクタ電流の制限を行うものである。
本発明の実施の形態において、第１１及び第１１６のトランジスタ１１，３６には、ＰＮＰ型バイポーラトランジスタが、第１２乃至第１４のトランジスタ１２～１４には、ＮＰＮ型バイポーラトランジスタが、それぞれ用いられている。
本発明の実施の形態において、第１１及び第１１６のトランジスタ１１，３６には、ＰＮＰ型バイポーラトランジスタが、第１２乃至第１４のトランジスタ１２～１４には、ＮＰＮ型バイポーラトランジスタが、それぞれ用いられている。
【0059】
第１２及び第１３のトランジスタ１２，１３は、カレントミラー回路を構成している。
すなわち、第１２及び第１３のトランジスタ１２，１３のベースは相互に接続されると共に、第１２のトランジスタ１２のコレクタに接続されている一方、各々のエミッタには、負電源電圧ＶＥＥが印加されるようになっている。
すなわち、第１２及び第１３のトランジスタ１２，１３のベースは相互に接続されると共に、第１２のトランジスタ１２のコレクタに接続されている一方、各々のエミッタには、負電源電圧ＶＥＥが印加されるようになっている。
【0060】
また、第１２のトランジスタ１２のコレクタは、第１１６のトランジスタ３６のコレクタに接続され、第１１６のトランジスタ３６のエミッタには、正電源電圧ＶＣＣが印加されるようになっている。さらに、第１２のトランジスタ１２のコレクタには、第１１のトランジスタ１１のベースが接続されている。
第１１のトランジスタ１１のエミッタは、第９のトランジスタ９のコレクタに接続される一方、第１１のトランジスタ１１のコレクタには、負電源電圧ＶＥＥが印加されるようになっている。
第１１のトランジスタ１１のエミッタは、第９のトランジスタ９のコレクタに接続される一方、第１１のトランジスタ１１のコレクタには、負電源電圧ＶＥＥが印加されるようになっている。
【0061】
また、第１３のトランジスタ１３のコレクタは、第１４のトランジスタ１４のベースと共に第１６のトランジスタ１６のエミッタに接続されている。
そして、第１４のトランジスタ１４のコレクタは、第１５のトランジスタ１５のベースに接続される一方、第１４のトランジスタ１４のエミッタは、第１７のトランジスタ１７のエミッタと共に出力端子６３に接続されている。
そして、第１４のトランジスタ１４のコレクタは、第１５のトランジスタ１５のベースに接続される一方、第１４のトランジスタ１４のエミッタは、第１７のトランジスタ１７のエミッタと共に出力端子６３に接続されている。
【0062】
電流源回路１１８は、第１０９乃至第１１７のトランジスタ（図１においては、それぞれ「Ｑ１０９」、「Ｑ１１０」、「Ｑ１１１」、「Ｑ１１２」、「Ｑ１１３」、「Ｑ１１４」、「Ｑ１１５」、「Ｑ１１６」、「Ｑ１１７」と表記）２９～３７と、定電流源（図１においては「ＣＳ１」と表記）１２０とを有して構成されている。
本発明の実施の形態において、第１０９乃至第１１７のトランジスタ２９～３７には、ＰＮＰ型バイポーラトランジスタが用いられている。
本発明の実施の形態において、第１０９乃至第１１７のトランジスタ２９～３７には、ＰＮＰ型バイポーラトランジスタが用いられている。
【0063】
第１０９のトランジスタ２９と、第１１０乃至第１１７のトランジスタ３０～３７は、カレントミラー回路を構成しており、入力段を構成する第１０９のトランジスタ２９側から出力段となる第１１０乃至第１１７のトランジスタ３０～３７の各トランジスタに電流出力が得られるようになっている。
すなわち、第１０９のトランジスタ２９のエミッタには、正電源電圧ＶＣＣが印加されるようになっている一方、ベースとコレクタとは相互に接続されて、その接続点と負電源電圧ＶＥＥとの間に定電流源１２０が設けられている。
そして、第１０９のトランジスタ２９のベースは、第１１０乃至第１１７のトランジスタ３０～３７の各ベースと相互に接続されている。
すなわち、第１０９のトランジスタ２９のエミッタには、正電源電圧ＶＣＣが印加されるようになっている一方、ベースとコレクタとは相互に接続されて、その接続点と負電源電圧ＶＥＥとの間に定電流源１２０が設けられている。
そして、第１０９のトランジスタ２９のベースは、第１１０乃至第１１７のトランジスタ３０～３７の各ベースと相互に接続されている。
【0064】
ローパスフィルタ１１９は、フィルタ用抵抗器（図１においては「ＲＸ１」と表記）４５と、フィルタ用ダイオード（図１においては「ＤＸ１」と表記）４０と、フィルタ用コンデンサ（図１においては「ＣＸ１」と表記）５２とを有して構成されている。
フィルタ用抵抗器４５の一端には、正電源電圧ＶＣＣが印加されるようになっている一方、フィルタ用抵抗器４５の他端はフィルタ用ダイオード４０のアノードに接続されている。そして、フィルタ用ダイオード４０のカソードには、負電源電圧ＶＥＥが印加されるようになっている。
フィルタ用抵抗器４５の一端には、正電源電圧ＶＣＣが印加されるようになっている一方、フィルタ用抵抗器４５の他端はフィルタ用ダイオード４０のアノードに接続されている。そして、フィルタ用ダイオード４０のカソードには、負電源電圧ＶＥＥが印加されるようになっている。
【0065】
また、フィルタ用抵抗器４５とフィルタ用ダイオード４０のアノードの接続点には、フィルタ用コンデンサ５２の一端が接続され、フィルタ用コンデンサ５２の他端には、正電源電圧ＶＣＣが印加されるようになっている。
さらに、図１においては、正電源と負電源間の寄生容量を、”Ｃｂ０”と表記して示している。
この寄生容量（以下、説明の便宜上「電源間寄生容量」と称する）Ｃｂ０は、例えば、第１０９乃至第１１７のトランジスタ２９～３７のエミッタから負電源端子６５に至るまでの経路に発生するＰＮ接合容量と、第１５及び第１６のトランジスタ１５，１６のコレクタから負電源端子６５に至る経路において発生するＰＮ接合容量との和であり、合計で数十ｐＦ程度である。
さらに、図１においては、正電源と負電源間の寄生容量を、”Ｃｂ０”と表記して示している。
この寄生容量（以下、説明の便宜上「電源間寄生容量」と称する）Ｃｂ０は、例えば、第１０９乃至第１１７のトランジスタ２９～３７のエミッタから負電源端子６５に至るまでの経路に発生するＰＮ接合容量と、第１５及び第１６のトランジスタ１５，１６のコレクタから負電源端子６５に至る経路において発生するＰＮ接合容量との和であり、合計で数十ｐＦ程度である。
【0066】
本発明の実施の形態においては、従来回路（図２０参照）と異なり、フィルタ用コンデンサ５２をフィルタ用ダイオード４０との直列接続状態で正電源端子６４と負電源端子６５との間に設けることで、フィルタ用コンデンサ５２の両端にＥＳＤサージが直接印加されることを回避し、それによってＥＳＤ耐性の劣化防止が図られている。
【0067】
また、本発明の実施の形態においては、従来と異なり、抵抗器に代えてフィルタ用ダイオード４０をフィルタ用コンデンサ５２と直列接続したことで、次述するようにフィルタ用コンデンサ５２の機能を損なうことなくローパスフィルタの動作効率の向上が図られる。
すなわち、フィルタ用コンデンサ５２と直列接続する素子を抵抗器とする場合、ＥＳＤ耐性を考慮し、百Ω程度のものを用いる必要がある。一方、フィルタ用コンデンサ５２の容量値は数十ｐＦである。例えば、フィルタ用コンデンサ５２の容量値が２０ｐＦであるとすると、周波数０．５ＧＨｚにおけるインピーダンスは１６Ω程度しかない。そのため、かかるフィルタ用コンデンサ５２と直列に百Ω程度の抵抗器を接続するとローパスフィルタの主要部をなすフィルタ用コンデンサ５２の本来の機能を損ない、効果的なローパスフィルタとしての動作を確保できなくなるという問題を招く。
すなわち、フィルタ用コンデンサ５２と直列接続する素子を抵抗器とする場合、ＥＳＤ耐性を考慮し、百Ω程度のものを用いる必要がある。一方、フィルタ用コンデンサ５２の容量値は数十ｐＦである。例えば、フィルタ用コンデンサ５２の容量値が２０ｐＦであるとすると、周波数０．５ＧＨｚにおけるインピーダンスは１６Ω程度しかない。そのため、かかるフィルタ用コンデンサ５２と直列に百Ω程度の抵抗器を接続するとローパスフィルタの主要部をなすフィルタ用コンデンサ５２の本来の機能を損ない、効果的なローパスフィルタとしての動作を確保できなくなるという問題を招く。
【0068】
これに対して、本発明の実施の形態のように、フィルタ用コンデンサ５２と直列接続されるフィルタ用ダイオード４０は、周波数応答が速く、遮断周波数が１ＧＨｚを越えるものも一般的である。そのため、フィルタ用コンデンサ５２とフィルタ用ダイオード４０とを直列接続しても、フィルタ用ダイオード４０は高周波での動作が可能なため、上述のようにフィルタ用コンデンサ５２の機能を損なうことなく、ローパスフィルタの効率的な動作が確保されることとなる。
【0069】
なお、フィルタ用ダイオード４０の高い遮断周波数が得られるのは、フィルタ用ダイオード４０がオン状態にある場合である。したがって、高い遮断周波数を確保するためには、常に、フィルタ用ダイオード４０に直流電圧を印加し、電流が流れている状態を確保する必要がある。
そこで、本発明の実施の形態においては、フィルタ用ダイオード４０のアノードをフィルタ用抵抗器４５を介して正電源電圧ＶＣＣにプルアップする構成を採っている。
そこで、本発明の実施の形態においては、フィルタ用ダイオード４０のアノードをフィルタ用抵抗器４５を介して正電源電圧ＶＣＣにプルアップする構成を採っている。
【0070】
また、フィルタ用コンデンサ５２の容量値は、次述する観点から選定するのが好適である。
まず、一般に良く知られているコイルとコンデンサにより構成されるローパスフィルタの遮断周波数ｆｃを求める式を基に、フィルタ用コンデンサ５２の容量値を求めると、下記する式２の不等式を満たす大きさでなければ、ローパスフィルタの効果を得ることができない。
まず、一般に良く知られているコイルとコンデンサにより構成されるローパスフィルタの遮断周波数ｆｃを求める式を基に、フィルタ用コンデンサ５２の容量値を求めると、下記する式２の不等式を満たす大きさでなければ、ローパスフィルタの効果を得ることができない。
【0071】
ＣＸ１＞１／｛（２πｆｃ）２×Ｌ１｝－Ｃｂ０・・・式２
【0072】
ここで、ＣＸ１は、フィルタ用コンデンサ５２の容量値、ｆｃは、ローパスフィルタ１１９の遮断周波数、Ｌ１は、先に、図１７で説明した検証回路において演算増幅器の正電源端子側に存在する寄生インダクタンス、Ｃｂ０は、先に説明した電源間寄生容量の寄生容量である。
【0073】
図９には、上述のようにフィルタ用コンデンサ５２の容量値を選定した場合の正電源端子６４における高周波ＡＣ電圧の振幅ＶCAの周波数依存性を示す特性例が示されており、以下、同図について説明する。
この特性例は、フィルタ用コンデンサ５２の容量値を２０ｐＦとして、図１７に示された従来の検証回路を用いてＡＣ電圧源ＲＦの周波数を変化させた場合の、電源ラインにおける電圧振幅ＶCAの変化例を示すものである。
この特性例は、フィルタ用コンデンサ５２の容量値を２０ｐＦとして、図１７に示された従来の検証回路を用いてＡＣ電圧源ＲＦの周波数を変化させた場合の、電源ラインにおける電圧振幅ＶCAの変化例を示すものである。
【0074】
図９において横軸はＡＣ電圧源ＲＦの周波数を、縦軸は電圧振幅ＶCAを、それぞれ示している。
同図において、実線の特性線は、本発明の実施の形態における演算増幅器の特性を、点線の特性線は、図１５に示された従来回路の特性を、それぞれ示している。
図９によれば、本発明の実施の形態における演算増幅器は、従来よりも低い周波数で電源ラインにおける電圧振幅ＶCAが低下しており、ローパスフィルタ１１９が確実に機能していることが確認できる。
同図において、実線の特性線は、本発明の実施の形態における演算増幅器の特性を、点線の特性線は、図１５に示された従来回路の特性を、それぞれ示している。
図９によれば、本発明の実施の形態における演算増幅器は、従来よりも低い周波数で電源ラインにおける電圧振幅ＶCAが低下しており、ローパスフィルタ１１９が確実に機能していることが確認できる。
【0075】
図１０には、ＡＣ電圧源ＲＦの周波数を０．５ＧＨｚとして入力電力Ｐｉｎを変化させた場合の出力電圧Ｖｏｕｔの変化例が示されており、以下、同図について説明する。
図１０において、横軸は入力電力Ｐｉｎを、縦軸は出力電圧Ｖｏｕｔを、それぞれ示している。
また、同図において、実線の特性線は、本発明の実施の形態における演算増幅器の特性を、点線の特性線は、図１５に示された従来回路の特性を、それぞれ示している。
図１０において、横軸は入力電力Ｐｉｎを、縦軸は出力電圧Ｖｏｕｔを、それぞれ示している。
また、同図において、実線の特性線は、本発明の実施の形態における演算増幅器の特性を、点線の特性線は、図１５に示された従来回路の特性を、それぞれ示している。
【0076】
図１０によれば、従来回路では、入力電力Ｐｉｎ＝３０ｄＢｍで出力電圧Ｖｏｕｔが、正常値の６Ｖよりも大きく低下していることが確認できる。
これに対して、本発明の実施の形態における演算増幅器の場合、入力電力Ｐｉｎ＝３０ｄＢｍを越えても、出力電圧Ｖｏｕｔは正常値の６Ｖを維持していることが確認できる。すなわち、演算増幅器の電源ラインへの高周波外来ノイズ混入に対する耐性が向上したことを意味する。
これに対して、本発明の実施の形態における演算増幅器の場合、入力電力Ｐｉｎ＝３０ｄＢｍを越えても、出力電圧Ｖｏｕｔは正常値の６Ｖを維持していることが確認できる。すなわち、演算増幅器の電源ラインへの高周波外来ノイズ混入に対する耐性が向上したことを意味する。
【0077】
本発明の実施の形態における演算増幅器においては、先に説明したようにフィルタ用コンデンサ５２の両端にＥＳＤのサージ電圧が印加されないようにフィルタ用ダイオード４０を直列接続したので、ＥＳＤ耐性を損なうことなく、電源ラインに混入する高周波外来ノイズに起因する出力電圧Ｖｏｕｔの変動を抑えることができる。
【0078】
さらに、フィルタ用ダイオード４０は、順方向で定常的に動作しているので、カソードからアノードへのリーク電流が発生しない。そのため、低消費電流の演算増幅器にも本発明の実施の形態のローパスフィルタ１１９を同様に適用することで、電源ラインへの高周波外来ノイズの混入に起因する出力電圧Ｖｏｕｔの変動を抑えることができる。
【0079】
次に、第２の回路構成例について、図２を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の回路構成例は、フィルタ用ダイオード４０のアノードとカソード間のＰＮ接合容量により形成される寄生容量（以下、説明の便宜上「第１の寄生容量」と称する）ＣｂＸ１をローパスフィルタ１１９Ａの構成要素として考慮した点が、第１の回路構成例と異なるものである。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の回路構成例は、フィルタ用ダイオード４０のアノードとカソード間のＰＮ接合容量により形成される寄生容量（以下、説明の便宜上「第１の寄生容量」と称する）ＣｂＸ１をローパスフィルタ１１９Ａの構成要素として考慮した点が、第１の回路構成例と異なるものである。
【0080】
第１の回路構成例は、高周波外来ノイズの周波数がフィルタ用ダイオード４０の遮断周波数より低いという前提であった。
これに対して、この第２の回路構成例は、高周波外来ノイズの周波数がフィルタ用ダイオード４０の遮断周波数より高い場合を想定しており、それ故、フィルタ用ダイオード４０の第１の寄生容量ＣｂＸ１を無視することができないものとなっている。
これに対して、この第２の回路構成例は、高周波外来ノイズの周波数がフィルタ用ダイオード４０の遮断周波数より高い場合を想定しており、それ故、フィルタ用ダイオード４０の第１の寄生容量ＣｂＸ１を無視することができないものとなっている。
【0081】
具体的は、フィルタ用コンデンサ５２の選定は、下記する式３の不等式に基づく必要がある。
【0082】
（ＣＸ１×ＣｂＸ１）／（ＣＸ１＋ＣｂＸ１）＞〔１／｛（２πｆｃ）２×Ｌ１｝－Ｃｂ０〕・・・式３
【0083】
ここで、ＣＸ１は、フィルタ用コンデンサ５２の容量値、ＣｂＸ１は、フィルタ用ダイオード４０のアノードとカソードとの間の第１の寄生容量の容量値、ｆｃは、ローパスフィルタ１１９Ａの遮断周波数、Ｌ１は、先に、図１７で説明した検証回路において演算増幅器の正電源端子側に存在する寄生インダクタンス、Ｃｂ０は、先に説明した電源間寄生容量の容量値である。
【0084】
先の第１の回路構成例では式２に示されたように左辺はフィルタ用コンデンサ５２の容量ＣＸ１のみであったのに対して、式３の左辺は、ＣＸ１とＣｂＸ１の直列接合容量となる。したがって、フィルタ用コンデンサ５２だけでなく、寄生コンデンサＣｂＸ１も第１の回路構成例よりも大きな容量であることが必要となる。
すなわち、フィルタ用ダイオード４０には、ＰＮ接合部分の面積が第１の回路構成例よりも大きなものが必要とされる。
この第２の回路構成例の特性も、先に図１０に示された特性と同様の傾向を示すものとなっている。
すなわち、フィルタ用ダイオード４０には、ＰＮ接合部分の面積が第１の回路構成例よりも大きなものが必要とされる。
この第２の回路構成例の特性も、先に図１０に示された特性と同様の傾向を示すものとなっている。
【0085】
したがって、この第２の回路構成例においても、第１の回路構成例と同様、演算増幅器の電源ラインへの高周波外来ノイズの混入に対する耐性向上が確保される。
この第２の回路構成例は、フィルタ用ダイオード４０の遮断周波数が高周波外来ノイズの周波数よりも低くてもノイズ耐性の確保が可能である。
第１の回路構成例では、フィルタ用ダイオード４０の遮断周波数が高周波外来ノイズの周波数よりも高いことを前提としていたが、高周波外来ノイズの周波数よりも高い遮断周波数のダイオードを設けることが困難な場合に、この第２の回路構成例は有効である。
この第２の回路構成例は、フィルタ用ダイオード４０の遮断周波数が高周波外来ノイズの周波数よりも低くてもノイズ耐性の確保が可能である。
第１の回路構成例では、フィルタ用ダイオード４０の遮断周波数が高周波外来ノイズの周波数よりも高いことを前提としていたが、高周波外来ノイズの周波数よりも高い遮断周波数のダイオードを設けることが困難な場合に、この第２の回路構成例は有効である。
【0086】
第２の回路構成例においても、第１の回路構成例同様、ＥＳＤ耐性を損なうことなく、電源ラインに混入する高周波外来ノイズに起因する出力電圧Ｖｏｕｔの変動を抑えることができる（図１０参照）。
また、第１の回路構成例同様、低消費電流の演算増幅器にも適用でき、電源ラインへの高周波外来ノイズの混入に起因する出力電圧Ｖｏｕｔの変動を抑えることができる。
また、第１の回路構成例同様、低消費電流の演算増幅器にも適用でき、電源ラインへの高周波外来ノイズの混入に起因する出力電圧Ｖｏｕｔの変動を抑えることができる。
【0087】
次に、第３の回路構成例について、図３を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の回路構成例は、次述するように、ローパスフィルタ１１９Ｂを構成する回路素子の接続が、第１、第２の回路構成例と異なるものである。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の回路構成例は、次述するように、ローパスフィルタ１１９Ｂを構成する回路素子の接続が、第１、第２の回路構成例と異なるものである。
【0088】
まず、フィルタ用ダイオード４０のアノードは、正電源端子６４に接続され、カソードは、フィルタ用抵抗器４５を介して負電源端子６５に接続されている。
また、フィルタ用コンデンサ５２がフィルタ用抵抗器４５と並列接続されて設けられている。
さらに、図３においては、フィルタ用ダイオード４０のカソードと負電源端子６５の間に生ずる第２の寄生容量ＣｂＸ２がローパスフィルタ１１９Ｂの構成要素の一つとして考慮されたものとなっている。
またさらに、演算増幅器の電源間寄生容量を、”Ｃｂ０”と表記して示している。
また、フィルタ用コンデンサ５２がフィルタ用抵抗器４５と並列接続されて設けられている。
さらに、図３においては、フィルタ用ダイオード４０のカソードと負電源端子６５の間に生ずる第２の寄生容量ＣｂＸ２がローパスフィルタ１１９Ｂの構成要素の一つとして考慮されたものとなっている。
またさらに、演算増幅器の電源間寄生容量を、”Ｃｂ０”と表記して示している。
【0089】
この電源間寄生容量Ｃｂ０は、例えば、第１０９乃至第１１７のトランジスタ２９～３７のエミッタから負電源端子６５に至る経路において発生するＰＮ接合容量と、第１５及び第１６のトランジスタ１５，１６のコレクタから負電源端子６５に至る経路において発生するＰＮ接合容量との和であり、合計で数十ｐＦ程度である。
この第３の回路構成例においては、フィルタ用コンデンサ５２に対して第２の寄生容量ＣｂＸ２が並列接続された状態となるため、ローパスフィルタ１１９Ｂの主要部をなす容量値が増加する。したがって、この第３の回路構成例の場合、フィルタ用コンデンサ５２の面積が第１の回路構成例よりも小さいものであっても、第１の回路構成例と同様の作用、効果を得ることができる。
この第３の回路構成例においては、フィルタ用コンデンサ５２に対して第２の寄生容量ＣｂＸ２が並列接続された状態となるため、ローパスフィルタ１１９Ｂの主要部をなす容量値が増加する。したがって、この第３の回路構成例の場合、フィルタ用コンデンサ５２の面積が第１の回路構成例よりも小さいものであっても、第１の回路構成例と同様の作用、効果を得ることができる。
【0090】
図４には、第２の寄生容量ＣｂＸ２の形成状態を説明する模式図が示されており、以下、同図を参照しつつ、第２の寄生容量ＣｂＸ２について説明する。
図４は、第２の寄生容量ＣｂＸ２の断面を模式的に示したものである。
回路基板１９がＰ拡散で構成されているため、フィルタ用ダイオード４０のＮ拡散層２０と回路基板１９のＰ拡散との間に第２の寄生容量ＣｂＸ２が生ずる（図４参照）。
図４は、第２の寄生容量ＣｂＸ２の断面を模式的に示したものである。
回路基板１９がＰ拡散で構成されているため、フィルタ用ダイオード４０のＮ拡散層２０と回路基板１９のＰ拡散との間に第２の寄生容量ＣｂＸ２が生ずる（図４参照）。
【0091】
この第３の回路構成例では、フィルタ用ダイオード４０の遮断周波数が高周波外来ノイズより高い場合を想定している。
したがって、フィルタ用コンデンサ５２の選定は、下記する式４の不等式に基づく必要がある。
したがって、フィルタ用コンデンサ５２の選定は、下記する式４の不等式に基づく必要がある。
【0092】
ＣＸ１＞１／｛（２πｆｃ）２×Ｌ１｝－Ｃｂ０－ＣｂＸ２・・・式４
【0093】
ここで、ＣＸ１は、フィルタ用コンデンサ５２の容量値、ＣｂＸ２は、フィルタ用ダイオード４０のカソードと負電源端子６５との間の第２の寄生容量の容量値、ｆｃは、ローパスフィルタ１１９Ｂの遮断周波数、Ｌ１は、先に、図１７で説明した検証回路において演算増幅器の正電源端子側に存在する寄生インダクタンス、Ｃｂ０は、先に説明した電源間寄生容量の容量値である。
【0094】
上述の式４と第１の回路構成例における式２を比べると、この第３の回路構成例の方が、第２の寄生容量ＣｂＸ２が差し引かれている分、フィルタ用コンデンサ５２の容量を小さくできるものとなっていることが確認できる。すなわち、第３の回路構成例は、フィルタ用コンデンサ５２のチップ面積を小さくできるという長所を有している。
【0095】
第３の回路構成例においても、第１の回路構成例同様、ＥＳＤ耐性を損なうことなく、電源ラインに混入する高周波外来ノイズに起因する出力電圧Ｖｏｕｔの変動を抑えることができる（図１０参照）。
また、第１の回路構成例同様、低消費電流の演算増幅器にも適用でき、電源ラインへの高周波外来ノイズの混入に起因する出力電圧Ｖｏｕｔの変動を抑えることができる。
また、第１の回路構成例同様、低消費電流の演算増幅器にも適用でき、電源ラインへの高周波外来ノイズの混入に起因する出力電圧Ｖｏｕｔの変動を抑えることができる。
【0096】
次に、第４の回路構成例について、図５を参照しつつ説明する。
なお、図１、又は、図３に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第４の回路構成例は、第３の回路構成例に、ローパスフィルタ１１９Ｃの構成要素として、フィルタ用ダイオード４０のアノードとカソードとの間のＰＮ接合容量により形成される第１の寄生容量ＣｂＸ１を加えた構成を有するものである。
なお、図１、又は、図３に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第４の回路構成例は、第３の回路構成例に、ローパスフィルタ１１９Ｃの構成要素として、フィルタ用ダイオード４０のアノードとカソードとの間のＰＮ接合容量により形成される第１の寄生容量ＣｂＸ１を加えた構成を有するものである。
【0097】
第１の寄生容量ＣｂＸ１は、図４に示された模式図にあるように、フィルタ用ダイオード４０のアノードとカソードとの間のＰＮ接合容量により形成されるものである。
先の第３の回路構成例においては、高周波外来ノイズの周波数がフィルタ用ダイオード４０の遮断周波数より低い場合を想定したものであったのに対して、この第４の回路構成例は、高周波外来ノイズの周波数がフィルタ用ダイオード４０の遮断周波数よりも高い場合を想定したものとなっている。
先の第３の回路構成例においては、高周波外来ノイズの周波数がフィルタ用ダイオード４０の遮断周波数より低い場合を想定したものであったのに対して、この第４の回路構成例は、高周波外来ノイズの周波数がフィルタ用ダイオード４０の遮断周波数よりも高い場合を想定したものとなっている。
【0098】
したがって、フィルタ用コンデンサ５２の選定基準は、第３の回路構成例の場合と異なり、下記する式５の不等式に基づくものとなる。
【0099】
｛（ＣＸ１＋ＣｂＸ２）×ＣｂＸ１｝／（ＣＸ１＋ＣｂＸ２＋ＣｂＸ１）＞〔１／｛（２πｆｃ）２×Ｌ１｝－Ｃｂ０〕・・・式５
【0100】
ここで、ＣＸ１は、フィルタ用コンデンサ５２の容量値、ＣｂＸ１は、フィルタ用ダイオード４０のアノードとカソードとの間のＰＮ接合容量により形成される第１の寄生容量、ＣｂＸ２は、フィルタ用ダイオード４０のカソードと負電源端子６５との間の第２の寄生容量の容量値、ｆｃは、ローパスフィルタ１１９Ｃの遮断周波数、Ｌ１は、先に、図１７で説明した検証回路において演算増幅器の正電源端子側に存在する寄生インダクタンス、Ｃｂ０は、先に説明した電源間寄生容量の容量値である。
【0101】
第３の回路構成例における式４の場合、左辺はＣＸ１のみであったが、この第４の回路構成例における式５では、先に示された式３同様、左辺は（ＣＸ１＋ＣｂＸ２）とＣｂＸ１の直列接合容量となる。
したがって、フィルタ用コンデンサ５２だけでなく、第２の寄生容量ＣｂＸ２も第３の回路構成例よりも大きな容量のものとする必要がある。すなわち、フィルタ用ダイオード４０には、ＰＮ接合部分の面積が第３の回路構成例より大きなものが必要とされる。
したがって、フィルタ用コンデンサ５２だけでなく、第２の寄生容量ＣｂＸ２も第３の回路構成例よりも大きな容量のものとする必要がある。すなわち、フィルタ用ダイオード４０には、ＰＮ接合部分の面積が第３の回路構成例より大きなものが必要とされる。
【0102】
第４の回路構成例においても、第１の回路構成例同様、ＥＳＤ耐性を損なうことなく、電源ラインに混入する高周波外来ノイズに起因する出力電圧Ｖｏｕｔの変動を抑えることができる（図１０参照）。
この第４の回路構成例は、フィルタ用ダイオード４０の遮断周波数が高周波外来ノイズの周波数よりも低くてもノイズ耐性の確保が可能である。
この第４の回路構成例は、フィルタ用ダイオード４０の遮断周波数が高周波外来ノイズの周波数よりも低くてもノイズ耐性の確保が可能である。
【0103】
先の第３の回路構成例では、フィルタ用ダイオード４０の遮断周波数が高周波外来ノイズの周波数よりも高いことを前提としていたが、高周波外来ノイズの周波数よりも高い遮断周波数のダイオードを設けることが困難な場合に、この第４の回路構成例は有効である。
【0104】
また、この第４の回路構成例は、第１の回路構成例同様、低消費電流の演算増幅器にも適用でき、電源ラインへの高周波外来ノイズの混入に起因する出力電圧Ｖｏｕｔの変動を抑えることができる。
【0105】
次に、第５の回路構成例について、図６を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第５の回路構成例は、従来の起動回路１２１の一部をローパスフィルタ１１９の構成要素として流用する構成を有するものである。
また、第５の回路構成例においては、定電流源１２０（図１参照）の具体回路例が示されたものとなっている。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第５の回路構成例は、従来の起動回路１２１の一部をローパスフィルタ１１９の構成要素として流用する構成を有するものである。
また、第５の回路構成例においては、定電流源１２０（図１参照）の具体回路例が示されたものとなっている。
【0106】
以下、起動回路１２１、ローパスフィルタ１１９、及び、定電流源１２０について具体的に説明する。
起動回路１２１は、起動用ダイオード（フィルタ用ダイオード）５５と、起動用抵抗器（フィルタ用抵抗器）５６と、第１０２のトランジスタ（図６においては「Ｑ１０２」と表記）２２とを有して構成されている。
起動用ダイオード５５のアノードは、起動用抵抗器５６を介して正電源端子６４に接続される一方、カソードは、負電源端子６５に接続されている。
また、起動用ダイオード５５のアノードには、第１０２のトランジスタ（起動用トランジスタ）２２のベースが接続されている。
なお、第１０２のトランジスタ２２には、ＮＰＮ型バイポーラトランジスタが用いられている。
起動回路１２１は、起動用ダイオード（フィルタ用ダイオード）５５と、起動用抵抗器（フィルタ用抵抗器）５６と、第１０２のトランジスタ（図６においては「Ｑ１０２」と表記）２２とを有して構成されている。
起動用ダイオード５５のアノードは、起動用抵抗器５６を介して正電源端子６４に接続される一方、カソードは、負電源端子６５に接続されている。
また、起動用ダイオード５５のアノードには、第１０２のトランジスタ（起動用トランジスタ）２２のベースが接続されている。
なお、第１０２のトランジスタ２２には、ＮＰＮ型バイポーラトランジスタが用いられている。
【0107】
ローパスフィルタ１１９は、フィルタ用抵抗器を兼ねる起動用抵抗器５６と、フィルタ用ダイオードを兼ねる起動用ダイオード５５と、フィルタ用コンデンサ５２とを有して構成されており、起動回路１２１の起動用抵抗器５６と起動用ダイオード５５を流用する構成となっている。
【0108】
定電流源１２０は、第１０３乃至第１０８のトランジスタ（図６においては、それぞれ「Ｑ１０３」、「Ｑ１０４」、「Ｑ１０５」、「Ｑ１０６」、「Ｑ１０７」、「Ｑ１０８」と表記）２３～２８と、電流源用第１乃至第３の抵抗器（図６においては、それぞれ「Ｒ１０１」、「Ｒ１０２」、「Ｒ１０３」と表記）４６～４８を有して構成されている。
【0109】
この第５の回路構成例において、第１０３及び第１０４のトランジスタ２３，２４、並びに第１０７及び第１０８のトランジスタ２７，２８には、ＮＰＮ型バイポーラトランジスタが、第１０５及び第１０６のトランジスタ２５，２６には、ＰＮＰ型バイポーラトランジスタが、それぞれ用いられている。
【0110】
第１０３のトランジスタ２３は、第１０２のトランジスタ２２と相互のコレクタ同士、相互のエミッタ同士が、それぞれ接続されており、エミッタ同士の接続点と負電源端子６５との間には電流源用第２の抵抗器４７が接続されている。
第１０２及び第１０３のトランジスタ２２，２３のコレクタ同士の接続点は、第１０５のトランジスタ２５のベースに接続されると共に、電流源用第１の抵抗器４６を介して第１０５のトランジスタ２５のコレクタ及び第１０６のトランジスタ２６のベースに接続されている。
第１０２及び第１０３のトランジスタ２２，２３のコレクタ同士の接続点は、第１０５のトランジスタ２５のベースに接続されると共に、電流源用第１の抵抗器４６を介して第１０５のトランジスタ２５のコレクタ及び第１０６のトランジスタ２６のベースに接続されている。
【0111】
第１０５及び第１０６のトランジスタ２５，２６のエミッタは、共に正電源端子６４に接続されている。
また、第１０３のトランジスタ２３のベースは、第１０４のトランジスタ２４のベースと相互に接続されると共に、第１０４のトランジスタ２４のコレクタに接続されており、第１０３のトランジスタ２３と第１０４のトランジスタ２４は、カレントミラー回路を構成している。
また、第１０３のトランジスタ２３のベースは、第１０４のトランジスタ２４のベースと相互に接続されると共に、第１０４のトランジスタ２４のコレクタに接続されており、第１０３のトランジスタ２３と第１０４のトランジスタ２４は、カレントミラー回路を構成している。
【0112】
第１０４のトランジスタ２４のコレクタは、第１０６のトランジスタ２６のコレクタに接続される一方、第１０４のトランジスタ２４のエミッタは、電流源用第３の抵抗器４８を介して第１０７のトランジスタ２７のコレクタに接続されている。
また、第１０７のトランジスタ２７のベースは、第１０４のトランジスタ２４のエミッタに接続され、第１０７のトランジスタ２７のコレクタには、第１０８のトランジスタ２８のベースが接続されている。
また、第１０７のトランジスタ２７のベースは、第１０４のトランジスタ２４のエミッタに接続され、第１０７のトランジスタ２７のコレクタには、第１０８のトランジスタ２８のベースが接続されている。
【0113】
第１０７及び第１０８のトランジスタ２７，２８のエミッタは、共に負電源端子６５に接続される一方、第１０８のトランジスタ２８のコレクタは、第１０９のトランジスタ２９のコレクタ及びベースに接続されている。
第１０９のトランジスタ２９のエミッタは、正電源端子６４に接続されている。
第１０９のトランジスタ２９は、先に図１で説明したように、第１１０乃至第１１７のトランジスタ３０～３７と共にカレントミラー回路を構成している。
第１０９のトランジスタ２９のエミッタは、正電源端子６４に接続されている。
第１０９のトランジスタ２９は、先に図１で説明したように、第１１０乃至第１１７のトランジスタ３０～３７と共にカレントミラー回路を構成している。
【0114】
次に、起動回路１２１の動作を説明する。
正電源端子６４に正電源電圧ＶＣＣが印加されると、起動用抵抗器５６を介して第１０２のトランジスタ２２にベース電流が流れ、それに伴いコレクタ電流も流れる。この第１０２のトランジスタ２２に流れるコレクタ電流は、定電流源１２０の第１０５及び第１０６のトランジスタ２５，２６のベース電流となるため、第１０５及び第１０６のトランジスタ２５，２６にもコレクタ電流が流れる。
正電源端子６４に正電源電圧ＶＣＣが印加されると、起動用抵抗器５６を介して第１０２のトランジスタ２２にベース電流が流れ、それに伴いコレクタ電流も流れる。この第１０２のトランジスタ２２に流れるコレクタ電流は、定電流源１２０の第１０５及び第１０６のトランジスタ２５，２６のベース電流となるため、第１０５及び第１０６のトランジスタ２５，２６にもコレクタ電流が流れる。
【0115】
第１０６のトランジスタ２６のコレクタ電流は、第１０３及び第１０４のトランジスタ２３，２４のベース電流となり、第１０３のトランジスタ２３にコレクタ電流が流れる。
その結果、第１０３のトランジスタ２３はオン状態となるため、エミッタから電流源用第２の抵抗器４７方向に電流が流れ、この電流源用第２の抵抗器４７に電圧降下が生ずる。それによって、第１０３のトランジスタ２３のエミッタ電位が上昇すると共に、エミッタ同士が同電位である第１０２のトランジスタ２２のエミッタ電位も上昇する。
その結果、第１０３のトランジスタ２３はオン状態となるため、エミッタから電流源用第２の抵抗器４７方向に電流が流れ、この電流源用第２の抵抗器４７に電圧降下が生ずる。それによって、第１０３のトランジスタ２３のエミッタ電位が上昇すると共に、エミッタ同士が同電位である第１０２のトランジスタ２２のエミッタ電位も上昇する。
【0116】
一方、第１０２のトランジスタ２２のベースは、起動用ダイオード５５のアノード電位で固定されている。このように、第１０２のトランジスタ２２のエミッタ電位が上昇する一方で、ベース電位は変わらないので、第１０２のトランジスタ２２はオフ状態となり、コレクタ電流は停止する。
その一方で、第１０３乃至第１０６のトランジスタ２３～２６は、オン状態となるので、第１０２のトランジスタ２２がオフ状態となっても定電流源１２０は動作状態を維持することとなる。しかして、第１０２のトランジスタ２２は、定電流源１２０の初段にいわゆる起動電流を流す機能を果たすものとなっている。
このようにして定電流源１２０は、電源電圧の印加の際に起動回路１２１によって起動されるようになっている。
その一方で、第１０３乃至第１０６のトランジスタ２３～２６は、オン状態となるので、第１０２のトランジスタ２２がオフ状態となっても定電流源１２０は動作状態を維持することとなる。しかして、第１０２のトランジスタ２２は、定電流源１２０の初段にいわゆる起動電流を流す機能を果たすものとなっている。
このようにして定電流源１２０は、電源電圧の印加の際に起動回路１２１によって起動されるようになっている。
【0117】
上述のように定電流源１２０が一旦動作すると、第１０２のトランジスタ２２は、オフ状態となる。そのため、起動用抵抗器５６と起動用ダイオード５５は、定電流源１２０と電気的に切り離された状態となる。したがって、フィルタ用抵抗器を兼ねる起動用抵抗器５６の両端にフィルタ用コンデンサ５２が接続された構成としても定電流源１２０の動作に何ら影響を及ぼすことはない。
【0118】
第５の回路構成例においても、第１の回路構成例同様、ＥＳＤ耐性を損なうことなく、電源ラインに混入する高周波外来ノイズに起因する出力電圧Ｖｏｕｔの変動を抑えることができる（図１０参照）。
また、先に述べたように、この第５の回路構成例は、起動用抵抗器５６と起動用ダイオード５５を、ローパスフィルタ１１９のフィルタ用抵抗器とフィルタ用ダイオードとして流用することで、それぞれ別個に専用の素子を設ける必要がなくなるので、素子面積の削減、回路の簡素化が可能となる。
また、先に述べたように、この第５の回路構成例は、起動用抵抗器５６と起動用ダイオード５５を、ローパスフィルタ１１９のフィルタ用抵抗器とフィルタ用ダイオードとして流用することで、それぞれ別個に専用の素子を設ける必要がなくなるので、素子面積の削減、回路の簡素化が可能となる。
【0119】
また、この第５の回路構成例は、第１の回路構成例同様、低消費電流の演算増幅器にも適用でき、電源ラインへの高周波外来ノイズの混入に起因する出力電圧Ｖｏｕｔの変動を抑えることができる。
【0120】
次に、第６の回路構成例について、図７を参照しつつ説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第６の回路構成例は、位相調整用の第１のコンデンサ５１にインピーダンス素子（図７においては「ＺＸ１」と表記）５０を直列接続することで、高周波外来ノイズの混入に起因して生ずるＡＣ電流ＩXCを低減すると共に、第１の回路構成例（図１参照）、第５の回路構成例（図６）に示されたローパスフィルタ１１９の併用によるＡＣ電流ＩXCのさらなる低減を可能としたものである。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第６の回路構成例は、位相調整用の第１のコンデンサ５１にインピーダンス素子（図７においては「ＺＸ１」と表記）５０を直列接続することで、高周波外来ノイズの混入に起因して生ずるＡＣ電流ＩXCを低減すると共に、第１の回路構成例（図１参照）、第５の回路構成例（図６）に示されたローパスフィルタ１１９の併用によるＡＣ電流ＩXCのさらなる低減を可能としたものである。
【0121】
図７に示された回路構成は、図１に示された回路構成を次述するようにブロック化したもので、この回路自体は、図１に示された回路と本質的に同一である。
図７において、差動増幅回路（図７においては「ＤＩＦ１」と表記）２１０は、図１における第１及び第２の入力抵抗器４１，４２、第１乃至第７のトランジスタ１～７、電流源回路１１８の第１０９乃至第１１３のトランジスタ２９～３３及び定電流源１２０で構成される部分に相当する。
図７において、差動増幅回路（図７においては「ＤＩＦ１」と表記）２１０は、図１における第１及び第２の入力抵抗器４１，４２、第１乃至第７のトランジスタ１～７、電流源回路１１８の第１０９乃至第１１３のトランジスタ２９～３３及び定電流源１２０で構成される部分に相当する。
【0122】
また、図７において、レベルシフト回路（図７においては「ＬＳ１」と表記）２１１は、図１における第８のトランジスタ８及び電流源としての第１１４のトランジスタ２４により構成されて、レベルシフト機能を果たす部分に相当する。
またさらに、図７において、増幅回路（図７においては「ＧＭ１」と表記）２１２は、図１における第９及び第１０のトランジスタ９，１０並びに電流源としての第１１５のトランジスタ２５により構成されたダーリントン接続の増幅回路に相当するものである。
またさらに、図７において、増幅回路（図７においては「ＧＭ１」と表記）２１２は、図１における第９及び第１０のトランジスタ９，１０並びに電流源としての第１１５のトランジスタ２５により構成されたダーリントン接続の増幅回路に相当するものである。
【0123】
また、図７において、出力回路（図７においては「ＯＳ１」と表記）２１３は、図１における第１１乃至第１７のトランジスタ１１～１７、第１１６及び第１１７のトランジスタ３６，３７、第１及び第２の抵抗器４３，４４により構成された出力回路１１６に相当する。
そして、図７において、フィルタ回路（図７においては「ＦＬＴ１」と表記）２１４は、図１におけるローパスフィルタ１１９に相当するものである。
そして、図７において、フィルタ回路（図７においては「ＦＬＴ１」と表記）２１４は、図１におけるローパスフィルタ１１９に相当するものである。
【0124】
差動増幅回路２１０の出力は、レベルシフト回路２１１の入力段に接続され、レベルシフト回路２１１の出力は、増幅回路２１２の入力段に接続されている。
そして、増幅回路２１２の出力は、出力回路２１３の入力段に接続されている。
また、増幅回路２１２の出力は、インピーダンス素子５０及び位相調整用の第１のコンデンサ５１を介してレベルシフト回路２１１の入力へフィードバックされている。
そして、増幅回路２１２の出力は、出力回路２１３の入力段に接続されている。
また、増幅回路２１２の出力は、インピーダンス素子５０及び位相調整用の第１のコンデンサ５１を介してレベルシフト回路２１１の入力へフィードバックされている。
【0125】
かかる回路構成においては、先に述べたように電源間寄生容量Ｃｂ０に加えて、正電源端子と出力回路２１３の入力との間に生ずる寄生容量（以下、説明の便宜上「第１の素子寄生容量」と称する）Ｃｂ１が存在する。
また、レベルシフト回路２１１の入出力間には、第２の素子寄生容量Ｃｂ２が存在し、増幅回路２１２の出力と出力回路２１３の入力の接続点と負電源端子との間には、第３の素子寄生容量Ｃｂ３が存在する。
また、レベルシフト回路２１１の入出力間には、第２の素子寄生容量Ｃｂ２が存在し、増幅回路２１２の出力と出力回路２１３の入力の接続点と負電源端子との間には、第３の素子寄生容量Ｃｂ３が存在する。
【0126】
第１の素子寄生容量Ｃｂ１は、図１における第１５のトランジスタ１５のコレクタ・ベース間に生ずる寄生容量であり、第２の素子寄生容量Ｃｂ２は、図１における第８のトランジスタ８のベース・エミッタ間に生ずる寄生容量であり、第３の素子寄生容量Ｃｂ３は、第１７のトランジスタ１７のコレクタ・ベース間に生ずる寄生容量である。
【0127】
図８には、図７に示されたブロック化された各回路の具体的な回路構成例が示されており、以下、同図について説明する。
図８に示された具体回路例は、図６に示された回路構成例に、先の電源間寄生容量Ｃｂ０、第１乃至第３の素子寄生容量Ｃｂ１～Ｃｂ３を付加すると共に、図７におけるインピーダンス素子５０の具体例を示したものである。
なお、図６に示された回路構成例の構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
図８の具体回路例において、図７に示されたインピーダンス素子５０は、抵抗器（図８においては「ＲＸ１１」と表記）４９を用いて実現された構成となっている。
図８に示された具体回路例は、図６に示された回路構成例に、先の電源間寄生容量Ｃｂ０、第１乃至第３の素子寄生容量Ｃｂ１～Ｃｂ３を付加すると共に、図７におけるインピーダンス素子５０の具体例を示したものである。
なお、図６に示された回路構成例の構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
図８の具体回路例において、図７に示されたインピーダンス素子５０は、抵抗器（図８においては「ＲＸ１１」と表記）４９を用いて実現された構成となっている。
【0128】
次に、図１１には、図７及び図８に示された構成例における電源ラインへのＡＣ入力電力Ｐｉｎの変化に対する出力電圧Ｖｏｕｔの変化例が示されており、以下、同図について説明する。
この図１１に示された特性例は、フィルタ用コンデンサ５２の容量値を２０ｐＦ、インピーダンス素子５０である抵抗器４９の抵抗値を１０００Ωとして、ＡＣ電圧源ＲＦの周波数０．５ＧＨｚで得られた特性である。
同図によれば、従来回路ではＡＣ入力電力が大凡２７ｄＢｍ付近で出力電圧Ｖｏｕｔが低下するのに対して、本発明の実施の形態における演算増幅器においては、ＡＣ入力電力が大凡３５ｄＢｍ付近まで低下せず、電源ラインへの高周波外来ノイズ混入に対する耐性が向上したことが確認できる。
この図１１に示された特性例は、フィルタ用コンデンサ５２の容量値を２０ｐＦ、インピーダンス素子５０である抵抗器４９の抵抗値を１０００Ωとして、ＡＣ電圧源ＲＦの周波数０．５ＧＨｚで得られた特性である。
同図によれば、従来回路ではＡＣ入力電力が大凡２７ｄＢｍ付近で出力電圧Ｖｏｕｔが低下するのに対して、本発明の実施の形態における演算増幅器においては、ＡＣ入力電力が大凡３５ｄＢｍ付近まで低下せず、電源ラインへの高周波外来ノイズ混入に対する耐性が向上したことが確認できる。
【0129】
第１の回路構成例の場合、図１０に示されたように、電源ラインへのＡＣ入力電力が３５ｄＢｍに達すると出力電圧Ｖｏｕｔが１Ｖ以上変動を生ずるものであった。これに対して、図７及び図８に示された回路構成例の場合、図１１に示されたようにＡＣ入力電力が大凡３５ｄＢｍに達しても出力電圧Ｖｏｕｔの変動は第１の回路構成例よりも小さく、第１の回路構成例よりも電源ラインへ混入する高周波外来ノイズに対する耐性が大きく向上することが確認できる。
【0130】
【0131】
【0132】
ＩXC∝ＶCA／〔（ＲＸ１１）２＋｛（１／２πｆ）×（１／Ｃ１＋１／Ｃｂ１＋１／Ｃｂ２）｝２〕１／２・・・式６
【0133】
この図７、図８の回路構成例においては、ＡＣ電流ＩXCを減らす要素が、式６の分母と分子の双方にあるため、先に説明した回路構成例に比して出力電圧Ｖｏｕｔの変動をより小さくすることが可能となっている。
すなわち、式６の分子のＶCAは、正電源端子６４における高周波ＡＣ電圧の振幅であるが、先に述べたように、ファイル用抵抗器４５、フィルタ用ダイオード４０及びフィルタ用コンデンサ５２を用いたローパスフィルタによって抑圧可能となっている。
さらに、式６の分母のＲＸ１１は、抵抗器４９の抵抗値であるが、この抵抗器４９が位相補償用の第１のコンデンサ５１と直列に接続されることで、ＡＣ電流ＩXCを減らすことができる。
すなわち、式６の分子のＶCAは、正電源端子６４における高周波ＡＣ電圧の振幅であるが、先に述べたように、ファイル用抵抗器４５、フィルタ用ダイオード４０及びフィルタ用コンデンサ５２を用いたローパスフィルタによって抑圧可能となっている。
さらに、式６の分母のＲＸ１１は、抵抗器４９の抵抗値であるが、この抵抗器４９が位相補償用の第１のコンデンサ５１と直列に接続されることで、ＡＣ電流ＩXCを減らすことができる。
【0134】
【0135】
なお、上述した本発明の実施の形態におけるフィルタ用抵抗器４５は、例えば、ピンチ抵抗の構造となるＪＦＥＴ素子を用いても良い。さらに、フィルタ用ダイオード４０に代えて、ベースとコレクタが短絡状態とされたトランジスタを用いても良い。
またさらに、フィルタ用コンデンサ５２として、ＰＮ接合容量を用いても良い。
またさらに、フィルタ用コンデンサ５２として、ＰＮ接合容量を用いても良い。
【産業上の利用可能性】
【0136】
本発明は、消費電流の増加を招くことなく電源ラインへの高周波外来ノイズの混入に対して安定した出力特性が所望される演算増幅器に適用できる。
【符号の説明】
【0137】
４０…フィルタ用ダイオード
４５…フィルタ用抵抗器
４２…フィルタ用コンデンサ
１１９…ローパスフィルタ
４５…フィルタ用抵抗器
４２…フィルタ用コンデンサ
１１９…ローパスフィルタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】