(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-21
(45)【発行日】2024-10-29
(54)【発明の名称】波形生成装置、波形生成方法及び荷電粒子ビーム照射装置
(51)【国際特許分類】
H01L 21/027 20060101AFI20241022BHJP
G03F 7/20 20060101ALI20241022BHJP
H01J 37/305 20060101ALI20241022BHJP
H01J 37/147 20060101ALI20241022BHJP
H01J 37/20 20060101ALI20241022BHJP
H03M 1/08 20060101ALI20241022BHJP
【ＦＩ】
H01L21/30 541D
G03F7/20 504
H01J37/305 B
H01J37/147 C
H01J37/20 A
H03M1/08 B
【請求項の数】
8
(21)【出願番号】P 2021016707
(22)【出願日】2021-02-04
(65)【公開番号】P2022119519
(43)【公開日】2022-08-17
【審査請求日】2023-12-20
(73)【特許権者】
【識別番号】504162958
【氏名又は名称】株式会社ニューフレアテクノロジー
(74)【代理人】
【識別番号】100086911
【弁理士】
【氏名又は名称】重野 剛
(74)【代理人】
【識別番号】100144967
【弁理士】
【氏名又は名称】重野 隆之
(72)【発明者】
【氏名】池田 迪彦
(72)【発明者】
【氏名】峯 彰謙
(72)【発明者】
【氏名】河原 邦昭
【審査官】今井 彰
(56)【参考文献】
【文献】特開平６－１３２８２１（ＪＰ，Ａ）
【文献】特開昭６２－２８７７１５（ＪＰ，Ａ）
【文献】特開平４－５１６１２（ＪＰ，Ａ）
【文献】特開昭５４－１２１０５０（ＪＰ，Ａ）
【文献】特開２００６－２６１４８４（ＪＰ，Ａ）
【文献】特開２０１６－１７２５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／０２７、２１／３０
Ｇ０３Ｆ １／００－１／８６
Ｈ０３Ｍ １／００－１／８８
(57)【特許請求の範囲】
【請求項1】
入力データをデジタルアナログ変換して出力する第１ＤＡ変換器と、前記入力データに基づく指令値を持つ第１信号、及び前記第１信号の指令値との差分が一定となる指令値を持つ第２信号を出力する制御部と、
前記第１信号をデジタルアナログ変換して出力する第２ＤＡ変換器と、
前記第２信号をデジタルアナログ変換して出力する第３ＤＡ変換器と、
前記第１ＤＡ変換器の出力と、前記第２ＤＡ変換器の出力と、前記第３ＤＡ変換器の出力とを合成する合成器と、
を備え、
前記制御部は、前記入力データの所定の第１上位ビットの値が反転する時に、前記第１信号の指令値を該第１上位ビット又は該第１上位ビットとは異なる第２上位ビットの値が反転するように変更することを特徴とする波形生成装置。
【請求項2】
前記合成器は、前記第２ＤＡ変換器の出力から前記第３ＤＡ変換器の出力を減算する第１減算器と、前記第１ＤＡ変換器の出力から前記第１減算器の出力を減算する第２減算器とを含むことを特徴とする請求項１に記載の波形生成装置。
【請求項3】
前記第１信号の指令値と前記第２信号の指令値とは１最下位ビット分異なることを特徴とする請求項１又は２に記載の波形生成装置。
【請求項4】
複数の前記第２ＤＡ変換器を有し、各第２ＤＡ変換器に入力される前記第１信号の指令値は、反転するビットが異なる、又は反転するビットは同じで反転するビットよりも上位のビットの値が異なることを特徴とする請求項１乃至３のいずれかに記載の波形生成装置。
【請求項5】
前記複数の第２ＤＡ変換器は、互いに異なる増幅率で信号を増幅して出力することを特徴とする請求項４に記載の波形生成装置。
【請求項6】
第１ＤＡ変換器を用いて、入力データをデジタルアナログ変換し、電圧を出力する工程と、第２ＤＡ変換器に、前記入力データに基づく指令値を持つ第１信号を入力し、デジタルアナログ変換して出力する工程と、
第３ＤＡ変換器に、前記第１信号の指令値との差分が一定となる指令値を持つ第２信号を入力し、デジタルアナログ変換して出力する工程と、
を備え、
前記入力データの所定の第１上位ビットの値が反転する時に、前記第１信号の指令値を該第１上位ビット又は該第１上位ビットとは異なる第２上位ビットの値が反転するように変更し、
前記第１ＤＡ変換器の出力と、前記第２ＤＡ変換器の出力と、前記第３ＤＡ変換器の出力とを合成し、前記第１ＤＡ変換器の出力に含まれていたグリッジを減少させた信号を得ることを特徴とする波形生成方法。
【請求項7】
荷電粒子ビームを放出する放出部と、基板を載置するステージと、
請求項１乃至５のいずれかに記載の波形生成装置を有し、前記荷電粒子ビームを偏向させる偏向データを出力する偏向制御回路と、
前記偏向制御回路からの前記偏向データにより前記荷電粒子ビームを偏向する偏向器と、
前記基板上での前記荷電粒子ビームの偏向位置を移動させながら、前記荷電粒子ビームを用いて、前記基板にパターンを描画する描画部と、
を備える荷電粒子ビーム照射装置。
【請求項8】
荷電粒子ビームを放出する放出部と、基板を載置するステージと、
前記荷電粒子ビームを偏向する偏向器を有し、前記ステージを移動させると共に前記ステージの移動に追従するように前記基板上での前記荷電粒子ビームの偏向位置を移動させながら、前記荷電粒子ビームを用いて、前記基板にパターンを描画する描画部と、
前記荷電粒子ビームを偏向させる偏向データを前記偏向器へ出力する偏向制御回路と、
を備え、
前記描画部は、請求項１乃至５のいずれかに記載の波形生成装置を有するトラッキングアンプにより、前記ステージの移動に追従するように前記基板上での前記荷電粒子ビームの偏向位置を移動させることを特徴とする荷電粒子ビーム照射装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、波形生成装置、波形生成方法及び荷電粒子ビーム照射装置に関する。
【背景技術】
【0002】
ＬＳＩの高集積化に伴い、半導体デバイスの回路線幅と金属配線ピッチは年々微細化されてきている。このような半導体デバイスの回路パターンを形成するためには、縮小投影型露光装置を用いて、石英上に形成された高精度の原画パターンをＡｒＦ等のレーザーを用いてウェーハ上に縮小転写する手法（光リソグラフィー）が採用されている。近年では、さらに微細なパターンを形成するために、極端紫外線を用いたＥＵＶリソグラフィーが採用され始めている。ＥＵＶリソグラフィーでは複数の材料からなる多層構造を有するマスクが用いられる。いずれのマスクにおいても、高精度の原画パターンの製作には、電子ビーム描画装置によってマスクブランクス上のレジストを選択的に露光してパターンを形成する、所謂、電子ビームリソグラフィ技術が用いられている。
【0003】
電子ビーム描画では、描画対象の基板をステージ上に載置し、ステージを移動させながら描画を行う。その際、ステージの移動に伴ってビームの照射位置がずれないように、ステージの移動にビーム照射位置を追従させるトラッキング制御を行う。トラッキング制御用の偏向電圧を出力するトラッキングアンプは連続的に動作し、出力にグリッチ（電圧の瞬間的な急変動）が発生することがあった。グリッチが発生すると、ビーム照射位置がずれ、描画精度が劣化するという問題があった。
【先行技術文献】
【特許文献】
【0004】
【文献】特開平６－１３２８２１号公報
【文献】特開平４－５１６１２号公報
【文献】特開２００２－１４１８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、アンプの出力に発生するグリッチを打ち消すことができる波形生成装置、波形生成方法及び荷電粒子ビーム照射装置を提供することを課題とする。
【課題を解決するための手段】
【0006】
本発明の一態様による波形生成装置は、入力データをデジタルアナログ変換して出力する第１ＤＡ変換器と、前記入力データに基づく指令値を持つ第１信号、及び前記第１信号の指令値との差分が一定となる指令値を持つ第２信号を出力する制御部と、前記第１信号をデジタルアナログ変換して出力する第２ＤＡ変換器と、前記第２信号をデジタルアナログ変換して出力する第３ＤＡ変換器と、前記第１ＤＡ変換器の出力と、前記第２ＤＡ変換器の出力と、前記第３ＤＡ変換器の出力とを合成する合成器と、を備え、前記制御部は、前記入力データの所定の第１上位ビットの値が反転する時に、前記第１信号の指令値を該第１上位ビット又は該第１上位ビットとは異なる第２上位ビットの値が反転するように変更するものである。
【0007】
本発明の一態様による波形生成方法は、第１ＤＡ変換器を用いて、入力データをデジタルアナログ変換し、電圧を出力する工程と、第２ＤＡ変換器に、前記入力データに基づく指令値を持つ第１信号を入力し、デジタルアナログ変換して出力する工程と、第３ＤＡ変換器に、前記第１信号の指令値との差分が一定となる指令値を持つ第２信号を入力し、デジタルアナログ変換して出力する工程と、を備え、前記入力データの所定の第１上位ビットの値が反転する時に、前記第１信号の指令値を該第１上位ビット又は該第１上位ビットとは異なる第２上位ビットの値が反転するように変更し、前記第１ＤＡ変換器の出力と、前記第２ＤＡ変換器の出力と、前記第３ＤＡ変換器の出力とを合成し、前記第１ＤＡ変換器の出力に含まれていたグリッジを減少させた信号を得るものである。
【0008】
本発明の一態様による荷電粒子ビーム照射装置は、荷電粒子ビームを放出する放出部と、基板を載置するステージと、前記荷電粒子ビームを偏向する偏向器を有し、前記ステージを移動させると共に前記ステージの移動に追従するように前記基板上での前記荷電粒子ビームの偏向位置を移動させながら、前記荷電粒子ビームを用いて、前記基板にパターンを描画する描画部と、前記荷電粒子ビームを偏向させる偏向データを前記偏向器へ出力する偏向制御回路と、を備え、前記描画部は、請求項１乃至５のいずれかに記載の波形生成装置を有するトラッキングアンプにより、前記ステージの移動に追従するように前記基板上での前記荷電粒子ビームの偏向位置を移動させるものである。
【発明の効果】
【0009】
本発明によれば、アンプの出力に発生するグリッチを打ち消すことができる。
【図面の簡単な説明】
【0010】
【図1】本発明の実施形態に係る波形生成装置の構成図である。
【図2】（ａ）はグリッチを含むＤＡ変換器の出力を示すグラフであり、（ｂ）は変位打ち消し用のＤＡ変換器の出力を示すグラフであり、（ｃ）はグリッチ波形を示すグラフである。
【図3】（ａ）はグリッチを含むＤＡ変換器の出力を示すグラフであり、（ｂ）は相殺用グリッチ波形を示すグラフであり、（ｃ）はグリッチが打ち消された電圧変化を示すグラフである。
【図4】変形例による波形生成装置の構成図である。
【図5】（ａ）はグリッチを含むＤＡ変換器の出力を示すグラフであり、（ｂ）は変位打ち消し用のＤＡ変換器の出力を示すグラフであり、（ｃ）はグリッチ波形を示すグラフである。
【図6】（ａ）はグリッチを含むＤＡ変換器の出力を示すグラフであり、（ｂ）は相殺用グリッチ波形を示すグラフであり、（ｃ）はグリッチが打ち消された電圧変化を示すグラフである。
【図7】本発明の実施形態に係る描画装置の構成図である。
【図8】各領域を説明する図である。
【図9】トラッキングアンプの概略構成図である。
【図10】（ａ）はＤＡ変換器の出力波形の例を示す図であり、（ｂ）（ｄ）は相殺用グリッチ波形の例を示す図であり、（ｃ）（ｅ）は相殺用グリッチ波形を合成した後の波形の例を示す図である。
【図11】別の実施形態に係る波形生成装置の構成図である。
【図12】別の実施形態に係る波形生成装置の構成図である。
【発明を実施するための形態】
【0011】
以下、本発明の実施の形態を図面に基づいて説明する。
【0012】
【0013】
ＤＡ変換器６２は、制御部６０を介してデジタル信号の指令値を有する入力データを受信し、アナログ信号に変換する。ＤＡ変換器６２は受信した指令値に比例した出力をする。指令値の２進数表現で、出力に最も重みづけの大きいビットを最上位ビット、出力に最も重みづけの小さいビットを最下位ビットという。この指令値は、連続的に変化する。
【0014】
指令値の変化が上位ビット反転を伴う時、ＤＡ変換器６２の出力に大きなグリッチが発生する。例えば２進数８ビット表現（オフセットバイナリ）の指令値が「００１１１１１１」（以下、２進数はカッコ書きする）から「０１００００００」に変化する時、又は「０１００００００」から「００１１１１１１」に変化する時、上位２ビット目が反転する。このとき、ＤＡ変換器６２の出力に大きなグリッチが発生する。一般的にグリッチは、上位ビットであればある程、大きなグリッチが発生する傾向にある。
【0015】
制御部６０は、入力データを監視し、指令値の変化が上位ビット反転を伴うとき、相殺グリッチ生成部７０に、相殺用グリッチ波形を生成させる。グリッチを含むＤＡ変換器６２の出力に対し、相殺グリッチ生成部７０が生成する相殺用グリッチ波形を合成器６４で減算し、ＤＡ変換器６２の出力に現れるグリッチを打ち消す。
【0016】
なお、指令値が「０００００００１」から「００００００１０」に変化するような、上位ビットの反転を伴わないとき（下位ビットのみ反転するとき）は、ＤＡ変換器６２の出力にグリッチは（ほとんど）発生しないため、相殺用グリッチを生成する必要はない。
【0017】
相殺グリッチ生成部７０は、並列に設けられたＤＡ変換器７１及びＤＡ変換器７４と、合成器７７とを有する。ここでは、指令値の上位１ビット目が反転する時に、ＤＡ変換器６２の出力に大きなグリッチが発生するものとして説明する。
【0018】
ＤＡ変換器７１（第２ＤＡ変換器）の出力に大きなグリッチを発生させる、最上位ビットが反転する８ビットの指令値を持つ第１信号が制御部６０から出力され、ＤＡ変換器７１に入力される。例えば、ＤＡ変換器７１には、「０１１１１１１１」から「１０００００００」（あるいはこの逆）になるような、最上位ビットが反転する指令値が入力される。
【0019】
ＤＡ変換器７１には、ＤＡ変換器６２の入力に応じて、これら２つの指令値のいずれかが入力される。具体的には、ＤＡ変換器６２の入力が「０１１１１１１１」以下（「００００００００」～「０１１１１１１１」）のとき、ＤＡ変換器７１の入力は「０１１１１１１１」となる。ＤＡ変換器６２の入力が「１０００００００」以上（「１０００００００」～「１１１１１１１１」）のとき、ＤＡ変換器７１の入力は「１０００００００」となる。
【0020】
例えば、ＤＡ変換器６２の入力が「０１１１１１１０」→「０１１１１１１１」→「１０００００００」→「１００００００１」と連続的に変化する際、ＤＡ変換器７１の入力は「０１１１１１１１」→「０１１１１１１１」→「１０００００００」→「１０００００００」となる。
【0021】
ＤＡ変換器７１（及びＤＡ変換器６２）の入力が「０１１１１１１１」から「１０００００００」に変化する際、ＤＡ変換器７１の出力は、上位１ビット目の反転に伴うグリッチを含む。
【0022】
ＤＡ変換器７４（第３ＤＡ変換器）の出力に（大きな）グリッチを発生させない、すなわち最上位ビットの反転を伴わず、かつＤＡ変換器７１に入力される第１信号と変位量が同じ８ビットの指令値を持つ第２信号が制御部６０から出力され、ＤＡ変換器７４に入力される。
【0023】
例えば、ＤＡ変換器７４には、「１０００００００」から「１００００００１」となるような、ＤＡ変換器７１の入力と比較して、１最下位ビット分（「０００００００１」）異なる８ビットの指令値が入力される。１最下位ビット分異なるとは、「０００００００１」を足した（又は「０００００００１」を引く）ことをいう。従って、ＤＡ変換器７１の入力が「０１１１１１１１」のとき、ＤＡ変換器７４の入力は「１０００００００」であり、ＤＡ変換器７１の入力が「１０００００００」のとき、ＤＡ変換器７４の入力は「１００００００１」である（「０００００００１」引く場合、ＤＡ変換器７１の入力が「０１１１１１１１」のとき、ＤＡ変換器７４の入力は「０１１１１１１０」であり、ＤＡ変換器７１の入力が「１０００００００」のとき、ＤＡ変換器７４の入力は「０１１１１１１１」である）。
【0024】
図２（ａ）はＤＡ変換器７１の出力の一例を示す。図２（ｂ）はＤＡ変換器７４の出力の一例を示す。ＤＡ変換器７１は、入力が「０１１１１１１１」から「１０００００００」に変化する際に最上位ビット反転によるグリッチが発生する。ＤＡ変換器７４は、入力の変化が上位ビット反転を含まないため、出力にグリッチは発生しない。
【0025】
ＤＡ変換器７１の出力から、ＤＡ変換器７４の出力を合成器７７で減算（図２（ａ）－図２（ｂ））すると、図２（ｃ）に示すように、最上位ビットの反転に伴うグリッチ波形を取り出すことができる。なお、このとき、ＤＡ変換器７１の出力とＤＡ変換器７４の出力との差分である１最下位ビット分（「０００００００１」）のオフセットが残るが、グリッチ波形に対して極めて小さい値であるため、無視（許容）できる。このようにして取り出したグリッチ波形を、ＤＡ変換器６２の入力が「０１１１１１１１」から「１０００００００」に変化するときにＤＡ変換器６２の出力に発生するグリッチの相殺に用いる。
【0026】
制御部６０は、ＤＡ変換器６２に入力される指令値の最上位ビットが反転するタイミングに合わせて、ＤＡ変換器７１，７４及び合成器（減算器）７７による相殺用グリッチ波形の生成を実行する。
【0027】
図３（ａ）はＤＡ変換器６２の出力の例を示す。この例では、時間経過に伴い、ＤＡ変換器６２の入力が単調増加する。合成器６４で、ＤＡ変換器６２の出力に対し、図３（ｂ）に示す相殺用グリッチ波形を減算（図３（ａ）－図３（ｂ）の減算）することで、図３（ｃ）に示すようにグリッチを打ち消すことができる。
【0028】
ＤＡ変換器６２の出力に対する、ＤＡ変換器７１の出力の減算、ＤＡ変換器７４の出力の加算の順序は限定されない。例えば、ＤＡ変換器６２の出力とＤＡ変換器７１の出力とを減算した後に、ＤＡ変換器７４の出力を加算してもよい。また、ＤＡ変換器６２の出力とＤＡ変換器７４の出力とを加算した後に、ＤＡ変換器７１の出力を減算してもよい。
【0029】
また、ＤＡ変換器６２の出力に含まれるグリッジを減少させるものであれば、ＤＡ変換器６２の出力に対するＤＡ変換器７１の出力、ＤＡ変換器７４の出力の合成の手法（加算／減算）は特に限定されない。例えば、ＤＡ変換器６２の出力に対し、ＤＡ変換器７１の出力、ＤＡ変換器７４の出力を加算することで所望の信号が得られるように、ＤＡ変換器７１の入力、ＤＡ変換器７４の入力を設定してもよい。
【0030】
図１の合成器６４と、相殺グリッチ生成部７０内の合成器７７とは、機能的には１つにまとめても良い。例えば、図１の合成器６４と、相殺グリッチ生成部７０内の合成器７７とを、１つのアナログ回路から構成される合成器としても良い。
【0031】
図４は、入力データの指令値の上位１ビット目が反転する時、及び指令値の上位２ビット目が反転する時にＤＡ変換器６２の出力に発生するグリッチを打ち消すための波形生成装置の構成を示す。この波形生成装置は、図１に示す波形生成装置の相殺グリッチ生成部７０に、ＤＡ変換器７２，７３，７５及び７６を、ＤＡ変換器７１及び７４と並列となるように追加し、さらに合成器７８、７９を追加したものである。ＤＡ変換器７１及び７４の動作は上記と同じであるため、説明を省略する。
【0032】
合成器７８は、ＤＡ変換器７１～７３（第２ＤＡ変換器群）の出力を加算する。合成器７９は、ＤＡ変換器７４～７６（第３ＤＡ変換器群）の出力を加算する。合成器７７は、合成器７８の出力に対し、合成器７９の出力を減算する。
【0033】
入力データの指令値の上位２ビット目が反転する際に発生するグリッチは、上位１ビット目（最上位ビット）の値によって大きさが異なることが想定される。このため、最上位ビットの値によって、上位２ビット目が反転する際に発生するグリッチを別々に取り扱う。
【0034】
指令値の上位何ビット目までが反転する際に、ＤＡ変換器６２の出力に大きなグリッチが発生するかは、例えば「上位３ビット目まで」、「上位４ビット目まで」など、精度等に応じて設計者が適宜決めればよい。また、指令値の上位何ビット目までとするかについては、例えば半分よりも上位のビット目迄としても良い。また、例えば半分よりも上位のビット全てとする必要はなく、得られる効果は小さくなってしまうが半分よりも上位のビットの一部のビット、例えば最上位ビットのみ或いは上位２ビット目のみが反転する際に発生するグリッチについて、相殺用グリッチ波形を生成するようにしてもよい。
【0035】
ＤＡ変換器７２には、「００１１１１１１」から「０１００００００」（あるいはこの逆）になるような、最上位ビットが０かつ上位２ビット目が反転する８ビットの指令値が入力される。
【0036】
ＤＡ変換器７２には、ＤＡ変換器６２の入力に応じて、これら２つの指令値のいずれかが入力される。具体的には、ＤＡ変換器６２の入力が「００１１１１１１」以下（「００００００００」～「００１１１１１１」）のとき、ＤＡ変換器７２の入力は「００１１１１１１」となる。ＤＡ変換器６２の入力が「０１００００００」以上（「０１００００００」～「１１１１１１１１」）のとき、ＤＡ変換器７２の入力は「０１００００００」となる。ＤＡ変換器７２（及びＤＡ変換器６２）の入力が「００１１１１１１」から「０１００００００」に変化する際、ＤＡ変換器７２の出力は、上位２ビット目の反転に伴うグリッチを含む。
【0037】
ＤＡ変換器７３には、「１０１１１１１１」から「１１００００００」（あるいはこの逆）になるような、最上位ビットが１かつ上位２ビット目が反転する８ビットの指令値が入力される。
【0038】
ＤＡ変換器７３には、ＤＡ変換器６２の入力に応じて、これら２つの指令値のいずれかが入力される。具体的には、ＤＡ変換器６２の入力が「１０１１１１１１」以下（「００００００００」～「１０１１１１１１」）のとき、ＤＡ変換器７３の入力は「１０１１１１１１」となる。ＤＡ変換器６２の入力が「１１００００００」以上（「１１００００００」～「１１１１１１１１」）のとき、ＤＡ変換器７１の入力は「１１００００００」となる。ＤＡ変換器７３（及びＤＡ変換器６２）の入力が「１０１１１１１１」から「１１００００００」に変化する際、ＤＡ変換器７３の出力は、上位２ビット目の反転に伴うグリッチを含む。
【0039】
ＤＡ変換器７５には、「０１００００００」から「０１０００００１」となるような、ＤＡ変換器７２の入力と比較して１最下位ビット分（「０００００００１」）だけ異なる指令値が入力される。ＤＡ変換器７２の出力に対し、ＤＡ変換器７５の出力を減算すると、最上位ビットが０であるときに上位２ビット目が反転することに伴うグリッチ波形を取り出すことができる。このグリッチ波形を、ＤＡ変換器６２の入力が「００１１１１１１」から「０１００００００」に変化するときにＤＡ変換器６２の出力に発生するグリッチの相殺に用いる。
【0040】
ＤＡ変換器７６には、「０００００００１」を足す場合には、「１１００００００」から「１１０００００１」（「０００００００１」を引く場合には「１０１１１１１０」から「１０１１１１１１」）となるような、ＤＡ変換器７３の入力と比較して１最下位ビット分（「０００００００１」）だけ異なる指令値が入力される。ＤＡ変換器７３の出力に対し、ＤＡ変換器７６の出力を減算すると、最上位ビットが１であるときに上位２ビット目が反転することに伴うグリッチ波形を取り出すことができる。このグリッチ波形を、ＤＡ変換器６２の入力が「１０１１１１１１」から「１１００００００」に変化するときにＤＡ変換器６２の出力に発生するグリッチの相殺に用いる。
【0041】
制御部６０は、ＤＡ変換器６２に入力される指令値の最上位ビットが０かつ上位２ビット目が反転するタイミングに合わせて、ＤＡ変換器７２及び７５の入力を変化させ、合成器７７から相殺用グリッチ波形が出力されるようにする。
【0042】
制御部６０は、ＤＡ変換器６２に入力される指令値の最上位ビットが１かつ上位２ビット目が反転するタイミングに合わせて、ＤＡ変換器７３及び７６の入力を変化させ、合成器７７から相殺用グリッチ波形が出力されるようにする。
【0043】
図５（ａ）はＤＡ変換器７１～７３の出力の例を示す。図５（ｂ）はＤＡ変換器７４～７６の出力の例を示す。図５（ｃ）は、ＤＡ変換器７１～７６の出力を用いて生成される相殺用グリッチ波形の例を示すもので、合成器７７～７９により、＋（ＤＡ変換器７１の出力）＋（ＤＡ変換器７２の出力）＋（ＤＡ変換器７３の出力）－（ＤＡ変換器７４の出力）－（ＤＡ変換器７５の出力）－（ＤＡ変換器７６の出力）の演算（合成）をすることで得ることができる。
【0044】
図６（ａ）はＤＡ変換器６２の出力の例を示す。この例では、時間経過に伴い、ＤＡ変換器６２の入力が単調増加する。合成器６４で、ＤＡ変換器６２の出力に対し、図６（ｂ）に示す相殺用グリッチ波形を減算（図６（ａ）－図６（ｂ）の減算）することで、図６（ｃ）に示すようにグリッチを打ち消すことができる。
【0045】
上記実施形態では、上位１～２ビット目の反転でのグリッチを相殺するために、相殺グリッチ生成部７０が、３個のＤＡ変換器７１～７３と、変位を打ち消すための３個のＤＡ変換器７４～７６の合計６個のＤＡ変換器を有する構成について説明したが、上位ｎビット目（ｎは１以上の整数）までの反転によるグリッチを相殺する場合、相殺グリッチ生成部７０は、（２ｎ－１）×２個のＤＡ変換器を有する。
【0046】
上記実施形態では、相殺グリッチ生成部７０でグリッチ波形を取り出すにあたり、１最下位ビット分（「０００００００１」）のオフセットが残っていたが、ＤＡ変換器７４～７６の動作バランスでオフセットを最終的に０にできる。例えば、ＤＡ変換器６２の入力変化に応じて、ＤＡ変換器７１～７６の入力を以下のように設定する。
【0047】
ＤＡ変換器６２「０１１１１１１１」→「１０００００００」
ＤＡ変換器７１「０１１１１１１１」→「１０００００００」
ＤＡ変換器７４「０１１１１１０１」→「０１１１１１１０」
ＤＡ変換器７１「０１１１１１１１」→「１０００００００」
ＤＡ変換器７４「０１１１１１０１」→「０１１１１１１０」
【0048】
ＤＡ変換器６２「００１１１１１１」→「０１００００００」
ＤＡ変換器７２「００１１１１１１」→「０１００００００」
ＤＡ変換器７５「０１００００００」→「０１０００００１」
ＤＡ変換器７２「００１１１１１１」→「０１００００００」
ＤＡ変換器７５「０１００００００」→「０１０００００１」
【0049】
ＤＡ変換器６２「１０１１１１１１」→「１１００００００」
ＤＡ変換器７３「１０１１１１１１」→「１１００００００」
ＤＡ変換器７６「１１００００００」→「１１０００００１」
ＤＡ変換器７３「１０１１１１１１」→「１１００００００」
ＤＡ変換器７６「１１００００００」→「１１０００００１」
【0050】
ＤＡ変換器７５の入力はＤＡ変換器７２の入力より１最下位ビット分大きく、ＤＡ変換器７６の入力はＤＡ変換器７３の入力より１最下位ビット分大きい。一方、ＤＡ変換器７４の入力はＤＡ変換器７１の入力より２最下位ビット分小さい。これにより、オフセットを最終的に０にできる。
【0051】
上記実施形態では、ＤＡ変換器６２の入力値が増加する例について説明したが、入力値が減少する場合も同様の処理を適用できる。
【0052】
上記実施形態では、ＤＡ変換器７１～７３の出力を加算した信号に対し、ＤＡ変換器７４～７６の出力を加算した信号を減算して相殺用グリッチ波形を生成し、その後、ＤＡ変換器６２の出力に対し相殺用グリッチ波形を減算する構成について説明したが、信号の合成順序はこれに限定されない。例えば、ＤＡ変換器６２の出力に対し、ＤＡ変換器７１～７３の出力を加算した信号を減算し、その後、ＤＡ変換器７４～７６の出力を加算した信号を加算してもよい。あるいはまた、ＤＡ変換器６２の出力とＤＡ変換器７４～７６の出力を加算した信号とを加算し、その後、ＤＡ変換器７１～７３の出力を加算した信号を減算してもよい。
【0053】
次に、この波形生成装置を適用した荷電粒子ビーム照射装置について説明する。実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは電子ビームに限るものでなく、イオンビーム等でもよい。また、実施の形態では、照射装置の一例として描画装置の構成について説明するが、検査装置等でもよい。
【0054】
【0055】
描画部１５０は、電子鏡筒（電子ビームカラム）１０２と描画室１０３を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、ブランキング偏向器２１２、第１成形アパーチャ基板２０３、投影レンズ２０４、偏向器２０５、第２成形アパーチャ基板２０６、対物レンズ２０７、主偏向器２０８及び副偏向器２０９が配置されている。描画室１０３内には、ＸＹステージ１０５が配置される。ＸＹステージ１０５上には、レジストが塗布された、描画対象となるマスク等の基板１０１が配置される。基板１０１は、半導体装置を製造する際の露光用マスクや、レジストが塗布された、まだ何も描画されていないマスクブランクス等である。
【0056】
制御部１６０は、制御計算機１１０、メモリ１１１、偏向制御回路１２０、制御回路１２２、ＤＡＣ（デジタル・アナログコンバータ）アンプ１３２，１３４，１３６、加算器１３８、及び磁気ディスク装置等の記憶装置１４０，１４２を有している。偏向制御回路１２０には、ＤＡＣアンプ１３２，１３４，１３６が接続される。ＤＡＣアンプ１３４，１３６の出力には加算器１３８が接続される。
【0057】
ＤＡＣアンプ１３２は、副偏向器２０９に接続されている。ＤＡＣアンプ１３４は、その出力が加算器１３８に接続されている。ＤＡＣアンプ１３６は、その出力が加算器１３８に接続されている。加算器１３８の出力は主偏向器２０８に接続されている。
【0058】
偏向制御回路１２０から各ＤＡＣアンプ１３２，１３４，１３６に対して、それぞれの対応する制御用のデジタル信号が出力される。そして、各ＤＡＣアンプでは、それぞれのデジタル信号をアナログ信号に変換し、増幅させた上で偏向電圧として出力する。主偏向器２０８には、ＤＡＣアンプ１３４，１３６の２つの出力の加算値（和）が主偏向用の偏向電圧として印加される。ＤＡＣアンプ１３２の出力が副偏向器２０９に副偏向用の偏向電圧として印加される。これらの偏向電圧によって電子ビームが偏向させられる。制御回路１２２は、制御計算機１１０内の描画制御部５２による制御のもと、描画部１５０の動作を制御する。
【0059】
制御計算機１１０内には、データ処理部５０及び描画制御部５２が配置される。データ処理部５０及び描画制御部５２といった各「～部」は、処理回路を有する。処理回路は、例えば、電気回路、コンピュータ、プロセッサ、回路基板、量子回路、或いは、半導体装置を含む。各「～部」は、共通する処理回路（同じ処理回路）を用いても良いし、或いは異なる処理回路（別々の処理回路）を用いても良い。データ処理部５０及び描画制御部５２に入出力される情報および演算中の情報はメモリ１１１にその都度格納される。
【0060】
描画装置１００の外部から描画対象のチップパターンのデータ（チップデータ）が入力され、記憶装置１４０に格納される。チップデータには、描画する図形パターンの図形種を示す図形コード、配置座標、及び寸法等が定義される。その他、照射量情報が同データ内に定義されてもよい。或いは照射量情報が別データとして入力されてもよい。
【0061】
図８は、各領域を説明するための概念図である。図８において、基板１０１の描画領域１０は、主偏向器２０８の偏向可能幅で、例えばｙ方向に向かって短冊状に複数のストライプ領域２０に仮想分割される。主偏向器２０８は、ｘ，ｙ方向に主偏向器２０８の偏向可能幅で囲まれた主偏向領域２２内を偏向する。各ストライプ領域２０を、副偏向器２０９の偏向可能サイズでメッシュ状に仮想分割することで、複数のサブフィールド（ＳＦ）３０（小領域）が生成される。図８の例では、あるＳＦ３０のショット位置にショット図形４２，４４，４６が描画される。
【0062】
偏向制御回路１２０から図示しないブランキング制御用のＤＡＣアンプに対して、ブランキング制御用のデジタル信号が出力される。ブランキング制御用のＤＡＣアンプは、デジタル信号をアナログ信号に変換し、増幅させた上で偏向電圧として、ブランキング偏向器２１２に印加する。ブランキング偏向器２１２は、電子ビーム２００を偏向し、ビームのＯＮ／ＯＦＦを切り替える。
【0063】
偏向制御回路１２０から図示しない成形偏向制御用のＤＡＣアンプに対して、成形偏向制御用のデジタル信号が出力される。成形偏向制御用のＤＡＣアンプは、デジタル信号をアナログ信号に変換し、増幅させた上で偏向電圧として、偏向器２０５に印加する。偏向器２０５は電子ビーム２００を偏向することにより、第１成形アパーチャ基板２０３を通過した電子ビーム２００の第２成形アパーチャ基板２０６の開口部通過位置を制御し、各ショットのビームを可変成形する。
【0064】
偏向制御回路１２０からＤＡＣアンプ１３４（第１アンプ）に対して、主偏向制御用のデジタル信号（主偏向データ）が出力される。ＤＡＣアンプ１３４は、デジタル信号をアナログ信号に変換し、増幅させた上で偏向電圧（第１偏向電圧）として、主偏向器２０８に印加する。主偏向器２０８は、各ショットのビームを、メッシュ状に仮想分割された所定のサブフィールド（ＳＦ）３０の基準位置に偏向する。
【0065】
同時に、偏向制御回路１２０からＤＡＣアンプ１３６（第２アンプ）に対して、トラッキング制御用のデジタル信号（トラッキングデータ）が出力される。ＤＡＣアンプ１３６は、デジタル信号をアナログ信号に変換し、増幅させた上で偏向電圧（第２偏向電圧）として、主偏向器２０８に印加する。なお、主偏向器２０８には、主偏向制御用の偏向電圧とトラッキング制御用の偏向電圧とが加算器１３８で加算された偏向電圧が印加される。
【0066】
偏向制御回路１２０からＤＡＣアンプ１３２に対して、副偏向制御用のデジタル信号が出力される。ＤＡＣアンプ１３２は、デジタル信号をアナログ信号に変換し、増幅させた上で偏向電圧として、副偏向器２０９に印加する。副偏向器２０９は、各ショットのビームを、メッシュ状に仮想分割された所定のサブフィールド（ＳＦ）内の各ショット位置に偏向する。
【0067】
描画装置１００では、複数段の偏向器を用いて、ストライプ領域２０毎に描画処理を進めていく。ここでは、一例として、主偏向器２０８、及び副偏向器２０９といった２段偏向器が用いられる。
【0068】
ＸＹステージ１０５が例えば－ｘ方向に向かって連続移動しながら、１番目のストライプ領域２０についてｘ方向に向かって描画を進めていく。多重描画を行わずに、各ストライプ領域２０を１回ずつ描画する場合には、例えば、以下のように動作する。１番目のストライプ領域２０の描画終了後、同様に、或いは逆方向に向かって２番目のストライプ領域２０の描画を進めていく。以降、同様に、３番目以降のストライプ領域２０の描画を進めていく。各ストライプ領域２０を描画するにあたり、主偏向器２０８が、ＸＹステージ１０５の移動に追従するように、ＳＦ３０の基準位置（例えば中心）に電子ビーム２００を順に偏向する。また、副偏向器２０９が、各ＳＦ３０の基準位置から当該ＳＦ３０内に照射されるビームの各ショット位置に電子ビーム２００を偏向する。このように、主偏向器２０８、及び副偏向器２０９は、サイズの異なる偏向領域をもつ。ＳＦ３０は、複数段の偏向器の偏向領域のうち、最小の偏向領域となる。
【0069】
電子銃２０１（放出部）から放出された電子ビーム２００は、ブランキング偏向器２１２内を通過する際にブランキング用のＤＡＣアンプからの偏向信号によって制御されるブランキング偏向器２１２によって、ビームＯＮの状態では、第１成形アパーチャ基板２０３の矩形の開口全体を照明するように制御され、ビームＯＦＦの状態では、ビーム全体が第１成形アパーチャ基板２０３で遮蔽されるように偏向される。ビームＯＦＦの状態からビームＯＮとなり、その後ビームＯＦＦになるまでに第１成形アパーチャ基板２０３を通過した電子ビーム２００が１回の電子ビームのショットとなる。ブランキング偏向器２１２は、通過する電子ビーム２００の向きを制御して、ビームＯＮの状態とビームＯＦＦの状態とを交互に生成する。例えば、ビームＯＮの状態では電圧を印加せず、ビームＯＦＦの際にブランキング偏向器２１２に電圧を印加すればよい。各ショットの照射時間で基板１０１に照射される電子ビーム２００のショットあたりの照射量が調整されることになる。
【0070】
ビームＯＮに制御された電子ビーム２００は、照明レンズ２０２により矩形の開口を持つ第１成形アパーチャ基板２０３全体を照明する。第１成形アパーチャ基板２０３により、電子ビーム２００は矩形に成形される。第１成形アパーチャ基板２０３を通過した第１アパーチャ像の電子ビーム２００は、投影レンズ２０４により第２成形アパーチャ基板２０６上に投影される。偏向器２０５によって、第２成形アパーチャ基板２０６上での第１アパーチャ像は偏向制御され、ビーム形状と寸法を変化させる（可変成形を行なう）ことができる。可変成形はショット毎に行なわれ、例えばショット毎に異なるビーム形状と寸法に成形される。そして、第２成形アパーチャ基板２０６を通過した第２アパーチャ像の電子ビーム２００は、対物レンズ２０７により焦点を合わせ、主偏向器２０８及び副偏向器２０９によって偏向され、連続的に移動するＸＹステージ１０５に配置された基板１０１の所望する位置に照射される。
【0071】
図７では、位置偏向に、主副２段の多段偏向を用いた場合を示している。この場合、主偏向器２０８でＳＦ３０の基準位置にステージ移動に追従しながら該当ショットの電子ビーム２００を偏向し、副偏向器２０９でＳＦ内の各照射位置に該当ショットのビームを偏向すればよい。このような動作を繰り返し、各ショットのショット図形を繋ぎ合わせることで、所望の図形パターンを描画する。
【0072】
【0073】
ＤＡ変換器６２は、制御部６０を介して偏向制御回路１２０からデジタル信号の指令値であるトラッキングデータを受信し、アナログ信号に変換する。この指令値は、ＸＹステージ１０５の移動に応じて連続的に変化する。
【0074】
制御部６０は、トラッキングデータを監視し、指令値の変化が上位ビット（この例では上位１ビット目及び上位２ビット目）の反転を伴うとき、相殺グリッチ生成部７０に、相殺用グリッチ波形を生成させる。グリッチを含むＤＡ変換器６２の出力に対し、相殺グリッチ生成部７０が生成する相殺用グリッチを合成器（減算器）６４で減算し、ＤＡ変換器６２の出力に現れるグリッチを打ち消す。
【0075】
トラッキングアンプ１３６の出力のグリッチが抑制されるため、主偏向器２０８によるビーム偏向量が安定し、描画精度を向上させることができる。
【0076】
図７では、実施の形態を説明する上で必要な構成を記載している。描画装置１００にとって、通常、必要なその他の構成を備えていても構わない。例えば、位置偏向用には、主偏向器２０８と副偏向器２０９の主副２段の多段偏向器を用いているが、３段以上の多段偏向器によって位置偏向を行なってもよい。
【0077】
また、主偏向器２０８と副偏向器２０９は、電子ビームの通過領域を取り囲むように、例えば、８極の電極によって構成され、各電極用にそれぞれＤＡＣアンプが配置される。また、可変成形用の偏向器２０５は、例えば、４極の電極によって構成され、各電極のための図示しないＤＡＣアンプを備えていることは言うまでもない。同様に、ブランキング偏向器２１２は、例えば、２極の電極によって構成され、２つの電極の少なくとも一方の図示しないＤＡＣアンプを備えていることは言うまでもない。
【0078】
また、描画装置１００には、マウスやキーボード等の入力装置、モニタ装置、及び外部インターフェース回路等が接続されていても構わない。
【0079】
上記実施形態では、第１ＤＡ変換器の入力データの所定の上位ビットの値が反転する時に、第２ＤＡ変換器の入力信号の指令値を同じビットの値が反転するように変更し、第２ＤＡ変換器の出力と第３ＤＡ変換器の出力を合成して相殺用グリッチ波形を生成する例について説明した。例えば、第１ＤＡ変換器の入力データの最上位ビットの値が反転する時に、第２ＤＡ変換器の入力信号の指令値の最上位ビットの値を反転していた。
【0080】
しかし、第１ＤＡ変換器の入力データにおいて値が反転するビットと、第２ＤＡ変換器の入力信号において値が反転するビットとが異なるものであってもよい。以下、具体例を用いて説明する。説明の便宜上、第１ＤＡ変換器、第２ＤＡ変換器の入力データを２進数４ビット表現とする。
【0081】
例えば、第１ＤＡ変換器の入力が「００１０」→「００１１」→「０１００」→「０１０１」と連続的に変化する際、第２ＤＡ変換器の入力は「０１１１」→「０１１１」→「１０００」→「１０００」となる。すなわち、第１ＤＡ変換器の入力の上位２ビット目が反転する時に、第２ＤＡ変換器の入力の最上位ビットを反転させる。
【0082】
第３ＤＡ変換器の入力は第２ＤＡ変換器の入力と比較して１最下位ビット分（「０００１」）異なり、第２ＤＡ変換器の入力が「０１１１」のとき第３ＤＡ変換器の入力は「１０００」であり、第２ＤＡ変換器の入力が「１０００」のとき第３ＤＡ変換器の入力は「１００１」である。
【0083】
第２ＤＡ変換器の出力と第３ＤＡ変換器の出力とを合成することで相殺用グリッチ波形が生成される。この相殺用グリッチ波形を第１ＤＡ変換器の出力と合成することで、第１ＤＡ変換器の出力に含まれるグリッチを減少させることができる。
【0084】
第１ＤＡ変換器の入力と第２ＤＡ変換器の入力とで反転するビットの桁が異なるため、第１ＤＡ変換器の出力に含まれるグリッチの大きさと、第２ＤＡ変換器の出力に含まれるグリッチの大きさが異なる。第１ＤＡ変換器の出力に含まれるグリッチの大きさと、第２ＤＡ変換器の出力に含まれるグリッチの大きさとの関係によっては、相殺用グリッチ波形を合成しても、第１ＤＡ変換器の出力に含まれるグリッチが十分に減少しないことがある。
【0085】
図１０（ａ）は第１ＤＡ変換器の出力の一例を示し、図１０（ｂ）は相殺用グリッチ波形の一例を示す。例えば、第１ＤＡ変換器の入力が「００１０」→「００１１」→「０１００」→「０１０１」と連続的に変化する際に、図１０（ａ）に示すように、２０ｍＶの大きさのグリッチが発生する。第２ＤＡ変換器の入力を「０１１１」→「０１１１」→「１０００」→「１０００」と変化させると、図１０（ｂ）に示すように、４０ｍＶの大きさの相殺用グリッチ波形が生成される。これらをそのまま減算合成すると、図１０（ｃ）に示すように、－２０ｍＶのグリッチが残る。
【0086】
第１ＤＡ変換器の出力に含まれるグリッチを効果的に減少させるために、第２ＤＡ変換器の出力（第２ＤＡ変換器の出力と第３ＤＡ変換器の出力とを合成して得られる相殺用グリッチ波形）を増幅させることが好ましい。
【0087】
例えば、上記の例では、第２ＤＡ変換器の出力及び第３ＤＡ変換器の出力をそれぞれ０．５倍増幅する。あるいはまた、第２ＤＡ変換器の出力と第３ＤＡ変換器の出力とを合成した信号を０．５倍増幅する。これにより、図１０（ｄ）に示すように、２０ｍＶの大きさの相殺用グリッチ波形が生成される。図１０（ａ）に示す第１ＤＡ変換器の出力と、図１０（ｄ）に示す相殺用グリッチ波形を合成することで、図１０（ｅ）に示すように、グリッチを効果的に打ち消すことができる。
【0088】
上記実施形態では、図１、図４に示すように、複数の合成器を用いて第１ＤＡ変換器の出力に含まれるグリッチを打ち消す構成について説明したが、合成器を１つにしてもよい。例えば、図１１に示すように、第１ＤＡ変換器となるＤＡ変換器８０と、第２第２ＤＡ変換器群となるＤＡ変換器８１～８３と、第３ＤＡ変換器群となるＤＡ変換器８８，８９とを備え、各ＤＡ変換器の出力が合成器９０で加算合成される。
【0089】
ＤＡ変換器８０の出力に大きなグリッチが発生するケースは、入力データの最上位ビットが反転する場合と、入力データの最上位ビットが「１」で上位２ビット目が反転する場合と、入力データの最上位ビットが「０」で上位２ビット目が反転する場合の３つあり、それぞれ、グリッチの大きさが異なる。また、ＤＡ変換器８０の入力データの増加に伴いビット反転する場合と、減少に伴いビット反転する場合とで、グリッチの大きさ（絶対値）が異なる。
【0090】
例えば、ＤＡ変換器８０の出力に発生するグリッチの大きさは以下の表１に示すようなものとなる。
【0091】
【表1】
【0092】
ＤＡ変換器８１～８３もＤＡ変換器８０と同様のグリッチが発生すると仮定すると、ＤＡ変換器８１～８３に互いに異なる増幅率を設定しておき、ＤＡ変換器８０の入力データにおいて反転するビットに応じて、ＤＡ変換器８１～８３のいずれかの出力を合成することで、ＤＡ変換器８０の出力に発生するグリッチを効果的に減少させることができる。
【0093】
ＤＡ変換器８０の入力データの最上位ビットが０で上位２ビット目が反転する場合、制御部６０は、ＤＡ変換器８１に対し、最上位ビットが１で上位２ビット目が反転し、かつ増減がＤＡ変換器８０の入力データとは逆になる信号を出力する。また、ＤＡ変換器８１の出力は、０．６７倍される。これにより、ＤＡ変換器８０の出力に含まれるグリッチを相殺するグリッチが得られる。
【0094】
例えば、ＤＡ変換器８０の入力データが「００１１」から「０１００」に増加する場合、ＤＡ変換器８０の出力に含まれるグリッチの大きさは２０ｍＶとなる。このとき、ＤＡ変換器８１の入力は「１１００」から「１０１１」に減少し、０．６７倍された出力に含まれるグリッチの大きさは－２０ｍＶ（＝－３０×０．６７）となり、ＤＡ変換器８０の出力に含まれるグリッチを相殺するものとなる。
【0095】
ＤＡ変換器８０の入力データが「０１００」から「００１１」に減少する場合、ＤＡ変換器８０の出力に含まれるグリッチの大きさは－１０ｍＶとなる。このとき、ＤＡ変換器８１の入力は「１０１１」から「１１００」に増加し、０．６７倍された出力に含まれるグリッチの大きさは１０ｍＶ（＝１５×０．６７）となり、ＤＡ変換器８０の出力に含まれるグリッチを相殺するものとなる。
【0096】
ＤＡ変換器８０の入力データの最上位ビットが反転する場合、制御部６０は、ＤＡ変換器８２に対し、最上位ビットが反転し、かつ増減がＤＡ変換器８０の入力データとは逆になる信号を出力する。ＤＡ変換器８２の出力の増幅率は１である。
【0097】
例えば、ＤＡ変換器８０の入力データが「０１１１」から「１０００」に増加する場合、ＤＡ変換器８０の出力に含まれるグリッチの大きさは５０ｍＶとなる。このとき、ＤＡ変換器８２の入力は「１０００」から「０１１１」に減少し、出力に含まれるグリッチの大きさは－５０ｍＶとなり、ＤＡ変換器８０の出力に含まれるグリッチを相殺するものとなる。
【0098】
ＤＡ変換器８０の入力データが「１０００」から「０１１１」に減少する場合、ＤＡ変換器８０の出力に含まれるグリッチの大きさは－５０ｍＶとなる。このとき、ＤＡ変換器８２の入力は「０１１１」から「１０００」に増加し、出力に含まれるグリッチの大きさは５０ｍＶとなり、ＤＡ変換器８０の出力に含まれるグリッチを相殺するものとなる。
【0099】
ＤＡ変換器８０の入力データの最上位ビットが１で上位２ビット目が反転する場合、制御部６０は、ＤＡ変換器８３に対し、最上位ビットが０で上位２ビット目が反転し、かつ増減がＤＡ変換器８０の入力データとは逆になる信号を出力する。また、ＤＡ変換器８３の出力は、１．５倍される。これにより、ＤＡ変換器８０の出力に含まれるグリッチを相殺するグリッチが得られる。
【0100】
例えば、ＤＡ変換器８０の入力データが「１１００」から「１０１１」に減少する場合、ＤＡ変換器８０の出力に含まれるグリッチの大きさは－３０ｍＶとなる。このとき、ＤＡ変換器８１の入力は「００１１」から「０１００」に増加し、１．５倍された出力に含まれるグリッチの大きさは３０ｍＶ（＝２０×１．５）となり、ＤＡ変換器８０の出力に含まれるグリッチを相殺するものとなる。
【0101】
ＤＡ変換器８０の入力データが「１０１１」から「１１００」に増加する場合、ＤＡ変換器８０の出力に含まれるグリッチの大きさは１５ｍＶとなる。このとき、ＤＡ変換器８１の入力は「０１００」から「００１１」に減少し、１．５倍された出力に含まれるグリッチの大きさは－１５ｍＶ（＝－１０×１．５）となり、ＤＡ変換器８０の出力に含まれるグリッチを相殺するものとなる。
【0102】
なお、ＤＡ変換器８８，８９の一方は、ＤＡ変換器８１～８３の出力変位を打ち消すためのものであり、他方はオフセットを打ち消すためのものである。
【0103】
このように、ＤＡ変換器８０の出力と、第１ＤＡ変換器８０の入力データの反転するビットに応じて選択されるＤＡ変換器８１～８３のいずれかの出力と、ＤＡ変換器８８，８９の出力とを合成器９０で加算合成することで、ＤＡ変換器８０の出力に含まれるグリッチを減少させることができる。
【0104】
図１１は上位１～２ビット目の反転でのグリッチを相殺するための構成を示したが、上位１～３ビット目の反転でのグリッチを相殺するためには、図１２に示すように、第２ＤＡ変換器群にＤＡ変換器８４～８７を追加した構成となる。ＤＡ変換器８４～８７の出力の増幅率は、上位３ビット目の反転でのグリッチの大きさにより適宜設定される。
【0105】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【0106】
６０ 制御部
６２ ＤＡ変換器
６４ 合成器
７０ 相殺グリッチ生成部
７１～７６ ＤＡ変換器
７７～７９ 合成器
１００ 描画装置
１０１ 基板
１２０ 偏向制御回路
１３２、１３４ ＤＡＣアンプ
１３６ ＤＡＣアンプ（トラッキングアンプ）
１３８ 加算器
２００ 電子ビーム
２０８ 主偏向器
２０９ 副偏向器
６２ ＤＡ変換器
６４ 合成器
７０ 相殺グリッチ生成部
７１～７６ ＤＡ変換器
７７～７９ 合成器
１００ 描画装置
１０１ 基板
１２０ 偏向制御回路
１３２、１３４ ＤＡＣアンプ
１３６ ＤＡＣアンプ（トラッキングアンプ）
１３８ 加算器
２００ 電子ビーム
２０８ 主偏向器
２０９ 副偏向器
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】