知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-21
(45)【発行日】2024-10-29
(54)【発明の名称】スイッチング電源装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20241022BHJP
【ＦＩ】
H02M3/28 H
H02M3/28 B
H02M3/28 C
【請求項の数】
4
(21)【出願番号】P 2020208600
(22)【出願日】2020-12-16
(65)【公開番号】P2022095331
(43)【公開日】2022-06-28
【審査請求日】2023-10-11
(73)【特許権者】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】三添 公義
【審査官】尾家 英樹
(56)【参考文献】
【文献】特開２０１４－１６５５５０（ＪＰ，Ａ）
【文献】特開２０１６－０８２８１８（ＪＰ，Ａ）
【文献】実開平０５－０４１３９１（ＪＰ，Ｕ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／００－ ３／４４
(57)【特許請求の範囲】
【請求項1】
スイッチングトランジスタと、前記スイッチングトランジスタがＯＮしたときに流れる電流に応じたセンス電圧を生成するセンス抵抗と、
前記スイッチングトランジスタがＯＮすることで入力電圧が印加する１次巻線と、負荷が接続される２次巻線とを有するトランスと、
１次側に設けられるフォトトランジスタと、２次側に設けられるフォトダイオードとを有し、前記フォトダイオードに流れる電流に応じて前記フォトトランジスタにおいてフォトカプラ電流を発生するフォトカプラと、
前記２次巻線に発生する電圧を整流平滑した出力電圧が予め定められた目標電圧より高いとき、前記出力電圧及び前記目標電圧の差分に応じた前記フォトカプラ電流を前記フォトダイオードに発生させる出力電圧フィードバック回路と
を有する絶縁型のスイッチング電源装置において、
前記フォトカプラのフォトダイオードのカソードに接続された電流源と、
前記出力電圧が前記目標電圧より低いとき、前記電流源に電流を発生させることにより、前記目標電圧より低い前記出力電圧に応じた前記フォトカプラ電流を前記フォトダイオードに発生させ、前記出力電圧が予め定められた検出電圧に達したとき、前記電流源による電流の発生を停止する電圧検出回路と、
前記センス電圧及び前記フォトカプラ電流に基づいて前記スイッチングトランジスタのＯＮ／ＯＦＦ動作を制御する制御回路と
を具備し、
前記出力電圧フィードバック回路は、前記出力電圧の抵抗分圧と、前記目標電圧に応じて設定された基準電圧との差分に応じた吸込電流を発生するシャントレギュレータを有し、
前記検出電圧は、前記シャントレギュレータが前記出力電圧の上昇に伴い動作し始める前に、前記電圧検出回路が前記電流源による電流の発生を停止するように設定され、前記目標電圧より小さい、
絶縁型のスイッチング電源装置。
【請求項2】
前記出力電圧フィードバック回路は、
グランド電位と前記２次巻線との間に直列に接続され、前記出力電圧の抵抗分圧を発生する第１抵抗及び第２抵抗と、
前記２次巻線と前記フォトダイオードのアノードとの間に接続された第３抵抗と、
前記フォトダイオードのアノードとカソードとの間に接続された第４抵抗と、
一端が前記第１抵抗及び前記第２抵抗の間に接続された第５抵抗と、
前記第５抵抗の他端と前記フォトダイオードのアノードとの間に接続されたキャパシタと、をさらに有し、
前記シャントレギュレータは、アノードが前記グランド電位に接続され、カソードが前記フォトダイオードのアノードに接続され、リファレンスが前記第１抵抗及び前記第２抵抗の間に接続され、
前記電流源の前記フォトダイオードのカソードとは反対側の一端は、前記グランド電位に接続される、
請求項１に記載のスイッチング電源装置。
【請求項3】
スイッチングトランジスタと、
前記スイッチングトランジスタがＯＮしたときに流れる電流に応じたセンス電圧を生成するセンス抵抗と、
前記スイッチングトランジスタがＯＮすることで入力電圧が印加する１次巻線と、負荷が接続される２次巻線とを有するトランスと、
１次側に設けられるフォトトランジスタと、２次側に設けられるフォトダイオードとを有し、前記フォトダイオードに流れる電流に応じて前記フォトトランジスタにおいてフォトカプラ電流を発生するフォトカプラと、
前記２次巻線に発生する電圧を整流平滑した出力電圧が予め定められた目標電圧より高いとき、前記出力電圧及び前記目標電圧の差分に応じた前記フォトカプラ電流を前記フォトダイオードに発生させる出力電圧フィードバック回路と
を有する絶縁型のスイッチング電源装置において、
前記フォトカプラのフォトダイオードのカソードに接続され、発生する電流が前記出力電圧の上昇に比例して増加する電流源と、
前記出力電圧が前記目標電圧より低いとき、前記電流源に電流を発生させることにより、前記目標電圧より低い前記出力電圧に応じた前記フォトカプラ電流を前記フォトダイオードに発生させ、前記出力電圧が予め定められた検出電圧に達したとき、前記電流源による電流の発生を停止する電圧検出回路と、
前記センス電圧及び前記フォトカプラ電流に基づいて前記スイッチングトランジスタのＯＮ／ＯＦＦ動作を制御する制御回路と
を具備する絶縁型のスイッチング電源装置。
【請求項4】
前記電流源は、ゲートが前記電圧検出回路の出力に接続され、ソースが前記２次側のマイナス側の電圧端に接続され、ドレインが前記フォトカプラのカソードに接続されるＭＯＳトランジスタと、
ベースが前記電圧検出回路の出力に接続され、エミッタが前記２次側のマイナス側の電圧端に接続され、コレクタが前記フォトカプラのカソードに接続されるバイポーラトランジスタと
のうちいずれか一方を含む、請求項１から請求項３のうちのいずれか一項に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書の実施形態は、スイッチング電源装置に関する。
【背景技術】
【0002】
従来、トランスとフォトカプラとを使用した、ＤＣ／ＤＣコンバータとしての絶縁型のスイッチング電源装置が知られている。このスイッチング電源装置においては、２次側の出力電圧が設定値に達したことに応じてフォトカプラ電流が流れ始め、１次側の制御回路によるスイッチング制御が開始される。
【先行技術文献】
【特許文献】
【0003】
【文献】特開平６－０４６５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、出力電圧の設定値への到達に応じて発生するフォトカプラ電流によりスイッチング制御を開始する構成では、電源起動時に出力電圧が急激に上昇すると、制御開始時点で出力電圧が設定値を超えてしまい、出力電圧にオーバーシュートが発生する場合があった。
【0005】
本発明の目的は、上記に鑑みてなされたものであって、絶縁型のスイッチング電源装置において、電源起動時の出力電圧のオーバーシュートの発生を抑制することである。
【課題を解決するための手段】
【0006】
上述した課題を解決し、目的を達成するために、実施形態に係るスイッチング電源装置は、スイッチングトランジスタと、センス抵抗と、トランスと、フォトカプラと、出力電圧フィードバック回路と、電流源と、電圧検出回路と、制御回路とを備える絶縁型のスイッチング電源装置である。前記センス抵抗は、前記スイッチングトランジスタがＯＮしたときに流れる電流に応じたセンス電圧を生成する。前記トランスは、前記スイッチングトランジスタがＯＮすることで入力電圧が印加する１次巻線と、負荷が接続される２次巻線とを有する。前記フォトカプラは、１次側に設けられるフォトトランジスタと、２次側に設けられるフォトダイオードとを有し、前記フォトダイオードに流れる電流に応じて前記フォトトランジスタにおいてフォトカプラ電流を発生する。前記出力電圧フィードバック回路は、前記２次巻線に発生する電圧を整流平滑した出力電圧が予め定められた目標電圧を超えたとき、前記出力電圧及び前記目標電圧の差分に応じた前記フォトカプラ電流を前記フォトダイオードに発生させる。前記電流源は、前記フォトカプラのフォトダイオードのカソードに接続されている。前記電圧検出回路は、前記出力電圧が前記目標電圧より低いとき、前記電流源に電流を発生させることにより、前記目標電圧より低い前記出力電圧に応じた前記フォトカプラ電流を前記フォトダイオードに発生させ、前記出力電圧が予め定められた検出電圧に達したとき、前記電流源による電流の発生を停止する。前記制御回路は、前記センス電圧及び前記フォトカプラ電流に基づいて前記スイッチングトランジスタのＯＮ／ＯＦＦ動作を制御する。前記出力電圧フィードバック回路は、前記出力電圧の抵抗分圧と、前記目標電圧に応じて設定された基準電圧との差分に応じた吸込電流を発生するシャントレギュレータを有する。前記検出電圧は、前記シャントレギュレータが前記出力電圧の上昇に伴い動作し始める前に、前記電圧検出回路が前記電流源による電流の発生を停止するように設定され、前記目標電圧より小さい。
また、実施形態に係るスイッチング電源装置は、スイッチングトランジスタと、センス抵抗と、トランスと、フォトカプラと、出力電圧フィードバック回路と、電流源と、電圧検出回路と、制御回路とを備える絶縁型のスイッチング電源装置である。前記センス抵抗は、前記スイッチングトランジスタがＯＮしたときに流れる電流に応じたセンス電圧を生成する。前記トランスは、前記スイッチングトランジスタがＯＮすることで入力電圧が印加する１次巻線と、負荷が接続される２次巻線とを有する。前記フォトカプラは、１次側に設けられるフォトトランジスタと、２次側に設けられるフォトダイオードとを有し、前記フォトダイオードに流れる電流に応じて前記フォトトランジスタにおいてフォトカプラ電流を発生する。前記出力電圧フィードバック回路は、前記２次巻線に発生する電圧を整流平滑した出力電圧が予め定められた目標電圧を超えたとき、前記出力電圧及び前記目標電圧の差分に応じた前記フォトカプラ電流を前記フォトダイオードに発生させる。前記電流源は、前記フォトカプラのフォトダイオードのカソードに接続され、発生する電流が前記出力電圧の上昇に比例して増加する。前記電圧検出回路は、前記出力電圧が前記目標電圧より低いとき、前記電流源に電流を発生させることにより、前記目標電圧より低い前記出力電圧に応じた前記フォトカプラ電流を前記フォトダイオードに発生させ、前記出力電圧が予め定められた検出電圧に達したとき、前記電流源による電流の発生を停止する。前記制御回路は、前記センス電圧及び前記フォトカプラ電流に基づいて前記スイッチングトランジスタのＯＮ／ＯＦＦ動作を制御する。
また、実施形態に係るスイッチング電源装置は、スイッチングトランジスタと、センス抵抗と、トランスと、フォトカプラと、出力電圧フィードバック回路と、電流源と、電圧検出回路と、制御回路とを備える絶縁型のスイッチング電源装置である。前記センス抵抗は、前記スイッチングトランジスタがＯＮしたときに流れる電流に応じたセンス電圧を生成する。前記トランスは、前記スイッチングトランジスタがＯＮすることで入力電圧が印加する１次巻線と、負荷が接続される２次巻線とを有する。前記フォトカプラは、１次側に設けられるフォトトランジスタと、２次側に設けられるフォトダイオードとを有し、前記フォトダイオードに流れる電流に応じて前記フォトトランジスタにおいてフォトカプラ電流を発生する。前記出力電圧フィードバック回路は、前記２次巻線に発生する電圧を整流平滑した出力電圧が予め定められた目標電圧を超えたとき、前記出力電圧及び前記目標電圧の差分に応じた前記フォトカプラ電流を前記フォトダイオードに発生させる。前記電流源は、前記フォトカプラのフォトダイオードのカソードに接続され、発生する電流が前記出力電圧の上昇に比例して増加する。前記電圧検出回路は、前記出力電圧が前記目標電圧より低いとき、前記電流源に電流を発生させることにより、前記目標電圧より低い前記出力電圧に応じた前記フォトカプラ電流を前記フォトダイオードに発生させ、前記出力電圧が予め定められた検出電圧に達したとき、前記電流源による電流の発生を停止する。前記制御回路は、前記センス電圧及び前記フォトカプラ電流に基づいて前記スイッチングトランジスタのＯＮ／ＯＦＦ動作を制御する。
【発明の効果】
【0007】
本発明によれば、絶縁型のスイッチング電源装置において、電源起動時の出力電圧のオーバーシュートの発生を抑制することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、図面を参照しながら、スイッチング電源装置の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。なお、以下の実施形態において、「接続」とは、「電気的な接続」を意味するとする。
【0010】
図１は、実施形態に係るスイッチング電源装置１の構成の一例を示す図である。スイッチング電源装置１は、ＤＣ／ＤＣコンバータとしての絶縁型のスイッチング電源回路である。スイッチング電源装置１は、１次側の一対の入力端子から供給される直流電圧の入力電圧ＶＩＮを用いて、２次側の一対の出力端子に接続される負荷に応じて設定された直流電圧の出力電圧ＶＯＵＴを供給するように構成される。負荷としては、任意の回路素子又は回路構成が適宜利用可能である。
【0011】
スイッチング電源装置１は、図１に示すように、キャパシタＣＩＮ、トランス１１、ダイオードＤ１、キャパシタＣＯＵＴ、ＮＭＯＳスイッチングトランジスタＭＰＷ、センス抵抗ＲＳ、制御回路１３、出力電圧フィードバック（ＦＢ）回路１５、フォトカプラＰＣ１及びフォトカプラ電流調整回路１７を有する。
【0012】
１次側の一対の入力端子には、キャパシタＣＩＮが、並列に接続される。キャパシタＣＩＮは、１次側の一対の入力端子から供給される電荷を蓄える容量素子である。１次側の一対の入力端子のマイナス側の入力端子は、グランド電位に接続される。１次側の一対の入力端子のプラス側の入力端子は、トランス１１の１次巻線Ｔ１の一端及び制御回路１３に接続される。
【0013】
１次巻線Ｔ１のプラス側の入力端子とは反対側の一端は、ＮＭＯＳスイッチングトランジスタＭＰＷのドレインに接続される。つまり、１次巻線Ｔ１は、ＮＭＯＳスイッチングトランジスタＭＰＷがＯＮすることで入力電圧ＶＩＮが印加する。トランス１１の２次巻線Ｔ２には、ダイオードＤ１及びキャパシタＣＯＵＴによる整流平滑回路が接続される。具体的には、２次巻線Ｔ２の一端には、ダイオードＤ１のアノードが接続される。２次巻線Ｔ２の他の一端とダイオードＤ１のカソードとの間には、キャパシタＣＯＵＴが接続される。キャパシタＣＯＵＴは、２次巻線Ｔ２から供給される電荷を蓄える容量素子である。
【0014】
２次側の一対の出力端子は、キャパシタＣＯＵＴに並列に接続される。つまり、２次側の一対の出力端子は、ダイオードＤ１及びキャパシタＣＯＵＴによる整流平滑回路に接続される。２次側の一対の出力端子のマイナス側の出力端子は、グランド電位に接続される。２次側の一対の出力端子は、スイッチング電源装置１の外部の負荷に接続される。換言すれば、スイッチング電源装置１の外部の負荷は、２次側の一対の出力端子を介して２次巻線Ｔ２に接続される。
【0015】
ＮＭＯＳスイッチングトランジスタＭＰＷは、制御回路１３からのＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号に応じて動作するスイッチング素子である。
【0016】
センス抵抗ＲＳは、ＮＭＯＳスイッチングトランジスタＭＰＷに流れるドレイン電流を検出する抵抗素子である。換言すれば、センス抵抗ＲＳは、ＮＭＯＳスイッチングトランジスタＭＰＷがＯＮしたときに流れる電流に応じたセンス電圧を生成する抵抗素子である。センス抵抗ＲＳは、一端がＮＭＯＳスイッチングトランジスタＭＰＷのソースに接続され、他の一端がグランド電位に接続される。
【0017】
制御回路１３は、センス抵抗ＲＳからのセンス電圧と、フォトカプラＰＣ１からのフォトカプラ電流とに基づいて、ＮＭＯＳスイッチングトランジスタＭＰＷのＯＮ／ＯＦＦ動作を制御する回路である。制御回路１３は、ＮＭＯＳスイッチングトランジスタＭＰＷのゲート及びソースにそれぞれ接続される。また、制御回路１３は、フォトカプラＰＣ１のフォトトランジスタのコレクタに接続される。制御回路１３は、センス抵抗ＲＳに発生するセンス電圧と、フォトカプラＰＣ１のフォトトランジスタからのフォトカプラ電流とに基づいてＰＷＭ信号を生成し、生成されたＰＷＭ信号をＮＭＯＳスイッチングトランジスタＭＰＷのゲートに出力するように構成された回路である。つまり、制御回路１３は、ＰＷＭ信号の変調により、出力電圧制御時のデューティＤを変更することができる。
【0018】
ここで、フライバック方式のスイッチング電源装置１における出力電圧制御時のデューティＤは、以下の式（１）により表現することができる。ここで、Ｎ１及びＮ２は、それぞれ、トランス１１の１次巻線Ｔ１及び２次巻線Ｔ２の巻線数である。
【0019】
【数1】
【0020】
出力電圧ＦＢ回路１５は、２次巻線Ｔ２に発生する電圧を整流平滑した出力電圧ＶＯＵＴが予め定められた目標電圧値ＶＯＵＴ１を超えたとき、出力電圧ＶＯＵＴと、目標電圧値ＶＯＵＴ１（図５参照）との差分に応じた電流をフォトカプラＰＣ１のフォトダイオードに発生するように構成された回路である。出力電圧ＦＢ回路１５は、図１に示すように、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４、抵抗ＲＮＦ、キャパシタＣＮＦ及びシャントレギュレータＩＣを有する。
【0021】
抵抗Ｒ１及び抵抗Ｒ２は、直列に接続される。抵抗Ｒ２の一端はプラス側の出力端子に接続され、抵抗Ｒ２の他端は抵抗Ｒ１の一端に接続される。抵抗Ｒ１の他端はグランド電位に接続される。抵抗Ｒ３及び抵抗Ｒ４は、直列に接続される。抵抗Ｒ３の一端はプラス側の出力端子に接続され、抵抗Ｒ３の他端は抵抗Ｒ４の一端に接続される。抵抗ＲＮＦ及びキャパシタＣＮＦは、直列に接続される。抵抗ＲＮＦの一端は抵抗Ｒ１及び抵抗Ｒ２の間に接続され、抵抗ＲＮＦの他端はキャパシタＣＮＦの一端に接続され、キャパシタＣＮＦの他端は抵抗Ｒ４の他端に接続される。
【0022】
シャントレギュレータＩＣのアノードは、グランド電位に接続される。シャントレギュレータＩＣのカソードは、抵抗Ｒ４の他端に接続される。シャントレギュレータＩＣのリファレンスは、抵抗Ｒ１及び抵抗Ｒ２の間に接続される。
【0023】
フォトカプラＰＣ１は、フォトダイオード及びフォトトランジスタを有する。フォトカプラＰＣ１は、フォトダイオードに流れる電流に応じてフォトトランジスタにおいてフォトカプラ電流を発生する回路素子である。フォトダイオードは、２次側に設けられ、抵抗Ｒ４に並列に接続される。具体的には、フォトダイオードのアノードは、抵抗Ｒ３及び抵抗Ｒ４の間に接続される。フォトダイオードのカソードは、抵抗Ｒ４及びシャントレギュレータＩＣのカソードの間に接続される。フォトトランジスタは、１次側に設けられる。フォトトランジスタのベースは、フォトダイオードからの光を入力するように構成される。フォトトランジスタのエミッタは、グランド電位に接続される。
【0024】
フォトカプラ電流調整回路１７は、目標電圧値ＶＯＵＴ１より低い出力電圧ＶＯＵＴに応じて、フォトカプラＰＣ１にフォトカプラ電流を発生させるように構成された回路である。フォトカプラ電流調整回路１７は、電流源及び出力電圧検出回路１９（電圧検出回路）を有する。
【0025】
電流源は、ＮＭＯＳトランジスタＭＳＦ及び抵抗ＲＳＦを有する。電流源は、ＮＭＯＳトランジスタＭＳＦがＯＮされると、抵抗ＲＳＦに電流を発生する。電流源の一端は、フォトカプラＰＣ１のフォトダイオードのカソードに接続される。具体的には、ＮＭＯＳトランジスタＭＳＦのドレインは、フォトカプラＰＣ１のフォトダイオードのカソードに接続される。ＮＭＯＳトランジスタＭＳＦのソースは、抵抗ＲＳＦの一端に接続される。抵抗ＲＳＦの他端は、グランド電位に接続される。つまり、電流源の他端（フォトダイオードのカソードとは反対側の一端）は、グランド電位に接続される。
【0026】
なお、本実施形態では、ＮＭＯＳトランジスタＭＳＦ及び抵抗ＲＳＦを有する電流源を例示するが、これに限らない。例えば、ＮＭＯＳトランジスタＭＳＦに代えて、バイポーラトランジスタを用いることもできる。この場合、実施形態の説明において、ＮＭＯＳトランジスタＭＳＦのゲート、ソース及びドレインは、それぞれ、バイポーラトランジスタのベース、エミッタ及びコレクタに読み替えることができる。
【0027】
出力電圧検出回路１９は、目標電圧値ＶＯＵＴ１より低い出力電圧ＶＯＵＴに応じて、電流源のＮＭＯＳトランジスタＭＳＦのＯＮ／ＯＦＦ動作を制御するように構成された回路である。具体的には、出力電圧検出回路１９は、予め定められた出力電圧に関する検出電圧値ＶＯＵＴ２（図５及び図６参照）より出力電圧ＶＯＵＴが低いとき、ＮＭＯＳトランジスタＭＳＦをＯＮにするように構成された回路である。後述するように、検出電圧値ＶＯＵＴ２は、目標電圧値ＶＯＵＴ１より小さいとする。また、出力電圧検出回路１９は、出力電圧ＶＯＵＴが検出電圧値ＶＯＵＴ２に達したとき、ＮＭＯＳトランジスタＭＳＦをＯＦＦ状態にするように構成された回路である。
【0028】
図２は、実施形態に係る出力電圧検出回路１９の構成の一例を示す図である。図２に示すように、出力電圧検出回路１９は、ＮＭＯＳトランジスタＭＳ１１、抵抗ＲＳ１１、抵抗ＲＳ１２及び抵抗ＲＳ１３を有する。ＮＭＯＳトランジスタＭＳ１１のドレインは、抵抗ＲＳ１１を介して、プラス側の出力端子に接続される。ＮＭＯＳトランジスタＭＳ１１のドレイン及びゲートの間には、抵抗ＲＳ１２が接続される。ＮＭＯＳトランジスタＭＳ１１のゲート及びソースの間には、抵抗ＲＳ１３が接続される。ＮＭＯＳトランジスタＭＳ１１のソースは、グランド電位に接続される。また、ＮＭＯＳトランジスタＭＳ１１のドレインは、ＮＭＯＳトランジスタＭＳＦのゲートに接続される。
【0029】
【0030】
図３は、実施形態に係るスイッチング電源装置１とは異なり、フォトカプラ電流調整回路１７が搭載されていないスイッチング電源装置３の構成の一例を示す図である。図３に示すように、スイッチング電源装置３には、図１に示す実施形態に係るスイッチング電源装置１とは異なり、フォトカプラ電流調整回路１７が搭載されていない。一方で、図３のスイッチング電源装置３は、フォトカプラ電流調整回路１７が搭載されていないこと以外、図１に示す実施形態に係るスイッチング電源装置１と同一の構成を有する。
【0031】
【0032】
スイッチング電源装置３が起動されたとき、１次側の一対の入力端子への入力電圧ＶＩＮの供給が開始される。
【0033】
制御回路１３は、キャパシタＣＩＮで安定化された入力電圧ＶＩＮを入力し、入力電圧ＶＩＮを電源電圧として用いて動作を開始する。制御回路１３は、センス抵抗ＲＳに発生するセンス電圧を入力し、センス電圧に基づいてＰＷＭ信号を生成し、生成されたＰＷＭ信号をＮＭＯＳスイッチングトランジスタＭＰＷのゲートに出力する。また、１次巻線Ｔ１は、キャパシタＣＩＮで安定化された入力電圧ＶＩＮを入力し、ＮＭＯＳスイッチングトランジスタＭＰＷのＯＮ／ＯＦＦ動作により生じる励磁エネルギーを、２次巻線Ｔ２に伝達する。２次側の一対の出力端子は、２次巻線Ｔ２に接続されたダイオードＤ１及びキャパシタＣＯＵＴによる整流平滑回路からの出力電圧ＶＯＵＴを出力する。
【0034】
出力電圧ＦＢ回路１５は、出力電圧ＶＯＵＴと、目標電圧値ＶＯＵＴ１との差分に応じた電流を発生する。例えばシャントレギュレータＩＣは、出力電圧ＶＯＵＴの抵抗Ｒ１及び抵抗Ｒ２による分圧と、目標電圧値ＶＯＵＴ１に応じて設定された基準電圧との差分に応じた吸込電流を発生する。したがって、シャントレギュレータＩＣからの吸込電流の大きさは、出力電圧ＶＯＵＴの増加に伴い増加する。
【0035】
なお、シャントレギュレータＩＣからの吸込電流により発生する抵抗Ｒ４の電圧降下がフォトカプラＰＣ１のフォトダイオードの順方向電圧より小さいとき、フォトトランジスタからのフォトカプラ電流は発生しない。このとき、式（１）により規定されるスイッチング電源装置３の出力電圧制御時のデューティＤは、フォトカプラ電流ゼロによるデューティＤ１（最大）となる。
【0036】
その後、スイッチング電源装置３において出力電圧ＶＯＵＴが目標電圧値ＶＯＵＴ１に達したとき、シャントレギュレータＩＣからの吸込電流に応じた抵抗Ｒ４の電圧降下がフォトカプラＰＣ１のフォトダイオードの順方向電圧を超える。これにより、フォトカプラＰＣ１のフォトダイオードは、抵抗Ｒ４の電圧降下に応じた光量で発光する。また、フォトカプラＰＣ１のフォトトランジスタは、ベース入力電流をフォトダイオードの光で入力し、その発光量に比例したフォトカプラ電流を発生する。なお、フォトトランジスタは、出力電圧ＶＯＵＴが目標電圧値ＶＯＵＴ１に対して大きくなるほど、大きなフォトカプラ電流を発生する。
【0037】
制御回路１３は、センス抵抗ＲＳに発生するセンス電圧と、フォトカプラＰＣ１のフォトトランジスタから吸込電流として出力されるフォトカプラ電流とを入力する。制御回路１３は、センス電圧と、フォトカプラ電流に応じた電圧とに基づいてＰＷＭ信号を生成し、生成されたＰＷＭ信号をＮＭＯＳスイッチングトランジスタＭＰＷのゲートに出力する。ここで、制御回路１３は、フォトカプラ電流が大きいほど、ＮＭＯＳスイッチングトランジスタＭＰＷがＯＮしている期間が短くなるように制御する。一例として、式（１）により規定されるスイッチング電源装置３の出力電圧制御時のデューティＤは、シャントレギュレータＩＣによる出力電圧制御によるデューティＤ３となる。シャントレギュレータＩＣによる出力電圧制御によるデューティＤ３は、フォトカプラ電流ゼロによるデューティＤ１より小さい。
【0038】
このようにして、スイッチング電源装置３は、出力電圧ＶＯＵＴが目標電圧値ＶＯＵＴ１に達したとき、フォトカプラ電流に基づくスイッチング制御を開始し、出力電圧ＶＯＵＴが目標電圧値ＶＯＵＴ１になるように出力電圧制御を行う。
【0039】
しかしながら、出力電圧ＶＯＵＴが目標電圧値ＶＯＵＴ１に達してからフォトカプラ電流による出力制御が開始されるまでには時間を要する。このフォトカプラＰＣ１の動作遅延に伴い、スイッチング電源装置３では、図４に示すように、フォトカプラ電流による出力制御の開始は、出力電圧ＶＯＵＴが目標電圧値ＶＯＵＴ１を超えた時点となり、出力電圧におけるオーバーシュートＯＳが発生する。
【0040】
そこで、本実施形態に係るスイッチング電源装置１は、図１及び図２を参照して上述したように、フォトカプラ電流調整回路１７を搭載する。なお、以下の説明では、主として図４を参照して説明した図３のスイッチング電源装置３との相違点を説明する。
【0041】
図５は、実施形態に係る出力電圧検出回路１９における電源起動時の各信号の動作波形の一例を示す図である。図６は、実施形態に係るスイッチング電源装置１における電源起動時の各信号の動作波形の一例を示す図である。
【0042】
図５の上段は、出力電圧ＶＯＵＴ及びＮＭＯＳトランジスタＭＳＦのゲート電圧の動作波形を例示する。図５の上段において、縦軸及び横軸は、それぞれ電圧［Ｖ］及び時間［ｓ］を示す。図５の下段は、ＮＭＯＳトランジスタＭＳＦのドレイン電流及びシャントレギュレータＩＣのカソード電流の動作波形を例示する。図５の下段において、縦軸及び横軸は、それぞれ電流［ｍＡ］及び時間［ｓ］を示す。
【0043】
出力電圧検出回路１９は、目標電圧値ＶＯＵＴ１より低い出力電圧ＶＯＵＴに応じて、ＮＭＯＳトランジスタＭＳＦのＯＮ／ＯＦＦ動作を制御する。具体的には、図２に示すように、ＮＭＯＳトランジスタＭＳＦのゲート電圧は、出力電圧ＶＯＵＴの増加に伴い、抵抗ＲＳ１１及び（抵抗ＲＳ１２＋抵抗ＲＳ１３）の分圧により徐々に増加する。したがって、図５に示すように、目標電圧値ＶＯＵＴ１より低い出力電圧ＶＯＵＴであっても、その増加に伴いＮＭＯＳトランジスタＭＳＦのゲート電圧が増加する。また、ＮＭＯＳトランジスタＭＳＦのソース側には抵抗ＲＳＦが設けられているため、ＮＭＯＳトランジスタＭＳＦのドレイン電流もまた、出力電圧ＶＯＵＴの増加に伴い（線形比例して）増加する。このように、出力電圧検出回路１９は、出力電圧ＶＯＵＴが検出電圧値ＶＯＵＴ２より低いとき、ＮＭＯＳトランジスタＭＳＦをＯＮにして、抵抗ＲＳＦに電流を発生させる。ＮＭＯＳトランジスタＭＳＦのドレインがフォトカプラＰＣ１のフォトダイオードのカソードに接続されているので、ＮＭＯＳトランジスタＭＳＦ及び抵抗ＲＳＦを含む電流源で発生する電流により、抵抗Ｒ４の電圧降下を発生する。つまり、出力電圧検出回路１９は、目標電圧値ＶＯＵＴ１より低い出力電圧ＶＯＵＴであっても、図６に示すように、出力電圧ＶＯＵＴに応じてフォトカプラ電流をフォトカプラＰＣ１のフォトダイオードに発生することができる。
【0044】
制御回路１３は、センス抵抗ＲＳに発生するセンス電圧と、フォトカプラＰＣ１のフォトトランジスタから吸込電流として出力されるフォトカプラ電流に応じた電圧とに基づいてＰＷＭ信号を生成し、生成されたＰＷＭ信号をＮＭＯＳスイッチングトランジスタＭＰＷのゲートに出力する。このとき、出力電圧ＶＯＵＴの増加に伴いフォトカプラ電流が徐々に増加するように、式（１）により規定されるスイッチング電源装置１の出力電圧制御時のデューティＤは、出力電圧検出によるデューティＤ２となる。出力電圧検出によるデューティＤ２は、フォトカプラ電流ゼロによるデューティＤ１より小さく、かつ、シャントレギュレータＩＣによる出力電圧制御によるデューティＤ３より大きい。これにより、出力電圧ＶＯＵＴは、なだらかに増加するようになる。
【0045】
また、出力電圧ＶＯＵＴがさらに増加して検出電圧値ＶＯＵＴ２に達すると、出力電圧検出回路１９において、抵抗ＲＳ１２及び抵抗ＲＳ１３の分圧によりＮＭＯＳトランジスタＭＳ１１のゲート－ソース間の電圧が増加する。これにより、ＮＭＯＳトランジスタＭＳ１１がＯＮされ、ＮＭＯＳトランジスタＭＳ１１のドレイン電流によりＮＭＯＳトランジスタＭＳＦがＯＦＦされる。
【0046】
このようにして、出力電圧ＶＯＵＴが検出電圧値ＶＯＵＴ２に達すると、ＮＭＯＳトランジスタＭＳＦはＯＦＦ状態になる。つまり、出力電圧ＶＯＵＴが検出電圧値ＶＯＵＴ２に達すると、フォトカプラ電流調整回路１７は、電流源による電流の発生を停止する。これにより、フォトカプラＰＣ１のフォトダイオードにおけるフォトカプラ電流の発生が終了する。その後、図３及び図４を参照して説明したように、スイッチング電源装置１において、シャントレギュレータＩＣによる出力電圧制御が開始される。
【0047】
なお、シャントレギュレータＩＣの動作開始後にＮＭＯＳトランジスタＭＳＦがＯＮ状態である場合、フォトカプラ電流は、シャントレギュレータＩＣの動作により発生する電流と、フォトカプラ電流調整回路１７により発生する電流とを含む。つまり、シャントレギュレータＩＣの動作開始後にＮＭＯＳトランジスタＭＳＦがＯＮ状態である場合、フォトカプラ電流の増加に伴いＮＭＯＳスイッチングトランジスタＭＰＷのＯＦＦ時間が増加し、出力電圧ＶＯＵＴが低下する場合がある。
【0048】
そこで、本実施形態に係るスイッチング電源装置１において、検出電圧値ＶＯＵＴ２は、目標電圧値ＶＯＵＴ１以下である。好ましくは、検出電圧値ＶＯＵＴ２は、目標電圧値ＶＯＵＴ１より小さい。具体的には、検出電圧値ＶＯＵＴ２は、シャントレギュレータＩＣが出力電圧ＶＯＵＴの上昇に伴い動作し始める前に、出力電圧検出回路１９がＮＭＯＳトランジスタＭＳＦをＯＦＦ状態にできるように設定されることが好ましい。
【0049】
以上説明したように、実施形態に係るスイッチング電源装置１は、フォトカプラ電流調整回路１７を搭載する。フォトカプラ電流調整回路１７は、フォトカプラＰＣ１のフォトダイオードのカソードにドレインが接続されるＮＭＯＳトランジスタＭＳＦと、ＮＭＯＳトランジスタＭＳＦのソースに接続される抵抗ＲＳＦとを有する。また、フォトカプラ電流調整回路１７は、スイッチング電源装置１の２次側において、目標電圧値ＶＯＵＴ１以下の出力電圧ＶＯＵＴを検出し、ＮＭＯＳトランジスタＭＳＦのＯＮ／ＯＦＦ動作を制御する出力電圧検出回路１９をさらに有する。
【0050】
この構成によれば、目標電圧値ＶＯＵＴ１より低い出力電圧ＶＯＵＴに応じて、フォトカプラＰＣ１にフォトカプラ電流を発生させることができる。したがって、実施形態に係る技術によれば、出力電圧ＶＯＵＴが目標電圧値ＶＯＵＴ１以下の時点でフォトカプラ電流によるスイッチング制御を開始することができるため、電源起動時の出力電圧におけるオーバーシュートの発生を抑制することができる。
【0051】
（出力電圧検出回路の変形例）
なお、実施形態に係る出力電圧検出回路１９は、図２の構成に限らず、他の構成とすることもできる。図７は、実施形態に係る出力電圧検出回路１９の構成の別の一例を示す図である。図７の出力電圧検出回路１９は、抵抗ＲＳ２１、抵抗ＲＳ２２、抵抗ＲＳ２３、抵抗ＲＳ２４、抵抗ＲＳ２５、シャントレギュレータＩＣＳ１及びコンパレータＣＯＭＰＳ１を有する。
なお、実施形態に係る出力電圧検出回路１９は、図２の構成に限らず、他の構成とすることもできる。図７は、実施形態に係る出力電圧検出回路１９の構成の別の一例を示す図である。図７の出力電圧検出回路１９は、抵抗ＲＳ２１、抵抗ＲＳ２２、抵抗ＲＳ２３、抵抗ＲＳ２４、抵抗ＲＳ２５、シャントレギュレータＩＣＳ１及びコンパレータＣＯＭＰＳ１を有する。
【0052】
コンパレータＣＯＭＰＳ１は、反転入力端子（－）と非反転入力端子（＋）との間の電位差に応じた比較結果を出力する差動増幅回路（比較回路）である。コンパレータＣＯＭＰＳ１の電源端子の一方は、プラス側の出力端子に接続される。コンパレータＣＯＭＰＳ１の電源端子の他の一方は、グランド電位に接続される。コンパレータＣＯＭＰＳ１の反転入力端子（－）は、抵抗ＲＳ２１を介して、プラス側の出力端子に接続される。また、コンパレータＣＯＭＰＳ１の反転入力端子（－）は、抵抗ＲＳ２２を介して、グランド電位に接続される。コンパレータＣＯＭＰＳ１の非反転入力端子（＋）は、シャントレギュレータＩＣＳ１のカソード及びリファレンスに接続される。シャントレギュレータＩＣＳ１のカソードとプラス側の出力端子との間には、抵抗ＲＳ２３が接続される。シャントレギュレータＩＣＳ１のアノードは、グランド電位に接続される。コンパレータＣＯＭＰＳ１の出力端子は、抵抗ＲＳ２４を介して、ＮＭＯＳトランジスタＭＳＦのゲートに接続される。また、コンパレータＣＯＭＰＳ１の出力端子は、抵抗ＲＳ２４及び抵抗ＲＳ２５を介して、グランド電位に接続される。
【0053】
この構成によれば、コンパレータＣＯＭＰＳ１の出力が出力電圧ＶＯＵＴの増加に伴い「Ｈ」になり、コンパレータＣＯＭＰＳ１の出力端子に抵抗ＲＳ２４を介して接続されたＮＭＯＳトランジスタＭＳＦをＯＮすることができる。これにより、ＮＭＯＳトランジスタＭＳＦのドレイン電流を出力電圧ＶＯＵＴに応じて増加させて、出力電圧ＶＯＵＴが目標電圧値ＶＯＵＴ１以下の時点でフォトカプラ電流によるスイッチング制御を開始することができる。
【0054】
また、出力電圧ＶＯＵＴが検出電圧値ＶＯＵＴ２まで増加したとき、抵抗ＲＳ２１及び抵抗ＲＳ２２の分圧により反転入力端子（－）の電位が増加する。一方で、非反転入力端子（＋）の電位はシャントレギュレータＩＣＳ１により一定電圧となっており、出力電圧ＶＯＵＴが検出電圧値ＶＯＵＴ２まで増加したとき、反転入力端子（－）の電位が非反転入力端子（＋）の電位を超えてコンパレータＣＯＭＰＳ１の出力は「Ｌ」になり、ＮＭＯＳトランジスタＭＳＦをＯＦＦすることができる。これにより、出力電圧検出回路１９は、目標電圧値ＶＯＵＴ１より低い出力電圧ＶＯＵＴに応じてＮＭＯＳトランジスタＭＳＦをＯＮしつつ、シャントレギュレータＩＣが出力電圧ＶＯＵＴの上昇に伴い動作し始める前に、ＮＭＯＳトランジスタＭＳＦをＯＦＦすることができる。
【0055】
（スイッチング電源装置の変形例）
なお、上述の実施形態では、ＰＷＭ方式によりデューティＤを変更する場合を例示したが、これに限らない。図８は、実施形態に係るスイッチング電源装置１の構成の別の一例を示す図である。
なお、上述の実施形態では、ＰＷＭ方式によりデューティＤを変更する場合を例示したが、これに限らない。図８は、実施形態に係るスイッチング電源装置１の構成の別の一例を示す図である。
【0056】
図８のスイッチング電源装置１において、トランス１１は、補助巻線Ｔ３をさらに有する。また、図８のスイッチング電源装置１は、抵抗ＲＳＵＢ、ダイオードＤＳＵＢ１、キャパシタＣＳＵＢ１及び抵抗ＲＳＴ１をさらに有する。
【0057】
補助巻線Ｔ３は、トランス１１の１次側に設けられる。補助巻線Ｔ３には、ダイオードＤＳＵＢ１及びキャパシタＣＳＵＢ１による整流平滑回路が、抵抗ＲＳＵＢを介して接続される。具体的には、補助巻線Ｔ３は、一端がグランド電位に接続され、他の一端が抵抗ＲＳＵＢに接続される。抵抗ＲＳＵＢの補助巻線Ｔ３とは反対側の一端は、ダイオードＤＳＵＢ１のアノードに接続される。ダイオードＤＳＵＢ１のカソードとグランド電位との間には、キャパシタＣＳＵＢ１が接続される。キャパシタＣＳＵＢ１は、補助巻線Ｔ３から供給される電荷を蓄える容量素子である。ダイオードＤＳＵＢ１のカソードは、抵抗ＲＳＴ１と制御回路１３との間に接続される。抵抗ＲＳＴ１は、プラス側の入力端子と、制御回路１３との間に接続される。
【0058】
補助巻線Ｔ３には、１次巻線Ｔ１に流れる電流に対応して発生する電圧が発生する。制御回路１３の電源端子へは、補助巻線Ｔ３に接続されたダイオードＤＳＵＢ１及びキャパシタＣＳＵＢ１による整流平滑回路からの電源電圧ＶＤＤが供給される。
【0059】
この構成であっても、上述の実施形態と同様にして、目標電圧値ＶＯＵＴ１より低い出力電圧ＶＯＵＴに応じて、フォトカプラＰＣ１にフォトカプラ電流を発生させることができる。したがって、上述の実施形態と同様にして、出力電圧ＶＯＵＴが目標電圧値ＶＯＵＴ１以下の時点でフォトカプラ電流によるスイッチング制御を開始することができるため、電源起動時の出力電圧におけるオーバーシュートの発生を抑制することができる。
【0060】
また、図８に示すスイッチング電源装置１においては、制御回路１３の電源電圧ＶＤＤは、補助巻線Ｔ３から供給されている。また、制御回路１３はリンギングチョークコンバータ（ＲＣＣ）のフォトカプラによる出力電圧制御のように、フォトカプラ電流が大きくなる出力の負荷電流が小さい時の不連続モードでスイッチング周波数が低く、フォトカプラ電流が小さくなる出力の負荷電流が大きく臨界モードでスイッチング周波数が高くなる出力電圧制御を行うとする。図８に示すスイッチング電源装置１にフォトカプラ電流調整回路１７が設けられていない場合、図３に示すスイッチング電源装置３と同様に、電源起動時の出力電圧ＶＯＵＴの立ち上がりにオーバーシュートが発生する。シャントレギュレータＩＣによる出力電圧制御においては、オーバーシュートによる高い出力電圧ＶＯＵＴが保持されてフォトカプラ電流が大きくなると、制御回路１３によるＮＭＯＳスイッチングトランジスタＭＰＷへの信号のデューティＤが小さく、さらにスイッチング周波数は低くなる。このため、ＮＭＯＳスイッチングトランジスタＭＰＷのＯＦＦ時間が長くなり、スイッチング停止に伴いキャパシタＣＳＵＢ１に補助巻線Ｔ３からの電荷が供給されなくなり、電源電圧ＶＤＤの低下が発生する。
【0061】
このような中、図８に示すスイッチング電源装置１によれば、電源起動時の出力電圧におけるオーバーシュートの発生を抑制することができるため、ＮＭＯＳスイッチングトランジスタＭＰＷのＯＦＦ時間の増加を防ぎ、スイッチング停止に伴う電源電圧ＶＤＤの低下の発生も抑制することができる。
【0062】
以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0063】
１ スイッチング電源装置
１１ トランス
１３ 制御回路
１５ 出力電圧フィードバック（ＦＢ）回路
１７ フォトカプラ電流調整回路
１９ 出力電圧検出回路（電圧検出回路）
ＣＩＮ，ＣＮＦ，ＣＯＵＴ，ＣＳＵＢ１ キャパシタ
ＣＯＭＰＳ１ コンパレータ
Ｄ１，ＤＳＵＢ１ ダイオード
ＩＣ，ＩＣＳ１ シャントレギュレータ
ＭＰＷ ＮＭＯＳスイッチングトランジスタ
ＭＳ１１，ＭＳＦ ＮＭＯＳトランジスタ
ＰＣ１ フォトカプラ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，ＲＮＦ，ＲＳ１１，ＲＳ１２，ＲＳ１３，ＲＳ２１，ＲＳ２２，ＲＳ２３，ＲＳ２４，ＲＳ２５，ＲＳＦ，ＲＳＴ１，ＲＳＵＢ 抵抗
ＲＳ センス抵抗
Ｔ１ １次巻線
Ｔ２ ２次巻線
Ｔ３ 補助巻線
１１ トランス
１３ 制御回路
１５ 出力電圧フィードバック（ＦＢ）回路
１７ フォトカプラ電流調整回路
１９ 出力電圧検出回路（電圧検出回路）
ＣＩＮ，ＣＮＦ，ＣＯＵＴ，ＣＳＵＢ１ キャパシタ
ＣＯＭＰＳ１ コンパレータ
Ｄ１，ＤＳＵＢ１ ダイオード
ＩＣ，ＩＣＳ１ シャントレギュレータ
ＭＰＷ ＮＭＯＳスイッチングトランジスタ
ＭＳ１１，ＭＳＦ ＮＭＯＳトランジスタ
ＰＣ１ フォトカプラ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，ＲＮＦ，ＲＳ１１，ＲＳ１２，ＲＳ１３，ＲＳ２１，ＲＳ２２，ＲＳ２３，ＲＳ２４，ＲＳ２５，ＲＳＦ，ＲＳＴ１，ＲＳＵＢ 抵抗
ＲＳ センス抵抗
Ｔ１ １次巻線
Ｔ２ ２次巻線
Ｔ３ 補助巻線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】