特許 7575335 圧電体膜の形成方法及び圧電デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-21

(45)【発行日】2024-10-29

(54)【発明の名称】圧電体膜の形成方法及び圧電デバイス

(51)【国際特許分類】

   H10N 30/079 20230101AFI20241022BHJP

   C23C 14/08 20060101ALI20241022BHJP

   H03H 3/02 20060101ALI20241022BHJP

   H03H 3/08 20060101ALI20241022BHJP

   H03H 9/17 20060101ALI20241022BHJP

   H03H 9/25 20060101ALI20241022BHJP

   H10N 30/853 20230101ALI20241022BHJP

【ＦＩ】

H10N30/079

C23C14/08 K

H03H3/02 B

H03H3/08

H03H9/17 F

H03H9/25 C

H10N30/853

【請求項の数】 14

(21)【出願番号】P 2021064232

(22)【出願日】2021-04-05

(65)【公開番号】P2022159810

(43)【公開日】2022-10-18

【審査請求日】2024-01-30

(73)【特許権者】

【識別番号】000231464

【氏名又は名称】株式会社アルバック

(74)【代理人】

【識別番号】100141139

【弁理士】

【氏名又は名称】及川 周

(74)【代理人】

【識別番号】100134359

【弁理士】

【氏名又は名称】勝俣 智夫

(72)【発明者】

【氏名】松岡 耕平

(72)【発明者】

【氏名】露木 達朗

(72)【発明者】

【氏名】小林 宏樹

【審査官】黒田 久美子

(56)【参考文献】

【文献】特開２００６－１８６２５８（ＪＰ，Ａ）

【文献】国際公開第９８／０５６１０９（ＷＯ，Ａ１）

【文献】特開２００３－１０１３７２（ＪＰ，Ａ）

【文献】特開２００７－３１４３７８（ＪＰ，Ａ）

【文献】特開２００７－２５１３８７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｎ ３０／０７９

Ｈ１０Ｎ ３０／８５３

Ｈ１０Ｎ ３０／０７６

Ｈ１０Ｎ ３０／０９３

Ｈ０３Ｈ ９／１７

Ｈ０３Ｈ ３／０２

Ｈ０３Ｈ ９／２５

Ｈ０３Ｈ ３／０８

Ｃ２３Ｃ １４／０８

(57)【特許請求の範囲】

【請求項1】

ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜を形成する圧電体膜の形成方法であって、
基材上に下部電極層を形成し、前記下部電極層上に前記圧電体膜の結晶方位を（０１２）面方向に配向させるバッファ層としてペロブスカイト構造を有するＬａＮｉＯ３、ＳｒＲｕＯ _３ 、ＬａＣｏＯ _３ またはＫＮａＮｂＯ _３ のうち何れか１つを形成し、前記バッファ層上に、スパッタリング法により前記圧電体膜を形成する、圧電体膜の形成方法。

【請求項2】

ＬｉＮｂＯ３またはＬｉＴａＯ３からなる圧電体膜を形成する圧電体膜の形成方法であって、
基材上に、前記圧電体膜の結晶方位を（０１２）面方向に配向させるとともに下部電極層を兼ねるバッファ層として（００２）面方向に結晶方位が配向されたＡｇを形成し、前記バッファ層上に、スパッタリング法により前記圧電体膜を形成する、圧電体膜の形成方法。

【請求項3】

ＬｉＮｂＯ３またはＬｉＴａＯ３からなる圧電体膜を形成する圧電体膜の形成方法であって、
基材上に、前記圧電体膜の結晶方位を（０１２）面方向に配向させるバッファ層としてＴｉＮを形成し、前記バッファ層上に下部電極層を形成し、前記下部電極層上に、スパッタリング法により前記圧電体膜を形成する、圧電体膜の形成方法。

【請求項4】

前記バッファ層が、ＬａＮｉＯ _３ からなる、請求項１に記載の圧電体膜の形成方法。

【請求項5】

前記バッファ層が、Ａｇ膜上にＴｉＮ、ＴｉＷ、ＴｉＷＮのうちの１種からなる膜が積層されたものである、請求項２に記載の圧電体膜の形成方法。

【請求項6】

前記スパッタリング法が、ニオブ酸化物またはタンタル酸化物からなる第１ターゲットと、酸化リチウムからなる第２ターゲットとを用いるコスパッタリング法である、請求項１乃至請求項５の何れか一項に記載の圧電体膜の形成方法。

【請求項7】

基材と、
下部電極と、
前記下部電極上に配置されたバッファ層と、
前記バッファ層上に配置されて（０１２）面方向に結晶方位が配向されたＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜と、
前記圧電体膜上に配置された上部電極と、を備え、
前記バッファ層は、ペロブスカイト構造を有するＬａＮｉＯ３、ＳｒＲｕＯ _３ 、ＬａＣｏＯ _３ またはＫＮａＮｂＯ _３ のうち何れか１つである、圧電デバイス。

【請求項8】

基材と、
前記基材上に配置されて下部電極を兼ねるバッファ層と、
前記バッファ層上に配置されて（０１２）面方向に結晶方位が配向されたＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜と、
前記圧電体膜上に配置された上部電極と、を備え、
前記バッファ層は、（００２）面方向に結晶方位が配向されたＡｇである、圧電デバイス。

【請求項9】

基材と、
前記基材上に配置されたバッファ層と、
前記バッファ層上に配置された下部電極と、
前記下部電極上に配置されて（０１２）面方向に結晶方位が配向されたＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜と、
前記圧電体膜上に配置された上部電極と、を備え、
前記バッファ層は、ＴｉＮである、圧電デバイス。

【請求項10】

前記バッファ層が、ＬａＮｉＯ _３ からなる、請求項７に記載の圧電デバイス。

【請求項11】

前記バッファ層上にＴｉＮ、ＴｉＷ、ＴｉＷＮのうちの１種からなる膜が積層されている、請求項８に記載の圧電デバイス。

【請求項12】

前記圧電体膜の膜厚が、３００ｎｍ以下である、請求項７乃至請求項１１の何れか一項に記載の圧電デバイス。

【請求項13】

前記圧電体膜に対してＸ線回折のロッキングカーブ測定を行った場合における前記圧電体膜の（０１２）面のＸ線回折ピークの半価幅が、１０°以下である、請求項７乃至請求項１２の何れか一項に記載の圧電デバイス。

【請求項14】

請求項７乃至請求項１３の何れかに記載の圧電デバイスが、ＦＢＡＲ型フィルタまたはＳＡＷ型フィルタである、圧電デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、圧電体膜の形成方法及び圧電デバイスに関する。

【背景技術】

【0002】

ＩｏＴ関連の急速な市場拡大を背景に、通信分野の需要が高まっている。通信接続速度及び通信帯域の向上により、フィルタ性能の向上が求められている。現在、フィルタとしては、ＦＢＡＲ型フィルタ（Ｆｉｌｍ Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｒｅｓｏｎａｔｏｒ）やＳＡＷ型フィルタ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ ｆｉｌｔｅｒ）が主流であり、周波数帯で棲み分けられている。ＦＢＡＲ型フィルタとしては、例えば、特許文献１に記載されたバルク音響共振器が知られている。

【0003】

特許文献１に例示されるように、ＦＢＡＲ型フィルタの圧電体膜には、通常、窒化アルミニウム（ＡｌＮ）が使われている。しかし、最近では、更なる性能向上のために、電気機械結合係数が優れた材料が求められており、ＳｃをドーピングしたＡｌＮ（Ｓｃ－ＡｌＮ）の開発が盛んになっている。また、最近では、ＡｌＮに代えて、ＬｉＮｂＯ_３やＬｉＴａＯ_３を用いた圧電体膜の開発も盛んになってきている。

【0004】

ＬｉＮｂＯ_３は、バルク体を３６°回転Ｙカットした場合に準縦波の電気機械結合係数が最大で約５０％を示すとされており、ＳｃをドーピングしたＡｌＮ（Ｓｃ－ＡｌＮ）の電気機械結合係数が最大でも２０％程度であることから、その潜在的性能の高さが伺える。ただし、ＬｉＮｂＯ_３は、単結晶における３６°回転Ｙカット方向に相当する方向に配向させることによって電気機械結合係数が最大値を示すものとされているため、ＬｉＮｂＯ_３よりなる圧電体膜を形成するためには、その配向方向を薄膜形成プロセスにて正確に制御する必要がある。また、ＬｉＴａＯ_３についても、３６°回転Ｙカット方向に配向させることによって高い電気機械結合係数が得られるとされているため、ＬｉＮｂＯ_３の場合と同様に、薄膜形成時に配向方向の制御が必要になる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１９－１９３１６８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、ＦＢＡＲ型フィルタを構成するためには、基板上に下部電極を形成し、下部電極上に圧電材料からなる圧電体膜を形成し、更にその上に上部電極を形成する必要がある。下部電極の材質は、例えば、モリブデン、ルテニウム、タングステン、イリジウム、白金などが挙げられるが、これらの材質からなる下部電極上にＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜を形成すると、ＬｉＮｂＯ_３やＬｉＴａＯ_３は単結晶におけるＺカット方向に相当する方向であるｃ軸方向に配向し、３６°回転Ｙカット方向に相当する方向である（０１２）方向には配向しないため、形成された圧電体膜は高い電気機械結合係数を発揮することができない。

【0007】

本発明は上記事情に鑑みてなされたものであって、スパッタリング法によってＬｉＮｂＯ_３またはＬｉＴａＯ_３を成膜する際に、ＬｉＮｂＯ_３またはＬｉＴａＯ_３を配向制御することが可能な圧電体膜の形成方法及びその圧電体膜を備えた圧電デバイスを提供することを課題とする。

【課題を解決するための手段】

【0008】

上記課題を解決するため、本発明は以下の構成を採用する。
［１］ ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜を形成する圧電体膜の形成方法であって、
基材上に下部電極層を形成し、前記下部電極層上に前記圧電体膜の結晶方位を（０１２）面方向に配向させるバッファ層としてペロブスカイト構造を有するＬａＮｉＯ３、ＳｒＲｕＯ _３ 、ＬａＣｏＯ _３ またはＫＮａＮｂＯ _３ のうち何れか１つを形成し、前記バッファ層上に、スパッタリング法により前記圧電体膜を形成する、圧電体膜の形成方法。
［２］ ＬｉＮｂＯ３またはＬｉＴａＯ３からなる圧電体膜を形成する圧電体膜の形成方法であって、
基材上に、前記圧電体膜の結晶方位を（０１２）面方向に配向させるとともに下部電極層を兼ねるバッファ層として（００２）面方向に結晶方位が配向されたＡｇを形成し、前記バッファ層上に、スパッタリング法により前記圧電体膜を形成する、圧電体膜の形成方法。
［３］ ＬｉＮｂＯ３またはＬｉＴａＯ３からなる圧電体膜を形成する圧電体膜の形成方法であって、
基材上に、前記圧電体膜の結晶方位を（０１２）面方向に配向させるバッファ層としてＴｉＮを形成し、前記バッファ層上に下部電極層を形成し、前記下部電極層上に、スパッタリング法により前記圧電体膜を形成する、圧電体膜の形成方法。
［４］ 前記バッファ層が、ＬａＮｉＯ _３ からなる、［１］に記載の圧電体膜の形成方法。
［５］ 前記バッファ層が、Ａｇ膜上にＴｉＮ、ＴｉＷ、ＴｉＷＮのうちの１種からなる膜が積層されたものである、［２］に記載の圧電体膜の形成方法。
［６］ 前記スパッタリング法が、ニオブ酸化物またはタンタル酸化物からなる第１ターゲットと、酸化リチウムからなる第２ターゲットとを用いるコスパッタリング法である、［１］乃至［５］の何れか一項に記載の圧電体膜の形成方法。
［７］ 基材と、
下部電極と、
前記下部電極上に配置されたバッファ層と、
前記バッファ層上に配置されて（０１２）面方向に結晶方位が配向されたＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜と、
前記圧電体膜上に配置された上部電極と、を備え、
前記バッファ層は、ペロブスカイト構造を有するＬａＮｉＯ３、ＳｒＲｕＯ _３ 、ＬａＣｏＯ _３ またはＫＮａＮｂＯ _３ のうち何れか１つである、圧電デバイス。
［８］ 基材と、
前記基材上に配置されて下部電極を兼ねるバッファ層と、
前記バッファ層上に配置されて（０１２）面方向に結晶方位が配向されたＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜と、
前記圧電体膜上に配置された上部電極と、を備え、
前記バッファ層は、（００２）面方向に結晶方位が配向されたＡｇである、圧電デバイス。
［９］ 基材と、
前記基材上に配置されたバッファ層と、
前記バッファ層上に配置された下部電極と、
前記下部電極上に配置されて（０１２）面方向に結晶方位が配向されたＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜と、
前記圧電体膜上に配置された上部電極と、を備え、
前記バッファ層は、ＴｉＮである、圧電デバイス。
［１０］ 前記バッファ層が、ＬａＮｉＯ _３ からなる、［７］に記載の圧電デバイス。［１１］ 前記バッファ層上にＴｉＮ、ＴｉＷ、ＴｉＷＮのうちの１種からなる膜が積層されている、［８］に記載の圧電デバイス。
［１２］ 前記圧電体膜の膜厚が、３００ｎｍ以下である、［７］乃至［１１］の何れか一項に記載の圧電デバイス。
［１３］ 前記圧電体膜に対してＸ線回折のロッキングカーブ測定を行った場合における前記圧電体膜の（０１２）面のＸ線回折ピークの半価幅が、１０°以下である、［７］乃至［１２］の何れか一項に記載の圧電デバイス。
［１４］ ［７］乃至［１３］の何れかに記載の圧電デバイスが、ＦＢＡＲ型フィルタまたはＳＡＷ型フィルタである、圧電デバイス。

【発明の効果】

【0009】

本発明に係る圧電体膜の形成方法によれば、ＬｉＮｂＯ_３またはＬｉＴａＯ_３を配向制御することが可能な圧電体膜の形成方法及びその圧電体膜を備えた圧電デバイスを提供できる。

【図面の簡単な説明】

【0010】

【図1】図１は、本発明の実施形態である圧電デバイスの一例を示す断面模式図。

【図2】図２は、本発明の実施形態である圧電デバイスの別の例を示す断面模式図。

【図3】図３は、本発明の実施形態である圧電体膜の形成方法に用いるスパッタリング装置の一例を示す断面模式図。

【図4】図４は、本発明の実施形態である圧電体膜の形成方法に用いるスパッタリング装置の別の例を示す断面模式図。

【図5】図５は、本発明の実施形態である圧電デバイスの製造工程を説明する工程図。

【図6】図６は、本発明の実施形態である圧電デバイスの製造工程を説明する工程図。

【図7】図７は、本発明の実施形態である圧電デバイスの製造工程を説明する工程図。

【図8】図８は、本発明の実施形態である圧電デバイスの製造工程を説明する工程図。

【図9】図９は、本発明の実施形態である圧電デバイスの製造工程を説明する工程図。

【図10】図１０は、本発明の実施形態である圧電デバイスの製造工程を説明する工程図。

【図11】図１１は、本発明の実施形態である圧電デバイスの製造工程を説明する工程図。

【発明を実施するための形態】

【0011】

以下、本発明の実施形態である圧電体膜の形成方法及び圧電デバイスについて図面を参照して説明する。

【0012】

まず、本発明の基本的な形態を説明する。図１に、本実施形態の圧電デバイスの一例を断面模式図で示す。図１に示す圧電デバイスは、基材１と、基材１上に配置されたバッファ層２と、バッファ層２上に配置されて（０１２）面方向に結晶方位が配向されたＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３と、を備えている。バッファ層２は、圧電体膜３の結晶方位を（０１２）面方向に配向させる層である。

【0013】

また、図２には、本実施形態の圧電デバイスの別の例を断面模式図で示す。図２に示す圧電デバイスは、基材１と、基材１上に配置されたバッファ層２と、バッファ層２の上に配置された酸化防止膜４と、酸化防止膜４上に配置された圧電体膜３と、を備えている。バッファ層２は、圧電体膜３の結晶方位を（０１２）面方向に配向させる層である。

【0014】

なお、後述するように、バッファ層２と圧電体膜３との間に、別の層を積層してもよい。

【0015】

基材１は、薄膜成膜プロセスの基材として使用できるものであれば特に制限はない。基材１として例えば、単結晶シリコンからなる半導体基板であってもよい。また、表面に酸化シリコン膜が形成された単結晶シリコンからなる半導体基板であってもよい。

【0016】

また、基材１をなす半導体基板上には、圧電体膜３に電圧を印加するための電極層が備えられていてもよい。この場合、電極層上にバッファ層２および圧電体膜３が積層されているとよい。更に、バッファ層２が導電体からなる場合は、バッファ層２が電極層を兼ねることができる。この場合は、基材１をなす半導体基板上に、電極層を兼ねるバッファ層２及び圧電体膜３が積層されていてもよく、半導体基板上に、電極層を兼ねるバッファ層２、酸化防止膜４及び圧電体膜３が積層されていてもよい。電極層は、導電体または半導体からなることが好ましい。また、後述するように、バッファ層２と圧電体膜３との間に、別の層として電極層を積層してもよい。また、基材１と電極層との間に、密着層を形成してもよい。密着層は例えば酸化チタン膜でもよい。

【0017】

電極層の材質は、Ｐｔ、Ｍｏ、Ｒｕ、Ｗ、Ｉｒ等を用いることができる。なお、これらの材質からなる電極層上に圧電体膜を直接成膜すると、ＬｉＮｂＯ_３またはＬｉＴａＯ_３の結晶方位は（００１）面方向に配向し、（０１２）面方向に配向させることは困難である。

【0018】

バッファ層２は、具体的には、（００２）面方向に結晶方位が配向されたＡｇ、またはＬａＮｉＯ_３、またはＴｉＮからなることが好ましい。これらバッファ層２が形成されていることで、バッファ層２の上にＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜を積層した場合に、ＬｉＮｂＯ_３またはＬｉＴａＯ_３の結晶方位を（０１２）面方向に配向させることが可能になる。また、バッファ層２は、導電体または半導体からなることが好ましい。またバッファ層２としてＬａＮｉＯ_３と同様のペロブスカイト構造を有するＳｒＲｕＯ_３やＬａＣｏＯ_３、 ＫＮａＮｂＯ_３等を採用することができる。

【0019】

また、前述したように、Ａｇのような導電体からなる場合のバッファ層２は、圧電体膜３に電圧を印加する際の電極として機能してもよい。また、Ａｇからなるバッファ層２を単結晶シリコンからなる基材１上に形成する場合において、基材１の表面に自然酸化膜である酸化シリコン膜が存在する場合は、酸化シリコン膜を公知のふっ酸処理あるいはドライエッチングにより予め除去しておくことが好ましい。

【0020】

更に、バッファ層２がＡｇからなる場合は、図２に示すように、バッファ層２上に酸化防止膜４が積層されていてもよい。

【0021】

バッファ層２の厚みは、１０～１５０ｎｍの範囲が好ましく、３０～１５０ｎｍの範囲であることがより好ましく、４０～１００ｎｍの範囲であることが更に好ましい。バッファ層２が十分な厚みを有することで、圧電体膜３を所望の結晶方位に配向させることができる。また、バッファ層２が過剰に厚すぎないことで導電性を確保でき、圧電体膜３に電圧を印加することが可能になる。

【0022】

酸化防止膜４は、ＴｉＮ、ＴｉＷ、ＴｉＷＮのうちの１種からなることが好ましい。酸化防止膜４は、バッファ層２の酸化を防止するとともに酸化防止膜自身の酸化も抑制する。酸化防止膜４は、バッファ層２と同様に、圧電体膜３の結晶方位を（０１２）面方向に配向させる層であることが好ましい。これにより、酸化防止膜４の上に圧電体膜３が形成された場合にも、圧電体膜３の表面における結晶方位を（０１２）面方向に配向させることができる。また、酸化防止膜４をバッファ層２上に形成することで、圧電体膜３の成膜時に雰囲気が酸化性雰囲気とされた場合であっても、バッファ層２の表面酸化を抑制することができ、また、酸化防止膜４自体の酸化も抑制される。これにより、バッファ層２上に酸化物層が形成されるおそれがなく、圧電体膜３の結晶方位を（０１２）面方向に配向させることが可能になる。また、酸化防止膜４は、導電体または半導体からなることが好ましい。

【0023】

酸化防止膜４の厚みは、１０～２００ｎｍの範囲であることが好ましく、４０～１００ｎｍの範囲であることがより好ましい。酸化防止膜４が十分な厚みを有することで、バッファ層２の酸化を十分に抑制することができ、また、圧電体膜３を所望の結晶方位に配向させることができる。また、酸化防止膜４が過剰に厚すぎないことで導電性を確保でき、圧電体膜３に電圧を印加することが可能になる。

【0024】

圧電体膜３は、その表面の面内において（０１２）面方向に結晶方位が配向されたＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる。ＬｉＮｂＯ_３及びＬｉＴａＯ_３は、いずれも、三方晶系イルメナイト類似構造を持つ複合酸化物であって結晶構造が相互に類似する。ＬｉＮｂＯ_３及びＬｉＴａＯ_３は、単結晶における３６°回転Ｙカット方向に相当する面において、機械電気結合係数（準縦波）が最大で５０％程度の値を示すものとなり、圧電デバイスに好適に用いることができる。従来、ＬｉＮｂＯ_３またはＬｉＴａＯ_３を薄膜形成プロセスで形成すると、Ｃ軸方向（（００１）面方向）に配向したものしか得られなかったが、本実施形態では、バッファ層２の上にスパッタリング法により圧電体膜３を形成することで、（０１２）面方向に結晶方位が配向されたものが得られ、しかも膜厚が極めて薄いものが得られ、これにより、圧電デバイスの特性を大幅に向上できる。

【0025】

圧電体膜３の厚みは、特に限定するものではないが、３００ｎｍ以下であることが好ましく、２００ｎｍ以下であってもよい。圧電体膜の厚みを３００ｎｍ以下にすることにより、例えば圧電体膜３を高周波フィルタの圧電体膜として用いた際に、１２．２３ＧＨｚの共振周波数を得ることが出来、十数ＧＨｚ帯の信号が入力されたとしても、フィルタとして機能させることが可能なる。なお、従来技術では、（０１２）面方向に配向されたＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜を得る場合は、単結晶から切出す以外に手段がなく、この場合は単結晶から３００ｎｍ以下の膜厚で切り出すことは到底困難であったが、本実施形態の圧電体膜３は、後述するようにスパッタリング法によって形成できるため、膜厚を３００ｎｍ以下にすることは容易である。

【0026】

圧電体膜３の厚みは、３００ｎｍ以下に限定するものではなく、圧電デバイスとして求められる共振周波数帯域に応じて厚みを調整してもよい。例えば、下限は４０ｎｍ以上としてもよく、上限は２０００ｎｍ以下としてもよいが、圧電体膜３の厚みは４０～２０００ｎｍの範囲に限定されるものではない。

【0027】

また、圧電体膜３の（０１２）面のＸ線回折ピークの半価幅が、１０°以下であることが好ましい。半価幅は、圧電体膜３に対してＸ線回折のロッキングカーブ測定（いわゆるω測定）を行うことにより測定される。半価幅が、１０°以下であることにより、圧電体膜３の結晶性が高まり、機械電気結合係数をより高めることができる。半価幅はより好ましくは２°以下である。

【0028】

更に、圧電体膜３の上には、圧電体膜３に電圧を印加するための別の電極層が備えられていてもよい。別の電極層は、導電体または半導体からなることが好ましい。また、別の電極層は、先に説明した電極層と同様の材質、膜厚であればよい。

【0029】

本実施形態の圧電デバイスは、ＦＢＡＲ型フィルタまたはＳＡＷ型フィルタとして利用されることが好ましい。更に、本実施形態の圧電デバイスは、ＸＢＡＲ（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ Ｐｌａｔｅ ｗａｖｅ ｄｅｖｉｃｅ）、ＨＡＬ（Ｈｅｔｅｒｏ Ａｃｏｕｓｔｉｃ Ｌａｙｅｒ）ＳＡＷにも適用することができる。加えて、全固体電池の正極活物質と固体電解質間の被覆層や、光変調デバイスにも適用することができる。

【0030】

本実施形態の圧電デバイスによれば、膜表面において（０１２）面の方位に配向したＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３を備えているので、その機械電気結合係数が高くなり、優れた圧電効果を発揮できるようになる。
更に、（０１２）面のＸ線回折ピークの半価幅が、１０°以下とされた圧電体膜３は、その機械電気結合係数が更に高くなり、より優れた圧電効果を発揮できるようになる。

【0031】

また、本実施形態の圧電デバイスとして、圧電体膜３の厚さ方向両側に電極層を配置することにより、フィルタとして機能させることができる。特に、ＦＢＡＲ型フィルタとして機能させることができる。

【0032】

次に、本実施形態の圧電体膜の形成方法について説明する。
本実施形態の圧電体膜の形成方法は、ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３を形成する方法であって、基材１上に、バッファ層２を形成し、バッファ層２の上方に、スパッタリング法により圧電体膜３を形成する。

【0033】

バッファ層２は、基材１上に形成してもよいし、基材１上に電極層を形成してその上にバッファ層２を形成してもよい。バッファ層２の形成手段は、特に制限はないが、スパッタリング法で形成するとよい。ＬａＮｉＯ_３からなるバッファ層２を形成する場合は、ＲＦスパッタ法により形成することが好ましく、特に雰囲気ガスに酸素を導入する反応性スパッタリング法がよい。また、Ａｇからなるバッファ層２を形成する場合は、ＤＣスパッタ法でもよく、ＲＦスパッタ法でもよい。また、バッファ層２として、ＴｉＮ、ＳｒＲｕＯ_３、ＬａＣｏＯ_３、ＫＮａＮｂＯ_３等を形成してもよい。また、基材１上にバッファ層２を形成し、バッファ層２の上に電極層を形成し、電極層の上に圧電体膜３を形成してもよい。

【0034】

図３には、バッファ層２、酸化防止膜４及び圧電体膜３の形成に好適に用いられるスパッタリング装置の概略図を示す。図３に示すスパッタリング装置は、基板ステージを兼ねる基板電極１１と、基板電極１１から離間して配置されたカソード電極１２と、カソード電極１２に取り付けられたターゲット１３と、を備えている。

【0035】

基板電極１１上に基材１が配置される。基板電極１１には図示しないヒータが内蔵されており、基材１を加熱可能とされている。また、基板電極１１には図示しないバイアス電源が接続されている。カソード電極１２には図示しないカソード電源が接続されている。また、基板電極１１、カソード電極１２及びターゲット１３は、図示しないチャンバに収容されている。チャンバ内は、真空雰囲気に制御可能となっている。

【0036】

バッファ層２の形成条件としては、ターゲット１３の組成をＬａＮｉＯ_３、ＡｇまたはＴｉＮとし、基板温度を２５０～８００℃の範囲とし、成膜圧力を０．１～１．０Ｐａとし、Ａｒ流量を０～１００ｓｃｃｍとし、Ｏ_２流量を０～１５ｓｃｃｍとし、Ｎ_２流量を０～５０ｓｃｃｍとし、ＲＦスパッタの場合のパワーを１００～１５０００Ｗ（周波数１３．５６ＭＨｚ）とし、ＤＣスパッタの場合のパワーを１００～１５０００Ｗとする。

【0037】

次に、バッファ層２上に酸化防止膜４を形成してもよい。酸化防止膜４の形成方法は、特に制限はないが、スパッタリング法で形成するとよく、ＲＦスパッタ法でもＤＣスパッタ法でもよく、特に雰囲気ガスに窒素を導入する反応性スパッタリング法がよい。

【0038】

酸化防止膜４の形成条件としては、ターゲット組成をＴｉまたはＴｉＷとし、基板温度を室温（２５℃）～４００℃の範囲とし、成膜圧力を０．１～１Ｐａとし、Ａｒ流量を０～３０ｓｃｃｍとし、Ｎ_２流量を０～４０ｓｃｃｍとし、ＲＦスパッタの場合のパワーを１００～１５０００Ｗ（周波数１３．５６ＭＨｚ）とし、ＤＣスパッタの場合のパワーを１００～１５０００Ｗとする。

【0039】

次に、バッファ層２上または酸化防止膜４上に、ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３を形成する。圧電体膜３の形成方法はスパッタリング法とする。そのなかでもＲＦスパッタ法により形成することが好ましく、特に雰囲気ガスに酸素を導入する反応性スパッタリング法がよい。

【0040】

圧電体膜３の形成条件としては、ターゲット組成をＬｉＮｂＯ_３またはＬｉＴａＯ_３とし、基板温度を３００～６５０℃の範囲とし、成膜圧力を０．１～１．０Ｐａとし、Ａｒ流量を５０～１５０ｓｃｃｍとし、Ｏ_２流量を０．１～５０ｓｃｃｍとし、ＲＦスパッタのパワーを５０～２８００Ｗ（周波数１３．５６ＭＨｚ）とする。これにより、表面における結晶方位が（０１２）面に配向した圧電体膜３が得られる。

【0041】

別の手段としては、ニオブ酸化物またはタンタル酸化物からなる第１ターゲットと、酸化リチウムからなる第２ターゲットとを用いるコスパッタリング法を行うとよい。ニオブ酸化物またはタンタル酸化物としては、Ｎｂ_２Ｏ_５またはＴａ_２Ｏ_５の他に、ＬｉＮｂＯ_３またはＬｉＴａＯ_３のような複合酸化物であってもよい。なお、第１ターゲットはニオブ又はタンタル金属からなるターゲットであってもよい。

【0042】

図４には、コスパッタリング法を実施するためのスパッタリング装置の概略図を示す。図４に示すスパッタリング装置は、基板ステージを兼ねる基板電極２１と、基板電極２１から離間して配置された２つのカソード電極２２、２３と、一方のカソード電極２２に取り付けられた第１ターゲット２４と、他方のカソード電極２３に取り付けられた第２ターゲット２５と、を備えている。

【0043】

基板電極２１上には、複数の基材１が配置可能とされている。基板電極２１には図示しないヒータが内蔵されており、基材１を加熱可能とされている。また、基板電極２１は、図示しない駆動手段が接続されており、回転可能とされている。基板電極２１が回転することにより、基板電極２１上に載置された基材１は、第１ターゲット２４及び第２ターゲット２５に交互に対向するようになる。

【0044】

更に、基板電極２１には図示しないバイアス電源が接続されている。また、カソード電極２２、２３にはそれぞれ、図示しないカソード電源が接続されている。

【0045】

また、基板電極２１、カソード電極２２、２３、第１ターゲット２４及び第２ターゲット２５は、図示しないチャンバに収容されている。チャンバ内は、真空雰囲気に制御可能となっている。

【0046】

本実施形態の圧電体膜の形成方法では、バッファ層２または酸化防止膜４の上に、ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３をスパッタリング法により形成する。バッファ層２または酸化防止膜４として、圧電体膜３の結晶方位を（０１２）面方向に配向させる材質からなるものを選択することで、その上に形成されるＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３は、膜表面において（０１２）面の方位に配向したものとなる。これにより圧電体膜３は、機械電気結合係数が高くなり、優れた圧電効果を発揮できるようになる。

【0047】

特に、ＴｉＮ、ＬａＮｉＯ_３または（００２）面方向に結晶方位が配向されたＡｇからなるバッファ層２を用いることで、ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３の結晶方位を（０１２）面の方位に配向させることが容易になり、圧電体膜３に優れた圧電効果を発揮させることができる。また、圧電体膜３の結晶方位を（０１２）面方向に配向させるバッファ層２として、ＳｒＲｕＯ_３、ＬａＣｏＯ_３、ＫＮａＮｂＯ_３等からなるバッファ層を用いてもよい。

【0048】

更に、バッファ層２の上に酸化防止膜４を形成することで、バッファ層２の酸化を防止しつつ、ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３を形成でき、その結晶方位を好ましい方位に制御できる。

【0049】

次に、本発明の更に具体的な実施形態について説明する。

【0050】

図５及び図６には、本実施形態の圧電デバイスの一例として、ＦＢＡＲ型フィルタの製造プロセスを示す。
図５（ａ）に示すように、半導体基板３１上に後にキャビティとなる凹部３１ａを形成し、凹部３１ａ内に犠牲層３２を形成する。犠牲層３２を備えた半導体基板３１を基材１とする。半導体基板３１は単結晶シリコン基板を例示できる。単結晶シリコン基板の表面には、パッシベーション膜として図示しない酸化シリコン膜が形成されていてもよい。

【0051】

次に、図５（ｂ）に示すように、半導体基板３１及び犠牲層３２上に、Ｐｔ、Ｍｏ、Ｒｕ、Ｗ、Ｉｒ等からなる下部電極層３３を形成する。下部電極層３３は例えば、Ｐｔ、Ｍｏ、Ｒｕ、Ｗ、Ｉｒ等をターゲットとするＤＣスパッタリング法により形成することが好ましい。下部電極層３３の厚みは、例えば、１０～２００ｎｍの範囲とする。

【0052】

次に、図５（ｃ）に示すように、下部電極層３３上に、ＬａＮｉＯ_３からなるバッファ層２を形成する。バッファ層２の製造条件等は上述した通りである。これにより、バッファ層２は、圧電体膜３の結晶方位を（０１２）面方向に配向させるものとなる。バッファ層２の厚みは、例えば、１０～１００ｎｍの範囲とする。

【0053】

次に、図５（ｄ）に示すように、バッファ層２上に、ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３を形成する。圧電体膜３の製造条件等は上述した通りである。これにより、圧電体膜３は、その表面の面内において（０１２）面方向に結晶方位が配向されたものとなる。圧電体膜３の厚みは、例えば、３００ｎｍ以下の範囲とする。

【0054】

次に、図６（ａ）に示すように、圧電体膜３上に、Ｐｔ、Ｍｏ、Ｒｕ、Ｗ、Ｉｒ等からなる上部電極層３４を形成する。上部電極層３４は例えば、Ｐｔ、Ｍｏ、Ｒｕ、Ｗ、Ｉｒ等をターゲットとするＤＣスパッタリング法により形成することが好ましい。上部電極層３４の厚みは、例えば、１０～２００ｎｍの範囲とする。

【0055】

次に、図６（ｂ）に示すように、フォトリソグラフィ技術及びエッチング技術により、上部電極層３４及び圧電体膜３を所定の平面形状にパターニングする。上部電極層３４及び圧電体膜３は、少なくとも犠牲層３２の上方に残存するようにパターニングすることが好ましい。これにより、犠牲層３２の上において、下部電極層３３、バッファ層２、圧電体膜３及び上部電極層３４からなる積層体Ｋ１が形成される。

【0056】

次に、図６（ｃ）に示すように、犠牲層３２を除去し、積層体Ｋ１の下にキャビティＣを形成する。以上により、本実施形態の圧電デバイスが得られる。図６（ｃ）に示す圧電デバイスは、ＦＢＡＲ型フィルタとして機能するものとなる。

【0057】

次に、図７及び図８には、本実施形態の圧電デバイスの別の例として、ＦＢＡＲ型フィルタの製造プロセスを示す。
図７（ａ）に示すように、図５（ａ）の場合と同様にして、半導体基板３１上に後にキャビティとなる凹部３１ａを形成し、凹部３１ａ内に犠牲層３２を形成する。

【0058】

次に、図７（ｂ）に示すように、Ａｇからなるバッファ層２を形成する。Ａｇからなるバッファ層２は、圧電デバイスの下部電極としても機能する。バッファ層２の製造条件等は上述した通りである。これにより、Ａｇからなるバッファ層２は、その表面の面内において（００２）面方向に結晶方位が配向されたものとなる。バッファ層２の厚みは、例えば、１０～１００ｎｍの範囲とする。

【0059】

次に、図７（ｃ）に示すように、図５（ｄ）の場合と同様にして、バッファ層２上に、ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３を形成する。圧電体膜３の製造条件等は上述した通りである。これにより、圧電体膜３は、その表面の面内において（０１２）面方向に結晶方位が配向されたものとなる。圧電体膜３の厚みは、例えば、３００ｎｍ以下の範囲とする。

【0060】

次に、図８（ａ）に示すように、圧電体膜３上に、Ｐｔ、Ｍｏ、Ｒｕ、Ｗ、Ｉｒ等からなる上部電極層３４を形成する。

【0061】

次いで、図８（ｂ）に示すように、フォトリソグラフィ技術及びエッチング技術により、上部電極層３４及び圧電体膜３を所定の平面形状にパターニングする。上部電極層３４及び圧電体膜３は、少なくとも犠牲層３２の上方に残存するようにパターニングすることが好ましい。これにより、犠牲層３２の上において、下部電極として機能するバッファ層２、圧電体膜３及び上部電極層３４からなる積層体Ｋ２が形成される。

【0062】

次に、図８（ｃ）に示すように、犠牲層３２を除去し、積層体Ｋ２の下にキャビティＣを形成する。以上により、本実施形態の圧電デバイスが得られる。図８（ｃ）に示す圧電デバイスは、ＦＢＡＲ型フィルタとして機能するものとなる。

【0063】

次に、図９及び図１０には、本実施形態の圧電デバイスの更に別の例として、ＦＢＡＲ型フィルタの製造プロセスを示す。
図９（ａ）に示すように、図５（ａ）の場合と同様にして、半導体基板３１上に後にキャビティとなる凹部３１ａを形成し、凹部３１ａ内に犠牲層３２を形成する。

【0064】

次に、図９（ｂ）に示すように、図７（ｂ）の場合と同様にして、Ａｇからなるバッファ層２を形成する。Ａｇからなるバッファ層２は、圧電デバイスの下部電極としても機能する。

【0065】

次に、図９（ｃ）に示すように、バッファ層２上に、ＴｉＮ、ＴｉＷ、ＴｉＷＮのうちの１種からなる酸化防止膜４を形成する。酸化防止膜４の製造条件等は上述した通りである。酸化防止膜４は、圧電体膜の結晶方位を（０１２）面方向に配向させるものとなる。酸化防止膜４の厚みは、例えば、１０～１００ｎｍの範囲とする。

【0066】

次に、図９（ｄ）に示すように、図５（ｄ）の場合と同様にして、酸化防止膜４上に、ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３を形成する。圧電体膜３の製造条件等は上述した通りである。これにより、圧電体膜３は、その表面の面内において（０１２）面方向に結晶方位が配向されたものとなる。圧電体膜３の厚みは、例えば、３００ｎｍ以下の範囲とする。

【0067】

次に、図１０（ａ）に示すように、圧電体膜３上に、Ｐｔ、Ｍｏ、Ｒｕ、Ｗ、Ｉｒ等からなる上部電極層３４を形成する。

【0068】

次いで、図１０（ｂ）に示すように、フォトリソグラフィ技術及びエッチング技術により、上部電極層３４及び圧電体膜３を所定の平面形状にパターニングする。上部電極層３４及び圧電体膜３は、少なくとも犠牲層３２の上方に残存するようにパターニングすることが好ましい。これにより、犠牲層３２の上において、下部電極として機能するバッファ層２、酸化防止膜４、圧電体膜３及び上部電極層３４からなる積層体Ｋ３が形成される。

【0069】

次に、図１０（ｃ）に示すように、犠牲層３２を除去し、積層体Ｋ３の下にキャビティＣを形成する。以上により、本実施形態の圧電デバイスが得られる。図１０（ｃ）に示す圧電デバイスは、ＦＢＡＲ型フィルタとして機能するものとなる。

【0070】

次に、図１１には、本実施形態の圧電デバイスの更に別の例として、ＦＢＡＲ型フィルタの製造プロセスを示す。
図１１（ａ）に示すように、酸化シリコン膜３１ａが形成された半導体基板３１を用意する。半導体基板３１は単結晶シリコン基板が好ましい。

【0071】

次に、図１１（ｂ）に示すように、Ａｇからなるバッファ層２を形成する。Ａｇからなるバッファ層２は、圧電デバイスの下部電極としても機能する。バッファ層２の製造条件等は上述した通りである。これにより、Ａｇからなるバッファ層２は、その表面の面内において（００２）面方向に結晶方位が配向されたものとなり、圧電体膜の結晶方位を（０１２）面方向に配向させるものとなる。バッファ層２の上に、酸化防止膜を更に成膜してもよい。

【0072】

次に、図１１（ｃ）に示すように、バッファ層２上に、ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３を形成する。圧電体膜３の製造条件等は上述した通りである。これにより、圧電体膜３は、その表面の面内において（０１２）面方向に結晶方位が配向されたものとなる。

【0073】

次に、図１１（ｄ）に示すように、圧電体膜３上に、Ｐｔ、Ｍｏ、Ｒｕ、Ｗ、Ｉｒ等からなる上部電極層３４を形成する。これにより、下部電極として機能するバッファ層２、圧電体膜３及び上部電極層３４からなる積層体Ｋ４が形成される。

【0074】

次に、図１１（ｅ）に示すように、半導体基板３１及び積層体Ｋ４を覆うように絶縁膜３５を形成する。

【0075】

次に、図１１（ｆ）に示すように、半導体基板３１の裏面側からビア加工を行うことにより、積層体Ｋ４の下にキャビティＣを形成する。以上により、本実施形態の圧電デバイスが得られる。図１１（ｆ）に示す圧電デバイスは、ＦＢＡＲ型フィルタとして機能するものとなる。

【0076】

更に、本実施形態の圧電デバイスは、図１及び図２示した形態に限定されるものではない、例えば、基材１の上にバッファ層２を形成し、更にその上に電極層（下部電極）を形成し、更に電極層の上に、（０１２）面方向に結晶方位が配向されたＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３を形成してもよい。また、圧電体膜３上には別の電極層（上部電極）を形成してもよい。この場合、バッファ層２は、電極層を（００２）配向させるとともに、ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３の結晶方位を（０１２）面方向に配向させる層となる。より好ましくは、バッファ層２をＴｉＮ膜とし、電極層（下部電極）としてＰｔ膜を選択することで、電極層を（００２）配向させるとともに、ＬｉＮｂＯ_３またはＬｉＴａＯ_３からなる圧電体膜３の結晶方位を（０１２）面方向に配向させることが可能になる。各層及び各膜の厚みの範囲は、上述の通りでよい。このような圧電デバイスは、ＦＢＡＲ型フィルタとして機能するものとなる。

【実施例】

【0077】

以下、本発明の実施例について説明する。

【0078】

（実施例１）
単結晶シリコンからなる半導体基板表面に、密着層として酸化チタン膜を形成した後、Ｐｔからなる下部電極層を形成した。下部電極層はＰｔをターゲットとするＤＣスパッタリング法により形成した。下部電極層の厚みは１００ｎｍとした。下部電極層の成膜条件としては、基板温度を５００℃とし、成膜圧力を０．３８Ｐａとし、Ａｒ流量を３０ｓｃｃｍとし、ＤＣスパッタのパワーを５００Ｗとした。

【0079】

次に、下部電極層上に、ＬａＮｉＯ_３からなるバッファ層を形成した。バッファ層はＬａＮｉＯ_３をターゲットとするＤＣスパッタリング法により形成した。バッファ層の厚みは１００ｎｍとした。バッファ層の成膜条件としては、基板温度を４００℃とし、成膜圧力を０．２３Ｐａとし、Ａｒ流量を８ｓｃｃｍとし、酸素流量を１２ｓｃｃｍとし、ＤＣスパッタのパワーを周波数２０ｋＨｚのパルス印加として５００Ｗとした。

【0080】

次に、バッファ層上に、ＬｉＮｂＯ_３からなる圧電体膜を形成した。圧電体膜はＬｉＮｂＯ_３をターゲットとするＲＦスパッタリング法により形成した。圧電体膜の厚みは２００ｎｍとした。圧電体膜の成膜条件としては、基板温度を５５０℃とし、成膜圧力を０．５０Ｐａとし、Ａｒ流量を１００ｓｃｃｍとし、酸素流量を１ｓｃｃｍとし、ＲＦスパッタのパワーを１００Ｗ（周波数１３．５６ＭＨｚ）とした。

【0081】

次に、圧電体膜上に、Ｐｔからなる上部電極層を形成した。上部電極層はＰｔをターゲットとするＤＣスパッタリング法により形成した。上部電極層の厚みは１００ｎｍとした。上部電極層の成膜条件は、下部電極層の場合と同様にした。このようにして、実施例１の圧電デバイスを製造した。

【0082】

（実施例２）
単結晶シリコンからなる半導体基板表面に、Ａｇからなるバッファ層を兼ねた下部電極層を形成した。下部電極層はＡｇをターゲットとするＤＣスパッタリング法により形成した。下部電極層の厚みは１００ｎｍとした。下部電極層の成膜条件としては、基板温度を４００℃とし、成膜圧力を０．２５Ｐａとし、Ａｒ流量を８０ｓｃｃｍとし、ＤＣスパッタのパワーを５００Ｗとした。なお、Ａｇからなるバッファ層を形成する前に、単結晶シリコンからなる半導体基板の表面の自然酸化膜をふっ酸で除去した。

【0083】

次に、Ａｇからなる下部電極層上にＴｉＮからなる酸化防止層を形成した。酸化防止層はＴｉをターゲットとするＤＣスパッタリング法により形成した。酸化防止層の厚みは１００ｎｍとした。酸化防止層の成膜条件としては、基板温度を４００℃とし、成膜圧力を０．１Ｐａとし、Ｎ_２流量を４０ｓｃｃｍとし、ＤＣスパッタのパワーを１２０００Ｗとした。

【0084】

次に、酸化防止層上に、ＬｉＮｂＯ_３からなる圧電体膜を形成した。圧電体膜はＬｉＮｂＯ_３をターゲットとするＲＦスパッタリング法により形成した。圧電体膜の厚みは２００ｎｍとした。圧電体膜の成膜条件としては、基板温度を５５０℃とし、成膜圧力を０．５０Ｐａとし、Ａｒ流量を１００ｓｃｃｍとし、酸素流量を１ｓｃｃｍとし、ＲＦスパッタのパワーを１００Ｗ（周波数１３．５６ＭＨｚ）とした。

【0085】

（実施例３）
単結晶シリコンからなる半導体基板表面に、ＴｉＮからなるバッファ層を形成した。バッファ層はＴｉをターゲットとするＤＣスパッタリング法により形成した。バッファ層の厚みは１００ｎｍとした。バッファ層の成膜条件としては、基板温度を４００℃とし、成膜圧力を０．１Ｐａとし、Ｎ_２流量を４０ｓｃｃｍとし、ＤＣスパッタのパワーを１２０００Ｗとした。

【0086】

次に、ＴｉＮからなるバッファ層上に、Ｐｔからなる下部電極層を形成した。下部電極層はＰｔをターゲットとするＤＣスパッタリング法により形成した。下部電極層の厚みは１００ｎｍとした。下部電極層の成膜条件としては、基板温度を３００℃とし、成膜圧力を０．３８Ｐａとし、Ａｒ流量を３０ｓｃｃｍとし、ＤＣスパッタのパワーを５００Ｗとした。

【0087】

次に、下部電極層上に、ＬｉＮｂＯ_３からなる圧電体膜を形成した。圧電体膜はＬｉＮｂＯ_３をターゲットとするＲＦスパッタリング法により形成した。圧電体膜の厚みは２００ｎｍとした。圧電体膜の成膜条件としては、基板温度を５５０℃とし、成膜圧力を０．５０Ｐａとし、Ａｒ流量を１００ｓｃｃｍとし、酸素流量を１ｓｃｃｍとし、ＲＦスパッタのパワーを１００Ｗ（周波数１３．５６ＭＨｚ）とした。

【0088】

（比較例１）
バッファ層を形成せずに下部電極層上に圧電体膜を形成したこと以外は上記実施例１と同様にして、比較例１の圧電デバイスを製造した。

【0089】

実施例１～３及び比較例１の圧電デバイスについて、圧電体膜の結晶配向性（面内配向性）をＸ線回折測定により確認した。また、圧電体膜の（０１２）面のＸ線回折ピークの半価幅を測定した。半価幅は、Ｘ線回折のロッキングカーブ測定により測定した。結果を表１に示す。

【0090】

【表1】

【0091】

表１に示すように、実施例１～実施例３の圧電体膜は、その表面の面内における結晶方位が（０１２）面方向に配向した。また、圧電体膜の半価幅が１０°以下になり、結晶性にも優れていた。よって、優れた機械電気結合係数を示すことが期待された。

【0092】

一方、比較例１では、バッファ層を形成せずに下部電極層上に圧電体膜を形成したため、圧電体膜の表面の面内における結晶方位が（００１）面方向に配向し、機械電気結合係数が実施例１～３よりも低くなることが予想された。

【符号の説明】

【0093】

１…基材、２…バッファ層、３…圧電体膜、４…酸化防止膜、３３…下部電極層（下部電極）、３４…上部電極層（上部電極）。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】