知財求人 - 知財ポータルサイト「IP Force」
▶ アプライド マテリアルズ インコーポレイテッドの特許一覧
特許7576107ハイブリッドなレーザスクライビング及びプラズマエッチングアプローチを用いたウエハダイシングにおけるレーザスクライビングトレンチ開口制御
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-22
(45)【発行日】2024-10-30
(54)【発明の名称】ハイブリッドなレーザスクライビング及びプラズマエッチングアプローチを用いたウエハダイシングにおけるレーザスクライビングトレンチ開口制御
(51)【国際特許分類】
H01L 21/301 20060101AFI20241023BHJP
【ＦＩ】
H01L21/78 Q
H01L21/78 S
H01L21/78 B
【請求項の数】
16
(21)【出願番号】P 2022578613
(86)(22)【出願日】2021-05-21
(65)【公表番号】
(43)【公表日】2023-07-24
(86)【国際出願番号】 US2021033613
(87)【国際公開番号】W WO2021262361
(87)【国際公開日】2021-12-30
【審査請求日】2023-02-17
(31)【優先権主張番号】16/908,542
(32)【優先日】2020-06-22
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390040660
【氏名又は名称】アプライド マテリアルズ インコーポレイテッド
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】パク， ジョンネ
(72)【発明者】
【氏名】タン， ザビエル ツァイ ヨン
(72)【発明者】
【氏名】バラクリシュナン， カルティク
(72)【発明者】
【氏名】パパヌ， ジェームス エス．
(72)【発明者】
【氏名】レイ， ウェイ－ション
【審査官】杢 哲次
(56)【参考文献】
【文献】特開２０１９－１７５９７６（ＪＰ，Ａ）
【文献】特開２０１７－９２３６３（ＪＰ，Ａ）
【文献】特開２０２０－２７８８９（ＪＰ，Ａ）
【文献】特開２０１４－１０７２８３（ＪＰ，Ａ）
【文献】特開２０２０－９６０５７（ＪＰ，Ａ）
【文献】特表２０１４－５２３１１３（ＪＰ，Ａ）
【文献】特表２０１４－５２３１１２（ＪＰ，Ａ）
【文献】特開２０２０－９６１８６（ＪＰ，Ａ）
【文献】特表２０１６－５３９４９７（ＪＰ，Ａ）
【文献】米国特許出願公開第２０２０／００９１００１（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３０１
(57)【特許請求の範囲】
【請求項1】
複数の集積回路を備える半導体ウエハをダイシングする方法であって、前記半導体ウエハの上にマスクを形成すること、
第１のレーザプロセスで前記マスク及び前記半導体ウエハをパターニングすること、
前記第１のレーザプロセスとは異なる第２のレーザプロセスで前記マスク及び前記半導体ウエハをパターニングすること、並びに
前記複数の集積回路を個片化するために、プラズマエッチングプロセスで前記半導体ウエハをエッチングすることを含み、
前記第１のレーザプロセスは、前記マスクを貫通して前記半導体ウエハのデバイス層内に先細りした側壁プロファイルを有するトレンチを形成し、
前記第２のレーザプロセスは、前記デバイス層を貫通するよう前記トレンチの深さを増加させ、前記第２のレーザプロセスは、前記デバイス層における前記トレンチの幅を増加させることなしに維持しながら、前記マスクにおける前記トレンチの幅を増加させ、
前記マスクを貫通する前記トレンチの最小幅が、前記デバイス層を貫通する前記トレンチの最大幅よりも大きい、
方法。
【請求項2】
前記第１のレーザプロセスは第１の強度を有し、前記第２のレーザプロセスは第２の強度を有し、前記第２の強度は前記第１の強度よりも大きい、請求項１に記載の方法。
【請求項3】
前記第２の強度と前記第１の強度との比が、３：１以上である、請求項２に記載の方法。
【請求項4】
前記第２の強度は６μJ以上であり、前記第１の強度は３μJ以下である、請求項２に記載の方法。
【請求項5】
前記第１のレーザプロセスの後に、前記マスクと前記半導体ウエハとの間の界面に後退が実質的に存在しない、請求項１に記載の方法。
【請求項6】
前記第２のレーザプロセスと前記プラズマエッチングプロセスとの間に、プラズマ洗浄動作を更に含む、請求項１に記載の方法。
【請求項7】
前記第１のレーザプロセスが、フェムト秒光源レーザビームを使用して実行され、
前記フェムト秒光源レーザビームは、１０フェムト秒と１００ピコ秒との間のパルス幅を有する、請求項１に記載の方法。
【請求項8】
複数の集積回路を備える半導体ウエハをダイシングする方法であって、前記半導体ウエハの上にマスクを形成すること、
前記マスクを貫通して前記半導体ウエハのデバイス層内に先細りした側壁プロファイルを有する開口部を形成するために、第１のレーザプロセスを実行すること、及び
前記複数の集積回路を個片化するために、第２のレーザプロセスを実行することを含み、
前記第２のレーザプロセスは、前記デバイス層を貫通するよう前記開口部の深さを増加させ、前記デバイス層における前記開口部の幅を増加させることなしに維持しながら、前記マスクにおける前記開口部の幅を増加させ、前記マスクを貫通する前記開口部の最小幅が、前記デバイス層を貫通する前記開口部の最大幅よりも大きい、方法。
【請求項9】
前記第１のレーザプロセスは第１の強度を有し、前記第２のレーザプロセスは第２の強度を有し、前記第２の強度は前記第１の強度よりも大きい、請求項８に記載の方法。
【請求項10】
前記第２の強度と前記第１の強度との比が、３：１以上である、請求項９に記載の方法。
【請求項11】
前記第２の強度は６μJ以上であり、前記第１の強度は３μJ以下である、請求項９に記載の方法。
【請求項12】
前記第１のレーザプロセスの後に、前記マスクと前記半導体ウエハとの間の界面に前記マスクの後退が実質的に存在しない、請求項９に記載の方法。
【請求項13】
前記第２のレーザプロセスの後に、前記マスクと前記半導体ウエハとの間の前記界面に前記マスクの後退が存在する、請求項１２に記載の方法。
【請求項14】
前記半導体ウエハを貫通する開口部の最大幅は、前記マスクを貫通する開口部の最小幅よりも小さい、請求項１３に記載の方法。
【請求項15】
複数の集積回路を備える半導体ウエハをダイシングするためのシステムであって、ファクトリインターフェース、
前記ファクトリインターフェースと結合され、第１のレーザプロセス及び第２のレーザプロセスを提供するように構成されたレーザアセンブリを備える、レーザスクライブ装置、並びに
前記ファクトリインターフェースに結合されたプラズマエッチングチャンバを備え、
前記レーザアセンブリは、
前記第１のレーザプロセスで前記半導体ウエハの上に形成されたマスク及び前記半導体ウエハをパターニングすること、
前記第１のレーザプロセスとは異なる前記第２のレーザプロセスで前記マスク及び前記半導体ウエハをパターニングすること、並びに
前記複数の集積回路を個片化するために、プラズマエッチングプロセスで前記半導体ウエハをエッチングすること、を実行するよう構成され、
前記第１のレーザプロセスは、前記マスクを貫通して前記半導体ウエハのデバイス層内に先細りした側壁プロファイルを有するトレンチを形成し、
前記第２のレーザプロセスは、前記デバイス層を貫通するよう前記トレンチの深さを増加させ、前記第２のレーザプロセスは、前記デバイス層における前記トレンチの幅を増加させることなしに維持しながら、前記マスクにおける前記トレンチの幅を増加させ、前記マスクを貫通する前記トレンチの最小幅が、前記デバイス層を貫通する前記トレンチの最大幅よりも大きい、システム。
【請求項16】
前記第１のレーザプロセスは第１の強度を有し、前記第２のレーザプロセスは第２の強度を有し、前記第２の強度は前記第１の強度よりも大きい、請求項１５に記載のシステム。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、２０２０年６月２２日に出願された米国特許出願第16/908,542号の優先権を主張し、その全内容は参照により本明細書に組み込まれる。
本出願は、２０２０年６月２２日に出願された米国特許出願第16/908,542号の優先権を主張し、その全内容は参照により本明細書に組み込まれる。
【0002】
本開示の複数の実施形態は、半導体処理の分野に関し、特に、各ウエハがその上に複数の集積回路を有する複数の半導体ウエハをダイシングする方法に関する。
【背景技術】
【0003】
半導体ウエハの処理では、集積回路が、シリコン又は他の半導体材料で構成されるウエハ（基板とも称される）上に形成される。一般的には、集積回路を形成するために、半導電性、導電性、又は絶縁性のいずれかである、様々な材料の層が利用される。これらの材料は、集積回路を形成するために、様々な周知のプロセスを使用して、ドープされ、堆積され、エッチングされる。各ウエハは、処理されて、ダイとして知られる集積回路を含む多数の個片領域を形成する。
【0004】
集積回路形成プロセスに続いて、ウエハは、パッケージ化されるため、又は、より大型の回路内でパッケージ化されていない形態で使用されるために、「ダイシングされ（diced）」て、互いとは別個のダイに分離される。ウエハをダイシングするために使用される２つの主な技法は、スクライビングとソーイングである。スクライビングでは、先端がダイヤモンドのスクライバが、予め形成されたスクライブラインに沿って、ウエハ表面の端から端まで移動する。このようなスクライブラインは、ダイ間のスペースに沿って延在する。これらのスペースは、一般的に「ストリート（street）」と称される。ダイヤモンドのスクライバは、ストリートに沿って、ウエハ表面に浅いキズ（scratch）を形成する。ローラなどで圧力が印加されると、ウエハはスクライブラインに沿って分離する。このウエハの割れは、ウエハ基板の結晶格子構造に沿ったものになる。スクライビングは、厚さが約１０ミル（千分の１インチ）以下のウエハ向けに使用され得る。もっと厚いウエハをダイシングするには、現時点では、ソーイングが好ましい方法である。
【0005】
ソーイングでは、高い毎分回転数で回転する、先端がダイヤモンドの切断ソーが、ウエハ表面に接触し、ストリートに沿ってウエハを切断する。ウエハはフィルムフレームに張り渡された接着フィルムなどの支持部材に装着され、切断ソーが、垂直ストリートと水平ストリートの両方に繰り返し当たる。スクライビングとソーイングのいずれにおいても問題となるのは、ダイの切断エッジに沿って、チップ及び溝が形成され得ることである。加えて、亀裂が形成され、ダイのエッジから基板内まで伝播して、集積回路が動作不能になる可能性もある。結晶構造の＜１１０＞方向においては、正方形又は長方形のダイの片側しかスクライビングできないので、スクライビングに関してはチッピング（欠け：chipping）と亀裂形成が特に問題となる。結果として、ダイの別の側の割れ（cleaving）により、ぎざぎざの分離線が生じる。チッピング及び亀裂の形成により、集積回路への損傷を防止するためには、ウエハ上でダイ間が更に離隔する（例えば、チップ及び亀裂が実際の集積回路から一定の距離を保つ）ことが必要になる。この離隔要件の結果として、標準サイズのウエハにあまり多くのダイを形成することができなくなり、回路のために使用できるはずであったウエハの面積が無駄になる。切断ソーを使用することで、半導体ウエハの面積（real estate）の無駄は悪化する。切断ソーの刃の厚さは、およそ１５ミクロンである。このため、切断ソーによって生じた切断部周辺の亀裂やその他の損傷によって集積回路が悪影響を受けないようにするためには、しばしば、各ダイの回路を３００から５００ミクロン離さなければならない。更に切断後、ソーイングプロセスで生じた粒子及びその他の汚染物質を除去するために、各ダイをしっかりと洗浄することが必要になる。
【0006】
プラズマダイシングも使用されてきたが、これにも制約があり得る。例えば、プラズマダイシングの実装を阻む制約の１つはコストであり得る。レジストをパターニングするための標準的なリソグラフィ工程により、実装費用は大変高額になり得る。プラズマダイシングの実装を妨げる可能性がある別の制約は、ストリートに沿ったダイシングにおける、よくある金属（銅など）のプラズマ処理が、製造上の問題又はスループット限界を引き起こし得ることである。
【発明の概要】
【0007】
本明細書で開示される一実施形態は、複数の集積回路を備えるウエハをダイシングする方法を含む。一実施形態では、該方法が、半導体ウエハの上にマスクを形成すること、及び、第１のレーザプロセスでマスク及び半導体ウエハをパターニングすることを含む。該方法は、第２のレーザプロセスでマスク及び半導体ウエハをパターニングすることを更に含んでよい。その場合、第２のレーザプロセスは、第１のレーザプロセスとは異なる。一実施形態では、該方法が、集積回路を個片化するために、プラズマエッチングプロセスで半導体ウエハをエッチングすることを更に含んでよい。
【0008】
本明細書で開示される更なる実施形態によれば、複数の集積回路を備える半導体ウエハをダイシングする方法が提供される。一実施形態では、該方法が、半導体ウエハの上にマスクを形成すること、及び、マスクを貫通して半導体ウエハのデバイス層内に開口部を形成するために、第１のレーザプロセスを実行することを含む。一実施形態では、該方法が、複数の集積回路を個片化するために、第２のレーザプロセスを実行することを更に含む。
【0009】
本明細書で開示される更なる実施形態によれば、複数の集積回路を備える半導体ウエハをダイシングするためのシステムが提供される。一実施形態では、該システムが、ファクトリインターフェース、及びファクトリインターフェースに結合されたレーザスクライブ装置を備える。該レーザスクライブ装置は、第１のレーザプロセス及び第２のレーザプロセスを提供するように構成されたレーザアセンブリを備える。一実施形態では、該システムが、ファクトリインターフェースに結合されたプラズマエッチングチャンバを更に備える。
【図面の簡単な説明】
【0010】
【図1】本開示の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の動作を表すフローチャートである。
【図3】本開示の一実施形態による、半導体ウエハ又は基板のストリート領域に使用されてよい材料のスタックの断面図を示す。
【図5】本開示の一実施形態による、ウエハ又は基板をレーザ及びプラズマでダイシングするためのツールレイアウトのブロック図を示す。
【図6】本開示の一実施形態による、例示的なコンピュータシステムのブロック図を示す。
【発明を実施するための形態】
【0011】
各々が上に複数の集積回路（IC）を有する、複数の半導体ウエハのダイシング方法が説明される。以下の説明では、本開示の実施形態の完全な理解を提供するために、デュアルレーザスクライビングプロセス、プラズマエッチング条件、及び材料レジームなどの、多数の具体的な詳細が説明される。本開示の複数の実施形態が、これらの具体的な詳細がなくとも実施されてよいことは、当業者には明らかであろう。他の事例では、本開示の複数の実施形態を不必要に不明瞭にしないために、集積回路の製造といった周知の態様については、詳細に説明していない。更に、図面で示されている様々な実施形態は、例示的な表現であり、必ずしも縮尺通りには描かれていないことが、理解されるべきである。
【0012】
ダイを個片化するために、先ずレーザスクライブを行い、続いてプラズマエッチングを行うことを含む、ハイブリッドなウエハ又は基板のダイシングプロセスが実施されてよい。レーザスクライブプロセスは、マスク層、有機及び無機の誘電体層、並びにデバイス層をクリーンに除去するために使用されてよい。次いで、レーザスクライブプロセスは、ウエハ若しくは基板が露出されると、又はそれらが部分的にスクライブされると終了してよい。次いで、バルク単結晶シリコンといったウエハ又は基板のバルクを貫通エッチングして、ダイ又はチップの個片化又はダイシングをもたらすために、ダイシングプロセスのうちのプラズマエッチングの部分が用いられてよい。より具体的には、１以上の実施形態が、例えばダイシング用途のために、第１のレーザプロセス及び第２のレーザプロセスを含むデュアルレーザスクライビングプロセスを実施することを対象とする。
【0013】
ハイブリッドなレーザスクライビング及びプラズマエッチングアプローチのためのデュアルレーザスクライビングプロセスが説明される。例えば、デュアルレーザスクライビングプロセスは、第１のレーザ条件を有する第１のレーザスクライビングプロセス、及び、第２のレーザ条件を有する第２のレーザスクライビングプロセスを提供することによって実施されてよい。第１の条件及び第２の条件は、レーザフルエンス、ビームサイズ、ビーム偏光などのパラメータを含んでよい。本明細書で説明されるデュアルレーザスクライビングプロセスは、ハイブリッドなレーザスクライビング及びプラズマエッチングプロセスの改良されたカーフ幅制御を提供するために実施されてよい。複数の実施形態はまた、レーザダイシングプロセスの改良されたカーフ幅制御を提供するために実装されてもよい。一実施形態では、第１のレーザスクライビングプロセスが、半導体ウエハのデバイス層内にカーフ幅を設定し、第２のレーザスクライビングプロセスが、デバイス層の上のマスク層を貫通するトレンチの幅を広げる。一実施形態では、第２のレーザスクライビングプロセスが、所望のカーフ幅を維持し、また、デバイス層内の表面の品質を改善して、後続のプラズマエッチングの準備をする。第２のレーザスクライビングプロセスは、第１のレーザスクライビングプロセスによって設定されるカーフ幅を大きく変えることはないだろう。
【0014】
文脈を提供するために、レーザスクライビング動作用のレーザの使用は、現在、マスクを貫通して下地層の半導体ウエハ内にトレンチを形成するレーザで実施される。レーザスクライビングは、マスクを貫通して半導体ウエハのデバイス層内に所望の幅を有するトレンチ開口部を提供する。所望の幅（すなわち、カーフ幅）は、カーフ幅が半導体ウエハ上のダイ間のストリートの幅以下となるように選択される。しかし、マスクを貫通する小さな幅は、ダイを個片化するために使用される後続のプラズマエッチングにおいて困難性をもたらす。したがって、カーフ幅は、その後のプラズマエッチングのための適切な条件を提供するために増加される必要がある。
【0015】
その課題に対処するために、本明細書で開示される複数の実施形態は、半導体ウエハ内の小さなカーフ幅、及びマスク層を貫通する幅の広いトレンチを可能にするデュアルレーザスクライビングプロセスを含む。一実施形態では、マスクを貫通して半導体ウエハのデバイス層内に第１の開口部を提供するために、第１のレーザスクライビング動作が、第１のレーザ強度で実施され得る。次いで、デバイス層内カーフ幅を著しく増加させることなしに、マスク層を貫通するトレンチ開口部を広げるために、第２のレーザスクライビング動作が、第２の（より高い）レーザ強度を使用して実施される。より高い強度のレーザはまた、下層のバルク半導体基板を露出させるために、デバイス層を貫通するトレンチの形成を完了してもよい。レーザパルスのテールがマスク層によって実質的にブロックされるので、カーフ幅は増加しない。
【0016】
本明細書で説明される１以上の実施形態を実装する利点は、（１）より小さいカーフ幅、（２）ウエハ上の増加したダイ密度、及び／又は（3）より高いウエハ歩留まりのうちの１以上を含んでよい。カーフ幅を増加させる必要なしに開口部の幅を増加させるように、マスクが引き続きエッチングされるので、より小さいカーフ幅が得られてよい。したがって、ストリートの幅は低減されてよく、ダイ密度が増加する。更に、デバイス層を通るダイエッジの表面は、第２のレーザスクライビング動作によってより滑らかにされてよい。それは、改善されたプラズマエッチングをもたらす。これは、より高いウエハ歩留まりをもたらしてよい。
【0017】
本開示の１以上の実施形態によれば、ハイブリッドなレーザダイシングにおけるレーザスクライビング動作を改善するためのデュアルレーザスクライビングプロセスが開示される。したがって、本開示の一態様は、デュアルレーザスクライビングプロセスとプラズマエッチングプロセスとの組み合わせを使用して、半導体ウエハを個片化された集積回路にダイシングすることができる。図１は、本開示の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の動作を表すフローチャート１２０である。図２A～図２Ｄは、本開示の一実施形態による、フローチャート１２０の動作に対応する、半導体ウエハをダイシングする方法を実行中の、複数の集積回路を含む半導体ウエハの断面図を示している。
【0018】
フローチャート１２０の動作１２１、及び対応する図２Ａを参照すると、半導体ウエハ又は基板２０４の上にマスク２０２が形成される。マスク２０２は、半導体ウエハ２０４の表面上に形成された集積回路２０６を覆い且つ保護する層で構成されている。マスク２０２はまた、各集積回路２０６の間に形成された、介在するストリート２０７も覆っている。
【0019】
本開示の一実施形態によれば、マスク２０２を形成することが、非限定的に、フォトレジスト層又はIラインパターニング層などの、層を形成することを含む。例えば、フォトレジスト層などのポリマー層は、通常であればリソグラフィプロセスで使用されるのに適しているはずの材料で構成されてよい。一実施形態では、フォトレジスト層が、非限定的に、２４８ナノメートル（nm）レジスト、１９３nmレジスト、１５７nmレジスト、極紫外光（EUV）レジスト、又はジアゾナフトキノン感作物質を有するフェノール樹脂マトリクスなどの、ポジ型フォトレジスト材料で構成される。別の一実施形態では、フォトレジスト層が、非限定的に、ポリシスイソプレンやポリビニルシンナメートなどの、ネガ型フォトレジスト材料で構成される。
【0020】
別の一実施形態では、マスク２０２を形成することが、プラズマ堆積プロセスにおいて堆積される層を形成することを含む。例えば、そのような一実施形態では、マスク２０２が、プラズマ堆積されたテフロン層又はテフロン様（高分子CF2）層で構成される。特定の一実施形態では、高分子CF2層が、ガスC4F8を含むプラズマ堆積プロセスにおいて堆積される。
【0021】
別の一実施形態では、マスク２０２を形成することが、水溶性マスク層を形成することを含む。一実施形態では、水溶性マスク層が、水性媒体に容易に溶解可能である。例えば、一実施形態では、水溶性マスク層が、アルカリ性溶液、酸性溶液、又は脱イオン水のうちの１以上の中で可溶性である材料で構成される。一実施形態では、水溶性マスク層が、加熱プロセスに暴露され（例えば、摂氏約５０～１６０度の範囲で加熱され）ても、その水溶性を維持する。例えば、一実施形態では、水溶性マスク層が、レーザ及びプラズマエッチング個片化プロセスで使用されるチャンバ条件に暴露された後も、水溶液中で可溶性である。一実施形態では、水溶性マスク層が、非限定的に、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、又はポリエチレンオキシドなどの、材料で構成される。特定の一実施形態では、水溶性マスク層が、毎分約１～１５ミクロンの範囲の、特に、毎分約１．３ミクロンの、水溶液中でのエッチング速度を有する。
【0022】
別の一実施形態では、マスク２０２を形成することが、UV硬化性マスク層を形成することを含む。一実施形態では、マスク層が、UV硬化層の接着性を少なくとも約８０％低減させる、UV光に対する感受性を有する。そのような一実施形態では、UV層が、ポリ塩化ビニル又はアクリル系材料で構成される。一実施形態では、UV硬化層が、UV光に曝露されると接着特性が弱まる材料又はかかる材料のスタックで構成される。一実施形態では、UV硬化性接着膜が、約３６５nmのUV光に感応する。そのような一実施形態では、この感光性により、硬化を実行するためにLED光を使用することが可能になる。
【0023】
一実施形態では、半導体ウエハ又は基板２０４が、製造プロセスに耐えるのに適した材料で構成され、その上に半導体処理層が適切に配置されてよい。例えば、一実施形態では、半導体ウエハ又は基板２０４が、非限定的に、結晶シリコン、ゲルマニウム、又はシリコン／ゲルマニウムなどの、IV族系材料で構成される。特定の一実施形態では、半導体ウエハ２０４を提供することが、単結晶シリコン基板を提供することを含む。特定の一実施形態では、単結晶シリコン基板が、不純物原子でドープされる。別の一実施形態では、半導体ウエハ又は基板２０４が、例えば、発光ダイオード（LED）の製作に使用されるIII‐V材料基板などの、III‐V材料で構成される。
【0024】
一実施形態では、半導体ウエハ又は基板２０４が、集積回路２０６の一部分として、半導体デバイスのアレイを上部又は内部に配置している。そのような半導体デバイスの複数の実施例は、非限定的に、シリコン基板内で製作されて誘電体層内に封入された、メモリデバイス又は相補型金属酸化物半導体（CMOS）トランジスタを含む。複数の金属相互接続が、デバイス又はトランジスタの上、及び周辺の誘電体層内に形成されてよく、デバイス又はトランジスタを電気的に結合して集積回路２０６を形成するために使用されてよい。ストリート２０７を構成している材料は、集積回路２０６を形成するために使用されている材料と類似し又は同一であってよい。例えば、ストリート２０７は、誘電材料、半導体材料、及びメタライズの層で構成されてよい。一実施形態では、ストリート２０７のうちの１以上が、集積回路２０６の実際のデバイスと同様の試験デバイスを含む。
【0025】
一実施形態では、集積回路２０６及びストリート２０７が、第１の厚さを有してよく、マスク２０２は、第２の厚さを有してよい。第２の厚さは、第１の厚さよりも大きくてよい。例えば、第１の厚さは３μmと６μmとの間であってよく、第２の厚さは３０μmと４０μmとの間であってよい。
【0026】
フローチャート１２０の動作１２２、及び対応する図２Ｂを参照すると、マスク２０２が、第１のレーザスクライビングプロセスでパターニングされて、トレンチ２１０を有するパターニングされたマスク２０８を提供する。トレンチ２１０は、パターニングされたマスク２０８を貫通してストリート２０７内に延在してよい。一実施形態では、パターニングされたマスク２０８とデバイス層（集積回路２０６及びストリート２０７を含む）との間の界面において、後退がない（又は実質的に後退がない）。すなわち、パターニングされたマスク２０８を貫通するトレンチ２１０の側壁は、ストリート２０７内のトレンチ２１０の側壁と実質的に同一平面上にあってよい。幾つかの実施形態では、トレンチ２１０の側壁が、先細りしてよい（すなわち、パターニングされたマスク２０８の上面と直交しない）。一実施形態では、第１のレーザスクライビングプロセスが、ガウス光源レーザビームを使用することを含む。そのような一実施形態では、第１のレーザスクライビングプロセスが、フェムト秒光源レーザビームを使用することを含む。
【0027】
一実施形態では、フェムト秒ベースのレーザを、第１のレーザスクライビングプロセスのための光源として使用する。例えば、一実施形態では、フェムト秒ベースのレーザパルスを提供するために、可視スペクトルに紫外線（UV）及び赤外線（IR）の範囲を加えた（三つ合わせて広帯域光学スペクトル）波長を有するレーザが使用され、フェムト秒ベースのレーザパルスは、フェムト秒（１０－１５秒）単位のパルス幅を有する。一実施形態では、アブレーションが、波長依存性ではないか、又は本質的に波長依存性ではなく、したがって、マスク２０２やストリート２０７の膜などの複合膜に適している。
【0028】
クリーンなレーザスクライブ切断を実現するために、チッピング、微小亀裂、及び層間剥離を最小化する、良好なレーザスクライビング及びダイシングのプロセスを発現させるには、ビームプロファイルなどのレーザパラメータの選択が重要になるだろう。レーザスクライブ切断が、よりクリーンになるほど、最終的なダイ個片化のために実施されてよいエッチングプロセスがより滑らかになる。半導体デバイスのウエハでは、通常、その上に種々の材料タイプ（例えば、導体、絶縁体、半導体）及び種々の厚さの多数の機能層が配置される。こうした材料は、限定しないが、ポリマーといったような有機材料、金属、又は二酸化ケイ素及び窒化ケイ素といったような無機誘電体を含んでよい。
【0029】
ウエハ又は基板上に配置された個々の集積回路の間のストリートは、集積回路自体と類似又は同一の層を含んでいてよい。例えば、図３は、本開示の一実施形態による、半導体ウエハ又は基板のストリート領域に使用されてよい、材料のスタックの断面図を示している。
【0030】
図３を参照すると、ストリート領域３００は、シリコン基板の最上部３０２、第１の二酸化ケイ素層３０４、第１のエッチング停止層３０６、第１の低誘電率誘電体層３０８（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）、第２のエッチング停止層３１０、第２の低誘電率誘電体層３１２、第３のエッチング停止層３１４、非ドープシリカガラス（USG）層３１６、第２の二酸化ケイ素層３１８、及びフォトレジスト３２０の層を含み、これらの相対的な厚さが描かれている。銅メタライゼーション３２２が、第１のエッチング停止層３０６と第３のエッチング停止３１４との間で、第２エッチング停止層３１０を貫通して配置されている。特定の一実施形態では、第１のエッチング停止層３０６、第２のエッチング停止層３１０、及び第３のエッチング停止層３１４が、窒化ケイ素で構成される一方、低誘電率誘電体層３０８及び３１２が、炭素がドープされた酸化ケイ素材料で構成される。
【0031】
レーザビームが、フェムト秒ベースのレーザビームである場合、一実施形態では、適切なフェムト秒ベースのレーザプロセスが、通常、様々な材料において非線形相互作用をもたらす、高いピーク強度（放射照度）によって特徴付けられる。そのような一実施形態では、フェムト秒レーザ光源が、約１０フェムト秒から５００フェムト秒の範囲、但し好適には１００フェムト秒から４００フェムト秒の範囲のパルス幅を有する。一実施形態では、レーザビームが、約１０フェムト秒から１００ピコ秒の範囲のパルス幅を有してよい。一実施形態では、フェムト秒レーザ光源が、約１５７０ナノメートルから２００ナノメートルの範囲、但し好適には約５４０ナノメートルから２５０ナノメートルの範囲の波長を有する。一実施形態では、レーザ及びそれに対応する光学システムが、加工面に、約３ミクロンから１５ミクロンの範囲、但し好適には約５ミクロンから１０ミクロンの範囲、又は１０～１５ミクロンの間の焦点（focal spot）を提供する。
【0032】
一実施形態では、第１のレーザスクライビングプロセスが、第１のレーザ条件２１２で実施される。レーザ条件２１２は、所望のトポグラフィを有するトレンチを提供するために使用される一組のレーザパラメータを含んでよい。例えば、レーザ条件２１２は、非限定的に、パルス繰返し率、レーザフルエンス、表面にわたるレーザ速度、及びカーフ幅などのパラメータを含んでよい。
【0033】
一実施形態では、第１のレーザ条件２１２が、約２００kHzから１０MHzの範囲、但し好適には約５００kHzから５MHzの範囲のパルス繰返し率を含む。一実施形態では、レーザ条件２１２が、加工面に、約１μJから３μJの範囲のパルスエネルギーを供給する。一実施形態では、レーザスクライビングプロセスが、ワークピース面に沿って、約５００mm／秒から５m／秒の範囲、但し好適には約６００mm／秒から２m／秒の範囲の速度で進む。
【0034】
レーザスクライビングプロセスは、１回のみの通過で又は複数回の通過で行われてよいが、一実施形態では、好適には１～２回の通過によって行われてよい。一実施形態では、生成されたレーザビームのカーフ幅が、約２ミクロンから１５ミクロンの範囲、但し、シリコンウエハのスクライビング／ダイシングにおいては、（デバイス／シリコンの界面で測定して）好適には約６ミクロンから１０ミクロンの範囲である。
【0035】
フローチャート１２０の動作１２３、及び対応する図２Ｃを参照すると、マスク２０８は、第２のレーザスクライビングプロセスでパターニングされて、トレンチ２１１を有するパターニングされたマスク２０８’を提供する。一実施形態では、第２のレーザスクライビングプロセスが、第２のレーザ条件２１４で実施される。第２のレーザスクライビングプロセスの第２のレーザ条件は、レーザフルエンスを除いて、説明された第１のレーザスクライビングプロセスの第１のレーザ条件の複数の実施形態と同様であってよい。例えば、第２のレーザ条件２１４は、第１のレーザ条件のレーザフルエンスよりも高いレーザフルエンスを含む。例えば、レーザ条件２１４は、加工面に、約６μJから８μJの範囲のパルスエネルギーを供給する。一実施形態では、第２のレーザスクライビングプロセスと第１のレーザスクライビングプロセスとの間のレーザフルエンスの比は、約３：１以上であってよい。
【0036】
一実施形態では、第２のレーザスクライビングプロセスが、パターニングされたマスク２０８’内のトレンチ２１１の幅を増加させる。しかし、ストリート２０７内のカーフ幅は、実質的に増加しない。したがって、複数の実施形態は、ストリート２０７との界面において、パターニングされたマスク２０８’のわずかな量の後退を含んでよい。例えば、ストリート２０７の上面２１７の一部分は、第２のレーザスクライビングプロセス中に露出されてよい。一実施形態では、パルスの低強度テールが、マスク層によって遮断されるため、マスク／デバイス層界面におけるマスクの後退はわずかである。一実施形態では、パターニングされたマスク２０８’'を貫通するトレンチ２１１の最小幅が、ストリート２０７を貫通するトレンチ２１１の最大幅よりも大きい。
【0037】
一実施形態では、第２のレーザスクライビングプロセスが、ストリート２０７を通るトレンチ２１１の深さを増加させる。幾つかの実施形態では、トレンチ２１１が、ストリート２０７の下方の基板２０４内に延在してよい。第２のレーザスクライビングプロセスはまた、幾つかの実施形態では、トレンチ２１１の表面を洗浄してもよい。
【0038】
一実施形態では、第１のレーザスクライビングプロセスと第２のレーザスクライビングプロセスが、単一のレーザ光源で実施されてよい。例えば、単一のレーザ光源は、第１の強度で第１のパス（又は複数のパス）を行ってよく、その単一のレーザ光源が、第２の強度で第２のパス（又は複数のパス）を行ってよい。他の複数の実施形態では、第１のレーザ光源が、第１のレーザスクライビングプロセスを実施してよく、第２のレーザ光源が、第２のレーザスクライビングプロセスを実施してよい。
【0039】
第１のレーザプロセス及び第２のレーザプロセスのためのレーザパラメータは、無機誘電体（例えば、二酸化ケイ素）のイオン化を実現するために十分に高いレーザ強度を提供すること、並びに無機誘電体の直接的なアブレーションの前に下地層損傷によって生じる層間剥離及びチッピングを最小限にすることなどの、利益及び利点を有するように選択されてよい。また、パラメータは、アブレーションの幅（例えば、カーフ幅）及び深さを正確に制御することで、産業上の用途にとって有意義なプロセススループットを提供するように選択されてよい。一実施形態では、第１のレーザスクライビングプロセス及び第２のレーザスクライビングプロセスが、そのような利点を提供するのに適している。
【0040】
レーザスクライビングが、マスクをパターニングし、ならびにダイを個片化するためにウエハ又は基板を完全に貫通してスクライブするのにも使用される場合、上述のデュアルレーザスクライビングプロセスの後で、ダイシング又は個片化プロセスが停止され得ることは、理解されるべきである。したがって、そのような場合では、更なる個片化処理は必要とされないことになる。しかし、完全な個片化のためにレーザスクライビングだけが実施されるのではない場合、以下の実施形態が検討されてよい。
【0041】
次に、フローチャート１２０の任意選択的な動作１２４を参照すると、中間的なマスク開口後の洗浄動作が実施される。一実施形態では、マスク開口部洗浄動作が、プラズマベースの洗浄プロセスである。第１の実施例では、後述されるように、プラズマベースの洗浄プロセスが、トレンチ２１１によって露出された基板２０４の領域と反応する。反応性プラズマベースの洗浄プロセスの場合、洗浄プロセス自体が、基板２０４内にトレンチ２１１を形成してよく又は延在させてよい。というのも、反応性プラズマベースの洗浄動作は、基板２０４に対して少なくとも何らかのエッチャントとなるからである。第２の異なる一実施例では、同じく後述されるように、プラズマベースの洗浄プロセスが、トレンチ２１１によって露出された基板２０４の領域と反応しない。
【0042】
第１の実施形態によれば、プラズマベースの洗浄プロセスは、基板２０４の露出された領域と反応し、露出された領域は、洗浄プロセスにおいて部分的にエッチングされる。そのような一実施形態では、Ar又は別の非反応性ガス（若しくはその混合物）が、スクライブされた開口部を洗浄するための高バイアスプラズマ処理用のSF6と組み合わされる。マスク開口された領域に衝突して、マスク開口された領域の洗浄を実現するために、高バイアス電力のもとで混合ガス（Ar+SF6）を使用してプラズマ処理が実行される。反応性貫通（breakthrough）プロセスでは、Ar及びSF6による物理的衝突と、SF6及びFイオンによる化学エッチングとの両方が、マスク開口された領域の洗浄に寄与する。このアプローチは、フォトレジスト又はプラズマ堆積されたテフロンマスク２０２に適していてよい。その場合、貫通処理は、かなり均一なマスク厚さの低減及び穏やかなSiエッチングをもたらす。しかし、そのような貫通エッチングプロセスは、水溶性マスク材料にとって、最適でないことがある。
【0043】
第２の実施形態によれば、プラズマベースの洗浄プロセスは、基板２０４の露出された領域と反応せず、露出された領域は、洗浄プロセス中にエッチングされないか、又は無視できる程度にしかエッチングされない。そのような一実施形態では、非反応性ガスのプラズマ洗浄のみが使用される。例えば、マスクの凝縮とスクライブされた開口部の洗浄との両方の目的で、高バイアスプラズマ処理を実行するために、Ar又は別の非反応性ガス（若しくは混合物）が使用される。このアプローチは、水溶性マスク又はより薄いプラズマ堆積されたテフロン２０２に適していてよい。別のそのような一実施形態では、個別のマスクの凝縮とスクライブされたトレンチ洗浄動作とが使用される。例えば、マスク凝縮用のAr又は非反応性ガス（若しくはその混合物）による高バイアスプラズマ処理が最初に実行され、次いで、Ar+SF6による、レーザスクライブされたトレンチのプラズマ洗浄が実行される。この実施形態は、マスク材料が厚すぎるために、Ar洗浄がトレンチ洗浄には不十分である場合に、適していることがある。より薄いマスクでは、洗浄効率は向上するが、マスクエッチング速度は大幅に低下し、後続のディープシリコンエッチングプロセスではほとんど消費されない。更に別のそのような一実施形態では、（a）マスク凝縮のためのAr又は非反応性ガス（または混合物）による高バイアスプラズマ処理、（ｂ）レーザスクライブされたトレンチのAr+SF6による高バイアスプラズマ洗浄、及び（ｃ）マスク凝縮のためのAr又は非反応性ガス（若しくはその混合物）による高バイアスプラズマ処理の、３つの動作の洗浄が実行される。本開示の別の一実施形態によれば、プラズマ洗浄動作が、動作１０６の第１の態様で上述されたような反応性プラズマ洗浄処理の最初の使用を含む。次いで、反応性プラズマ洗浄処理に続いて、動作１０６の第２の態様に関連して説明されたような非反応性プラズマ洗浄処理が行われる。
【0044】
フローチャート１２０の動作１２５、及びそれに対応する図２Ｄを参照すると、半導体ウエハ２０４は、集積回路２０６を個片化するために、パターニングされたマスク２０８の間隙２１１を介してエッチングされる。本開示の一実施形態によれば、半導体ウエハ２０４をエッチングすることは、図２Ｄで描かれているように、デュアルレーザスクライビングプロセスで最初に形成されたトレンチ２１１をエッチングすることによって、最終的には半導体ウエハ２０４を貫通して完全にエッチングすることを含む。
【0045】
一実施形態では、レーザスクライビングプロセスでマスクをパターニングすることが、半導体ウエハの集積回路間の領域内にトレンチを形成することを含み、半導体ウエハをプラズマエッチングすることは、対応するトレンチの延在部を形成するために、トレンチを延在させることを含む。そのような一実施形態では、トレンチの各々が幅を有し、対応するトレンチの延在部の各々がその幅を有する。
【0046】
本開示の一実施形態によれば、レーザスクライビングからもたらされるマスク開口部の粗さは、後続のプラズマエッチングされたトレンチの形成からもたらされるダイ側壁の品質に影響を与え得る。リソグラフィにより開口されたマスクは、円滑なプロファイルを有することが多く、それに対応する、プラズマエッチングされたトレンチの滑らかな側壁につながる。対照的に、従来型のレーザで開口されたマスクは、不適切なレーザプロセスパラメータが選択された場合、スクライビング方向に沿って、非常に粗いプロファイルを有し得る（例えば、プラズマエッチングされたトレンチの側壁の水平方向の粗さにつながるスポット重複）。更なるプラズマプロセスによって表面粗さは滑らかにされ得るが、かかる課題を解決することと、コスト及びスループットとの相克が生じる。したがって、本明細書で説明される複数の実施形態は、個片化プロセスのレーザスクライビング部分から、より滑らかなスクライビングプロセス及び／又はより信頼性の高いトレンチ形成プロセスを提供するのに有利であってよい。
【0047】
一実施形態では、半導体ウエハ２０４をエッチングすることが、プラズマエッチングプロセスを使用することを含む。一実施形態では、シリコン貫通電極式のエッチングプロセスが使用される。例えば、特定の一実施形態では、半導体ウエハ２０４の材料のエッチング速度が、毎分２５ミクロンを上回る。ダイ個片化プロセスのプラズマエッチング部分向けに、超高密度プラズマ源が使用されてよい。そのようなプラズマエッチングプロセスを実行するのに適切な処理チャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なApplied Centura（登録商標）Silvia（商標）Etchシステムである。Applied Centura（登録商標）Silvia（商標）Etchシステムは、容量性RF結合と誘導性RF結合を組み合わせたものである。これによって、容量性結合のみで可能であったよりもさらに独立してイオン密度とイオンエネルギーを制御することができ、それと共に磁気強化による改良さえも得ることができる。この組み合わせによって、イオン密度をイオンエネルギーから効果的に切り離して、かなりの低圧においても、潜在的に損傷を与え得る高いDCバイアスレベルを用いることなしに、比較的高密度のプラズマを実現することが可能になる。これにより、並外れて広い処理ウインドウがもたらされる。しかし、シリコンをエッチングできる任意のプラズマエッチングチャンバが使用されてよい。例示的な一実施形態では、基本的に正確なプロファイル制御と、基本的に波形状（scallop）を有しない側壁とを維持しつつ、単結晶シリコンの基板又はウエハ２０４を、従来のシリコンエッチング速度の約４０％よりも速いエッチング速度でエッチングするために、ディープシリコンエッチングが使用される。特定の一実施形態では、シリコン貫通電極式のエッチングプロセスが使用される。エッチングプロセスは、一般的には、SF6、C4F8、CHF3、XeF2といったフッ素系のガスである反応ガス、又は比較的速いエッチング速度でシリコンをエッチングすることができる何らかの他の反応ガスから生成される、プラズマに基づいている。一実施形態では、マスク層２０８は、図２Ｄで描かれているように、個片化プロセスの後に除去される。別の一実施形態では、図２Ｄに関連して説明されるプラズマエッチング動作が、基板２０４を貫通してエッチングするために、従来型のボッシュ式の堆積／エッチング／堆積プロセスを採用する。通常、ボッシュ式プロセスは、３つの下位動作（sub-operation）から構成される。すなわち、堆積、指向性ボンバードエッチング、及び等方性化学エッチングが、シリコンが貫通エッチングされるまで、多数回の繰り返し（サイクル）で実行される。
【0048】
したがって、フローチャート１２０及び図２Ａ～図２Ｄを再び参照すると、ウエハダイシングは、マスク層を貫通し、ウエハストリート（メタライゼーションを含む）を貫通し、部分的にシリコン基板内にアブレートするために、デュアルレーザスクライビングプロセスを使用する初期アブレーションによって実行されてよい。次いで、ダイ個片化は、後続のシリコン貫通ディーププラズマエッチングによって完了されてよい。本開示の一実施形態による、ダイシングのための材料スタックの特定の一実施例が、図４Ａ～図４Ｅに関連して以下で説明される。
【0049】
図４Ａを参照すると、ハイブリッドレーザアブレーション及びプラズマエッチングダイシングのための材料スタックは、マスク層４０２、デバイス層４０４、及び基板４０６を含む。マスク層、デバイス層、及び基板は、支持テープ４１０に付着しているダイ付着膜４０８の上に配置されている。一実施形態では、マスク層４０２が、水溶性の層（マスク２０２に関連して上述された水溶性の層など）である。デバイス層４０４は、１以上の金属層（銅層など）及び１以上の低誘電率誘電体層（炭素がドープされた酸化物層など）の上に配置された無機誘電体層（二酸化ケイ素層など）を含む。デバイス層４０４はまた、集積回路間に配置されたストリートも含み、ストリートは、集積回路と同じか又はそれに類似した層を含む。基板４０６は、バルク単結晶シリコン基板である。
【0050】
一実施形態では、バルク単結晶シリコン基板４０６が、ダイ付着膜４０８に付着されるのに先立って、裏側から薄化（thinning）される。薄化は、裏側研削プロセスによって実行されてよい。一実施形態では、バルク単結晶シリコン基板４０６が、約５０～１００ミクロンの範囲の厚さまで薄化される。一実施形態では、薄化が、レーザアブレーション及びプラズマエッチングのダイシングプロセスに先立って実行されることに留意するのは重要である。一実施形態では、フォトレジスト層４０２が、約３０ミクロンから４０ミクロンの厚さを有し、デバイス層４０４は、約２～６ミクロンの範囲の厚さを有する。一実施形態では、ダイ付着膜４０８（又は薄化された若しくは薄型のウエハ若しくは基板を支持テープ４１０に接合可能な任意の好適な代替物）が、約２０ミクロンの厚さを有する。
【0051】
図４Ｂを参照すると、マスク４０２及びデバイス層４０４の一部分を第１のレーザスクライビングプロセス４１２でパターニングして、トレンチ４１０を形成する。一実施形態では、第１のレーザスクライビングプロセス４１２が、第１のレーザ条件を有する。特定の一実施形態では、第１のレーザ条件が、加工面に、約２μJから３μJの範囲のパルスエネルギーを供給する。トレンチ４１０は、先細りした側壁プロファイルを有してよく、デバイス層４０４内のトレンチ４１０の側壁は、マスク層４０２内のトレンチの側壁と実質的に同一平面上にあってよい。
【0052】
図４Ｃを参照すると、マスク４０２内のトレンチ４１０を広げ、デバイス層４０４を貫通してトレンチ４１０を延在させるために、第２のレーザスクライビングプロセス４１４が実施される。修正されたトレンチ４１１はまた、シリコン基板４０６内に延在してもよい。一実施形態では、第２のレーザスクライビングプロセス４１４が、第２のレーザ条件で実施される。特定の一実施形態では、第２のレーザ条件が、加工面に、約６μJから８μJの範囲のパルスエネルギーを供給する。一実施形態では、第２のレーザ条件のフルエンスと第１のレーザ条件のフルエンスとの比が、約３：１以上であってよい。
【0053】
一実施形態では、第２のレーザスクライビングプロセスが、パターニングされたマスク４０２内のトレンチ４１１の幅を増加させる。しかし、デバイス層４０４内のカーフ幅は、実質的に増加しない。したがって、複数の実施形態は、デバイス層４０４との界面においてパターニングされたマスク４０２のわずかな量の後退を含んでよい。例えば、デバイス層４０４の上面４１７の一部分は、第２のレーザスクライビングプロセス中に露出されてよい。一実施形態では、パルスの低強度テールが、マスク層によって遮断されるため、マスク／デバイス層界面におけるマスクの後退はわずかである。一実施形態では、マスク４０２を貫通するトレンチ４１１の最小幅が、デバイス層４０４を貫通するトレンチ４１１の最大幅よりも大きい。
【0054】
図４Ｄを参照すると、シリコン貫通ディーププラズマエッチングプロセス４１６を使用して、トレンチ４１３をダイ付着膜４０８まで下げて延在させ、ダイ付着膜４０８の最上部分を露出させて、シリコン基板４０６を個片化する。シリコン貫通ディーププラズマエッチングプロセス４１６中、デバイス層４０４は、マスク層４０２によって保護される。
【0055】
図４Ｅを参照すると、個片化プロセスは、ダイ付着膜４０８をパターニングすることを更に含んでよく、支持テープ４１０の最上部分を露出させて、ダイ付着膜４０８を個片化する。一実施形態では、ダイ付着膜は、レーザプロセスによって、又はエッチングプロセスによって個片化される。更なる複数の実施形態は、続いて、支持テープ４１０から基板４０６の個片化された部分を（例えば、個々の集積回路として）取り外すことを含んでよい。一実施形態では、個片化されたダイ付着膜４０８が、基板４０６の個片化された部分の裏側上に保持される。他の複数の実施形態は、マスク層４０２をデバイス層４０４から除去することを含んでよい。代替的な一実施形態では、基板４０６が約５０ミクロンよりも薄い場合、デュアルレーザスクライビングプロセス４１２／４１４を使用して、更なるプラズマプロセスの使用なしに、基板４０６を完全に個片化する。
【0056】
単一のプロセスツールが、デュアルレーザアブレーション及びプラズマエッチングによる個片化プロセスにおける動作の多く又は全てを実行するように構成されてよい。例えば、図５は、本開示の一実施形態による、ウエハ又は基板のレーザ及びプラズマダイシング用のツールレイアウトのブロック図を示している。
【0057】
図５を参照すると、プロセスツール５００が、複数のロードロック５０４が結合されているファクトリインターフェース５０２（ＦＩ）を含む。ファクトリインターフェース５０２に、クラスタツール５０６が結合されている。クラスタツール５０６は、プラズマエッチングチャンバ５０８などの、１以上のプラズマエッチングチャンバを含む。レーザスクライブ装置５１０もまた、ファクトリインターフェース５０２に結合されている。プロセスツール５００の全体の設置面積は、一実施形態では、図５で示されているように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であってよい。
【0058】
一実施形態では、レーザスクライブ装置５１０が、デュアルレーザスクライビングプロセスを提供するように構成されたレーザアセンブリを収容する。そのような一実施形態では、レーザアセンブリが、第１のレーザ条件を有する第１のレーザスクライビングプロセス、及び、第２のレーザ条件を有する第２のレーザスクライビングプロセスを提供するように構成される。第１のレーザ条件は、半導体ウエハのデバイス層内にカーフ幅を設定し、第２のレーザ条件は、デバイス層の上のマスク層を貫通するトレンチの幅を増加させる。第２のレーザ条件は、デバイス層内のカーフ幅を著しく増加させることがないだろう。一実施形態では、レーザアセンブリが、ガウス光源レーザビームを含む。一実施形態では、レーザアセンブリが、フェムト秒光源レーザビームを含む。
【0059】
一実施形態では、レーザが、ハイブリッドなレーザ及びエッチング個片化プロセスのうちのレーザアブレーション部分（上述されたレーザアブレーションプロセスなど）を実行するのに適している。一実施形態では、レーザスクライブ装置５１０がまた、レーザに対してウエハ又は基板（又はそのキャリア）を動かすよう構成された移動可能な載物台も含む。特定の一実施形態では、レーザもまた移動可能である。レーザスクライブ装置５１０の全体の設置面積は、一実施形態では、図５で描かれているように、約２２４０ミリメートル×約１２７０ミリメートルであってよい。
【0060】
一実施形態では、１以上のプラズマエッチングチャンバ５０８が、複数の集積回路を個片化するために、パターニングされたマスク内の間隙を介してウエハ又は基板をエッチングするように構成されている。そのような一実施形態では、１以上のプラズマエッチングチャンバ５０８が、ディープシリコンエッチングプロセスを実行するように構成されている。特定の一実施形態では、１以上のプラズマエッチングチャンバ５０８が、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なApplied Centura（登録商標）Silvia（商標）Etchシステムである。エッチングチャンバは、単結晶シリコン基板又はウエハの上又は中に収容される個片化された集積回路を作製するのに使用されるディープシリコンエッチング用に、特別に設計されてよい。一実施形態では、シリコンエッチング速度を高めるために、プラズマエッチングチャンバ５０８内に高密度プラズマ源が含まれている。一実施形態では、個片化又はダイシングプロセスの製造スループットを高くすることが可能なように、プロセスツール５００のクラスタツール５０６部分に、２つ以上のエッチングチャンバが含まれている。
【0061】
ファクトリインターフェース５０２は、レーザスクライブ装置５１０を備えた外部製造設備とクラスタツール５０６との間のインターフェースに適した大気ポートであってよい。ファクトリインターフェース５０２は、（前面開口型統一ポッドといった）ストレージユニットから、クラスタツール５０６又はレーザスクライブ装置５１０のいずれかの中へ又はその両方へと、ウエハ（又はそのキャリア）を搬送するためのアーム又はブレードを備えたロボットを含んでよい。
【0062】
クラスタツール５０６は、個片化の方法における機能を実行するのに適した他のチャンバを含んでよい。例えば、一実施形態では、更なるエッチングチャンバの代わりに堆積チャンバ５１２が含まれる。堆積チャンバ５１２は、ウエハ又は基板のレーザスクライビングに先立って、ウエハ又は基板のデバイス層上又は上方にマスクを堆積させるように構成されてよい。そのような一実施形態では、堆積チャンバ５１２が、フォトレジスト層の堆積に適している。別の一実施形態では、更なるエッチングチャンバの代わりに湿式／乾式ステーション５１４が含まれる。湿式／乾式ステーションは、基板又はウエハのレーザスクライビング及びプラズマエッチングによる個片化プロセスの後に、残留物及び断片を洗浄すること又はマスクを除去することに適していてよい。更に別の一実施形態では、更なるディープシリコンエッチングチャンバの代わりに、プラズマエッチングチャンバが含まれ、このプラズマエッチングチャンバは、プラズマベースの洗浄プロセスを実施するように構成される。一実施形態では、プロセスツール５００の構成要素として、計測ステーションも含まれる。
【0063】
本開示の実施形態は、指示命令が記憶されているマシン可読媒体を含んでよいコンピュータプログラム製品又はソフトウェアとして提供されてよく、これらの指示命令は、コンピュータシステム（又は他の電子デバイス）を、本開示の実施形態によるプロセスを実行するようにプログラミングするために使用されてよい。一実施形態では、コンピュータシステムは、図５に関連して説明されているプロセスツール５００に結合される。マシン可読媒体が、マシン（例えば、コンピュータ）によって可読な形態で情報を記憶又は送信するための、あらゆる機構を含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）可読記憶媒体（例えば、読み出し専用メモリ（ROM）、ランダムアクセスメモリ（RAM）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなど）、マシン（例えば、コンピュータ）可読伝送媒体（電気的形態、光学的形態、音響的形態、又はその他の伝播される信号の形態（例えば、赤外線信号、デジタル信号など））などを含む。
【0064】
図６は、本明細書で説明される方法のうちの任意の１以上をマシンに実行させるための一組の指示命令が内部で実行されてよい、コンピュータシステム６００という例示的な形態のマシンの概略図を示している。代替的な実施形態では、マシンが、ローカルエリアネットワーク（LAN）、イントラネット、エクストラネット、又はインターネットにおいて、他のマシンに接続（例えばネットワーク化）されていてよい。マシンは、クライアントサーバネットワーク環境においてサーバ若しくはクライアントマシンとして機能してよく、又は、ピアツーピア（若しくは分散）ネットワーク環境においてピアマシンとして機能してよい。このマシンは、パーソナルコンピュータ（PC）、タブレットPC、セットトップボックス（STB）、携帯型情報端末（PDA）、携帯電話、ウェブ機器、サーバ、ネットワークルータ、スイッチ若しくはブリッジ、又は、当該マシンによって実行される動作を規定する（シーケンシャルな若しくはそれ以外の）一組の指示命令を実行可能な任意のマシンであってよい。更に、単一のマシンが図示されているが、「マシン」という用語は、本明細書で説明される方法のうちの任意の１以上を実行するために、一組の（又は複数組の）指示命令を、個別に又は合同して実行する、マシン（例えば、コンピュータ）の任意の集合体を含んでいるとも解釈されるべきである。
【0065】
例示的なコンピュータシステム６００は、バス６３０を介して互いに通信する、プロセッサ６０２、メインメモリ６０４（例えば、読み出し専用メモリ（ROM）、フラッシュメモリ、同期DRAM（SDRAM）又はランバスDRAM（RDRAM）といったダイナミックランダムアクセスメモリ（DRAM）など）、スタティックメモリ６０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（SRAM）、MRAMなど）、及び、二次的メモリ６１８（データ記憶デバイスなど）を含む。
【0066】
プロセッサ６０２は、マイクロプロセッサ、中央処理装置などといった、１以上の汎用処理デバイスを表す。特に、プロセッサ６０２が、複合命令セット演算（CISC）マイクロプロセッサ、縮小命令セット演算（RISC）マイクロプロセッサ、超長命令語（VLIW）マイクロプロセッサ、他の命令セットを実装するプロセッサ、又は命令セットの組み合わせを実装するプロセッサであってよい。プロセッサ６０２は、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、デジタル信号プロセッサ（DSP）、ネットワークプロセッサなどといった、１以上の特殊用途処理デバイスであってもよい。プロセッサ６０２は、本明細書で説明される動作を実施するための処理論理６２６を実行するように構成されている。
【0067】
コンピュータシステム６００は、ネットワークインターフェースデバイス６０８を更に含んでよい。コンピュータシステム６００は、ビデオディスプレイユニット６１０（例えば、液晶ディスプレイ（LCD）、発光ダイオードディスプレイ（LED）、又は陰極線管（CRT））、英数字入力デバイス６１２（例えば、キーボード）、カーソル制御デバイス６１４（例えば、マウス）、及び信号生成デバイス６１６（例えば、スピーカ）も、また含んでよい。
【0068】
二次的メモリ６１８は、本明細書で説明される方法又は機能のうちの任意の１以上を具現化する１以上の組の指示命令（例えば、ソフトウェア６２２）が保存されている、マシンアクセス可能記憶媒体（又は具体的にはコンピュータ可読記憶媒体）６３２を含んでよい。ソフトウェア６２２は、コンピュータシステム６００によって実行されている最中、完全に又は少なくとも部分的にメインメモリ６０４及び／又はプロセッサ６０２の内部に常駐していてもよい。メインメモリ６０４及びプロセッサ６０２も、マシン可読記憶媒体を構成している。このソフトウェア６２２は更に、ネットワークインターフェースデバイス６０８を介して、ネットワーク６２０上で送信又は受信されてよい。
【0069】
例示的な一実施形態では、マシンアクセス可能記憶媒体６３２を単一の媒体として示しているが、「マシン可読記憶媒体（machine-readable storage medium）」という語は、１以上の命令セットを記憶する単一の媒体又は複数の媒体（例えば、集中データベース若しくは分散データベース、並びに／又は、関連のキャッシュ及びサーバ）を含むと、解釈すべきである。「マシン可読記憶媒体」という用語は、マシンによって実行される一組の指示命令であって、本開示の方法のうちの任意の１以上をマシンに実行させる指示命令を、記憶又は符号化することが可能なあらゆる媒体を含むとも解釈すべきである。したがって、「マシン可読記憶媒体」という用語は、固体メモリ、光媒体、及び磁気媒体を含むが、それらに限定されないと解釈すべきである。
【0070】
本発明の一実施形態により、マシンアクセス可能記憶媒体には、複数の集積回路を有する半導体ウエハをダイシングする方法をデータ処理システムに実施させる指令が、記憶されている。方法は、集積回路を覆いかつ保護する層で構成されたマスクを、半導体ウエハ上に形成することを含む。間隙を有するパターニングされたマスクを提供するために、マスクは次いでデュアルレーザスクライビングプロセスを用いてパターニングされ、半導体ウエハの集積回路間の領域が露出される。半導体ウエハは次いで、集積回路を個片化するために、パターニングされたマスクの間隙を通じてプラズマエッチングされる。
【0071】
したがって、デュアルレーザスクライビングプロセス及びプラズマエッチングプロセスを使用するハイブリッドなウエハダイシングアプローチが開示された。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図5】
【図6】