知財求人 - 知財ポータルサイト「IP Force」
▶ アプライド マテリアルズ インコーポレイテッドの特許一覧
特許7576108レーザダイシング用の自動カーフオフセットマッピング及び補正システム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-22
(45)【発行日】2024-10-30
(54)【発明の名称】レーザダイシング用の自動カーフオフセットマッピング及び補正システム
(51)【国際特許分類】
H01L 21/301 20060101AFI20241023BHJP
H01L 21/3065 20060101ALI20241023BHJP
B23K 26/364 20140101ALI20241023BHJP
【ＦＩ】
H01L21/78 L
H01L21/78 B
H01L21/78 S
H01L21/302 105A
B23K26/364
【請求項の数】
14
(21)【出願番号】P 2022578617
(86)(22)【出願日】2021-05-20
(65)【公表番号】
(43)【公表日】2023-07-24
(86)【国際出願番号】 US2021033416
(87)【国際公開番号】W WO2021262352
(87)【国際公開日】2021-12-30
【審査請求日】2023-02-17
(31)【優先権主張番号】16/908,537
(32)【優先日】2020-06-22
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390040660
【氏名又は名称】アプライド マテリアルズ インコーポレイテッド
【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ
【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】バラクリシュナン， カルティク
(72)【発明者】
【氏名】パク， ジョンネ
(72)【発明者】
【氏名】タン， ザビエル ツァイ ヨン
(72)【発明者】
【氏名】アビナンド， サイ
(72)【発明者】
【氏名】パパヌ， ジェームス エス．
【審査官】杢 哲次
(56)【参考文献】
【文献】特開２００５－４６８９１（ＪＰ，Ａ）
【文献】特開２０１７－３４００７（ＪＰ，Ａ）
【文献】特開２０１５－４７６１８（ＪＰ，Ａ）
【文献】特開昭６１－２０６５８４（ＪＰ，Ａ）
【文献】特開２０１１－４９４５４（ＪＰ，Ａ）
【文献】特開２００９－２１３１７（ＪＰ，Ａ）
【文献】特開平１０－５８１７３（ＪＰ，Ａ）
【文献】特開２００４－２８８７９２（ＪＰ，Ａ）
【文献】特開２０１９－１２１６８６（ＪＰ，Ａ）
【文献】特開２０１７－９２３６３（ＪＰ，Ａ）
【文献】特開２０１８－２０２４６８（ＪＰ，Ａ）
【文献】特開２０１５－９３３０４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３０１
Ｈ０１Ｌ ２１／３０６５
Ｂ２３Ｋ ２６／３６４
(57)【特許請求の範囲】
【請求項1】
スクライビングオフセットを特定する方法であって、半導体ウエハの上にマスクを形成することであって、前記半導体ウエハは、ストリートによって互いに分離された複数のダイを含む、マスクを形成すること、
レーザスクライビングプロセスで前記マスク及び前記半導体ウエハをパターニングすることであって、前記ストリート内に開口部を設ける、パターニングすること、
前記マスクを除去すること、並びに
前記ストリートに対する前記開口部のスクライビングオフセットを測定することを含み、
前記ストリート内のスクライブラインは、非直線的なＳ字形状のパターンを有し、
前記スクライビングオフセットを測定することは、
前記スクライブラインの前記非直線的なＳ字形状のパターンの長さに沿った複数の箇所におけるオフセットを測定すること、及び
前記複数の箇所のオフセットの平均オフセットを計算すること、を含む、方法。
【請求項2】
前記スクライビングオフセットは、平行移動オフセットを含む、請求項１に記載の方法。
【請求項3】
前記スクライビングオフセットは、角度オフセットを含む、請求項１に記載の方法。
【請求項4】
前記スクライビングオフセットを測定することは、前記半導体ウエハ上の前記開口部の全てのオフセットを測定することを含む、請求項１に記載の方法。
【請求項5】
オフセット補正を計算すること、及び前記オフセット補正を記憶することを更に含む、請求項１に記載の方法。
【請求項6】
前記オフセット補正を使用して、後続の半導体ウエハのスクライビングプロセスにおいて使用されるウエハマップを更新する、請求項５に記載の方法。
【請求項7】
前記半導体ウエハは、生産ウエハである、請求項１に記載の方法。
【請求項8】
前記半導体ウエハは、短ループウエハである、請求項１に記載の方法。
【請求項9】
前記短ループウエハは、生産ウエハと同じバンピング及びダイ寸法を含む、請求項８に記載の方法。
【請求項10】
半導体ウエハを個片化する方法であって、半導体ウエハの上にマスクを形成することであって、前記半導体ウエハは、ストリートによって互いに分離された複数のダイを含む、マスクを形成すること、並びに
オフセット補正を統合したウエハマップを利用するレーザスクライビングプロセスで前記マスク及び前記半導体ウエハをパターニングすることであって、前記マスクを貫通して前記半導体ウエハの前記ストリート内に開口部を設ける、パターニングすることを含み、
前記ストリート内のスクライブラインは、非直線的なＳ字形状のパターンを有し、
前記オフセット補正は、
前記スクライブラインの前記非直線的なＳ字形状のパターンの長さに沿った複数の箇所におけるオフセットを測定すること、及び
前記複数の箇所のオフセットの平均オフセットを計算すること、に基づいて特定され、
前記平均オフセットは、前記ウエハマップに追加される、方法。
【請求項11】
前記レーザスクライビングプロセスは、前記半導体ウエハの前記複数のダイを個片化する、請求項１０に記載の方法。
【請求項12】
前記開口部を介して前記半導体ウエハをプラズマエッチングすることを更に含み、前記プラズマエッチングは、前記半導体ウエハの前記複数のダイを個片化する、請求項１０に記載の方法。
【請求項13】
前記オフセット補正は、平行移動オフセットを含む、請求項１０に記載の方法。
【請求項14】
前記オフセット補正は、角度オフセットを含む、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、２０２０年６月２２日に出願された米国特許出願第16/908,537号の優先権を主張し、その全内容は参照により本明細書に組み込まれる。
本出願は、２０２０年６月２２日に出願された米国特許出願第16/908,537号の優先権を主張し、その全内容は参照により本明細書に組み込まれる。
【0002】
本開示の複数の実施形態は、半導体処理の分野に関し、特に、各ウエハがその上に複数の集積回路を有する複数の半導体ウエハをダイシングする方法に関する。
【背景技術】
【0003】
半導体ウエハの処理では、集積回路が、シリコン又は他の半導体材料で構成されるウエハ（基板とも称される）上に形成される。一般的には、集積回路を形成するために、半導電性、導電性、又は絶縁性のいずれかである、様々な材料の層が利用される。これらの材料は、集積回路を形成するために、様々な周知のプロセスを使用して、ドープされ、堆積され、エッチングされる。各ウエハは、処理されて、ダイとして知られる集積回路を含む多数の個片領域を形成する。
【0004】
集積回路形成プロセスに続いて、ウエハは、パッケージ化されるため、又は、より大型の回路内でパッケージ化されていない形態で使用されるために、「ダイシングされ（diced）」て、互いとは別個のダイに分離される。ウエハをダイシングするために使用される２つの主な技法は、スクライビングとソーイングである。スクライビングでは、先端がダイヤモンドのスクライバが、予め形成されたスクライブラインに沿って、ウエハ表面の端から端まで移動する。このようなスクライブラインは、ダイ間のスペースに沿って延在する。これらのスペースは、一般的に「ストリート（street）」と称される。ダイヤモンドのスクライバは、ストリートに沿って、ウエハ表面に浅いキズ（scratch）を形成する。ローラなどで圧力が印加されると、ウエハはスクライブラインに沿って分離する。このウエハの割れは、ウエハ基板の結晶格子構造に沿ったものになる。スクライビングは、厚さが約１０ミル（千分の１インチ）以下のウエハ向けに使用され得る。もっと厚いウエハをダイシングするには、現時点では、ソーイングが好ましい方法である。
【0005】
ソーイングでは、高い毎分回転数で回転する、先端がダイヤモンドの切断ソーが、ウエハ表面に接触し、ストリートに沿ってウエハを切断する。ウエハはフィルムフレームに張り渡された接着フィルムなどの支持部材に装着され、切断ソーが、垂直ストリートと水平ストリートの両方に繰り返し当たる。スクライビングとソーイングのいずれにおいても問題となるのは、ダイの切断エッジに沿って、チップ及び溝が形成され得ることである。加えて、亀裂が形成され、ダイのエッジから基板内まで伝播して、集積回路が動作不能になる可能性もある。結晶構造の＜１１０＞方向においては、正方形又は長方形のダイの片側しかスクライビングできないので、スクライビングに関してはチッピング（欠け：chipping）と亀裂形成が特に問題となる。結果として、ダイの別の側の割れ（cleaving）により、ぎざぎざの分離線が生じる。チッピング及び亀裂の形成により、集積回路への損傷を防止するためには、ウエハ上でダイ間が更に離隔する（例えば、チップ及び亀裂が実際の集積回路から一定の距離を保つ）ことが必要になる。この離隔要件の結果として、標準サイズのウエハにあまり多くのダイを形成することができなくなり、回路のために使用できるはずであったウエハの面積が無駄になる。切断ソーを使用することで、半導体ウエハの面積（real estate）の無駄は悪化する。切断ソーの刃の厚さは、およそ１５ミクロンである。このため、切断ソーによって生じた切断部周辺の亀裂やその他の損傷によって集積回路が悪影響を受けないようにするためには、しばしば、各ダイの回路を３００から５００ミクロン離さなければならない。更に切断後、ソーイングプロセスで生じた粒子及びその他の汚染物質を除去するために、各ダイをしっかりと洗浄することが必要になる。
【0006】
プラズマダイシングも使用されてきたが、これにも制約があり得る。例えば、プラズマダイシングの実装を阻む制約の１つはコストであり得る。レジストをパターニングするための標準的なリソグラフィ工程により、実装費用は大変高額になり得る。プラズマダイシングの実装を妨げる可能性がある別の制約は、ストリートに沿ったダイシングにおける、よくある金属（銅など）のプラズマ処理が、製造上の問題又はスループット限界を引き起こし得ることである。
【発明の概要】
【0007】
本開示の複数の実施形態は、ハイブリッドなレーザスクライビング及びプラズマダイシングプロセスにおいてスクライビングオフセットを特定する方法を含む。一実施形態では、該方法が、半導体ウエハの上にマスクを形成することを含む。一実施形態では、半導体ウエハが、ストリートによって互いに分離された複数のダイを含む。一実施形態では、該方法が、レーザスクライビングプロセスでマスク及び半導体ウエハをパターニングすることを更に含む。一実施形態では、パターニングが、ストリート内に開口部を設ける。一実施形態では、該方法が、マスクを除去すること、及び、ストリートに対する開口部のスクライビングオフセットを測定することを更に含む。
【0008】
本明細書で開示される複数の実施形態はまた、半導体ウエハを個片化する方法も含んでよい。一実施形態では、該方法が、半導体ウエハの上にマスクを形成することを含んでよい。その場合、半導体ウエハは、ストリートによって互いに分離された複数のダイを含む。一実施形態では、該方法が、オフセット補正を統合したウエハマップを利用するレーザスクライビングプロセスでマスク及び半導体ウエハをパターニングすることを更に含んでよい。一実施形態では、パターニングにより、マスクを貫通して半導体ウエハのストリート内に開口部が形成される。
【0009】
本明細書で開示される複数の実施形態はまた、半導体基板も含んでよい。一実施形態では、半導体基板が、半導体基板の上にデバイス層を含んでよい。一実施形態では、複数のダイがデバイス層内にあり、ダイはストリートによって互いに分離されている。一実施形態では、半導体基板が、ストリート内にトレンチを更に含んでよい。その場合、トレンチのうちの１以上は、ストリートと位置合わせされていない（ストリートから位置ずれしている）。
【図面の簡単な説明】
【0010】
【図1】一実施形態による、レーザスクライビングプロセス用のオフセット補正を特定するための動作を表すフローチャートである。
【図3A】一実施形態による、ストリートによって分離された複数のダイを有するウエハの平面図であり、スクライブラインがストリートに沿って設けられている。
【図3B】一実施形態による、ストリートの中心線からの平行移動オフセットを有するスクライブラインの平面図である。
【図3C】一実施形態による、ストリートの中心線からの角度オフセットを有するスクライブラインの平面図である。
【図3D】一実施形態による、ストリート内の非直線的なスクライブラインの平面図である。
【図4】一実施形態による、半導体ウエハを個片化するための動作を表すフローチャートである。
【図6】一実施形態による、半導体ウエハを個片化するための動作を表すフローチャートである。
【図8】本開示の一実施形態による、ウエハ又は基板をレーザ及びプラズマでダイシングするためのツールレイアウトのブロック図を示す。
【図9】本発明の一実施形態による、例示的なコンピュータシステムのブロック図を示す。
【発明を実施するための形態】
【0011】
各々が上に複数の集積回路（IC）を有する、複数の半導体ウエハのダイシング方法が説明される。以下の説明では、本開示の複数の実施形態の完全な理解を提供するために、ハイブリッドなレーザ及びプラズマダイシングプロセス用のオフセットマッピングアプローチなどの、多数の具体的な詳細が説明される。本開示の複数の実施形態が、これらの具体的な詳細がなくとも実施されてよいことは、当業者には明らかであろう。他の事例では、本開示の複数の実施形態を不必要に不明瞭にしないために、集積回路の製造といった周知の態様については、詳細に説明していない。更に、図面で示されている様々な実施形態は、例示的な表現であり、必ずしも縮尺通りには描かれていないことが、理解されるべきである。
【0012】
ダイを個片化するために、先ずレーザスクライブを行い、続いてプラズマエッチングを行うことを含む、ハイブリッドなウエハ又は基板のダイシングプロセスが実施されてよい。レーザスクライブプロセスは、マスク層、有機及び無機の誘電体層、並びにデバイス層をクリーンに除去するために使用されてよい。次いで、レーザスクライブプロセスは、ウエハ若しくは基板が露出されると、又はそれらが部分的にスクライブされると終了してよい。次いで、バルク単結晶シリコンといったウエハ又は基板のバルクを貫通エッチングして、ダイ又はチップの個片化又はダイシングをもたらすために、ダイシングプロセスのうちのプラズマエッチングの部分が用いられてよい。より具体的には、１以上の実施形態が、例えばダイシング用途のために、レーザ生成スクライブラインのオフセット補正を実施することを対象とする。
【0013】
レーザダイシング動作用の自動オフセットマッピング及び補正が、本明細書で説明される。一実施形態では、犠牲ウエハを使用して、ダイ間のストリートの中心線に対するレーザスクライブラインのオフセットを特定する。レーザダイシング動作は、高度に反復（再現）可能なので、犠牲ウエハ上で特定されるオフセットは、生産ウエハの後続のレーザダイシング動作中に使用されてよい。一実施形態では、犠牲ウエハが、後に個片化される製造ウエハと実質的に同様である。他の複数の実施形態では、犠牲ウエハが短ループウエハである。
【0014】
文脈を提供するために、ハイブリッドなウエハ又は基板ダイシングプロセスにおいて、レーザスクライブライン用のレイアウトを生成するために、ウエハマップが使用される。ウエハマップが生成された後で、レーザスクライビングプロセスが実施される。現在、スクライブラインは、レーザスクライビングプロセス中に、コーティングされたウエハ上でマシンビジョンを使用してその場（in-situ）で測定される。次いで、特定されたオフセットが、測定されたオフセットを相殺するために、オンザフライ（on the fly）で、後続のスクライブラインに適用される。そのような状況では、コーティングの存在に起因して、測定されたオフセットに誤差が生じることがある。特に、オフセットの誤差は、コーティングの屈折効果に起因することがある。加えて、オフセットは、典型的には、ウエハ全体にわたって均一ではない。したがって、単一のスクライブラインのオフセット測定値を使用することは、後続のスクライブラインにおけるオフセットを考慮する正確なやり方ではない。
【0015】
位置合わせされていない（位置ずれした）スクライブラインは、スクライブラインがダイのエッジに近過ぎることをもたらすことがある。スクライブラインがダイのエッジに近過ぎると、個片化プロセスに起因するチッピング及び／又は他の損傷が、ダイの集積回路に損傷を与える可能性がある。したがって、不適切に位置合わせされた（位置ずれした）スクライブラインは、ウエハからのダイの歩留まりの低下につながる。位置合わせされていない（位置ずれした）スクライブラインを考慮するために、ダイ間のストリートの幅を増加させてよい。しかし、これは、ウエハの使用可能面積を低減させ、ウエハ当たりのダイの数を低減させる。したがって、本明細書で説明される１以上の実施形態を実装する利点は、（１）より正確に位置合わせされたスクライブライン、（２）ウエハ上のダイ密度の増加、及び／又は（３）より高いウエハ歩留まりのうちの１以上を含んでよい。
【0016】
本開示の複数の実施形態は、ウエハ全体にわたるスクライブラインのオフセットを特定するためのプロセスを含んでよい。特に、オフセットは、犠牲ウエハ上で特定され、次いで、測定されたオフセットが、その後に個片化される生産ウエハに適用されてよい。本明細書で開示される複数の実施形態に従って測定されるオフセットは、上述されたその場の測定よりも正確である。というのも、測定が行われる前に、コーティング（すなわち、マスク層）が除去されるからである。したがって、測定には屈折誤差がない。更に、幾つかの実施形態では、ウエハ上の各スクライブラインのオフセット誤差が測定されてよい。これは、各スクライブラインが独立して調整されることを可能にし、ウエハ全体にわたるより正確な位置合わせを提供する。
【0017】
本開示の１以上の実施形態によれば、集積回路を含む半導体ウエハ上のスクライブラインのオフセット補正を特定するための方法が提供される。図１は、本開示の一実施形態による、複数の集積回路を含む半導体ウエハについてスクライブラインオフセットを特定する方法における動作を表すフローチャート１２０である。図２Ａ～図２Ｃは、本開示の一実施形態による、フローチャート１２０の動作に対応する、半導体ウエハ上のスクライブラインのオフセット補正を特定するための方法を実行中の、複数の集積回路を含む半導体ウエハの断面図を示している。
【0018】
フローチャート１２０の動作１２１、及び対応する図２Ａを参照すると、半導体ウエハ又は基板２３１の上にマスク２３４が形成されている。マスク２３４は、半導体ウエハ２３１の表面上に形成された集積回路２３２を覆い且つ保護する層で構成されている。マスク２３４はまた、各集積回路２３２の間に形成された、介在するストリート２３３も覆っている。
【0019】
本開示の一実施形態によれば、マスク２３４を形成することは、非限定的に、フォトレジスト層又はIラインパターニング層などの、層を形成することを含む。例えば、フォトレジスト層などのポリマー層は、通常であればリソグラフィプロセスで使用されるのに適しているはずの材料で構成されてよい。一実施形態では、フォトレジスト層が、非限定的に、２４８ナノメートル（nm）レジスト、１９３nmレジスト、１５７nmレジスト、極紫外光（EUV）レジスト、又はジアゾナフトキノン感作物質を有するフェノール樹脂マトリクスなどの、ポジ型フォトレジスト材料で構成される。別の一実施形態では、フォトレジスト層が、非限定的に、ポリシスイソプレンやポリビニルシンナメートなどの、ネガ型フォトレジスト材料で構成される。
【0020】
別の一実施形態では、マスク２３４を形成することが、プラズマ堆積プロセスにおいて堆積される層を形成することを含む。例えば、そのような一実施形態では、マスク２３４が、プラズマ堆積されたテフロン層又はテフロン様（高分子CF2）層で構成される。特定の一実施形態では、高分子CF2層が、ガスC4F8を含むプラズマ堆積プロセスにおいて堆積される。
【0021】
別の一実施形態では、マスク２３４を形成することが、水溶性マスク層を形成することを含む。一実施形態では、水溶性マスク層が、水性媒体中で容易に溶解可能である。例えば、一実施形態では、水溶性マスク層が、アルカリ性溶液、酸性溶液、又は脱イオン水のうちの１以上の中で可溶性である材料で構成される。一実施形態では、水溶性マスク層は、加熱プロセスに暴露され（例えば、摂氏約５０～１６０度の範囲で加熱され）ても、その水溶性を維持する。例えば、一実施形態では、水溶性マスク層が、レーザ及びプラズマエッチング個片化プロセスで使用されるチャンバ条件に暴露された後も、水溶液中で可溶性である。一実施形態では、水溶性マスク層が、非限定的に、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、又はポリエチレンオキシドなどの、材料で構成される。特定の一実施形態では、水溶性マスク層が、毎分約１～１５ミクロンの範囲の、特に、毎分約１．３ミクロンの、水溶液中でのエッチング速度を有する。
【0022】
別の一実施形態では、マスク２３２を形成することが、UV硬化性マスク層を形成することを含む。一実施形態では、マスク層が、UV硬化層の接着性を少なくとも約８０％低減させる、UV光に対する感受性を有する。そのような一実施形態では、UV層が、ポリ塩化ビニル又はアクリル系材料で構成される。一実施形態では、UV硬化層が、UV光に曝露されると接着特性が弱まる材料又はかかる材料のスタックで構成される。一実施形態では、UV硬化性接着膜が、約３６５nmのUV光に感応する。そのような一実施形態では、この感光性により、硬化を実行するためにLED光を使用することが可能になる。
【0023】
一実施形態では、半導体ウエハ又は基板２３１が、製造プロセスに耐えるのに適した材料で構成され、その上に半導体処理層が適切に配置されてよい。例えば、一実施形態では、半導体ウエハ又は基板２３１が、非限定的に、結晶シリコン、ゲルマニウム、又はシリコン／ゲルマニウムなどの、IV族系材料で構成される。ある特定の実施形態では、半導体ウエハ２３１を提供することは、単結晶シリコン基板を提供することを含む。特定の一実施形態では、単結晶シリコン基板が、不純物原子でドープされる。別の一実施形態では、半導体ウエハ又は基板２０４が、例えば、発光ダイオード（LED）の製作に使用されるIII‐V材料基板などの、III‐V材料で構成される。
【0024】
一実施形態では、半導体ウエハ又は基板２３１が、集積回路２３２の一部分として、半導体デバイスのアレイを上部又は内部に配置している。そのような半導体デバイスの複数の実施例は、非限定的に、シリコン基板内で製作されて誘電体層内に封入された、メモリデバイス又は相補型金属酸化物半導体（CMOS）トランジスタを含む。複数の金属相互接続が、デバイス又はトランジスタの上、及び周辺の誘電体層内に形成されてよく、デバイス又はトランジスタを電気的に結合して集積回路２３２を形成するために使用されてよい。ストリート２３３を構成している材料は、集積回路２３２を形成するために使用されている材料と類似し又は同一であってよい。例えば、ストリート２３３は、誘電材料、半導体材料、及びメタライズの層で構成されてよい。一実施形態では、ストリート２３３のうちの１以上が、集積回路２３２の実際のデバイスと同様の試験デバイスを含む。
【0025】
フローチャート１２０の動作１２２、及び対応する図２Ｂを参照すると、間隙２３５を有するパターニングされたマスク２３４を提供するために、マスク２３４が、レーザスクライビングプロセスでパターニングされ、集積回路２３２間の半導体ウエハ又は基板２３１の領域を露出させる。したがって、レーザスクライビングプロセスは、集積回路２３２間に元々形成されているストリート２３３の材料を除去するために使用される。本開示の一実施形態によれば、レーザスクライビングプロセスでマスク２３４をパターニングすることは、図２Ｂで破線で描かれているように、集積回路２３２間の半導体ウエハ２３１の領域内に部分的にトレンチ２３５を形成することを含む。
【0026】
一実施形態では、レーザスクライビングプロセスが、ガウス光源レーザビームを使用することを含む。そのような一実施形態では、レーザスクライビングプロセスが、フェムト秒光源レーザビームを使用することを含む。例えば、一実施形態では、フェムト秒ベースのレーザパルスを提供するために、可視スペクトルに紫外線（UV）及び赤外線（IR）の範囲を加えた（三つ合わせて広帯域光学スペクトル）波長を有するレーザが使用され、フェムト秒ベースのレーザパルスは、フェムト秒（１０－１５秒）単位のパルス幅を有する。一実施形態では、アブレーションが、波長に依存するものではないか、又は実質的に依存するものではなく、したがって、マスク２３４、ストリート２３３、及び場合によっては半導体ウエハ又は基板２３１の一部分の膜などの、複合膜に適している。
【0027】
クリーンなレーザスクライブ切断を実現するために、チッピング、微小亀裂、及び層間剥離を最小化する、良好なレーザスクライビング及びダイシングのプロセスを発現させるには、ビームプロファイルなどのレーザパラメータの選択が重要になるだろう。レーザスクライブ切断が、よりクリーンになるほど、最終的なダイ個片化のために実施されてよいエッチングプロセスがより滑らかになる。半導体デバイスのウエハでは、通常、その上に種々の材料タイプ（例えば、導体、絶縁体、半導体）及び種々の厚さの多数の機能層が配置される。こうした材料は、限定しないが、ポリマーといったような有機材料、金属、又は二酸化ケイ素及び窒化ケイ素といったような無機誘電体を含んでよい。
【0028】
そのような一実施形態では、フェムト秒レーザ光源が、約１０フェムト秒から５００フェムト秒の範囲、但し好適には１００フェムト秒から４００フェムト秒の範囲のパルス幅を有する。一実施形態では、フェムト秒レーザ光源が、約１５７０ナノメートルから２００ナノメートルの範囲、但し好適には約５４０ナノメートルから２５０ナノメートルの範囲の波長を有する。一実施形態では、レーザ及びそれに対応する光学システムが、加工面に、約３ミクロンから１５ミクロンの範囲、但し好適には約５ミクロンから１０ミクロンの範囲、又は１０～１５ミクロンの間の焦点（focal spot）を提供する。
【0029】
一実施形態では、レーザ源が、２００kHzから１０MHzの範囲、但し好適には約５００kHzから５MHzの範囲のパルス繰返し率を有する。一実施形態では、レーザ源が、加工面に、約０．５μJから１００μJの範囲、但し好適には約１μJから５μJの範囲のパルスエネルギーを供給する。一実施形態では、レーザスクライビングプロセスが、ワークピース面に沿って、約５００mm／秒から５m／秒の範囲、但し好適には約６００mm／秒から２m／秒の範囲の速度で進む。
【0030】
スクライビングプロセスは、１回のみの通過又は複数回の通過で行われてよいが、一実施形態では、好適には１～２回の通過で行われてよい。一実施形態では、ワークピース内のスクライビング深さが、約５ミクロンから５０ミクロンの範囲、好適には約１０ミクロンから２０ミクロンの範囲の深さである。一実施形態では、生成されたレーザビームのカーフ幅が、約２ミクロンから１５ミクロンの範囲、但し好適にはシリコンウエハのスクライビング／ダイシングにおいては（デバイス／シリコンの界面で測定されると）約６ミクロンから１０ミクロンの範囲である。
【0031】
レーザパラメータは、例えば、無機誘電体（例えば、二酸化ケイ素）のイオン化を実現するために十分に高いレーザ強度を提供すること、並びに無機誘電体の直接的なアブレーションの前に下地層の損傷によって層間剥離及びチッピングが生じるのを最小化すること、などの利益及び利点によって選択されてよい。また、パラメータは、アブレーションの幅（カーフ幅など）及び深さを正確に制御することで、産業上の用途にとって有意義なプロセススループットを提供するように選択されてよい。
【0032】
フローチャート１２０の動作１２３、及び対応する図２Ｃを参照すると、マスク２３４が除去されている。マスク２３４は、マスク２３４向けに使用される材料に応じて、任意の適切なプロセスで除去されてよい。特定の一実施形態では、マスク２３４が、アッシングプロセスで、又はマスク２３４を溶解するのに適した溶液への曝露で除去されてよい。UV硬化性マスクの場合、マスク２３４は、除去前にUV光に曝露されてよい。マスク２３４が除去された後で、ストリート２３３に対する開口部２３５のオフセットＯが測定される。例えば、オフセットＯは、ストリート２３３の中心線に対する開口部２３５の中心線のオフセットの測定値であってよい。そのようなオフセットは、平行移動オフセットと呼ばれてよい。しかし、他のオフセットタイプも測定されてよいことを理解されたい。例えば、オフセットは、幾つかの実施形態では、角度オフセットであってよい。角度オフセットは、以下でより詳細に説明される。一実施形態では、測定が、レーザスクライビングツールと統合されたマシンビジョン機能を使用して行われてよい。代替的な一実施形態では、オフセットを測定するために使用されるマシンビジョンが、レーザスクライビングツール以外のツール内に設けられてもよい。
【0033】
フローチャート１２０の動作１２５を参照すると、オフセット補正が計算される。オフセット補正は、測定されたオフセットを考慮するためにウエハマップに追加されてよい補正パラメータである。一実施形態では、フローチャート１２０の動作１２６が、オフセット補正を記憶することを含んでよい。オフセット補正は、メモリ内に記憶されてよく、生産ウエハの後続のレーザスクライビングにおいて使用されてよい。
【0034】
次に、図３Ａを参照すると、一実施形態によるウエハ３３０の平面図が示されている。ウエハ３３０は、ウエハ３３０の表面全体にわたって分布している複数のダイ３３６を含んでよい。ダイ３３６は、ストリート３３７によって互いに離隔されてよい。ウエハ３３０は、犠牲ウエハである。すなわち、ウエハ３３０は、スクライブライン３３５についてのオフセット補正値を提供するために使用されてよい。ウエハ３３０は、更に処理されなくてよい（例えば、ウエハ３３０は、スクライブライン３３５が形成された後で、個片化されなくてよい）。
【0035】
幾つかの実施形態では、ウエハ３３０が、後に個片化されることとなる生産ウエハと実質的に同様である。他の実施形態では、ウエハ３３０が短ループウエハである。短ループウエハは、生産ウエハを提供するために使用される処理動作のサブセットで製造されたウエハである。例えば、短ループウエハは、生産ウエハ内のダイの寸法に等しい寸法を有する構造を含んでよい。短ループウエハはまた、ダイ３３６上のバンプを含んでもよい。短ループのウエハを使用することによって、オフセット測定値を提供するために生産ウエハを犠牲にする必要がないので、製造コストの低減が可能になる。
【0036】
一実施形態では、レーザスクライブライン３３５が、ウエハ３３０のストリート３３７内に設けられている。レーザスクライブライン３３５を測定して、上のフローチャート１２０で説明されたプロセスと同様なプロセスを使用して、ストリート３３７からの任意のオフセットを特定することができる。一実施形態では、ウエハ上のスクライブライン３３５の全てが、ウエハ３３０全体についてのオフセット補正を提供するために測定される。他の複数の実施形態では、スクライブライン３３５のサブセットが、オフセット補正を提供するために測定される。
【0037】
【0038】
次に、図３Ｂを参照すると、一実施形態による平行移動オフセットが示されている。図示されているように、スクライブライン３３５の中心線３３９は、ストリート３３７の中心線３３８から横にオフセットされている。そのような一実施形態では、オフセット補正が、スクライブライン３３５の中心線３３９をストリート３３７の中心線３３８と位置合わせするために、スクライブライン３３５を移動させることを含んでよい。
【0039】
次に、図３Ｃを参照すると、一実施形態による角度オフセットが示されている。図示されているように、スクライブライン３３５の中心線３３９は、ストリート３３７の中心線３３８から角度θだけ回転方向にオフセットされている。そのような一実施形態では、オフセット補正が、スクライブライン３３５の中心線３３９をストリート３３７の中心線３３８と位置合わせするために、スクライブライン３３５を角度θだけ回転させることを含んでよい。
【0040】
図３Ｂ及び図３Ｃでは、単一のタイプのオフセット（すなわち、図３Ｂの平行移動オフセット及び図３Ｃの角度オフセット）が提供されている。しかし、幾つかの実施形態では、オフセットがまた、平行移動オフセットと角度オフセットとの両方を含んでもよいことを理解されたい。
【0041】
次に、図３Ｄを参照すると、更なる一実施形態による、ストリート３３７内のスクライブライン３３５の平面図が示されている。図示されているように、スクライブライン３３５は、非直線的な形状を有してよい。例えば、図３Ｄのスクライブライン３３５は、Ｓ字形状のパターンを有する。そのような複数の実施形態では、オフセットが、複数の箇所におけるオフセットを測定し、平均オフセットを特定することによって、特定されてよい。例えば、スクライブライン３３５の長さに沿ったポイントＡ～Ｅにおけるオフセットが測定されてよく、ポイントＡ～Ｅの平均オフセットを使用して、スクライブライン３３５の平均オフセットを提供することができる。平均オフセットは、平行移動オフセットと角度オフセットとの一方又は両方を含んでよい。
【0042】
本開示の１以上の実施形態によれば、オフセット補正を使用して集積回路を含む半導体ウエハをダイシングするための方法が提供される。図４は、本開示の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の動作を表すフローチャート４４０である。図５A～図５Ｃは、本開示の一実施形態による、フローチャート４４０の動作に対応する、半導体ウエハをダイシングする方法を実行中の、複数の集積回路を含む半導体ウエハの断面図を示している。
【0043】
フローチャート４４０の動作４４１、及び対応する図５Ａを参照すると、マスク層５３４が半導体ウエハの上に形成されて、ハイブリッドなレーザアブレーション及びプラズマエッチングダイシング用の材料スタック５３０を提供する。一実施形態では、材料スタック５３０が、マスク層５３４、デバイス層５３２、及び基板５３１を含む。マスク層、デバイス層、及び基板は、支持テープ５１０に付着しているダイ付着膜５０８の上に配置されている。一実施形態では、マスク層５３４が、マスク２３４に関連して上述された水溶性の層などの水溶性の層である。デバイス層５３２は、１以上の金属層（銅層など）及び１以上の低誘電率誘電体層（炭素がドープされた酸化物層など）の上に配置された無機誘電体層（二酸化ケイ素層など）を含む。デバイス層５３２はまた、集積回路間に配置されたストリート５３３も含み、ストリートは、集積回路と同じか又はそれに類似した層を含む。基板５３１は、バルク単結晶シリコン基板である。
【0044】
一実施形態では、バルク単結晶シリコン基板５３１が、ダイ付着膜５０８に付着されるのに先立って裏側から薄化（thinning）される。薄化は、裏側研削プロセスによって実行されてよい。一実施形態では、バルク単結晶シリコン基板５３１が、約５０～１００ミクロンの範囲の厚さまで薄化される。一実施形態では、薄化が、レーザアブレーション及びプラズマエッチングのダイシングプロセスに先立って実行されることに留意するのは重要である。一実施形態では、フォトレジスト層５３４が、約５ミクロンの厚さを有し、デバイス層５３２は、約２～３ミクロンの範囲の厚さを有する。一実施形態では、ダイ付着膜５０８（又は薄化された若しくは薄型のウエハ若しくは基板を支持テープ５１０に接合可能な任意の好適な代替物）が、約２０ミクロンの厚さを有する。
【0045】
フローチャート４４０の動作４４２、及び対応する図５Ｂを参照すると、マスク層５３４及び半導体ウエハが、オフセット補正を有するレーザスクライビングプロセスでパターニングンされる。一実施形態では、オフセット補正が、材料スタック５３０のダイシングの前に犠牲ウエハを使用して（例えば、フローチャート１２０で説明されるプロセスなどのプロセスを使用して）特定されてもよい。したがって、パターニングされたトレンチ５３５は、ストリート５３３と実質的に位置合わせされてよい。一実施形態では、動作４４２が、マスク５３４、デバイス層５３２、及び基板５３１の一部分を、レーザスクライビングプロセスでパターニングして、基板５３１内にトレンチ５３５を形成することを含んでよい。
【0046】
動作４４３、及び対応する図５Ｃを参照すると、シリコン貫通ディーププラズマエッチングプロセスを使用して、トレンチ５３５をダイ付着膜５０８まで下げて延在させ、ダイ付着膜５０８の最上部分を露出させて、シリコン基板５３１を個片化する。シリコン貫通ディーププラズマエッチングプロセス中、デバイス層５３２は、マスク層５３４によって保護されている。一実施形態では、個片化プロセスが、ダイ付着膜５０８をパターニングすること、支持テープ５１０の最上部を露出させること、及びダイ付着膜５０８を個片化することを更に含んでよい。一実施形態では、ダイ付着膜が、レーザプロセスによって、又はエッチングプロセスによって個片化される。更なる複数の実施形態は、その後に、支持テープ５１０から基板５３１の個片化された部分を（例えば、個々の集積回路として）取り外すことを含んでよい。一実施形態では、個片化されたダイ付着膜５０８が、基板５３１の個片化された部分の裏側に保持される。他の複数の実施形態は、マスク層５３４をデバイス層５３２から除去することを含んでよい。
【0047】
一実施形態では、基板５３１をエッチングすることが、プラズマエッチングプロセスを使用することを含む。一実施形態では、シリコン貫通電極式のエッチングプロセスが使用される。例えば、特定の一実施形態では、基板５３１の材料のエッチング速度が、毎分２５ミクロンを超える。ダイ個片化プロセスのプラズマエッチング部分向けに、超高密度プラズマ源が使用されてよい。そのようなプラズマエッチングプロセスを実行するのに適切な処理チャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なApplied Centura（登録商標）Silvia（商標）Etchシステムである。Applied Centura（登録商標）Silvia（商標）Etchシステムは、容量性RF結合と誘導性RF結合を組み合わせたものである。これによって、容量性結合のみで可能であったよりも更に独立してイオン密度とイオンエネルギーを制御することができ、それと共に磁気強化による改良さえも得ることができる。この組み合わせによって、イオン密度をイオンエネルギーから効果的に切り離して、かなりの低圧においても、潜在的に損傷を与え得る高いDCバイアスレベルを用いることなしに、比較的高密度のプラズマを実現することが可能になる。これにより、並外れて広い処理ウインドウがもたらされる。しかし、シリコンをエッチングできる任意のプラズマエッチングチャンバが使用されてよい。例示的な一実施形態では、基本的に正確なプロファイル制御と、基本的に波形状（scallop）を有さない側壁とを維持しつつ、単結晶シリコンの基板又はウエハ５３１を、従来のシリコンエッチング速度の約４０％よりも速いエッチング速度でエッチングするために、ディープシリコンエッチングが使用される。特定の一実施形態では、シリコン貫通電極式のエッチングプロセスが使用される。エッチングプロセスは、一般的には、SF6、C4F8、CHF3、XeF2といったフッ素系のガスである反応ガス、又は比較的速いエッチング速度でシリコンをエッチングすることができる何らかの他の反応ガスから生成される、プラズマに基づいている。別の一実施形態では、図５Ｃに関連して説明されるプラズマエッチング動作が、基板５３１を貫通してエッチングするために、従来型のボッシュ式の堆積／エッチング／堆積プロセスを採用する。通常、ボッシュ式プロセスは、３つの下位動作（sub-operation）から構成される。すなわち、堆積、指向性ボンバードエッチング、及び等方性化学エッチングが、シリコンが貫通エッチングされるまで、多数回の繰り返し（サイクル）で実行される。
【0048】
したがって、フローチャート４４０及び図５Ａ～図５Ｃを再び参照すると、ウエハダイシングは、マスク層を貫通し、ウエハストリート（メタライゼーションを含む）を貫通し、部分的にシリコン基板内にアブレートするために、レーザスクライビングプロセスを使用する初期アブレーションによって実行されてよい。次いで、ダイ個片化は、後続のシリコン貫通ディーププラズマエッチングによって完了されてよい。
【0049】
本開示の１以上の実施形態によれば、オフセット補正を使用して集積回路を含む半導体ウエハをダイシングするための方法が提供される。図６は、本開示の一実施形態による、複数の集積回路を含む半導体ウエハをダイシングする方法の動作を表すフローチャート６５０である。図７A～図７Ｂは、本開示の一実施形態による、フローチャート６５０の動作に対応する、半導体ウエハをダイシングする方法を実行中の、複数の集積回路を含む半導体ウエハの断面図を示している。
【0050】
フローチャート６５０の動作６５１、及び対応する図７Ａを参照すると、マスク層７３４が半導体ウエハの上に形成され、ハイブリッドなレーザアブレーション及びプラズマエッチングダイシング用の材料スタック７３０を提供する。一実施形態では、材料スタック７３０が、マスク層７３４、デバイス層７３２、及び基板７３１を含む。マスク層、デバイス層、及び基板は、支持テープ７１０に付着しているダイ付着膜７０８の上に配置されている。一実施形態では、マスク層７３４が、マスク２３４に関連して上述された水溶性の層などの水溶性の層である。デバイス層７３２は、１以上の金属層（銅層など）及び１以上の低誘電率誘電体層（炭素がドープされた酸化物層など）の上に配置された無機誘電体層（二酸化ケイ素層など）を含む。デバイス層７３２はまた、集積回路間に配置されたストリート７３３も含み、ストリートは、集積回路と同じか又はそれに類似した層を含む。基板７３１は、バルク単結晶シリコン基板である。
【0051】
一実施形態では、バルク単結晶シリコン基板７３１が、ダイ付着膜７０８に付着されるのに先立って、裏側から薄化（thinning）される。薄化は、裏側研削プロセスによって実行されてよい。一実施形態では、バルク単結晶シリコン基板７３１が、約５０ミクロン未満の厚さに薄化される。一実施形態では、薄化が、レーザアブレーション及びプラズマエッチングのダイシングプロセスに先立って実行されることに留意するのは重要である。一実施形態では、フォトレジスト層７３４が、約５ミクロンの厚さを有し、デバイス層７３２が、約２～３ミクロンの範囲の厚さを有する。一実施形態では、ダイ付着膜７０８（又は薄化された若しくは薄型のウエハ若しくは基板を支持テープ７１０に接合可能な任意の好適な代替物）が、約２０ミクロンの厚さを有する。
【0052】
フローチャート６５０の動作６５２、及び対応する図７Ｂを参照すると、マスク層７３４及び半導体ウエハが、オフセット補正を有するレーザスクライビングプロセスでパターニングされる。一実施形態では、オフセット補正が、材料スタック７３０のダイシングの前に犠牲ウエハを使用して（例えば、フローチャート１２０で説明されるプロセスなどのプロセスを使用して）特定されてよい。したがって、パターニングされたトレンチ７３５は、ストリート７３３と実質的に位置合わせされてよい。一実施形態では、動作６５２が、マスク７３４、デバイス層７３２、及び基板７３１の一部分を、レーザスクライビングプロセスでパターニングして、基板７３１内にトレンチ７３５を形成することを含んでよい。
【0053】
レーザスクライビングが、マスクをパターニングするのと共に、ダイを個片化するためにウエハ又は基板を完全に貫通してスクライブするのにも使用される場合では、上述されたレーザスクライビングの後でダイシング処理又は個片化処理が停止され得ることは、理解すべきである。したがって、こうした場合では、更なる個片化処理が必要とされないだろう。
【0054】
単一のプロセスツールが、レーザアブレーション及びプラズマエッチングによる個片化プロセスにおける動作の多く又は全てを実行するように構成されてよい。例えば、図８は、本開示の一実施形態による、ウエハ又は基板のレーザ及びプラズマダイシング用のツールレイアウトのブロック図を示している。
【0055】
図８を参照すると、処理ツール８００は、複数のロードロック８０４が結合されたファクトリインターフェース８０２（ＦＩ）を含む。クラスタツール８０６が、ファクトリインターフェース８０２に結合されている。クラスタツール８０６は、プラズマエッチングチャンバ８０８などの、１以上のプラズマエッチングチャンバを含む。レーザスクライビング装置８１０もまた、ファクトリインターフェース８０２に結合されている。プロセスツール８００の全体の設置面積は、一実施形態では、図８で示されているように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であってよい。
【0056】
一実施形態では、レーザスクライビング装置８１０が、レーザビームを提供するよう構成されたレーザアセンブリを収容する。そのような一実施形態では、レーザアセンブリが、ダイ間のストリートに対するスクライブラインのオフセットを測定するのに適したマシンビジョン機能を提供するように構成される。一実施形態では、レーザスクライブ装置８１０が、ウエハ上のレーザスクライブラインの全てについてオフセット測定値を提供するように構成される。一実施形態では、レーザアセンブリが、ガウス光源レーザビームを含む。一実施形態では、レーザアセンブリが、フェムト秒光源レーザビームを含む。
【0057】
一実施形態では、レーザが、ハイブリッドなレーザ及びエッチング個片化プロセスのうちのレーザアブレーション部分（上述されたレーザアブレーションプロセスなど）を実行するのに適している。一実施形態では、レーザスクライブ装置８１０がまた、レーザに対してウエハ又は基板（又はそのキャリア）を動かすよう構成された移動可能な載物台も含む。特定の一実施形態では、レーザもまた移動可能である。レーザスクライブ装置８１０の全体の設置面積は、一実施形態では、図８で描かれているように、約２２４０ミリメートル×約１２７０ミリメートルであってよい。
【0058】
一実施形態では、１以上のプラズマエッチングチャンバ８０８が、パターニングされたマスク内の間隙を介してウエハ／基板をエッチングし、複数の集積回路を個片化するように構成されている。そのような一実施形態では、１以上のプラズマエッチングチャンバ８０８が、ディープシリコンエッチングプロセスを実行するように構成されている。特定の一実施形態では、１以上のプラズマエッチングチャンバ８０８が、米国カリフォルニア州サニーベールのApplied Materialsから入手可能なApplied Centura（登録商標）Silvia（商標）Etchシステムである。エッチングチャンバは、単結晶シリコン基板又はウエハの上又は中に収容される個片化された集積回路を作製するのに使用されるディープシリコンエッチング用に、特別に設計されてよい。一実施形態では、シリコンエッチング速度を高めるために、プラズマエッチングチャンバ８０８内に高密度プラズマ源が含まれている。一実施形態では、個片化又はダイシングプロセスの製造スループットを高くすることが可能なように、プロセスツール８００のクラスタツール８０６の部分に、２つ以上のエッチングチャンバが含まれている。
【0059】
ファクトリインターフェース８０２は、レーザスクライビング装置８１０を有する外部製造設備とクラスタツール８０６との間のインターフェースとなるのに好適な大気ポートであってよい。ファクトリインターフェース８０２には、ストレージユニット（例えば前面開口型統一ポッド）からクラスタツール８０６又はレーザスクライビング装置８１０のうちの何れか又は両方へとウエハ（又はそのキャリア）を移動するためのアーム又はブレードを有するロボットが含まれてよい。
【0060】
クラスタツール８０６は、個片化の方法における機能を実行するのに適切な他のチャンバを含んでよい。例えば、一実施形態では、更なるエッチングチャンバの代わりに堆積チャンバ８１２が含まれる。堆積チャンバ８１２は、ウエハ／基板のレーザスクライビングに先立って、ウエハ／基板のデバイス層上又はその上方にマスクを堆積させるように構成されてよい。そのような一実施形態では、堆積チャンバ８１２が、フォトレジスト層の堆積に適している。別の一実施形態では、更なるエッチングチャンバの代わりに湿式／乾式ステーション８１４が含まれる。湿式／乾式ステーションは、基板又はウエハのレーザスクライビング及びプラズマエッチングによる個片化プロセスの後に、残留物及び断片を洗浄すること又はマスクを除去することに適していてよい。更に別の一実施形態では、更なるディープシリコンエッチングチャンバの代わりに、プラズマエッチングチャンバが含まれ、このプラズマエッチングチャンバは、プラズマベースの洗浄プロセスを実施するように構成される。一実施形態では、処理ツール８００の構成要素として計測ステーションも含まれる。
【0061】
本開示の複数の実施形態は、指示命令が記憶されているマシン可読媒体を含んでよいコンピュータプログラム製品又はソフトウェアとして提供されてよく、これらの指示命令は、コンピュータシステム（又は他の電子デバイス）を、本開示の実施形態によるプロセスを実行するようにプログラミングするために使用されてよい。一実施形態では、コンピュータシステムが、図８に関連して説明されているプロセスツール８００に結合される。マシン可読媒体が、マシン（例えば、コンピュータ）によって可読な形態で情報を記憶又は送信するための、あらゆる機構を含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）可読記憶媒体（例えば、読み出し専用メモリ（ROM）、ランダムアクセスメモリ（RAM）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなど）、マシン（例えば、コンピュータ）可読伝送媒体（電気的形態、光学的形態、音響的形態、又はその他の伝播される信号の形態（例えば、赤外線信号、デジタル信号など））などを含む。
【0062】
図９は、本明細書で説明される方法のうちの任意の１以上をマシンに実行させるための一組の指示命令が内部で実行され得る、コンピュータシステム９００という例示的な形態を採るマシンの概略図を示している。代替的な実施形態では、マシンが、ローカルエリアネットワーク（LAN）、イントラネット、エクストラネット、又はインターネットにおいて、他のマシンに接続（例えばネットワーク化）されていてよい。マシンは、クライアントサーバネットワーク環境においてサーバ若しくはクライアントマシンとして機能してよく、又は、ピアツーピア（若しくは分散）ネットワーク環境においてピアマシンとして機能してよい。このマシンは、パーソナルコンピュータ（PC）、タブレットPC、セットトップボックス（STB）、携帯型情報端末（PDA）、携帯電話、ウェブ機器、サーバ、ネットワークルータ、スイッチ若しくはブリッジ、又は、当該マシンによって実行される動作を規定する（シーケンシャルな若しくはそれ以外の）一組の指示命令を実行可能な任意のマシンであってよい。更に、単一のマシンが図示されているが、「マシン」という用語は、本明細書で説明される方法のうちの任意の１以上を実行するために、一組の（又は複数組の）指示命令を、個別に又は合同して実行する、マシン（例えば、コンピュータ）の任意の集合体を含んでいるとも解釈されるべきである。
【0063】
例示的なコンピュータシステム９００は、バス９３０を介して互いに通信する、プロセッサ９０２、メインメモリ９０４（例えば、読み出し専用メモリ（ROM）、フラッシュメモリ、同期DRAM（SDRAM）又はランバスDRAM（RDRAM）といったダイナミックランダムアクセスメモリ（DRAM）など）、スタティックメモリ９０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（SRAM）、MRAMなど）、及び、二次的メモリ９１８（データ記憶デバイスなど）を含む。
【0064】
プロセッサ９０２は、マイクロプロセッサや中央処理装置などのような１以上の汎用処理デバイスを表している。より具体的には、プロセッサ９０２が、複合命令セット演算（CISC）マイクロプロセッサ、縮小命令セット演算（RISC）マイクロプロセッサ、超長命令語（VLIW）マイクロプロセッサ、他の命令セットを実装するプロセッサ、又は命令セットの組み合わせを実装するプロセッサであってよい。プロセッサ９０２はまた、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、デジタル信号プロセッサ（DSP）、ネットワークプロセッサなどといった、１以上の専用処理デバイスであってもよい。プロセッサ９０２は、本明細書で説明される工程を実行するための処理論理９２６を実行するように構成されている。
【0065】
コンピュータシステム９００は、ネットワークインターフェースデバイス９０８を更に含んでよい。コンピュータシステム９００はまた、ビデオディスプレイ装置９１０（例えば、液晶ディスプレイ（LCD）、発光ダイオードディスプレイ（LED）、又は陰極線管（CRT））、英数字入力デバイス９１２（例えば、キーボード）、カーソル制御デバイス９１４（例えば、マウス）、及び信号生成デバイス９１６（例えば、スピーカー）を含んでよい。
【0066】
二次的メモリ９１８は、本明細書で説明される１以上の任意の方法又は機能を具現化する１以上の組の指示命令（例えば、ソフトウェア９２２）が記憶されたマシンアクセス可能記憶媒体（又はより具体的にはコンピュータ可読記憶媒体）９３２を含んでよい。このソフトウェア９２２はまた、コンピュータシステム９００によって実行されている最中に、完全に又は少なくとも部分的に、メインメモリ９０４内及び／又はプロセッサ９０２内に存在してもよい。メインメモリ９０４及びプロセッサ９０２もまた、マシン可読記憶媒体を構成している。このソフトウェア９２２は更に、ネットワークインターフェースデバイス９０８を介してネットワーク９２０上で送信又は受信されてよい。
【0067】
例示的な実施形態において、マシンアクセス可能記憶媒体９３２を単一の媒体として示したが、「マシン可読記憶媒体」という用語は、１以上の組の指示命令を記憶する単一の媒体又は複数の媒体（例えば集中データベース若しくは分散データベース、並びに／又は関連キャッシュ及びサーバ）を含むと理解されたい。「マシン可読記憶媒体」という用語は、マシンによって実行される一組の指示命令であって、本開示の方法のうちの任意の１以上をマシンに実行させる指示命令を、記憶又は符号化することが可能なあらゆる媒体を含むとも解釈すべきである。したがって、「マシン可読記憶媒体」という用語は、固体メモリ、光媒体、及び磁気媒体を含むが、それらに限定されないと解釈すべきである。
【0068】
本発明の一実施形態により、マシンアクセス可能記憶媒体には、複数の集積回路を有する半導体ウエハをダイシングする方法をデータ処理システムに実施させる指令が、記憶されている。方法は、集積回路を覆いかつ保護する層で構成されたマスクを、半導体ウエハ上に形成することを含む。次いで、マスクは、レーザスクライビングプロセスでパターニングされ、パターニングにより、ストリートに開口部が設けられる。一実施形態では、マスクが除去され、ストリートに対する開口部のスクライビングオフセットが測定される。次いで、測定されたオフセットは、後続のウエハのダイシングに使用されてよい。
【0069】
かくして、レーザビーム及びプラズマエッチングプロセスにおけるレーザスクライブラインのオフセットマッピングを使用するハイブリッドなウエハダイシングアプローチが開示された。
【図1】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図3D】
【図4】
【図5A】
【図5B】
【図5C】
【図6】
【図7A】
【図7B】
【図8】
【図9】