ホーム > 特許ランキング > 国立大学法人大阪大学
▶ 国立大学法人大阪大学の特許一覧 ▶ 富士電機株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-23
(45)【発行日】2024-10-31
(54)【発明の名称】絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20241024BHJP
H01L 29/78 20060101ALI20241024BHJP
H01L 29/12 20060101ALI20241024BHJP
H01L 21/316 20060101ALI20241024BHJP
H01L 21/318 20060101ALI20241024BHJP
H01L 29/739 20060101ALI20241024BHJP
【ＦＩ】
H01L29/78 301F
H01L29/78 652T
H01L29/78 652K
H01L29/78 658F
H01L29/78 652E
H01L29/78 301B
H01L21/316 S
H01L21/318 A
H01L21/318 M
H01L29/78 655A
【請求項の数】
7
(21)【出願番号】P 2021083216
(22)【出願日】2021-05-17
(65)【公開番号】P2022176673
(43)【公開日】2022-11-30
【審査請求日】2023-12-21
(73)【特許権者】
【識別番号】504176911
【氏名又は名称】国立大学法人大阪大学
(73)【特許権者】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】渡部 平司
(72)【発明者】
【氏名】細井 卓治
(72)【発明者】
【氏名】志村 考功
(72)【発明者】
【氏名】寺尾 豊
【審査官】市川 武宜
(56)【参考文献】
【文献】特開２０２１－０４８１９８（ＪＰ，Ａ）
【文献】国際公開第２０１１／１１１６２７（ＷＯ，Ａ１）
【文献】特開２０２０－０６１４７５（ＪＰ，Ａ）
【文献】特開２００６－１５６４７８（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３１６
Ｈ０１Ｌ ２１／３１８
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２９／１２
Ｈ０１Ｌ ２９／７３９
Ｈ０１Ｌ ２９／７８
(57)【特許請求の範囲】
【請求項1】
炭化シリコンからなるチャネル形成領域の上面にシリコン酸化膜からなるゲート絶縁膜を形成する工程と、窒素原子を含むガスで前記ゲート絶縁膜を熱処理することで、前記ゲート絶縁膜と炭化シリコンとの界面を窒化処理して、前記チャネル形成領域と前記ゲート絶縁膜との界面に中間窒化層を形成する工程と、
二酸化炭素を含むガスで前記ゲート絶縁膜を熱処理することで、前記ゲート絶縁膜中の窒素原子の一部を除去し、前記界面に窒化終端層を形成する工程と、
前記窒化終端層を形成後に、不活性ガスで前記ゲート絶縁膜を熱処理する工程と、
前記ゲート絶縁膜の上に、前記チャネル形成領域の表面ポテンシャルを制御するゲート電極を形成する工程と
を含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
【請求項2】
前記チャネル形成領域及び前記ゲート電極間の通電によって前記ゲート絶縁膜に５×１０15ｃｍ-2以上、１×１０16ｃｍ-2以下の注入電荷量で電子を注入したとき、前記ゲート絶縁膜に捕獲される前記電子の平均密度が２×１０17ｃｍ-3以下であることを特徴とする請求項１に記載の絶縁ゲート型半導体装置の製造方法。
【請求項3】
前記窒化終端層を形成後の前記熱処理は、前記不活性ガス中で、９００℃以上、１２００℃以下の範囲の温度で、３０分以上、６０分以下の時間で実施されることを特徴とする請求項１又は２に記載の絶縁ゲート型半導体装置の製造方法。
【請求項4】
前記窒化終端層は、前記二酸化炭素を含むガス中で、９００℃以上、１４００℃以下の範囲の熱処理温度で、３０分以上、１２０分以下の時間で形成されることを特徴とする請求項１～３のいずれか１項に記載の絶縁ゲート型半導体装置の製造方法。
【請求項5】
前記チャネル形成領域の前記上面の面方位が（０００１）面であり、前記窒化終端層が１１００℃以上、１３００℃以下の熱処理温度で形成されることを特徴とする請求項１～４のいずれか１項に記載の絶縁ゲート型半導体装置の製造方法。
【請求項6】
前記チャネル形成領域の前記上面の面方位が（０００－１）面、（１１－２０）面、及び（１－１００）面のいずれかであり、前記窒化終端層が１０００℃以上、１２００℃以下の熱処理温度で形成されることを特徴とする請求項１～４のいずれか１項に記載の絶縁ゲート型半導体装置の製造方法。
【請求項7】
炭化シリコンからなるチャネル形成領域の上面に設けられたシリコン酸化膜からなるゲート絶縁膜と、前記チャネル形成領域と前記ゲート絶縁膜との界面に設けられた窒化シリコンからなる窒化終端層と、
前記ゲート絶縁膜の上に設けられ、前記チャネル形成領域の表面ポテンシャルを制御するゲート電極と、
を備え、
前記チャネル形成領域及び前記ゲート電極間の通電によって前記ゲート絶縁膜に５×１０15ｃｍ-2以上、１×１０16ｃｍ-2以下の注入電荷量で電子を注入したとき、前記ゲート絶縁膜に捕獲される前記電子の平均密度が２×１０17ｃｍ-3以下であることを特徴とする絶縁ゲート型半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法に係り、特に炭化シリコン（ＳｉＣ）を用いた絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法に関する。
【背景技術】
【0002】
ＳｉＣを用いたＭＯＳ電界効果トランジスタ（ＦＥＴ）では、半導体層上にゲート絶縁膜を形成する際に、高密度の界面準位ができる。そのため、チャネルの移動度が低くなり、ＭＯＳＦＥＴのオン抵抗等の電気的特性が劣化するという課題がある。ゲート絶縁膜形成後に窒素（Ｎ）を含有するガス中で加熱処理し、シリコン酸化（ＳｉＯ2）膜とＳｉＣ界面に高濃度窒化領域を形成することで、ゲート絶縁膜界面の界面準位密度（Ｄｉｔ）を低減し、高移動度化することが提案されている。しかし、負バイアス印加ストレスに対して、デバイスのオン-オフ電圧であるゲート閾値電圧の変動が生じる負バイアス温度不安定性（ＮＢＴＩ）によって、駆動条件によっては半導体装置の動作信頼性が確保できないという問題がある。非特許文献１では、ＮＢＴＩの問題の原因として、窒化領域形成プロセスにより、ゲート絶縁膜であるＳｉＯ2膜中に入った窒素原子による正孔トラップ生成の可能性が指摘されている。非特許文献２には、ＳｉＣ／ＳｉＯ2界面の電気的特性に与えるＣＯ2を含む各種ガスによる熱処理の効果が報告されている。
【0003】
特許文献１では、ＮＢＴＩを改善するために、ＳｉＯ2膜とＳｉＣ界面近傍のＮ濃度を規定する技術を開示している。具体的には、酸素（Ｏ）濃度がＳｉＯ2膜中のＯ濃度の９０％となる位置を界面と定義し、界面から±５ｎｍの領域に含まれるＮ濃度を５×１０13ｃｍ-2より高く、１．６×１０14ｃｍ-2未満と規定している。しかし、特許文献１の技術では、界面のパッシベーションに寄与するＮ原子の量が減少するため、窒化効果が十分ではなく、チャネル移動度が低下する。また、正バイアス温度不安定性（ＰＢＴＩ）によるゲート閾値電圧の変動が問題となる。
【0004】
ＳｉＣ‐ＭＯＳＦＥＴは、インバータなどの電力用半導体素子として実用化されている。インバータでは、スイッチング素子としてＭＯＳＦＥＴが、交互にオン／オフを繰り返して駆動される。例えば、ｎ型ＭＯＳＦＥＴのゲート電極に正及び負のゲート電圧が繰り返し印加されると、ゲート酸化膜中にトラップされる電子密度の増大によりゲート閾値電圧が変動して信頼性の劣化をもたらすという問題点がある。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２０１１‐８２４５４号公報
【非特許文献】
【0006】
【文献】J. ローゼン（Rozen）他、「ＳｉＯ2／ＳｉＣ界面での窒素取り込みに関連した酸化物ホールトラップ密度の増加（Increase in oxide hole trap density associated with nitrogen incorporation at the SiO2/SiC interface）」、ジャーナルオブアプライドフィジックス（J. Appl. Phys.）、第１０３巻、２００８年、ｐ．１２４５１３
【文献】Ｗ．ワン（Wang）他、「O2、N2O、NO及びCO2でアニールしたMOSキャパシタ及びFETの4H-SiC/SiO2の界面特性（Interface Properties of 4H-SiC/SiO2 with MOS Capacitors and FETs annealed in O2, N2O, NO and CO2）」、マテリアルサイエンスフォーラム、第４５７-４６０巻、２００４年、ｐｐ．１３０９－１３１２
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は、上記問題点を鑑み、ゲート閾値電圧の変動を低減でき、半導体装置の信頼性の劣化を抑制することが可能な絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するために、本発明の一態様は、（ａ）炭化シリコンからなるチャネル形成領域の上面にシリコン酸化膜からなるゲート絶縁膜を形成する工程と、（ｂ）窒素原子を含むガスでゲート絶縁膜を熱処理することで、ゲート絶縁膜と炭化シリコンとの界面を窒化処理して、チャネル形成領域とゲート絶縁膜との界面に中間窒化層を形成する工程と、（ｃ）二酸化炭素を含むガスでゲート絶縁膜を熱処理することで、ゲート絶縁膜中の窒素原子の一部を除去し、界面に窒化終端層を形成する工程と、（ｄ）窒化終端層を形成後に、不活性ガスでゲート絶縁膜を熱処理する工程と、（ｅ）ゲート絶縁膜の上に、チャネル形成領域の表面ポテンシャルを制御するゲート電極を形成する工程とを含む絶縁ゲート型半導体装置の製造方法であることを要旨とする。
【0009】
本発明の他の態様は、（ａ）炭化シリコンからなるチャネル形成領域の上面に設けられたシリコン酸化膜からなるゲート絶縁膜と、（ｂ）チャネル形成領域とゲート絶縁膜との界面に設けられた窒化シリコンからなる窒化終端層と、（ｃ）ゲート絶縁膜の上に設けられ、チャネル形成領域の表面ポテンシャルを制御するゲート電極と、を備え、チャネル形成領域及びゲート絶縁膜の通電によってゲート絶縁膜に注入された注入電荷量が５×１０15ｃｍ-2以上、１×１０16ｃｍ-2以下の注入電荷量で電子を注入したとき、ゲート絶縁膜に捕獲される電子の平均密度が２×１０17ｃｍ-3以下である絶縁ゲート型半導体装置であることを要旨とする。
【発明の効果】
【0010】
本発明によれば、ゲート閾値電圧の変動を低減でき、半導体装置の信頼性の劣化を抑制することが可能な絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【0011】
【図1】本発明の実施形態に係る絶縁ゲート型半導体装置の一例を示す断面概略図である。
【図2】実施形態に係る絶縁ゲート構造の評価に用いるＭＯＳキャパシタの製造方法の工程の一例を説明するための断面概略図である。
【図6】比較例１又は２のＭＯＳキャパシタの一例を示す断面概略図である。
【図7】ＭＯＳキャパシタのゲート絶縁膜の通電試験の概要を説明するバンド図である。
【図8】ＭＯＳキャパシタのゲート絶縁膜の通電試験による評価方法を説明する図である。
【図9】実施形態に係るゲート絶縁膜の通電試験で得られた注入電子量に対するトラップ電子密度の関係の一例を示す図である。
【図10】実施形態に係るゲート絶縁膜の通電試験による評価結果の一例を示す表である。
【図11】実施形態に係る絶縁ゲート型半導体装置の製造方法の工程の一例を説明するための断面概略図である。
【図17】比較例３又は４の絶縁ゲート型半導体装置の一例を示す断面概略図である。
【図18】実施形態に係る絶縁ゲート型半導体装置のゲート閾値電圧のシフト量とゲート電圧印加時間との関係の一例を示す図である。
【図19】実施形態に係る絶縁ゲート型半導体装置のゲート閾値電圧のシフト量評価の結果の一例を示す表である。
【発明を実施するための形態】
【0012】
以下、図面を参照して、本発明の実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
【0013】
本明細書においてＭＯＳトランジスタのソース領域は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のエミッタ領域として選択可能な「一方の主領域（第１主領域）」である。又、ＭＯＳ制御静電誘導サイリスタ（ＳＩサイリスタ）等のサイリスタにおいては、一方の主領域はカソード領域として選択可能である。ＭＯＳトランジスタのドレイン領域は、ＩＧＢＴにおいてはコレクタ領域を、サイリスタにおいてはアノード領域として選択可能な半導体装置の「他方の主領域（第２主領域）」である。本明細書において単に「主領域」と言うときは、当業者の技術常識から妥当な第１主領域又は第２主領域のいずれかを意味する。
【0014】
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。また以下の説明では、第１導電型がｐ型、これと反対となる第２導電型がｎ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｎ型、第２導電型をｐ型としても構わない。またｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物密度が高い又は低い半導体領域であることを意味する。ただし同じｎとｎとが付された半導体領域であっても、それぞれの半導体領域の不純物密度が厳密に同じであることを意味するものではない。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。
【0015】
本発明の実施形態に係る絶縁ゲート型半導体装置は、ゲート絶縁膜にシリコン酸化膜（ＳｉＯ２）膜を用いた横型ＭＯＳＦＥＴである。図１に示すように第１導電型（ｐ型）のチャネル形成領域（ベース領域）３を備え、チャネル形成領域３の表面に反転チャネルを形成する。チャネル形成領域３の上部には、高不純物密度の第２導電型（ｎ+型）の主領域、例えばソース領域（第１主領域）４ａ及びドレイン領域（第２主領域）４ｂが選択的に設けられる。ソース領域４ａ及びドレイン領域４ｂを跨いでチャネル形成領域３の上面に、窒素（Ｎ）で終端された窒化終端層６を介して絶縁ゲート型電極構造（５，７）が設けられる。絶縁ゲート型電極構造（５，７）は、ＳｉＯ2膜からなるゲート絶縁膜５及びゲート絶縁膜５上のゲート電極（制御電極）７で構成される。ゲート電極７は、チャネル形成領域３の表面ポテンシャルを、ゲート絶縁膜５を介して静電的に制御して、チャネル形成領域３の表面に反転チャネルを形成する。
【0016】
窒化終端層６は、ゲート絶縁膜５及びチャネル形成領域３の界面を窒化処理した後に二酸化炭素（ＣＯ2）ガスによって熱処理して設けた窒素終端層である。ＭＯＳＦＥＴのゲート絶縁膜５であるシリコン酸化膜（ＳｉＯ2膜）として、酸素（Ｏ2）ドライ酸化やウェット酸化等の熱酸化膜、あるいはスパッタ、熱化学気相堆積（ＣＶＤ）、及びプラズマＣＶＤ等の堆積酸化膜が採用可能である。ゲート電極７の材料としては、アルミニウム（Ａｌ）等の金属膜、燐（Ｐ）、ホウ素（Ｂ）等の不純物を高濃度に添加したポリシリコン層（ドープドポリシリコン層）等が使用可能である。
【0017】
チャネル形成領域３は、図１に示すように、ｎ型のＳｉＣ半導体からなる基板１の上にエピタキシャル成長して設けられる。また、ソース領域４ａ及びドレイン領域４ｂにそれぞれ物理的に接するようにソース電極８ａ及びドレイン電極８ｂが設けられる。ソース電極８ａ及びドレイン電極８ｂは、それぞれソース領域４ａ及びドレイン領域４ｂにオーミック接続されている。ソース電極８ａ及びドレイン電極８ｂは、例えば、Ａｌからなる単層膜や、ニッケルシリサイド（ＮｉＳｉx）、窒化チタン（ＴｉＮ）、Ａｌの順で積層された金属膜が使用可能である。なお、図示は省略したが、ソース電極８ａとチャネル形成領域３とを電気的に接続するｐ+型のコンタクト領域がソース領域４ａと分離して、チャネル形成領域３に配置されている。
【0018】
ＳｉＣ結晶には結晶多形が存在し、主なものは立方晶の３Ｃ、及び六方晶の４Ｈ、６Ｈである。室温における禁制帯幅は３Ｃ－ＳｉＣでは２．２３ｅＶ、４Ｈ－ＳｉＣでは３．２６ｅＶ、６Ｈ－ＳｉＣでは３．０２ｅＶの値が報告されている。本発明の実施形態に係る絶縁ゲート型半導体装置では、４Ｈ－ＳｉＣを用いて説明する。実施形態に係る絶縁ゲート型半導体装置においては、基板１はＳｉＣからなる半導体基板（ＳｉＣ基板）を用いる。ＳｉＣ基板を用いた場合、チャネル形成領域３はＳｉＣからなるエピタキシャル層（ＳｉＣ層）で構成された構造を例示する。ＳｉＣ基板の面方位は、（０００１）面（Ｓｉ面）を用いて説明するが、（１１－２０）面（ａ面）、（１－１００）面（ｍ面）、及び（０００－１）面（Ｃ面）を用いてもよい。
【0019】
図１に示すように、実施形態に係る絶縁ゲート型半導体装置では、ゲート電極７に電圧を印加してゲート絶縁膜５とチャネル形成領域３との界面にチャネルとなる反転層を形成する。このとき、ソース電極８ａとドレイン電極８ｂ間に電圧を印加することで、ソース領域４ａからキャリア（電子）がチャネルに注入される。注入されたキャリアは、チャネルを走行してドレイン領域４ｂに流れ込む。
【0020】
通常、ゲート絶縁膜５に用いるＳｉＯ2膜を熱酸化法等で形成すると、ＳｉＯ2膜とＳｉＣ半導体層の界面にＣ原子が残留し、高密度の界面準位が形成される。界面準位に電子が捕獲されると、クーロン散乱等により電子移動度が低下する。ＳｉＯ2膜とＳｉＣ半導体層の界面をＮ原子で終端することで、界面準位密度を低減する方法が提案されている。しかし、ＳｉＯ2膜とＳｉＣ半導体層の界面に高濃度窒化領域が形成されると、ゲート負電圧印加ストレスに対して、半導体装置のゲート閾値電圧変動が生じる。
【0021】
実施形態に係る絶縁ゲート型半導体装置では、窒化処理してゲート絶縁膜５及びチャネル形成領域３の界面に形成した中間窒化終端層を二酸化炭素（ＣＯ2）ガスで熱処理して窒化終端層６を設ける。ＣＯ2熱処理で窒化終端層６及びゲート絶縁膜５のＳｉ－Ｎ結合が切断され、余剰のＮ原子を排除できゲート絶縁膜５中の正孔トラップを除去することができる。更に、ＣＯ2熱処理後に、ゲート絶縁膜５を窒素（Ｎ2）やアルゴン（Ａｒ）等の不活性ガスで熱処理して窒化処理やＣＯ2熱処理では除去されずに残留するゲート絶縁膜５の中の電子トラップ準位を低減する。その結果、半導体装置のゲート閾値電圧変動を抑制することが可能となる。
【0022】
半導体装置のゲート閾値電圧の変動は、例えば、ＭＯＳキャパシタのフラットバンド電圧（ＶFB）のシフトによって評価できる。そこで、実施形態に係る絶縁ゲート構造に相当するＭＯＳキャパシタを作製してＭＯＳキャパシタの界面特性を評価した。図２～図５に示す工程図を用いて、実施形態に係る絶縁ゲート構造に相当するＭＯＳキャパシタの製造方法を説明する。なお、以下に述べるＭＯＳキャパシタの製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【0023】
まず、窒素（Ｎ）等のｎ型不純物が添加されたｎ型のＳｉＣ基板（基板）２を用意する。基板２は４Ｈ－ＳｉＣ基板であり、面方位が（０００１）面（Ｓｉ面）である。まず、基板２に対して過酸化水素にアルカリや酸を加えて加熱して洗浄するＲＣＡ洗浄を実施し、フッ化水素（ＨＦ）処理して乾燥する。図２に示すように、洗浄した基板２の上面に、１００％酸素（Ｏ2）ガス雰囲気中、１１００℃以上１３００℃以下、例えば１２００℃程度の温度で１６０分間程度加熱して５０ｎｍ程度のＳｉＯ2からなる酸化膜５ａを形成する。酸化膜５ａとして、ドライ酸化膜を例示したが、ウェット酸化膜でもよく、また、スパッタリング法、熱ＣＶＤ、プラズマＣＶＤ等による堆積酸化膜でもよい。例えば、減圧熱ＣＶＤでシラン（ＳｉＨ4）ガスとＯ2ガスを用いて、０．２Ｐａ程度の圧力、６００℃程度の温度で酸化膜５ａを堆積してもよい。
【0024】
次に、窒素（Ｎ2）ガスに一酸化窒素（ＮＯ）ガスを１０％添加したガス雰囲気中、１１５０℃以上１３００℃以下、例えば１２５０℃程度の温度で６０分間程度過熱して窒化処理を行う。この窒化処理により、図３に示すように、酸化膜５ａと基板２との界面に中間窒化層６ａが形成される。なお、窒化処理には、ＮＯに代えて亜酸化窒素（Ｎ2Ｏ）ガスを用いてもよい。
【0025】
次に、ＣＯ2ガス雰囲気中、９００℃以上１４００℃以下、望ましくは９５０℃以上１３００℃以下で、３０分間程度の熱処理（ＣＯ2熱処理）を行う。ＣＯ2熱処理の温度は、実施例１として９５０℃、実施例２及び実施例３として１１００℃の温度である。更に、実施例３には、不活性ガス、例えばＮ2ガス雰囲気中、１１００℃程度で３０分間程度の熱処理（Ｎ2熱処理）を加えている。実施例１～３の３通りの熱処理により、図４に示すように、酸化膜５ａと基板２の界面近傍の酸化膜５ａの中のＮ原子濃度が低減すると共に、中間窒化層６ａから一部のＮ原子が除去された窒化終端層６が、３種類の態様で生成される。ＣＯ2熱処理では、１００％のＣＯ2ガスを用いたが、ＣＯ2ガスとＮ2やＡｒ等の不活性ガスとの混合ガスを用いてもよい。
【0026】
図５に示すように、リフトオフ又は通常のフォトリソグラフィの手法を用いて、酸化膜５ａの上面に直径が２００μｍ程度の金属膜の円形パターンを形成する。円形パターンの前提となる金属膜は、スパッタリング法、真空蒸着法等により、酸化膜５ａの上面に、厚さが１００μｍ程度のＡｌ等の金属膜を堆積すれば良い。引き続き、スパッタリング法、真空蒸着法等により、基板２の裏面全面に厚さが１００μｍ程度のＡｌ等の金属膜を堆積する。このようにして、表面電極１０及び裏面電極１１が形成される。
【0027】
作製した３種類の実施例１～３について、通電試験及びＣＶ測定を繰り返し行い、酸化膜５ａ中のトラップ準位に捕獲された電子の平均密度（トラップ電子密度）を評価している。また、実施例１～３と比較するため、図６に示すように、図３の中間窒化層６ａ形成後にＣＯ2熱処理を行わずに、表面電極１０及び裏面電極１１を形成した比較例１を作成して評価している。また、中間窒化層６ａ形成後に、ＣＯ2熱処理に代えて１１００℃程度で３０分間程度のＮ2熱処理を行った比較例２も作成して評価している。
【0028】
通電試験においては、図７に示すように、表面電極１０であるＡｌ金属膜に正電圧ＶGを印加して基板２であるｎ型ＳｉＣ半導体層からＡｌ金属膜に微小な通電電流ＩGを一定の通電時間で流す。通電中に、ＳｉＣ半導体層と酸化膜５ａに対応するＳｉＯ2酸化膜との半導体界面に蓄積する電子が、界面の障壁を越えて、あるいはトンネルして酸化膜に注入される。通電電流ＩGは、３０ｐＡ以上１００ｐＡ以下の範囲、例えば５０ｐＡ程度の定電流である。酸化膜への注入電子量（注入電荷量）は、通電電流ＩGと通電時間との積の値を素電荷で割ることにより求めることができる。
【0029】
ＭＯＳキャパシタのＣＶ測定から得られるフラットバンド電圧ＶFBの変化量ΔＶFBを用いて、酸化膜中にトラップされた電子密度ｎTを式（１）から算出することができる。なおトラップ電子密度ｎTは、トラップされた電子が酸化膜中に一様に分布していると仮定して求められる値であるが、実際に電子のトラップサイトが酸化膜中に一様に分布していることを示しているのではなく、このように仮定して求めた値を、酸化膜中に存在する電子トラップ数の大小の指標として用いている。
ｎT＝－（２Ｃox／ｄ）ΔＶFB （１）
ここで、Ｃoxは単位面積当たりの酸化膜容量、ｄは酸化膜の厚さである。図８は、酸化膜への注入電子量に対するＶFBの変化量ΔＶFB又はトラップ電子密度ｎTの関係の概略を示す線形グラフである。図８に示すように、変化量ΔＶFB又はトラップ電子密度ｎTは、通電時間の増加により注入電子量が累積すると飽和する傾向が見られる。なお、長時間の通電によって累積した注入電子量が限界に達すると、酸化膜の絶縁破壊が生じる。
ｎT＝－（２Ｃox／ｄ）ΔＶFB （１）
ここで、Ｃoxは単位面積当たりの酸化膜容量、ｄは酸化膜の厚さである。図８は、酸化膜への注入電子量に対するＶFBの変化量ΔＶFB又はトラップ電子密度ｎTの関係の概略を示す線形グラフである。図８に示すように、変化量ΔＶFB又はトラップ電子密度ｎTは、通電時間の増加により注入電子量が累積すると飽和する傾向が見られる。なお、長時間の通電によって累積した注入電子量が限界に達すると、酸化膜の絶縁破壊が生じる。
【0030】
図９は、実施例１～３及び比較例１、２に対して通電試験及びＣＶ測定を繰り返し行って得られた、酸化膜５ａ中のトラップ電子密度ｎTと注入電子量との関係を示す両対数グラフである。図９に示すように、注入電子量の増加に伴い、トラップ電子密度ｎTは増加する。実施例１のトラップ電子密度ｎTは、注入電子量が１０15ｃｍ-2以下では比較例１と同程度であるが、注入電子量が１０15ｃｍ-2程度を超えると比較例１よりも低くなる。また、実施例２のトラップ電子密度ｎTは、注入電子量が１０15ｃｍ-2以下では、ＣＯ2熱処理に代えてＮ2熱処理を行った比較例２と同程度であるが、注入電子量が１０15ｃｍ-2程度を超えると比較例２よりも低くなる。更に、注入電子量が５×１０15ｃｍ-2程度以上では、実施例１のトラップ電子密度ｎTも、比較例２よりも低くなる。このように、ＣＯ2熱処理によるトラップ電子密度ｎTの低減効果は、注入電子量が５×１０15ｃｍ-2程度以上、１×１０16ｃｍ-2程度以下の範囲で顕在化することがわかる。また、ＣＯ2熱処理後にＮ2熱処理を行った実施例３は、実施例１及び２と比べて、注入電子量の全域にわたりトラップ電子密度ｎTが低減されている。このことから、窒化処理及びＣＯ2熱処理では除去されずに酸化膜５ａの中に残留した電子のトラップ準位がＮ2熱処理により減少し、トラップ電子密度ｎTが低減すると推定される。
【0031】
図１０に、実施例１～３及び比較例１、２についての通電試験及びＣＶ測定で得られた、総注入電子量が６×１０15ｃｍ-2程度でのトラップ電子密度ｎTを示す。図１０の表に示すように、ＣＯ2熱処理を行っていない比較例１及び２においては、トラップ電子密度ｎTは、それぞれ３．５×１０17ｃｍ-3及び３．３５×１０17ｃｍ-3と高い。一方、ＣＯ2熱処理を行った実施例１及び２では、トラップ電子密度ｎTは、それぞれ１．９５×１０17ｃｍ-3、及び０．６６×１０17ｃｍ-3となり、２×１０17ｃｍ-3以下に低減されていることがわかる。更に、ＣＯ2熱処理後にＮ2熱処理を行った実施例３では、トラップ電子密度ｎTは０．２６×１０17ｃｍ-3と更に低減されている。このように、ＣＯ2熱処理は高温で実施するほうがトラップ電子密度ｎTの低減に有効である。また、ＣＯ2熱処理後にＮ2熱処理を実施すると、比較例１及び２に比べて、トラップ電子密度ｎTを１桁以上低減することができる。
【0032】
実施形態に係る絶縁ゲート構造では、酸化膜５ａの窒化処理後にＣＯ2熱処理を実施し、更にＮ2熱処理を実施する。ＣＯ2処理では、窒化処理で導入された酸化膜５ａ中のＳｉ－Ｎ結合あるいはＳｉ－Ｏ－Ｎ結合が切断される。ＣＯ2ガスに代えてＯ2ガスで熱処理してもＳｉ－Ｎ結合を切ってＳｉ－Ｏ結合に変換する作用があるが、基板２のＳｉＣ表面も酸化され、窒化処理によって形成した界面のＮパッシベーションが破壊されてしまう。一方、ＣＯ2ガスは、８００℃～１４００℃程度で、還元ガスのＣＯ及び酸化ガスのＯ2に分解される。ＣＯは、ＳｉＯ2膜中のＳｉ－Ｎ結合を切断することができるが、Ｏ2ほど界面のＮパッシベーションは破壊され難い。そのため、界面準位密度を低減することができる。また、Ｎ2熱処理を追加して行うことにより、窒化処理やＣＯ2熱処理によっては修復され難い酸化膜５ａ中の電子のトラップ準位を低減できる。その結果、半導体装置のゲート閾値電圧変動を抑制することが可能となる。
【0033】
上述の説明では、基板２として、面方位が（０００１）面（Ｓｉ面）のＳｉＣ基板を用いている。Ｓｉ面は、（１１－２０）面（ａ面）、（１－１００）面（ｍ面）、及び（０００－１）面（Ｃ面）に比べて酸化速度が速い。そのため、Ｓｉ面では、ＣＯ2熱処理温度は１０００℃～１４００℃の範囲、望ましくは１１００℃～１３００℃の範囲が好適である。ａ面、ｍ面、及びＣ面では、ＣＯ2熱処理温度は８００℃～１２００℃の範囲、望ましくは１０００℃～１２００℃の範囲が好適である。
【0034】
（絶縁ゲート型半導体装置の製造方法）
次に、図１１～図１６に示す工程図を用いて、実施形態に係る絶縁ゲート型半導体装置の製造方法を、横型ＭＯＳＦＥＴの場合を一例に説明する。なお、以下に述べるＭＯＳＦＥＴの製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
次に、図１１～図１６に示す工程図を用いて、実施形態に係る絶縁ゲート型半導体装置の製造方法を、横型ＭＯＳＦＥＴの場合を一例に説明する。なお、以下に述べるＭＯＳＦＥＴの製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【0035】
まず、窒素（Ｎ）等のｎ型不純物が添加されたｎ型のＳｉＣ基板（基板）１を用意する。基板１は４Ｈ－ＳｉＣ基板であり、面方位が（０００１）面（Ｓｉ面）である。基板１の上面に、ｐ型のチャネル形成領域（ベース領域）３をエピタキシャル成長させる。チャネル形成領域３の上面側から、フォトリソグラフィ技術及びイオン注入技術などにより、Ｎ等のｎ型不純物を選択的に注入する。熱処理を行うことにより、注入されたｎ型不純物イオンを活性化させる。その結果、図１１に示すように、チャネル形成領域３の上部にｎ+型のソース領域（第１主領域）４ａ及びドレイン領域（第２主領域）４ｂが選択的に埋め込まれる。
【0036】
図１２に示すように、チャネル形成領域３の上面に、１００％Ｏ2ガス雰囲気中、１２００℃程度の温度で１６０分間程度加熱して５０ｎｍ程度のＳｉＯ2からなる酸化膜５ｂを形成する。酸化膜５ｂとして、ドライ酸化膜を例示したが、ウェット酸化膜でもよく、また、熱ＣＶＤ、プラズマＣＶＤ等による堆積酸化膜でもよい。例えば、減圧熱ＣＶＤでシラン（ＳｉＨ4）ガスと酸素（Ｏ2）ガスを用いて、０．２Ｐａ程度の圧力、６００℃程度の温度で酸化膜５ｂを堆積してもよい。
【0037】
次に、Ｎ2ガスに一酸化窒素（ＮＯ）ガスを１０％添加したガス雰囲気中、１２５０℃程度の温度で６０分間程度過熱して窒化処理を行う。この窒化処理により、図１３に示すように、酸化膜５ｂと、チャネル形成領域３、ソース領域４ａ及びドレイン領域４ｂとの界面に中間窒化層６ａが形成される。なお、窒化処理には、ＮＯに代えてＮ2Ｏガスを用いてもよい。
【0038】
窒化処理後、ＣＯ2ガス雰囲気中、２通りの温度でそれぞれ３０分間程度のＣＯ2熱処理を行う。２通りの温度は、実施例４として９５０℃程度、実施例５及び６として１１００℃程度を採用する。実施例３については、ＣＯ2熱処理後、更にＮ2ガス雰囲気中、１１００℃程度で３０分間程度のＮ2熱処理を行う。実施例４～６の熱処理により、図１４に示すように、酸化膜５ｂと、チャネル形成領域３、ソース領域４ａ及びドレイン領域４ｂとの界面近傍の酸化膜５ｂの中のＮ原子濃度が、それぞれの態様で低減する。又、それぞれの態様で、中間窒化層６ａから一部のＮ原子が除去された窒化終端層６が生成される。ＣＯ2熱処理では、１００％のＣＯ2ガスを用いたが、ＣＯ2ガスとＮ2やＡｒ等の不活性ガスとの混合ガスを用いてもよい。
【0039】
フォトリソグラフィ技術及びドライエッチング等により酸化膜５ｂにソースコンタクトホール及びドレインコンタクトホールを開孔する。その結果、図１５に示すように、チャネル形成領域３の上面にソース領域４ａ及びドレイン領域４ｂを跨ぐようにゲート絶縁膜５のパターンが選択的に残留する。
【0040】
スパッタリング法、真空蒸着法等により、ゲート絶縁膜５、ソースコンタクトホール及びドレインコンタクトホールの上面に厚さが１００μｍ程度のＡｌ等の金属膜を堆積する。フォトリソグラフィ技術及びドライエッチング等により、金属膜を分離してゲート電極７、ソース電極８ａ及びドレイン電極８ｂのパターンを形成する。その結果、ソース領域４ａ及びドレイン領域４ｂの端部の一部を跨ぐように、チャネル形成領域３の上面に、窒化終端層６を介して絶縁ゲート型電極構造（５，７）が形成される。このようにして、図１６に示した実施形態に係る絶縁ゲート型半導体装置が完成する。
【0041】
このようにして作製した３通りの横型ＭＯＳＦＥＴの実施例４～６について、トランジスタ駆動試験によりトランジスタ特性の測定を行い、ゲート閾値電圧（ＶTH）のシフト量ΔＶTHの評価を行う。トランジスタ駆動試験は、ゲート電圧として＋２０Ｖ／－１０Ｖの矩形波電圧を、室温環境、スイッチング周波数２００ｋＨｚで１００００時間印加して行っている。図１７に示すように、実施例４～６と比較するため、図１３の中間窒化層６ａ形成後にＣＯ２熱処理を行わずに、ゲート絶縁膜５、並びに、ゲート電極７、ソース電極８ａ及びドレイン電極８ｂを形成した比較例３も同様に評価する。また、中間窒化層６ａ形成後に、ＣＯ2熱処理に代えて１１００℃程度で３０分間程度のＮ2熱処理を行った比較例４も作成して評価している
【0042】
図１８は、トランジスタ駆動時間に対するゲート閾値電圧のシフト量ΔＶTHを示すグラフである。図１８に示すように、シフト量ΔＶTHは駆動時間の増加に伴い増加する。実施例４のシフト量ΔＶTHは、駆動時間が１０００時間未満では比較例３と同程度であるが、駆動時間が１０００時間以上になると比較例３よりも小さくなる。また、実施例５のシフト量ΔＶTHは、駆動時間が１００時間以下では、ＣＯ2熱処理に代えてＮ2熱処理を行った比較例４と同程度であるが、駆動時間が１００時間を超えると比較例４よりも小さくなる。更に、実施例５のシフト量ΔＶTHは、駆動時間が１０００時間を超えると、実施例４のシフト量ΔＶTHも、比較例４よりも小さくなる。また、ＣＯ2熱処理後にＮ2熱処理を行った実施例６は、駆動時間の全域にわたりシフト量ΔＶTHが小さい。図１８に示した駆動時間とシフト量ΔＶTHとの関係は、図９に示した注入電子量とトラップ電子密度ｎTとの関係と類似している。特に、図９のトラップ電子密度ｎTの各測定値間を直線補間すると、注入電子量が５×１０１５ｃｍ-2程度でのトラップ電子密度ｎTが、１０００時間を超える駆動時間でのシフト量ΔＶTHの大小関係と対応していることがわかる。
【0043】
図１９には、駆動時間が１００００時間後のゲート閾値電圧のシフト量ΔＶTHの評価結果を示す。図１９の表に示すように、９５０℃及び１１００℃でＣＯ2熱処理した実施例４及び実施例５のシフト量ΔＶTHは、それぞれ０．３０Ｖ及び０．１０Ｖである。１１００℃でＣＯ2熱処理とＮ2熱処理とを実施した実施例６のシフト量ΔＶTは０．０６Ｖである。一方、従来の窒化処理だけの比較例３のシフト量ΔＶTが０．９４Ｖで、ＣＯ2熱処理に代えてＮ2熱処理した比較例４のシフト量ΔＶTが０．８６Ｖである。このように、実施例４～６では、駆動１００００時間後のゲート閾値電圧のシフト量ΔＶTHに大きな改善が見られる。このスイッチング周波数２００ｋＨｚで駆動１００００時間は、スイッチング周波数２０ｋＨｚで駆動１０００００時間に相当し、実施例４～６のシフト量ΔＶTHは実用上問題のない範囲である。このように、実施形態に係る絶縁ゲート型半導体装置では、ゲート閾値電圧シフトを抑制することができ、半導体装置の信頼性の劣化を抑制することが可能となる。
【0044】
（その他の実施形態）
上記のように、本発明の実施形態に係る絶縁ゲート型半導体装置を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
上記のように、本発明の実施形態に係る絶縁ゲート型半導体装置を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【0045】
上述のように、実施形態に係る絶縁ゲート型半導体装置に係る半導体装置においては、４Ｈ－ＳｉＣを用いた横型ＭＯＳＦＥＴを例示したが、６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣを用いた半導体装置に適用することも可能である。更に、プレーナゲート縦型ＭＯＳＦＥＴやトレンチゲート縦型ＭＯＳＦＥＴにも適用することも可能である。
【0046】
このように、上記の実施形態及び各変形例において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【0047】
１、２…基板（ＳｉＣ基板）
３…チャネル形成領域（ベース領域）
４ａ…ソース領域（第１主領域）
４ｂ…ドレイン領域（第２主領域）
５…ゲート絶縁膜
５ａ、５ｂ…酸化膜
６…窒化終端層
６ａ…中間窒化層
７…ゲート電極（制御電極）
８ａ…ソース電極
８ｂ…ドレイン電極
１０…表面電極
１１…裏面電極
３…チャネル形成領域（ベース領域）
４ａ…ソース領域（第１主領域）
４ｂ…ドレイン領域（第２主領域）
５…ゲート絶縁膜
５ａ、５ｂ…酸化膜
６…窒化終端層
６ａ…中間窒化層
７…ゲート電極（制御電極）
８ａ…ソース電極
８ｂ…ドレイン電極
１０…表面電極
１１…裏面電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】