特許 7576322 量子回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-10-23

(45)【発行日】2024-10-31

(54)【発明の名称】量子回路

(51)【国際特許分類】

   G06N 10/20 20220101AFI20241024BHJP

   G06F 7/38 20060101ALI20241024BHJP

【ＦＩ】

G06N10/20

G06F7/38 510

【請求項の数】 6

(21)【出願番号】P 2021087147

(22)【出願日】2021-05-24

(65)【公開番号】P2022180189

(43)【公開日】2022-12-06

【審査請求日】2024-03-27

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、国立研究開発法人科学技術振興機構、戦略的創造研究推進事業、総括実施型研究ＥＲＡＴＯ「齊藤スピン量子整流プロジェクト」、産業技術力強化法第１７条の適用を受けるもの

(73)【特許権者】

【識別番号】504137912

【氏名又は名称】国立大学法人 東京大学

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(72)【発明者】

【氏名】大門 俊介

(72)【発明者】

【氏名】齊藤 英治

(72)【発明者】

【氏名】沙川 貴大

【審査官】北川 純次

(56)【参考文献】

【文献】特開２００８－５２３６５（ＪＰ，Ａ）

【文献】米国特許出願公開第２０２０／０１８４０２４（ＵＳ，Ａ１）

【文献】MURALI, Prakash, et al.，Noise-Adaptive Compiler Mappings for Noisy Intermediate-Scale Quantum Computers，arXiv.org [online]，2019年01月30日，p. 1-14，[検索日 2022.07.20], インターネット：<URL:https://arxiv.org/pdf/1901.11054.pdf>

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ １０／００ － １０／８０

Ｇ０６Ｆ ７／３８

(57)【特許請求の範囲】

【請求項1】

ｎ個の第１量子ビット，…，第ｎ量子ビットを含む始状態に対して操作を行うことにより、終状態を得る量子回路であって、
前記第１量子ビット，…，第ｎ量子ビットに対してアダマールゲートを作用させ、
第ｊ（ｊ＝１，…，ｆｌｏｏｒ（ｎ／２））量子ビットと第ｎ＋１-ｊビットを交換するスワップゲートを作用させ、
第ｋ（ｋ＝１，…，ｎ－１）量子ビットを制御ビット、第ｋ＋１ビットを目標ビットとして制御ＮＯＴゲートを作用させる量子回路。

【請求項2】

ｎ個の第１量子ビット，…，第ｎ量子ビットを含む始状態に対して操作を行うことにより、終状態を得る量子回路であって、
前記第１量子ビット，…，第ｎ量子ビットに対してアダマールゲートを作用させ、
第ｋ（ｋ＝１，…，ｎ－１）量子ビットを目標ビット、第ｋ＋１ビットを制御ビットとして制御ＮＯＴゲートを作用させ、
第ｊ（ｊ＝１，…，ｆｌｏｏｒ（ｎ／２））量子ビットと第ｎ＋１-ｊビットを交換するスワップゲートを作用させる量子回路。

【請求項3】

ｎ個の第１量子ビット，…，第ｎ量子ビットを含む始状態に対して操作を行うことにより、終状態を得る量子回路であって、
前記第１量子ビット，…，第ｎ量子ビットに対してアダマールゲートを作用させ、
第ｊ（ｊ＝１，…，ｆｌｏｏｒ（ｎ／２））量子ビットと第ｎ＋１-ｊビットを交換するスワップゲートを作用させ、
第ｋ（ｋ＝１，…，ｎ－１）量子ビットを制御ビット、第ｋ＋１ビットを目標ビットとして制御ＮＯＴゲートを作用させる量子回路と等価な量子回路。

【請求項4】

前記第１量子ビット，…，第ｎ量子ビットに対して作用することにより、前記始状態に対する量子フーリエ変換の結果として前記終状態を取得する、請求項１から３のいずれか１項に記載の量子回路。

【請求項5】

前記第１量子ビット，…，第ｎ量子ビットに対して作用することにより、前記始状態に対する逆量子フーリエ変換の結果として前記終状態を取得する、請求項１から３のいずれか１項に記載の量子回路。

【請求項6】

請求項１から３のいずれか１項に記載の量子回路に、半古典的な手法を適用した量子回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、量子回路に関する。

【背景技術】

【0002】

近年、数十量子ビットを操作することができる量子コンピュータが用いられており、量子状態の初期化、量子演算及び量子測定の過程で生じるノイズの影響を低減するための研究が続けられている。近年用いられている量子コンピュータのように、ノイズの影響を受けることを前提とした量子コンピュータは、ＮＩＳＱ（Noisy Intermediate-Scale Quantum）デバイスと呼ばれている。

【0003】

ノイズの影響を低減するために、例えば、非特許文献１及び非特許文献２には、強化学習を用いて量子状態の制御方法を学習する研究が記載されている。また、非特許文献３には、強化学習を用いて量子エラー訂正のための量子ゲート系列を生成する研究が記載されている。

【0004】

さらに、非特許文献４及び非特許文献５には、量子ゲートを実現するマイクロ波パルスの形状を機械学習によって最適化する研究が記載されている。また、非特許文献６及び非特許文献７には、量子コンピュータをニューラルネットワークに用いて機械学習を行う研究が記載されている。

【先行技術文献】

【非特許文献】

【0005】

【文献】Chunlin Chen, Daoyi Dong, Han-Xiong Li, Jian Chu, and Tzyh-Jong Tarn, "Fidelity-Based Probabilistic Q-Learning for Control of Quantum Systems", IEEE Transactions on Neural Networks and Learning Systems, Volume 25, Issue 5 , 2014

【文献】Marin Bukov, Alexandre G. R. Day, Dries Sels, Phillip Weinberg, Anatoli Polkovnikov, and Pankaj Mehta, "Reinforcement Learning in Different Phases of Quantum Control", Phys. Rev. X 8, 031086, 2018

【文献】Thomas Fosel, Petru Tighineanu, Talitha Weiss, and Florian Marquardt, "Reinforcement Learning with Neural Networks for Quantum Feedback", Phys. Rev. X 8, 031084, 2018

【文献】Nikolaj Moll, Panagiotis Barkoutsos, Lev S. Bishop, Jerry M. Chow, Andrew Cross, Daniel J. Egger, Stefan Filipp, Andreas Fuhrer, Jay M. Gambetta, Marc Ganzhorn, "Quantum optimization using variational algorithms on near-term quantum devices", Quantum Science and Technology, Volume 3, Number 3, 2018

【文献】Navin Khaneja, Timo Reiss, Cindie Kehlet, Thomas Schulte-Herbruggen, and Steffen J. Glaser, "Optimal control of coupled spin dynamics: design of NMR pulse sequences by gradient ascent algorithms", Journal of Magnetic Resonance, Volume 172, Issue 2, Pages 296-305, 2005

【文献】K. Mitarai, M. Negoro, M. Kitagawa, and K. Fujii, "Quantum circuit learning", Phys. Rev. A 98, 032309, 2018

【文献】Vojtech Havlicek, Antonio D. Corcoles, Kristan Temme, Aram W. Harrow, Abhinav Kandala, Jerry M. Chow and Jay M. Gambetta, "Supervised learning with quantum-enhanced feature spaces", Nature, volume 567, pages 209-212, 2019

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、ＮＩＳＱデバイスによって実質的に実行可能な量子ゲート操作の回数は依然として数十回程度に限られている。このため、量子超越性が確認されており産業上重要であるが、より多数回の量子ゲート操作を必要とする量子アルゴリズムは、ＮＩＳＱデバイス上で実行することが困難である。

【0007】

そこで、本発明は、ＮＩＳＱデバイス上で、多数回の量子ゲート操作を必要とする量子アルゴリズムと同様の演算結果を得られる短縮量子回路を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の一態様に係る量子回路は、ｎ個の第１量子ビット，…，第ｎ量子ビットを含む始状態に対して操作を行うことにより、終状態を得る量子回路であって、前記第１量子ビット，…，第ｎ量子ビットに対してアダマールゲートを作用させ、第ｊ（ｊ＝１，…，ｆｌｏｏｒ（ｎ／２））量子ビットと第ｎ＋１-ｊビットを交換するスワップゲートを作用させ、第ｋ（ｋ＝１，…，ｎ－１）量子ビットを制御ビット、第ｋ＋１ビットを目標ビットとして制御ＮＯＴゲートを作用させるものである。ただし、ｆｌｏｏｒ（ｘ）はｘ以下の最大の整数として定義される。

【0009】

本発明の一態様に係る量子回路は、ｎ個の第１量子ビット，…，第ｎ量子ビットを含む始状態に対して操作を行うことにより、終状態を得る量子回路であって、前記第１量子ビット，…，第ｎ量子ビットに対してアダマールゲートを作用させ、第ｋ（ｋ＝ｎ，…，２）量子ビットを目標ビット、第ｋ－１ビットを制御ビットとして制御ＮＯＴゲートを作用させ、第ｊ（ｊ＝１，…，ｆｌｏｏｒ（ｎ／２））量子ビットと第ｎ＋１-ｊビットを交換するスワップゲートを作用させるものである。

【0010】

本発明の一態様に係る量子回路は、ｎ個の第１量子ビット，…，第ｎ量子ビットを含む始状態に対して操作を行うことにより、終状態を得る量子回路であって、前記第１量子ビット，…，第ｎ量子ビットに対してアダマールゲートを作用させ、第ｊ（ｊ＝１，…，ｆｌｏｏｒ（ｎ／２））量子ビットと第ｎ＋１-ｊビットを交換するスワップゲートを作用させ、第ｋ（ｋ＝１，…，ｎ－１）量子ビットを制御ビット、第ｋ＋１ビットを目標ビットとして制御ＮＯＴゲートを作用させる量子回路と等価な量子回路である。

【発明の効果】

【0011】

本発明によれば、ＮＩＳＱデバイス上で、多数回の量子ゲート操作を必要とする量子アルゴリズムと同様の演算結果を得られる短縮量子回路を提供することができる。

【図面の簡単な説明】

【0012】

【図1】本実施形態に係る量子回路１を示す図である。

【図2A】量子ビット数が「３」の場合の、基準量子回路と本実施形態による短縮量子回路を比較する図。

【図2B】量子ビット数が「３」の場合の、基準量子回路と本実施形態による短縮量子回路の出力結果を比較する図。

【図3A】量子ビット数が「４」の場合の、基準量子回路と本実施形態による短縮量子回路を比較する図。

【図3B】量子ビット数が「４」の場合の、基準量子回路と本実施形態による短縮量子回路の出力結果を比較する図。

【図4】量子ビット数が「４」～「８」の場合の、基準量子回路と本実施形態による短縮量子回路の出力結果を比較する図。

【図5】本実施形態に係る量子回路２を示す図である。

【図6】量子回路１に対応する基準量子回路である量子フーリエ変換の量子回路３を例示する図である。

【図7】近似量子フーリエ変換の量子回路４を例示する図である。

【図8】本実施形態に係る量子回路２と、量子回路３，４における計算量を比較する図である。

【図9】半古典的な手法を適用した量子フーリエ変換の量子回路５を例示する図である。

【図10】半古典的な手法を適用した近似量子フーリエ変換の量子回路６を例示する図である。

【図11】本実施形態に係る量子回路２に、半古典的な手法を適用した量子回路７を示す図である。

【図12】半古典的な手法を適用した量子回路５～７における計算量を比較する図である。

【図13】本実施形態に係る量子回路１と、量反復的量子位相推定（ＩＱＰＥ）のアルゴリズムとの計算量を比較する図である。

【図14】ショアの素因数分解のアルゴリズムを実行する量子回路を表した図である。

【図15】ショアの素因数分解のアルゴリズムにおいて、本実施形態による短縮量子回路と基準量子回路を用いた場合の出力結果を示す図である。

【図16】量子位相推定のアルゴリズムを実行する量子回路を表した図である。

【図17】量子位相推定のアルゴリズムにおいて、本実施形態による短縮量子回路を用いた場合の出力結果を示す図である。

【発明を実施するための形態】

【0013】

添付図面を参照して、本発明の実施形態について説明する。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。

【0014】

図１は、本実施形態に係る量子回路１の一例を示す図である。量子回路１は、量子コンピュータに実装される。量子コンピュータは、任意のハードウェア（例えば超伝導量子回路や光量子回路）により量子ビットを構成し、量子回路１に基づいて、量子ビットに対して量子ゲート操作を行うことにより量子計算を行う。

【0015】

図１に示すように、量子回路１は、第１量子ビットｑ₁、第２量子ビットｑ₂、…、第ｎ量子ビットｑ_nを含む始状態｜Ψ＞１１に対して、まずアダマールゲートＨを作用させている。次に、第１量子ビットｑ₁と第ｎ量子ビットｑ_n、第２量子ビットｑ₂と第ｎ－１量子ビットｑ_n-1、…というように、第ｊ（ｊ＝１，…，ｆｌｏｏｒ（ｎ／２））量子ビットと第ｎ＋１-ｊビットを交換するスワップゲートＳを作用させる。

【0016】

さらに、第１量子ビットｑ₁を制御ビット、第２量子ビットｑ₂を目標ビット、第２量子ビットｑ₂を制御ビット、第３量子ビットｑ₃を目標ビット、…というように、第ｋ（ｋ＝１，…，ｎ－１）量子ビットを制御ビット、第ｋ＋１ビットを目標ビットとする制御ＮＯＴゲートＣを作用させ、終状態｜Ψ´＞を得る。

【0017】

量子回路１は、量子フーリエ変換と逆量子フーリエ変換に適用可能な量子回路であり、通常の量子ゲート数で構成される回路（基準量子回路）よりも少ない数の量子ゲートで構成される短縮量子回路である。すなわち、量子回路１は、基準量子回路を近似する量子回路であり、基準量子回路によって量子演算を行った場合の（ｑ₁，ｑ₂，…，ｑ_n）の理論上の測定値の確率分布ｐ（ｑ₁，ｑ₂，…，ｑ_n）＝｜＜ｑ₁，ｑ₂，…，ｑ_n｜Ψ´＞｜²を得ることができる。

【0018】

一方、ＮＩＳＱデバイスは、量子演算の数が多くなるほどノイズの影響を強く受け、信頼できる解が得られづらくなる。このため、基準量子回路よりも量子回路１のほうが少ない演算数で演算結果を得ることができるので、ノイズの影響を抑えて、より精度の高い（理論解に近い）測定値を得ることができる。

【0019】

図２Ａは、量子ビット数ｎが「３」の場合の、逆量子フーリエ変換を実行する基準量子回路Ｃ１（Original circuit）と、本実施形態による短縮量子回路Ｃ２（Compressed circuit）を示す図、図２Ｂは、基準量子回路Ｃ１と短縮量子回路Ｃ２の出力結果を比較する図である。図２Ａに示すように、基準量子回路Ｃ１のゲート数は「１９」であるのに対し、本実施形態による短縮量子回路Ｃ２のゲート数は「６」であり、ゲート数はかなり少なくなっている。図２Ｂに示すグラフＧ１は、基準量子回路Ｃ１を用いた場合の量子コンピュータの出力結果（観測確率：Probabilities）と、理論上の理想的な出力結果（Ideal IQFT）を示している。また、グラフＧ２は、短縮量子回路Ｃ２を用いた場合の量子コンピュータの出力結果と、理論上の理想的な出力結果（Ideal IQFT）を示している。

【0020】

グラフに示すように、理想的な出力として期待される値は、「001」と「100」である。これに対し、基準量子回路Ｃ１を用いた場合には、観測確率は「011」と「100」が高くなっており、理想的な観測確率とは一致していない。一方、短縮量子回路Ｃ２を用いた場合には、観測確率は「001」と「100」が高くなっており、理想的な観測確率と一致している。このように、量子ゲートの多い基準量子回路では、量子ゲートのエラーの影響を大きく受けているのに対し、本実施形態による短縮量子回路は、基準量子回路よりも精度の高い結果が得られた。

【0021】

また、図３Ａは、量子ビット数ｎが「４」の場合の、逆量子フーリエ変換を実行する基準量子回路Ｃ３（Original circuit）と、本実施形態による短縮量子回路Ｃ４（Compressed circuit）を示す図、図３Ｂは、基準量子回路Ｃ３と短縮量子回路Ｃ４の出力結果を比較する図である。図３Ａに示すように、基準量子回路Ｃ３のゲート数は「３６」であるのに対し、本実施形態による短縮量子回路Ｃ４のゲート数は「９」であり、ゲート数はかなり少なくなっている。図３Ｂに示すグラフＧ３は、基準量子回路Ｃ３を用いた場合の量子コンピュータの出力結果（観測確率：Probabilities）と、理論上の理想的な出力結果（Ideal IQFT）を示している。また、グラフＧ４は、短縮量子回路Ｃ４を用いた場合の量子コンピュータの出力結果と、理論上の理想的な出力結果（Ideal IQFT）を示している。

【0022】

グラフに示すように、理想的な出力として期待される値は、「0000」と「1000」である。これに対し、基準量子回路Ｃ３を用いた場合には、観測確率は「0000」、「0100」、「1000」および「1100」が高くなっており、理想的な観測確率とは一致していない。一方、短縮量子回路Ｃ４を用いた場合には、観測確率は「0000」と「1000」が高くなっており、理想的な観測確率と一致している。なお、量子ビット数が「４」の場合、理想の確率分布と基準量子回路Ｃ３を用いた場合の確率分布の類似度を表すバタチャリア係数は０．６９であるのに対し、理想の確率分布と短縮量子回路Ｃ４を用いた場合の確率分布の類似度を表すバタチャリア係数は０．９１であった。このように、量子ビット数が「４」の場合にも、量子ゲートの多い基準量子回路では、量子ゲートのエラーの影響を大きく受けているのに対し、本実施形態による短縮量子回路は、基準量子回路よりも精度の高い結果が得られた。

【0023】

本実施形態による量子回路１は、特願2020-139201に記載された量子回路生成方法を用いて生成した、量子ビット数ｎ＝２，３，４の場合の量子フーリエ変換と逆量子フーリエ変換に適用可能な短縮量子回路を、一般化したものである。図４は、量子ビット数ｎが「４」～「８」の場合の、基準量子回路（Original）を用いた場合の理想の確率分布との類似度（○）と、本実施形態による短縮量子回路（Compressed）を用いた場合の理想の確率分布との類似度（●）を示す図である。図４に示すように、ｎ＝４～８のいずれの場合にも、本実施形態による短縮量子回路の方が、基準量子回路よりも精度の高い結果が得られた。以上のことから、量子ビット数ｎを任意の値に一般化しても、同様の結果が得られると考えられる。

【0024】

図５は、本実施形態に係る量子回路２の一例を示す図である。量子回路２は、量子コンピュータに実装される。量子コンピュータは、任意のハードウェア（例えば超伝導量子回路や光量子回路）により量子ビットを構成し、量子回路２に基づいて、量子ビットに対して量子ゲート操作を行うことにより量子計算を行う。

【0025】

図５に示すように、量子回路２は、第１量子ビットｑ₁、第２量子ビットｑ₂、…、第６量子ビットｑ₆を含む始状態｜Ψ＞１１に対して、まずアダマールゲートＨを作用させている。次に、第１量子ビットｑ₁を目標ビット、第２量子ビットｑ₂を制御ビット、第２量子ビットｑ₂を目標ビット、第３量子ビットｑ₃を制御ビット、…というように、第ｋ（ｋ＝１，…，ｎ－１）量子ビットを目標ビット、第ｋ＋１ビットを制御ビットとする制御ＮＯＴゲートＣを作用させる。さらに、第１量子ビットｑ₁と第ｎ量子ビットｑ_n、第２量子ビットｑ₂と第ｎ－１量子ビットｑ_n-1、…というように、第ｊ（ｊ＝１，…，ｆｌｏｏｒ（ｎ／２））量子ビットと第ｎ＋１-ｊビットを交換するスワップゲートＳを作用させて終状態｜Ψ´＞を得る。

【0026】

量子回路２は、量子フーリエ変換と逆量子フーリエ変換に適用可能な量子回路であり、通常の量子ゲート数で構成される回路（基準量子回路）よりも少ない数の量子ゲートで構成される短縮量子回路である。すなわち、量子回路２は、基準量子回路を近似する量子回路であり、基準量子回路によって量子演算を行った場合の（ｑ₁，ｑ₂，…，ｑ₆）の理論上の測定値の確率分布ｐ（ｑ₁，ｑ₂，…，ｑ₆）＝｜＜ｑ₁，ｑ₂，…，ｑ₆｜Ψ´＞｜²を得ることができる。量子回路２も量子回路１と同様に、特願2020-139201に記載された量子回路生成方法を用いて生成した短縮量子回路を一般化したものである。

【0027】

次に、図６～図１３を用いて、本実施形態に係る量子回路（短縮量子回路）の実施例と、本実施形態に係る量子回路にて近似可能な基準量子回路との計算量の比較について説明する。以下の例では、第１量子ビットｑ₁～第６量子ビットｑ₆の６量子ビット（ｎ＝６）に対して演算を行う量子回路の例を挙げている。

【0028】

図６は、量子フーリエ変換の量子回路３を例示する図である。図６に示すように、量子回路３は、第１量子ビットｑ₁～第６量子ビットｑ₆の始状態に対して、アダマールゲートＨ、π／２～π／３２の位相シフトを行う制御位相シフトゲートＵ₁、スワップゲートＳを作用させる。

【0029】

図７は、近似量子フーリエ変換の量子回路４を例示する図である。量子回路４は、量子回路３から、角度の小さい制御位相シフトゲート（図７の例では、π／１６ゲートＵ₁とπ／３２ゲートＵ₁）を除いた回路である。

【0030】

図８は、量子回路３（ＱＦＴ）と、量子回路４（ＡＱＦＴ）と、本実施形態による量子回路２（Ｍｏｄｅｌ）における各量子ゲートの計算量を比較する図である。ｎは量子ビット数を表している。図８に示すように、Ｔ－ｇａｔｅ（位相シフトゲート）とＣＮＯＴ（制御ＮＯＴゲート）については、量子回路３（ＱＦＴ）の計算量がＯ（ｎ²）、量子回路４（ＡＱＦＴ）の計算量がＯ（ｎｌｏｇｎ）であるのに対し、量子回路２（Ｍｏｄｅｌ）の計算量はＴ－ｇａｔｅでは０、ＣＮＯＴでＯ（ｎ）である。Ｈａｄａｍａｒｄ（アダマールゲート）については、いずれの量子回路についてもＯ（ｎ）である。以上のとおり、短縮量子回路である量子回路２は最も計算量が小さいため、計算速度が最も速く、ＮＩＳＱコンピュータではノイズの影響も最も小さいことが分かる。

【0031】

図９は、半古典的な手法を適用した量子フーリエ変換の量子回路５を例示する図である。半古典的な手法では、量子計算の途中で量子測定を行ってメモリ（古典メモリ）に測定結果Ｃ₆～Ｃ₁を保存し、可能な限りメモリに保存した値を利用して計算する。量子回路５では、各量子ビットについて、アダマールゲートＨを作用させた後、量子測定を入れている。図１０は、半古典的な手法を適用した近似量子フーリエ変換の量子回路６を例示する図である。具体的には、量子回路５から、π／１６ゲートＵ₁とπ／３２ゲートＵ₁を除いている。

【0032】

一方、図１１は、本実施形態による量子回路２のモデルに、半古典的な手法を適用した場合の量子回路７を示す図である。図１１に示すように、第１量子ビットｑ₁～第６量子ビットｑ₆の始状態に対して、アダマールゲートＨを作用させた後、量子測定を行って測定結果Ｃ₆～Ｃ₁をメモリに保存し、保存した値Ｃ₆～Ｃ₁を用いて、スワップゲートと制御ＮＯＴゲートの操作に対応する演算を行えばよい。

【0033】

図１２は、半古典的な手法を適用した量子回路５（ＱＦＴ）、量子回路６（ＡＱＦＴ）、量子回路７（Ｍｏｄｅｌ）における各量子ゲートの計算量を比較する図である。図１２に示すように、Ｔ－ｇａｔｅ（位相シフトゲート）については、量子回路５（ＱＦＴ）の計算量がＯ（ｎ²）、量子回路６（ＡＱＦＴ）の計算量がＯ（ｎｌｏｇｎ）であるのに対し、量子回路７（Ｍｏｄｅｌ）の計算量は０である。ＣＮＯＴについては、いずれの量子回路も０、Ｈａｄａｍａｒｄ（アダマールゲート）については、いずれの量子回路もＯ（ｎ）である。以上のとおり、半古典的な手法を適用した場合にも、短縮量子回路である量子回路７は最も計算量が小さく、ＮＩＳＱコンピュータではノイズの影響が最も小さいことが分かる。

【0034】

また、図１３は、逆量子フーリエ変換を使用する量子位相推定のアルゴリズムである、反復的量子位相推定（ＩＱＰＥ：Iterative Quantum Phase Estimation）と、図１に示す量子回路１との計算量を比較する図である。図１３では、ＩＱＰＥによる計算量と、半古典的な手法を適用して反復的量子位相推定を行った場合（ＡＱＦＴ）の計算量と、短縮量子回路１において反復計算を行った場合（Ｍｏｄｅｌ）の計算量を示している。この場合にも、短縮量子回路の計算量が最も小さく、ＮＩＳＱコンピュータではノイズの影響が最も小さいことが分かる。

【0035】

次に、図１４～図１７を用いて、本実施形態による量子回路の適用例について説明する。
（適用例１：ショアの素因数分解）
図１４は、ショアの素因数分解のアルゴリズムを実行する量子回路を表した図である。図１４に示すＩＱＦＴ（Inverse quantum Fourier transform）は、逆量子フーリエ変換を実行する量子回路であり、本実施形態による量子回路１（短縮量子回路）をＩＱＦＴの量子回路に適用することができる。ＩＱＦＴの出力は、観測ビットｑ₁～ｑ₄の測定値である。

【0036】

図１５は、ショアの素因数分解のアルゴリズムにおいて、逆量子フーリエ変換の基準量子回路と、本実施形態による短縮量子回路を用いた場合の、出力結果を比較する図である。図１５（ａ）～（ｃ）は、各観測ビットの測定値の組合せ0000～1111の観測確率を示しており、図１５（ａ）は理論上の理想的な出力、図１５（ｂ）は基準量子回路の結果、図１５（ｃ）は本実施形態による短縮量子回路の結果を示している。具体的には「５７」の素因数分解「３×１９」の例を示しており、期待される出力は「0000」と「1000」である。

【0037】

図１５（ｂ）に示すように、基準量子回路を用いた場合の観測確率は「0010」と「1010」が高くなっており、理想的な観測確率とは一致していない。このように、基準量子回路では、量子ゲートのエラーの影響を大きく受けることが分かる。一方、図１５（ｃ）に示すように、本実施形態による短縮量子回路を用いた場合には、「0000」と「1000」の観測確率が最も高くなっており、理想的な観測確率と一致している。以上のことから、本実施形態による短縮量子回路は、ショアの素因数分解のアルゴリズムに適用可能であり、基準量子回路よりも精度の高い結果が得られることが実証された。

【0038】

（適用例２：量子位相推定）
図１６は、量子位相推定のアルゴリズムを実行する量子回路を表した図である。図１６のＱＦＴ†（逆量子フーリエ変換）に、本実施形態による量子回路１（短縮量子回路）を適用することができる。

【0039】

図１７は、量子位相推定のアルゴリズムにおいて、本実施形態による短縮量子回路を用いた場合の出力結果を示す図である。図１７（ａ）は入力位相（正解）が「π／８」の場合、図１７（ｂ）は入力位相（正解）が「π／４」の場合である。位相推定の量子アルゴリズムにおいて、入力位相をφ_uとした場合に、理論上最大確率で観測される位相は、任意の量子ビット数で｛φ_u，２π-φ_u｝であることが証明されている。すなわち、入力位相がπ／８であれば｛π／８，１５π／８｝、入力位相がπ／４であれば｛π／４，７π／４｝である。

【0040】

図１７（ａ）において、最も高い確率で観測されているビットは「0001」（π／８）と「1111」（１５π／８）であり、正解のビットが観測される確率が最も高くなっている。同様に、図１５（ｂ）においては、「0010」（π／４）と「1110」（７π／４）が最も高い確率で観測されており、正解のビットが観測される確率が最も高くなっている。以上のことから、本実施形態による短縮量子回路は、量子位相推定のアルゴリズムに適用可能であることが実証された。

【0041】

以上のように、本実施形態による量子回路１，２は、量子フーリエ変換および逆量子フーリエ変換の両方のアルゴリズムに適用可能な短縮量子回路として用いることができる。また、対応する基準量子回路に比べて量子ゲート数が少ないため、計算速度が速く、且つノイズの影響も小さく抑えることができる。なお、量子回路１，２として示した量子回路の他にも、量子回路１，２と等価な終状態を得る全ての量子回路を適用することができる。例えば、スワップゲート、アダマールゲート、制御ＮＯＴゲートの順に作用させる量子回路を用いることもできる。

【符号の説明】

【0042】

１～７、Ｃ１～Ｃ４…量子回路、１１…始状態、１２…終状態、Ｈ…アダマールゲート、Ｓ…スワップゲート、Ｃ…制御ＮＯＴゲート

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】