ホーム > 特許ランキング > 日本電信電話株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-10-28
(45)【発行日】2024-11-06
(54)【発明の名称】分布型回路
(51)【国際特許分類】
H03F 3/60 20060101AFI20241029BHJP
H03D 7/12 20060101ALI20241029BHJP
【ＦＩ】
H03F3/60
H03D7/12
【請求項の数】
6
(21)【出願番号】P 2021530372
(86)(22)【出願日】2019-07-08
(86)【国際出願番号】 JP2019026972
(87)【国際公開番号】W WO2021005679
(87)【国際公開日】2021-01-14
【審査請求日】2021-11-11
【審判番号】
【審判請求日】2024-02-14
(73)【特許権者】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(74)【代理人】
【識別番号】100098394
【弁理士】
【氏名又は名称】山川 茂樹
(74)【代理人】
【識別番号】100153006
【弁理士】
【氏名又は名称】小池 勇三
(74)【代理人】
【識別番号】100064621
【弁理士】
【氏名又は名称】山川 政樹
(74)【代理人】
【識別番号】100121669
【弁理士】
【氏名又は名称】本山 泰
(72)【発明者】
【氏名】徐 照男
(72)【発明者】
【氏名】長谷 宗彦
(72)【発明者】
【氏名】野坂 秀之
【合議体】
【審判長】千葉 輝久
【審判官】衣鳩 文彦
【審判官】土居 仁士
(56)【参考文献】
【文献】特開２００６－５４７６５（ＪＰ，Ａ）
【文献】特開２００７－２８０３２２（ＪＰ，Ａ）
【文献】特開２００２－３３６２７（ＪＰ，Ａ）
【文献】特開平６－１６４２４９（ＪＰ，Ａ）
【文献】特開２００９－２６０４１９（ＪＰ，Ａ）
【文献】米国特許出願公開第２００３／０１８４３８４（ＵＳ，Ａ１）
【文献】Ｊｉｎｈｏ Ｊｅｏｎｇ ｅｔ ａｌ．，Ｍｏｎｏｌｉｔｈｉｃ ｄｉｓｔｒｉｂｕｔｅｄ ａｍｐｌｉｆｉｅｒ ｗｉｔｈ ａｃｔｉｖｅ ｃｏｎｔｒｏｌ ｓｃｈｅｍｅｓ ｆｏｒ ｏｐｔｉｍｕｍ ｇａｉｎ ａｎｄ ｇｒｏｕｐ－ｄｅｌａｙ ｆｌａｔｎｅｓｓ，ｂａｎｄｗｉｄｔｈ，ａｎｄ ｓｔａｂｉｌｉｔｙ，ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍｉｃｒｏｗａｖｅ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ，ＩＥＥＥ，２００４年４月１３日，Ｖｏｌｕｍｅ：５２，Ｉｓｓｕｅ：４，Ｐａｇｅ（ｓ）：１１０１～１１１０
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｆ １／００－３／７０
(57)【特許請求の範囲】
【請求項1】
入力端に入力信号が入力されるように構成された第１の伝送線路と、出力端から出力信号を出力するように構成された第２の伝送線路と、
一端が前記第１の伝送線路の終端に接続され、他端がグラウンドに接続された終端抵抗と、
前記第１、第２の伝送線路に沿って配置され、入力端子が前記第１の伝送線路に接続され、出力端子が前記第２の伝送線路に接続された複数のユニットセルと、
一端が前記第１の伝送線路の終端または終端の近傍に接続され、他端が電源電圧に接続され、前記第１の伝送線路と前記電源電圧との間の電流量を調整可能な第１の可変電流源と、
前記入力信号が入力される信号入力端子と前記第１の伝送線路の入力端との間に挿入されたキャパシタとを備えることを特徴とする分布型回路。
【請求項2】
請求項１記載の分布型回路において、前記第１の可変電流源は、最終段の前記ユニットセルよりも後ろで前記終端抵抗よりも前の位置に前記第１の伝送線路に沿って配置され、一端が前記第１の伝送線路に接続され、他端が前記電源電圧に接続され、前記第１の伝送線路と前記電源電圧との間の電流量を調整可能な複数の可変電流源からなることを特徴とする分布型回路。
【請求項3】
請求項１または２記載の分布型回路において、前記可変電流源は、ベース端子またはゲート端子に前記電流量の調整のための制御電圧が入力され、コレクタ端子またはドレイン端子が前記第１の伝送線路に接続され、エミッタ端子またはソース端子が前記電源電圧に接続されたトランジスタからなることを特徴とする分布型回路。
【請求項4】
請求項１または２記載の分布型回路において、前記可変電流源は、ベース端子またはゲート端子に前記電源電圧が入力され、コレクタ端子またはドレイン端子が前記第１の伝送線路に接続され、エミッタ端子またはソース端子に前記電流量の調整のための制御電圧が入力されたトランジスタからなることを特徴とする分布型回路。
【請求項5】
請求項１または２記載の分布型回路において、前記可変電流源は、前記第１の伝送線路の終端と前記電源電圧との間に設けられた、複数のトランジスタをカスコード接続したカスコード型の可変電流源からなることを特徴とする分布型回路。
【請求項6】
請求項１乃至５のいずれか１項に記載の分布型回路において、前記第１、第２の伝送線路の各々は、特性インピーダンスが同一または異なる複数の伝送線路を直列に接続した構成からなることを特徴とする分布型回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、分布型増幅器や分布型ミキサなどの分布型回路に関するものである。
【背景技術】
【0002】
分布型ミキサや分布型増幅器などの分布型回路は、広帯域性に優れ、高速光通信や高分解能レーダー等の様々なシステムで使用されている。分布型回路では、トランジスタの寄生容量を入出力の伝送線路に組み込んだ状態でインピーダンスマッチングを取り、さらに入出力間の伝送線路の伝搬定数を合わせることで、広帯域に信号を増幅したり、ミキシングしたりすることが可能である。
【0003】
分布型回路を適切に動作させるためには、使用する各トランジスタに適切な電流（バイポーラトランジスタの場合にはコレクタ電流、電界効果トランジスタの場合にはドレイン電流）を流す必要がある。図１２は従来の分布型増幅器の構成を示す回路図である。分布型増幅器は、入力端が信号入力端子１に接続された入力用の伝送線路ＣＰＷ１０と、終端が信号出力端子２に接続された出力用の伝送線路ＣＰＷ２０と、伝送線路ＣＰＷ１０の終端と接地とを接続する入力終端抵抗Ｒ１と、伝送線路ＣＰＷ２０の入力端と接地とを接続する出力終端抵抗Ｒ２と、伝送線路ＣＰＷ１０，ＣＰＷ２０に沿って配置され、入力端子が伝送線路ＣＰＷ１０に接続され、出力端子が伝送線路ＣＰＷ２０に接続された複数のユニットセル３－１～３－Ｎと、各ユニットセル３－１～３－Ｎ内の入力トランジスタにバイアス電圧を供給するバイアスティー４とから構成される。図１２の例では、ユニットセル３（３－１～３－Ｎ）をＮ段設けている。伝送線路ＣＰＷ１０は、複数の伝送線路ＣＰＷ１ａ，ＣＰＷ１，ＣＰＷ１ｂを直列に接続した構成からなる。同様に、伝送線路ＣＰＷ２０は、複数の伝送線路ＣＰＷ２ａ，ＣＰＷ２，ＣＰＷ２ｂを直列に接続した構成からなる。
【0004】
図１３に示すように、各ユニットセル３（３－１～３－Ｎ）は、それぞれベース端子が伝送線路ＣＰＷ１０に接続された入力トランジスタＱ３０と、コレクタ端子が伝送線路ＣＰＷ２０に接続され、エミッタ端子が入力トランジスタＱ３０のコレクタ端子に接続された出力トランジスタＱ３１と、一端が入力トランジスタＱ３０のエミッタ端子に接続され、他端が電源電圧ＶＥＥに接続されたエミッタ抵抗ＲＥＥと、一端が電源電圧ＶＥＥに接続され、他端が出力トランジスタＱ３１のベース端子に接続された抵抗Ｒ３０と、一端が出力トランジスタＱ３１のベース端子に接続され、他端が接地された抵抗Ｒ３１と、一端が出力トランジスタＱ３１のベース端子に接続され、他端が接地されたキャパシタＣ３０とから構成される。
【0005】
例えば集積回路（ＩＣ：Integrated Circuit）で実現する図１２のような分布型増幅器の場合、各ユニットセル３のトランジスタＱ３０，Ｑ３１に適切な電流を流すためには、各ユニットセル３の入力トランジスタＱ３０のベース端子に適切なバイアス電圧を与える必要がある。入力トランジスタＱ３０のバイアス電圧を与える時に、前段回路の直流電圧が影響しないように、直流電圧をカットするオフチップのバイアスティー４が用いられる（非特許文献１参照）。バイアスティー４は、図１２に示すように、信号入力端子１と伝送線路ＣＰＷ１０の入力端との間に挿入されたキャパシタＣ１と、一端が伝送線路ＣＰＷ１０の入力端に接続され、他端がバイアス電圧ｖｂｉｎに接続されたインダクタＬ１とから構成される。
【0006】
図１４、図１５は従来の分布型増幅器の別の構成を示す回路図である。図１４の構成では、伝送線路ＣＰＷ１０に直流電流が流れないようにするために、図１２の構成に加えて、入力終端抵抗Ｒ１と接地との間にキャパシタＣ２を挿入している（非特許文献２参照）。
図１５の構成では、伝送線路ＣＰＷ１０の入力端にはオフチップのキャパシタＣ１からなるＤＣブロック５のみを設け、各ユニットセル３の入力トランジスタＱ３０に適切なバイアス電圧を与えるために、伝送線路ＣＰＷ１０の終端に入力終端抵抗Ｒ１と配線６とを介してバイアス電圧Ｖｂｂを供給するようにしている（非特許文献３参照）。
図１５の構成では、伝送線路ＣＰＷ１０の入力端にはオフチップのキャパシタＣ１からなるＤＣブロック５のみを設け、各ユニットセル３の入力トランジスタＱ３０に適切なバイアス電圧を与えるために、伝送線路ＣＰＷ１０の終端に入力終端抵抗Ｒ１と配線６とを介してバイアス電圧Ｖｂｂを供給するようにしている（非特許文献３参照）。
【0007】
【0008】
図１２に示した分布型増幅器の構成では、バイアスティー４のインダクタＬ１から伝送線路ＣＰＷ１０を通って入力終端抵抗Ｒ１に直流電流が流れるため、伝送線路ＣＰＷ１０の寄生抵抗で電圧降下が発生する。図１２の構成では、例えば各ユニットセル３の入力トランジスタの回路としてエミッタ接地回路を用いる場合、上記の電圧降下によって各ユニットセル３の入力トランジスタのベース端子の電圧が不均一になるため、分布型増幅器の利得が低下するという課題があった。
【0009】
利得が低下する現象は以下のように説明できる。伝送線路ＣＰＷ１０で発生する電圧降下によってバイアスティー４側と入力終端抵抗Ｒ１側とで電圧値が異なる。各ユニットセル３においては、入力トランジスタＱ３０にコレクタ電流が流れるが、バイアスティー４側と入力終端抵抗Ｒ１側とで電圧値が異なるために、各ユニットセル３の入力トランジスタＱ３０のベース電圧Ｖｉｃが不均一になるため、コレクタ電流の値も不均一になる。インダクタＬ１から入力終端抵抗Ｒ１へ電流が流れる場合、１段目のユニットセル３－１の入力トランジスタＱ３０に流れるコレクタ電流の方が、Ｎ段目のユニットセル３－Ｎの入力トランジスタＱ３０に流れるコレクタ電流よりも大きくなる。一方で、トランジスタの最大利得を引き出すための最適なコレクタ電流の値が存在する。しかしながら、上記のとおりコレクタ電流が不均一なために、終端側に近いユニットセル程、最適なコレクタ電流の値から外れるために、図１２の構成では利得が低下する。
【0010】
図１４に示した分布型増幅器の構成では、伝送線路ＣＰＷ１０に直流電流が流れないようにするために、入力終端抵抗Ｒ１と接地との間にキャパシタＣ２を挿入している。しかしながら、図１４の構成では、オンチップでキャパシタＣ２の大きな容量値を実現できないため、低周波側の反射特性が悪化するという課題があった。このような反射特性の悪化の問題があるため、低い周波数から良好な反射特性を必要とするベースバンド信号の増幅やミキシングに、図１４の構成を採用することは望ましくない。
【0011】
また、図１２、図１４に示した分布型増幅器の構成では、バイアスティー４を用いているが、分布型回路の広帯域化のためには、バイアスティー４の自己共振周波数を高周波化する必要がある。しかしながら、バイアスティー４には、大きなインダクタＬ１が必要なため、自己共振周波数の高周波化が困難であった。
【0012】
図１５に示した分布型増幅器の構成では、伝送線路ＣＰＷ１０の入力端にＤＣブロック５を設け、伝送線路ＣＰＷ１０の終端に入力終端抵抗Ｒ１と配線６とを介してバイアス電圧Ｖｂｂを供給している。この図１５の構成では、伝送線路ＣＰＷ１０に大きな直流電流が流れることはなく、各ユニットセル３に均等にバイアス電圧がかかる。しかしながら、図１５の構成では、バイアス電圧Ｖｂｂを与える端子と入力終端抵抗Ｒ１との間に長い配線６を引き回す必要があるため、高周波側の反射特性が悪化するという課題があった。このような反射特性の悪化の問題があるため、高速なベースバンド信号の増幅やミキシングに、図１５の構成を採用することは望ましくない。
以上のように、従来の構成では、利得と反射特性を悪化させることなく、各ユニットセル３の入力トランジスタにバイアス電圧を与えることは困難であった。
以上のように、従来の構成では、利得と反射特性を悪化させることなく、各ユニットセル３の入力トランジスタにバイアス電圧を与えることは困難であった。
【先行技術文献】
【非特許文献】
【0013】
【文献】Satoshi Masuda，Tsuyoshi Takahashi，and Kazukiyo Joshin，“An over-110-GHz InP HEMT flip-chip distributed baseband amplifier with inverted microstrip line structure for optical transmission system”，IEEE Journal of Solid-State Circuits，Vol.38，No.9，pp.1479-1484，2003
【文献】Kevin W.Kobayashi，Reza Esfandiari，and Aaron K.Oki，“A novel HBT distributed amplifier design topology based on attenuation compensation techniques”，IEEE transactions on microwave theory and techniques，Vol.42，No.12，pp.2583-2589，1994
【文献】Stavros Giannakopoulos，et al.，“Ultra-broadband common collector-cascode 4-cell distributed amplifier in 250nm InP HBT technology with over 200 GHz bandwidth”，2017 12th European Microwave Integrated Circuits Conference(EuMIC)．IEEE，2017
【発明の概要】
【発明が解決しようとする課題】
【0014】
本発明は、上記課題を解決するためになされたもので、各ユニットセルの入力トランジスタに適切なバイアス電圧を与えることができ、利得と反射特性を悪化させることなく分布型回路を動作させることを目的とする。
【課題を解決するための手段】
【0015】
本発明の分布型回路は、入力端に入力信号が入力されるように構成された第１の伝送線路と、出力端から出力信号を出力するように構成された第２の伝送線路と、一端が前記第１の伝送線路の終端に接続され、他端がグラウンドに接続された終端抵抗と、前記第１、第２の伝送線路に沿って配置され、入力端子が前記第１の伝送線路に接続され、出力端子が前記第２の伝送線路に接続された複数のユニットセルと、一端が前記第１の伝送線路の終端または終端の近傍に接続され、他端が電源電圧に接続され、前記第１の伝送線路と前記電源電圧との間の電流量を調整可能な第１の可変電流源と、前記入力信号が入力される信号入力端子と前記第１の伝送線路の入力端との間に挿入されたキャパシタとを備えることを特徴とするものである。
【発明の効果】
【0016】
本発明によれば、一端が第１の伝送線路の終端または終端の近傍に接続され、他端が電源電圧に接続された第１の可変電流源を設けることにより、各ユニットセルの入力トランジスタに適切なバイアス電圧を与えることができ、利得と反射特性を悪化させることなく分布型回路を動作させることができる。
【図面の簡単な説明】
【0017】
【発明を実施するための形態】
【0018】
［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係る分布型増幅器の構成を示す回路図である。本実施例の分布型増幅器は、入力用の伝送線路ＣＰＷ１０と、終端が信号出力端子２に接続された出力用の伝送線路ＣＰＷ２０と、伝送線路ＣＰＷ１０の終端と接地とを接続する入力終端抵抗Ｒ１と、伝送線路ＣＰＷ２０の入力端と接地とを接続する出力終端抵抗Ｒ２と、伝送線路ＣＰＷ１０，ＣＰＷ２０に沿って配置され、入力端子が伝送線路ＣＰＷ１０に接続され、出力端子が伝送線路ＣＰＷ２０に接続された複数のユニットセル３－１～３－Ｎと、信号入力端子１と伝送線路ＣＰＷ１０の入力端との間に挿入されたオフチップのキャパシタＣ１からなるＤＣブロック５と、一端が伝送線路ＣＰＷ１０の終端に接続され、他端が電源電圧ＶＥＥに接続され、伝送線路ＣＰＷ１０と電源電圧ＶＥＥとの間の電流量を調整可能な可変電流源ＩＳとから構成される。
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係る分布型増幅器の構成を示す回路図である。本実施例の分布型増幅器は、入力用の伝送線路ＣＰＷ１０と、終端が信号出力端子２に接続された出力用の伝送線路ＣＰＷ２０と、伝送線路ＣＰＷ１０の終端と接地とを接続する入力終端抵抗Ｒ１と、伝送線路ＣＰＷ２０の入力端と接地とを接続する出力終端抵抗Ｒ２と、伝送線路ＣＰＷ１０，ＣＰＷ２０に沿って配置され、入力端子が伝送線路ＣＰＷ１０に接続され、出力端子が伝送線路ＣＰＷ２０に接続された複数のユニットセル３－１～３－Ｎと、信号入力端子１と伝送線路ＣＰＷ１０の入力端との間に挿入されたオフチップのキャパシタＣ１からなるＤＣブロック５と、一端が伝送線路ＣＰＷ１０の終端に接続され、他端が電源電圧ＶＥＥに接続され、伝送線路ＣＰＷ１０と電源電圧ＶＥＥとの間の電流量を調整可能な可変電流源ＩＳとから構成される。
【0019】
図１の例では、ユニットセル３（３－１～３－Ｎ）をＮ段設けている（Ｎは２以上の整数）。図１のＶｉｎは分布型増幅器の入力信号、Ｖｏｕｔは分布型増幅器の出力信号、Ｖｉｃはユニットセル３の入力信号（入力トランジスタのベース電圧）、Ｖｉｏはユニットセル３の出力信号である。各ユニットセル３の構成は図１３に示したとおりである。
【0020】
伝送線路ＣＰＷ１０は、複数の伝送線路ＣＰＷ１ａ，ＣＰＷ１，ＣＰＷ１ｂを直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ１と入力側の伝送線路ＣＰＷ１ａとは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ１ａの場合、入力側のＤＣブロック５等の寄生容量の影響を伝送線路ＣＰＷ１ａで吸収する必要があるからである。同様に、伝送線路ＣＰＷ１とＣＰＷ１ｂとは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ１ｂの場合、入力終端抵抗Ｒ１および可変電流源ＩＳの寄生容量の影響を伝送線路ＣＰＷ１ｂで吸収する必要があるからである。
【0021】
伝送線路ＣＰＷ２０は、複数の伝送線路ＣＰＷ２ａ，ＣＰＷ２，ＣＰＷ２ｂを直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ２と入力側の伝送線路ＣＰＷ２ａとは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ２ａの場合、出力終端抵抗Ｒ２の寄生容量の影響を伝送線路ＣＰＷ２ａで吸収する必要があるからである。同様に、伝送線路ＣＰＷ２とＣＰＷ２ｂとは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ２ｂの場合、信号出力端子２の後段の回路等の寄生容量の影響を伝送線路ＣＰＷ２ｂで吸収する必要があるからである。
【0022】
本実施例では、伝送線路ＣＰＷ１０の終端と電源電圧ＶＥＥとの間に設けた可変電流源ＩＳの電流量を制御電圧Ｖｃｏｎｔによって制御することで、各ユニットセル３の入力トランジスタのベース端子に所望のバイアス電圧を与えることができる。本実施例では、各ユニットセル３の入力トランジスタのベース電流のために伝送線路ＣＰＷ１０に僅かな直流電流が流れるだけなので、伝送線路ＣＰＷ１０における電圧降下が非常に小さく、電圧降下による分布型増幅器の利得の低下は殆ど無い。
【0023】
また、本実施例では、入力終端抵抗Ｒ１が直接グラウンドに接続されるため、反射特性が悪化することもない。したがって、本実施例では、利得と反射特性を悪化させることなく、各ユニットセル３の入力トランジスタにバイアス電圧を与えることが可能となる。
【0024】
図２に従来および本実施例の分布型増幅器のＳパラメータのシミュレーション結果を示す。従来の分布型増幅器としては、図１５に示した構成を用いた。ここでは、従来および本実施例共にＮ＝６とし、入力終端抵抗Ｒ１を５０Ωとした。電源電圧ＶＥＥは－４．４Ｖの負電圧である。従来の分布型増幅器では、入力終端抵抗Ｒ１とバイアス電圧Ｖｂｂを与える端子との間に、長い配線６を模擬した５００ｐＨのインダクタを挿入している。本実施例の分布型増幅器では、従来の分布型増幅器と同じバイアス電圧が各ユニットセル３の入力トランジスタのベース端子にかかるように、可変電流源ＩＳに６７ｍＡの電流を流している。
【0025】
図２のＳ１１ａは従来の分布型増幅器のＳパラメータＳ１１、Ｓ１１ｂは本実施例の分布型増幅器のＳパラメータＳ１１、Ｓ２１ａは従来の分布型増幅器のＳパラメータＳ２１、Ｓ２１ｂは本実施例の分布型増幅器のＳパラメータＳ２１である。図２によれば、本実施例の構成を用いることにより、従来と同等の利得（Ｓ２１）を実現しつつ、従来よりも良好な反射特性（Ｓ１１）が得られていることが分かる。
【0026】
［第２の実施例］
次に、本発明の第２の実施例について説明する。図３は本発明の第２の実施例に係る分布型増幅器の構成を示す回路図である。本実施例は、第１の実施例の具体例であり、可変電流源ＩＳの構成として、図３に示すような１個のトランジスタＱ１で実現できる最も単純かつ小面積な構成を採用したものである。トランジスタＱ１のベース端子には制御電圧Ｖｃｏｎｔが入力され、エミッタ端子には電源電圧ＶＥＥが与えられる。トランジスタＱ１のコレクタ端子は伝送線路ＣＰＷ１０の終端に接続される。
次に、本発明の第２の実施例について説明する。図３は本発明の第２の実施例に係る分布型増幅器の構成を示す回路図である。本実施例は、第１の実施例の具体例であり、可変電流源ＩＳの構成として、図３に示すような１個のトランジスタＱ１で実現できる最も単純かつ小面積な構成を採用したものである。トランジスタＱ１のベース端子には制御電圧Ｖｃｏｎｔが入力され、エミッタ端子には電源電圧ＶＥＥが与えられる。トランジスタＱ１のコレクタ端子は伝送線路ＣＰＷ１０の終端に接続される。
【0027】
本実施例では、トランジスタＱ１のベース端子に与える制御電圧Ｖｃｏｎｔを変えることにより、トランジスタＱ１のコレクタ電流を制御することができ、可変電流源ＩＳの電流量を制御することができる。
【0028】
図３の例では、可変電流源ＩＳを実現するトランジスタＱ１としてバイポーラトランジスタを使用したが、ＭＯＳトランジスタを使用してもよい。ＭＯＳトランジスタを使用する場合には、上記の説明において、ベース端子をゲート端子に置き換え、コレクタ端子をドレイン端子に置き換え、エミッタ端子をソース端子に置き換えるようにすればよい。
【0029】
また、図３では、トランジスタＱ１のエミッタ端子を接地し、ベース端子の電圧を変化させる例を示しているが、図３のレイアウトが困難な場合、ベース端子を接地し、エミッタ電圧を変化させて可変電流源ＩＳの電流量を調整してもよい。この場合の分布型増幅器の構成を図４に示す。
【0030】
［第３の実施例］
次に、本発明の第３の実施例について説明する。図５は本発明の第３の実施例に係る分布型増幅器の構成を示す回路図である。本実施例は、第１の実施例の別の具体例である。本実施例の可変電流源ＩＳは、第２の実施例の構成にたいして、ベース端子にバイアス電圧Ｖ１が入力され、コレクタ端子が伝送線路ＣＰＷ１０の終端に接続され、エミッタ端子がトランジスタＱ１のコレクタ端子に接続されたトランジスタＱ２を追加したものである。本実施例は、可変電流源ＩＳのインピーダンスを向上させるために、複数のトランジスタＱ１，Ｑ２を縦積みにしたカスコード型の可変電流源を採用したものである。
次に、本発明の第３の実施例について説明する。図５は本発明の第３の実施例に係る分布型増幅器の構成を示す回路図である。本実施例は、第１の実施例の別の具体例である。本実施例の可変電流源ＩＳは、第２の実施例の構成にたいして、ベース端子にバイアス電圧Ｖ１が入力され、コレクタ端子が伝送線路ＣＰＷ１０の終端に接続され、エミッタ端子がトランジスタＱ１のコレクタ端子に接続されたトランジスタＱ２を追加したものである。本実施例は、可変電流源ＩＳのインピーダンスを向上させるために、複数のトランジスタＱ１，Ｑ２を縦積みにしたカスコード型の可変電流源を採用したものである。
【0031】
本実施例においても、トランジスタＱ１のベース端子に与える制御電圧Ｖｃｏｎｔを変えることにより、可変電流源ＩＳの電流量を制御することができる。バイアス電圧Ｖ１は、制御電圧Ｖｃｏｎｔよりも高い電圧（本実施例では接地電圧と制御電圧Ｖｃｏｎｔとの間の電圧）に設定される。
【0032】
図５の例では、トランジスタ２個を用いた２段構成の場合を示しているが、可変電流源ＩＳに用いるトランジスタの段数は２に限るものではない。可変電流源ＩＳのインピーダンス向上が必要な場合は、３段以上の構成にしてもよい。
【0033】
［第４の実施例］
理想的な可変電流源はインピーダンスが無限大のため、可変電流源の付加によって分布型回路の特性（帯域や利得）が悪化することはない。しかしながら、実際の可変電流源は、第２、第３の実施例のようにトランジスタで構成されるため、トランジスタの寄生容量によって高周波側のインピーダンスが小さくなり、分布型回路の特性劣化（主に帯域特性の劣化）の原因となり得る。
理想的な可変電流源はインピーダンスが無限大のため、可変電流源の付加によって分布型回路の特性（帯域や利得）が悪化することはない。しかしながら、実際の可変電流源は、第２、第３の実施例のようにトランジスタで構成されるため、トランジスタの寄生容量によって高周波側のインピーダンスが小さくなり、分布型回路の特性劣化（主に帯域特性の劣化）の原因となり得る。
【0034】
トランジスタの寄生容量の影響をなくすために、図６に示すような分布型可変電流源ＤＩＳを用いることが望ましい。分布型可変電流源ＤＩＳは、最終段のユニットセル３－Ｎよりも後ろで入力終端抵抗Ｒ１よりも前の位置に伝送線路ＣＰＷ１０ａに沿って配置され、一端が伝送線路ＣＰＷ１０ａに接続され、他端が電源電圧ＶＥＥに接続された複数の可変電流源ＩＳ－１～ＩＳ－Ｍ（Ｍは２以上の整数）からなる。
【0035】
伝送線路ＣＰＷ１０ａは、複数の伝送線路ＣＰＷ１ａ，ＣＰＷ１，ＣＰＷ４，ＣＰＷ１ｂを直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ１と、可変電流源ＩＳ（ＩＳ－１～ＩＳ－Ｍ）が接続された伝送線路ＣＰＷ４とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ４の場合、可変電流源ＩＳ（ＩＳ－１～ＩＳ－Ｍ）の寄生容量の影響を伝送線路ＣＰＷ４で吸収する必要があるからである。
【0036】
各可変電流源ＩＳ－１～ＩＳ－Ｍの構成としては、第２、第３の実施例で説明した構成を用いることができる。第１の実施例と同様に、各ユニットセル３の入力トランジスタのベース端子に所望のバイアス電圧を与えることができるように、制御電圧Ｖｃｏｎｔ－１～Ｖｃｏｎｔ－Ｍによって各可変電流源ＩＳ－１～ＩＳ－Ｍの電流量を制御すればよい。制御電圧Ｖｃｏｎｔ－１～Ｖｃｏｎｔ－Ｍの値は、同一の値にしてもよいし、異なる値にしてもよい。
【0037】
本実施例のように、分布型可変電流源ＤＩＳを用いることによって、各可変電流源ＩＳ－１～ＩＳ－Ｍを構成するトランジスタの寄生容量の影響は伝送線路ＣＰＷ４に吸収されるので、分布型回路の特性劣化を防止することができる。
広帯域化のためには、できるだけ小さい可変電流源ＩＳ－１～ＩＳ－Ｍを用いることが望ましい。例えば可変電流源ＩＳ－１～ＩＳ－Ｍとしてバイポーラトランジスタを用いる場合は、プロセスで製造可能な最小のエミッタ長を持つトランジスタを用いることが望ましい。
広帯域化のためには、できるだけ小さい可変電流源ＩＳ－１～ＩＳ－Ｍを用いることが望ましい。例えば可変電流源ＩＳ－１～ＩＳ－Ｍとしてバイポーラトランジスタを用いる場合は、プロセスで製造可能な最小のエミッタ長を持つトランジスタを用いることが望ましい。
【0038】
［第５の実施例］
次に、本発明の第５の実施例について説明する。図７は本発明の第５の実施例に係る分布型増幅器の構成を示す回路図である。本実施例の分布型増幅器は、入力用の伝送線路ＣＰＷ１０ｂと、出力用の伝送線路ＣＰＷ２０と、入力終端抵抗Ｒ１と、出力終端抵抗Ｒ２と、ユニットセル３－１～３－Ｎと、可変電流源ＩＳと、一端が接地され、他端が信号入力端子１と初段のユニットセル３－１との間の伝送線路ＣＰＷ１０ｂに接続され、接地と伝送線路ＣＰＷ１０ｂとの間の電流量を調整可能な可変電流源ＩＳ２と、一端が信号入力端子１と初段のユニットセル３－１との間の伝送線路ＣＰＷ１０ｂに接続され、他端が電源電圧ＶＥＥに接続され、伝送線路ＣＰＷ１０ｂと電源電圧ＶＥＥとの間の電流量を調整可能な可変電流源ＩＳ３とから構成される。
次に、本発明の第５の実施例について説明する。図７は本発明の第５の実施例に係る分布型増幅器の構成を示す回路図である。本実施例の分布型増幅器は、入力用の伝送線路ＣＰＷ１０ｂと、出力用の伝送線路ＣＰＷ２０と、入力終端抵抗Ｒ１と、出力終端抵抗Ｒ２と、ユニットセル３－１～３－Ｎと、可変電流源ＩＳと、一端が接地され、他端が信号入力端子１と初段のユニットセル３－１との間の伝送線路ＣＰＷ１０ｂに接続され、接地と伝送線路ＣＰＷ１０ｂとの間の電流量を調整可能な可変電流源ＩＳ２と、一端が信号入力端子１と初段のユニットセル３－１との間の伝送線路ＣＰＷ１０ｂに接続され、他端が電源電圧ＶＥＥに接続され、伝送線路ＣＰＷ１０ｂと電源電圧ＶＥＥとの間の電流量を調整可能な可変電流源ＩＳ３とから構成される。
【0039】
伝送線路ＣＰＷ１０ｂは、複数の伝送線路ＣＰＷ１ａ，ＣＰＷ５，ＣＰＷ１，ＣＰＷ１ｂを直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ１と、可変電流源ＩＳ２，ＩＳ３が接続された伝送線路ＣＰＷ５とは、特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ５の場合、可変電流源ＩＳ２，ＩＳ３の寄生容量の影響を伝送線路ＣＰＷ５で吸収する必要があるからである。
【0040】
本実施例は、信号入力端子１と伝送線路ＣＰＷ１０ｂの入力端との間にＤＣブロックが無い例である。すなわち、図示しない前段回路の直流電圧が本実施例の分布型増幅器に入力される。本実施例では、可変電流源ＩＳに加えて、入力側にさらに２つの可変電流源ＩＳ２，ＩＳ３を加えることにより、反射特性、利得を損ねることなく、各ユニットセル３の入力トランジスタのベース端子に所望のバイアス電圧を与えることが可能である。可変電流源ＩＳ２，ＩＳ３としては、可変電流源ＩＳと同様にトランジスタを用いることができる。
【0041】
可変電流源ＩＳの調整は第１の実施例で説明したとおりである。可変電流源ＩＳ２，ＩＳ３については、可変電流源ＩＳ２，ＩＳ３の電流量をそれぞれ制御電圧Ｖｃｏｎｔ２，Ｖｃｏｎｔ３によって制御することで、可変電流源ＩＳ２と可変電流源ＩＳ３との接続点Ａの電圧が、入力終端抵抗Ｒ１と可変電流源ＩＳとの接続点Ｂの電圧と等しくなるようにすればよい。
なお、ＤＣブロックを設ける代わりに、可変電流源ＩＳ２，ＩＳ３を設ける構成を第２～第４の実施例に適用してもよい。
なお、ＤＣブロックを設ける代わりに、可変電流源ＩＳ２，ＩＳ３を設ける構成を第２～第４の実施例に適用してもよい。
【0042】
［第６の実施例］
第１～第５の実施例では、分布型回路の例として分布型増幅器を例に挙げて説明したが、本発明は他の分布型回路、例えば分布型ミキサに適用することも可能である。図８は本発明の第６の実施例に係る分布型ミキサの構成を示す回路図である。分布型ミキサは、入力端が信号入力端子（ＩＦ端子）１に接続された伝送線路ＣＰＷ１０と、終端が信号出力端子（ＲＦ端子）２ｐ，２ｎに接続されたＲＦ信号出力用の伝送線路ＣＰＷ２０ｐ，ＣＰＷ２０ｎと、ＬＯ信号入力用の伝送線路ＣＰＷ３０ｐ，ＣＰＷ３０ｎと、伝送線路ＣＰＷ１０の終端と接地とを接続する入力終端抵抗Ｒ１と、伝送線路ＣＰＷ２０ｐ，ＣＰＷ２０ｎの入力端と接地とを接続する出力終端抵抗Ｒ２ｐ，Ｒ２ｎと、伝送線路ＣＰＷ３０ｐ，ＣＰＷ３０ｎの終端とバイアス電圧ｖｂｌｏとを接続する終端抵抗Ｒ３ｐ，Ｒ３ｎと、信号入力端子１と伝送線路ＣＰＷ１０の入力端との間に挿入されたオフチップのキャパシタＣ１からなるＤＣブロック５と、伝送線路ＣＰＷ１０，ＣＰＷ２０ｐ，ＣＰＷ２０ｎ，ＣＰＷ３０ｐ，ＣＰＷ３０ｎに沿って配置され、ＩＦ入力端子が伝送線路ＣＰＷ１０に接続され、ＬＯ入力端子が伝送線路ＣＰＷ３０ｐ，ＣＰＷ３０ｎに接続され、ＲＦ出力端子が伝送線路ＣＰＷ２０ｐ，ＣＰＷ２０ｎに接続された複数のユニットセル７－１～７－Ｎと、ＬＯ信号を２分岐させて伝送線路ＣＰＷ３０ｐ，ＣＰＷ３０ｎの入力端に入力する分岐導波管８と、一端が伝送線路ＣＰＷ１０の終端に接続され、他端が電源電圧ＶＥＥに接続され、伝送線路ＣＰＷ１０と電源電圧ＶＥＥとの間の電流量を調整可能な可変電流源ＩＳとから構成される。
第１～第５の実施例では、分布型回路の例として分布型増幅器を例に挙げて説明したが、本発明は他の分布型回路、例えば分布型ミキサに適用することも可能である。図８は本発明の第６の実施例に係る分布型ミキサの構成を示す回路図である。分布型ミキサは、入力端が信号入力端子（ＩＦ端子）１に接続された伝送線路ＣＰＷ１０と、終端が信号出力端子（ＲＦ端子）２ｐ，２ｎに接続されたＲＦ信号出力用の伝送線路ＣＰＷ２０ｐ，ＣＰＷ２０ｎと、ＬＯ信号入力用の伝送線路ＣＰＷ３０ｐ，ＣＰＷ３０ｎと、伝送線路ＣＰＷ１０の終端と接地とを接続する入力終端抵抗Ｒ１と、伝送線路ＣＰＷ２０ｐ，ＣＰＷ２０ｎの入力端と接地とを接続する出力終端抵抗Ｒ２ｐ，Ｒ２ｎと、伝送線路ＣＰＷ３０ｐ，ＣＰＷ３０ｎの終端とバイアス電圧ｖｂｌｏとを接続する終端抵抗Ｒ３ｐ，Ｒ３ｎと、信号入力端子１と伝送線路ＣＰＷ１０の入力端との間に挿入されたオフチップのキャパシタＣ１からなるＤＣブロック５と、伝送線路ＣＰＷ１０，ＣＰＷ２０ｐ，ＣＰＷ２０ｎ，ＣＰＷ３０ｐ，ＣＰＷ３０ｎに沿って配置され、ＩＦ入力端子が伝送線路ＣＰＷ１０に接続され、ＬＯ入力端子が伝送線路ＣＰＷ３０ｐ，ＣＰＷ３０ｎに接続され、ＲＦ出力端子が伝送線路ＣＰＷ２０ｐ，ＣＰＷ２０ｎに接続された複数のユニットセル７－１～７－Ｎと、ＬＯ信号を２分岐させて伝送線路ＣＰＷ３０ｐ，ＣＰＷ３０ｎの入力端に入力する分岐導波管８と、一端が伝送線路ＣＰＷ１０の終端に接続され、他端が電源電圧ＶＥＥに接続され、伝送線路ＣＰＷ１０と電源電圧ＶＥＥとの間の電流量を調整可能な可変電流源ＩＳとから構成される。
【0043】
図８のＶｉｎは分布型ミキサの入力信号（ＩＦ信号）、Ｖｏｕｔ＋は分布型ミキサの正相側の出力信号（ＲＦ＋信号）、Ｖｏｕｔ－は分布型ミキサの逆相側の出力信号（ＲＦ－信号）、ＬＯ＋は正相側のＬＯ信号、ＬＯ－は逆相側のＬＯ信号である。
【0044】
図９に示すように、各ユニットセル７（７－１～７－Ｎ）は、それぞれベース端子が伝送線路ＣＰＷ１０に接続された入力トランジスタＱ７０と、ベース端子が伝送線路ＣＰＷ３０ｐ，ＣＰＷ３０ｎに接続され、コレクタ端子が伝送線路ＣＰＷ２０ｐ，ＣＰＷ２０ｎに接続され、エミッタ端子がトランジスタＱ７０のコレクタ端子に接続された出力トランジスタＱ７１，Ｑ７２と、一端が入力トランジスタＱ７０のエミッタ端子に接続され、他端が電源電圧ＶＥＥに接続されたエミッタ抵抗ＲＥＥａとから構成される。
【0045】
第１の実施例と同様に、伝送線路ＣＰＷ１０は、複数の伝送線路ＣＰＷ１ａ，ＣＰＷ１，ＣＰＷ１ｂを直列に接続した構成からなる。
伝送線路ＣＰＷ２０ｐは、複数の伝送線路ＣＰＷ２ｐ＿ａ，ＣＰＷ２ｐ，ＣＰＷ２ｐ＿ｂを直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ２ｐと入力側の伝送線路ＣＰＷ２ｐ＿ａとは特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ２ｐ＿ａの場合、出力終端抵抗Ｒ２ｐの寄生容量の影響を伝送線路ＣＰＷ２ｐ＿ａで吸収する必要があるからである。同様に、伝送線路ＣＰＷ２ｐとＣＰＷ２ｐ＿ｂとは特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ２ｐ＿ｂの場合、信号出力端子２ｐの後段の回路等の寄生容量の影響を伝送線路ＣＰＷ２ｐ＿ｂで吸収する必要があるからである。
伝送線路ＣＰＷ２０ｐと同様に、伝送線路ＣＰＷ２０ｎは、複数の伝送線路ＣＰＷ２ｎ＿ａ，ＣＰＷ２ｎ，ＣＰＷ２ｎ＿ｂを直列に接続した構成からなる。
伝送線路ＣＰＷ２０ｐは、複数の伝送線路ＣＰＷ２ｐ＿ａ，ＣＰＷ２ｐ，ＣＰＷ２ｐ＿ｂを直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ２ｐと入力側の伝送線路ＣＰＷ２ｐ＿ａとは特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ２ｐ＿ａの場合、出力終端抵抗Ｒ２ｐの寄生容量の影響を伝送線路ＣＰＷ２ｐ＿ａで吸収する必要があるからである。同様に、伝送線路ＣＰＷ２ｐとＣＰＷ２ｐ＿ｂとは特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ２ｐ＿ｂの場合、信号出力端子２ｐの後段の回路等の寄生容量の影響を伝送線路ＣＰＷ２ｐ＿ｂで吸収する必要があるからである。
伝送線路ＣＰＷ２０ｐと同様に、伝送線路ＣＰＷ２０ｎは、複数の伝送線路ＣＰＷ２ｎ＿ａ，ＣＰＷ２ｎ，ＣＰＷ２ｎ＿ｂを直列に接続した構成からなる。
【0046】
伝送線路ＣＰＷ３０ｐは、複数の伝送線路ＣＰＷ３ｐ＿ａ，ＣＰＷ３ｐ，ＣＰＷ３ｐ＿ｂを直列に接続した構成からなる。ユニットセル間の伝送線路ＣＰＷ３ｐと入力側の伝送線路ＣＰＷ３ｐ＿ａとは特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ３ｐ＿ａの場合、入力側の分岐導波管８等の寄生容量の影響を伝送線路ＣＰＷ３ｐ＿ａで吸収する必要があるからである。同様に、伝送線路ＣＰＷ３ｐとＣＰＷ３ｐ＿ｂとは特性インピーダンスが異なる。その理由は、伝送線路ＣＰＷ３ｐ＿ｂの場合、終端抵抗Ｒ３ｐの寄生容量の影響を伝送線路ＣＰＷ３ｐ＿ｂで吸収する必要があるからである。
伝送線路ＣＰＷ３０ｐと同様に、伝送線路ＣＰＷ３０ｎは、複数の伝送線路ＣＰＷ３ｎ＿ａ，ＣＰＷ３ｎ，ＣＰＷ３ｎ＿ｂを直列に接続した構成からなる。
伝送線路ＣＰＷ３０ｐと同様に、伝送線路ＣＰＷ３０ｎは、複数の伝送線路ＣＰＷ３ｎ＿ａ，ＣＰＷ３ｎ，ＣＰＷ３ｎ＿ｂを直列に接続した構成からなる。
【0047】
本実施例においても、可変電流源ＩＳの電流量を制御電圧Ｖｃｏｎｔによって制御することで、各ユニットセル７の入力トランジスタＱ７０のベース端子に所望のバイアス電圧を与えることができる。
こうして、本実施例では、分布型ミキサの変換利得と反射特性を悪化させることなく、各ユニットセル７の入力トランジスタＱ７０にバイアス電圧を与えることが可能となる。
こうして、本実施例では、分布型ミキサの変換利得と反射特性を悪化させることなく、各ユニットセル７の入力トランジスタＱ７０にバイアス電圧を与えることが可能となる。
【0048】
【0049】
第１～第６の実施例では、トランジスタＱ１，Ｑ２，Ｑ３０，Ｑ３１，Ｑ７０～Ｑ７２としてバイポーラトランジスタを使用した例を示しているが、ＭＯＳトランジスタを使用してもよい。ＭＯＳトランジスタを使用する場合には、上記の説明において、ベース端子をゲート端子に置き換え、コレクタ端子をドレイン端子に置き換え、エミッタ端子をソース端子に置き換え、エミッタ抵抗をソース抵抗に置き換えるようにすればよい。
【0050】
また、第１～第６の実施例では、伝送線路としてＣＰＷ（coplanar waveguide）を用いた場合を示しているが、伝送線路であればＣＰＷに限らず、マイクロストップライン等の他の伝送線路であってもよい。
【産業上の利用可能性】
【0051】
本発明は、分布型回路に適用することができる。
【符号の説明】
【0052】
１…信号入力端子、２…信号出力端子、３，７…ユニットセル、５…ＤＣブロック、８…分岐導波管、ＣＰＷ１，ＣＰＷ１ａ，ＣＰＷ１ｂ，ＣＰＷ２，ＣＰＷ２ａ，ＣＰＷ２ｂ，ＣＰＷ２ｐ，ＣＰＷ２ｐ＿ａ，ＣＰＷ２ｐ＿ｂ，ＣＰＷ２ｎ，ＣＰＷ２ｎ＿ａ，ＣＰＷ２ｎ＿ｂ，ＣＰＷ３ｐ，ＣＰＷ３ｐ＿ａ，ＣＰＷ３ｐ＿ｂ，ＣＰＷ３ｎ，ＣＰＷ３ｎ＿ａ，ＣＰＷ３ｎ＿ｂ，ＣＰＷ４，ＣＰＷ５，ＣＰＷ１０，ＣＰＷ１０ａ，ＣＰＷ１０ｂ，ＣＰＷ２０，ＣＰＷ２０ｐ，ＣＰＷ２０ｎ，ＣＰＷ３０ｐ，ＣＰＷ３０ｎ…伝送線路、Ｑ１，Ｑ２，Ｑ３０，Ｑ３１，Ｑ７０～Ｑ７２…トランジスタ、Ｒ１，Ｒ２，Ｒ２ｐ，Ｒ２ｎ，Ｒ３ｐ，Ｒ３ｎ，ＲＥＥａ…抵抗、Ｃ１…キャパシタ、ＩＳ，ＩＳ－１～ＩＳ－Ｍ，ＩＳ２，ＩＳ３…可変電流源、ＤＩＳ…分布型可変電流源。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】