ホーム > 特許ランキング > 日本電信電話株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-06
(45)【発行日】2024-11-14
(54)【発明の名称】ディジタル・アナログ変換回路
(51)【国際特許分類】
H03M 1/78 20060101AFI20241107BHJP
H03K 19/18 20060101ALI20241107BHJP
H03K 17/90 20060101ALI20241107BHJP
H10N 52/00 20230101ALI20241107BHJP
H01L 21/338 20060101ALI20241107BHJP
H01L 29/778 20060101ALI20241107BHJP
H01L 29/812 20060101ALI20241107BHJP
【ＦＩ】
H03M1/78
H03K19/18
H03K17/90
H10N52/00 A
H01L29/80 H
【請求項の数】
5
(21)【出願番号】P 2023542060
(86)(22)【出願日】2021-08-17
(86)【国際出願番号】 JP2021030030
(87)【国際公開番号】W WO2023021576
(87)【国際公開日】2023-02-23
【審査請求日】2023-11-21
(73)【特許権者】
【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
(74)【代理人】
【識別番号】110001243
【氏名又は名称】弁理士法人谷・阿部特許事務所
(72)【発明者】
【氏名】橋坂 昌幸
(72)【発明者】
【氏名】熊田 倫雄
【審査官】柳下 勝幸
(56)【参考文献】
【文献】特開２０１４－１２０９４６（ＪＰ，Ａ）
【文献】特開２０１４－１２０９４９（ＪＰ，Ａ）
【文献】特開２０１５－６５６５１（ＪＰ，Ａ）
【文献】特表２００４－５２６２６９（ＪＰ，Ａ）
【文献】特開昭６２－２２７２２４（ＪＰ，Ａ）
【文献】特開平７－７９０３２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｍ １／７８
Ｈ０３Ｋ １９／１８
Ｈ０３Ｋ １７／９０
Ｈ１０Ｎ ５２／００
Ｈ０１Ｌ ２１／３３８
(57)【特許請求の範囲】
【請求項1】
第１の抵抗値を有する第１の素子と、第１の抵抗値と異なる第２の抵抗値を有する第２の素子と、
前記第１の素子と前記第２の素子との間のノードに接続される第３の素子と、
前記第３の素子の前記ノードと接続される側の端子と異なる端子に、値の異なる複数の電圧のいずれかを供給するスイッチ素子と、を含み、
前記第１の素子、前記第２の素子、前記第３の素子及び前記スイッチ素子の少なくとも一部が、磁場を印加することによって抵抗値が量子化される量子ホール素子であることを特徴とする、ディジタル・アナログ変換回路。
【請求項2】
前記第２の素子は、前記第１の素子を複数直列に接続して構成されることを特徴とする、請求項１に記載のディジタル・アナログ変換回路。【請求項3】
前記量子ホール素子が複数設けられ、複数の前記量子ホール素子は、それぞれが、半導体基板と、前記半導体基板の一方の主面の側に形成されて、前記半導体基板との間に電子が蓄積される半導体の層と、によって二次元電子系を構成し、前記二次元電子系と接触する電極を含み、前記半導体基板は同一の半導体ウェハから切り出されていることを特徴とする、請求項１または２に記載のディジタル・アナログ変換回路。【請求項4】
前記スイッチ素子の少なくとも一部が前記量子ホール素子であり、前記スイッチ素子は、前記二次元電子系における半導体の前記層上にゲート電極を備え、前記ゲート電極に電圧を印加することによって前記ゲート電極下を絶縁化、または導電化することを特徴とする、請求項３に記載のディジタル・アナログ変換回路。【請求項5】
前記スイッチ素子は、前記ゲート電極に電圧を印加することによって前記ゲート電極下を絶縁化、または導電化し、電流が流れる前記電極を変更することによって前記量子ホール素子に印加される電圧を切り替えることを特徴とする、請求項４に記載のディジタル・アナログ変換回路。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ディジタル・アナログ変換回路に関する。
【背景技術】
【0002】
ディジタル信号をアナログ信号に、またはアナログ信号をディジタル信号に変換するデータ変換器が電子回路に様々な分野で使用されている。データ変換器については、例えば、非特許文献１に記載されている。非特許文献１には、ディジタル・アナログ変換回路の例として、スマートフォンにおけるタッチや音声のアナログ信号をディジタル化して処理し、これを再びアナログ信号に変換して基地局等に送信する例が記載されている。このような処理のディジタル・アナログ変換に関しては、変換後のアナログ信号によって表すことができるディジタル信号の最小値、すなわち分解能が高いほどスマートフォンの操作精度、あるいは音声の再現性を高めることができるので好ましい。
【0003】
ディジタル・アナログ変換回路として、比較的小面積で製造し易いという利点を有するＲ－２Ｒラダー回路がある。Ｒ－２Ｒラダー回路は、抵抗値Ｒの複数の抵抗素子及び抵抗値２Ｒの複数の抵抗素子を規則的に配置し、スイッチに接続された端子が入力電圧Ｖまたは接地（電圧０）のいずれかに接続される。すなわち、Ｒ－２Ｒラダー回路は、ディジタル信号Ｄ０、Ｄ１、・・・Ｄｎ－１をｎビットのアナログ電圧信号へ変換する。Ｒ－２Ｒラダー回路は、実用上は出力端子にオペアンプなどによるバッファ回路を接続し、十分な電流を出力できるようにして使用されることが多い。
【先行技術文献】
【非特許文献】
【0004】
【文献】和保孝夫著「ディジタル／アナログ変換入門」コロナ社
【発明の概要】
【0005】
Ｒ－２Ｒラダー回路の分解能は、回路に含まれる抵抗素子の抵抗値（回路定数）の相対的な精度（比精度）によって決定する。Ｒ－２Ｒラダー回路の分解能を高めるためには、スイッチや配線の寄生抵抗の寄与も含めた抵抗素子の抵抗値（Ｒ及び２Ｒ）を正確に揃えることで、高分解能のディジタル・アナログ変換回路を実現できる。しかしながら、抵抗素子の抵抗値のばらつきは、抵抗素子製造時のプロセスの条件等により充分小さくすることが難しく、Ｒ－２Ｒラダー回路における上記抵抗値の比精度にはさらなる高精度化が望まれている。本開示は、このような点に鑑みてなされたものであり、さらに高分解能のディジタル・アナログ変換回路を提供することを目的とする。
【0006】
上記目的を達成するために本開示の一形態のディジタル・アナログ変換回路は、第１の抵抗値を有する第１の素子と、第１の抵抗値と異なる第２の抵抗値を有する第２の素子と、前記第１の素子と前記第２の素子との間のノードに接続される第３の素子と、前記第３の素子の前記ノードと接続される側の端子と異なる端子に、値の異なる複数の電圧のいずれかを供給するスイッチ素子と、を含み、前記第１の素子、前記第２の素子、前記第３の素子及び前記スイッチ素子の少なくとも一部が、磁場を印加することによって抵抗値が量子化される量子ホール素子であることを特徴とする。
【0007】
以上の形態によれば、さらに高分解能のディジタル・アナログ変換回路を提供することができる。
【図面の簡単な説明】
【0008】
【図1】一般的な量子ホール素子の試料を例示する断面図である。
【図2】公知のｎビットのＲ－２Ｒラダー回路を示す図である。
【図3】本発明の第１の実施形態のＲ－２Ｒラダー回路を説明するための図である。
【図5】第２の実施形態のＲ－２Ｒラダー回路を説明するための図である。
【図6】量子ホール素子をより詳細に説明するための斜視図である。
【発明を実施するための形態】
【0009】
本発明の第１の実施形態、第２の実施形態は、Ｒ－２Ｒラダー回路のディジタル・アナログ回路に量子ホール効果、または異常量子ホール効果を利用して比精度を高め、高分解能を実現する。ここで、量子ホール効果は、二次元的に電子が分布する試料（二次元電子系）に垂直に磁場を印加したとき、二次元電子系のホール伝導度が量子化する現象をいう。磁場印加は、電磁石を用いてもよいし、永久磁石を用いてもよい。異常量子ホール効果は、磁性を持つ二次元電子系において、無磁場でホール伝導度の量子化が起こる現象である。量子ホール効果を発現させる二次元電子系試料の例としては、半導体ヘテロ界面、グラフェンなどの原子層物質、化合物の表面等、様々なものが公知になっている。本明細書では、量子ホール効果と異常量子ホール効果をまとめて量子ホール効果と記し、量子ホール効果状態にある素子を量子ホール素子と記す。
【0010】
ここで、第１の実施形態に先立って、量子ホール素子について説明する。図１は、一般的な量子ホール素子の試料を例示する断面図である。図１に例示した量子ホール素子は、ガリウム砒素（ＧａＡｓ）の基板１４０と、アルミニウムガリウム砒素層１５０（ＡｌｘＧａ１－ｘＡｓ、ｘはガリウムをアルミニウムで置換した割合を表し、典型的にはｘ＝０．３程度である）と、を有している。基板１４０とアルミニウムガリウム砒素層１５０とのヘテロ界面１３０の部分に電子が蓄積される。本明細書では、電子が蓄積される基板と層の界面のみならず、電子が蓄積される界面及び界面を構成する基板及び半導体の層を「二次元電子系」と記す。図１の試料においては、この二次元電子系に２つの金属電極１７０を接触させて電極端子とする。金属電極１７０の一方に電圧を印加し、他方の金属電極１７０において電流を測定すると、二次元電子系の電気抵抗を測定することができる。
【0011】
このような試料は、図１中に示す方向の垂直磁場Ｂが印加された場合、量子ホール効果が生じ、２つの電極端子の間の電気抵抗が量子化する。なお、図１で示しているように、アルミニウムガリウム砒素層１５０に金属のゲート電極１６０を取り付けることができる。ゲート電極１６０とアルミニウムガリウム砒素層１５０はショットキー障壁によって絶縁されるため、ゲート電極１６０を備えた試料では、ゲート電圧の印加が可能である。ゲート電極１６０としては金を用いることが多いが、ショットキー障壁が生じる材料であれば原理的にはどのような金属であってもよい。二次元電子系を構成する電子は負の電荷を持つため、ゲート電圧を負に印加すると、電子とゲート電極の間に反発力が生じ、結果としてゲート電極直下の二次元電子系の電子密度が減少する。さらに大きな負のゲート電圧を印加すると、直下の二次元電子系の電子密度をゼロにして絶縁化させる（空乏層を形成する）ことができる。
【0012】
なお、以上の説明は、ＧａＡｓとＡｌｘＧａ１－ｘＡｓのヘテロ界面の二次元電子系についてのものであるが、量子ホール効果は原理的にどのような二次元電子系であっても生じる現象である。このため、本開示の量子ホール素子は、ＧａＡｓの半導体の基板とＡｌｘＧａ１－ｘＡｓ層のヘテロ界面を備える構成に限定されるものではない。量子ホール素子に用いられる半導体材料としては、例えば、インジウム砒素（ＩｎＡｓ）、インジウムアンチモン（ＩｎＳｂ）が挙げられる。また、量子ホール素子のゲート電極１６０、金属電極１７０の材料及び素子構造は、選択された二次元電子系材料に合わせて適切に選択する必要がある。例えば、ＩｎＡｓ層を基板上に形成して量子ホール素子を製造する場合、アルミナ等の絶縁層を設けてから金属電極１７０が設けられる。グラフェン等の原子層物質の場合も、二次元電子系が剥き出しになっているため、絶縁層を設ける必要が生じる。
【0013】
（第１の実施形態）
図２は、公知のｎビットのＲ－２Ｒラダー回路１００を示す図である。Ｒ－２Ｒラダー回路１００は、抵抗素子１１０、１２０ａ、１２０ｂと、複数のスイッチＤ０からスイッチＤｎ－１とを含んでいる。抵抗素子１１０の抵抗値をＲ、抵抗素子１２０ａ、１２０ｂの抵抗値を２Ｒとする。Ｒ－２Ｒラダー回路は、参照電圧ＶをＲ－２Ｒの抵抗値で分圧し、それぞれの重みを付加した電流を出力する回路である。Ｒ－２Ｒラダー回路１００は、接地電圧と入力電圧Ｖとの間に抵抗素子１１０、１２０ａを接続し、抵抗素子１１０と抵抗素子１２０ａとの間に抵抗素子１２０ｂを接続し、この抵抗素子１２０ｂをスイッチＤ０からＤｎ―１によって接地電圧及び入力電圧Ｖの一方に接続するように構成されている。
図２は、公知のｎビットのＲ－２Ｒラダー回路１００を示す図である。Ｒ－２Ｒラダー回路１００は、抵抗素子１１０、１２０ａ、１２０ｂと、複数のスイッチＤ０からスイッチＤｎ－１とを含んでいる。抵抗素子１１０の抵抗値をＲ、抵抗素子１２０ａ、１２０ｂの抵抗値を２Ｒとする。Ｒ－２Ｒラダー回路は、参照電圧ＶをＲ－２Ｒの抵抗値で分圧し、それぞれの重みを付加した電流を出力する回路である。Ｒ－２Ｒラダー回路１００は、接地電圧と入力電圧Ｖとの間に抵抗素子１１０、１２０ａを接続し、抵抗素子１１０と抵抗素子１２０ａとの間に抵抗素子１２０ｂを接続し、この抵抗素子１２０ｂをスイッチＤ０からＤｎ―１によって接地電圧及び入力電圧Ｖの一方に接続するように構成されている。
【0014】
図３は、本発明の第１の実施形態のＲ－２Ｒラダー回路１を説明するための図である。第１の実施形態のＲ－２Ｒラダー回路１は、図１の抵抗素子１１０、１２０ａ、１２０ｂに代えて、量子ホール素子３１を用いている。図３に示す量子ホール素子３１は、図１の抵抗素子１１０に対応し、２つの量子ホール素子３１によって構成される量子ホール素子対３２ａは、抵抗素子１２０ａに対応し、量子ホール素子対３２ｂは、抵抗素子１２０ｂに対応する。すなわち、Ｒ－２Ｒラダー回路１は、量子ホール素子３１を直列に接続して量子ホール素子３１の抵抗値の２倍の抵抗値を有する量子ホール素子対３２ａ、３２ｂを有する。量子ホール素子３１と量子ホール素子対３２ａは直列に接続される。また、量子ホール素子３１においては、量子ホール素子対３２ａと接続される端子と反対側の端子が他の複数の量子ホール素子３１と順次直列に接続される。量子ホール素子対３２と量子ホール素子３１との間、及び量子ホール素子３１同士の間のノードＮ１のそれぞれには量子ホール素子対３２ｂが接続される。量子ホール素子対３２ｂのノードＮ１に接続された側の反対の側にはスイッチ３３が接続される。複数個所あるノードＮ１の各々にはそれぞれ１つのスイッチ３３が接続され、Ｒ－２Ｒラダー回路１全体においては複数のスイッチ３３０からスイッチ３３ｎ―１が設けられる。スイッチ３３０からスイッチ３３ｎ―１について、区別する必要がない場合には単にスイッチ３３と記す。
【0015】
上記の構成において、量子ホール素子３１は第１の素子に、量子ホール素子対３２ａは第２の素子に、量子ホール素子３１と量子ホール素子対３２ａとの間に接続される互いに並列な量子ホール素子３２ｂは第３の素子にそれぞれ対応する。また、スイッチ３３は、スイッチ素子に対応する。
【0016】
さらに、Ｒ－２Ｒラダー回路１は、接地電圧が印加されるノードＮ２と、入力電圧Ｖが印加されるノードＮ３とを含む。スイッチ３３は、互いに並列に接続された量子ホール素子対３２ｂが接地電圧、または参照電圧のいずれか一方に接続されるように切り替えられる。このような構成において、各スイッチ３３ｂに二進ディジタル信号（０または１）を入力し、０入力を接地、１入力を入力電圧Ｖへの接続に対応させると、二進ディジタル信号Ｄ０、Ｄ１、・・・Ｄｎ－１によって出力電圧ＶＯ＝Ｖ×（Ｄ０×２０＋Ｄ１×２１＋・・・＋Ｄｎ－１×２ｎ１）／２ｎが出力される。
【0017】
図４は、図３に示す量子ホール素子３１をより詳細に説明するための斜視図である。図４に示す量子ホール素子３１は、二次元電子系１３と、二次元電子系１３の両端に設けられる金属電極１２と、を備えている。量子ホール素子３１には垂直磁場Ｂが印加されていて、金属電極１２間の抵抗が量子化した状態になっている。垂直磁場の印加は、例えば、磁石から発生する磁力線中に量子ホール素子３１がセットされるステージを配置し、磁力線が量子ホール素子３１の主面を垂直に通過するように量子ホール素子３１をセットすることによって可能になる。磁石は、永久磁石であってもよいし、電磁石であってもよい。
【0018】
図４に示す例は、ゲート電極を持たない構成の量子ホール素子である。第１の実施形態においては、二次元電子系１３を、例えば、ＧａＡｓ基板の一方の主面の側にＡｌＧａＡｓ層を形成して構成することができる。二次元電子系１３の内部（バルク）は絶縁体であり、電流は二次元電子系１３の外縁部に生じる１次元１方向性の伝導チャネル（エッジチャネル）Ｅに沿って流れる。量子ホール素子３１の電気伝導度は、主に二次元電子系１３の端部を並走するエッジチャネルＥの本数ｎによって決まり、金属電極間（第１の実施形態では金属電極１２、１２間）である二端子抵抗は、フォンクリッツィング定数ＲｋをエッジチャネルＥの本数ｎで除算した（ＲＫ／ｎ）によって決まる。二端子抵抗は極めて正確に量子化するため、電気抵抗標準として利用されることが公知である（PHYSICAL MEASUREMENT LABORATORY，https://physics.nist.gov/cgi-bin/cuu/Value?rk（2021年8月6日アクセス））。
【0019】
なおエッジチャネルの本数nは、二次元電子系の電子密度（単位面積当たりの電子の数）と、磁場の強さ（単位面積当たりの磁束量子の数）の比（ランダウ準位充填率ｎ）によって決定する。このため、第１の実施形態は、ＧａＡｓ基板やＡｌＧａＡｓ層といった半導体材料や金属電極１２への印加電圧及び垂直磁場Ｂの強さを調整することによって量子ホール素子抵抗の値を変更することができる。
【0020】
次に、量子ホール素子３１を用いて図３に示すＲ－２Ｒラダー回路１を構成することにより、Ｒ－２Ｒラダー回路１における比精度が高まることについて説明する。
【0021】
量子ホール素子３１の二端子抵抗ＲＱＨは、以下の式によって表される。
【0022】
ＲＱＨ＝（ＲＫ／ｎ）＋ＲＣ ・・・式（１）
式（１）において、ＲＣは金属電極１２が二次元電子系を構成する層と接触する接触抵抗の値である。一般的に、ＲＣは（ＲＫ／ｎ）よりも十分に小さい値であり、二端子抵抗は正確な（ＲＫ／ｎ）の値が支配的になる。ただし、接触抵抗の値ＲＣには製造プロセス上のばらつきが生じ、これをなくすことは困難である。Ｒ－２Ｒラダー回路１の複数の量子ホール素子３１の二端子抵抗をより高い精度で一定の値にするためには、同一の半導体ウェハ上に形成された量子ホール素子３１を使ってＲ－２Ｒラダー回路１を形成することが考えられる。
式（１）において、ＲＣは金属電極１２が二次元電子系を構成する層と接触する接触抵抗の値である。一般的に、ＲＣは（ＲＫ／ｎ）よりも十分に小さい値であり、二端子抵抗は正確な（ＲＫ／ｎ）の値が支配的になる。ただし、接触抵抗の値ＲＣには製造プロセス上のばらつきが生じ、これをなくすことは困難である。Ｒ－２Ｒラダー回路１の複数の量子ホール素子３１の二端子抵抗をより高い精度で一定の値にするためには、同一の半導体ウェハ上に形成された量子ホール素子３１を使ってＲ－２Ｒラダー回路１を形成することが考えられる。
【0023】
すなわち、半導体素子の多くは、一枚の半導体ウェハ上に複数の素子領域を画定し、素子領域の各々に、素子に必要な部材を作り込み、素子の完成後に半導体ウェハを分割してチップ化することによって形成される。このようなプロセスにおいて、同一の半導体ウェハで形成された量子ホール素子３１は、二次元電子系１３の基板由来の接触抵抗のばらつきをなくし、二端子抵抗を高い精度で一定にすることができる。また、金属電極１２は、ウェハ上に形成された単一の金属層をエッチングにより除去して形成されるため、複数の量子ホール素子３１の金属電極１２が同一の金属層によって形成されることになる。同一の金属層によって形成された金属電極１２を持つ複数の量子ホール素子３１は、接触抵抗の値ＲＣに金属層の厚みや組成に由来するばらつきが少なく、高い精度で値ＲＣを一定にすることができる。
【0024】
さらに、第１の実施形態は、上記の二端子抵抗の比精度が高い量子ホール素子３１のみを使ってＲ－２Ｒラダー回路１内に抵抗値の異なる素子を形成している。すなわち、第１の実施形態は、量子ホール素子３１を２つ直列に接続して１つの量子ホール素子対３２を構成するため、複数の量子ホール素子対３２における比精度をも高めることができる。そして、Ｒ－２Ｒラダー回路１に含まれる量子ホール素子全体の比精度を高め、高分解能のディジタル・アナログ回路を構成することが可能になる。ただし、第１の実施形態は、このような構成に限定されるものでなく、比精度の許容する範囲において適宜量子ホール素子以外の素子を抵抗素子に用いることができる。
【0025】
以上説明したように、第１の実施形態は、極めて正確、かつ高再現性の電気伝導度を持つ量子ホール素子３１を抵抗体として用いることで、従来よりも高分解能のディジタル・アナログ変換回路を実現できる。さらに、１つのＲ－２Ｒラダー回路内で同一の基板上に形成された複数の量子ホール素子を用いることにより、プロセスに起因する素子特性のばらつきを抑え、ディジタル・アナログ回路の比精度を高め、分解能をいっそう高めることができる。
【0026】
さらに、第１の実施形態は、量子ホール素子３１及び２つの量子ホール素子３１によって構成される量子ホール素子対３２ａ、３２ｂによってＲ－２Ｒラダー回路を構成することに限定されるものではない。第１の実施形態は、さらに多数の量子ホール素子３１を接続し、Ｒ－２Ｒラダー回路とは異なるディジタル・アナログ変換回路を形成してもよい。
【0027】
（第２の実施形態）
図５は、第２の実施形態のＲ－２Ｒラダー回路２を説明するための図である。Ｒ－２Ｒラダー回路２は、第１の実施形態のＲ－２Ｒラダー回路１のスイッチ３３に代えて、ゲート電極を有する量子ホール素子４を設けた回路である。スイッチ素子として機能する量子ホール素子４は、ゲート電極に電圧を印加することによってゲート電極下を絶縁化、または導電化する。
図５は、第２の実施形態のＲ－２Ｒラダー回路２を説明するための図である。Ｒ－２Ｒラダー回路２は、第１の実施形態のＲ－２Ｒラダー回路１のスイッチ３３に代えて、ゲート電極を有する量子ホール素子４を設けた回路である。スイッチ素子として機能する量子ホール素子４は、ゲート電極に電圧を印加することによってゲート電極下を絶縁化、または導電化する。
【0028】
Ｒ－２Ｒラダー回路２においては、量子ホール素子対３２と量子ホール素子３１ａとが複数、かつ直列に接続され、量子ホール素子対３２と量子ホール素子３１ａとの間のノードＮ１に量子ホール素子３１ｂが接続され、量子ホール素子３１ｂにゲート電極４１を有する量子ホール素子４が接続される。量子ホール素子対３２と量子ホール素子３１ａとの間のノードＮ１は複数個所あって、量子ホール素子３１ｂ及び量子ホール素子４は、複数個所の各々に互いに直列に接続され、量子ホール素子３１ｂ同士、及び量子ホール素子４同士は互いに並列になっている。
【0029】
図６は、量子ホール素子４をより詳細に説明するための斜視図である。量子ホール素子４は、二次元電子系１３ａ、１３ｂ、１３ｃと、二次元電子系１３ｃ上に形成されたゲート電極４１と、二次元電子系１３ａに設けられた金属電極１２ａ、１２ｂ、二次元電子系１３ｂに設けられた金属電極１２ｃを有している。金属電極１２ａは、量子ホール素子３１ｂに接続され、接地電圧（図中でＶＡと記す）が印加される。金属電極１２ｂには、ノードＮ２を介して接地電圧が印加される。金属電極１２ｃには、ノードＮ３を介して入力電圧Ｖが印加される。ゲート電極４１にはゲート電圧ＶＧが印加される。量子ホール素子４は、電流が流れる電極を変更することによって量子ホール素子に印加される電圧を切り替えている。
【0030】
第２の実施形態では、図１において説明したように、ゲート電極４１に負のゲート電圧を印加してゲート電極４１下の界面に空乏層を形成して絶縁化する。このようにすることにより、量子ホール素子４においては、ゲート電圧ＶＧが印加されない場合、界面は導電化し、エッジチャネルＥ１、Ｅ２、Ｅ３を通って二次元電子系１３ａ、１３ｂ間に電圧ＶAと入力電圧Ｖとの電位差に応じた電流が流れる。このような状態は、図３に示すスイッチ３３が入力電圧の側に接続された状態に対応する。また、ゲート電極４１にゲート電圧ＶＧを印加すると、二次元電子系１３ｃが絶縁化し、二次元電子系１３ａと二次元電子系１３ｂとの間を電流が流れなくなる。このとき、電流は、エッジチャネルＥ１と、不図示のエッジチャネルＥ１と平行に、金属電極１２ｂから金属電極１２ａに向かうエッジチャネルを通って流れる。このような状態は、図３に示すスイッチ３３が接地電圧の側に接続された状態に対応する。
【0031】
以上説明したように、第２の実施形態のディジタル・アナログ回路は、公知のＲ－２Ｒラダー回路における抵抗素子に加えてスイッチまでも量子ホール素子によって構成した。このような第２の実施形態のディジタル・アナログ回路は、スイッチに起因する規制抵抗のばらつきを抑えて素子の比精度をいっそう高め、さらに高分解能なディジタル・アナログ回路を構成することができる。
【0032】
さらに、ゲート電極を有する量子ホール素子を備えた第２の実施形態は、半導体材料や垂直磁場Ｂと共に、ゲー電圧を利用して界面の電子密度を変更し、エッジチャネルの本数を制御することができる。
【符号の説明】
【0033】
１、２、１００ ラダー回路
４、３１、３２、３１ａ、３１ｂ、３２ａ、３２ｂ 量子ホール素子
１２、１２ａ、１２ｂ、１２ｃ、１７０ 金属電極
１３、１３ａ、１３ｂ、１３ｃ 二次元電子系
３３ スイッチ
４１、１６０ ゲート電極
１１０、１２０ 抵抗素子
１３０ ヘテロ界面
１４０ 基板
１５０ アルミニウムガリウム砒素層
４、３１、３２、３１ａ、３１ｂ、３２ａ、３２ｂ 量子ホール素子
１２、１２ａ、１２ｂ、１２ｃ、１７０ 金属電極
１３、１３ａ、１３ｂ、１３ｃ 二次元電子系
３３ スイッチ
４１、１６０ ゲート電極
１１０、１２０ 抵抗素子
１３０ ヘテロ界面
１４０ 基板
１５０ アルミニウムガリウム砒素層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】