ホーム > 特許ランキング > 東京エレクトロン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-06
(45)【発行日】2024-11-14
(54)【発明の名称】半導体装置の電極部及びその製造方法
(51)【国際特許分類】
H01L 21/28 20060101AFI20241107BHJP
H01L 21/336 20060101ALI20241107BHJP
H01L 29/78 20060101ALI20241107BHJP
H01L 21/8238 20060101ALI20241107BHJP
H01L 27/092 20060101ALI20241107BHJP
【ＦＩ】
H01L21/28 301S
H01L29/78 301P
H01L27/092 F
【請求項の数】
4
(21)【出願番号】P 2020136671
(22)【出願日】2020-08-13
(65)【公開番号】P2022032659
(43)【公開日】2022-02-25
【審査請求日】2023-05-02
(73)【特許権者】
【識別番号】000219967
【氏名又は名称】東京エレクトロン株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100122507
【弁理士】
【氏名又は名称】柏岡 潤二
(72)【発明者】
【氏名】赤坂 泰志
【審査官】佐藤 靖史
(56)【参考文献】
【文献】特開平１０－２０９０７８（ＪＰ，Ａ）
【文献】特開平０６－１７７０６７（ＪＰ，Ａ）
【文献】特開平０５－０９０２０６（ＪＰ，Ａ）
【文献】特開２００６－３１０８４２（ＪＰ，Ａ）
【文献】特開昭６１－２０６２４３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／２８
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２１／８２３８
(57)【特許請求の範囲】
【請求項1】
不純物添加領域を備えた半導体基板を用意する工程と、前記不純物添加領域上に第１金属層を形成する工程と、
前記第１金属層上に第２金属層を形成する工程と、
前記第１金属層及び前記第２金属層を備えた前記半導体基板を加熱する工程と、
を備え、
前記不純物添加領域はシリコンを含み、
前記第１金属層はタンタルを含み、
前記第２金属層はチタンを含み、
前記加熱する工程によって、前記不純物添加領域、前記第１金属層及び前記第２金属層を構成する材料間でシリサイド化反応を生じさせ、
前記不純物添加領域上にチタン、タンタル及びシリコンを含む第１シリサイド層が形成され、前記第１シリサイド層上に接触して位置し、チタン及びシリコンを含む第２シリサイド層が形成され、
前記不純物添加領域における不純物は、ホウ素である、
半導体装置の電極部の製造方法。
【請求項2】
不純物添加領域と前記不純物添加領域上に形成された酸化膜とを備えた半導体基板を用意する工程と、前記不純物添加領域上に、前記酸化膜を介して、第１金属層を形成する工程と、
前記第１金属層上に第２金属層を形成する工程と、
前記第１金属層及び前記第２金属層を備えた前記半導体基板を加熱する工程と、
を備え、
前記不純物添加領域はシリコンを含み、
前記酸化膜は二酸化シリコンを含み、
前記第１金属層はタンタル、タングステン及びモリブデンからなる群から選択される少なくとも１種を含む高融点金属を含み、
前記第２金属層はチタンを含み、
前記加熱する工程によって、前記半導体基板上にチタン、前記高融点金属及びシリコンを含む第１シリサイド層が形成され、前記第１シリサイド層上にチタン及びシリコンを含む第２シリサイド層が形成され、前記第２シリサイド層上に酸化チタン層が形成され、
前記不純物添加領域における不純物は、ホウ素である、
半導体装置の電極部の製造方法。
【請求項3】
不純物添加領域上に位置し、チタン、タンタル及びシリコンを含む第１シリサイド層と、前記第１シリサイド層上に接触して位置し、チタン及びシリコンを含む第２シリサイド層と、
を備え、
前記不純物添加領域における不純物は、ホウ素である、
半導体装置の電極部。
【請求項4】
不純物添加領域上に位置し、チタン、高融点金属及びシリコンを含む第１シリサイド層と、前記第１シリサイド層上に位置し、チタン及びシリコンを含む第２シリサイド層と、
前記第２シリサイド層上に位置する酸化チタン層と、
を備え、
前記高融点金属は、タンタル、タングステン及びモリブデンからなる群から選択される少なくとも１種を含み、
前記不純物添加領域における不純物は、ホウ素である、
半導体装置の電極部。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の例示的実施形態は、半導体装置の電極部及びその製造方法に関するものである。
【背景技術】
【0002】
金属とシリコンとが結合したシリサイドが、半導体装置の電極部の材料として用いられている。特許文献１～特許文献９は、このようなシリサイドを開示している。また、特許文献１０は、チタンシリサイド層中にホウ素（Ｂ）を添加する方法を開示している。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２００７－５２７１１１号公報
【文献】特開２００６－１８６３２６号公報
【文献】特開２０００－３４９１６９号公報
【文献】特開平９－３２１２８０号公報
【文献】特開平９－１７１９６９号公報
【文献】特開平５－３１５２８６号公報
【文献】特開平３－２０９７７３号公報
【文献】特開平５－１８２９８２号公報
【文献】米国特許第７５１８９２１号明細書
【文献】米国特許第５７２１１７５号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
本開示は、半導体装置の電極部におけるコンタクト抵抗の増加を抑制する技術を提供する。
【課題を解決するための手段】
【0005】
一つの例示的実施形態において、半導体装置の電極部の製造方法が提供される。半導体装置の電極部の製造方法は、不純物添加領域を備えた半導体基板を用意する工程を備える。この製造方法は、不純物添加領域上に第１金属層を形成する工程を更に備える。この製造方法は、第１金属層上に第２金属層を形成する工程を更に備える。この製造方法は、第１金属層及び第２金属層を備えた半導体基板を加熱する工程を更に備える。不純物添加領域はシリコンを含む。第１金属層はタンタルを含む。第２金属層はチタンを含む。上記加熱する工程によって、不純物添加領域、第１金属層及び第２金属層を構成する材料間でシリサイド化反応を生じさせ、不純物添加領域上にチタン、タンタル及びシリコンを含む第１シリサイド層が形成され、第１シリサイド層上に接触して位置し、チタン及びシリコンを含む第２シリサイド層が形成される。不純物添加領域における不純物は、ホウ素である。
【発明の効果】
【0006】
一つの例示的実施形態によれば、半導体装置の電極部におけるコンタクト抵抗の増加を抑制することが可能となる。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
以下、種々の例示的実施形態について説明する。
【0009】
一つの例示的実施形態において、半導体装置の電極部の製造方法が提供される。この製造方法は、不純物添加領域を備えた半導体基板を用意する工程を備える。この製造方法は、不純物添加領域上に第１金属層を形成する工程を更に備える。この製造方法は、第１金属層上に第２金属層を形成する工程を更に備える。この製造方法は、第１金属層及び第２金属層を備えた半導体基板を加熱する工程を更に備える。不純物添加領域はシリコン（Ｓｉ）を含む。第１金属層はタンタル（Ｔａ）を含む。第２金属層はチタン（Ｔｉ）を含む。上記加熱する工程によって、不純物添加領域上にチタン、タンタル及びシリコンを含む第１シリサイド層が形成され、第１シリサイド層上にチタン及びシリコンを含む第２シリサイド層が形成される。
【0010】
チタンと不純物添加領域内の不純物との結合が生じると、不純物添加領域における不純物濃度が低下する。また、チタンと不純物添加領域内の不純物との結合が生じると、比抵抗の高い層が形成されることがある。上記実施形態の半導体装置の電極部の製造方法によれば、第１金属層及び第１シリサイド層に含まれるタンタルが、不純物添加領域に含まれる不純物の拡散、及び、不純物と第２金属層に含まれるチタンとの結合を抑制する。したがって、この製造方法によれば、不純物添加領域と第１シリサイド層との間のコンタクト抵抗を低減することができる。
【0011】
一つの例示的実施形態において、半導体装置の電極部の製造方法が提供される。この製造方法は、不純物添加領域と不純物添加領域上に形成された酸化膜とを備えた半導体基板を用意する工程を備える。この製造方法は、不純物添加領域上に、酸化膜を介して、第１金属層を形成する工程を更に備える。この製造方法は、第１金属層上に第２金属層を形成する工程を更に備える。この製造方法は、第１金属層及び第２金属層を備えた半導体基板を加熱する工程を更に備える。不純物添加領域はシリコン（Ｓｉ）を含む。酸化膜は二酸化シリコン（ＳｉＯ２）を含む。第１金属層はタンタル（Ｔａ）、タングステン（Ｗ）及びモリブデン（Ｍｏ）からなる群から選択される少なくとも１種を含む高融点金属を含む。第２金属層はチタン（Ｔｉ）を含む。上記加熱する工程によって、半導体基板上にチタン、上記高融点金属及びシリコンを含む第１シリサイド層が形成され、第１シリサイド層上にチタン及びシリコンを含む第２シリサイド層が形成される。また、上記加熱する工程によって、第２シリサイド層上に酸化チタン層が形成される。
【0012】
上記と同様に、第１金属層及び第１シリサイド層に含まれる高融点金属は、不純物添加領域に含まれる不純物の拡散、及び、不純物と第２金属層に含まれるチタンとの結合を抑制する。したがって、不純物添加領域と第１シリサイド層との間のコンタクト抵抗を低減することができる。
【0013】
また、上記加熱する工程において、酸化膜に含まれる酸素は、第２金属層に含まれるチタンと結合して、酸化チタン層を形成する。その結果、不純物添加領域と第１金属層との間の均一なシリサイド化反応を妨げ得る酸化膜が除去される。故に、不純物添加領域と第１金属層との間のシリサイド化反応の不均一性が低減される。
【0014】
一つの例示的実施形態に係る半導体装置の電極部は、第１シリサイド層と、第２シリサイド層とを備えている。第１シリサイド層は、不純物添加領域上に位置し、チタン、タンタル及びシリコンを含む。第２シリサイド層は、第１シリサイド層上に位置し、チタン及びシリコンを含む。
【0015】
一つの例示的実施形態に係る半導体装置の電極部は、第１シリサイド層と、第２シリサイド層と、酸化チタン層とを備えている。第１シリサイド層は、不純物添加領域上に位置し、チタン、高融点金属及びシリコンを含む。第２シリサイド層は、第１シリサイド層上に位置し、チタン及びシリコンを含む。酸化チタン層は、第２シリサイド層上に位置する。高融点金属は、タンタル、タングステン及びモリブデンからなる群から選択される少なくとも１種を含む。
【0016】
一つの例示的実施形態において、不純物添加領域における不純物は、ホウ素（Ｂ）である。
【0017】
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
【0018】
[第１実施形態]
以下、図１（ａ）、図１（ｂ）、図１（ｃ）及び図１（ｄ）を参照して、第１実施形態に係る半導体装置の電極部の製造方法について説明する。図１（ａ）、図１（ｂ）、図１（ｃ）及び図１（ｄ）は、第１実施形態に係る半導体装置の電極部の製造方法を説明するための図である。この電極部の製造方法は、（ａ）基板準備工程、（ｂ）第１金属層形成工程、（ｃ）第２金属層形成工程及び（ｄ）加熱工程を備えている。（ａ）基板準備工程、（ｂ）第１金属層形成工程、（ｃ）第２金属層形成工程及び（ｄ）加熱工程は、この順番で実行される。以下、これらの工程について説明する。
以下、図１（ａ）、図１（ｂ）、図１（ｃ）及び図１（ｄ）を参照して、第１実施形態に係る半導体装置の電極部の製造方法について説明する。図１（ａ）、図１（ｂ）、図１（ｃ）及び図１（ｄ）は、第１実施形態に係る半導体装置の電極部の製造方法を説明するための図である。この電極部の製造方法は、（ａ）基板準備工程、（ｂ）第１金属層形成工程、（ｃ）第２金属層形成工程及び（ｄ）加熱工程を備えている。（ａ）基板準備工程、（ｂ）第１金属層形成工程、（ｃ）第２金属層形成工程及び（ｄ）加熱工程は、この順番で実行される。以下、これらの工程について説明する。
【0019】
（ａ）基板準備工程
基板準備工程では、半導体基板が用意される。図１（ａ）に示すように、半導体基板は、不純物添加領域３（拡散層）を備えている。不純物添加領域３は、半導体基板の表面側に位置する。半導体基板及び不純物添加領域３は、シリコンを含む。不純物添加領域３における不純物は、ホウ素である。不純物添加領域３は、半導体基板内に不純物のイオンを注入することにより形成される。このイオン注入後、不純物添加領域３における不純物は、半導体基板を加熱（アニール）することにより、電気的に活性化される。例えば、アニール温度は８００℃であり、アニール時間は数十分である。別の例示として、アニール温度は１０００℃以上であり、アニール時間は非常に短い時間（例えば１秒未満）である。
基板準備工程では、半導体基板が用意される。図１（ａ）に示すように、半導体基板は、不純物添加領域３（拡散層）を備えている。不純物添加領域３は、半導体基板の表面側に位置する。半導体基板及び不純物添加領域３は、シリコンを含む。不純物添加領域３における不純物は、ホウ素である。不純物添加領域３は、半導体基板内に不純物のイオンを注入することにより形成される。このイオン注入後、不純物添加領域３における不純物は、半導体基板を加熱（アニール）することにより、電気的に活性化される。例えば、アニール温度は８００℃であり、アニール時間は数十分である。別の例示として、アニール温度は１０００℃以上であり、アニール時間は非常に短い時間（例えば１秒未満）である。
【0020】
（ｂ）第１金属層形成工程
第１金属層形成工程では、図１（ｂ）に示すように、不純物添加領域３上に第１金属層６１が形成される。第１金属層６１の形成方法は、スパッタ法等である。第１金属層６１は、タンタルを含むタンタル層である。第１金属層６１の厚みは、例えば、２ｎｍ～１００ｎｍである。
第１金属層形成工程では、図１（ｂ）に示すように、不純物添加領域３上に第１金属層６１が形成される。第１金属層６１の形成方法は、スパッタ法等である。第１金属層６１は、タンタルを含むタンタル層である。第１金属層６１の厚みは、例えば、２ｎｍ～１００ｎｍである。
【0021】
（ｃ）第２金属層形成工程
第２金属層形成工程では、図１（ｃ）に示すように、第１金属層６１上に第２金属層６２が形成される。第２金属層６２の形成方法は、スパッタ法等である。第２金属層６２はチタンを含むチタン層である。第２金属層６２の厚みは、例えば、２ｎｍ～１００ｎｍである。
第２金属層形成工程では、図１（ｃ）に示すように、第１金属層６１上に第２金属層６２が形成される。第２金属層６２の形成方法は、スパッタ法等である。第２金属層６２はチタンを含むチタン層である。第２金属層６２の厚みは、例えば、２ｎｍ～１００ｎｍである。
【0022】
（ｄ）加熱工程
加熱工程（シリサイド化反応用のアニール工程）では、第１金属層６１及び第２金属層６２を備えた半導体基板が加熱（アニール）される。例えば、第１のアニール条件では、アニール温度は６５０℃であり、アニール時間は３０秒である。別の例示として、第２のアニール条件では、アニール温度は９００℃であり、アニール時間は３０秒である。半導体基板は、第１のアニール条件でアニールされた後、第２のアニール条件でアニールされてもよい。
加熱工程（シリサイド化反応用のアニール工程）では、第１金属層６１及び第２金属層６２を備えた半導体基板が加熱（アニール）される。例えば、第１のアニール条件では、アニール温度は６５０℃であり、アニール時間は３０秒である。別の例示として、第２のアニール条件では、アニール温度は９００℃であり、アニール時間は３０秒である。半導体基板は、第１のアニール条件でアニールされた後、第２のアニール条件でアニールされてもよい。
【0023】
このアニールにより、不純物添加領域３、第１金属層６１及び第２金属層６２を構成する材料間でシリサイド化反応が生じる。不純物添加領域３に含まれるシリコンは、シリサイド化反応に伴って消費される。このアニールによるシリサイド化反応の結果、図１（ｄ）に示すように、シリサイド層９が形成される。シリサイド層９は、第１シリサイド層９１及び第２シリサイド層９２を含む。第１シリサイド層９１は、不純物添加領域３上に形成される。第２シリサイド層９２は、第１シリサイド層９１上に形成される。このアニールにより、第１シリサイド層９１及び第２シリサイド層９２を備える半導体装置の電極部が提供される。
【0024】
第１シリサイド層９１は、チタン、タンタル及びシリコンを含む化合物（Ｔｉ－Ｔａ－Ｓｉ）から形成される。第２シリサイド層９２は、チタン及びシリコンを含む化合物（ＴｉＳｉＸ）から形成される。ここで、「ＴｉＳｉＸ」における「Ｘ」は、例えば２である。
【0025】
本実施形態において、シリサイド化反応後の第１シリサイド層９１と不純物添加領域３との間の界面における不純物濃度は、１×１０２０ｃｍ－３以上である。この界面における不純物は、活性化しているものとする。一般に、活性化した不純物濃度が１×１０２０ｃｍ－３以上の場合、良好な電気伝導が得られる。シリサイド形成後に良好な電気伝導を得るため、「（ａ）基板準備工程」における活性化後の不純物添加領域３の不純物濃度は、１×１０２０ｃｍ－３よりも高く設定される。例えば、このシリサイド化反応前の不純物濃度は、シリサイド化反応後における第１シリサイド層９１と不純物添加領域３との間の界面に相当する位置において、５×１０２０ｃｍ－３以上に設定される。なお、上述の「（ａ）基板準備工程」において、不純物添加領域３における不純物濃度のピーク位置は、例えば、基板表面から１００ｎｍ以下の位置に設定される。
【0026】
＜作用効果１＞
上記「（ｄ）加熱工程」において、チタンと不純物添加領域３内の不純物との結合が生じると、不純物添加領域３における不純物濃度が低下する。また、チタンと不純物添加領域３内の不純物との結合が生じると、比抵抗の高いホウ化チタン層（ＴｉＢ２層）が形成されることがある。第１金属層６１及び第１シリサイド層９１に含まれるタンタルが、不純物添加領域３に含まれる不純物の拡散、及び、不純物と第２金属層６２に含まれるチタンとの結合を抑制する。したがって、この製造方法によれば、不純物添加領域３と第１シリサイド層９１との間のコンタクト抵抗を低減することができる。
上記「（ｄ）加熱工程」において、チタンと不純物添加領域３内の不純物との結合が生じると、不純物添加領域３における不純物濃度が低下する。また、チタンと不純物添加領域３内の不純物との結合が生じると、比抵抗の高いホウ化チタン層（ＴｉＢ２層）が形成されることがある。第１金属層６１及び第１シリサイド層９１に含まれるタンタルが、不純物添加領域３に含まれる不純物の拡散、及び、不純物と第２金属層６２に含まれるチタンとの結合を抑制する。したがって、この製造方法によれば、不純物添加領域３と第１シリサイド層９１との間のコンタクト抵抗を低減することができる。
【0027】
＜作用効果２＞
半導体装置の製造方法においては、シリサイド層９の形成後、半導体基板が高温で加熱される場合がある。例えば、シリサイド層９の形成後に、半導体基板は、１０００℃の温度で数秒間、加熱される。別の例示として、シリサイド層９の形成後に、半導体基板は、８５０℃程度の温度で１時間程度、加熱される。更に別の例示として、半導体基板に対する８００℃以上（８５０℃程度）の加熱処理が、例えば、三次元ＮＡＮＤのシリコンチャネルを形成する工程で行われる。このような加熱処理は、三次元ＬＳＩを製造する際にも行われる。
半導体装置の製造方法においては、シリサイド層９の形成後、半導体基板が高温で加熱される場合がある。例えば、シリサイド層９の形成後に、半導体基板は、１０００℃の温度で数秒間、加熱される。別の例示として、シリサイド層９の形成後に、半導体基板は、８５０℃程度の温度で１時間程度、加熱される。更に別の例示として、半導体基板に対する８００℃以上（８５０℃程度）の加熱処理が、例えば、三次元ＮＡＮＤのシリコンチャネルを形成する工程で行われる。このような加熱処理は、三次元ＬＳＩを製造する際にも行われる。
【0028】
第１シリサイド層９１は、タンタルを含んでおり、第１金属層６１と同様に、ホウ素とチタンの拡散及び結合を抑制する。したがって、第１シリサイド層９１によれば、コンタクト抵抗の増加が抑制される。また、第１シリサイド層９１によれば、熱による凝集に強く、高耐熱性のコンタクトが得られる。
【0029】
[第２実施形態]
以下、図２（ａ）、図２（ｂ）、図２（ｃ）及び図２（ｄ）を参照して、第２実施形態に係る半導体装置の電極部の製造方法について説明する。図２（ａ）、図２（ｂ）、図２（ｃ）及び図２（ｄ）は、第２実施形態に係る半導体装置の電極部の製造方法を説明するための図である。この電極部の製造方法は、（ａ）基板準備工程、（ｂ）第１金属層形成工程、（ｃ）第２金属層形成工程、及び（ｄ）加熱工程を備えている。（ａ）基板準備工程、（ｂ）第１金属層形成工程、（ｃ）第２金属層形成工程、及び（ｄ）加熱工程は、この順番で実行される。以下、これらの工程について説明する。
以下、図２（ａ）、図２（ｂ）、図２（ｃ）及び図２（ｄ）を参照して、第２実施形態に係る半導体装置の電極部の製造方法について説明する。図２（ａ）、図２（ｂ）、図２（ｃ）及び図２（ｄ）は、第２実施形態に係る半導体装置の電極部の製造方法を説明するための図である。この電極部の製造方法は、（ａ）基板準備工程、（ｂ）第１金属層形成工程、（ｃ）第２金属層形成工程、及び（ｄ）加熱工程を備えている。（ａ）基板準備工程、（ｂ）第１金属層形成工程、（ｃ）第２金属層形成工程、及び（ｄ）加熱工程は、この順番で実行される。以下、これらの工程について説明する。
【0030】
（ａ）基板準備工程
基板準備工程では、半導体基板が用意される。図２（ａ）に示すように、半導体基板は、不純物添加領域３と、不純物添加領域３上に形成された酸化膜２０とを備えている。不純物添加領域３は、半導体基板の表面側に位置する。半導体基板及び不純物添加領域３は、シリコンを含む。
基板準備工程では、半導体基板が用意される。図２（ａ）に示すように、半導体基板は、不純物添加領域３と、不純物添加領域３上に形成された酸化膜２０とを備えている。不純物添加領域３は、半導体基板の表面側に位置する。半導体基板及び不純物添加領域３は、シリコンを含む。
【0031】
酸化膜２０は二酸化シリコンを含む。酸化膜２０の厚みは約１～２ｎｍである。酸化膜２０は、自然酸化膜である。自然酸化膜は、不純物添加領域３の露出表面を空気又は酸素雰囲気中に晒すことにより、形成することができる。酸化膜２０は、洗浄等により形成することもできる。この場合の酸化膜２０は、化学酸化物（Chemical Oxide）である。第２実施形態の「（ａ）基板準備工程」は、不純物添加領域３の表面上に酸化膜２０が形成されている点を除いて、第１実施形態の「（ａ）基板準備工程」と同一の工程であり、その各種条件も第１実施形態の「（ａ）基板準備工程」の対応の条件と同一である。
【0032】
（ｂ）第１金属層形成工程
第１金属層形成工程では、図２（ｂ）に示すように、第１金属層６１が、不純物添加領域３上に酸化膜２０を介して形成される。第１金属層６１の形成方法は、スパッタ法等である。第１金属層６１は、高融点金属を含む高融点金属層である。高融点金属は、タンタル、タングステン及びモリブデンからなる群から選択される少なくとも１種を含んでいる。第２実施形態における第１金属層６１の厚みは、第１実施形態における第１金属層６１の厚みと同一の厚みに設定され得る。
第１金属層形成工程では、図２（ｂ）に示すように、第１金属層６１が、不純物添加領域３上に酸化膜２０を介して形成される。第１金属層６１の形成方法は、スパッタ法等である。第１金属層６１は、高融点金属を含む高融点金属層である。高融点金属は、タンタル、タングステン及びモリブデンからなる群から選択される少なくとも１種を含んでいる。第２実施形態における第１金属層６１の厚みは、第１実施形態における第１金属層６１の厚みと同一の厚みに設定され得る。
【0033】
（ｃ）第２金属層形成工程
第２金属層形成工程では、図２（ｃ）に示すように、第２金属層６２が、第１金属層６１上に形成される。第２実施形態の「（ｃ）第２金属層形成工程」は、第１実施形態の「（ｃ）第２金属層形成工程」と同一の工程であり、その各種条件も第１実施形態の「（ｃ）第２金属層形成工程」の対応の条件と同一である。
第２金属層形成工程では、図２（ｃ）に示すように、第２金属層６２が、第１金属層６１上に形成される。第２実施形態の「（ｃ）第２金属層形成工程」は、第１実施形態の「（ｃ）第２金属層形成工程」と同一の工程であり、その各種条件も第１実施形態の「（ｃ）第２金属層形成工程」の対応の条件と同一である。
【0034】
（ｄ）加熱工程
加熱工程（シリサイド化反応用のアニール工程）では、第１金属層６１及び第２金属層６２を備えた半導体基板が加熱（アニール）される。第２実施形態の「（ｄ）加熱工程」は、第１実施形態の「（ｄ）加熱工程」と同一の工程であり、その各種条件も第１実施形態の「（ｄ）加熱工程」の対応の条件と同一である。
加熱工程（シリサイド化反応用のアニール工程）では、第１金属層６１及び第２金属層６２を備えた半導体基板が加熱（アニール）される。第２実施形態の「（ｄ）加熱工程」は、第１実施形態の「（ｄ）加熱工程」と同一の工程であり、その各種条件も第１実施形態の「（ｄ）加熱工程」の対応の条件と同一である。
【0035】
このアニールによるシリサイド化反応の結果、図２（ｄ）に示すように、シリサイド層９が形成される。シリサイド層９は、第１シリサイド層９１及び第２シリサイド層９２を含む。このアニールにより、第１シリサイド層９１及び第２シリサイド層９２を備える半導体装置の電極部が提供される。第１シリサイド層９１は、不純物添加領域３上に形成される。第２シリサイド層９２は、第１シリサイド層９１上に形成される。また、このアニールにより、酸化チタン層２１が、第２シリサイド層９２上に形成される。
【0036】
第１シリサイド層９１は、チタン、高融点金属及びシリコンを含む化合物から形成される。第２シリサイド層９２は、チタン及びシリコンを含む化合物（ＴｉＳｉＸ）から形成される。ここで、「ＴｉＳｉＸ」における「Ｘ」は、例えば２である。酸化チタン層２１は、酸化膜２０に含まれていた酸素等が第２金属層６２を構成するチタンと反応することにより、形成される。酸化チタン層２１は、「ＴｉＯＸ」で表される組成式を有し得る。「ＴｉＯＸ」における「Ｘ」は、例えば２である。なお、「（ｄ）加熱工程」では、図２（ｄ）において酸化チタン層２１が形成されている領域に、酸化チタン層２１と第２シリサイド層９２との混合層が形成される場合もある。
【0037】
＜作用効果１＞
第２実施形態においては、高融点金属が、第１実施形態の作用効果１として上述したタンタルの効果と同じ効果をもたらす。すなわち、第２実施形態によれば、不純物添加領域３と第１シリサイド層９１との間のコンタクト抵抗を低減することができる。
第２実施形態においては、高融点金属が、第１実施形態の作用効果１として上述したタンタルの効果と同じ効果をもたらす。すなわち、第２実施形態によれば、不純物添加領域３と第１シリサイド層９１との間のコンタクト抵抗を低減することができる。
【0038】
＜作用効果２＞
また、第２実施形態においては、高融点金属を含む第１シリサイド層９１が、第２実施形態の作用効果２として、上述した第１シリサイド層９１の効果と同じ効果をもたらす。すなわち、第２実施形態においても、第１シリサイド層９１によれば、コンタクト抵抗の増加が抑制される。また、第１シリサイド層９１によれば、熱による凝集に強く、高耐熱性のコンタクトが得られる。
また、第２実施形態においては、高融点金属を含む第１シリサイド層９１が、第２実施形態の作用効果２として、上述した第１シリサイド層９１の効果と同じ効果をもたらす。すなわち、第２実施形態においても、第１シリサイド層９１によれば、コンタクト抵抗の増加が抑制される。また、第１シリサイド層９１によれば、熱による凝集に強く、高耐熱性のコンタクトが得られる。
【0039】
＜作用効果３＞
上記「（ｄ）加熱工程」において、酸化膜２０に含まれる酸素は、第２金属層６２に含まれるチタンと結合して、酸化チタン層２１を形成する。その結果、不純物添加領域３と第１金属層６１との間の均一なシリサイド化反応を妨げ得る酸化膜２０が除去される。故に、不純物添加領域３と第１金属層６１との間のシリサイド化反応の不均一性が低減される。
上記「（ｄ）加熱工程」において、酸化膜２０に含まれる酸素は、第２金属層６２に含まれるチタンと結合して、酸化チタン層２１を形成する。その結果、不純物添加領域３と第１金属層６１との間の均一なシリサイド化反応を妨げ得る酸化膜２０が除去される。故に、不純物添加領域３と第１金属層６１との間のシリサイド化反応の不均一性が低減される。
【0040】
[比較例]
ここで、比較例について説明する。図３（ａ）、図３（ｂ）及び図３（ｃ）は、比較例に係る半導体装置の電極部の製造方法を説明するための図である。この電極部の製造方法は、（ａ）基板準備工程、（ｂ）第２金属層形成工程、及び（ｃ）加熱工程を備えている。（ａ）基板準備工程、（ｂ）第２金属層形成工程、及び（ｃ）加熱工程は、この順番で実行される。以下、これらの工程について説明する。
ここで、比較例について説明する。図３（ａ）、図３（ｂ）及び図３（ｃ）は、比較例に係る半導体装置の電極部の製造方法を説明するための図である。この電極部の製造方法は、（ａ）基板準備工程、（ｂ）第２金属層形成工程、及び（ｃ）加熱工程を備えている。（ａ）基板準備工程、（ｂ）第２金属層形成工程、及び（ｃ）加熱工程は、この順番で実行される。以下、これらの工程について説明する。
【0041】
（ａ）基板準備工程
比較例の「（ａ）基板準備工程」は、図３（ａ）されるように、第２実施形態の「（ａ）基板準備工程」と同一である。
比較例の「（ａ）基板準備工程」は、図３（ａ）されるように、第２実施形態の「（ａ）基板準備工程」と同一である。
【0042】
（ｂ）第２金属層形成工程
比較例の製造方法は、第２実施形態における第１金属層形成工程を備えていない。比較例の製造方法では、図３（ｂ）に示すように、第２金属層６２が、不純物添加領域３上に、酸化膜２０を介して形成される。第２金属層形成工程では、図３（ｂ）に示すように、酸化膜２０の直上に第２金属層６２が形成される。第２金属層６２の形成方法は、スパッタ法等である。第２金属層６２はチタンを含むチタン層である。
比較例の製造方法は、第２実施形態における第１金属層形成工程を備えていない。比較例の製造方法では、図３（ｂ）に示すように、第２金属層６２が、不純物添加領域３上に、酸化膜２０を介して形成される。第２金属層形成工程では、図３（ｂ）に示すように、酸化膜２０の直上に第２金属層６２が形成される。第２金属層６２の形成方法は、スパッタ法等である。第２金属層６２はチタンを含むチタン層である。
【0043】
（ｃ）加熱工程
比較例の加熱工程（シリサイド化反応用のアニール工程）では、酸化膜２０及び第２金属層６２を備えた半導体基板が加熱（アニール）される。比較例の「（ｃ）加熱工程」は、第２実施形態の「（ｄ）加熱工程」と同一の工程であり、その各種条件も第２実施形態の「（ｄ）加熱工程」の対応の条件と同一である。このアニールにより、図３（ｃ）に示すように、第２シリサイド層９２が不純物添加領域３上に形成される。このアニールにより、酸化チタン層２１（ＴｉＯＸ）が第２シリサイド層９２上に形成される。なお、ホウ化チタン層３１（ＴｉＢ２）が、第２シリサイド層９２と不純物添加領域３との間に形成される場合がある。
比較例の加熱工程（シリサイド化反応用のアニール工程）では、酸化膜２０及び第２金属層６２を備えた半導体基板が加熱（アニール）される。比較例の「（ｃ）加熱工程」は、第２実施形態の「（ｄ）加熱工程」と同一の工程であり、その各種条件も第２実施形態の「（ｄ）加熱工程」の対応の条件と同一である。このアニールにより、図３（ｃ）に示すように、第２シリサイド層９２が不純物添加領域３上に形成される。このアニールにより、酸化チタン層２１（ＴｉＯＸ）が第２シリサイド層９２上に形成される。なお、ホウ化チタン層３１（ＴｉＢ２）が、第２シリサイド層９２と不純物添加領域３との間に形成される場合がある。
【0044】
＜考察＞
以下、図４（ａ）、図４（ｂ）、図４（ｃ）及び図４（ｄ）を参照して、第１実施形態、第２実施形態、及び比較例について考察する。図４（ａ）、図４（ｂ）、図４（ｃ）及び図４（ｄ）は、比較例における基板表面からの深さＤ（ｎｍ）と不純物濃度Ｃｉ（ｃｍ－３）の関係を示すグラフである。
以下、図４（ａ）、図４（ｂ）、図４（ｃ）及び図４（ｄ）を参照して、第１実施形態、第２実施形態、及び比較例について考察する。図４（ａ）、図４（ｂ）、図４（ｃ）及び図４（ｄ）は、比較例における基板表面からの深さＤ（ｎｍ）と不純物濃度Ｃｉ（ｃｍ－３）の関係を示すグラフである。
【0045】
図４（ａ）は上述の比較例の「（ａ）基板準備工程」終了後の不純物濃度分布（すなわち、初期状態の不純物濃度分布）を示す。この初期状態の不純物濃度分布は、図４（ｂ）～図４（ｄ）においても、点線で示されている。図４（ｂ）は上述の比較例の「（ｃ）加熱工程」終了後の、推定される不純物濃度分布（実線）を示す。図４（ｂ）で第１領域Ａは第２シリサイド層９２（ＴｉＳｉ２）の領域を示す。図４（ｂ）で第２領域Ｂはホウ化チタン層３１（ＴｉＢ２）の領域を示す。図４（ｂ）で第３領域Ｃはシリサイド形成後の不純物添加領域３を示す。
【0046】
図４（ｂ）に示すように、比較例では、ホウ化チタン層３１（ＴｉＢ２）に含まれるホウ素（不純物）の濃度は高い。また、比較例では、図４（ｂ）に示すように、第２領域Ｂと第３領域Ｃとの境界近傍における不純物濃度Ｃｉ（ｃｍ－３）が、初期状態の不純物濃度から低下している。
【0047】
ここで、図４（ｂ）に示す比較例の不純物濃度分布の推測の妥当性について説明する。不純物濃度の測定は例えばＳＩＭＳ（ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｓｃｏｐｙ）法を用いて行われる。図４（ｃ）は、比較例の「（ｃ）加熱工程」後の基板について、ＳＩＭＳ法で測定した不純物濃度分布（実線）を示す。基板表面近傍の不純物濃度が高い領域（高濃度領域）から基板内部の不純物濃度が低い領域（低濃度領域）に向かってＳＩＭＳ法で分析を行うと、高濃度領域に含まれる不純物原子がノックオン（ｋｎｏｃｋ ｏｎ）により低濃度領域に移動する。したがって、ＳＩＭＳ法では、ホウ化チタン層３１（第２領域Ｂ）と不純物添加領域３（第３領域Ｃ）の境界近傍に生じる低濃度領域における不純物濃度を正確に測定することができない。但し、ＳＩＭＳ法によって測定した基板表面からホウ化チタン層３１（第２領域Ｂ）までの部分での不純物濃度は、概ね正確である。
【0048】
図４（ｄ）は比較例の「（ｃ）加熱工程」後の基板から第２シリサイド層９２（ＴｉＳｉ２）とホウ化チタン層３１（ＴｉＢ２）を除去した後に、ＳＩＭＳ法で測定した不純物濃度分布（実線）を示す。ＴｉＳｉ２層は例えば希釈されたフッ酸（ＨＦ）を用いて除去することができる。ＴｉＢ２層は例えば希釈されたＨ２Ｏ２を用いて除去することができる。図４（ｄ）の不純物濃度は、高濃度領域を除去した後にＳＩＭＳ法によって測定されたものであるから、不純物添加領域３（第３領域Ｃ）における不純物濃度を正確に反映している。上述した図４（ｃ）の測定結果と図４（ｄ）の測定結果を総合して判断すると、図４（ｂ）の不純物濃度分布の推定は、妥当であるものと判断することができる。
【0049】
図４（ｂ）に示したように、比較例では、ホウ化チタン層３１（ＴｉＢ２）に含まれるホウ素（不純物）の濃度は高い。しかしながら、ホウ化チタン層３１（ＴｉＢ２）に含まれるホウ素は電気伝導率の向上とコンタクト抵抗の低減には寄与しない。
【0050】
また、比較例では、図４（ｂ）に示すように、第２領域Ｂと第３領域Ｃとの境界近傍における不純物濃度Ｃｉ（ｃｍ－３）が、初期状態の不純物濃度から低下している。これは、ホウ化チタン層３１（第２領域Ｂ）と不純物添加領域３（第３領域Ｃ）の境界近傍における不純物（ホウ素）が、ホウ化チタン層３１が形成される際にホウ化チタン層３１に吸収されるためであると考えられる。なお、比較例では、この境界近傍における不純物濃度Ｃｉ（ｃｍ－３）は１×１０２０ｃｍ－３未満である。
【0051】
一方、上述の第１実施形態及び第２実施形態においては、シリサイド層９と不純物添加領域３との界面における不純物添加領域３の不純物濃度は、比較的高く、１×１０２０ｃｍ－３以上である。したがって、第１実施形態及び第２実施形態によれば、コンタクト抵抗を低減することができる。
【0052】
[半導体装置の第１製造方法]
以下、図５（ａ）、図５（ｂ）、図５（ｃ）、図５（ｄ）、図５（ｅ）、図５（ｆ）及び図５（ｇ）を参照して、例示的実施形態に係る電極部を有する半導体装置の第１製造方法について説明する。図５（ａ）、図５（ｂ）、図５（ｃ）、図５（ｄ）、図５（ｅ）、図５（ｆ）及び図５（ｇ）は、例示的実施形態に係る電極部を有する半導体装置の第１製造方法を説明するための図である。この製造方法（第１製造方法）は、（ａ）不純物添加領域形成工程、（ｂ）絶縁膜形成工程、（ｃ）コンタクト孔形成工程、（ｄ）金属層形成工程、（ｅ）バリアメタル形成工程、（ｆ）加熱工程、（ｇ）研磨工程を備えている。（ａ）不純物添加領域形成工程、（ｂ）絶縁膜形成工程、（ｃ）コンタクト孔形成工程、（ｄ）金属層形成工程、（ｅ）バリアメタル形成工程、（ｆ）加熱工程、（ｇ）研磨工程は、この順番で実行される。以下、これらの工程について説明する。
以下、図５（ａ）、図５（ｂ）、図５（ｃ）、図５（ｄ）、図５（ｅ）、図５（ｆ）及び図５（ｇ）を参照して、例示的実施形態に係る電極部を有する半導体装置の第１製造方法について説明する。図５（ａ）、図５（ｂ）、図５（ｃ）、図５（ｄ）、図５（ｅ）、図５（ｆ）及び図５（ｇ）は、例示的実施形態に係る電極部を有する半導体装置の第１製造方法を説明するための図である。この製造方法（第１製造方法）は、（ａ）不純物添加領域形成工程、（ｂ）絶縁膜形成工程、（ｃ）コンタクト孔形成工程、（ｄ）金属層形成工程、（ｅ）バリアメタル形成工程、（ｆ）加熱工程、（ｇ）研磨工程を備えている。（ａ）不純物添加領域形成工程、（ｂ）絶縁膜形成工程、（ｃ）コンタクト孔形成工程、（ｄ）金属層形成工程、（ｅ）バリアメタル形成工程、（ｆ）加熱工程、（ｇ）研磨工程は、この順番で実行される。以下、これらの工程について説明する。
【0053】
（ａ）不純物添加領域形成工程
不純物添加領域形成工程では、図５（ａ）に示すように、素子分離２が、半導体基板１の表面側に形成される。半導体基板１は、シリコンから形成されている。素子分離２は、二酸化シリコンなどから形成される。次に、イオン注入法を用いて、半導体基板１の表面側の領域内に不純物が添加されて、不純物添加領域３が形成される。不純物添加領域３は、半導体基板１の導電型とは逆の導電型を有する。この不純物添加領域３の形成方法は、上述の第１実施形態又は第２実施形態における「（ａ）基板準備工程」の不純物添加領域３の形成方法と同一である。
不純物添加領域形成工程では、図５（ａ）に示すように、素子分離２が、半導体基板１の表面側に形成される。半導体基板１は、シリコンから形成されている。素子分離２は、二酸化シリコンなどから形成される。次に、イオン注入法を用いて、半導体基板１の表面側の領域内に不純物が添加されて、不純物添加領域３が形成される。不純物添加領域３は、半導体基板１の導電型とは逆の導電型を有する。この不純物添加領域３の形成方法は、上述の第１実施形態又は第２実施形態における「（ａ）基板準備工程」の不純物添加領域３の形成方法と同一である。
【0054】
（ｂ）絶縁膜形成工程
絶縁膜形成工程では、図５（ｂ）に示すように、絶縁膜４（ＰＭＤ：pre-metaldielectrics）が、不純物添加領域３上に形成される。絶縁膜４は、二酸化シリコンなどから形成される。絶縁膜４は、化学的気相成長（ＣＶＤ）法を用いて形成することができる。
絶縁膜形成工程では、図５（ｂ）に示すように、絶縁膜４（ＰＭＤ：pre-metaldielectrics）が、不純物添加領域３上に形成される。絶縁膜４は、二酸化シリコンなどから形成される。絶縁膜４は、化学的気相成長（ＣＶＤ）法を用いて形成することができる。
【0055】
（ｃ）コンタクト孔形成工程
コンタクト孔形成工程では、図５（ｃ）に示すように、コンタクト孔５が形成される。コンタクト孔５は、絶縁膜４を貫通する。コンタクト孔５は、フォトリソグラフィーと反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）などを用いて形成することができる。
コンタクト孔形成工程では、図５（ｃ）に示すように、コンタクト孔５が形成される。コンタクト孔５は、絶縁膜４を貫通する。コンタクト孔５は、フォトリソグラフィーと反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）などを用いて形成することができる。
【0056】
（ｄ）金属層形成工程
金属層形成工程では、図５（ｄ）に示すように、金属層６が、絶縁膜４の表面、コンタクト孔５の内面、及び不純物添加領域３の露出表面の上に堆積される。なお、金属層６の堆積前において、不純物添加領域３の露出表面上に、厚さ数ｎｍの自然酸化膜が形成される場合がある。自然酸化膜は、絶縁膜４と同じ材料である二酸化シリコンからなる。この自然酸化膜は、金属層６の堆積前に、希フッ酸等を用いてエッチングされてもよい。希フッ酸の濃度は、絶縁膜４の厚さが薄くなりすぎないように、十分に低く設定される。あるいは、希フッ酸を用いたエッチングの時間は、絶縁膜４の厚さが薄くなりすぎないように、短く設定される。この金属層形成工程は、上述の第１実施形態又は第２実施形態における「（ｂ）第１金属層形成工程」及び「（ｃ）第２金属層形成工程」と同一である。
金属層形成工程では、図５（ｄ）に示すように、金属層６が、絶縁膜４の表面、コンタクト孔５の内面、及び不純物添加領域３の露出表面の上に堆積される。なお、金属層６の堆積前において、不純物添加領域３の露出表面上に、厚さ数ｎｍの自然酸化膜が形成される場合がある。自然酸化膜は、絶縁膜４と同じ材料である二酸化シリコンからなる。この自然酸化膜は、金属層６の堆積前に、希フッ酸等を用いてエッチングされてもよい。希フッ酸の濃度は、絶縁膜４の厚さが薄くなりすぎないように、十分に低く設定される。あるいは、希フッ酸を用いたエッチングの時間は、絶縁膜４の厚さが薄くなりすぎないように、短く設定される。この金属層形成工程は、上述の第１実施形態又は第２実施形態における「（ｂ）第１金属層形成工程」及び「（ｃ）第２金属層形成工程」と同一である。
【0057】
（ｅ）バリアメタル形成工程
バリアメタル形成工程では、図５（ｅ）に示すように、バリアメタル層７が、金属層６上に堆積される。バリアメタル層７上には、金属層８が堆積される。バリアメタル層７は、窒化チタン（ＴｉＮ）等から形成される。金属層８は、タングステン等の低抵抗な金属から形成される。バリアメタル層７及び金属層８の堆積方法は、ＣＶＤ法、原子層堆積（ＡＬＤ）法、又は、物理的気相成長（ＰＶＤ）法等である。金属層８は、コンタクト孔５を金属層８で完全に埋めるように形成され得る。バリアメタル層７は、金属層８と金属層６の反応、及び、金属層８と半導体基板１の反応を防止する。金属層８がＣＶＤ法又はＡＬＤ法を用いて堆積される場合には、バリアメタル層７は、金属層８中に含まれる不純物が、金属層６又は半導体基板１内に拡散することを防止する。
バリアメタル形成工程では、図５（ｅ）に示すように、バリアメタル層７が、金属層６上に堆積される。バリアメタル層７上には、金属層８が堆積される。バリアメタル層７は、窒化チタン（ＴｉＮ）等から形成される。金属層８は、タングステン等の低抵抗な金属から形成される。バリアメタル層７及び金属層８の堆積方法は、ＣＶＤ法、原子層堆積（ＡＬＤ）法、又は、物理的気相成長（ＰＶＤ）法等である。金属層８は、コンタクト孔５を金属層８で完全に埋めるように形成され得る。バリアメタル層７は、金属層８と金属層６の反応、及び、金属層８と半導体基板１の反応を防止する。金属層８がＣＶＤ法又はＡＬＤ法を用いて堆積される場合には、バリアメタル層７は、金属層８中に含まれる不純物が、金属層６又は半導体基板１内に拡散することを防止する。
【0058】
（ｆ）加熱工程
加熱工程（シリサイド化反応用のアニール工程）では、その上に上記の各層が形成された半導体基板１（図５（ｅ）を参照）が、加熱（アニール）される。このアニールにより、金属層６と不純物添加領域３とが反応する。この反応により、図５（ｆ）に示すように、シリサイド層９が、基板表面側に形成される。この加熱工程は、窒素（Ｎ２）雰囲気中で実行されてもよい。この加熱工程は、個別の工程であってもよいし、バリアメタル層７及び金属層８等を加熱する工程を兼ねていてもよい。なお、この加熱工程は、上述の第１実施形態又は第２実施形態における「（ｄ）加熱工程」と同一である。
加熱工程（シリサイド化反応用のアニール工程）では、その上に上記の各層が形成された半導体基板１（図５（ｅ）を参照）が、加熱（アニール）される。このアニールにより、金属層６と不純物添加領域３とが反応する。この反応により、図５（ｆ）に示すように、シリサイド層９が、基板表面側に形成される。この加熱工程は、窒素（Ｎ２）雰囲気中で実行されてもよい。この加熱工程は、個別の工程であってもよいし、バリアメタル層７及び金属層８等を加熱する工程を兼ねていてもよい。なお、この加熱工程は、上述の第１実施形態又は第２実施形態における「（ｄ）加熱工程」と同一である。
【0059】
（ｇ）研磨工程
研磨工程では、コンタクト孔５の外に設けられた金属層６、バリアメタル層７及び金属層８が、化学機械研磨（ＣＭＰ：Chemical Mechanical Polish）法等を用いて除去される。ＣＭＰは、図５（ｇ）に示すように、絶縁膜４が露出するまで行われる。これにより、コンタクトプラグ１０（電極部）が形成される。コンタクトプラグ１０は、プラグ状に加工されており、シリサイド層９、金属層６、バリアメタル層７及び金属層８を備えている。なお、不純物添加領域３とコンタクトプラグ１０とは電気的に接続されている。
研磨工程では、コンタクト孔５の外に設けられた金属層６、バリアメタル層７及び金属層８が、化学機械研磨（ＣＭＰ：Chemical Mechanical Polish）法等を用いて除去される。ＣＭＰは、図５（ｇ）に示すように、絶縁膜４が露出するまで行われる。これにより、コンタクトプラグ１０（電極部）が形成される。コンタクトプラグ１０は、プラグ状に加工されており、シリサイド層９、金属層６、バリアメタル層７及び金属層８を備えている。なお、不純物添加領域３とコンタクトプラグ１０とは電気的に接続されている。
【0060】
半導体装置の第１製造方法においては、シリサイド層９は、上述の第１実施形態又は第２実施形態の製造方法におけるシリサイド層９の形成と同様に形成される。したがって、半導体装置の第１製造方法によれば、不純物添加領域３の高抵抗化が抑制される。故に、半導体装置の第１製造方法によれば、不純物添加領域３とシリサイド層９との間のコンタクト抵抗を低減することができる。
【0061】
[半導体装置の第２製造方法]
以下、図６（ａ）、図６（ｂ）、図６（ｃ）及び図６（ｄ）を参照して、例示的実施形態に係る電極部を有する半導体装置の第２製造方法について説明する。図６（ａ）、図６（ｂ）、図６（ｃ）及び図６（ｄ）は、例示的実施形態に係る電極部を有する半導体装置の第２製造方法を説明するための図である。本例は、ＳＡＬＩＣＩＤＥ（Self-Aligned Silicide）の手法を適用した実施形態である。この製造方法（第２製造方法）は、（ａ）不純物添加領域形成工程、（ｂ）金属層形成工程、（ｃ）加熱工程、及び（ｄ）未反応金属除去工程を備えている。（ａ）不純物添加領域形成工程、（ｂ）金属層形成工程、（ｃ）加熱工程、及び（ｄ）未反応金属除去工程は、この順番で実行される。以下、これらの工程について説明する。
以下、図６（ａ）、図６（ｂ）、図６（ｃ）及び図６（ｄ）を参照して、例示的実施形態に係る電極部を有する半導体装置の第２製造方法について説明する。図６（ａ）、図６（ｂ）、図６（ｃ）及び図６（ｄ）は、例示的実施形態に係る電極部を有する半導体装置の第２製造方法を説明するための図である。本例は、ＳＡＬＩＣＩＤＥ（Self-Aligned Silicide）の手法を適用した実施形態である。この製造方法（第２製造方法）は、（ａ）不純物添加領域形成工程、（ｂ）金属層形成工程、（ｃ）加熱工程、及び（ｄ）未反応金属除去工程を備えている。（ａ）不純物添加領域形成工程、（ｂ）金属層形成工程、（ｃ）加熱工程、及び（ｄ）未反応金属除去工程は、この順番で実行される。以下、これらの工程について説明する。
【0062】
（ａ）不純物添加領域形成工程
不純物添加領域形成工程では、図６（ａ）に示すように、素子分離２が、半導体基板１の表面側に形成される。半導体基板１は、シリコンから形成されている。素子分離２は、二酸化シリコンなどから形成される。次に、半導体基板１の表面側の領域内に不純物が添加されて、不純物添加領域３が形成される。不純物添加領域３の形成方法は、上述の第１実施形態又は第２実施形態における「（ａ）基板準備工程」の不純物添加領域３の形成方法と同一である。
不純物添加領域形成工程では、図６（ａ）に示すように、素子分離２が、半導体基板１の表面側に形成される。半導体基板１は、シリコンから形成されている。素子分離２は、二酸化シリコンなどから形成される。次に、半導体基板１の表面側の領域内に不純物が添加されて、不純物添加領域３が形成される。不純物添加領域３の形成方法は、上述の第１実施形態又は第２実施形態における「（ａ）基板準備工程」の不純物添加領域３の形成方法と同一である。
【0063】
（ｂ）金属層形成工程
金属層形成工程では、図６（ｂ）に示すように、金属層６が、不純物添加領域３上に形成される。この金属層形成工程は、上述の第１実施形態又は第２実施形態における「（ｂ）第１金属層形成工程」及び「（ｃ）第２金属層形成工程」と同一である。
金属層形成工程では、図６（ｂ）に示すように、金属層６が、不純物添加領域３上に形成される。この金属層形成工程は、上述の第１実施形態又は第２実施形態における「（ｂ）第１金属層形成工程」及び「（ｃ）第２金属層形成工程」と同一である。
【0064】
（ｃ）加熱工程
加熱工程（シリサイド化反応用のアニール工程）では、その上に金属層６が形成された半導体基板１が加熱（アニール）される。このアニールにより、金属層６と不純物添加領域３とが反応する。この反応により、図６（ｃ）に示すように、シリサイド層９が、半導体基板１の表面側に形成される。素子分離２上では、金属層６は、未反応の状態で残される。この加熱工程は、上述の第１実施形態又は第２実施形態における「（ｄ）加熱工程」と同一である。
加熱工程（シリサイド化反応用のアニール工程）では、その上に金属層６が形成された半導体基板１が加熱（アニール）される。このアニールにより、金属層６と不純物添加領域３とが反応する。この反応により、図６（ｃ）に示すように、シリサイド層９が、半導体基板１の表面側に形成される。素子分離２上では、金属層６は、未反応の状態で残される。この加熱工程は、上述の第１実施形態又は第２実施形態における「（ｄ）加熱工程」と同一である。
【0065】
（ｄ）未反応金属除去工程
未反応金属除去工程では、図６（ｄ）に示すように、未反応の金属層６が、薬液による洗浄により、選択的に除去される。かかる第２製造方法により得られるシリサイド層９は、不純物添加領域３に電気的に接続されており、電極部として機能する。
未反応金属除去工程では、図６（ｄ）に示すように、未反応の金属層６が、薬液による洗浄により、選択的に除去される。かかる第２製造方法により得られるシリサイド層９は、不純物添加領域３に電気的に接続されており、電極部として機能する。
【0066】
第２製造方法では、シリサイド層９は、上述の第１実施形態又は第２実施形態の製造方法により形成される。したがって、第２製造方法によれば、不純物添加領域３の高抵抗化が抑制される。故に、第２製造方法によれば、不純物添加領域３とシリサイド層９との間のコンタクト抵抗を低減することができる。
【0067】
[半導体装置の第３製造方法]
以下、図７（ａ）及び図７（ｂ）を参照して、半導体装置の第３製造方法について説明する。図７（ａ）及び図７（ｂ）は、例示的実施形態に係る電極部を有する半導体装置の第３製造方法を説明するための図である。この製造方法（第３製造方法）は、（ａ）素子形成工程と、（ｂ）研磨工程とを備えている。（ａ）素子形成工程及び（ｂ）研磨工程は、この順番で実行される。以下、これらの工程について説明する。
以下、図７（ａ）及び図７（ｂ）を参照して、半導体装置の第３製造方法について説明する。図７（ａ）及び図７（ｂ）は、例示的実施形態に係る電極部を有する半導体装置の第３製造方法を説明するための図である。この製造方法（第３製造方法）は、（ａ）素子形成工程と、（ｂ）研磨工程とを備えている。（ａ）素子形成工程及び（ｂ）研磨工程は、この順番で実行される。以下、これらの工程について説明する。
【0068】
（ａ）素子形成工程
素子形成工程では、図７（ａ）に示す素子構造が形成される。すなわち、素子形成工程では、素子分離１０３、ｐ－ウエル１０１、ｎ－ウエル１０２、ｎ＋の第１不純物添加領域３ａ、ｐ＋の第２不純物添加領域３ｂが、半導体基板１内に形成される。次に、ゲート絶縁膜１０４、ゲート電極１０５、ゲート側壁１０６が、半導体基板１上に形成される。これらの形成方法は、一般的な公知の方法であってもよい。図７（ａ）に示す素子構造において、ｐ－ウエル１０１内の一対の第１不純物添加領域３ａ（ｎ型）は、電界効果トランジスタにおけるソース領域及びドレイン領域をそれぞれ構成する。ｎ－ウエル１０２内の一対の第２不純物添加領域３ｂ（ｐ型）は、電界効果トランジスタにおけるソース領域及びドレイン領域をそれぞれ構成する。
素子形成工程では、図７（ａ）に示す素子構造が形成される。すなわち、素子形成工程では、素子分離１０３、ｐ－ウエル１０１、ｎ－ウエル１０２、ｎ＋の第１不純物添加領域３ａ、ｐ＋の第２不純物添加領域３ｂが、半導体基板１内に形成される。次に、ゲート絶縁膜１０４、ゲート電極１０５、ゲート側壁１０６が、半導体基板１上に形成される。これらの形成方法は、一般的な公知の方法であってもよい。図７（ａ）に示す素子構造において、ｐ－ウエル１０１内の一対の第１不純物添加領域３ａ（ｎ型）は、電界効果トランジスタにおけるソース領域及びドレイン領域をそれぞれ構成する。ｎ－ウエル１０２内の一対の第２不純物添加領域３ｂ（ｐ型）は、電界効果トランジスタにおけるソース領域及びドレイン領域をそれぞれ構成する。
【0069】
ｎ型の第１不純物添加領域３ａにおける不純物は、Ａｓなどの一般的なｎ型の不純物である。第１不純物添加領域３ａは、上述の第１実施形態又は第２実施形態における「（ａ）基板準備工程」において、ｎ型不純物を用いることで、形成され得る。ｐ型の第２不純物添加領域３ｂにおける不純物は、ホウ素などである。第２不純物添加領域３ｂは、上述の第１実施形態又は第２実施形態における「（ａ）基板準備工程」を用いて、形成される。
【0070】
次に、半導体基板１上に絶縁膜１０７が堆積される。さらに、絶縁膜１０７の上面が、ＣＭＰなどにより、平坦化される。しかる後、コンタクト孔５が、フォトリソグラフィーとＲＩＥ等を用いて、絶縁膜１０７内に形成される。コンタクト孔５は、絶縁膜１０７を貫通する。その後、金属層６が、第１不純物添加領域３ａ及び第２不純物添加領域３ｂの露出表面上に形成される。この金属層６の形成工程は、上述の第１実施形態又は第２実施形態における「（ｂ）第１金属層形成工程」及び「（ｃ）第２金属層形成工程」と同一である。
【0071】
次に、バリアメタル層７が、金属層６上に堆積される。バリアメタル層７上には、金属層８が堆積される。金属層８は、タングステン等の低抵抗な金属から形成される。
【0072】
しかる後、加熱工程（シリサイド化反応用のアニール工程）が実行される。この加熱工程は、上述の第１実施形態又は第２実施形態における「（ｄ）加熱工程」と同一である。この加熱工程では、上記素子構造が形成された半導体基板１が加熱（アニール）される。このアニールにより、金属層６と第１不純物添加領域３ａとが反応して、シリサイド層９ａがコンタクト孔５の底部に形成される。シリサイド層９ａは、第１実施形態又は第２実施形態において示した二層のシリサイド層を含む。また、このアニールにより、金属層６と第２不純物添加領域３ｂとが反応し、コンタクト孔５の底部にシリサイド層９ｂが形成される。シリサイド層９ｂは、第１実施形態又は第２実施形態において示した二層のシリサイド層（第１シリサイド層９１及び第２シリサイド層９２）を含む。シリサイド層９ａは第１不純物添加領域３ａと接触し、シリサイド層９ｂは第２不純物添加領域３ｂと接触する。
【0073】
（ｂ）研磨工程
研磨工程では、コンタクト孔５の外に設けられた金属層６、バリアメタル層７及び金属層８が、ＣＭＰ法等を用いて除去される。ＣＭＰは、図７（ｂ）に示すように、絶縁膜１０７が露出するまで行われる。これにより、第１不純物添加領域３ａ側では、シリサイド層９ａ、金属層６、バリアメタル層７及び金属層８を備えたコンタクトプラグ（電極部）が形成される。また、第２不純物添加領域３ｂ側では、シリサイド層９ｂ、金属層６、バリアメタル層７及び金属層８を備えたコンタクトプラグ（電極部）が形成される。
研磨工程では、コンタクト孔５の外に設けられた金属層６、バリアメタル層７及び金属層８が、ＣＭＰ法等を用いて除去される。ＣＭＰは、図７（ｂ）に示すように、絶縁膜１０７が露出するまで行われる。これにより、第１不純物添加領域３ａ側では、シリサイド層９ａ、金属層６、バリアメタル層７及び金属層８を備えたコンタクトプラグ（電極部）が形成される。また、第２不純物添加領域３ｂ側では、シリサイド層９ｂ、金属層６、バリアメタル層７及び金属層８を備えたコンタクトプラグ（電極部）が形成される。
【0074】
シリサイド層９ａ及びシリサイド層９ｂは、上述の第１実施形態又は第２実施形態の製造方法により形成されているので、第１不純物添加領域３ａ及び第２不純物添加領域３ｂの高抵抗化が抑制されている。したがって、第１不純物添加領域３ａとシリサイド層９ａとの間のコンタクト抵抗を低減することができる。また、第２不純物添加領域３ｂとシリサイド層９ｂとの間のコンタクト抵抗を低減することができる。
【0075】
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。また、以上の説明から、本開示の種々の実施形態は、説明の目的で、本明細書において説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
【符号の説明】
【0076】
１…半導体基板、２…素子分離、３…不純物添加領域、３ａ…第１不純物添加領域、３ｂ…第２不純物添加領域、４…絶縁膜、５…コンタクト孔、６…金属層、７…バリアメタル層、８…金属層、９…シリサイド層、９ａ…シリサイド層、９ｂ…シリサイド層、１０…コンタクトプラグ、２０…酸化膜、２１…酸化チタン層、３１…ホウ化チタン層、６１…第１金属層、６２…第２金属層、９１…第１シリサイド層、９２…第２シリサイド層。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】