ホーム > 特許ランキング > 日亜化学工業株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-11
(45)【発行日】2024-11-19
(54)【発明の名称】画像表示装置の製造方法および画像表示装置
(51)【国際特許分類】
G09F 9/00 20060101AFI20241112BHJP
G09F 9/30 20060101ALI20241112BHJP
G09F 9/33 20060101ALI20241112BHJP
H01L 33/48 20100101ALI20241112BHJP
【ＦＩ】
G09F9/00 338
G09F9/30 308Z
G09F9/30 310
G09F9/30 338
G09F9/30 348A
G09F9/30 349A
G09F9/33
H01L33/48
【請求項の数】
14
(21)【出願番号】P 2021556037
(86)(22)【出願日】2020-11-04
(86)【国際出願番号】 JP2020041208
(87)【国際公開番号】W WO2021095603
(87)【国際公開日】2021-05-20
【審査請求日】2023-10-16
(31)【優先権主張番号】P 2019204187
(32)【優先日】2019-11-11
(33)【優先権主張国・地域又は機関】JP
【前置審査】
(73)【特許権者】
【識別番号】000226057
【氏名又は名称】日亜化学工業株式会社
(74)【代理人】
【識別番号】100108062
【弁理士】
【氏名又は名称】日向寺 雅彦
(72)【発明者】
【氏名】秋元 肇
【審査官】川俣 郁子
(56)【参考文献】
【文献】特開２００２－１４１４９２（ＪＰ，Ａ）
【文献】特開２００８－１３５４１９（ＪＰ，Ａ）
【文献】特表２０１６－５２２５８５（ＪＰ，Ａ）
【文献】国際公開第２０１８／０７４６１１（ＷＯ，Ａ１）
【文献】特開２００７－２４２６４５（ＪＰ，Ａ）
【文献】特開２０１８－２０５４５６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１３／０１２７３６４（ＵＳ，Ａ１）
【文献】特表２０１９－５１２７４２（ＪＰ，Ａ）
【文献】特開２０１７－０４５８５５（ＪＰ，Ａ）
【文献】特開２０１０－２１９３１０（ＪＰ，Ａ）
【文献】特開２００９－２８３９４２（ＪＰ，Ａ）
【文献】特開２０１８－１０１７８５（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／０３１９０２０（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｆ９／００－９／４６
Ｈ０１Ｌ３３／００
３３／４８－３３／６４
(57)【特許請求の範囲】
【請求項1】
発光層を含む半導体層を第１基板上に成長させた第２基板を準備する工程と、透光性基板上に形成された回路素子と、前記回路素子上に形成された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、を含む第３基板を準備する工程と、
前記第１絶縁膜上に形成され前記第１配線層に接続された第１メタル層を形成する工程と、
前記第２基板を前記第３基板に貼り合わせ、前記第１メタル層を前記半導体層に電気的に接続する工程と、
前記半導体層をエッチングして発光素子を形成する工程と、
前記第１メタル層をエッチングして前記発光素子に電気的に接続されたプラグを形成する工程と、
前記プラグ、前記発光素子および前記第１絶縁膜を覆う第２絶縁膜を形成する工程と、
前記第２絶縁膜の一部を除去して前記発光素子の前記第１絶縁膜の側の面に対向する発光面を露出させる工程と、
前記発光面に電気的に接続される第２配線層を形成する工程と、
を備えた画像表示装置の製造方法。
【請求項2】
発光層を含む半導体層を第１基板上に成長させた第２基板を準備する工程と、透光性基板上に形成された回路素子と、前記回路素子上に形成された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、を含む第３基板を準備する工程と、
前記第１絶縁膜上に形成され前記第１配線層に接続されたプラグを形成する工程と、
前記第２基板を前記第３基板に貼り合わせ、前記プラグを前記半導体層に電気的に接続する工程と、
前記半導体層をエッチングして発光素子を形成する工程と、
前記プラグ、前記発光素子および前記第１絶縁膜を覆う第２絶縁膜を形成する工程と、
前記第２絶縁膜の一部を除去して前記発光素子の前記第１絶縁膜の側の面に対向する発光面を露出させる工程と、
前記発光面に電気的に接続される第２配線層を形成する工程と、
を備え、
前記プラグの外周は、平面視で、前記プラグに前記発光素子を投影したときに、前記発光素子の外周を含むように形成される、画像表示装置の製造方法。
【請求項3】
前記第２基板を前記第３基板に貼り合わせる工程は、１つの前記第３基板に、複数の前記第２基板を貼り合わせることを含む請求項１または２に記載の画像表示装置の製造方法。
【請求項4】
前記複数の第２基板を前記１つの第３基板上に配置する場合に、前記発光素子を形成する工程では、前記発光素子は、前記複数の第２基板のそれぞれの端部から離間した位置に形成される請求項３記載の画像表示装置の製造方法。
【請求項5】
前記透光性基板は、ガラス基板である請求項１～４のいずれか１つに記載の画像表示装置の製造方法。
【請求項6】
前記第３基板は、前記ガラス基板と前記回路素子との間に設けられた可撓性を有する第４基板を含み、前記第２基板を前記第３基板に貼り合わせた後に前記ガラス基板を除去する工程をさらに備えた請求項５記載の画像表示装置の製造方法。
【請求項7】
前記第２基板を前記第３基板に貼り合わせる前に前記半導体層上に第２メタル層を形成する工程をさらに備えた請求項１～６のいずれか１つに記載の画像表示装置の製造方法。
【請求項8】
前記第２メタル層を形成する工程の前に、前記半導体層上に導電層を形成する工程をさらに備え、前記第２メタル層は、前記導電層上に形成され、光反射性を有する請求項７記載の画像表示装置の製造方法。
【請求項9】
前記第２基板を前記第３基板に貼り合わせた後に前記第２メタル層を加工して第３配線層を形成する工程をさらに備えた請求項７または８に記載の画像表示装置の製造方法。
【請求項10】
前記第１基板は、シリコンまたはサファイアを含む請求項１～９のいずれか１つに記載の画像表示装置の製造方法。
【請求項11】
前記半導体層は、窒化ガリウム系化合物半導体を含む請求項１～１０のいずれか１つに記載の画像表示装置の製造方法。
【請求項12】
前記発光素子上に波長変換部材を形成する工程をさらに備えた請求項１～１１のいずれか１つに記載の画像表示装置の製造方法。
【請求項13】
第１面を有する透光性基板と、前記第１面上に設けられた複数のトランジスタと、
前記複数のトランジスタ上に設けられ、前記複数のトランジスタに電気的に接続された第１配線層と、
前記第１面上で前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、
前記第１絶縁膜上に設けられ前記第１配線層に接続されたプラグと、
前記プラグ上に設けられるとともに前記プラグに電気的に接続された第１導電形の第１半導体層と、
前記第１半導体層上に設けられた発光層と、
前記発光層上に設けられ、前記第１導電形とは異なる第２導電形の第２半導体層と、
前記プラグ、前記第１絶縁膜、前記発光層および前記第１半導体層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、
前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の露出面上に配設された透光性電極に接続された第２配線層と、
を備えた画像表示装置。
【請求項14】
前記第２半導体層は、前記第２絶縁膜によって分離された請求項１３記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、画像表示装置の製造方法および画像表示装置に関する。
【背景技術】
【0002】
高輝度、広視野角、高コントラストで低消費電力の薄型の画像表示装置の実現が望まれている。このような市場要求に対応するように、自発光素子を利用した表示装置の開発が進められている。
【0003】
自発光素子として、微細発光素子であるマイクロＬＥＤを用いた表示装置の登場が期待されている。マイクロＬＥＤを用いた表示装置の製造方法として、個々に形成されたマイクロＬＥＤを駆動回路に順次転写する方法が紹介されている。しかしながら、フルハイビジョンや４Ｋ、８Ｋ等と高画質になるにつれて、マイクロＬＥＤの素子数が多くなると、多数のマイクロＬＥＤを個々に形成して、駆動回路等を形成した基板に順次転写するのでは、転写工程に膨大な時間を要する。さらに、マイクロＬＥＤと駆動回路等との接続不良等が発生し、歩留りの低下を生じるおそれがある。
【0004】
Ｓｉ基板上に発光層を含む半導体層を成長させ、半導体層に電極を形成した後、駆動回路が形成された回路基板に貼り合わせる技術が知られている（たとえば、特許文献１）。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２００２－１４１４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の一実施形態は、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法を提供する。
【課題を解決するための手段】
【0007】
本発明の一実施形態に係る画像表示装置の製造方法は、発光層を含む半導体層を第１基板上に成長させた第２基板を準備する工程と、透光性基板上に形成された回路素子と、前記回路素子上に形成された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、を含む第３基板を準備する工程と、前記第１絶縁膜上に形成され前記第１配線層に接続された第１メタル層を形成する工程と、前記第２基板を前記第３基板に貼り合わせ、前記第１メタル層を前記半導体層に電気的に接続する工程と、前記半導体層をエッチングして発光素子を形成する工程と、前記第１メタル層をエッチングして前記発光素子に電気的に接続されたプラグを形成する工程と、前記プラグ、前記発光素子および前記第１絶縁膜を覆う第２絶縁膜を形成する工程と、前記第２絶縁膜の一部を除去して前記発光素子の前記第１絶縁膜の側の面に対向する発光面を露出させる工程と、前記発光面に電気的に接続される第２配線層を形成する工程と、を備える。
【0008】
本発明の一実施形態に係る画像表示装置の製造方法は、発光層を含む半導体層を第１基板上に成長させた第２基板を準備する工程と、透光性を有する基板上に形成された回路素子と、前記回路素子上に形成された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、を含む第３基板を準備する工程と、前記第１絶縁膜上に形成され前記第１配線層に接続されたプラグを形成する工程と、前記第２基板を前記第３基板に貼り合わせ、前記プラグを前記半導体層に電気的に接続する工程と、前記半導体層をエッチングして発光素子を形成する工程と、前記プラグ、前記発光素子および前記第１絶縁膜を覆う第２絶縁膜を形成する工程と、前記第２絶縁膜の一部を除去して前記発光素子の前記第１絶縁膜の側の面に対向する発光面を露出させる工程と、前記発光面に電気的に接続される第２配線層を形成する工程と、を備える。
【0009】
本発明の一実施形態に係る画像表示装置は、第１面を有する透光性基板と、前記第１面上に設けられた回路素子と、前記回路素子上に設けられ、前記回路素子に電気的に接続された第１配線層と、前記第１面上で前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に設けられ前記第１配線層に接続された第１プラグと、前記第１プラグ上に設けられるとともに前記第１プラグに電気的に接続され、前記第１絶縁膜の側の面に対向する面に発光面を有する第１発光素子と、前記第１発光素子の少なくとも一部、前記第１絶縁膜および前記第１プラグを覆う第２絶縁膜と、前記第２絶縁膜上に設けられ前記第１発光素子の前記発光面に電気的に接続された第２配線層と、を備える。
【0010】
本発明の一実施形態に係る画像表示装置は、第１面を有する可撓性を有する基板と、前記第１面上に設けられた回路素子と、前記回路素子上に設けられ、前記回路素子に電気的に接続された第１配線層と、前記第１面上で前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に設けられ前記第１配線層に接続された第１プラグと、前記第１プラグ上に設けられるとともに前記第１プラグに電気的に接続され、前記第１絶縁膜の側の面に対向する面に発光面を有する第１発光素子と、前記第１発光素子の少なくとも一部、前記第１絶縁膜および前記第１プラグを覆う第２絶縁膜と、前記第２絶縁膜上に設けられ前記第１発光素子の前記発光面に電気的に接続された第２配線層と、を備える。
【0011】
本発明の一実施形態に係る画像表示装置は、第１面を有する透光性基板と、前記第１面上に設けられた複数のトランジスタと、前記複数のトランジスタ上に設けられ、前記複数のトランジスタに電気的に接続された第１配線層と、前記第１面上で前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に設けられ前記第１配線層に接続されたプラグと、前記プラグ上に設けられるとともに前記プラグに電気的に接続された第１導電形の第１半導体層と、前記第１半導体層上に設けられた発光層と、前記発光層上に設けられ、前記第１導電形とは異なる第２導電形の第２半導体層と、前記プラグ、前記第１絶縁膜、前記発光層および前記第１半導体層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の露出面上に配設された透光性電極に接続された第２配線層と、を備える。
【発明の効果】
【0012】
本発明の一実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法が実現される。
【図面の簡単な説明】
【0013】
【図1】第１の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
【図2】第１の実施形態の画像表示装置を例示する模式的なブロック図である。
【図3A】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図3B】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図4A】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図4B】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図5A】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図5B】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図5C】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図6A】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図6B】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図7A】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図7B】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図8A】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図8B】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図9】第１の実施形態の画像表示装置の製造方法を例示する模式的な斜視図である。
【図10】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図11A】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図11B】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図11C】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図11D】第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図12】第２の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
【図13】第２の実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。
【図14A】第２の実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。
【図14B】第２の実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。
【図15】第２の実施形態の画像表示装置を例示する模式的なブロック図である。
【図16A】第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図16B】第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図17A】第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図17B】第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図18A】第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図18B】第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図19A】第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図19B】第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図20A】第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図20B】第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図20C】第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図21A】第２の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。
【図21B】第２の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。
【図22A】第２の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。
【図22B】第２の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。
【図23】第３の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
【図24A】第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図24B】第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図25A】第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図25B】第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図25C】第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図26】第４の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
【図27】第４の実施形態に係る画像表示装置の変形例の一部を例示する模式的な断面図である。
【図28A】第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図28B】第４の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図29】第５の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
【図30A】第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図30B】第５の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図31】第６の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
【図32A】第６の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図32B】第６の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図33A】第６の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図33B】第６の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
【図34】第６の実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。
【図35A】第６の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。
【図35B】第６の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。
【図36】画素ＬＥＤ素子の特性を例示するグラフである。
【図37】第７の実施形態に係る画像表示装置を例示するブロック図である。
【図38】第７の実施形態の変形例に係る画像表示装置を例示するブロック図である。
【図39】第１～第６の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。
【発明を実施するための形態】
【0014】
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
【0015】
（第１の実施形態）
図１は、実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
画像表示装置に表示される画像を構成するピクセルは、複数のサブピクセルによって構成される。図１には、本実施形態の画像表示装置のサブピクセル２０－１，２０－２の構成が模式的に示されている。
図１は、実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
画像表示装置に表示される画像を構成するピクセルは、複数のサブピクセルによって構成される。図１には、本実施形態の画像表示装置のサブピクセル２０－１，２０－２の構成が模式的に示されている。
【0016】
以下では、ＸＹＺの３次元座標系を用いて説明することがある。サブピクセル２０－１，２０－２は、他のサブピクセルとともに２次元平面上に配列されている。サブピクセル２０－１，２０－２が配列された２次元平面をＸＹ平面とする。サブピクセル２０－１，２０－２を含む複数のサブピクセルは、Ｘ軸方向およびＹ軸方向に沿って配列されている。
図１は、サブピクセル２０－１，２０－２をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
図１は、サブピクセル２０－１，２０－２をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
【0017】
サブピクセル２０－１は、ＸＹ平面にほぼ平行な発光面１５１Ｓ１を有している。サブピクセル２０－２は、ＸＹ平面にほぼ平行な発光面１５１Ｓ２を有している。これらの発光面１５１Ｓ１，１５１Ｓ２は、主として、ＸＹ平面に直交するＺ軸の正方向に向かって光を放射する。
【0018】
図１に示すように、本実施形態の画像表示装置のサブピクセル２０－１は、トランジスタ１０３－１と、発光素子１５０－１と、プラグ１１６ａ１と、を含む。サブピクセル２０－２は、トランジスタ１０３－２と、発光素子１５０－２と、プラグ１１６ａ２と、を含む。サブピクセル２０－１，２０－２は、基板１０２と、第１の配線層１１０と、第１の層間絶縁膜１１２と、第２の層間絶縁膜１５６と、第２の配線層１５９と、を含んでいる。サブピクセル２０－１，２０－２を含む複数のサブピクセルでは、基板１０２、第１の配線層１１０、第２の配線層１５９、第１の層間絶縁膜１１２および第２の層間絶縁膜１５６は、共有されている。
【0019】
本実施形態では、トランジスタ１０３－１，１０３－２を含む回路素子が形成される基板１０２は、透光性基板であり、たとえばガラス基板である。基板１０２は、第１面１０２ａを有しており、トランジスタ１０３－１，１０３－２は、第１面１０２ａ上に形成されている。トランジスタ１０３－１，１０３－２は、たとえば、薄膜トランジスタ（Thin Film Transistor、ＴＦＴ）である。発光素子１５０－１，１５０－２は、ガラス基板上に形成された、このようなＴＦＴによって駆動される。ＴＦＴを含む回路素子を大型のガラス基板上に形成するプロセスは、液晶パネルや有機ＥＬパネル等の製造のために確立しており、既存のプラントを利用することができる利点がある。
【0020】
サブピクセル２０－１，２０－２は、カラーフィルタ１８０をさらに含む。カラーフィルタ１８０は、サブピクセル２０－１，２０－２を含む複数のサブピクセルで共有される。カラーフィルタ（波長変換部材）１８０は、透明薄膜接着層１８８を介して、表面樹脂層１７０上に設けられている。表面樹脂層１７０は、第２の層間絶縁膜１５６および第２の配線層１５９上に設けられている。
【0021】
本実施形態の画像表示装置のサブピクセル２０－１，２０－２の構成について詳細に説明する。
トランジスタ１０３－１，１０３－２は、基板１０２の第１面１０２ａ上に形成されたＴＦＴ下層膜１０６上に形成されている。ＴＦＴ下層膜１０６は、トランジスタ１０３－１，１０３－２の形成時の平坦性を確保するとともに、加熱処理時にトランジスタ１０３－１，１０３－２のそれぞれのＴＦＴチャネル１０４－１，１０４－２を汚染等から保護する目的で設けられている。ＴＦＴ下層膜１０６は、たとえばＳｉＯ２等の絶縁膜である。
トランジスタ１０３－１，１０３－２は、基板１０２の第１面１０２ａ上に形成されたＴＦＴ下層膜１０６上に形成されている。ＴＦＴ下層膜１０６は、トランジスタ１０３－１，１０３－２の形成時の平坦性を確保するとともに、加熱処理時にトランジスタ１０３－１，１０３－２のそれぞれのＴＦＴチャネル１０４－１，１０４－２を汚染等から保護する目的で設けられている。ＴＦＴ下層膜１０６は、たとえばＳｉＯ２等の絶縁膜である。
【0022】
基板１０２には、発光素子１５０－１，１５０－２の駆動用のトランジスタ１０３－１，１０３－２のほか、他のトランジスタやキャパシタ等の回路素子が形成され、これら回路素子は、配線等によって接続され回路１０１を構成している。たとえば、トランジスタ１０３－１，１０３－２は、後述する図２に示された駆動トランジスタ２６に対応している。
【0023】
以下では、回路１０１は、ＴＦＴチャネル１０４－１，１０４－２、絶縁層１０５、絶縁膜１０８、ビア１１１ｓ１，１１１ｓ２，１１１ｄ１，１１１ｄ２および第１の配線層１１０を含むものとする。基板１０２、ＴＦＴ下層膜１０６、回路１０１および第１の層間絶縁膜１１２を含む構造物を回路基板１００と呼ぶことがある。
【0024】
トランジスタ１０３－１，１０３－２は、この例では、ｐチャネルのＴＦＴである。トランジスタ１０３－１は、ＴＦＴチャネル１０４－１と、ゲート１０７－１と、を含む。トランジスタ１０３－２は、ＴＦＴチャネル１０４－２と、ゲート１０７－２と、を含む。トランジスタ１０３－１，１０３－２は、好ましくは、低温ポリシリコン（Low Temperature Poly Silicon、ＬＴＰＳ）プロセスによって形成されている。ＴＦＴチャネル１０４－１，１０４－２は、基板１０２上に形成された多結晶Ｓｉの領域である。ＴＦＴチャネル１０４－１，１０４－２は、アモルファスＳｉとして形成された領域をレーザ照射でアニーリングすることによって多結晶化され、活性化されている。ＴＦＴは、ＬＴＰＳプロセスで形成されることによって、十分高い移動度が実現される。
【0025】
ＴＦＴチャネル１０４－１は、領域１０４ｓ１，１０４ｉ１，１０４ｄ１を含む。ＴＦＴチャネル１０４－２は、領域１０４ｓ２，１０４ｉ２，１０４ｄ２を含む。領域１０４ｓ１，１０４ｉ１，１０４ｄ１および領域１０４ｓ２，１０４ｉ２，１０４ｄ２は、いずれもＴＦＴ下層膜１０６上に設けられている。領域１０４ｉ１は、領域１０４ｓ１，１０４ｄ１間に設けられている。領域１０４ｉ２は、領域１０４ｓ２，１０４ｄ２間に設けられている。領域１０４ｓ１，１０４ｄ１および領域１０４ｓ２，１０４ｄ２には、ホウ素イオン（Ｂ＋）もしくはフッ化ホウ素イオン（ＢＦ２
＋）等のｐ形不純物がドープされている。領域１０４ｓ１，１０４ｄ１は、ビア１１１ｓ１，１１１ｄ１とそれぞれオーミック接続されている。領域１０４ｓ２，１０４ｄ２は、ビア１１１ｓ２，１１１ｄ２とそれぞれオーミック接続されている。
【0026】
ゲート１０７－１は、絶縁層１０５を介して、ＴＦＴチャネル１０４－１上に設けられている。ゲート１０７－２は、絶縁層１０５を介して、ＴＦＴチャネル１０４－２上に設けられている。絶縁層１０５は、ＴＦＴチャネル１０４－１とゲート１０７－１とを絶縁し、ＴＦＴチャネル１０４－２とゲート１０７－２とを絶縁する。絶縁層１０５は、隣接する回路素子間の絶縁をとるためにも設けられている。
【0027】
トランジスタ１０３－１では、領域１０４ｓ１よりも低い電圧がゲート１０７－１に印加されると、領域１０４ｉ１にチャネルが形成され得る。領域１０４ｓ１と領域１０４ｄ１との間に流れる電流は、ゲート１０７－１の領域１０４ｓ１に対する電圧によって制御される。同様に、トランジスタ１０３－２では、領域１０４ｓ２よりも低い電圧がゲート１０７－２に印加されると、領域１０４ｉ２にチャネルが形成され得る。そのため、領域１０４ｓ２と領域１０４ｄ２との間に流れる電流は、ゲート１０７－２の領域１０４ｓ２に対する電圧によって制御される。
【0028】
絶縁層１０５は、たとえばＳｉＯ２である。絶縁層１０５は、覆っている領域に応じてＳｉＯ２やＳｉ３Ｎ４等を含む多層の絶縁層であってもよい。
【0029】
ゲート１０７－１，１０７－２は、たとえば多結晶Ｓｉである。ゲート１０７－１，１０７－２の多結晶Ｓｉ膜は、一般的にＣＶＤプロセスで作成することができる。
【0030】
この例では、ゲート１０７－１，１０７－２および絶縁層１０５は、絶縁膜１０８で覆われている。絶縁膜１０８は、たとえばＳｉＯ２やＳｉ３Ｎ４等である。絶縁膜１０８は、第１の配線層１１０を形成するための平坦化膜として機能する。絶縁膜１０８は、たとえばＳｉＯ２やＳｉ３Ｎ４等を含む多層の絶縁膜である。
【0031】
ビア１１１ｓ１，１１１ｄ１は、絶縁膜１０８を貫通して設けられている。ビア１１１ｓ２，１１１ｄ２は、絶縁膜１０８を貫通して設けられている。絶縁膜１０８上には、第１の配線層（第１配線層）１１０が形成されている。第１の配線層１１０は、電位の異なり得る複数の配線を含んでおり、配線１１０ｓ１，１１０ｄ１および配線１１０ｓ２，１１０ｄ２を含んでいる。図１以降の断面図の配線層においては、符号を付すべき配線層に含まれる１つの配線の横の位置にその配線層の符号を表示するものとする。
【0032】
ビア１１１ｓ１は、配線１１０ｓ１と領域１０４ｓ１との間に設けられている。ビア１１１ｓ１は、配線１１０ｓ１および領域１０４ｓ１を電気的に接続している。ビア１１１ｄ１は、配線１１０ｄ１と領域１０４ｄ１との間に設けられている。ビア１１１ｄ１は、配線１１０ｄ１および領域１０４ｄ１を電気的に接続している。ビア１１１ｓ２は、配線１１０ｓ２と領域１０４ｓ２との間に設けられている。ビア１１１ｓ２は、配線１１０ｓ２および領域１０４ｓ２を電気的に接続している。ビア１１１ｄ２は、配線１１０ｄ２と領域１０４ｄ２との間に設けられている。ビア１１１ｄ２は、配線１１０ｄ２および領域１０４ｄ２を電気的に接続している。
【0033】
配線１１０ｓ１，１１０ｓ２は、後述する図２に示された電源線３に電気的に接続されている。したがって、領域１０４ｓ１は、配線１１０ｓ１を介して電源線３に電気的に接続され、領域１０４ｓ２は、配線１１０ｓ２を介して電源線３に電気的に接続されている。配線（第１配線）１１０ｄ１は、接続部１１５ａ１、プラグ１１６ａ１および導電性薄膜１１７ａ１を介して、発光素子１５０－１のｐ形半導体層１５３－１に電気的に接続されている。配線（第２配線）１１０ｄ２は、接続部１１５ａ２、プラグ１１６ａ２および導電性薄膜１１７ａ２を介して、発光素子１５０－２のｐ形半導体層１５３－２に電気的に接続されている。
【0034】
第１の配線層１１０、ビア１１１ｓ１，１１１ｄ１およびビア１１１ｓ２，１１１ｄ２は、たとえばＡｌやＡｌの合金、ＡｌとＴｉ等との積層膜等によって形成されている。たとえば、ＡｌとＴｉの積層膜では、Ｔｉの薄膜上にＡｌが積層され、さらにＡｌ上にＴｉが積層されている。
【0035】
第１の層間絶縁膜１１２は、絶縁膜１０８および第１の配線層１１０上に設けられ、接続部１１５ａ１，１１５ａ２の側面に設けられている。第１の層間絶縁膜（第１絶縁膜）１１２は、たとえばＰＳＧ（Phosphorus Silicon Glass）やＢＰＳＧ（Boron Phosphorus Silicon Glass）等の有機絶縁膜である。第１の層間絶縁膜１１２は、ウェハボンディングにおいて、均一な接合を実現するために設けられている。第１の層間絶縁膜１１２は、回路基板１００の表面を保護する保護膜としても機能する。
【0036】
配線層（第３配線層）１１６は、第１の層間絶縁膜１１２上に設けられている。配線層１１６は、プラグ１１６ａ１，１１６ａ２および配線１１６ｋを含む。この例では、導電性薄膜１１７ａ１は、プラグ１１６ａ１上にわたって設けられている。導電性薄膜１１７ａ２は、プラグ１１６ａ２上にわたって設けられている。導電性薄膜１１７ｋは、配線１１６ｋ上にわたって設けられている。
【0037】
プラグ（第１プラグ）１１６ａ１は、接続部１１５ａ１を介して、配線１１０ｄ１に接続されている。プラグ（第２プラグ）１１６ａ２は、接続部１１５ａ２を介して、配線１１０ｄ２に接続されている。配線（第３配線）１１６ｋは、たとえば、後述する図２の回路の接地線４に接続される。
【0038】
配線層１１６は、たとえば、第１の配線層１１０やビア１１１ｓ１等と同様の金属材料で形成されている。導電性薄膜１１７ａ１，１１７ａ２，１１７ｋは、好ましくは、ＩＴＯ膜等のホール注入性を有する導電膜である。
【0039】
発光素子１５０－１は、導電性薄膜１１７ａ１上に設けられている。発光素子１５０－２は、導電性薄膜１１７ａ２上に設けられている。
【0040】
発光素子１５０－１は、ｐ形半導体層（第１半導体層）１５３－１と、発光層１５２－１と、ｎ形半導体層（第２半導体層）１５１－１と、を含む。ｐ形半導体層１５３－１、発光層１５２－１およびｎ形半導体層１５１－１は、導電性薄膜１１７ａ１の側から発光面１５１Ｓ１の側に向かってこの順に積層されている。
【0041】
発光素子１５０－２は、ｐ形半導体層１５３－２と、発光層１５２－２と、ｎ形半導体層１５１－２と、を含む。ｐ形半導体層１５３－２、発光層１５２－２およびｎ形半導体層１５１－２は、導電性薄膜１１７ａ２の側から発光面１５１Ｓ２の側に向かってこの順に積層されている。
【0042】
発光素子１５０－１は、導電性薄膜１１７ａ１上に設けられているので、導電性薄膜１１７ａ１は、ｐ形半導体層１５３－１に電気的に接続されている。発光素子１５０－２は、導電性薄膜１１７ａ２上に設けられているので、導電性薄膜１１７ａ２は、ｐ形半導体層１５３－２に電気的に接続されている。導電性薄膜１１７ａ１，１１７ａ２がホール注入性を有する導電膜の場合には、発光素子１５０－１，１５０－２は、より低電圧での駆動されることが可能になる。
【0043】
発光素子１５０－１，１５０－２は、ＸＹ平面視で、たとえばほぼ正方形または長方形状を有しているが、角部は丸くなっていてもよい。発光素子１５０－１，１５０－２は、ＸＹ平面視で、たとえば楕円形状や円形状を有していてもよい。平面視での発光素子の形状や配置等を適切に選定することによって、レイアウトの自由度が向上する。
【0044】
発光素子１５０－１，１５０－２には、たとえば、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の発光層を含む窒化ガリウム系化合物半導体が好適に用いられる。以下では、上述の窒化ガリウム系化合物半導体を単に窒化ガリウム（ＧａＮ）と呼ぶことがある。本発明の一実施形態における発光素子１５０－１，１５０－２は、いわゆる発光ダイオードであり、発光素子１５０－１，１５０－２が発光する光の波長は、たとえば４６７ｎｍ±２０ｎｍ程度である。発光素子１５０－１，１５０－２が発光する光の波長は、４１０ｎｍ±２０ｎｍ程度の青紫発光としてもよい。発光素子１５０が発光する光の波長は、上述の値に限らず、適切なものとすることができる。
【0045】
発光素子のＸＹ平面視における面積は、赤、緑、青のサブピクセルの発光色に応じて設定される。発光素子１５０－１，１５０－２のＸＹ平面視における面積は、視感度やカラーフィルタ１８０の色変換部１８２の変換効率等によって適切に設定される。この例では、２つの発光素子１５０－１，１５０－２のＸＹ平面視における面積は、同一とされている。発光素子１５０－１，１５０－２は、ＸＹ平面にほぼ平行な面を有する導電性薄膜１１７ａ１，１１７ａ２上にそれぞれ載置されているので、ＸＹ平面視における発光素子１５０－１，１５０－２の面積とは、ＸＹ平面に投影された発光素子１５０－１，１５０－２の外周が囲む領域の面積である。
【0046】
プラグ１１６ａ１の外周は、ＸＹ平面視で、プラグ１１６ａ１に発光素子１５０－１を投影したときに、発光素子１５０－１の外周を含むように設定されている。
【0047】
同様に、プラグ１１６ａ２の外周は、ＸＹ平面視で、プラグ１１６ａ２に発光素子１５０－２を投影したときに、発光素子１５０－２の外周を含むように設定されている。
【0048】
好ましくは、プラグ１１６ａ１，１１６ａ２は、光反射性を有する金属材料により形成されており、導電性薄膜１１７ａ１，１１７ａ２は、透光性を有する。このため、プラグ１１６ａ１は、発光素子１５０－１の下方への散乱光を発光面１５１Ｓ１側に反射する光反射プレートとして機能する。また、プラグ１１６ａ２は、発光素子１５０－２の下方への散乱光を発光面１５１Ｓ２側に反射する光反射プレートとして機能する。プラグ１１６ａ１，１１６ａ２の材料を適切に選択することによって、発光素子１５０－１，１５０－２の下方への光の散乱を、発光面１５１Ｓ１，１５１Ｓ２側に反射させて発光効率を向上させることができる。
【0049】
プラグ１１６ａ１は、発光素子１５０－１の下方への光の散乱を発光面１５１Ｓ１側に反射して、散乱光がトランジスタ１０３－１に到達しないようにすることができる。同様に、プラグ１１６ａ２は、発光素子１５０－２の下方への光の散乱を発光面１５１Ｓ２側に反射して、散乱光がトランジスタ１０３－２に到達しないようにすることができる。プラグ１１６ａ１，１１６ａ２が、発光素子１５０－１，１５０－２の下方への散乱光を遮光することによって、トランジスタ１０３－１，１０３－２への光の到達が抑制され、トランジスタ１０３－１，１０３－２の誤動作を防止することができる。
【0050】
第２の層間絶縁膜１５６は、第１の層間絶縁膜１１２、プラグ１１６ａ１，１１６ａ２、配線１１６ｋ、導電性薄膜１１７ａ１，１１７ａ２，１１７ｋおよび発光素子１５０－１，１５０－２上を覆うように設けられている。第２の層間絶縁膜１５６は、発光素子１５０－１，１５０－２やプラグ１１６ａ１，１１６ａ２、配線１１６ｋ等を覆うことによって、これらを塵埃や湿度等の周囲環境等から保護する。第２の層間絶縁膜１５６は、発光素子１５０－１，１５０－２やプラグ１１６ａ１，１１６ａ２および配線１１６ｋ等を覆うことによって、これらを他の導電物から絶縁する。第２の層間絶縁膜１５６の表面は、第２の層間絶縁膜１５６上に第２の配線層１５９が形成できる程度の平坦性を有していればよい。
【0051】
第２の層間絶縁膜１５６に用いられる有機絶縁材料は、好ましくは白色樹脂である。白色樹脂である第２の層間絶縁膜１５６は、発光素子１５０－１，１５０－２の横方向の出射光やカラーフィルタ１８０の界面等に起因する戻り光を反射して、実質的に発光素子１５０－１，１５０－２の発光効率を向上させることができる。
【0052】
白色樹脂は、ＳＯＧ（Spin On Glass）等のシリコン系樹脂やノボラック型フェノール系樹脂等の透明樹脂に、ミー（Ｍｉｅ）散乱効果を有する散乱性微粒子を分散させることによって形成される。微粒子は、無色または白色であり、発光素子１５０－１，１５０－２が発光する光の波長の１／１０程度から数倍程度の直径を有する。光の波長の１／２程度の直径を有する微粒子が、散乱性微粒子として好適に用いられる。たとえば、このような散乱性微粒子としては、ＴｉＯ２、Ａｌ２ＳＯ３、ＺｎＯが挙げられる。あるいは、白色樹脂は、透明樹脂内に分散された多数の微細な空孔などを活用することによっても、形成されることができる。第２の層間絶縁膜１５６では、ＳＯＧ等に代えて、たとえば、ＡＬＤ（Atomic-Layer-Deposition）やＣＶＤで形成されたＳｉＯ２膜等を用いて白色化するようにしてもよい。
【0053】
第２の層間絶縁膜１５６は、黒色樹脂であってもよい。第２の層間絶縁膜１５６を黒色樹脂とすることによって、サブピクセル２０－１，２０－２内における光の散乱が抑制され、迷光がより効果的に抑制される。迷光が抑制された画像表示装置は、よりシャープな画像を表示することが可能である。
【0054】
第２の層間絶縁膜１５６の発光素子１５０－１に対応する位置には、開口１５８－１が形成されている。発光面１５１Ｓ１は、開口１５８－１を介して、第２の層間絶縁膜１５６から露出されている。第２の層間絶縁膜１５６の発光素子１５０－２に対応する位置には、開口１５８－２が形成されている。発光面１５１Ｓ２は、開口１５８－２を介して、第２の層間絶縁膜１５６から露出されている。開口１５８－１，１５８－２から露出された発光面１５１Ｓ１，１５１Ｓ２は、粗面化されている。発光面１５１Ｓ１，１５１Ｓ２が粗面化された場合には、発光素子１５０－１，１５０－２の発光効率は、向上する。
【0055】
第２の層間絶縁膜１５６の配線１１６ｋに対応する位置には、開口１６２が形成されている。配線１１６ｋ上にわたって形成された導電性薄膜１１７ｋは、開口１６２を介して、第２の層間絶縁膜１５６から露出されている。
【0056】
第２の配線層１５９は、第２の層間絶縁膜１５６上に設けられている。第２の配線層１５９は、透光性電極１５９ｋを含んでいる。透光性電極１５９ｋは、開口１６２を介して導電性薄膜１１７ｋに接続されている。透光性電極１５９ｋは、開口１５８－１を介して、発光面１５１Ｓ１に接続されている。透光性電極１５９ｋは、開口１５８－２を介して、発光面１５１Ｓ２に接続されている。透光性電極１５９ｋは、開口１６２，１５８－１，１５８－２間にわたって設けられており、導電性薄膜１１７ｋおよびｎ形半導体層１５１－１，１５１－２間を電気的に接続している。第２の配線層１５９は、透光性の導電膜によって形成されており、たとえばＩＴＯ膜によって形成されている。
【0057】
配線１１６ｋおよび導電性薄膜１１７ｋは、たとえば、後述の図２に示す接地線４に接続される。したがって、発光素子１５０－１，１５０－２のｎ形半導体層１５１－１，１５１－２は、透光性電極１５９ｋ、導電性薄膜１１７ｋおよび配線１１６ｋを介して、接地線４に電気的に接続される。
【0058】
発光素子１５０－１のｐ形半導体層１５３－１は、導電性薄膜１１７ａ１、プラグ１１６ａ１、接続部１１５ａ１、配線１１０ｄ１およびビア１１１ｄ１を介して、領域１０４ｄ１に電気的に接続される。領域１０４ｄ１は、トランジスタ１０３－１のドレイン電極に対応する。領域１０４ｓ１は、ビア１１１ｓ１および配線１１０ｓ１を介して、図２に示された電源線３に電気的に接続される。領域１０４ｓ１は、トランジスタ１０３－１のソース電極に対応する。
【0059】
発光素子１５０－２のｐ形半導体層１５３－２は、導電性薄膜１１７ａ２、プラグ１１６ａ２、接続部１１５ａ２、配線１１０ｄ２およびビア１１１ｄ２を介して、領域１０４ｄ２に電気的に接続される。領域１０４ｄ２は、トランジスタ１０３－２のドレイン電極に対応する。領域１０４ｓ２は、ビア１１１ｓ２および配線１１０ｓ２を介して、図２に示された電源線３に電気的に接続される。領域１０４ｓ２は、トランジスタ１０３－２のソース電極に対応する。
【0060】
表面樹脂層１７０は、第２の層間絶縁膜１５６および第２の配線層１５９を覆っている。表面樹脂層１７０は、透明樹脂であり、第２の層間絶縁膜１５６および第２の配線層１５９を保護するとともに、カラーフィルタ１８０を接着するための平坦化面を提供する。
【0061】
カラーフィルタ１８０は、遮光部１８１と色変換部１８２とを含む。色変換部１８２は、発光素子１５０の発光面１５１Ｓ１，１５１Ｓ２の直上に発光面１５１Ｓ１，１５１Ｓ２の形状に応じて設けられている。カラーフィルタ１８０では、色変換部１８２以外の部分は、遮光部１８１とされている。遮光部１８１は、いわゆるブラックマトリクスであり、隣接する色変換部１８２から発光される光の混色等によるにじみを低減し、シャープな画像を表示することを可能にする。
【0062】
色変換部１８２は、１層または２層以上とされる。図１には、色変換部１８２が２層の場合が示されている。色変換部１８２が１層であるか２層であるかは、サブピクセル２０が発光する光の色、すなわち波長によって決定される。サブピクセル２０の発光色が赤または緑の場合には、色変換部１８２は、好ましくは、後述する色変換層１８３および赤色の光または緑色の光が通過するフィルタ層１８４の２層とされる。サブピクセル２０の発光色が青の場合には、好ましくは１層とされる。
【0063】
色変換部１８２が２層の場合には、発光素子１５０により近い１層目が色変換層１８３であり、２層目がフィルタ層１８４である。つまり、フィルタ層１８４は、色変換層１８３上に積層されている。
【0064】
色変換層１８３は、発光素子１５０が発光する光の波長を所望の波長に変換する層である。赤色を発光するサブピクセル２０の場合には、発光素子１５０の波長、４６７ｎｍ±２０ｎｍの光を、たとえば６３０ｎｍ±２０ｎｍ程度の波長の光に変換する。緑色を発光するサブピクセル２０の場合には、発光素子１５０の波長、４６７ｎｍ±２０ｎｍの光を、たとえば５３２ｎｍ±２０ｎｍ程度の波長の光に変換する。
【0065】
フィルタ層１８４は、色変換層１８３で色変換されずに残存した青色発光の波長成分を遮断する。
【0066】
サブピクセル２０が発光する光の色が青色の場合には、サブピクセル２０は、色変換層１８３を介して光を出力してもよいし、色変換層１８３を介さずにそのまま光を出力するようにしてもよい。発光素子１５０が発光する光の波長が４６７ｎｍ±２０ｎｍ程度の場合には、サブピクセル２０は、色変換層１８３を介さずに光を出力してもよい。発光素子１５０が発光する光の波長を４１０ｎｍ±２０ｎｍとする場合には、出力する光の波長を４６７ｎｍ±２０ｎｍ程度に変換するために、１層の色変換層１８３を設けることが好ましい。
【0067】
青色のサブピクセル２０の場合であっても、サブピクセル２０は、フィルタ層１８４を有していてもよい。青色のサブピクセル２０に青色の光が透過するフィルタ層１８４を設けることによって、発光素子１５０の表面で生じる青色の光以外の微小な外光反射が抑制される。
【0068】
図２は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
図２に示すように、本実施形態の画像表示装置１は、表示領域２を備える。表示領域２には、サブピクセル２０が配列されている。サブピクセル２０は、たとえば格子状に配列されている。たとえば、サブピクセル２０は、Ｘ軸に沿ってｎ個配列され、Ｙ軸に沿ってｍ個配列される。
図２に示すように、本実施形態の画像表示装置１は、表示領域２を備える。表示領域２には、サブピクセル２０が配列されている。サブピクセル２０は、たとえば格子状に配列されている。たとえば、サブピクセル２０は、Ｘ軸に沿ってｎ個配列され、Ｙ軸に沿ってｍ個配列される。
【0069】
ピクセル１０は、異なる色の光を発光する複数のサブピクセル２０を含む。サブピクセル２０Ｒは、赤色の光を発光する。サブピクセル２０Ｇは、緑色の光を発光する。サブピクセル２０Ｂは、青色の光を発光する。３種類のサブピクセル２０Ｒ，２０Ｇ，２０Ｂが所望の輝度で発光することによって、１つのピクセル１０の発光色および輝度が決定される。
【0070】
１つのピクセル１０は、３つのサブピクセル２０Ｒ，２０Ｇ，２０Ｂを含み、サブピクセル２０Ｒ，２０Ｇ，２０Ｂは、たとえば図２に示す例のように、Ｘ軸上を直線状に配列されている。各ピクセル１０は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。
【0071】
画像表示装置１は、電源線３および接地線４をさらに有する。電源線３および接地線４は、サブピクセル２０の配列に沿って、格子状に布線されている。電源線３および接地線４は、各サブピクセル２０に電気的に接続され、電源端子３ａとＧＮＤ端子４ａとの間に接続された直流電源から各サブピクセル２０に電力を供給する。電源端子３ａおよびＧＮＤ端子４ａは、電源線３および接地線４の端部にそれぞれ設けられ、表示領域２の外部に設けられた直流電源回路に接続される。電源端子３ａは、ＧＮＤ端子４ａを基準にして正の電圧が供給される。
【0072】
画像表示装置１は、走査線６および信号線８をさらに有する。走査線６は、Ｘ軸に平行な方向に布線されている。つまり、走査線６は、サブピクセル２０の行方向の配列に沿って布線されている。信号線８は、Ｙ軸に平行な方向に布線されている。つまり、信号線８は、サブピクセル２０の列方向の配列に沿って布線されている。
【0073】
画像表示装置１は、行選択回路５および信号電圧出力回路７をさらに有する。行選択回路５および信号電圧出力回路７は、表示領域２の外縁に沿って設けられている。行選択回路５は、表示領域２の外縁のＹ軸方向に沿って設けられている。行選択回路５は、各列のサブピクセル２０に走査線６を介して電気的に接続され、各サブピクセル２０に選択信号を供給する。
【0074】
信号電圧出力回路７は、表示領域２の外縁のＸ軸方向に沿って設けられている。信号電圧出力回路７は、各行のサブピクセル２０に信号線８を介して電気的に接続され、各サブピクセル２０に信号電圧を供給する。
【0075】
サブピクセル２０は、発光素子２２と、選択トランジスタ２４と、駆動トランジスタ２６と、キャパシタ２８と、を含む。図２において、選択トランジスタ２４はＴ１と表示され、駆動トランジスタ２６はＴ２と表示され、キャパシタ２８はＣｍと表示されることがある。
【0076】
発光素子２２は、駆動トランジスタ２６と直列に接続されている。本実施形態では、駆動トランジスタ２６はｐチャネルのＴＦＴであり、駆動トランジスタ２６の主電極であるドレイン電極に発光素子２２のｐ形半導体層に接続されたアノード電極が接続されている。発光素子２２および駆動トランジスタ２６の直列回路は、電源線３と接地線４との間に接続されている。駆動トランジスタ２６は、図１におけるトランジスタ１０３－１，１０３－２に対応し、発光素子２２は、図１における発光素子１５０－１，１５０－２に対応する。発光素子２２に流れる電流は、駆動トランジスタ２６のゲート－ソース間に印加される電圧によって決定され、発光素子２２は、流れる電流に応じた輝度で発光する。
【0077】
選択トランジスタ２４は、駆動トランジスタ２６のゲート電極と信号線８との間に主電極を介して接続されている。選択トランジスタ２４のゲート電極は、走査線６に接続されている。駆動トランジスタ２６のゲート電極と電源線３との間には、キャパシタ２８が接続されている。
【0078】
行選択回路５は、ｍ行のサブピクセル２０の配列から、１行を選択して走査線６に選択信号を供給する。信号電圧出力回路７は、選択された行の各サブピクセル２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２０の駆動トランジスタ２６のゲート－ソース間には、信号電圧が印加される。信号電圧は、キャパシタ２８によって保持される。駆動トランジスタ２６は、信号電圧に応じた電流を発光素子２２に流す。発光素子２２は、発光素子２２に流れる電流に応じた輝度で発光する。
【0079】
行選択回路５は、選択する行を順次切り替えて選択信号を供給する。つまり、行選択回路５は、サブピクセル２０が配列された行を走査する。順次走査されたサブピクセル２０の発光素子２２には、信号電圧に応じた電流が流れて発光する。ＲＧＢ各色のサブピクセル２０が発光する発光色および輝度によって決定された発光色および輝度で各ピクセル１０が発光して表示領域２に画像が表示される。
【0080】
本実施形態の画像表示装置１の製造方法について説明する。
図３Ａ～図８Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図３Ａに示すように、本実施形態の画像表示装置１の製造方法では、少なくとも１つの半導体成長基板が準備される。この例では、複数の半導体成長基板（第２基板）１１９４－１，１１９４－２が準備されている。半導体成長基板１１９４－１，１１９４－２は、いずれも結晶成長用基板（第１基板）１００１上に形成された半導体層１１５０を有する。結晶成長用基板１００１は、たとえばＳｉ基板やサファイア基板等である。好ましくは、Ｓｉ基板が用いられる。
図３Ａ～図８Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図３Ａに示すように、本実施形態の画像表示装置１の製造方法では、少なくとも１つの半導体成長基板が準備される。この例では、複数の半導体成長基板（第２基板）１１９４－１，１１９４－２が準備されている。半導体成長基板１１９４－１，１１９４－２は、いずれも結晶成長用基板（第１基板）１００１上に形成された半導体層１１５０を有する。結晶成長用基板１００１は、たとえばＳｉ基板やサファイア基板等である。好ましくは、Ｓｉ基板が用いられる。
【0081】
半導体層１１５０は、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３を含む。ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３は、結晶成長用基板１００１側から、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に積層されている。半導体層１１５０の形成には、たとえば気相成長法（Chemical Vapor Deposition、ＣＶＤ法）が用いられ、有機金属気相成長法（Metal Organic Chemical Vapor Deposition、ＭＯＣＶＤ法）が好適に用いられる。半導体層１１５０は、たとえば、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等である。
【0082】
結晶成長の初期には結晶格子定数の不整合に起因する結晶欠陥を生じる場合があり、結晶欠陥を生じた結晶はｎ形を呈する。そのため、この例のように、ｎ形半導体層１１５１から結晶成長用基板１００１に積層した場合には、生産プロセス上のマージンを大きくとれるので、歩留りを向上し易いという長所がある。
【0083】
半導体層１１５０が形成された半導体成長基板１１９４－１，１１９４－２には、メタル層（第２メタル層）１１３０がそれぞれ形成される。メタル層１１３０は、ｐ形半導体層１１５３上に形成される。メタル層１１３０が形成されるｐ形半導体層１１５３の面は、発光層１１５２が設けられた面に対向する面である。メタル層１１３０をｐ形半導体層１１５３の面上に形成した場合には、ｐ形半導体層１１５３をメタル層１１３０によって保護することができ、半導体成長基板１１９４の保管が容易になるというメリットを生じる。
【0084】
好ましくは、メタル層１１３０を形成する前に、ｐ形半導体層１１５３上に、導電層１１７０が形成される。導電層１１７０は、メタル層１１３０とｐ形半導体層１１５３との間に形成される。導電層１１７０は、ＩＴＯ膜等のホール注入性を有する導電層や導電性薄膜の層である。
【0085】
図３Ｂに示すように、回路基板１１００が準備される。回路基板（第３基板）１１００は、図１等で説明した回路１０１を含む。回路基板１１００の第１の層間絶縁膜１１２上の配線１１０ｄ１，１１０ｄ２に対応する位置には、コンタクトホールｈ１，ｈ２がそれぞれ形成される。コンタクトホールｈ１，ｈ２は、配線１１０ｄ１，１１０ｄ２に達する深さを有する。コンタクトホールｈ１，ｈ２の深さは、配線１１０ｄ１，１１０ｄ２をオーバーエッチングすることによってさらに深く形成されてもよい。
【0086】
図４Ａに示すように、第１の層間絶縁膜１１２上にメタル層（第１メタル層）１１６０が形成される。メタル層１１６０の形成時に、コンタクトホールｈ１，ｈ２には、メタル層１１６０を形成する材料が埋め込まれ、接続部１１５ａ１，１１５ａ２が形成される。
【0087】
図４Ｂに示すように、半導体成長基板１１９４－１，１１９４－２は、上下を反転させて、メタル層１１６０が形成された回路基板１１００と貼り合わされる。より詳細には、半導体成長基板１１９４－１，１１９４－２の貼り合わせ面は、メタル層１１３０の露出面である。回路基板１１００の貼り合わせ面は、メタル層１１６０の露出面である。これらの面を向かい合わせて、両者は貼り合わされる。
【0088】
この例では、複数の半導体成長基板１１９４－１，１１９４－２が、１つの回路基板１１００に貼り付けられる。位置Ｘ１は、半導体成長基板１１９４－１，１１９４－２が隣接して配置された場合のそれぞれの端部が配置される位置である。後に詳述するが、回路基板１１００において、位置Ｘ１を含む所定の領域では、発光素子１５０－１，１５０－２は、形成されない。
【0089】
ウェハボンディングの工程では、たとえば、それぞれの基板を加熱して熱圧着により基板同士を貼り合わせる。加熱圧着する際に、低融点金属や低融点合金を用いてもよい。低融点金属は、たとえばＳｎやＩｎ等であり、低融点合金は、たとえばＺｎやＩｎ、Ｇａ、Ｓｎ、Ｂｉ等を主成分とした合金とすることができる。
【0090】
ウェハボンディングでは、上述のほか、それぞれの基板の貼り合わせ面を化学機械研磨（Chemical Mechanical Polishing、ＣＭＰ）等を用いて平坦化した上で、真空中で貼り合わせ面をプラズマ処理により清浄化して密着させるようにしてもよい。
【0091】
図５Ａ～図６Ｂには、ウェハボンディング工程に関する２種類の変形例が示されている。ウェハボンディング工程では、図３Ａおよび図４Ｂの工程に代えて、図５Ａ～図５Ｃの工程とすることができる。また、図３Ａおよび図４Ｂの工程に代えて、図６Ａおよび図６Ｂの工程としてもよい。
【0092】
図５Ａ～図５Ｃでは、結晶成長用基板１００１に半導体層１１５０を形成した後、半導体層１１５０は、結晶成長用基板１００１とは異なる支持基板１１９０に転写される。
図５Ａに示すように、半導体成長基板１２９４－１，１２９４－２が準備される。半導体成長基板１２９４－１，１２９４－２は、半導体層１１５０をそれぞれ含む。半導体層１１５０は、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１を含む。ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１は、結晶成長用基板１００１上に、結晶成長用基板１００１の側から、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１の順に積層される。
図５Ａに示すように、半導体成長基板１２９４－１，１２９４－２が準備される。半導体成長基板１２９４－１，１２９４－２は、半導体層１１５０をそれぞれ含む。半導体層１１５０は、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１を含む。ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１は、結晶成長用基板１００１上に、結晶成長用基板１００１の側から、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１の順に積層される。
【0093】
図５Ｂに示すように、結晶成長用基板１００１上に半導体層１１５０を形成した後、ｎ形半導体層１１５１の露出面に支持基板１１９０が接着される。支持基板１１９０は、たとえばＳｉや石英等によって形成されている。半導体層１１５０に支持基板１１９０が接着された後には、結晶成長用基板１００１は除去される。結晶成長用基板１００１の除去には、たとえばウェットエッチングやレーザリフトオフが用いられる。
【0094】
図５Ｃに示すように、ｐ形半導体層１１５３の露出面には、メタル層１１３０が形成される。図４Ａにおいて説明したように、メタル層１１６０が形成された回路基板１１００が準備される。メタル層１１３０は、メタル層１１６０と対向して配置され、メタル層１１３０，１１６０同士が貼り合わされる。その後、支持基板１１９０は、レーザリフトオフ等によって除去される。
【0095】
図６Ａおよび図６Ｂに示す例では、結晶成長用基板１００１にバッファ層１１４０を設けた後に、半導体層１１５０は、バッファ層１１４０上に形成される。
図６Ａに示すように、半導体成長基板１１９４ａ－１，１１９４ａ－２が準備される。半導体成長基板１１９４ａ－１，１１９４ａ－２は、バッファ層１１４０および半導体層１１５０をそれぞれ含む。バッファ層１１４０は、結晶成長用基板１００１の一方の面に形成されている。半導体層１１５０は、バッファ層１１４０を介して、結晶成長用基板１００１上に形成される。バッファ層１１４０は、ＡｌＮ等のナイトライドが好適に用いられる。バッファ層１１４０を介して、半導体層１１５０を結晶成長させることによって、ＧａＮの結晶と結晶成長用基板１００１との界面での不整合を緩和することができる。
図６Ａに示すように、半導体成長基板１１９４ａ－１，１１９４ａ－２が準備される。半導体成長基板１１９４ａ－１，１１９４ａ－２は、バッファ層１１４０および半導体層１１５０をそれぞれ含む。バッファ層１１４０は、結晶成長用基板１００１の一方の面に形成されている。半導体層１１５０は、バッファ層１１４０を介して、結晶成長用基板１００１上に形成される。バッファ層１１４０は、ＡｌＮ等のナイトライドが好適に用いられる。バッファ層１１４０を介して、半導体層１１５０を結晶成長させることによって、ＧａＮの結晶と結晶成長用基板１００１との界面での不整合を緩和することができる。
【0096】
半導体層１１５０は、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３を含む。ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３は、結晶成長用基板１００１上に、結晶成長用基板１００１側から、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に積層される。
【0097】
準備された半導体成長基板１１９４ａ－１，１１９４ａ－２には、ｐ形半導体層１１５３の露出面にメタル層１１３０が形成される。図３Ａにおいて説明したように、導電層１１７０は、メタル層１１３０とｐ形半導体層１１５３との間に形成される。
【0098】
図６Ｂに示すように、メタル層１１６０が形成された回路基板１１００が準備される。メタル層１１３０の露出面は、メタル層１１６０の露出面に対向して配置され、メタル層１１３０，１１６０同士が貼り合わせられる。
【0099】
この例では、結晶成長用基板１００１の除去後、ｎ形半導体層１１５１上にバッファ層１１４０が残るので、バッファ層１１４０は、これ以降のいずれかの工程で、除去される。バッファ層１１４０の除去工程は、たとえば、発光素子を形成する工程の後に行ってもよいし、発光素子を形成する前に行ってもよい。バッファ層１１４０の除去には、たとえば、ウェットエッチング等が用いられる。
【0100】
ウェハボンディングした後の製造工程に戻って説明を続ける。
図７Ａに示すように、結晶成長用基板１００１は、ウェットエッチングやレーザリフトオフ等によって除去される。接合されたメタル層１１３０，１１６０は、メタル層１１６０ａを形成する。
図７Ａに示すように、結晶成長用基板１００１は、ウェットエッチングやレーザリフトオフ等によって除去される。接合されたメタル層１１３０，１１６０は、メタル層１１６０ａを形成する。
【0101】
図７Ｂに示すように、図７Ａに示した半導体層１１５０は、エッチングによって、所望の形状に成形され、発光素子１５０－１，１５０－２が形成される。発光素子１５０－１，１５０－２の形成には、たとえばドライエッチングプロセスが用いられ、好適には、異方性プラズマエッチング（Reactive Ion Etching、ＲＩＥ）が用いられる。その後、図７Ａに示した接合されたメタル層１１６０ａはエッチングされて、配線層（第３配線層）１１６が形成される。配線層１１６は、プラグ１１６ａ１，１１６ａ２および配線１１６ｋを含む。図７Ａに示した導電層１１７０もメタル層１１６０ａと同時にエッチングされ、導電性薄膜１１７ａ１，１１７ａ２，１１７ｋに成形される。導電性薄膜１１７ａ１は、プラグ１１６ａ１上を覆い、導電性薄膜１１７ａ２は、プラグ１１６ａ２上を覆っている。導電性薄膜１１７ｋは、配線１１６ｋ上を覆っている。
【0102】
プラグ１１６ａ１の外周は、ＸＹ平面視で、プラグ１１６ａ１に投影された発光素子１５０－１の外周を含むように成形される。プラグ１１６ａ２の外周は、ＸＹ平面視で、プラグ１１６ａ２に投影された発光素子１５０－２の外周を含むように成形される。
【0103】
発光素子１５０－１，１５０－２は、位置Ｘ１から十分離れた位置に形成される。位置Ｘ１は、図４Ｂに示した半導体層１１５０の端部に対応する位置であり、位置Ｘ１に対応する位置やその近傍では、半導体層１１５０の結晶品位の低下を生じ易い。そのため、位置Ｘ１からＸ軸の正方向側において、発光素子１５０－１，１５０－２は、端部から十分に離間された位置に形成される。位置Ｘ１からＸ軸の負方向側では、この例においては、発光素子を含め、他の回路素子も形成されておらず、配線１１６ｋが形成されている。
【0104】
第１の層間絶縁膜１１２、プラグ１１６ａ１，１１６ａ２、配線１１６ｋ、導電性薄膜１１７ａ１，１１７ａ２，１１７ｋおよび発光素子１５０－１，１５０－２を覆って、第２の層間絶縁膜１５６が形成される。
【0105】
図８Ａに示すように、第２の層間絶縁膜１５６の一部は、ｎ形半導体層１５１－１に達するまでエッチングにより除去されて開口１５８－１が形成される。除去される第２の層間絶縁膜１５６の一部は、発光素子１５０－１に対応する位置である。発光面１５１Ｓ１は、第２の層間絶縁膜１５６から露出される。第２の層間絶縁膜１５６の一部は、ｎ形半導体層１５１－２に達するまでエッチングにより除去されて開口１５８－２が形成される。除去される第２の層間絶縁膜１５６の一部は、発光素子１５０－２に対応する位置である。発光面１５１Ｓ２は、第２の層間絶縁膜１５６から露出される。第２の層間絶縁膜１５６の一部は、導電性薄膜１１７ｋに達するまでエッチングにより除去されて開口１６２が形成される。除去される第２の層間絶縁膜１５６の一部は、配線１１６ｋに対応する位置である。導電性薄膜１１７ｋは、第２の層間絶縁膜１５６から露出される。開口１５８－１，１５８－２，１６２は、たとえば同時に形成される。上述したように、第２の層間絶縁膜１５６の形成工程では、第２の層間絶縁膜１５６の表面は、発光素子１５０－１，１５０－２を覆うことができる程度の平坦性を有していればよい。露出されたｎ形半導体層１５１－１の発光面１５１Ｓ１とｎ形半導体層１５１－２の発光面１５１Ｓ２は、発光効率を向上させるために粗面化される。
【0106】
図８Ｂに示すように、第２の層間絶縁膜１５６上に、第２の配線層１５９が形成される。第２の配線層１５９は、透光性電極１５９ｋを含んでいる。透光性電極１５９ｋは、開口１６２によって第２の層間絶縁膜１５６から露出された導電性薄膜１１７ｋの面および発光面１５１Ｓ１，１５１Ｓ２にわたって形成される。透光性電極１５９ｋは、ｎ形半導体層１５１－１，１５１－２を導電性薄膜１１７ｋおよび配線１１６ｋに電気的に接続する。
【0107】
上述では、半導体成長基板１１９４－１，１１９４－２および回路基板１１００の両方にメタル層１１３０，１１６０を形成するものとして説明したが、少なくとも、回路基板１１００側にメタル層１１６０が設けられていればよい。
【0108】
サブピクセル２０－１，２０－２以外の回路の一部は、回路基板１１００中に形成されている。たとえば図２に示した行選択回路５は、駆動トランジスタや選択トランジスタ等とともに、回路基板１１００中に形成される。つまり、行選択回路５は、上述の製造工程によって同時に組み込まれている場合がある。一方、信号電圧出力回路７は、微細加工による高集積化が可能な製造プロセスによって製造される半導体デバイスに組み込まれることが望ましい。信号電圧出力回路７は、ＣＰＵや他の回路要素とともに別の基板に実装され、たとえば後述するカラーフィルタの組み込みの前に、あるいは、カラーフィルタの組み込みの後に、回路基板１１００の配線と相互に接続される。
【0109】
回路基板１１００は、回路１０１を含むガラス基板からなる基板１０２を含んでおり、基板１０２は、たとえばほぼ方形である。回路基板１１００には、上述したように１つの画像表示装置１のための回路１０１が形成されている。または、回路基板１１００には、複数の画像表示装置のための回路１０１が形成されている場合もある。より大きな画面サイズ等の場合には、１つの画像表示装置を構成するための回路１０１が複数の回路基板１１００に分割されて形成されており、分割された回路のすべてを組み合わせて、１つの画像表示装置を構成するようにしてもよい。
【0110】
結晶成長用基板１００１には、結晶成長用基板１００１とほぼ同一寸法を有する半導体層１１５０が形成される。たとえば、結晶成長用基板１００１は、方形の回路基板１１００と同じ寸法を有する方形とすることができる。結晶成長用基板は、回路基板１１００と同一形状や、相似の形状に限らず、他の形状であってもよい。たとえば、結晶成長用基板１００１は、方形の回路基板１１００に形成された回路１０１を含むような径を有するほぼ円形のウェハ形状等であってもよい。
【0111】
図９は、本実施形態の画像表示装置の製造方法を例示する斜視図である。
図９に示すように、複数の半導体成長基板１１９４－１，１１９４－２，１１９４－３、等を準備して、１つの回路基板１１００に、複数の結晶成長用基板１００１に形成された半導体層１１５０を接合するようにしてもよい。半導体成長基板１１９４－３は、上述した半導体成長基板１１９４－１，１１９４－２と同じものであり、半導体成長基板１１９４－１，１１９４－２，１１９４－３、等には、図３Ａ等に示した結晶成長用基板１００１上に、半導体層１１５０が形成されている。
図９に示すように、複数の半導体成長基板１１９４－１，１１９４－２，１１９４－３、等を準備して、１つの回路基板１１００に、複数の結晶成長用基板１００１に形成された半導体層１１５０を接合するようにしてもよい。半導体成長基板１１９４－３は、上述した半導体成長基板１１９４－１，１１９４－２と同じものであり、半導体成長基板１１９４－１，１１９４－２，１１９４－３、等には、図３Ａ等に示した結晶成長用基板１００１上に、半導体層１１５０が形成されている。
【0112】
回路基板１１００には、１枚の基板１０２に複数の回路１０１がたとえば格子状に配置されている。回路１０１は、１つの画像表示装置１に必要なすべてのサブピクセル２０－１，２０－２等を含んでいる。隣接して配置されている回路１０１の間には、スクライブライン幅の程度の間隔が設けられている。回路１０１の端部および端部付近には、回路素子等は配置されていない。
【0113】
半導体層１１５０は、その端部が結晶成長用基板１００１の端部と一致するように形成されている。そこで、半導体成長基板１１９４－１，１１９４－２，１１９４－３の端部を、回路１０１の端部と一致するように配置し、接合することによって、接合後の半導体層１１５０の端部と回路１０１の端部とを一致させることができる。
【0114】
結晶成長用基板１００１上に半導体層１１５０を成長させるときに、半導体層１１５０の端部およびその近傍では、結晶品位の低下を生じ易い。そのため、半導体層１１５０の端部と回路１０１の端部とを一致させることによって、半導体成長基板１１９４－１，１１９４－２，１１９４－３上の半導体層１１５０の端部近傍における結晶品位の低下し易い領域を画像表示装置１の表示領域に使用しないようにすることができる。なお、ここで、結晶成長用基板１００１の配置方法にはさまざまな自由度がある。たとえば、上述の図４Ｂや図７Ｂに関連して説明したように、１つの回路基板１１００に複数の半導体層１１５０を接合する場合には、隣接する２つの半導体層１１５０の境界および境界の近傍の領域に、発光素子１５０－１，１５０－２を形成しないように、回路配置等することが好ましい。
【0115】
上述とは逆に、複数の回路基板１１００を準備して、１つの半導体成長基板に形成された半導体層１１５０に対して、複数の回路基板１１００を接合するようにしてもよい。
【0116】
図１０は、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図１０では、煩雑さを避けるために、回路基板１１００内の構造や第１の層間絶縁膜１１２、接続部１１５ａ１，１１５ａ２、プラグ１１６ａ１，１１６ａ２、配線１１６ｋ、導電性薄膜１１７ａ１，１１７ａ２，１１７ｋ、第２の配線層１５９等については、表示が省略されている。また、図１０には、カラーフィルタ１８０等の色変換部材の一部が表示されている。図１０では、発光素子１５０－１，１５０－２、第２の層間絶縁膜１５６、表面樹脂層１７０および表示が省略されているプラグ等を含む構造物を発光回路部１７２と呼ぶ。また、回路基板１１００上に発光回路部１７２を設けた構造物を構造体１１９２と呼ぶ。
図１０では、煩雑さを避けるために、回路基板１１００内の構造や第１の層間絶縁膜１１２、接続部１１５ａ１，１１５ａ２、プラグ１１６ａ１，１１６ａ２、配線１１６ｋ、導電性薄膜１１７ａ１，１１７ａ２，１１７ｋ、第２の配線層１５９等については、表示が省略されている。また、図１０には、カラーフィルタ１８０等の色変換部材の一部が表示されている。図１０では、発光素子１５０－１，１５０－２、第２の層間絶縁膜１５６、表面樹脂層１７０および表示が省略されているプラグ等を含む構造物を発光回路部１７２と呼ぶ。また、回路基板１１００上に発光回路部１７２を設けた構造物を構造体１１９２と呼ぶ。
【0117】
図１０に示すように、カラーフィルタ（波長変換部材）１８０は、一方の面で構造体１１９２に接着される。カラーフィルタ１８０の他方の面は、ガラス基板１８６に接着されている。カラーフィルタ１８０の一方の面には、透明薄膜接着層１８８が設けられており、透明薄膜接着層１８８を介して、構造体１１９２の発光回路部１７２の側の面に接着される。
【0118】
カラーフィルタ１８０は、この例では、赤色、緑色、青色の順にＸ軸の正方向に色変換部が配列されている。赤色については、１層目に赤色の色変換層１８３Ｒが設けられており、緑色については１層目に緑色の色変換層１８３Ｇが設けられており、いずれも２層目にはフィルタ層１８４がそれぞれ設けられている。青色については、単層の色変換層１８３Ｂが設けられていてもよいし、フィルタ層１８４が設けられていてもよい。各色変換部の間には、遮光部１８１が設けられているが、色変換部の色ごとにフィルタ層１８４の周波数特性を変更することができることはいうまでもない。
【0119】
各色の色変換層１８３Ｒ，１８３Ｇ，１８３Ｂの位置を発光素子１５０の位置に合わせて、カラーフィルタ１８０は、構造体１１９２に貼り付けられる。
【0120】
【0121】
図１１Ａに示すように、回路基板１１００に発光回路部１７２が貼り付けられた構造体１１９２が準備される。
【0122】
図１１Ｂに示すように、構造体１１９２上に遮光部１８１が形成される。遮光部１８１は、たとえばスクリーン印刷やフォトリソグラフィ技術等を用いて形成される。
【0123】
図１１Ｃに示すように、発光色に応じた蛍光体は、インクジェットノズルから噴出され、色変換層１８３を形成する。蛍光体は、遮光部１８１が形成されていない領域を着色する。蛍光体は、たとえば一般的な蛍光体材料やペロブスカイト蛍光体材料、量子ドット蛍光体材料を用いた蛍光塗料が用いられる。ペロブスカイト蛍光体材料や量子ドット蛍光体材料を用いた場合には、各発光色を実現できるとともに、単色性が高く、色再現性を高くできるので好ましい。インクジェットノズルによる描画の後、適切な温度および時間で乾燥処理を行う。着色時の塗膜の厚さは、遮光部１８１の厚さよりも薄く設定されている。
【0124】
すでに説明したように、青色発光のサブピクセルについては、色変換部を形成しない場合には、色変換層１８３は形成されない。また、青色発光のサブピクセルについて、青色の色変換層を形成する際に、色変換部は１層でよい場合には、好ましくは、青色の蛍光体の塗膜の厚さは、遮光部１８１の厚さと同じ程度とされる。
【0125】
図１１Ｄに示すように、フィルタ層１８４のための塗料は、インクジェットノズルから噴出される。塗料は、蛍光体の塗膜に重ねて塗布される。蛍光体および塗料の塗膜の合計の厚さは、遮光部１８１の厚さと同じ程度とされる。
【0126】
本実施形態の画像表示装置１の効果について説明する。
本実施形態の画像表示装置１の製造方法では、発光素子１５０－１，１５０－２を駆動するトランジスタ１０３－１，１０３－２等の回路素子を含む回路基板１１００に、半導体層１１５０を貼り合わせる。その後、半導体層１１５０をエッチングして発光素子１５０－１，１５０－２を形成する。そのため、回路基板１１００に個片化された発光素子を個々に転写するのに比べて、発光素子を転写する工程を著しく短縮することができる。
本実施形態の画像表示装置１の製造方法では、発光素子１５０－１，１５０－２を駆動するトランジスタ１０３－１，１０３－２等の回路素子を含む回路基板１１００に、半導体層１１５０を貼り合わせる。その後、半導体層１１５０をエッチングして発光素子１５０－１，１５０－２を形成する。そのため、回路基板１１００に個片化された発光素子を個々に転写するのに比べて、発光素子を転写する工程を著しく短縮することができる。
【0127】
たとえば、４Ｋ画質の画像表示装置では、サブピクセルの数は２４００万個を超え、８Ｋ画質の画像表示装置の場合には、サブピクセルの数は９９００万個を超える。これだけ大量の発光素子を個々に回路基板に実装するのでは、膨大な時間を要することとなり、マイクロＬＥＤによる画像表示装置を現実的なコストで実現することは困難である。また、大量の発光素子を個々に実装したのでは、実装時の接続不良等による歩留りが低下し、さらなるコスト上昇が避けられない。
【0128】
上述したとおり、本実施形態の画像表示装置１の製造方法では、半導体層１１５０を個片化する前に、半導体層１１５０全体を回路基板１１００に貼り付けるので、転写工程が１回で完了する。
【0129】
さらに、半導体層１１５０をあらかじめ個片化したり、回路素子に対応した位置に電極を形成したりすることなく、ウェハレベルで回路基板１１００に貼り付けるので、アライメントをとる必要がない。そのため、貼り付け工程を短時間で容易に行うことが可能になる。貼り付け時にアライメントをとる必要がないので、発光素子１５０の小型化も容易であり、高精細化されたディスプレイに好適である。
【0130】
本実施形態では、たとえばガラス基板上に形成されたＴＦＴを回路基板１１００とすることができるので、既存のフラットパネルの製造プロセスやプラントを利用することができる。
【0131】
本実施形態では、回路基板１１００にプラグ１１６ａ１，１１６ａ２が形成される。プラグ１１６ａ１は、駆動用のトランジスタ１０３－１に電気的に接続される。プラグ１１６ａ２は、駆動用のトランジスタ１０３－２に電気的に接続される。半導体層１１５０をエッチングすることによって、発光素子１５０－１，１５０－２は、プラグ１１６ａ１，１１６ａ２上にそれぞれ形成される。そのため、発光素子１５０－１は、トランジスタ１０３－１に確実に電気的に接続され、発光素子１５０－２は、トランジスタ１０３－２に確実に電気的に接続される。したがって、発光素子等の接続不良による歩留りの低下が抑制される。
【0132】
本実施形態では、プラグ１１６ａ１，１１６ａ２と同じ層に、配線１１６ｋを有する配線層１１６が形成される。配線１１６ｋがプラグ１１６ａ１，１１６ａ２と同じ回路基板１１００上に形成されるので、配線１１６ｋを電源線や接地線等の低インピーダンスが要求される配線として利用することができ、回路１０１の配線や配置のレイアウトの自由度を高めることができる。配線１１６ｋは、プラグ１１６ａ１，１１６ａ２と同時に形成されるので、配線１１６ｋのための工程を追加することなく、低インピーダンスの配線を容易に実現することができる。
【0133】
本実施形態では、発光面１５１Ｓ１，１５１Ｓ２側の電気的接続は、透光性電極１５９ｋを介してなされる。そのため、発光面１５１Ｓ１，１５１Ｓ２の面積を十分に確保することができ、高い発光効率を実現することができる。
【0134】
本実施形態の画像表示装置１では、プラグ１１６ａ１，１１６ａ２は、光反射プレートとしても機能する。発光素子１５０－１，１５０－２から下方に向かって散乱された光は、プラグ１１６ａ１，１１６ａ２によって反射されて発光面１５１Ｓ１，１５１Ｓ２の側に配光される。そのため、発光素子１５０－１，１５０－２の発光効率は、実質的に向上される。
【0135】
プラグ１１６ａ１，１１６ａ２は、光反射プレートとして機能するとともに遮光プレートとしても機能する。プラグ１１６ａ１，１１６ａ２は、発光素子１５０－１，１５０－２の下方への散乱光を遮光する。そのため、発光素子１５０－１，１５０－２の近傍下にある回路素子への光の照射を抑制し、回路素子の誤動作等を防止することができる。
【0136】
本実施形態では、電源線や接地線等の配線を配線１１６ｋや第１の配線層１１０とすることによって、電源線や接地線等の配線パターンの自由度が向上し、画像表示装置の設計効率を向上させることができる。
【0137】
（第２の実施形態）
図１２は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図１２は、サブピクセル２２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
本実施形態では、平坦化膜２１４を含み、プラグ２１６ｋが平坦化膜２１４に埋め込まれている点で、上述の他の実施形態と相違する。なお、本実施形態では、１つのサブピクセル２２０について説明するが、他の実施形態の場合と同様に、サブピクセル２２０は、ＸＹ平面に複数個設けられ、Ｘ軸方向およびＹ軸方向に配列されている。また、発光素子２５０の面積も発光色等に応じて異なる面積とされる場合がある。上述した他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図１２は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図１２は、サブピクセル２２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
本実施形態では、平坦化膜２１４を含み、プラグ２１６ｋが平坦化膜２１４に埋め込まれている点で、上述の他の実施形態と相違する。なお、本実施形態では、１つのサブピクセル２２０について説明するが、他の実施形態の場合と同様に、サブピクセル２２０は、ＸＹ平面に複数個設けられ、Ｘ軸方向およびＹ軸方向に配列されている。また、発光素子２５０の面積も発光色等に応じて異なる面積とされる場合がある。上述した他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
【0138】
図１２に示すように、本実施形態の画像表示装置のサブピクセル２２０は、トランジスタ２０３と、第１の配線層１１０と、第１の層間絶縁膜１１２と、プラグ２１６ｋと、発光素子２５０と、第２の層間絶縁膜１５６と、第２の配線層１６０と、を含む。サブピクセル２２０は、上述の他の実施形態の場合と同様に、カラーフィルタ１８０をさらに含む。
【0139】
トランジスタ２０３は、基板１０２上に形成されている。トランジスタ２０３は、この例では、ｎチャネルのＴＦＴである。トランジスタ２０３は、ＴＦＴチャネル２０４と、ゲート１０７と、を含む。トランジスタ２０３は、上述の他の実施形態と同様に、ＬＴＰＳプロセス等によって形成されている。本実施形態では、回路１０１は、ＴＦＴチャネル２０４、絶縁層１０５、絶縁膜１０８、ビア１１１ｓ，１１１ｄおよび第１の配線層１１０を含むものとする。
【0140】
ＴＦＴチャネル２０４は、領域２０４ｓ，２０４ｉ，２０４ｄを含む。領域２０４ｓ，２０４ｉ，２０４ｄは、ＴＦＴ下層膜１０６上に設けられている。領域２０４ｓ，２０４ｄは、Ｐ（リン）等のｎ形不純物がドープされている。領域２０４ｓは、ビア１１１ｓとオーミック接続されている。領域２０４ｄは、ビア１１１ｄとオーミック接続されている。
【0141】
ゲート１０７は、絶縁層１０５を介して、ＴＦＴチャネル２０４上に設けられている。絶縁層１０５は、ＴＦＴチャネル２０４とゲート１０７とを絶縁する。
【0142】
トランジスタ２０３では、領域２０４ｓよりも高い電圧がゲート１０７に印加されると、領域２０４ｉにチャネルが形成される。領域２０４ｓ，２０４ｄ間に流れる電流は、ゲート１０７の領域２０４ｓに対する電圧によって制御される。ＴＦＴチャネル２０４やゲート１０７は、上述の他の実施形態の場合のＴＦＴチャネル１０４－１，１０４－２やゲート１０７－１，１０７－２と同様の材料、製法で形成されている。
【0143】
ビア１１１ｓ，１１１ｄは、絶縁膜１０８を貫通して設けられている。ビア１１１ｓは、配線１１０ｓと領域２０４ｓとの間に設けられている。ビア１１１ｓは、配線１１０ｓおよび領域２０４ｓを電気的に接続している。ビア１１１ｄは、配線１１０ｄと領域２０４ｄとの間に設けられている。ビア１１１ｄは、配線１１０ｄおよび領域２０４ｄを電気的に接続している。ビア１１１ｓ，１１１ｄは、上述の他の実施形態の場合のビア１１１ｓ１，１１１ｄ１等と同様の材料および製法で形成されている。
【0144】
配線１１０ｓは、たとえば、後述する図１５に示される回路の接地線４に電気的に接続されている。配線１１０ｄは、接続部２１５ｋ、プラグ２１６ｋおよび光反射プレート２３０ａを介して、ｎ形半導体層２５１に電気的に接続されている。
【0145】
平坦化膜２１４は、第１の層間絶縁膜１１２上に設けられている。平坦化膜２１４は、絶縁性を有する膜または層であり、第１の層間絶縁膜１１２と同様に、たとえばＰＳＧやＢＰＳＧ等の有機絶縁膜やＳＯＧ（Spin On Glass）等の無機絶縁膜等である。
【0146】
プラグ２１６ｋは、第１の層間絶縁膜１１２上に設けられている。プラグ２１６ｋの側面は、平坦化膜２１４で覆われている。つまり、プラグ２１６ｋは、平坦化膜２１４に埋め込まれている。プラグ２１６ｋおよび平坦化膜２１４は、ＸＹ平面にほぼ平行な同一の面をそれぞれ有する。プラグ２１６ｋおよび平坦化膜２１４の面は、後述するように一括して平坦化された面である。
【0147】
プラグ２１６ｋと配線１１０ｄとの間には、接続部２１５ｋが設けられている。接続部２１５ｋは、導電性の部材で形成されており、プラグ２１６ｋおよび配線１１０ｄを電気的に接続している。プラグ２１６ｋおよび接続部２１５ｋは、たとえば、第１の配線層１１０と同じ材料で形成されている。
【0148】
発光素子２５０は、光反射プレート２３０ａを介して、プラグ２１６ｋ上に設けられている。発光素子２５０は、ｎ形半導体層（第１半導体層）２５１と、発光層２５２と、ｐ形半導体層（第２半導体層）２５３と、を含む。ｎ形半導体層２５１、発光層２５２およびｐ形半導体層２５３は、第１の層間絶縁膜１１２の側から発光面２５３Ｓの側に向かって、ｎ形半導体層２５１、発光層２５２およびｐ形半導体層２５３の順に積層されている。したがって、ｎ形半導体層２５１は、光反射プレート２３０ａを介して、プラグ２１６ｋに電気的に接続されている。
【0149】
発光素子２５０は、上述の他の実施形態の発光素子１５０－１，１５０－２と同様のＸＹ平面視の形状を有する。回路素子のレイアウト等に応じて、適切な形状が選定される。
【0150】
発光素子２５０は、上述の他の実施形態の発光素子１５０－１，１５０－２と同様の発光ダイオードである。すなわち、発光素子２５０が発光する光の波長は、たとえば４６７ｎｍ±２０ｎｍ程度の青色発光、あるいは、４１０ｎｍ±２０ｎｍ程度の青紫発光である。発光素子２５０が発光する光の波長は、上述の値に限らず、適切なものとすることができる。
【0151】
第２の配線層（第２配線層）１６０は、第２の層間絶縁膜１５６上に設けられている。第２の配線層１６０は、配線１６０ａを含んでいる。配線１６０ａは、たとえば後述の図１５に示された回路の電源線３に接続される。第２の配線層１６０は、たとえば第１の配線層１１０等と同じ材料で形成されている。
【0152】
この例では、平坦化膜２１４およびプラグ２１６ｋ上に、第３の配線層２３０が設けられている。第３の配線層２３０は、光反射プレート２３０ａを含む。光反射プレート２３０ａは、サブピクセルごとに設けられており、これら複数の光反射プレート２３０ａは、電気的に絶縁されている。上述したように、光反射プレート２３０ａ上には発光素子２５０がそれぞれ設けられている。
【0153】
第３の配線層２３０および光反射プレート２３０ａは、高導電率を有する材料で形成されている。光反射プレート２３０ａは、たとえば、ＴｉやＡｌ、ＴｉとＳｎとの合金等を含む。ＣｕやＶ等、あるいはＡｇやＰｔ等の高い光反射性を有する貴金属を含んでもよい。光反射プレート２３０ａは、このような高導電率を有する金属材料等で形成されているので、発光素子２５０と回路１０１とを低抵抗で電気的に接続する。
【0154】
光反射プレート２３０ａの外周は、ＸＹ平面視で、光反射プレート２３０ａ上に発光素子２５０を投影したときの外周を含んでいる。光反射プレート２３０ａの外周が発光素子２５０の外周を含むことには、それぞれの外周が一致していることも含む。これにより、光反射プレート２３０ａは、発光素子２５０の下方への散乱光を発光面２５３Ｓ側に反射することができる。発光素子２５０の下方への散乱光を発光面２５３Ｓ側に反射することによって、発光素子２５０の発光効率を実質的に向上させることができる。また、発光素子２５０の下方への散乱光を発光面２５３Ｓ側に反射することによって、下方への散乱光によるトランジスタ２０３等の回路素子の誤動作を防止することができる。
【0155】
透光性電極１５９ａは、配線１６０ａ上にわたって設けられている。透光性電極１５９ａは、開口されたｐ形半導体層２５３の発光面２５３Ｓ上にわたって設けられている。透光性電極１５９ａは、配線１６０ａと発光面２５３Ｓとの間に設けられ、配線１６０ａおよびｐ形半導体層２５３を電気的に接続している。
【0156】
ｎ形半導体層２５１は、光反射プレート２３０ａ、プラグ２１６ｋ、接続部２１５ｋ、配線１１０ｄおよびビア１１１ｄを介して領域２０４ｄに電気的に接続される。領域２０４ｄは、トランジスタ２０３のドレイン電極に対応する。領域２０４ｓは、トランジスタ２０３のソース電極に対応し、ビア１１１ｓおよび配線１１０ｓを介して、接地線４に電気的に接続されている。
【0157】
ｐ形半導体層２５３は、透光性電極１５９ａおよび配線１６０ａを介して、電源線３に電気的に接続される。
【0158】
（変形例）
図１３は、本実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。
図１３に示すように、この変形例のサブピクセル２２０ａでは、図１２に示した接続部２１５ｋを介さずに、プラグ２１６ｋを配線１１０ｄに接続する。
図１３は、本実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。
図１３に示すように、この変形例のサブピクセル２２０ａでは、図１２に示した接続部２１５ｋを介さずに、プラグ２１６ｋを配線１１０ｄに接続する。
【0159】
図１２に関連して説明したように、接続部２１５ｋを介して、プラグ２１６ｋを配線１１０ｄに接続する場合には、ＸＹ平面視で、プラグ２１６ｋの外周を配線１１０ｄの外周よりも外側にはみ出す形状にすることが可能である。ＸＹ平面視で、プラグ２１６ｋの外周を配線１１０ｄの外周よりも内側にする場合には、本変形例のように、プラグ２１６ｋは、接続部２１５ｋを介さずに、配線１１０ｄの上に直接設けられることができる。つまり、プラグと接続先の配線との位置関係や、プラグと接続先の配線のそれぞれの形状に応じて、接続部を設け、あるいは接続部を設けずに、配線と素子とを相互に接続することができる。このことは、これ以降で説明する各実施形態や変形例に関しても同様である。
【0160】
図１４Ａおよび図１４Ｂは、本実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。
図１４Ａ以降のサブピクセルの断面図では、煩雑さを避けるため、表面樹脂層１７０、透明薄膜接着層１８８およびカラーフィルタ１８０の表示が省略されている。特に記載のない場合には、第２の層間絶縁膜および第２の配線層上に、表面樹脂層１７０、透明薄膜接着層１８８およびカラーフィルタ１８０が設けられる。後述の他の実施形態およびその変形例の場合についても同様である。
図１４Ａ以降のサブピクセルの断面図では、煩雑さを避けるため、表面樹脂層１７０、透明薄膜接着層１８８およびカラーフィルタ１８０の表示が省略されている。特に記載のない場合には、第２の層間絶縁膜および第２の配線層上に、表面樹脂層１７０、透明薄膜接着層１８８およびカラーフィルタ１８０が設けられる。後述の他の実施形態およびその変形例の場合についても同様である。
【0161】
図１４Ａに示された変形例のサブピクセル２２０ｂの場合には、発光面２５３Ｓ側の電気的接続のための配線の構造が、第２の実施形態の場合と相違する。他の構成要素は、第２の実施形態の場合と同一であり、同一の構成要素には同一の符号を付して詳細な説明を適宜省略する。
図１４Ａに示すように、サブピクセル２２０ｂは、第２の配線層１６０を含んでおり、第２の配線層１６０は、配線１６０ａ１を含んでいる。配線１６０ａ１は、第２の層間絶縁膜１５６上に設けられている。本変形例では、配線１６０ａ１の一端を、発光面２５３Ｓを含む面に接続することによって、配線１６０ａ１をｐ形半導体層２５３に電気的に接続している。配線１６０ａ１の一端を接続する面は、発光面２５３Ｓと同一平面上にある面である。本変形例では、透光性電極を設けないので、透光性電極を形成する工程を省略することができる。発光面２５３Ｓは、好ましくは、この例のように、粗面化されている。
図１４Ａに示すように、サブピクセル２２０ｂは、第２の配線層１６０を含んでおり、第２の配線層１６０は、配線１６０ａ１を含んでいる。配線１６０ａ１は、第２の層間絶縁膜１５６上に設けられている。本変形例では、配線１６０ａ１の一端を、発光面２５３Ｓを含む面に接続することによって、配線１６０ａ１をｐ形半導体層２５３に電気的に接続している。配線１６０ａ１の一端を接続する面は、発光面２５３Ｓと同一平面上にある面である。本変形例では、透光性電極を設けないので、透光性電極を形成する工程を省略することができる。発光面２５３Ｓは、好ましくは、この例のように、粗面化されている。
【0162】
図１４Ｂに示された変形例のサブピクセル２２０ｃの場合には、第２の層間絶縁膜２５６および配線１６０ａ２の構成が第２の実施形態の場合と相違する。
図１４Ｂに示すように、サブピクセル２２０ｃは、第２の層間絶縁膜２５６を含む。第２の配線層１６０は、配線１６０ａ２を含んでおり、配線１６０ａ２は、第２の層間絶縁膜２５６上に設けられている。第２の層間絶縁膜２５６は、透明樹脂である。第２の層間絶縁膜２５６は、発光面２５３Ｓの位置に対応する開口が設けられていない。発光面２５３Ｓには、第２の配線層１６０の配線１６０ａ２が直接接続されている。
図１４Ｂに示すように、サブピクセル２２０ｃは、第２の層間絶縁膜２５６を含む。第２の配線層１６０は、配線１６０ａ２を含んでおり、配線１６０ａ２は、第２の層間絶縁膜２５６上に設けられている。第２の層間絶縁膜２５６は、透明樹脂である。第２の層間絶縁膜２５６は、発光面２５３Ｓの位置に対応する開口が設けられていない。発光面２５３Ｓには、第２の配線層１６０の配線１６０ａ２が直接接続されている。
【0163】
発光素子２５０ａは、第２の層間絶縁膜２５６を介して、発光面２５３Ｓから発光する。本変形例では、第２の層間絶縁膜２５６に開口を形成し、ｐ形半導体層２５３ａを粗面化する工程を省略することができる。
【0164】
第２の層間絶縁膜２５６は、たとえば、透明の有機絶縁材料等によって形成されている。透明の樹脂材料としては、ＳＯＧ（Spin On Glass）等のシリコン系樹脂やノボラック型フェノール系樹脂等が用いられる。上述の他の実施形態と同様に、第２の層間絶縁膜２５６は、発光素子間の絶縁であり、外部環境からの保護のために設けられている。第２の層間絶縁膜２５６の表面は、第２の層間絶縁膜１５６と同様に、第２の配線層１６０が形成できる程度の平坦性があればよい。
【0165】
いずれの変形例においても、表面樹脂層１７０、透明薄膜接着層１８８およびカラーフィルタ１８０を含む構成は、上述の他の実施形態の場合と同様に設けられている。
【0166】
図１５は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
図１５に示すように、本実施形態の画像表示装置２０１は、表示領域２、行選択回路２０５および信号電圧出力回路２０７を備える。表示領域２には、上述の他の実施形態の場合と同様に、たとえばサブピクセル２２０がＸＹ平面上に格子状に配列されている。
図１５に示すように、本実施形態の画像表示装置２０１は、表示領域２、行選択回路２０５および信号電圧出力回路２０７を備える。表示領域２には、上述の他の実施形態の場合と同様に、たとえばサブピクセル２２０がＸＹ平面上に格子状に配列されている。
【0167】
ピクセル１０は、上述の他の実施形態の場合と同様に、異なる色の光を発光する複数のサブピクセル２２０を含む。サブピクセル２２０Ｒは、赤色の光を発光する。サブピクセル２２０Ｇは、緑色の光を発光する。サブピクセル２２０Ｂは、青色の光を発光する。３種類のサブピクセル２２０Ｒ，２２０Ｇ，２２０Ｂが所望の輝度で発光することによって、１つのピクセル１０の発光色および輝度が決定される。
【0168】
１つのピクセル１０は、３つのサブピクセル２２０Ｒ，２２０Ｇ，２２０Ｂからなり、サブピクセル２２０Ｒ，２２０Ｇ，２２０Ｂは、たとえばこの例のように、Ｘ軸上を直線状に配列されている。各ピクセル１０は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。
【0169】
サブピクセル２２０は、発光素子２２２と、選択トランジスタ２２４と、駆動トランジスタ２２６と、キャパシタ２２８と、を含む。図１５において、選択トランジスタ２２４はＴ１と表示され、駆動トランジスタ２２６はＴ２と表示され、キャパシタ２２８はＣｍと表示されることがある。
【0170】
本実施形態では、発光素子２２２が電源線３側に設けられており、発光素子２２２に直列に接続された駆動トランジスタ２２６は、接地線４側に設けられている。つまり、駆動トランジスタ２２６は、発光素子２２２よりも低電位側に接続されている。駆動トランジスタ２２６は、ｎチャネルのトランジスタである。
【0171】
駆動トランジスタ２２６のゲート電極と信号線２０８との間には、選択トランジスタ２２４が接続されている。キャパシタ２２８は、駆動トランジスタ２２６のゲート電極と接地線４との間に接続されている。
【0172】
行選択回路２０５および信号電圧出力回路２０７は、ｎチャネルのトランジスタである駆動トランジスタ２２６を駆動するために、上述の他の実施形態と異なる極性の信号電圧を、信号線２０８に供給する。
【0173】
本実施形態では、駆動トランジスタ２２６の極性がｎチャネルであることから、信号電圧の極性等が上述の他の実施形態の場合と相違する。すなわち、行選択回路２０５は、ｍ行のサブピクセル２２０の配列から、順次１行を選択するように走査線２０６に選択信号を供給する。信号電圧出力回路２０７は、選択された行の各サブピクセル２２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２２０の駆動トランジスタ２２６は、信号電圧に応じた電流を発光素子２２２に流す。発光素子２２２は、流れた電流に応じた輝度で発光する。
【0174】
本実施形態では、上述に示したサブピクセル２２０，２２０ａ，２２０ｂ，２２０ｃの構成のいずれかを含むことができる。また、以下に説明する各実施形態についても、本実施形態の場合と同様にサブピクセルの変形例を適用することができる。
【0175】
本実施形態の画像表示装置の製造方法について説明する。
図１６Ａ～図２０Ｃは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図１６Ａ～図１８Ｂでは、回路基板１１００にプラグを形成する手順が示されている。本実施形態では、第１の実施形態において説明したプラグの形成方法とは異なるプラグ形成方法が採用される。
図１６Ａに示すように、回路基板１１００が準備される。準備される回路基板１１００は、第１の実施形態の場合と同じものでかまわない。
図１６Ａ～図２０Ｃは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図１６Ａ～図１８Ｂでは、回路基板１１００にプラグを形成する手順が示されている。本実施形態では、第１の実施形態において説明したプラグの形成方法とは異なるプラグ形成方法が採用される。
図１６Ａに示すように、回路基板１１００が準備される。準備される回路基板１１００は、第１の実施形態の場合と同じものでかまわない。
【0176】
図１６Ｂに示すように、コンタクトホールｈが第１の層間絶縁膜１１２に形成される。コンタクトホールｈが形成される箇所は、配線１１０ｄに対応する位置である。コンタクトホールｈは、この例のように、第１の層間絶縁膜１１２から配線１１０ｄに到達する深さを超えて、さらに深く形成される。コンタクトホールｈの形成時に、配線１１０ｄの露出面積を十分確保できる場合には、コンタクトホールｈの深さは、配線１１０ｄの表面までとしてもよい。
【0177】
図１７Ａに示すように、メタル層１１１６は、第１の層間絶縁膜１１２上にわたって、形成される。メタル層１１１６の形成時に、図１６Ｂに示したコンタクトホールｈは、メタル層１１１６と同じ材料で埋め込まれる。埋め込まれた部分には、接続部２１５ｋが形成される。
【0178】
【0179】
図１８Ａに示すように、第１の層間絶縁膜１１２およびプラグ２１６ｋを覆うように、平坦化膜１１１４が塗布され、その後焼成される。
【0180】
図１８Ｂに示すように、プラグ２１６ｋの面が露出するように、図１８Ａに示した平坦化膜１１１４の表面が研磨される。プラグ２１６ｋの面が露出した後には、プラグ２１６ｋおよび平坦化膜２１４を一括して研磨され、平坦化される。平坦化膜１１１４の研磨にはたとえばＣＭＰが用いられる。このようにして、プラグ２１６ｋ、接続部２１５ｋおよび平坦化膜２１４が形成される。
【0181】
図１３に示した変形例のサブピクセル２２０ａの場合には、図１６Ｂに示した工程において、第１の層間絶縁膜１１２をプラグ２１６ｋの形状に応じて、少なくとも配線１１０ｄの表面に到達するまでエッチングする。その後、図１７Ａおよび図１７Ｂに示したように、メタル層１１１６を形成した後、メタル層１１１６を所望のプラグ２１６ｋの形状に成形する。図１８Ａおよび図１８Ｂに示したように、平坦化膜１１１４を形成後、ＣＭＰ等によって、一括平坦化して、プラグ２１６ｋおよび平坦化膜２１４を形成することができる。
【0182】
続いて、プラグが形成された回路基板に、半導体成長基板を貼り合わせて、発光素子等を形成する工程について説明する。
図１９Ａに示すように、半導体成長基板１２９４が準備される。半導体成長基板１２９４は、結晶成長用基板１００１、バッファ層１１４０および半導体層１１５０を含む。バッファ層１１４０は、結晶成長用基板１００１上に形成されている。半導体層１１５０は、バッファ層１１４０上に形成されている。半導体層１１５０は、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１を含んでいる。ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１は、バッファ層１１４０の側から、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１の順に積層されている。メタル層１１３０は、ｎ形半導体層１１５１の露出された面に形成される。
図１９Ａに示すように、半導体成長基板１２９４が準備される。半導体成長基板１２９４は、結晶成長用基板１００１、バッファ層１１４０および半導体層１１５０を含む。バッファ層１１４０は、結晶成長用基板１００１上に形成されている。半導体層１１５０は、バッファ層１１４０上に形成されている。半導体層１１５０は、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１を含んでいる。ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１は、バッファ層１１４０の側から、ｐ形半導体層１１５３、発光層１１５２およびｎ形半導体層１１５１の順に積層されている。メタル層１１３０は、ｎ形半導体層１１５１の露出された面に形成される。
【0183】
図１９Ｂに示すように、メタル層１１３０が形成された半導体成長基板１２９４およびプラグ２１６ｋが形成された回路基板（第３基板）１１００が準備される。回路基板１１００のプラグ２１６ｋおよび平坦化膜２１４の形成された面は、半導体成長基板１２９４のメタル層１１３０の露出面に対向するように配置される。対向された面同士は、互いに接合される。基板同士の接合は、上述した他の実施形態の場合と同様である。また、図５Ａ～図５Ｃに関連して説明した製造方法の変形例を適用してもよい。さらに、半導体成長基板は、バッファ層１１４０を設けず、結晶成長用基板１００１上に直接、半導体層１１５０を形成したものを用いてもよい。
【0184】
図２０Ａに示すように、図１９Ｂに示した結晶成長用基板１００１は、レーザリフトオフ等によって除去される。この例では、半導体層１１５０をエッチングする前に、図１９Ｂに示したバッファ層１１４０はウェットエッチング等によって除去されている。バッファ層１１４０は、半導体層１１５０をエッチングした後に除去されるようにしてもよい。
【0185】
図２０Ｂに示すように、図２０Ａに示した半導体層１１５０およびメタル層１１３０は、ＲＩＥ等により所望の形状に成形される。メタル層１１３０から第３の配線層２３０が形成され、第３の配線層２３０は、光反射プレート２３０ａを含んでいる。この例では、半導体層１１５０をオーバーエッチングすることによって、光反射プレート２３０ａの外周は、ＸＹ平面視で光反射プレート２３０ａに投影された発光素子２５０の外周にほぼ一致するように成形されている。
【0186】
半導体層１１５０をオーバーエッチングしない場合には、半導体層１１５０をエッチングして発光素子２５０を形成した後、メタル層１１３０をエッチングして第３の配線層２３０を形成する。この場合には、光反射プレート２３０ａの外周は、ＸＹ平面視で光反射プレート２３０ａに投影された発光素子２５０の外周を含み、発光素子２５０の外周よりも大きくすることができる。
【0187】
図２０Ｃに示すように、第２の層間絶縁膜１５６は、平坦化膜２１４、第３の配線層２３０および発光素子２５０を覆って形成される。第２の層間絶縁膜１５６の発光素子２５０に対応する位置には、エッチングにより第２の層間絶縁膜１５６の一部が除去されて開口１５８が形成され、発光面２５３Ｓが第２の層間絶縁膜１５６から露出される。露出されたｐ形半導体層２５３の発光面２５３Ｓは、発光効率を向上させるために粗面化される。
【0188】
第２の層間絶縁膜１５６上に、第２の配線層１６０が形成される。第２の配線層１６０では、配線１６０ａを含む各配線はフォトリソグラフィによって形成される。なお、この例では、配線１６０ａは、ｐ形半導体層２５３から離間した位置に設けられている。
【0189】
第２の配線層１６０、第２の層間絶縁膜１５６および発光面２５３Ｓを覆う透光性の導電膜を形成する。透光性の導電膜は、ＩＴＯ膜やＺｎＯ膜等が好適に用いられる。フォトリソグラフィにより、所望の透光性電極１５９ａが形成される。
【0190】
透光性電極１５９ａは、配線１６０ａ上にわたって形成される。透光性電極１５９ａは、発光面２５３Ｓ上にわたって形成される。透光性電極１５９ａは、配線１６０ａと発光面２５３Ｓとの間に形成される。したがって、配線１６０ａおよびｐ形半導体層２５３は、透光性電極１５９ａによって、電気的に接続される。
【0191】
図２１Ａ～図２２Ｂは本実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。
図２１Ａおよび図２１Ｂは、図１４Ａに示した変形例のサブピクセル２２０ｂを形成するための製造工程を表している。図２２Ａおよび図２２Ｂは、図１４Ｂに示した変形例のサブピクセル２２０ｃを形成するための製造工程を表している。図２１Ａおよび図２２Ａの工程は、いずれも図２０Ｂに示した工程の後に実行されるので、以下の説明では、図２０Ｂ以降の工程について説明する。
図２１Ａおよび図２１Ｂは、図１４Ａに示した変形例のサブピクセル２２０ｂを形成するための製造工程を表している。図２２Ａおよび図２２Ｂは、図１４Ｂに示した変形例のサブピクセル２２０ｃを形成するための製造工程を表している。図２１Ａおよび図２２Ａの工程は、いずれも図２０Ｂに示した工程の後に実行されるので、以下の説明では、図２０Ｂ以降の工程について説明する。
【0192】
まず、サブピクセル２２０ｂの製造方法について説明する。
図２１Ａに示すように、変形例のサブピクセル２２０ｂでは、第２の層間絶縁膜１５６が、平坦化膜２１４、第３の配線層２３０および発光素子２５０を覆って形成された後、開口１５８が形成される。開口１５８は、第２の層間絶縁膜１５６の一部を除去することによって、発光面２５３Ｓを第２の層間絶縁膜１５６から露出するように形成される。この例では、発光面２５３Ｓは、粗面化される。
図２１Ａに示すように、変形例のサブピクセル２２０ｂでは、第２の層間絶縁膜１５６が、平坦化膜２１４、第３の配線層２３０および発光素子２５０を覆って形成された後、開口１５８が形成される。開口１５８は、第２の層間絶縁膜１５６の一部を除去することによって、発光面２５３Ｓを第２の層間絶縁膜１５６から露出するように形成される。この例では、発光面２５３Ｓは、粗面化される。
【0193】
図２１Ｂに示すように、第２の配線層１６０が形成される。第２の配線層１６０は、配線１６０ａ１を含んでいる。配線１６０ａ１は、配線１６０ａ１の一端でｐ形半導体層２５３の発光面２５３Ｓを含む面に接続される。配線１６０ａ１の一端が接続される面は、発光面２５３Ｓに平行な面である。
【0194】
次に、サブピクセル２２０ｃの製造方法について説明する。
図２２Ａに示すように、変形例のサブピクセル２２０ｃでは、第２の層間絶縁膜２５６が、平坦化膜２１４、第３の配線層２３０および発光素子２５０を覆って形成される。第２の層間絶縁膜２５６は、透明樹脂によって形成される。
図２２Ａに示すように、変形例のサブピクセル２２０ｃでは、第２の層間絶縁膜２５６が、平坦化膜２１４、第３の配線層２３０および発光素子２５０を覆って形成される。第２の層間絶縁膜２５６は、透明樹脂によって形成される。
【0195】
図２２Ｂに示すように、第２の層間絶縁膜２５６にコンタクトホールが形成された後、第２の配線層１６０が形成される。第２の配線層１６０は、配線１６０ａ２を含んでいる。配線１６０ａ２は、コンタクトホールを介して、発光面２５３Ｓを含むｐ形半導体層２５３の面に接続される。
【0196】
以降、カラーフィルタ１８０等を設けることによって本実施形態の画像表示装置２０１のサブピクセル２２０および変形例のサブピクセル２２０ａ，２２０ｂ，２２０ｃが形成される。
【0197】
本実施形態の画像表示装置の効果について説明する。
本実施形態の画像表示装置では、上述の他の実施形態の場合の効果のほか、サブピクセル２２０，２２０ａ，２２０ｂ，２２０ｃは、プラグ２１６ｋとは別に、光反射プレート２３０ａを含むので、プラグ２１６ｋを小形化することができる。
本実施形態の画像表示装置では、上述の他の実施形態の場合の効果のほか、サブピクセル２２０，２２０ａ，２２０ｂ，２２０ｃは、プラグ２１６ｋとは別に、光反射プレート２３０ａを含むので、プラグ２１６ｋを小形化することができる。
【0198】
（第３の実施形態）
図２３は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図２３は、サブピクセル３２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
本実施形態では、発光素子１５０は、光反射プレートを介さず、プラグ２１６ａ上に設けられている点で、第２の実施形態およびその変形例の場合と相違する。上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図２３は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図２３は、サブピクセル３２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
本実施形態では、発光素子１５０は、光反射プレートを介さず、プラグ２１６ａ上に設けられている点で、第２の実施形態およびその変形例の場合と相違する。上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
【0199】
図２３に示すように、本実施形態の画像表示装置のサブピクセル３２０は、トランジスタ１０３と、発光素子１５０と、プラグ２１６ａと、を含む。トランジスタ１０３は、上述の他の実施形態の場合と同様に、基板１０２の第１面１０２ａ上に形成されている。
【0200】
トランジスタ１０３は、ＴＦＴチャネル１０４と、ゲート１０７と、を含む。ＴＦＴチャネル１０４は、領域１０４ｓ，１０４ｉ，１０４ｄを含む。領域１０４ｓ，１０４ｉ，１０４ｄは、ＴＦＴ下層膜１０６上に設けられている。領域１０４ｉは、領域１０４ｓ，１０４ｄ間に設けられている。領域１０４ｓ，１０４ｄは、ビア１１１ｓ，１１１ｄとそれぞれオーミック接続されている。トランジスタは、ｐチャネルのＴＦＴである。
【0201】
ゲート１０７は、絶縁層１０５を介して、ＴＦＴチャネル１０４上に設けられている。ＴＦＴチャネル１０４およびゲート１０７は、絶縁層１０５によって互いに絶縁されている。
【0202】
ＴＦＴチャネル１０４の各領域１０４ｓ，１０４ｉ，１０４ｄおよびゲート１０７は、第１の実施形態の場合と同様の材料および製法によって形成されている。
【0203】
ビア１１１ｓ，１１１ｄおよび配線１１０ｓ，１１０ｄは、第２の実施形態およびその変形例の場合と同様に構成されており、同様の材料および製法で形成されている。
【0204】
発光素子１５０は、プラグ２１６ａ上に設けられている。プラグ２１６ａは、接続部２１５ａを介して、配線１１０ｄに接続されている。発光素子１５０は、ｐ形半導体層１５３、発光層１５２およびｎ形半導体層１５１を含む。ｐ形半導体層１５３、発光層１５２およびｎ形半導体層１５１は、プラグ２１６ａの側から発光面１５１Ｓの側に向かって、ｐ形半導体層１５３、発光層１５２およびｎ形半導体層１５１の順に積層されている。したがって、ｐ形半導体層１５３は、プラグ２１６ａ、接続部２１５ａ、配線１１０ｄおよびビア１１１ｄを介して、領域１０４ｄに電気的に接続されている。配線１１０ｓは、図２に示した回路の電源線３に接続されている。配線１１０ｓは、ビア１１１ｓを介して領域１０４ｓに接続されている。したがって、領域１０４ｓは、ビア１１１ｓおよび配線１１０ｓを介して、電源線３に電気的に接続されている。
【0205】
プラグ２１６ａの外周は、ＸＹ平面視で、プラグ２１６ａに発光素子１５０を投影したときに、発光素子１５０の外周を含むように設定されている。プラグ２１６ａは、光反射プレートとして機能する。プラグ２１６ａは、発光素子１５０の下方への散乱光を発光面１５１Ｓ側に反射する。プラグ２１６ａは、発光素子１５０の下方への散乱光を遮光して、トランジスタ１０３等の回路素子への光の到達を抑制する。
【0206】
ｎ形半導体層１５１は、発光面１５１Ｓを有しており、発光面１５１Ｓは開口１５８により第２の層間絶縁膜１５６から露出されている。
【0207】
第２の配線層１６０は、第２の層間絶縁膜１５６上に形成されている。第２の配線層１６０は、配線２６０ｋを含む。配線２６０ｋは、たとえば図２に示した回路の接地線４に接続される。透光性電極２５９ｋは、配線２６０ｋ上にわたって設けられている。透光性電極２５９ｋは、発光面１５１Ｓ上にわたって設けられている。透光性電極２５９ｋは、配線２６０ｋおよび発光面１５１Ｓの間に設けられている。したがって、ｎ形半導体層１５１は、透光性電極２５９ｋおよび配線２６０ｋを介して、接地線４に電気的に接続されている。
【0208】
上述の他の実施形態の場合と同様に、カラーフィルタ１８０等がさらに設けられている。
【0209】
本実施形態の画像表示装置の製造方法について説明する。
図２４Ａ～図２５Ｃは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図２４Ａに示すように、半導体成長基板１１９４が準備される。半導体成長基板１１９４は、結晶成長用基板１００１、バッファ層１１４０および半導体層１１５０を含む。半導体成長基板１１９４では、バッファ層１１４０は、結晶成長用基板１００１上に形成されている。半導体層１１５０は、バッファ層１１４０上に形成されている。半導体層１１５０は、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３を含む。ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３は、バッファ層１１４０の側から、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に積層されている。上述の他の実施形態の場合のように、ｐ形半導体層１１５３の露出面にメタル層を形成するようにしてもよい。メタル層を形成する場合に、ｐ形半導体層１１５３とメタル層との間に透光性導電膜を設けるようにしてもよい。
図２４Ａ～図２５Ｃは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図２４Ａに示すように、半導体成長基板１１９４が準備される。半導体成長基板１１９４は、結晶成長用基板１００１、バッファ層１１４０および半導体層１１５０を含む。半導体成長基板１１９４では、バッファ層１１４０は、結晶成長用基板１００１上に形成されている。半導体層１１５０は、バッファ層１１４０上に形成されている。半導体層１１５０は、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３を含む。ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３は、バッファ層１１４０の側から、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に積層されている。上述の他の実施形態の場合のように、ｐ形半導体層１１５３の露出面にメタル層を形成するようにしてもよい。メタル層を形成する場合に、ｐ形半導体層１１５３とメタル層との間に透光性導電膜を設けるようにしてもよい。
【0210】
図２４Ｂに示すように、半導体成長基板１１９４およびプラグ２１６ａが形成された回路基板（第２基板）１１００が準備される。プラグ２１６ａおよび接続部２１５ａは、図１６Ａ～図１８Ｂに関連して説明した製造工程を適用して形成される。
【0211】
準備された半導体成長基板１１９４およびプラグ２１６ａが形成された回路基板１１００は、互いに接合される。半導体成長基板１１９４の接合面は、ｐ形半導体層１１５３の露出面である。ｐ形半導体層１１５３の露出面は、発光層１１５２が設けられた面に対向する面である。プラグ２１６ａが形成された回路基板１１００の接合面は、プラグ２１６ａおよび平坦化膜２１４の平坦化面である。
【0212】
図２５Ａに示すように、半導体層１１５０と回路基板１１００とのウェハボンディング後、結晶成長用基板１００１が除去される。
【0213】
図２５Ｂに示すように、図２５Ａに示した半導体層１１５０はエッチングされて、発光素子２５０が形成される。この例では、図２５Ａに示したバッファ層１１４０および半導体層１１５０は、同時にＲＩＥ等によって成形される。
【0214】
図２５Ｃに示すように、バッファ層２４０が除去された後、平坦化膜２１４、プラグ２１６ａおよび発光素子１５０を覆う第２の層間絶縁膜１５６が形成される。第２の層間絶縁膜１５６には、第２の層間絶縁膜１５６の一部を除去することによって開口１５８が形成され、開口１５８から露出された発光面１５１Ｓが粗面化される。その後、配線２６０ｋを含む第２の配線層１６０が形成され、第２の配線層１６０上にＩＴＯ膜等によって透光性電極２５９ｋが形成される。
【0215】
本実施形態の画像表示装置の効果について説明する。
本実施形態では、上述の他の実施形態の場合と同様の効果を有する。そのほか、プラグ２１６ａを光反射プレートとして利用するので、別に光反射プレートを形成する工程を省略することができる。
本実施形態では、上述の他の実施形態の場合と同様の効果を有する。そのほか、プラグ２１６ａを光反射プレートとして利用するので、別に光反射プレートを形成する工程を省略することができる。
【0216】
プラグ２１６ａとｐ形半導体層１５３との間に光反射プレートを設けないので、ｐ形半導体層１５３とトランジスタ１０３との間の抵抗分を低減することができる。
【0217】
（第４の実施形態）
図２６は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図２６は、サブピクセル４２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
本実施形態では、発光素子１５０の構成は、第３の実施形態の場合と同じである。すなわち、発光素子１５０は、下層から上層に向かって積層されたｐ形半導体層１５３、発光層１５２およびｎ形半導体層１５１を有する。発光素子１５０の駆動用のトランジスタ１０３は、ｐチャネルトランジスタであり、サブピクセル４２０の駆動回路は、たとえば図２に示した回路構成が適用される。上述の他の実施形態と同一の構成要素には、同一の符号を付して、詳細な説明を適宜省略する。
図２６は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図２６は、サブピクセル４２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
本実施形態では、発光素子１５０の構成は、第３の実施形態の場合と同じである。すなわち、発光素子１５０は、下層から上層に向かって積層されたｐ形半導体層１５３、発光層１５２およびｎ形半導体層１５１を有する。発光素子１５０の駆動用のトランジスタ１０３は、ｐチャネルトランジスタであり、サブピクセル４２０の駆動回路は、たとえば図２に示した回路構成が適用される。上述の他の実施形態と同一の構成要素には、同一の符号を付して、詳細な説明を適宜省略する。
【0218】
図２６に示すように、本実施形態の画像表示装置のサブピクセル４２０は、トランジスタ１０３と、発光素子１５０と、第３の配線層４３０と、プラグ４１６ａと、を含む。本実施形態では、ｐ形半導体層１５３は、第３の配線層４３０の配線４３０ａおよびプラグ４１６ａを介して、トランジスタ１０３のドレイン電極に接続される。ｎ形半導体層１５１は、第２の配線層１５９の透光性電極２５９ｋおよび第３の配線層４３０の配線４３０ｋを介して、たとえば図２に示した回路の接地線４に接続される。
【0219】
回路基板１００におけるトランジスタ１０３の構造やトランジスタ１０３の上部の構造、配線の構造は、上述した第３の実施形態の場合と同じであり、詳細な説明を省略する。
【0220】
平坦化膜２１４およびプラグ４１６ａは、第１の層間絶縁膜１１２上に形成されている。平坦化膜２１４は、プラグ４１６ａの側面にも設けられている。つまり、プラグ４１６ａは、平坦化膜２１４に埋め込まれている。プラグ４１６ａの平坦化膜２１４からの露出面は、平坦化膜２１４とほぼ同一の平面内に形成されている。この平面は、ＸＹ平面にほぼ平行とされている。プラグ４１６ａは、第１の層間絶縁膜１１２に設けられた接続部２１５ａによって、配線１１０ｄに接続されている。
【0221】
平坦化膜２１４およびプラグ４１６ａ上には、第３の配線層（第３配線層）４３０が設けられている。第３の配線層４３０は、配線４３０ａ，４３０ｋを含んでいる。配線４３０ａは、プラグ４１６ａ上に設けられており、配線４３０ａおよびプラグ４１６ａは、電気的に接続されている。
【0222】
配線４３０ａ上には、発光素子１５０が設けられている。発光素子１５０は、配線４３０ａの側から発光面１５１Ｓの側に向かって、ｐ形半導体層１５３、発光層１５２およびｎ形半導体層１５１の順に積層されている。つまり、配線４３０ａ上は、ｐ形半導体層１５３と接続されている。好ましくは、配線４３０ａは、ｐ形半導体層１５３とオーミック接続されており、プラグ４１６ａおよび接続部２１５ａを介して、配線１１０ｄに接続されている。
【0223】
配線４３０ａは、光反射プレートとしても機能する。つまり、配線４３０ａの外周は、ＸＹ平面視で、配線４３０ａに投影される発光素子１５０の外周を含むように設定されている。
【0224】
配線４３０ｋは、たとえば図２に示された回路の接地線４に接続されている。配線４３０ｋは、たとえば配線４３０ａを取り囲むように設けられている。
【0225】
第２の層間絶縁膜１５６は、平坦化膜２１４、第３の配線層４３０および発光素子１５０上に形成されている。第２の層間絶縁膜１５６は、開口１５８，４６２を有している。開口１５８は、発光素子１５０に対応する位置に設けられている。開口１５８は、第２の層間絶縁膜１５６の一部を除去することによって、発光面１５１Ｓを第２の層間絶縁膜１５６から露出させている。開口４６２は、配線４３０ｋに対応する位置に設けられている。開口４６２は、第２の層間絶縁膜１５６の一部の除去することによって、配線４３０ｋの一部を第２の層間絶縁膜１５６から露出させている。
【0226】
透光性電極２５９ｋは、発光面１５１Ｓ上にわたって設けられている。透光性電極２５９ｋは、開口４６２を介して第２の層間絶縁膜１５６から露出された配線４３０ｋ上にわたって設けられている。透光性電極２５９ｋは、発光面１５１Ｓおよび第２の層間絶縁膜１５６から露出された配線４３０ｋにわたって設けられている。透光性電極２５９ｋは、ｎ形半導体層１５１および配線４３０ｋを電気的に接続する。
【0227】
（サブピクセルの変形例）
図２７は、本実施形態に係る画像表示装置の変形例の一部を例示する模式的な断面図である。
この変形例では、発光素子１５０は、ｎチャネルのトランジスタ２０３によって駆動される点で、上述の第４の実施形態の場合と相違する。発光素子１５０の構成は、第４の実施形態の場合と同じである。発光素子１５０をトランジスタ２０３で駆動する駆動回路は、たとえば、図１５に示した回路構成が適用される。
図２７は、本実施形態に係る画像表示装置の変形例の一部を例示する模式的な断面図である。
この変形例では、発光素子１５０は、ｎチャネルのトランジスタ２０３によって駆動される点で、上述の第４の実施形態の場合と相違する。発光素子１５０の構成は、第４の実施形態の場合と同じである。発光素子１５０をトランジスタ２０３で駆動する駆動回路は、たとえば、図１５に示した回路構成が適用される。
【0228】
このサブピクセルの変形例では、サブピクセル４２０ａは、プラグ４１６ｋを含む。プラグ４１６ｋは、接続部４１５ｋを介して、配線１１０ｄに接続されている。
【0229】
プラグ４１６ｋ上には、配線４３０ｋが設けられ、プラグ４１６ｋは、配線４３０ｋに電気的に接続されている。配線４３０ｋは、開口４６２を介して第２の層間絶縁膜１５６から露出されている。第２の層間絶縁膜１５６から露出された配線４３０ｋは、透光性電極２５９ｋに接続されている。透光性電極２５９ｋは、発光面１５１Ｓ上にわたって設けられており、ｎ形半導体層１５１に接続されている。
【0230】
配線４３０ａ上には、ｐ形半導体層１５３が設けられ、ｐ形半導体層１５３は、配線４３０ａに電気的に接続されている。配線４３０ａは、たとえば図１５に示した電源線３に電気的に接続されている。つまり、本変形例では、電源線３側に設けられた発光素子１５０を接地線４側に設けられたトランジスタ２０３によって駆動する、図１５に示したような駆動回路が適用される。
【0231】
本実施形態の画像表示装置の製造方法について説明する。
図２８Ａおよび図２８Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
本実施形態では、図１９Ａ～図２０Ａに示したように、プラグが形成された回路基板１１００に、メタル層１１３０が形成された半導体層１１５０を接合するまでは、上述したたとえば第２の実施形態の場合と同じである。以下では、ウェハボンディングし、結晶成長用基板１００１を除去した以降の製造工程について説明する。なお、第２の実施形態では、図１９Ａ～図２０Ａ等に示したように、結晶成長用基板１００１側にｐ形半導体層１１５３を形成したが、本実施形態では、図３Ａ等に示したように、結晶成長用基板１００１側にｎ形半導体層１１５１を形成し、ｐ形半導体層１１５３の露出面にメタル層１１３０を形成した半導体成長基板を用いるものとする。ｐ形半導体層１１５３とメタル層１１３０との間に、ホール注入性を有する導電性薄膜の層を設けてもよい。
図２８Ａおよび図２８Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
本実施形態では、図１９Ａ～図２０Ａに示したように、プラグが形成された回路基板１１００に、メタル層１１３０が形成された半導体層１１５０を接合するまでは、上述したたとえば第２の実施形態の場合と同じである。以下では、ウェハボンディングし、結晶成長用基板１００１を除去した以降の製造工程について説明する。なお、第２の実施形態では、図１９Ａ～図２０Ａ等に示したように、結晶成長用基板１００１側にｐ形半導体層１１５３を形成したが、本実施形態では、図３Ａ等に示したように、結晶成長用基板１００１側にｎ形半導体層１１５１を形成し、ｐ形半導体層１１５３の露出面にメタル層１１３０を形成した半導体成長基板を用いるものとする。ｐ形半導体層１１５３とメタル層１１３０との間に、ホール注入性を有する導電性薄膜の層を設けてもよい。
【0232】
図２８Ａに示すように、半導体層１１５０をＲＩＥ等によって加工して、発光素子１５０が形成される。発光素子１５０が形成された後、メタル層１１３０をドライエッチングまたはウェットエッチングによって加工して、配線４３０ａ，４３０ｋを含む第３の配線層４３０が形成される。
【0233】
図２８Ｂに示すように、第３の配線層４３０、平坦化膜２１４および発光素子１５０を覆うように、第２の層間絶縁膜１５６が形成される。
【0234】
第２の層間絶縁膜１５６には、開口１５８，４６２が形成される。開口１５８は、ｎ形半導体層１５１に達するまで第２の層間絶縁膜１５６の一部がエッチングされ、発光面１５１Ｓが第２の層間絶縁膜１５６から露出される。発光面１５１Ｓは、粗面化される。開口４６２は、配線４３０ｋに達するまで第２の層間絶縁膜１５６の一部がエッチングされ、配線４３０ｋが第２の層間絶縁膜１５６から露出される。
【0235】
第２の配線層１５９は、第２の層間絶縁膜１５６上に形成される。第２の配線層１５９は、透光性電極２５９ｋを含む。透光性電極２５９ｋは、ｎ形半導体層１５１および配線４３０ｋを電気的に接続する。
【0236】
以降、他の実施形態の場合と同様に、カラーフィルタが形成される。
【0237】
このようにして、本実施形態の画像表示装置を製造することができる。
【0238】
本実施形態の画像表示装置の効果について説明する。
本実施形態の画像表示装置は、上述した他の実施形態の場合と同様の効果を奏し、さらに以下の効果を有する。
本実施形態の画像表示装置のサブピクセル４２０は、発光面１５１Ｓ側の電気的接続を透光性電極２５９ｋで行い、発光面１５１Ｓに対向する面の側の電気的接続を配線４３０ａ、プラグ４１６ａおよび接続部２１５ａを介して行う。そのため、発光面１５１Ｓ側の配線をすべて透光性電極とすることができ、発光素子１５０の発光効率を向上させることができると同時に、配線プロセスのコストの低減も可能である。
本実施形態の画像表示装置は、上述した他の実施形態の場合と同様の効果を奏し、さらに以下の効果を有する。
本実施形態の画像表示装置のサブピクセル４２０は、発光面１５１Ｓ側の電気的接続を透光性電極２５９ｋで行い、発光面１５１Ｓに対向する面の側の電気的接続を配線４３０ａ、プラグ４１６ａおよび接続部２１５ａを介して行う。そのため、発光面１５１Ｓ側の配線をすべて透光性電極とすることができ、発光素子１５０の発光効率を向上させることができると同時に、配線プロセスのコストの低減も可能である。
【0239】
発光面１５１Ｓ側の配線層をすべて透光性電極とし、電源線や接地線等の配線を内層である第３の配線層４３０とすることによって、電源線や接地線等の配線パターンの自由度が向上し、画像表示装置の設計効率を向上させることができる。
【0240】
変形例のサブピクセル４２０ａについても、発光面１５１Ｓ側の電気的接続は、透光性電極２５９ｋによりなされるので、発光素子１５０の発光効率を向上させ、配線プロセスコストを低減させることができる。また、プラグ４１６ａ，４１６ｋの接続先を変更することによって、駆動回路を適切な回路を任意に選択することができるようになる。
【0241】
（第５の実施形態）
本実施形態の画像表示装置では、ガラス基板に代えて可撓性のある基板上にトランジスタ等の回路素子が形成されている。他の点では、上述した他の実施形態の場合と同様であり、同一の構成要素には同一の符号を付して、詳細な説明を適宜省略する。
図２９は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図２９は、サブピクセル５２０－１，５２０－２をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
本実施形態の画像表示装置では、ガラス基板に代えて可撓性のある基板上にトランジスタ等の回路素子が形成されている。他の点では、上述した他の実施形態の場合と同様であり、同一の構成要素には同一の符号を付して、詳細な説明を適宜省略する。
図２９は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図２９は、サブピクセル５２０－１，５２０－２をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。
【0242】
図２９に示すように、本実施形態の画像表示装置は、サブピクセル５２０－１，５２０－２を備える。サブピクセル５２０－１，５２０－２は、共通の基板４０２を含む。基板４０２は、第１面４０２ａを含む。トランジスタ１０３－１，１０３－２等の回路素子は、第１面４０２ａ上に設けられている。サブピクセル５２０－１，５２０－２において、回路素子や配線層等を含む上部構造は、第１面４０２ａ上に形成されている。
【0243】
基板４０２は、可撓性を有する。基板４０２は、たとえば、ポリイミド樹脂等により形成されている。第１の層間絶縁膜１１２や第２の層間絶縁膜１５６、第１の配線層１１０、第２の配線層１５９等は、基板４０２の可撓性に応じて、ある程度のフレキシビリティを有する材料で形成されることが好ましい。なお、折り曲げ時に最も破壊されるリスクが高いのは、最も長い配線長を有する第１の配線層１１０である。そのため、必要に応じて表面や裏面に追加される複数の保護フィルム等をも含めた中立面が第１の配線層１１０の位置になるように、各種の膜厚および膜質、材質を調整することが望ましい。
【0244】
この例では、ＴＦＴ下層膜１０６から上の構造は、上述した第１の実施形態の場合と同じである。他の実施形態の構成も容易に適用することができる。
【0245】
本実施形態の画像表示装置の製造方法について説明する。
図３０Ａおよび図３０Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図３０Ａに示すように、本実施形態では、上述の他の実施形態の場合と異なる回路基板５１００が準備される。回路基板（第３基板）５１００は、２層の基板１０２，４０２を含む。基板１０２は、上述したとおり、たとえばガラス基板である。基板（第４基板）４０２は、基板１０２の第１面１０２ａ上に設けられている。たとえば、基板４０２は、基板１０２の第１面１０２ａ上に、ポリイミド材料を塗布、焼成することによって形成される。２層の基板１０２，４０２の間には、ＳｉＮｘ等の無機膜をさらに挟んでもよい。ＴＦＴ下層膜１０６や回路１０１および第１の層間絶縁膜１１２は、基板４０２の第１面４０２ａ上に設けられている。基板４０２の第１面４０２ａは、基板１０２が設けられた面に対向する面である。
図３０Ａおよび図３０Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図３０Ａに示すように、本実施形態では、上述の他の実施形態の場合と異なる回路基板５１００が準備される。回路基板（第３基板）５１００は、２層の基板１０２，４０２を含む。基板１０２は、上述したとおり、たとえばガラス基板である。基板（第４基板）４０２は、基板１０２の第１面１０２ａ上に設けられている。たとえば、基板４０２は、基板１０２の第１面１０２ａ上に、ポリイミド材料を塗布、焼成することによって形成される。２層の基板１０２，４０２の間には、ＳｉＮｘ等の無機膜をさらに挟んでもよい。ＴＦＴ下層膜１０６や回路１０１および第１の層間絶縁膜１１２は、基板４０２の第１面４０２ａ上に設けられている。基板４０２の第１面４０２ａは、基板１０２が設けられた面に対向する面である。
【0246】
【0247】
図３０Ｂに示すように、図示を省略したカラーフィルタ等を含む上部構造物が形成された構造体から、基板１０２が除去され、新たな回路基板５１００ａが形成される。基板１０２の除去には、たとえばレーザリフトオフ等が用いられる。基板１０２の除去は、上述の時点に限らず、他の適切な時点で行うことができる。たとえば、ウェハボンディング後や、カラーフィルタの形成前に基板１０２を除去するようにしてもよい。より早い時点で基板１０２を除去することによって、製造工程中での割れや欠け等の不具合を低減することができる。
【0248】
本実施形態の画像表示装置の効果について説明する。
基板４０２は、可撓性を有するので、画像表示装置として曲げ加工が可能になり、曲面への貼り付けや、ウェアラブル端末等への利用等を違和感なく実現することができる。
基板４０２は、可撓性を有するので、画像表示装置として曲げ加工が可能になり、曲面への貼り付けや、ウェアラブル端末等への利用等を違和感なく実現することができる。
【0249】
（第６の実施形態）
本実施形態では、発光層を含む単一の半導体層に、複数の発光素子に相当する複数の発光面を形成することによって、より発光効率の高い画像表示装置を実現する。以下の説明では、上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図３１は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図３１に示すように、画像表示装置は、サブピクセル群６２０を備える。サブピクセル群６２０は、複数のトランジスタ１０３－１，１０３－２と、第１の配線層（第１配線層）６１０と、第１の層間絶縁膜（第１絶縁膜）１１２と、プラグ６１６ａ１，６１６ａ２と、半導体層６５０と、第２の層間絶縁膜（第２絶縁膜）６５６と、第２の配線層（第２配線層）６６０と、を含む。
本実施形態では、発光層を含む単一の半導体層に、複数の発光素子に相当する複数の発光面を形成することによって、より発光効率の高い画像表示装置を実現する。以下の説明では、上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図３１は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図３１に示すように、画像表示装置は、サブピクセル群６２０を備える。サブピクセル群６２０は、複数のトランジスタ１０３－１，１０３－２と、第１の配線層（第１配線層）６１０と、第１の層間絶縁膜（第１絶縁膜）１１２と、プラグ６１６ａ１，６１６ａ２と、半導体層６５０と、第２の層間絶縁膜（第２絶縁膜）６５６と、第２の配線層（第２配線層）６６０と、を含む。
【0250】
本実施形態では、ｐチャネルのトランジスタ１０３－１，１０３－２をオンすることによって、プラグ６１６ａ１，６１６ａ２を介して半導体層６５０に正孔を注入し、第２の配線層６６０を介して半導体層６５０に電子を注入して、発光層６５２を発光させる。駆動回路は、たとえば図２に示す回路構成が適用される。上述の他の実施形態を用いて、半導体層のｎ形半導体層とｐ形半導体層を上下入れ替えて、ｎチャネルのトランジスタで半導体層を駆動する構成とすることもできる。その場合には、駆動回路は、図１５の回路構成が適用される。
【0251】
半導体層６５０は、２つの発光面６５１Ｓ１，６５１Ｓ２を含んでおり、サブピクセル群６２０は実質的に２つのサブピクセルを含む。本実施形態では、上述の他の実施形態の場合と同様に、実質的に２つのサブピクセルを含むサブピクセル群６２０が格子状に配列されることによって、表示領域が形成される。
【0252】
トランジスタ１０３－１，１０３－２は、ＴＦＴチャネル１０４－１，１０４－２にそれぞれ形成されている。この例では、ＴＦＴチャネル１０４－１，１０４－２は、ｐ形にドープされた領域を含んでおり、これらの領域の間にチャネル領域を含む。
【0253】
ＴＦＴチャネル１０４－１，１０４－２上には、絶縁層１０５が形成され、絶縁層１０５を介して、ゲート１０７－１，１０７－２がそれぞれ形成されている。ゲート１０７－１，１０７－２は、トランジスタ１０３－１，１０３－２のゲートである。この例では、トランジスタ１０３－１，１０３－２は、ｐチャネルのＴＦＴである。
【0254】
２つのトランジスタ１０３－１，１０３－２上には、絶縁膜１０８が覆っている。絶縁膜１０８上に第１の配線層６１０が形成されている。
【0255】
トランジスタ１０３－１のｐ形にドープされた領域と第１の配線層６１０との間には、ビア１１１ｓ１，１１１ｄ１が設けられている。トランジスタ１０３－２のｐ形にドープされた領域と第１の配線層６１０との間には、ビア１１１ｓ２，１１１ｄ２が設けられている。
【0256】
第１の配線層６１０は、配線６１０ｓ１，６１０ｓ２，６１０ｄ１，６１０ｄ２を含む。配線６１０ｓ１は、ビア１１１ｓ１を介して、トランジスタ１０３－１のソース電極に対応する領域に接続されている。配線６１０ｓ２は、ビア１１１ｓ２を介して、トランジスタ１０３－２のソース電極に対応する領域に接続されている。配線６１０ｄ１は、ビア１１１ｄ１を介して、トランジスタ１０３－１のドレイン電極に対応する領域に接続されている。配線６１０ｄ２は、ビア１１１ｄ２を介して、トランジスタ１０３－２のドレイン電極に対応する領域に接続されている。
【0257】
第１の層間絶縁膜１１２は、絶縁膜１０８、第１の配線層６１０および接続部６１５ａ１，６１５ａ２を覆っている。
【0258】
平坦化膜２１４は、第１の層間絶縁膜１１２上に形成されている。プラグ６１６ａ１，６１６ａ２は、平坦化膜２１４に埋め込まれており、平坦化膜２１４およびプラグ６１６ａ１，６１６ａ２は、ＸＹ平面視で同一の平面にある面をそれぞれ有している。この面は、第１の層間絶縁膜１１２側の面に対向する面である。つまり、プラグ６１６ａ１，６１６ａ２の間には、平坦化膜２１４が設けられている。
【0259】
接続部６１５ａ１は、プラグ６１６ａ１と配線６１０ｄ１との間に設けられている。接続部６１５ａ１は、プラグ６１６ａ１および配線６１０ｄ１を電気的に接続する。接続部６１５ａ２は、プラグ６１６ａ２と配線６１０ｄ２との間に設けられている。接続部６１５ａ２は、プラグ６１６ａ２および配線６１０ｄ２を電気的に接続する。
【0260】
半導体層６５０は、平坦化膜２１４およびプラグ６１６ａ１，６１６ａ２上に設けられている。
【0261】
半導体層６５０は、ｐ形半導体層６５３と、発光層６５２と、ｎ形半導体層６５１と、を含む。半導体層６５０は、プラグ６１６ａ１，６１６ａ２の側から発光面６５１Ｓ１，６５１Ｓ２の側に向かって、ｐ形半導体層６５３、発光層６５２およびｎ形半導体層６５１の順に積層されている。プラグ６１６ａ１，６１６ａ２は、ｐ形半導体層６５３と接続されている。
【0262】
第２の層間絶縁膜（第２絶縁膜）６５６は、平坦化膜２１４およびプラグ６１６ａ１，６１６ａ２を覆っている。第２の層間絶縁膜６５６は、半導体層６５０の一部を覆っている。好ましくは、第２の層間絶縁膜６５６は、半導体層６５０の発光面（露出面）６５１Ｓ１，６５１Ｓ２を除き、ｎ形半導体層６５１の面を覆っている。第２の層間絶縁膜６５６は、半導体層６５０の側面を覆っている。第２の層間絶縁膜６５６は、好ましくは白色樹脂である。白色樹脂として、上述した他の実施形態の場合の第２の層間絶縁膜１５６と同様の材料が用いられる。
【0263】
半導体層６５０のうち第２の層間絶縁膜６５６で覆われていない部分は、開口６５８－１，６５８－２が形成されている。開口６５８－１，６５８－２は、発光面６５１Ｓ１，６５１Ｓ２に対応する位置に形成されている。発光面６５１Ｓ１，６５１Ｓ２は、ｎ形半導体層６５１上の離隔した位置に形成される。発光面６５１Ｓ１は、ｎ形半導体層６５１上のトランジスタ１０３－１により近い位置に設けられている。発光面６５１Ｓ２は、ｎ形半導体層６５１上のトランジスタ１０３－２により近い位置に設けられている。
【0264】
開口６５８－１，６５８－２は、ＸＹ平面視で、たとえば正方形または長方形状である。方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面６５１Ｓ１，６５１Ｓ２もＸＹ平面視で、正方形や長方形、その他の多角形や円形等である。発光面６５１Ｓ１，６５１Ｓ２の形状は、開口６５８－１，６５８－２の形状と相似であってもよいし、異なる形状としてもよい。
【0265】
第２の配線層６６０は、第２の層間絶縁膜６５６上に設けられている。第２の配線層６６０は、配線６６０ｋを含む。配線６６０ｋは、開口６５８－１，６５８－２の間に設けられている。配線６６０ｋが設けられた第２の層間絶縁膜６５６上は、ｎ形半導体層６５１上に設けられている。配線６６０ｋは、図示しないが、接地線に接続されている。なお、図３１では、この第２の配線層６６０の符号を、配線６６０ｋの符号と併記して、第２の配線層６６０が配線６６０ｋを含むことを表している。後述する図３４においても同様である。
【0266】
透光性電極６５９ｋは、開口６５８－１，６５８－２から露出された発光面６５１Ｓ１，６５１Ｓ２上にわたってそれぞれ設けられている。透光性電極６５９ｋは、配線６６０ｋ上に設けられている。透光性電極６５９ｋは、発光面６５１Ｓ１と配線６６０ｋとの間に設けられるとともに、発光面６５１Ｓ２と配線６６０ｋとの間に設けられている。透光性電極６５９ｋは、発光面６５１Ｓ１，６５１Ｓ２および配線６６０ｋを電気的に接続している。透光性電極６５９ｋは、たとえばＩＴＯ膜等で形成されている。
【0267】
上述したように、開口６５８－１，６５８－２から露出されている発光面６５１Ｓ１，６５１Ｓ２には、透光性電極６５９ｋが接続されている。そのため、透光性電極６５９ｋから供給された電子は、それぞれ露出された発光面６５１Ｓ１，６５１Ｓ２からｎ形半導体層６５１に供給される。一方、ｐ形半導体層６５３には、プラグ６１６ａ１，６１６ａ２を介して、正孔がそれぞれ供給される。
【0268】
トランジスタ１０３－１，１０３－２は、隣接するサブピクセルの駆動トランジスタであり、順次駆動される。したがって、２つのトランジスタ１０３－１，１０３－２のいずれか一方から供給された正孔が発光層６５２に注入され、配線６６０ｋから供給された電子が発光層６５２に注入されて、発光層６５２は発光する。
【0269】
開口６５８－１および発光面６５１Ｓ１は、トランジスタ１０３－２の位置よりも、トランジスタ１０３－１に、より近い位置に設けられている。そのため、トランジスタ１０３－１がオンしたときには、配線６１０ｄ１、接続部６１５ａ１およびプラグ６１６ａ１を介して、正孔が注入されて発光面６５１Ｓ１が発光する。
【0270】
開口６５８－２および発光面６５１Ｓ２は、トランジスタ１０３－１の位置よりもトランジスタ１０３－２に、より近い位置に設けられている。そのため、トランジスタ１０３－２がオンしたときには、配線６１０ｄ２、接続部６１５ａ２およびプラグ６１６ａ２を介して、発光面６５１Ｓ２が発光する。
【0271】
プラグ６１６ａ１，６１６ａ２の外周は、半導体層６５０の外周に含まれている。つまり、プラグ６１６ａ１，６１６ａ２のＸＹ平面視での面積は、半導体層６５０のＸＹ平面視での面積よりも小さく設定されている。しかしながら、プラグ６１６ａ１，６１６ａ２は、以下のように、光反射プレートとしても機能する。
【0272】
プラグ６１６ａ１の外周は、ＸＹ平面視で、発光面６５１Ｓ１の外周を含むように設定されている。プラグ６１６ａ２の外周は、ＸＹ平面視で、発光面６５１Ｓ２の外周を含むように設定されている。
【0273】
本実施形態では、ｎ形半導体層６５１およびｐ形半導体層６５３の抵抗によって、ＸＹ平面に平行な方向に流れるドリフト電流は抑制される。そのため、発光面６５１Ｓ１，６５１Ｓ２から注入された電子や、プラグ６１６ａ１，６１６ａ２から注入された正孔は、いずれもほとんど直進する。発光面６５１Ｓ１，６５１Ｓ２よりも外側が発光源となることはほとんどない。したがって、プラグ６１６ａ１の外周が発光面６５１Ｓ１の外周を含み、プラグ６１６ａ２の外周が発光面６５１Ｓ２の外周を含むように設定されることによって、プラグ６１６ａ１，６１６ａ２は、光反射プレートとして機能する。つまり、半導体層６５０からの下方への散乱光は、プラグ６１６ａ１，６１６ａ２によって、発光面６５１Ｓ１，６５１Ｓ２の側に反射される。プラグ６１６ａ１，６１６ａ２は、遮光プレートとして機能する。半導体層６５０からの下方への散乱光は、プラグ６１６ａ１，６１６ａ２によって、トランジスタ１０３－１，１０３－２に到達すること抑制される。
【0274】
本実施形態の画像表示装置の製造方法について説明する。
図３２Ａ～図３３Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図３２Ａに示すように、半導体成長基板１１９４と、プラグ６１６ａ１，６１６ａ２が形成された回路基板６１００と、が準備される。半導体成長基板１１９４は、結晶成長用基板１００１、バッファ層１１４０および半導体層１１５０を含む。半導体成長基板１１９４は、結晶成長用基板１００１上に設けられたバッファ層１１４０を介して形成された半導体層１１５０を含む。半導体層１１５０は、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３を含む。ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３は、バッファ層１１４０の側からｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に積層されている。半導体層１１５０は、上述の他の実施形態の場合と同様に、ＭＯＣＶＤ等によるエピタキシャル成長によって形成されている。
図３２Ａ～図３３Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図３２Ａに示すように、半導体成長基板１１９４と、プラグ６１６ａ１，６１６ａ２が形成された回路基板６１００と、が準備される。半導体成長基板１１９４は、結晶成長用基板１００１、バッファ層１１４０および半導体層１１５０を含む。半導体成長基板１１９４は、結晶成長用基板１００１上に設けられたバッファ層１１４０を介して形成された半導体層１１５０を含む。半導体層１１５０は、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３を含む。ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３は、バッファ層１１４０の側からｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３の順に積層されている。半導体層１１５０は、上述の他の実施形態の場合と同様に、ＭＯＣＶＤ等によるエピタキシャル成長によって形成されている。
【0275】
ｐ形半導体層１１５３の露出面は、回路基板６１００上に形成されたプラグ６１６ａ１，６１６ａ２および平坦化膜２１４による平坦面に、ウェハボンディングによって接合される。
【0276】
回路基板６１００にプラグ６１６ａ１，６１６ａ２および接続部６１５ａ１，６１５ａ２を形成する手順については、第２の実施形態の図１６Ａ～図１８Ｂにおいて説明した工程を用いることができる。回路基板６１００は、回路の構成が第１の実施形態や第３の実施形態の場合と同じであり、ほとんどの部分ですでに説明した構造と同様である。以下では、第１の配線層６１０および第１の配線層６１０が含んでいる配線の符号を代えて、他の構成要素については、第１の実施形態および第３の実施形態の場合と同じであり、詳細な説明を適宜省略する。
【0277】
【0278】
【0279】
図３３Ｂに示すように、平坦化膜２１４、プラグ６１６ａ１，６１６ａ２および半導体層６５０を覆う第２の層間絶縁膜６５６が形成される。
【0280】
第２の層間絶縁膜６５６上に第２の配線層６６０が形成され、エッチングによって配線６６０ｋ等が形成される。
【0281】
発光面６５１Ｓ１に対応する位置の第２の層間絶縁膜６５６の一部を除去することによって、開口６５８－１が形成される。発光面６５１Ｓ２に対応する位置の第２の層間絶縁膜６５６の一部を除去することによって、開口６５８－２が形成される。
【0282】
第２の層間絶縁膜６５６から露出された発光面６５１Ｓ１，６５１Ｓ２は、それぞれ粗面化される。その後、透光性電極６５９ｋは、第２の層間絶縁膜６５６上に形成される。透光性電極６５９ｋは、発光面６５１Ｓ１を介してｎ形半導体層６５１および配線６６０ｋを電気的に接続する。透光性電極６５９ｋは、発光面６５１Ｓ２を介してｎ形半導体層６５１および配線６６０ｋを電気的に接続する。
【0283】
このようにして、２つの発光面６５１Ｓ１，６５１Ｓ２を共用する半導体層６５０を有するサブピクセル群６２０が形成される。
【0284】
本実施例では、１つの半導体層６５０に２つの発光面６５１Ｓ１，６５１Ｓ２を設けたが、発光面の数は２つに制限されることはなく、３つあるいはそれ以上の発光面を１つの半導体層６５０に設けることも可能である。一例として、１列あるいは２列分のサブピクセルを、単一の半導体層６５０で実現してもよい。これによって後述するように、発光面１つあたりの発光に寄与しない再結合電流を削減するとともに、より微細な発光素子を実現する効果を増大させることができる。
【0285】
（変形例）
図３４は、本実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。
本変形例では、発光層６５２上に２つのｎ形半導体層６６５１ａ１，６６５１ａ２を設けた点で上述の第６の実施形態の場合と異なっている。他の点では、第６の実施形態の場合と同じであり、同一の構成要素に同一の符号を付して詳細な説明を適宜省略する。
図３４は、本実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。
本変形例では、発光層６５２上に２つのｎ形半導体層６６５１ａ１，６６５１ａ２を設けた点で上述の第６の実施形態の場合と異なっている。他の点では、第６の実施形態の場合と同じであり、同一の構成要素に同一の符号を付して詳細な説明を適宜省略する。
【0286】
図３４に示すように、本変形例の画像表示装置は、サブピクセル群６２０ａを備える。サブピクセル群６２０ａは、半導体層６５０ａを含む。半導体層６５０ａは、ｐ形半導体層６５３と、発光層６５２と、ｎ形半導体層６６５１ａ１，６６５１ａ２と、を含む。ｐ形半導体層６５３、発光層６５２およびｎ形半導体層６６５１ａ１，６６５１ａ２は、第１の層間絶縁膜１１２の側から発光面６６５１Ｓ１，６６５１Ｓ２の側に向かってこの順に積層されている。
【0287】
ｎ形半導体層６６５１ａ１，６６５１ａ２は、発光層６５２上をＸ軸方向に沿って離隔して配置されている。ｎ形半導体層６６５１ａ１，６６５１ａ２の間には、第２の層間絶縁膜６５６が設けられ、ｎ形半導体層６６５１ａ１，６６５１ａ２は、第２の層間絶縁膜６５６によって分離されている。
【0288】
ｎ形半導体層６６５１ａ１，６６５１ａ２は、ＸＹ平面視で、ほぼ同一の形状を有しており、その形状は、ほぼ正方形または長方形状であり、他の多角形状や円形等であってもよい。
【0289】
ｎ形半導体層６６５１ａ１，６６５１ａ２は、発光面６６５１Ｓ１，６６５１Ｓ２をそれぞれ有する。発光面６６５１Ｓ１，６６５１Ｓ２は、開口６５８－１，６５８－２によってそれぞれ露出されたｎ形半導体層６６５１ａ１，６６５１ａ２の面である。
【0290】
発光面６６５１Ｓ１，６６５１Ｓ２のＸＹ平面視での形状は、第６の実施形態の場合の発光面の形状と同様に、ほぼ同一の形状を有し、ほぼ正方形等の形状を有する。発光面６６５１Ｓ１，６６５１Ｓ２の形状は、本実施形態のような方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面６６５１Ｓ１，６６５１Ｓ２の形状は、開口６５８－１，６５８－２の形状と相似であってもよいし、異なる形状としてもよい。
【0291】
発光面６６５１Ｓ１，６６５１Ｓ２上には、透光性電極６５９ｋがそれぞれ設けられている。透光性電極６５９ｋは、配線６６０ｋ上にも設けられている。透光性電極６５９ｋは、配線６６０ｋと発光面６６５１Ｓ１との間に設けられるとともに、配線６６０ｋと発光面６６５１Ｓ２との間に設けられている。透光性電極６５９ｋは、配線６６０ｋおよび発光面６６５１Ｓ１，６６５１Ｓ２を電気的に接続している。
【0292】
本変形例の製造方法について説明する。
図３５Ａおよび図３５Ｂは、本変形例の画像表示装置の製造方法を例示する模式的な断面図である。
本変形例では、半導体層１１５０に、プラグ６１６ａ１，６１６ａ２および接続部６１５ａ１，６１５ａ２が形成された回路基板６１００を接合するまでは、第６の実施形態の場合の図３２Ａおよび図３２Ｂにおいて説明した工程と同様の工程が適用される。以下では、図３２Ｂにおいて説明した工程以降の工程について説明する。
図３５Ａおよび図３５Ｂは、本変形例の画像表示装置の製造方法を例示する模式的な断面図である。
本変形例では、半導体層１１５０に、プラグ６１６ａ１，６１６ａ２および接続部６１５ａ１，６１５ａ２が形成された回路基板６１００を接合するまでは、第６の実施形態の場合の図３２Ａおよび図３２Ｂにおいて説明した工程と同様の工程が適用される。以下では、図３２Ｂにおいて説明した工程以降の工程について説明する。
【0293】
図３５Ａに示すように、本変形例では、図３２Ｂに示した半導体層１１５０をエッチングして、発光層６５２およびｐ形半導体層６５３を形成する。さらにエッチングして、２つのｎ形半導体層６６５１ａ１，６６５１ａ２を形成する。
【0294】
ｎ形半導体層６６５１ａ１，６６５１ａ２は、さらに深いエッチングによって形成されてもよい。たとえば、ｎ形半導体層６６５１ａ１，６６５１ａ２を形成するためのエッチングは、発光層６５２内やｐ形半導体層６５３内に到達する深さまで行ってもよい。このように、ｎ形半導体層を深くエッチングする場合には、ｎ形半導体層１１５１のエッチング位置は、後述するｎ形の半導体層の発光面６６５１Ｓ１，６６５１Ｓ２の外周から１μｍ以上離すことが望ましい。エッチング位置を発光面６６５１Ｓ１，６６５１Ｓ２の外周から離すことによって、再結合電流を抑制することができる。
【0295】
図３５Ｂに示すように、平坦化膜２１４、プラグ６１６ａ１，６１６ａ２および半導体層６５０ａを覆う層間絶縁膜が形成される。第２の層間絶縁膜６５６上には、第２の配線層６６０が形成され、エッチングによって配線６６０ｋ等が形成される。
【0296】
発光面６６５１Ｓ１，６６５１Ｓ２に対応する位置の第２の層間絶縁膜６５６の一部を除去することによって、開口６５８－１，６５８－２がそれぞれ形成される。開口６５８－１，６５８－２によって露出されたｐ形の半導体層の発光面６６５１Ｓ１，６６５１Ｓ２は、それぞれ粗面化される。その後、透光性電極６５９ｋが形成される。
【0297】
このようにして、２つの発光面６６５１Ｓ１，６６５１Ｓ２を有するサブピクセル群６２０ａが形成される。
【0298】
本変形例の場合も、第６の実施形態の場合と同様に、発光面の数は２つに限定されることはなく、３つあるいはそれ以上の発光面を１つの半導体層６５０ａに設けてもよい。
【0299】
本実施形態の画像表示装置の効果について説明する。
図３６は、画素ＬＥＤ素子の特性を例示するグラフである。
図３６の縦軸は、発光効率［％］を表している。横軸は、画素ＬＥＤ素子に流す電流の電流密度を相対値によって表している。
図３６に示すように、電流密度の相対値が１．０より小さい領域では、画素ＬＥＤ素子の発光効率は、ほぼ一定か、単調に増加する。電流密度の相対値が１．０よりも大きい領域では、発光効率は単調に減少する。つまり、画素ＬＥＤ素子には、発光効率が最大になるような適切な電流密度が存在する。
図３６は、画素ＬＥＤ素子の特性を例示するグラフである。
図３６の縦軸は、発光効率［％］を表している。横軸は、画素ＬＥＤ素子に流す電流の電流密度を相対値によって表している。
図３６に示すように、電流密度の相対値が１．０より小さい領域では、画素ＬＥＤ素子の発光効率は、ほぼ一定か、単調に増加する。電流密度の相対値が１．０よりも大きい領域では、発光効率は単調に減少する。つまり、画素ＬＥＤ素子には、発光効率が最大になるような適切な電流密度が存在する。
【0300】
発光素子から十分な輝度が得られる程度に電流密度を抑制することによって、高効率な画像表示装置を実現することが期待される。しかしながら、低電流密度では、電流密度の低下とともに、発光効率が低下する傾向にあることが、図３６によって示されている。
【0301】
第１の実施形態から第５の実施形態において説明したように、発光素子は、発光層を含む半導体層１１５０の全層をエッチング等で個別に分離することによって形成される。このとき、発光層とｎ形の半導体層との接合面が端部に露出する。同様に、発光層とｐ形半導体層との接合面が端部に露出する。
【0302】
このような端部が存在する場合には、端部において電子および正孔が再結合する。一方で、このような再結合は、発光に寄与しない。端部での再結合は、発光素子に流す電流とはほとんど関係なく発生する。再結合は、端部の発光に寄与する接合面の長さに応じて発生するものと考えられる。
【0303】
同一寸法の立方体形状の発光素子を２個発光させる場合には、端部は、発光素子ごとに四方に形成されるため、合計８つの端部において再結合が発生し得る。
【0304】
これに対して、本実施形態では、２つの発光面を有する半導体層６５０，６５０ａでは、端部は４つである。開口６５８－１，６５８－２の間の領域は、電子や正孔の注入が少なく、発光にほとんど寄与しないので、発光に寄与する端部は、６個になると考えることができる。このように、本実施形態では、半導体層の端部の数が実質的に低減されることによって、発光に寄与しない再結合を低減し、再結合電流の減少が、駆動電流を引き下げることを可能にする。
【0305】
高精細化等のために、サブピクセル間の距離を短縮するような場合や電流密度が比較的高い場合等には、第６の実施形態のサブピクセル群６２０では、発光面６５１Ｓ１，６５１Ｓ２の距離が短くなる。この場合に、ｐ形半導体層６５３が共有されていると、隣接する発光面の側に注入された電子の一部が分流して、駆動されていない側の発光面が微発光するおそれがある。変形例では、ｐ形半導体層を発光面ごとに分離しているので、駆動されていない側の発光面に微発光を生じることを低減させることができる。
【0306】
本実施形態では、発光層を含む半導体層は、第１の層間絶縁膜１１２の側から、ｎ形半導体層、発光層およびｐ形半導体層の順に積層するものであり、ｐ形半導体層の露出面を粗面化して発光効率を向上させる観点からは好ましい。上述した他の実施形態の場合と同様に、ｐ形半導体層とｎ形半導体層の積層順を代えて、ｐ形半導体層、発光層およびｎ形半導体層の順に積層するようにしてもよい。
【0307】
上述した各実施形態の画像表示装置のサブピクセルおよびサブピクセル群において、それぞれ具体例を説明した。具体例のそれぞれは、一例であり、これらの実施形態の構成や工程の手順を適宜組み合わせることにより、他の構成例とすることができる。たとえば、第１の実施形態において、ｎ形半導体層を発光面とすることに代えて、ｐ形半導体層としたり、第２の実施形態において、ｐ形半導体層を発光面にすることに代えて、ｎ形半導体層を発光面にしたりすることができる。
【0308】
（第７の実施形態）
上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。
上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。
【0309】
図３７は、本実施形態に係る画像表示装置を例示するブロック図である。
図３７には、コンピュータ用ディスプレイの構成の主要な部分が示されている。
図３７に示すように、画像表示装置７０１は、画像表示モジュール７０２を備える。画像表示モジュール７０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置である。画像表示モジュール７０２は、サブピクセル２０－１，２０－２を含む複数のサブピクセルが配列された表示領域２、行選択回路５および信号電圧出力回路７を含む。
図３７には、コンピュータ用ディスプレイの構成の主要な部分が示されている。
図３７に示すように、画像表示装置７０１は、画像表示モジュール７０２を備える。画像表示モジュール７０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置である。画像表示モジュール７０２は、サブピクセル２０－１，２０－２を含む複数のサブピクセルが配列された表示領域２、行選択回路５および信号電圧出力回路７を含む。
【0310】
画像表示装置７０１は、コントローラ７７０をさらに備えている。コントローラ７７０は、図示しないインタフェース回路によって分離、生成される制御信号を入力して、行選択回路５および信号電圧出力回路７に対して、各サブピクセルの駆動および駆動順序を制御する。
【0311】
（変形例）
上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。
上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。
【0312】
図３８は、本実施形態の変形例に係る画像表示装置を例示するブロック図である。
図３８には、高精細薄型テレビの構成が示されている。
図３８に示すように、画像表示装置８０１は、画像表示モジュール８０２を備える。画像表示モジュール８０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置１である。画像表示装置８０１は、コントローラ８７０およびフレームメモリ８８０を備える。コントローラ８７０は、バス８４０によって供給される制御信号にもとづいて、表示領域２の各サブピクセルの駆動順序を制御する。フレームメモリ８８０は、１フレーム分の表示データを格納し、円滑な動画再生等の処理のために用いられる。
図３８には、高精細薄型テレビの構成が示されている。
図３８に示すように、画像表示装置８０１は、画像表示モジュール８０２を備える。画像表示モジュール８０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置１である。画像表示装置８０１は、コントローラ８７０およびフレームメモリ８８０を備える。コントローラ８７０は、バス８４０によって供給される制御信号にもとづいて、表示領域２の各サブピクセルの駆動順序を制御する。フレームメモリ８８０は、１フレーム分の表示データを格納し、円滑な動画再生等の処理のために用いられる。
【0313】
画像表示装置８０１は、Ｉ／Ｏ回路８１０を有する。Ｉ／Ｏ回路８１０は、外部の端末や装置等と接続するためのインタフェース回路等を提供する。Ｉ／Ｏ回路８１０には、たとえば外付けのハードディスク装置等を接続するＵＳＢインタフェースや、オーディオインタフェース等が含まれる。
【0314】
画像表示装置８０１は、受信部８２０および信号処理部８３０を有する。受信部８２０には、アンテナ８２２が接続され、アンテナ８２２によって受信された電波から必要な信号を分離、生成する。信号処理部８３０は、ＤＳＰ（Digital Signal Processor）やＣＰＵ（Central Processing Unit）等を含んでおり、受信部８２０によって分離、生成された信号は、信号処理部８３０によって、画像データや音声データ等に分離、生成される。
【0315】
受信部８２０および信号処理部８３０を、携帯電話の送受信用やＷｉＦｉ用、ＧＰＳ受信器等の高周波通信モジュールとすることによって、他の画像表示装置とすることもできる。たとえば、適切な画面サイズおよび解像度の画像表示モジュールを備えた画像表示装置は、スマートフォンやカーナビゲーションシステム等の携帯情報端末とすることができる。
【0316】
本実施形態の場合の画像表示モジュールは、第１の実施形態の場合の画像表示装置の構成に限らず、その変形例や他の実施形態の場合としてもよい。
【0317】
図３９は、第１～第６の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。
図３９に示すように、回路基板１００上に、多数のサブピクセルを有する発光回路部１７２が設けられている。発光回路部１７２上には、カラーフィルタ１８０が設けられている。なお、第７の実施形態においては、回路基板１００、発光回路部１７２およびカラーフィルタ１８０を含む構造物は、画像表示モジュール７０２，８０２とされ、画像表示装置７０１，８０１に組み込まれている。
図３９に示すように、回路基板１００上に、多数のサブピクセルを有する発光回路部１７２が設けられている。発光回路部１７２上には、カラーフィルタ１８０が設けられている。なお、第７の実施形態においては、回路基板１００、発光回路部１７２およびカラーフィルタ１８０を含む構造物は、画像表示モジュール７０２，８０２とされ、画像表示装置７０１，８０１に組み込まれている。
【0318】
以上説明した実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置を実現することができる。
【0319】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【0320】
１，２０１，７０１，８０１ 画像表示装置、２ 表示領域、３ 電源線、４ 接地線、５，２０５ 行選択回路、６，２０６ 走査線、７，２０７ 信号電圧出力回路、８，２０８ 信号線、１０ ピクセル、２０－１，２０－２，２０ａ，２０ｂ，２２０，２２０ａ，３２０，４２０，４２０ａ，５２０－１，５２０－２，６２０，６２０ａ サブピクセル、２２，２２２ 発光素子、２４，２２４ 選択トランジスタ、２６，２２６ 駆動トランジスタ、２８，２２８ キャパシタ、１００，１１００，５１００，５１００ａ，６１００ 回路基板、１０１ 回路、１０３－１，１０３－２，２０３ トランジスタ、１０４－１，１０４－２，２０４ ＴＦＴチャネル、１０５ 絶縁層、１０７，１０７－１，１０７－２ ゲート、１０８ 絶縁膜、１１０，６１０ 第１の配線層、１１２ 第１の層間絶縁膜、１５０，２５０ 発光素子、１１６ａ１，１１６ａ２，２１６ａ，２１６ｋ，４１６ａ，４１６ｋ プラグ、１５６，２５６，６５６ 第２の層間絶縁膜、１５９，１６０，６６０ 第２の配線層、１５９ａ，１５９ｋ，２５９ｋ，６５９ｋ 透光性電極、１８０ カラーフィルタ、１００１ 結晶成長用基板、１１３０，１１６０，１１６０ａ メタル層、１１４０ バッファ層、１１５０ 半導体層、１１７０ 導電層、１１９０ 支持基板、１１９２ 構造体、１１９４，１１９４－１，１１９４－２，１１９４－３，１１９４ａ－１，１１９４ａ－２，１２９４ 半導体成長基板
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図11D】
【図12】
【図13】
【図14A】
【図14B】
【図15】
【図16A】
【図16B】
【図17A】
【図17B】
【図18A】
【図18B】
【図19A】
【図19B】
【図20A】
【図20B】
【図20C】
【図21A】
【図21B】
【図22A】
【図22B】
【図23】
【図24A】
【図24B】
【図25A】
【図25B】
【図25C】
【図26】
【図27】
【図28A】
【図28B】
【図29】
【図30A】
【図30B】
【図31】
【図32A】
【図32B】
【図33A】
【図33B】
【図34】
【図35A】
【図35B】
【図36】
【図37】
【図38】
【図39】