特許 7586200 リソース制御装置、リソース制御システム、および、リソース制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-11

(45)【発行日】2024-11-19

(54)【発明の名称】リソース制御装置、リソース制御システム、および、リソース制御方法

(51)【国際特許分類】

   G06F 9/48 20060101AFI20241112BHJP

【ＦＩ】

G06F9/48 300C

【請求項の数】 7

(21)【出願番号】P 2022581083

(86)(22)【出願日】2021-02-10

(86)【国際出願番号】 JP2021004998

(87)【国際公開番号】W WO2022172365

(87)【国際公開日】2022-08-18

【審査請求日】2023-06-12

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】110001807

【氏名又は名称】弁理士法人磯野国際特許商標事務所

(72)【発明者】

【氏名】中村 哲朗

(72)【発明者】

【氏名】白神 彰則

【審査官】三坂 敏夫

(56)【参考文献】

【文献】特開２０００－１５５６９３（ＪＰ，Ａ）

【文献】特開２０１９－０８２８１９（ＪＰ，Ａ）

【文献】特開２０１５－１３０１３５（ＪＰ，Ａ）

【文献】特開２００７－００４３４０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ９／４８

(57)【特許請求の範囲】

【請求項1】

プログラムがタスクを実行するＦＰＧＡのＩＰコアに係るリソースを設定するコントローラ部と、
前記プログラム毎に、それぞれ複数の優先度を持つキューのセットであるユーザキューを作成し、前記ユーザキューにタスクを格納する共通部と、
前記ユーザキュー内および前記ユーザキュー間にて多段スケジューリングにより前記ＩＰコアの何れかに実行させるタスクを選択するスケジューラ部と、
を備え、
前記コントローラ部は、
前記プログラムによって指定された数のＩＰコアを確保すると共に、ＩＰコアの排他的使用の指定を受け付けると、各プログラムに対してＩＰコアを固定的に割り当てたマップを作成して管理する使用ＩＰコア制御部を備え、
前記使用ＩＰコア制御部は、
前記プログラムによって新たに指定されたＩＰコアの数の総和がＦＰＧＡのＩＰコアの数を超えたならば、この指定を受け付けない、
ことを特徴とするリソース制御装置。

【請求項2】

前記スケジューラ部は、
タスクの取り出し元となるユーザキューを選択するユーザキュー間スケジューラ部と、
前記ユーザキュー間スケジューラ部が選択した前記ユーザキュー内で、タスクが登録されているキューのうち最も優先度の高いキューからタスクを取り出すユーザキュー内スケジューラ部と、
を備えることを特徴とする請求項１に記載のリソース制御装置。

【請求項3】

前記スケジューラ部は、
各タスクに対して、指定されていないＩＰコアを使用しないように制御するＩＰコアマスク設定部を更に備える、
ことを特徴とする請求項１に記載のリソース制御装置。

【請求項4】

前記共通部は、
新たにプログラムが起動する毎に、当該プログラム用のユーザキューを作成するユーザキュー作成部を備える、
ことを特徴とする請求項１に記載のリソース制御装置。

【請求項5】

前記共通部は、
前記プログラムからタスクを受け付けると、識別子に基づいて当該プログラムに係るユーザキューを選択し、タスク優先度を元に前記ユーザキューに前記タスクを登録する、
ことを特徴とする請求項１に記載のリソース制御装置。

【請求項6】

プログラムがタスクを実行するＦＰＧＡのＩＰコアに係るリソースを設定するコントローラ部と、
前記プログラム毎に、それぞれ複数の優先度を持つキューのセットであるユーザキューを作成し、前記ユーザキューにタスクを格納する共通部と、
前記ユーザキュー内および前記ユーザキュー間にて多段スケジューリングにより前記ＩＰコアの何れかに実行させるタスクを選択するスケジューラ部と、
を備え、
前記コントローラ部は、
前記プログラムによって指定された数のＩＰコアを確保すると共に、ＩＰコアの排他的使用の指定を受け付けると、各プログラムに対してＩＰコアを固定的に割り当てたマップを作成して管理する使用ＩＰコア制御部を備え、
前記使用ＩＰコア制御部は、
前記プログラムによって新たに指定されたＩＰコアの数の総和がＦＰＧＡのＩＰコアの数を超えたならば、この指定を受け付けない、
ことを特徴とするリソース制御システム。

【請求項7】

プログラムがタスクを実行するＦＰＧＡのＩＰコアに係るリソースをコントローラ部が設定するステップと、
共通部が、前記プログラム毎に、それぞれ複数の優先度を持つキューのセットであるユーザキューを作成し、前記ユーザキューにタスクを格納するステップと、
スケジューラ部が、前記ユーザキュー内および前記ユーザキュー間にて多段スケジューリングにより前記ＩＰコアの何れかに実行させるタスクを選択するステップと、
前記コントローラ部の使用ＩＰコア制御部が、前記プログラムによって指定された数のＩＰコアを確保すると共に、ＩＰコアの排他的使用の指定を受け付けると、各プログラムに対してＩＰコアを固定的に割り当てたマップを作成して管理するステップと、
前記使用ＩＰコア制御部が、前記プログラムによって新たに指定されたＩＰコアの数の総和がＦＰＧＡのＩＰコアの数を超えたならば、この指定を受け付けないステップと、
を備えることを特徴とするリソース制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＦＰＧＡのリソース制御装置、リソース制御システム、および、リソース制御方法に関する。

【背景技術】

【0002】

近年、推論用畳み込みニューラルネットワークがＩＰコア（Intellectual Property Core）単位で複数搭載されたＦＰＧＡ（Field-Programmable Gate Array）が使われるようになっている（非特許文献１，２参照）。このようなＦＰＧＡは、複数のユースケース（例えば：ポーズ同定・人物検出・物体検出など）で使用可能である。エンドユーザはそれらＩＰコア機能を書き換えることなく、同程度の実行時間オーダを持つタスク毎にＦＰＧＡを利用することが可能である。ＦＰＧＡで実施される共通処理は各エンドユーザのホストＣＰＵプログラムがＦＰＧＡに処理を渡すことで開始され、ＦＰＧＡでの各処理は非プリエンプティブなタスクとして実行された後、ＣＰＵ（Central Processing Unit）に実行結果が返却される。ＦＰＧＡの共通機能で実現できない各エンドユーザ固有の処理は、ＣＰＵプログラム内で実施される。

【先行技術文献】

【非特許文献】

【0003】

【文献】Xilinx Vitis-AI,[令和３年２月１日検索日],インターネット<URL:https://github.com/Xilinx/Vitis-AI>

【文献】M. Bacis, R. Brondolin and M. D. Santambrogio, "BlastFunction: an FPGA-as-a-Service system for Accelerated Serverless Computing," 2020 Design, Automation & Test in Europe Conference & Exhibition (DATE), Grenoble, France, 2020, pp. 852-857, doi: 10.23919/DATE48585.2020.9116333.

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＦＰＧＡをクラウドサーバに搭載して、サービスを提供するときには、抽象性と柔軟性と制御性と公平性の要件を満たすことが望ましい。
抽象性とは、ＩＰコアマスクなどのクラウド内部の情報がユーザに露呈しないことをいう。柔軟性とは、ＦＰＧＡの中のＩＰコア数などのように必要なリソース量について、プログラムの外部から動的に変更できることをいう。制御性とは、各ユーザがそのユーザのもつ他のタスクに対してあるタスクの優先度を相対的に設定できることをいう。公平性とは、ユーザの要求するＦＰＧＡリソース量と実際に得られる実行時間に差がないことをいう。
単に各ユーザのプログラムをマルチプロセスとして複数動作させた場合、抽象性と柔軟性と制御性と公平性の要件を同時に満たせないという問題がある。
そこで、本発明は、マルチユーザ間でＦＰＧＡの機能を好適に共用し、ＦＰＧＡのリソース効率を高めることを課題とする。

【課題を解決するための手段】

【0005】

前記した課題を解決するため、本発明のリソース制御装置は、プログラムがタスクを実行するＦＰＧＡのＩＰコアに係るリソースを設定するコントローラ部と、前記プログラム毎に、それぞれ複数の優先度を持つキューのセットであるユーザキューを作成し、前記ユーザキューにタスクを格納する共通部と、前記ユーザキュー内および前記ユーザキュー間にて多段スケジューリングにより前記ＩＰコアの何れかに実行させるタスクを選択するスケジューラ部と、を備え、前記コントローラ部は、前記プログラムによって指定された数のＩＰコアを確保すると共に、ＩＰコアの排他的使用の指定を受け付けると、各プログラムに対してＩＰコアを固定的に割り当てたマップを作成して管理する使用ＩＰコア制御部を備え、前記使用ＩＰコア制御部は、前記プログラムによって新たに指定されたＩＰコアの数の総和がＦＰＧＡのＩＰコアの数を超えたならば、この指定を受け付けないことを特徴とする。
その他の手段については、発明を実施するための形態のなかで説明する。

【発明の効果】

【0006】

本発明によれば、マルチユーザ間でＦＰＧＡの機能を好適に共用し、ＦＰＧＡのリソース効率を高めることが可能となる。

【図面の簡単な説明】

【0007】

【図1】本実施形態におけるアクセラレータデバイス共有のためのリソース制御装置の構成図である。

【図2】リソース制御装置における動作の一例を示す図である。

【図3】リソース制御装置によるＩＰコアの排他的使用動作の一例を示す図である。

【図4】ホストマシンのユーザ空間に配備されたリソース制御装置の一例を示す図である。

【図5】ホストマシンのＯＳカーネルに配備されたリソース制御装置の一例を示す図である。

【図6】コントローラ部を他のホストマシンのユーザ空間に配備したリソース制御システムの一例を示す図である。

【図7】比較例のリソース制御装置の構成図である。

【発明を実施するための形態】

【0008】

以降、比較例と本発明を実施するための形態とを、各図を参照して詳細に説明する。
《比較例》
図７は、比較例のリソース制御装置１Ｇの構成図である。
リソース制御装置１Ｇは、ハードウエアとして実装されたＦＰＧＡ８を含み、不図示のＣＰＵがソフトウエアプログラムを実行することによって、キューセット５Ｇおよびスケジューラ部７Ｇが具現化されている。このリソース制御装置１Ｇは、例えばデータセンタに設置されて、各ユーザに対してインターネット経由でサービスを提供するクラウドサーバである。

【0009】

ＦＰＧＡ８は、複数のＩＰコア８１～８３を含んで構成されており、同時に複数のタスクを非プリエンプティブに実行する。図７では、ＩＰコア８１のことを「ＩＰコア＃０」と記載し、ＩＰコア８２のことを「ＩＰコア＃１」と記載し、ＩＰコア８３のことを「ＩＰコア＃２」と記載している。

【0010】

キューセット５Ｇは、複数のキュー５０，５１～５Ｆを備えている。キュー５０の優先度は、他の何れのキューの優先度よりも低いため、図７では「キュー＃０」と記載している。キュー５１の優先度は、キュー５０の優先度よりも高いが、その他の何れのキューの優先度よりも低いため、図７では「キュー＃１」と記載している。キュー５Ｆの優先度は、他の何れのキューの優先度よりも高いため、図７では「キュー＃１５」と記載している。

【0011】

スケジューラ部７Ｇは、固定優先度スケジューラ部７４を備えており、キュー５０，５１～５Ｆに格納されたタスク６ａ～６ｄを、各キューの優先度順にスケジューリングしてＦＰＧＡ８に実行させる。

【0012】

リソース制御装置１Ｇは、複数のユーザプログラム３ａ，３ｂからタスク６ａ～６ｄなどを受け付けて、ＦＰＧＡ８に実行させる。そのため、ユーザプログラム３ａ，３ｂは、ＩＰコアマスク設定部３１と、タスク優先度設定部３２とを備えている。タスク６ａは、人物を特定するタスクである。タスク６ｂ，６ｃは、ポーズを同定するタスクである。これらタスク６ａ～６ｃは、ユーザプログラム３ａの指示を受けてＦＰＧＡ８が実行する。タスク６ｄは、物体を認識するタスクである。タスク６ｄは、ユーザプログラム３ｂの指示を受けてＦＰＧＡ８が実行する。

【0013】

ＩＰコアマスク設定部３１は、ＦＰＧＡ８のＩＰコア８１～８３のうち、何れにタスクを実行させるか、または何れにタスクを実行させないかを設定するものである。つまり、使用したいＩＰコアについて、コアマスクがユーザプログラム３ａ，３ｂなどから直接指定できてしまう。そのため、クラウドサーバの内部情報がユーザに露呈してしまい、抽象性に欠けるという欠点がある。

【0014】

タスク優先度設定部３２は、タスクの優先度を設定するものである。タスク優先度設定部３２は、キューセット５Ｇのキュー５０，５１～５Ｆのうち、何れにタスクを格納するかを決定する。タスク優先度設定部３２により、各ユーザは、このユーザの他のタスクに対して、或るタスクの優先度を相対的に設定できる。具体的にいうと、人物を特定するタスク６ａよりもポーズを同定するタスク６ｂ，６ｃを先に実行させることができる。
しかし、使用したいＦＰＧＡ８のリソース量がユーザプログラム３ａ，３ｂの内部で決定されてしまうため、ユーザプログラム３ａ，３ｂの外部から動的に変更することができず、柔軟性がないという欠点がある。

【0015】

固定優先度スケジューラ部７４は、単に優先度の高いキューに格納されているタスクから順に取り出してＩＰコアに割り当てる。よってユーザは、タスクに対して使用したいリソース量を指定できない。そして、ユーザプログラムが要求するＦＰＧＡ８のリソース量と、実際に得られる実行時間の期待値に差が発生し、公平性に欠けるおそれがある。

【0016】

つまり、単にユーザプログラムをマルチプロセスとして複数動作させた場合、抽象性と柔軟性と制御性と公平性の要件を同時に満たせないおそれがある。

【0017】

《本実施形態》
図１は、本実施形態におけるアクセラレータデバイス共有のためのリソース制御装置１の構成図である。
リソース制御装置１は、ハードウエアとして実装されたＦＰＧＡ８を含み、不図示のＣＰＵがソフトウエアプログラムを実行することによって、コントローラ部２、共通部４、ユーザキュー５ａ，５ｂおよびスケジューラ部７が具現化されている。このリソース制御装置１は、例えばデータセンタに設置されて、各ユーザに対してインターネット経由でサービスを提供するクラウドサーバである。

【0018】

コントローラ部２は、コマンド受付部２１と、ユーザキュー管理部２２と、使用ＩＰコア制御部２３とを含んでいる。コントローラ部２は、ＩＰコア設定に関する機能を有しており、プログラムがタスクを実行するＦＰＧＡ８のＩＰコア８１～８３に係るリソースを設定する。コントローラ部２がＩＰコアの空き状態を見て内部でＩＰコアマスクを指定し、スケジューラ部７に設定する。そのため、クラウドサーバ内部の情報がユーザプログラム３ａ，３ｂなどに露呈しなくなる。また、コントローラ部２がコマンド受付部２１を備えることにより、リソースが動的に制御できるので、柔軟性を持たせることができる。

【0019】

コマンド受付部２１は、ユーザからのリソース制御命令についてプログラム外から動的に受け付ける。リソース制御命令は、使用ＩＰコア数やＩＰコアを排他的に使用するか否かなどが記載された命令である。コマンド受付部２１は、リソース制御命令が受け付けられなかった場合、ユーザにその旨を報知する。

【0020】

ユーザキュー管理部２２は、ユーザプログラム３ａ，３ｂなどが立ち上がるごとに、このプログラム用のユーザキューの作成を、共通部４のユーザキュー作成部４１に通達する。

【0021】

使用ＩＰコア制御部２３は、物理ホスト内のＦＰＧＡ８のＩＰコア８１～８３の占有／空き状態を管理し、コマンド受付部２１から指定された数のＩＰコアを確保し、必要に応じてユーザ毎に排他的となるように固定的に割り当てたマップを作成して管理する。また、使用ＩＰコア制御部２３は、タスクにＩＰコア８１～８３のうち何れかを割り当てた割り当て情報を更新する度に、スケジューラ部７に割り当て情報を通達する。使用ＩＰコア制御部２３は、ユーザプログラムが実行しようとするタスクに対して空きＩＰコアの数が足りない場合、この指定が受け付けられない旨をコマンド受付部２１に通達する。そしてコマンド受付部２１は、ユーザからのリソース制御命令が受け付けられなかった旨を、このユーザに報知する。

【0022】

共通部４は、ユーザキュー作成部４１と、ユーザキュー振分部４２とを含んでいる。共通部４は、プログラム毎に、それぞれ複数の優先度を持つキューのセットであるユーザキューを作成し、このユーザキューにタスクを格納する。
ユーザキュー作成部４１は、コントローラ部２から使用可能なユーザキューに関する情報を受け取り、新たにプログラムがデプロイされて起動する毎に、このプログラム用のユーザキューを作成する。

【0023】

ユーザキュー振分部４２は、プログラムからタスクを受け付けると、このプログラムに付与されたユーザ識別子に対応するユーザキューを選択し、ユーザプログラム３ａ，３ｂ内のタスクの優先度を元に、該当する優先度のキューにタスクを格納する。なお、ユーザプログラム３ａ，３ｂは、タスク優先度設定部３２を備え、各タスクに優先度を設定する。

【0024】

ユーザプログラム３ａのタスク優先度設定部３２は、タスク６ａ，６ｂに優先度＃０を設定して共通部４に引き渡し、タスク６ｃに優先度＃１を設定して共通部４に引き渡す。
ユーザプログラム３ｂのタスク優先度設定部３２は、タスク６ｄに優先度＃１を設定して共通部４に引き渡す。タスク６ａ，６ｂがユーザキュー５ａのキュー５０に格納され、タスク６ｃがユーザキュー５ａのキュー５１に格納されている。タスク６ｄがユーザキュー５ｂのキュー５１に格納されている。

【0025】

スケジューラ部７は、ユーザキュー間スケジューラ部７１と、ユーザキュー内スケジューラ部７２と、ＩＰコアマスク設定部７３とを含んでいる。スケジューラ部７は、ユーザキュー内およびユーザキュー間にて多段スケジューリングによりＩＰコア８１～８３の何れかに実行させるタスクを選択する。
ユーザキュー間スケジューラ部７１は、ラウンドロビン等の公平なアルゴリズムによって、タスクの取り出し元とのなるユーザキュー５ａ，５ｂを選択する。これらユーザキュー５ａ，５ｂは、複数の優先度を持つキュー５０，５１のセットである。なお、ユーザキュー５ａ，５ｂは、１６段階の優先度を持つキューセットであるが、そのうち２つのキューのみを図示している。

【0026】

ユーザキュー内スケジューラ部７２は、ユーザキュー間スケジューラ部７１が選択したユーザキュー内で、最も優先度の高いキューからタスクを取り出す等、優先度を考慮したアルゴリズムによって、実行するタスクを選択する。ユーザキュー内スケジューラ部７２は、ユーザキュー５ａ，５ｂの中で、ユーザキュー間スケジューラ部７１とは独立にユーザのタスクのスケジューリングを行うことで、各タスクの優先制御が可能となる。つまり、ユーザキュー内スケジューラ部７２とユーザキュー間スケジューラ部７１は、リソース制御装置１の制御性を実現している。

【0027】

ＩＰコアマスク設定部７３は、コントローラ部２からの情報を受け取り、各タスクにＩＰコアマスクを設定し、指定されていないＩＰコアを使用しないように制御する。ここでＩＰコアマスクとは、タスクに対するＩＰコアの指定のことをいう。

【0028】

共通部４は、各優先度のキューを内包する独立したユーザキュー５ａ，５ｂを複数用意する。さらにスケジューラ部７は、どのユーザキュー５ａ，５ｂを選択するか決定するユーザキュー間スケジューラ部７１を含んでいる。共通部４は、ユーザキュー内スケジューラ部７２の優先制御アルゴリズムとユーザキュー間スケジューラ部７１のアルゴリズムを併せて多段でスケジュールすることで、ＦＰＧＡ８のリソース割り当ての公平性を担保する。

【0029】

図２は、リソース制御装置１における動作の一例を示す図である。
図２のコントローラ部２には、リソース制御命令２０ａ～２０ｃが順番に通知される。
最初、コントローラ部２に、リソース制御命令２０ａが通知される。リソース制御命令２０ａは、ユーザプログラムＡ（ユーザプログラム３ａ）に係るデプロイ要求である旨と、使用するＩＰコア数が２個であることが記載されている。ユーザプログラム３ａと一緒にリソース制御命令２０ａをコントローラ部２に通知することで、ユーザプログラム３ａがデプロイされて、その実行が開始される。コントローラ部２は、ＦＰＧＡ８内の２個のＩＰコアとユーザプログラム３ａとのマッピングを管理する。このとき、ＦＰＧＡ８内の２個のＩＰコアが、ユーザプログラム３ａのタスク実行に割り当てられている。

【0030】

次にコントローラ部２には、リソース制御命令２０ｂが通知される。リソース制御命令２０ｂは、ユーザプログラムＢ（ユーザプログラム３ｂ）に係るデプロイ要求である旨と、使用するＩＰコア数が１個であることが記載されている。既にユーザプログラム３ａが実行中でも、ユーザプログラム３ｂと一緒にリソース制御命令２０ｂをコントローラ部２に通知することで、ユーザプログラム３ｂがデプロイされて、その実行が開始される。コントローラ部２は、ＦＰＧＡ８内の１個のＩＰコアとユーザプログラム３ｂとのマッピングを管理する。

【0031】

このとき、ＦＰＧＡ８内の２個のＩＰコアが、ユーザプログラム３ａのタスク実行に割り当てられており、残り１個のＩＰコアが、ユーザプログラム３ｂのタスク実行に割り当てられている。

【0032】

最後にコントローラ部２には、リソース制御命令２０ｃが通知される。リソース制御命令２０ｃは、不図示のユーザプログラムＣに係るコマンドである。既にユーザプログラム３ａ，３ｂが実行中であり、ＦＰＧＡ８内の全てのＩＰコアが、これらユーザプログラム３ａ，３ｂに割り当てられている。よってリソース容量を超えたデプロイリクエストであるため、コントローラ部２は、その旨をユーザに通知し、かつ当該ユーザプログラムＣをデプロイしない。

【0033】

ユーザプログラム３ａ，３ｂがデプロイされているとき、スケジューラ部７のユーザキュー内スケジューラ部７２は、ラウンドロビン等のアルゴリズムにより、ユーザプログラム３ａ，３ｂの実行時間の比を２：１に調整する。この実行時間の比は、リソース制御命令２０ａ，２０ｂにおけるＩＰコアの個数の比と等しい。これにより、コントローラ部２は、ユーザプログラム３ａ，３ｂに対して公平にＦＰＧＡ８のＩＰコアを割り当てることができる。

【0034】

図３は、リソース制御装置１によるＩＰコアの排他的使用動作の一例を示す図である。
図３のコントローラ部２には、リソース制御命令２０ａ，２０ｂが通知されている。
リソース制御命令２０ａは、ユーザプログラムＡ（ユーザプログラム３ａ）に係るデプロイリクエストである旨と、使用するＩＰコア数が２個であることと、ＩＰコアを排他的に使用することが記載されている。
ユーザがユーザプログラム３ａと一緒にリソース制御命令２０ａをコントローラ部２に通知することで、ユーザプログラム３ａがデプロイされて、その実行が開始される。コントローラ部２は、ＦＰＧＡ８内の２個のＩＰコアを管理し、ユーザプログラム３ａとＩＰコアとの排他的なマッピングを管理する。このとき、ＦＰＧＡ８内の２個のＩＰコアが、ユーザプログラム３ａのタスク実行に排他的に割り当てられている。

【0035】

リソース制御命令２０ｂは、ユーザプログラムＢ（ユーザプログラム３ｂ）に係るデプロイリクエストである旨と、使用するＩＰコア数が１個であることと、ＩＰコアを排他的に使用することが記載されている。
既にユーザプログラム３ａが実行中でも、ユーザがユーザプログラム３ｂと一緒にリソース制御命令２０ｂをコントローラ部２に通知することで、ユーザプログラム３ｂがデプロイされて、その実行が開始される。コントローラ部２は、ＦＰＧＡ８内のＩＰコアとユーザプログラム３ａ，３ｂとのマッピングを管理する。このとき、ＦＰＧＡ８内の２個のＩＰコアが排他的にユーザプログラム３ａのタスク実行に割り当てられており、残り１個のＩＰコアが排他的にユーザプログラム３ｂのタスク実行に割り当てられている。

【0036】

図４は、ホストマシン１Ｂのユーザ空間に配備されたリソース制御装置１の一例を示す図である。
ホストマシン１Ｂは、ハードウエア層としてＣＰＵ９３とＦＰＧＡ８を備え、ＯＳ（Operating System）９２がインストールされている。ホストマシン１Ｂのユーザ空間には、コントローラ部２とＦＰＧＡライブラリ９１が具現化されており、ユーザプログラム３ａ，３ｂがデプロイされている。

【0037】

ＦＰＧＡライブラリ９１は、マルチキュー５とスケジューラ部７を含んでおり、コントローラ部２と組み合わせて、前述したリソース制御装置１として動作する。マルチキュー５には、ユーザプログラムがデプロイされるごとに、新たなユーザキューが生成される。スケジューラ部７は、図１に示したユーザキュー間スケジューラ部７１と、ユーザキュー内スケジューラ部７２と、ＩＰコアマスク設定部７３に相当する部位を含んでいる。

【0038】

コントローラ部２は、マルチキュー５とスケジューラ部７にコマンドを通達する。ＦＰＧＡライブラリ９１は、ＯＳ９２にインストールされたＦＰＧＡドライバ９４を介して、ＦＰＧＡ８とＩＰコア８１～８３にタスクを実行させる。

【0039】

図５は、ホストマシン１ＣのＯＳ９２のカーネル空間に配備されたリソース制御装置１の一例を示す図である。
ホストマシン１Ｃは、ハードウエア層としてＣＰＵ９３とＦＰＧＡ８を備え、ＯＳ９２がインストールされている。ホストマシン１ＢのＯＳ９２のカーネル空間には、コントローラ部２と、ＣＰＵスケジューラ９２１と、ＦＰＧＡドライバ９４とがインストールされている。ホストマシン１Ｃのユーザ空間には、ＦＰＧＡライブラリ９１とユーザプログラム３ａ，３ｂがデプロイされている。

【0040】

コントローラ部２は、ＣＰＵ制御部２４と、デバイス制御部２５と、ＧＰＵ（Graphic Processing Unit）制御部２６と、ＦＰＧＡ制御部２７とを含んで構成される。
ＣＰＵ制御部２４は、ＣＰＵ９３内に構成されているコア９３１～９３２に対して制御を行う部位であり、ＣＰＵスケジューラ９２１に対して指示を通達する。

【0041】

ＧＰＵ制御部２６は、不図示のＧＰＵを制御する部位である。ＦＰＧＡ制御部２７は、ＦＰＧＡ８を制御する部位であり、図１に示したコマンド受付部２１とユーザキュー管理部２２と使用ＩＰコア制御部２３に相当する部位を含んでいる。

【0042】

ＦＰＧＡドライバ９４は、マルチキュー５とスケジューラ部７を含んでいる。マルチキュー５とスケジューラ部７は、ＦＰＧＡ制御部２７によって制御される。マルチキュー５には、ユーザプログラムが新たにデプロイされるごとに、新たなユーザキューが生成される。スケジューラ部７は、図１に示したユーザキュー間スケジューラ部７１と、ユーザキュー内スケジューラ部７２と、ＩＰコアマスク設定部７３に相当する部位を含んでいる。

【0043】

図６は、コントローラ部２を他のホストマシン１Ｄのユーザ空間に配備したリソース制御システムの一例を示す図である。
図６に示すリソース制御システムは、ホストマシン１Ｅに加えて、コントローラ部２が配備されているホストマシン１Ｄを含んで構成される。ホストマシン１Ｄは、ハードウエア層としてＣＰＵ９３を備え、ＯＳ９２がインストールされている。ホストマシン１Ｄのユーザ空間には、コントローラ部２が具現化されている。このコントローラ部２は、図１に示したコントローラ部２と同様の機能を有している。

【0044】

ホストマシン１Ｅは、ハードウエア層としてＣＰＵ９３とＦＰＧＡ８を備え、ＯＳ９２がインストールされている。ホストマシン１Ｅのユーザ空間には、ＦＰＧＡライブラリ９１が具現化されており、ユーザプログラム３ａ，３ｂがデプロイされている。このＦＰＧＡライブラリ９１は、図１に示したＦＰＧＡライブラリ９１と同様の機能を有している。

【0045】

ＦＰＧＡライブラリ９１は、マルチキュー５とスケジューラ部７を含んでおり、ホストマシン１Ｄのコントローラ部２と組み合わせて、前述したリソース制御装置１として動作する。マルチキュー５には、ユーザプログラムがデプロイされるごとに、このユーザプログラムに対応した新たなユーザキューが生成される。スケジューラ部７は、図１に示したユーザキュー間スケジューラ部７１と、ユーザキュー内スケジューラ部７２と、ＩＰコアマスク設定部７３に相当する部位を含んでいる。

【0046】

コントローラ部２は、マルチキュー５とスケジューラ部７にコマンドを通達する。ＦＰＧＡライブラリ９１は、ＯＳ９２にインストールされたＦＰＧＡドライバ９４を介して、ＦＰＧＡ８とＩＰコア８１～８３にタスクを実行させる。

【0047】

《効果》
以下、本発明に係るリソース制御装置、リソース制御システム、および、リソース制御方法等の効果について説明する
。

【0048】

《請求項１》
プログラムがタスクを実行するＦＰＧＡのＩＰコアに係るリソースを設定するコントローラ部と、
前記プログラム毎に、それぞれ複数の優先度を持つキューのセットであるユーザキューを作成し、前記ユーザキューにタスクを格納する共通部と、
前記ユーザキュー内および前記ユーザキュー間にて多段スケジューリングにより前記ＩＰコアの何れかに実行させるタスクを選択するスケジューラ部と、
を備えることを特徴とするリソース制御装置。

【0049】

これにより、マルチユーザ間でＦＰＧＡの機能を好適に共用し、ＦＰＧＡのリソース効率を高めることができる。

【0050】

《請求項２》
前記スケジューラ部は、
タスクの取り出し元となるユーザキューを選択するユーザキュー間スケジューラ部と、
前記ユーザキュー間スケジューラ部が選択した前記ユーザキュー内で、タスクが登録されているキューのうち最も優先度の高いキューからタスクを取り出すユーザキュー内スケジューラ部と、
を備えることを特徴とする請求項１に記載のリソース制御装置。

【0051】

これにより、マルチユーザ間とユーザ内の多段スケジューリングを実現し、ＦＰＧＡのリソース効率を高めることができる。

【0052】

《請求項３》
前記スケジューラ部は、
各タスクに対して、指定されていないＩＰコアを使用しないように制御するＩＰコアマスク設定部を更に備える、
ことを特徴とする請求項１に記載のリソース制御装置。

【0053】

これにより、マルチユーザ間とユーザ内の多段スケジューリングを実現し、ＦＰＧＡのリソース効率を高めることができる。

【0054】

《請求項４》
前記コントローラ部は、
前記プログラムによって指定された数のＩＰコアを確保すると共に、ＩＰコアの排他的使用の指定を受け付けると、各プログラムに対してＩＰコアを固定的に割り当てたマップを作成して管理する使用ＩＰコア制御部を備え、
前記使用ＩＰコア制御部は、
前記プログラムによって新たに指定されたＩＰコアの数の総和がＦＰＧＡのＩＰコアの数を超えたならば、この指定を受け付けない、
ことを特徴とする請求項１に記載のリソース制御装置。

【0055】

これにより、マルチユーザ間でＦＰＧＡの機能を好適に共用することができる。
《請求項５》
前記共通部は、
新たにプログラムが起動する毎に、当該プログラム用のユーザキューを作成するユーザキュー作成部を備える、
ことを特徴とする請求項１に記載のリソース制御装置。

【0056】

これにより、マルチユーザ間で公平にＦＰＧＡのリソースを共用することができる。

【0057】

《請求項６》
前記共通部は、
前記プログラムからタスクを受け付けると、識別子に基づいて当該プログラムに係るユーザキューを選択し、タスク優先度を元に前記ユーザキューに前記タスクを登録する、
ことを特徴とする請求項１に記載のリソース制御装置。

【0058】

これにより、マルチユーザ間で公平にＦＰＧＡのリソースを共用することができる。

【0059】

《請求項７》
プログラムがタスクを実行するＦＰＧＡのＩＰコアに係るリソースを設定するコントローラ部と、
前記プログラム毎に、それぞれ複数の優先度を持つキューのセットであるユーザキューを作成し、前記ユーザキューにタスクを格納する共通部と、
前記ユーザキュー内および前記ユーザキュー間にて多段スケジューリングにより前記ＩＰコアの何れかに実行させるタスクを選択するスケジューラ部と、
を備えることを特徴とするリソース制御システム。

【0060】

これにより、マルチユーザ間でＦＰＧＡの機能を好適に共用し、ＦＰＧＡのリソース効率を高めることができる。

【0061】

《請求項８》
プログラムがタスクを実行するＦＰＧＡのＩＰコアに係るリソースをコントローラ部が設定するステップと、
共通部が、前記プログラム毎に、それぞれ複数の優先度を持つキューのセットであるユーザキューを作成し、前記ユーザキューにタスクを格納するステップと、
スケジューラ部が、前記ユーザキュー内および前記ユーザキュー間にて多段スケジューリングにより前記ＩＰコアの何れかに実行させるタスクを選択するステップと、
を実行することを特徴とするリソース制御方法。

【0062】

これにより、マルチユーザ間でＦＰＧＡの機能を好適に共用し、ＦＰＧＡのリソース効率を高めることができる。

【符号の説明】

【0063】

１，１Ｇ リソース制御装置
１Ｂ，１Ｃ，１Ｄ，１Ｅ ホストマシン
２ コントローラ部
２０ａ～２０ｃ リソース制御命令
２１ コマンド受付部
２２ ユーザキュー管理部
２３ 使用ＩＰコア制御部
２４ ＣＰＵ制御部
２５ デバイス制御部
２６ ＧＰＵ制御部
２７ ＦＰＧＡ制御部
３ａ ユーザプログラム
３ｂ ユーザプログラム
３１ ＩＰコアマスク設定部
３２ タスク優先度設定部
４ 共通部
４１ ユーザキュー作成部
４２ ユーザキュー振分部
５ マルチキュー
５ａ，５ｂ ユーザキュー
５Ｇ キューセット
５０，５１，５Ｆ キュー
６ａ～６ｄ タスク
７ スケジューラ部
７Ｇ スケジューラ部
７１ ユーザキュー間スケジューラ部
７２ ユーザキュー内スケジューラ部
７３ ＩＰコアマスク設定部
７４ 固定優先度スケジューラ部
８ ＦＰＧＡ
８１～８３ ＩＰコア
９１ ＦＰＧＡライブラリ
９２ ＯＳ
９２１ ＣＰＵスケジューラ
９３ ＣＰＵ
９３１～９３３ コア
９４ ＦＰＧＡドライバ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】