(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-12
(45)【発行日】2024-11-20
(54)【発明の名称】スイッチング電源装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20241113BHJP
H02M 3/335 20060101ALI20241113BHJP
【ＦＩ】
H02M3/28 B
H02M3/28 X
H02M3/335 B
【請求項の数】
3
(21)【出願番号】P 2020212971
(22)【出願日】2020-12-22
(65)【公開番号】P2022099163
(43)【公開日】2022-07-04
【審査請求日】2023-11-01
(73)【特許権者】
【識別番号】000191238
【氏名又は名称】日清紡マイクロデバイス株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】三添 公義
【審査官】清水 康
(56)【参考文献】
【文献】実開平０７－０３０５９２（ＪＰ，Ｕ）
【文献】特開２０１７－０１１８６５（ＪＰ，Ａ）
【文献】特開２０１３－２５５３６３（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１６／０２１８６２８（ＵＳ，Ａ１）
【文献】特開平１０－１５０７６８（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／００ － ３／４４
(57)【特許請求の範囲】
【請求項1】
スイッチング回路と、前記スイッチング回路がオンすることで入力電圧が印加する１次巻線、後段の回路が接続される２次巻線及び補助巻線を有するトランスと、前記２次巻線側の出力電圧に応じたフォトカプラ電流を生成するフォトカプラと、前記フォトカプラ電流によって前記スイッチング回路のオン・オフを制御する制御回路と、前記入力電圧が印加される入力ノードと前記制御回路の電源ノードとなる第２のノードとの間に電気的に接続された第１の抵抗素子とを備えたスイッチング電源装置において、
前記補助巻線と第１のノードとの間に電気的に接続された第１の整流回路と、一端が前記第１のノードに電気的に接続された第１の容量素子と、前記第１のノードと前記第２のノードとの間に電気的に接続された第２の整流回路と、一端が前記第２のノードに電気的に接続された第２の容量素子とから構成され、前記補助巻線に発生する電圧を整流平滑する整流平滑回路と、
前記入力ノードと前記第２のノードとの間に前記第１の抵抗素子と並列に電気的に接続され、前記制御回路の起動時に前記第２のノードへ電流を供給する電流供給回路と、
前記電流供給回路と前記第１のノードとの間に電気的に接続された電圧検出回路と、
を備え、
前記電圧検出回路が、前記第１のノードの電圧が第１の閾値以下であることを検出したとき、前記電流供給回路から前記第２のノードへ電流が供給され、前記第１のノードの電圧が前記第１の閾値を超えたことを検出したとき、前記第２のノードへの電流の供給を停止し、
前記電圧検出回路は、前記電流供給回路と前記第２のノードとの間にさらに電気的に接続され、
前記電流供給回路は、前記第１のノードの電圧が前記第１の閾値以下であり且つ前記第２のノードの電圧が第２の閾値以上であることが前記電圧検出回路で検出されたことに応じて、前記第２のノードへの電流の供給を開始し、前記第２のノードの電圧が前記第２の閾値より高く且つ前記第１のノードの電圧が前記第１の閾値を超えたことが前記電圧検出回路で検出されたことに応じて、前記第２のノードへの電流の供給を停止する
スイッチング電源装置。
【請求項2】
前記電流供給回路は、一端が前記入力ノードに電気的に接続され、前記第１の抵抗素子より抵抗値が小さい第２の抵抗素子と、
前記第２の抵抗素子の他端を前記第２のノードに電気的に接続可能である接続回路と、
を有する
請求項１に記載のスイッチング電源装置。
【請求項3】
前記接続回路は、ソースが前記第２の抵抗素子の他端に電気的に接続され、ドレインが前記第２のノードに電気的に接続された第１のトランジスタと、
一端が前記第２の抵抗素子の他端に電気的に接続され、他端が前記第１のトランジスタのゲートに電気的に接続された第３の抵抗素子と、
を有し、
前記電圧検出回路は、
ソースが前記第１のノードに電気的に接続され、ドレインが前記第１のトランジスタのゲートに電気的に接続され、ゲートが前記第２のノードに電気的に接続された第２のトランジスタを有する
請求項２に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書の実施形態は、スイッチング電源装置に関する。
【背景技術】
【0002】
１次巻線及び２次巻線に磁気的に結合された補助巻線を有するスイッチング電源装置では、制御回路の電源ノードが、補助巻線の一端に電気的に接続されるとともに、起動用の抵抗素子を介して入力ノードに電気的に接続される。スイッチング電源装置では、入力ノードから起動用の抵抗素子を介した電流供給により制御回路の電源ノードが所定の電圧に達すると、制御回路が起動し、１次巻線に接続されたスイッチング回路を制御回路がオン・オフする。これにより、スイッチング電源装置は、１次巻線から２次巻線へ所定範囲の電力が伝達されるようにする（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開平１０－１５０７６８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
スイッチング電源装置では、制御回路が起動するまでの起動時間の短縮が要求されることがある。
【0005】
しかし、単に、起動用の抵抗素子の抵抗値を小さくし、制御回路の電源ノードへ供給する電流を増加させて起動時間の短縮を図ると、定常動作時も大きな電流を流し続け、定常動作の電力効率が低下する可能性があり、起動時間を効率的に短縮することが望まれる。
【0006】
本発明の目的は、上記に鑑みてなされたものであって、定常動作の電力効率を低下させずに起動時間を効率的に短縮できるスイッチング電源装置を提供することである。
【課題を解決するための手段】
【0007】
上述した課題を解決し、目的を達成するために、本発明の１つの側面にかかるスイッチング電源装置は、スイッチング回路と、前記スイッチング回路がオンすることで入力電圧が印加する１次巻線、後段の回路が接続される２次巻線及び補助巻線を有するトランスと、前記２次巻線側の出力電圧に応じたフォトカプラ電流を生成するフォトカプラと、前記フォトカプラ電流によって前記スイッチング回路のオン・オフを制御する制御回路と、前記入力電圧が印加される入力ノードと前記制御回路の電源ノードとなる第２のノードとの間に電気的に接続された第１の抵抗素子とを備えたスイッチング電源装置において、前記補助巻線と第１のノードとの間に電気的に接続された第１の整流回路と、一端が前記第１のノードに電気的に接続された第１の容量素子と、前記第１のノードと前記第２のノードとの間に電気的に接続された第２の整流回路と、一端が前記第２のノードに電気的に接続された第２の容量素子とから構成され、前記補助巻線に発生する電圧を整流平滑する整流平滑回路と、前記入力ノードと前記第２のノードとの間に前記第１の抵抗素子と並列に電気的に接続され、前記制御回路の起動時に前記第２のノードへ電流を供給する電流供給回路と、前記電流供給回路と前記第１のノードとの間に電気的に接続された電圧検出回路とを有し、前記電圧検出回路が、前記第１のノードの電圧が第１の閾値以下であることを検出したとき、前記電流供給回路から前記第２のノードへ電流が供給され、前記第１のノードの電圧が前記第１の閾値を超えたことを検出したとき、前記第２のノードへの電流の供給を停止し、前記電圧検出回路は、前記電流供給回路と前記第２のノードとの間にさらに電気的に接続され、前記電流供給回路は、前記第１のノードの電圧が前記第１の閾値以下であり且つ前記第２のノードの電圧が第２の閾値以上であることが前記電圧検出回路で検出されたことに応じて、前記第２のノードへの電流の供給を開始し、前記第２のノードの電圧が前記第２の閾値より高く且つ前記第１のノードの電圧が前記第１の閾値を超えたことが前記電圧検出回路で検出されたことに応じて、前記第２のノードへの電流の供給を停止することを特徴とする。
【発明の効果】
【0008】
本発明によれば、定常動作の電力効率を低下させずに起動時間を効率的に短縮できる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下、図面を参照しながら、スイッチング電源装置の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。
【0011】
（実施形態）
実施形態に係るスイッチング電源装置は、絶縁トランスを有する絶縁型の電源装置であり、例えばＡＣ／ＤＣコンバータ又はＤＣ／ＤＣコンバータに適用される。ＡＣ／ＤＣコンバータに適用される場合、スイッチング電源装置は、ＡＣ電源電圧を受け、ＡＣ電源電圧を整流回路で整流してＤＣ電源電圧にし、ＤＣ電源電圧を絶縁トランスで所定レベルのＤＣ電源電圧へ変換して出力する。ＤＣ／ＤＣコンバータに適用される場合、スイッチング電源装置は、ＤＣ電源電圧を受け、ＤＣ電源電圧を絶縁トランスで所定レベルのＤＣ電源電圧へ変換して出力する。
実施形態に係るスイッチング電源装置は、絶縁トランスを有する絶縁型の電源装置であり、例えばＡＣ／ＤＣコンバータ又はＤＣ／ＤＣコンバータに適用される。ＡＣ／ＤＣコンバータに適用される場合、スイッチング電源装置は、ＡＣ電源電圧を受け、ＡＣ電源電圧を整流回路で整流してＤＣ電源電圧にし、ＤＣ電源電圧を絶縁トランスで所定レベルのＤＣ電源電圧へ変換して出力する。ＤＣ／ＤＣコンバータに適用される場合、スイッチング電源装置は、ＤＣ電源電圧を受け、ＤＣ電源電圧を絶縁トランスで所定レベルのＤＣ電源電圧へ変換して出力する。
【0012】
例えば、スイッチング電源装置１は、図１に示すように構成され得る。図１は、スイッチング電源装置１の概略構成を示す図である。図１では、スイッチング電源装置１がＤＣ／ＤＣコンバータに適用される場合の構成が例示される。
【0013】
スイッチング電源装置１は、絶縁トランスＴＲ、入力回路８０、抵抗素子（第１の抵抗素子）ＲＳＴ１、容量素子（第２の容量素子）ＣＳＵＢ２、整流回路（第２の整流回路）４０、制御回路６０、スイッチング回路５０、整流回路７０、及び出力回路９０を有する。
【0014】
絶縁トランスＴＲは、１次巻線Ｔ１、２次巻線Ｔ２、補助巻線Ｔ３、及び磁気コアＭＣを有する。１次巻線Ｔ１、２次巻線Ｔ２、補助巻線Ｔ３は、磁気コアＭＣを介して互いに磁気的に結合されている。絶縁トランスＴＲは、フライバック型で構成され得る。図１に●で示すように、磁気コアＭＣ内の磁力線が通る経路に対して、１次巻線Ｔ１、補助巻線Ｔ３は、互いに同じ方向に巻き回され、２次巻線Ｔ２は、１次巻線Ｔ１、補助巻線Ｔ３と逆方向に巻き回されている。
【0015】
なお、絶縁トランスＴＲは、１次巻線Ｔ１、２次巻線Ｔ２、補助巻線Ｔ３が互いに磁気的に結合されていれば、磁気コアＭＣが省略された構成であってもよい。また、絶縁トランスＴＲは、１次側に補助巻線Ｔ３を有する構成であれば、フライバック型以外の構成として例えばフィードフォワード型であってもよい。
【0016】
１次巻線Ｔ１は、一端が電源ラインＬ１を介して入力ノードＮｉｎに電気的に接続され、他端がスイッチング回路５０を介して基準電位（例えば、グランド電位）に電気的に接続されている。２次巻線Ｔ２は、一端が電源ラインＬ２を介して出力ノードＮｏｕｔに電気的に接続され、他端が基準電位に電気的に接続されている。補助巻線Ｔ３は、一端が制御電源ラインＬ３を介してノードＮ２に電気的に接続され、他端が基準電位に電気的に接続されている。
【0017】
入力回路８０は、入力ノードＮｉｎと１次巻線Ｔ１との間に電気的に接続されている。入力ノードＮｉｎには、所定電位（例えば、１００Ｖ）を有する入力電圧Ｖｉｎが前段の回路（図示せず）から入力される。入力回路８０は、入力電圧Ｖｉｎを電源ラインＬ１経由で１次巻線Ｔ１へ伝達する。
【0018】
抵抗素子（第１の抵抗素子）ＲＳＴ１は、入力ノードＮｉｎと制御回路の電源ノードとなるノードＮ２（第２のノード）との間に電気的に接続されている。抵抗素子ＲＳＴ１は、一端が入力回路８０の出力ノード及び電源ラインＬ１に電気的に接続され、他端がノードＮ２に電気的に接続されている。抵抗素子ＲＳＴ１は、起動用の抵抗素子であり、入力ノードＮｉｎ及びノードＮ２間の電流経路を形成し、容量素子ＣＳＵＢ２の一端に電荷を伝達可能である。
【0019】
容量素子ＣＳＵＢ２は、一端がノードＮ２に電気的に接続され、他端が基準電位に電気的に接続される。容量素子ＣＳＵＢ２は、入力ノードＮｉｎから入力回路８０、抵抗素子ＲＳＴ１及びノードＮ２を介して伝達された電荷に応じた制御電源電圧ＶＤＤを保持する。
【0020】
整流回路４０は、制御電源ラインＬ３上に配され、入力ノードが補助巻線Ｔ３の一端に電気的に接続され、出力ノードがノードＮ２に電気的に接続されている。整流回路４０は、補助巻線Ｔ３側からノードＮ２へ向かう方向に電流を整流する。
【0021】
制御回路６０は、ノードＮ２とスイッチング回路５０との間に電気的に接続されている。制御回路６０は、ノードＮ２から受ける電源電圧が電圧ＶＳＴに達すると起動される。起動されると、制御回路６０は、スイッチング回路５０を制御する。
【0022】
スイッチング回路５０は、１次巻線Ｔ１と基準電位と制御回路６０との間に電気的に接続され、入力ノードが１次巻線Ｔ１の他端に電気的に接続され、出力ノードが基準電位に電気的に接続され、制御ノードが制御回路６０に電気的に接続されている。スイッチング回路５０は、制御回路６０によりオン・オフが制御され、スイッチング回路５０がオンすると入力ノードＮｉｎに印加される入力電圧が１次巻線Ｔ１へ伝達される。
【0023】
整流回路７０は、電源ラインＬ２上に配され、入力ノードが２次巻線Ｔ２の一端に電気的に接続され、出力ノードが出力回路９０を介して出力ノードＮｏｕｔに電気的に接続されている。
【0024】
出力回路９０は、電源ラインＬ２上に配され、入力ノードが整流回路７０を介して２次巻線Ｔ２の一端に電気的に接続され、出力ノードが出力ノードＮｏｕｔに電気的に接続されている。出力ノードＮｏｕｔからは、電位Ｖ１１（例えば、５Ｖ）を有する出力電圧Ｖｏｕｔが後段の回路（図示せず）へ出力される。出力回路９０は、出力電圧Ｖｏｕｔに応じたフォトカプラ電流を生成するフォトダイオードを含み、フォトカプラ電流により制御回路６０内のフォトトランジスタに出力電圧Ｖｏｕｔに応じた信号がフィードバックされる。制御回路６０は、フィードバックされた信号に応じて、スイッチング回路５０をオン・オフする。
【0025】
スイッチング電源装置１では、入力ノードＮｉｎへの入力電圧Ｖｉｎの供給が開始されると、抵抗素子ＲＳＴ１を介したノードＮ２への電流供給により容量素子ＣＳＵＢ２が充電され、制御電源電圧ＶＤＤが上昇していく。そして、制御電源電圧ＶＤＤが電圧ＶＳＴ（例えば、８Ｖ）に達すると、制御回路６０が起動し、１次巻線Ｔ１に接続されたスイッチング回路５０を制御回路６０がオン・オフする。
【0026】
スイッチング電源装置１では、制御回路６０が起動するまでの起動時間の短縮が要求されることがある。起動時間は、入力ノードへの入力電圧Ｖｉｎの供給が開始されてからノードＮ２の電圧が電位ＶＳＴに達して制御回路６０が起動するまでの時間である。
【0027】
例えば、起動用の抵抗素子ＲＳＴ１の抵抗値を小さくして、ノードＮ２へ供給する電流を増加させて、起動時間の短縮を図ることが考えられる。この場合、定常動作時も抵抗素子ＲＳＴ１を介してノードＮ２へ大きな電流が流れ続け、抵抗素子ＲＳＴ１による消費電力が増加し、スイッチング電源装置１における定常動作の電力効率が低下する可能性がある。
【0028】
一方、起動用の抵抗素子ＲＳＴ１の抵抗値を大きくすれば、定常動作時に抵抗素子ＲＳＴ１を介してノードＮ２へ流れる電流を小さくでき、抵抗素子ＲＳＴ１による消費電力を低減できるが、起動時にノードＮ２へ供給する電流を増加させることが困難になり、起動時間の短縮が困難になる可能性がある。
【0029】
そこで、本実施形態では、スイッチング電源装置１において、抵抗素子ＲＳＴ１と並列に電流供給回路を設け、制御回路６０の起動時に電流供給回路からノードＮ２へ電流を流すことで、起動時間の短縮と電力効率低下の抑制との両立化を図る。
【0030】
具体的には、起動用の抵抗素子ＲＳＴ１の抵抗値は、定常動作時の消費電力を低減することに適した比較的大きな値とする。また、スイッチング電源装置１は、図１に示すように、電流供給回路１０、電圧検出回路２０、整流回路（第１の整流回路）３０、及び容量素子（第１の容量素子）ＣＳＵＢ１をさらに有する。
【0031】
補助巻線Ｔ３とノードＮ２（第２のノード）との間には、２段の整流回路３０，４０が設けられ、整流回路３０，４０間のノードがノードＮ１とされる。整流回路３０は、補助巻線Ｔ３からノードＮ１（第１のノード）へ向かう方向に整流する。整流回路４０は、ノードＮ１からノードＮ２へ向かう方向に整流する。整流回路３０は、入力ノードが補助巻線Ｔ３の一端に電気的に接続され、出力ノードがノードＮ１に電気的に接続されている。整流回路４０は、入力ノードが整流回路３０に電気的に接続され、出力ノードがノードＮ２に電気的に接続されている。
【0032】
補助巻線Ｔ３とノードＮ２との間には、２段の容量素子ＣＳＵＢ１，ＣＳＵＢ２が設けられている。容量素子ＣＳＵＢ１は、一端がノードＮ１に電気的に接続され、他端が基準電位に電気的に接続されている。容量素子ＣＳＵＢ２は、一端がノードＮ２に電気的に接続され、他端が基準電位に電気的に接続されている。
【0033】
すなわち、２段の整流回路３０，４０と容量素子ＣＳＵＢ１，ＣＳＵＢ２により、補助巻線Ｔ３に発生する電圧を整流平滑して制御回路６０の電源電圧である制御電源電圧ＶＤＤを生成する整流平滑回路が構成される。本実施形態では、２段の整流回路３０，４０により制御電源電圧ＶＤＤを蓄積すべき容量素子を容量素子ＣＳＵＢ１，ＣＳＵＢ２の２段に分割でき、１段である場合の容量素子の容量値に比べて、容量素子ＣＳＵＢ２の容量値を小さくすることができる。これにより、制御電源電圧ＶＤＤが電圧ＶＳＴに達するために容量素子ＣＳＵＢ２に蓄積すべき電荷量を低減できる。
【0034】
電流供給回路１０は、入力ノードＮｉｎとノードＮ２との間に電気的に接続されている。電流供給回路１０は、入力ノードが電源ラインＬ１に接続され、制御ノードが電圧検出回路２０に接続され、出力ノードがノードＮ２に接続されている。電流供給回路１０は、制御回路６０の起動時に、ノードＮ２へ電流を供給する。
【0035】
電圧検出回路２０は、電流供給回路１０とノードＮ１との間に電気的に接続される。電圧検出回路２０は、ノードＮ１の電圧が閾値Ｖｔｈ１を超えたか否かを検出し、検出結果を示す信号を電流供給回路１０へ供給する。また、電圧検出回路２０は、電流供給回路１０とノードＮ２との間に電気的に接続される。電圧検出回路２０は、ノードＮ２の電圧が閾値Ｖｔｈ２を超えたか否かを検出し、検出結果を示す信号を電流供給回路１０へ供給する。
【0036】
電流供給回路１０は、ノードＮ１の電圧が閾値Ｖｔｈ１より小さいことが電圧検出回路２０で検出されたことに応じて、ノードＮ２へ電流を供給する。すなわち、電流供給回路１０は、ノードＮ１の電圧が閾値Ｖｔｈ１より小さく且つノードＮ２の電圧が閾値Ｖｔｈ２を超えたことが電圧検出回路２０で検出されたことに応じて、ノードＮ２への電流の供給を開始する。これにより、制御回路６０の起動時にノードＮ２への供給電流を増加させることができ、起動時間を短縮できる。
【0037】
電流供給回路１０は、ノードＮ１の電圧が閾値Ｖｔｈ１を超えたことが電圧検出回路２０で検出されたことに応じて、ノードＮ２への電流の供給を停止する。電流供給回路１０は、ノードＮ２の電圧が閾値Ｖｔｈ２より高く且つノードＮ１の電圧が閾値Ｖｔｈ１を超えたことが電圧検出回路２０で検出されたことに応じて、ノードＮ２への電流の供給を停止する。これにより、制御回路６０の定常動作時に、ノードＮ２への供給電流は抵抗素子ＲＳＴ１に流れる電流のみに低減でき、定常動作の電力効率の低下を抑制できる。
【0038】
【0039】
入力回路８０は、容量素子ＣＩＮを有する。容量素子ＣＩＮは、入力ノードＮｉｎに入力された入力電圧Ｖｉｎを保持する。容量素子ＣＩＮは、一端が電源ラインＬ１を介して入力ノードＮｉｎに電気的に接続され、他端が基準ノードＮｒｅｆｉｎ及び基準電位に電気的に接続されている。
【0040】
整流回路３０は、ダイオードＤＳＵＢ１及び抵抗素子ＲＳＵＢを有する。ダイオードＤＳＵＢ１は、アノードが抵抗素子ＲＳＵＢに電気的に接続され、カソードがノードＮ１に電気的に接続される。抵抗素子ＲＳＵＢは、一端がダイオードＤＳＵＢ１に電気的に接続され、他端が補助巻線Ｔ３に電気的に接続される。なお、入力回路８０は、容量素子ＣＩＮ以外の構成として、例えばチョークコイルフィルタであってもよい。
【0041】
整流回路４０は、ダイオードＤＳＵＢ２及び抵抗素子ＲＢを有する。ダイオードＤＳＵＢ２は、アノードがノードＮ１に電気的に接続され、カソードがノードＮ２に電気的に接続される。抵抗素子ＲＢは、一端がノードＮ１に電気的に接続され、他端が基準電位に電気的に接続される。
【0042】
電流供給回路１０は、抵抗素子（第２の抵抗素子）ＲＳＴ２及び接続回路１１を有する。抵抗素子ＲＳＴ２は、一端が電源ラインＬ１を介して入力ノードＮｉｎに電気的に接続され、他端が接続回路１１に電気的に接続される。抵抗素子ＲＳＴ２の抵抗値は、抵抗素子ＲＳＴ１の抵抗値より小さい。接続回路１１は、抵抗素子ＲＳＴ２の他端をノードＮ２に電気的に接続可能である。
【0043】
接続回路１１は、トランジスタ（第１のトランジスタ）ＭＳＴ１及び抵抗素子（第３の抵抗素子）ＲＡを有する。トランジスタＭＳＴ１は、例えばＰＭＯＳトランジスタであり、ソースが抵抗素子ＲＳＴ２に電気的に接続され、ドレインがノードＮ２に電気的に接続され、ゲートが抵抗素子ＲＡ及び電圧検出回路２０に電気的に接続されている。抵抗素子ＲＡは、一端が抵抗素子ＲＳＴ２の他端に電気的に接続され、他端がトランジスタＭＳＴ１のゲートに電気的に接続される。
【0044】
電圧検出回路２０は、トランジスタ（第２のトランジスタ）ＭＳＴ２を有する。トランジスタＭＳＴ２は、例えばＮＭＯＳトランジスタであり、ソースがノードＮ１に電気的に接続され、ドレインがトランジスタＭＳＴ１のゲートに電気的に接続され、ゲートがノードＮ２に電気的に接続される。
【0045】
制御回路６０は、制御回路６１及びフォトトランジスタ６２を有する。制御回路６１の電源ノード６１ａは、ノードＮ２に電気的に接続されている。制御回路６１の制御ノード６１ｂは、フォトトランジスタ６２に電気的に接続されている。制御回路６１の出力ノード６１ｃ，６１ｄは、スイッチング回路５０に電気的に接続されている（図１においては、制御回路６１の出力ノード６１ｃ，６１ｄを、スイッチング回路５０を制御する一つの制御ラインとして図示している）。フォトトランジスタ６２は、例えばＮＰＮ型バイポーラトランジスタであり、コレクタが制御回路６１に電気的に接続され、エミッタが基準電位に電気的に接続される。
【0046】
スイッチング回路５０は、スイッチング素子５１及び抵抗素子Ｒ１を有する。スイッチング素子５１は、例えばＮＭＯＳトランジスタＭＰＷ及び寄生ダイオードＤＰＷを有する。ＮＭＯＳトランジスタＭＰＷは、ゲートが制御回路６１に接続され、ソースが抵抗素子Ｒ１に接続され、ドレインが１次巻線Ｔ１に接続されている。抵抗素子Ｒ１は、一端がスイッチング素子５１に接続され、他端が基準電位に接続されている。
【0047】
整流回路７０は、ダイオードＤ２を有する。ダイオードＤ２は、アノードが２次巻線Ｔ２の一端に電気的に接続され、カソードが出力回路９０を介して出力ノードＮｏｕｔに電気的に接続される。
【0048】
出力回路９０は、容量素子ＣＯＵＴ、抵抗素子Ｒ２、出力電圧フィードバック回路９１及びフォトダイオード９２を有する。容量素子ＣＯＵＴは、出力ノードＮｏｕｔに出力されるべき出力電圧Ｖｏｕｔを保持する。容量素子ＣＯＵＴは、一端が電源ラインＬ２を介して出力ノードＮｏｕｔに電気的に接続され、他端が基準ノードＮｒｅｆｏｕｔ及び基準電位に電気的に接続されている。出力電圧フィードバック回路９１の入力ノードは、電源ラインＬ２に電気的に接続されている。出力電圧フィードバック回路９１の出力ノードは、フォトダイオード９２に電気的に接続され、出力電圧Ｖｏｕｔに比例した電流をフォトダイオード９２に流す。抵抗素子Ｒ２は、一端が電源ラインＬ２に電気的に接続され、他端がフォトダイオード９２に電気的に接続されている。フォトダイオード９２は、アノードが抵抗素子Ｒ２に電気的に接続され、カソードが出力電圧フィードバック回路９１に電気的に接続されている。
【0049】
なお、フォトダイオード９２は、フォトトランジスタ６２とフォトカプラを構成する。フォトダイオード９２は、電流が流れた際に発光する。フォトトランジスタ６２は、フォトダイオード９２から出射された光を受光可能に構成されている。フォトトランジスタ６２は、受けた光の強度が所定量以上になるとオンする。これにより、出力電圧Ｖｏｕｔのレベルに応じた信号が出力回路９０から制御回路６０へフィードバックされ、制御回路６０は、フィードバックされた信号に応じて、スイッチング回路５０をオン・オフして１次巻線Ｔ１に流れる電流をチョッパ制御し、２次巻線Ｔ２側の電圧が所定の値に収まるように制御する。このため、スイッチング電源装置１は、１次巻線Ｔ１から２次巻線Ｔ２へ所定範囲の電力が伝達されるようにすることができる。
【0050】
【0051】
タイミングｔ１において、入力ノードＮｉｎへの入力電圧Ｖｉｎの供給が開始され、入力電圧Ｖｉｎが基準電位Ｖ０（例えば、０Ｖ）から上昇し始める。これに応じて、電源ラインＬ１から抵抗素子ＲＳＴ１を介してノードＮ２へ電流が供給され始め、容量素子ＣＳＵＢ２へ電荷が蓄積され始める。容量素子ＣＳＵＢ２の一端の電圧である制御電源電圧ＶＤＤが上昇し始める。
【0052】
タイミングｔ２において、制御電源電圧ＶＤＤがトランジスタＭＳＴ２の閾値Ｖｔｈ２に達すると、トランジスタＭＳＴ２がオンし、電源ラインＬ１から抵抗素子ＲＳＴ２、抵抗素子ＲＡ、トランジスタＭＳＴ２のドレイン・ソース経由でノードＮ１への電流供給が開始される。これに応じて、抵抗素子ＲＡによる電圧降下がトランジスタＭＳＴ１の閾値電圧より大きくなり、トランジスタＭＳＴ１がオンする。このとき、制御電源電圧ＶＤＤの値は、閾値Ｖｔｈ１より小さい。
【0053】
これにより、電源ラインＬ１から抵抗素子ＲＳＴ２、トランジスタＭＳＴ１のソース・ドレイン経由でノードＮ２への電流供給が開始される。すなわち、電源ラインＬ１から抵抗素子ＲＳＴ１を介したノードＮ２への電流供給パスと並行に電源ラインＬ１から抵抗素子ＲＳＴ２及びトランジスタＭＳＴ１を介したノードＮ２への電流供給パスが形成される。このとき、抵抗素子ＲＳＴ２の抵抗値が抵抗素子ＲＳＴ１の抵抗値より小さいため、電源ラインＬ１から抵抗素子ＲＳＴ２及びトランジスタＭＳＴ１を介したノードＮ２への電流供給パスにより多くの電流が流れ得る。このため、電源ラインＬ１からノードＮ２を介した容量素子ＣＳＵＢ２の一端への電荷の充電を高速に行うことができる。
【0054】
すなわち、電流供給回路１０による容量素子ＣＳＵＢ２の一端への急速充電が開始され、抵抗素子ＲＳＴ２に電流が流れる状態になる。等価的には、抵抗素子ＲＳＴ２が電源ラインＬ１及びノードＮ２の間に電気的に接続された状態とみなすこともできる。
【0055】
このとき、電源ラインＬ１から抵抗素子ＲＳＴ２、抵抗素子ＲＡ、トランジスタＭＳＴ２を介したノードＮ１への電流供給パスも形成されているが、電源ラインＬ１から抵抗素子ＲＳＴ２及びトランジスタＭＳＴ１を介した電流供給パスに比べると、その流す電流量は、大幅に小さい。このため、電流供給回路１０による容量素子ＣＳＵＢ１への充電量は、容量素子ＣＳＵＢ１から抵抗素子ＲＢを介したグランド電位への放電量以下であり、図３に点線の波形で示すように、ノードＮ１の電位は、ほとんど上昇しない。
【0056】
タイミングｔ３において、入力電圧Ｖｉｎが電位Ｖ１（例えば、１００Ｖ）に達する。その後、入力電圧Ｖｉｎのレベルは、おおむね電位Ｖ１に維持される。これに応じて、電源ラインＬ１から抵抗素子ＲＳＴ１を介したノードＮ２への電流供給が継続され、容量素子ＣＳＵＢ２の一端の電圧である制御電源電圧ＶＤＤが上昇し始める。
【0057】
このとき、電流供給回路１０による容量素子ＣＳＵＢ２の一端への急速充電も行われるので、ノードＮ２の電位である制御電源電圧ＶＤＤは、図３に急峻な傾きの波形で示されるように、急速に増加していく。
【0058】
タイミングｔ４において、制御電源電圧ＶＤＤが電圧ＶＳＴ（例えば、８Ｖ）に達すると、制御回路６１が起動する。制御回路６１は、スイッチング素子５１に対するスイッチング制御を開始し、ＨレベルＶＨの信号をＮＭＯＳトランジスタＭＰＷのゲートへ供給する。これにより、ＮＭＯＳトランジスタＭＰＷがオンし、１次巻線Ｔ１に電流が流れると、補助巻線Ｔ３の●から整流回路３０側へ誘起電流が流れ、補助巻線Ｔ３から整流回路３０を介した容量素子ＣＳＵＢ１の一端への充電が開始される。これにより、図３に点線の波形で示すように、ノードＮ１の電位が上昇し始める。
【0059】
タイミングｔ５において、ノードＮ１の電位が閾値Ｖｔｈ１を超えると、ノードＮ２の電位とノードＮ１の電位とがほぼ等電位となる。ノードＮ２の電位にダイオードＤＳＵＢ２のオン電圧（例えば、０．７Ｖ）を加えたものがノードＮ１の電位に略等しい状態が維持される。閾値Ｖｔｈ１は、電圧ＶＳＴにダイオードＤＳＵＢ２のオン電圧を加えたものにほぼ等しくてもよい。これにより、トランジスタＭＳＴ２のゲート・ソース間電圧がトランジスタＭＳＴ２の閾値電圧を下回り、トランジスタＭＳＴ２がオフする。トランジスタＭＳＴ２がオフすると、電源ラインＬ１から抵抗素子ＲＳＴ２、抵抗素子ＲＡ、トランジスタＭＳＴ２を介したノードＮ１への電流供給パスが遮断され、抵抗素子ＲＡによる電圧降下が得られなくなる。これにより、トランジスタＭＳＴ１のゲート電圧が急激に上昇し、トランジスタＭＳＴ１がオフし、電源ラインＬ１から抵抗素子ＲＳＴ２及びトランジスタＭＳＴ１を介した電流供給パスも遮断される。
【0060】
すなわち、電流供給回路１０によるノードＮ２への電流供給が停止され、抵抗素子ＲＳＴ２に電流が流れない状態になる。等価的には、抵抗素子ＲＳＴ２が電源ラインＬ１及びノードＮ２の間から電気的に切断された状態とみなすこともできる。
【0061】
その後、制御電源電圧ＶＤＤが電位ＶＰＫに達すると、制御電源電圧ＶＤＤは、概ね電位ＶＰＫに維持される。
【0062】
タイミングｔ６において、制御回路６１は、ＮＭＯＳトランジスタＭＰＷのゲートへ供給する信号をＨレベルＶＨからＬレベルＶＬにする。これにより、２次巻線Ｔ２の●から整流回路７０側へ誘起電流が流れ、２次巻線Ｔ２から整流回路７０経由で出力回路９０へ電力が伝達され、伝達された電力に応じて出力電圧Ｖｏｕｔが出力回路９０から出力される。それととともに、補助巻線Ｔ３の●は２次側の誘起電流が流れている状態において負電圧となる。これにより、補助巻線Ｔ３から整流回路３０を介した容量素子ＣＳＵＢ１への充電が停止し、ノードＮ１の電位が緩やかに減少し始める。これに伴い、ノードＮ２の電位である制御電源電圧ＶＤＤが電位ＶＰＫから緩やかに減少し始める。
【0063】
タイミングｔ７において、制御回路６１は、ＮＭＯＳトランジスタＭＰＷのゲートへ供給する信号をＬレベルＶＬからＨレベルＶＨにする。これにより、ＮＭＯＳトランジスタＭＰＷがオンし、１次巻線Ｔ１に電流が流れると、補助巻線Ｔ３の●から整流回路３０側へ誘起電流が流れ、補助巻線Ｔ３から整流回路３０を介した容量素子ＣＳＵＢ１の一端への充電が行われる。
【0064】
その後、制御電源電圧ＶＤＤが電位ＶＰＫに達すると、制御電源電圧ＶＤＤは、概ね電位ＶＰＫに維持される。
【0065】
タイミングｔ８において、制御回路６１は、ＮＭＯＳトランジスタＭＰＷのゲートへ供給する信号をＨレベルＶＨからＬレベルＶＬにする。これにより、２次巻線Ｔ２の●から整流回路７０側へ誘起電流が流れ、２次巻線Ｔ２から整流回路７０経由で出力回路９０へ電力が伝達され、伝達された電力に応じて出力電圧Ｖｏｕｔが出力回路９０から出力される。それととともに、補助巻線Ｔ３の●は２次側の誘起電流が流れている状態において負電圧となる。これにより、補助巻線Ｔ３から整流回路３０を介した容量素子ＣＳＵＢ１への充電が停止し、ノードＮ１の電位が緩やかに減少し始める。これに伴い、ノードＮ２の電位である制御電源電圧ＶＤＤが電位ＶＰＫから緩やかに減少し始める。
【0066】
タイミングｔ９，ｔ１０において、タイミングｔ７，ｔ８と同様の動作が行われる。
【0067】
タイミングｔ１１において、制御電源電圧ＶＤＤが電圧ＶＳＴまで下がり、ノードＮ１の電位が閾値Ｖｔｈ１まで下がったことに応じて、ＮＭＯＳトランジスタＭＳＴ２のゲート・ソース間電圧が閾値電圧以上となり、ＮＭＯＳトランジスタＭＳＴ２がオンする。ＮＭＯＳトランジスタＭＳＴ２がオンすると、ＰＭＯＳトランジスタＭＳＴ１のゲートがＬレベル側へ引き下げられるので、ＰＭＯＳトランジスタＭＳＴ１がオンする。
【0068】
これにより、電源ラインＬ１から抵抗素子ＲＳＴ２、トランジスタＭＳＴ１のソース・ドレイン経由でノードＮ２への電流供給が開始される。すなわち、電源ラインＬ１から抵抗素子ＲＳＴ１を介したノードＮ２への電流供給パスと並行に電源ラインＬ１から抵抗素子ＲＳＴ２及びトランジスタＭＳＴ１を介したノードＮ２への電流供給パスが形成される。このとき、抵抗素子ＲＳＴ２の抵抗値が抵抗素子ＲＳＴ１の抵抗値より小さいため、電源ラインＬ１から抵抗素子ＲＳＴ２及びトランジスタＭＳＴ１を介したノードＮ２への電流供給パスにより多くの電流が流れ得る。このため、図３に実線の波形で示すように、電流供給回路１０による容量素子ＣＳＵＢ２の一端への急速充電が行われ、ノードＮ２の電位が急峻に増加する。
【0069】
このとき、電源ラインＬ１から抵抗素子ＲＳＴ２、抵抗素子ＲＡ、トランジスタＭＳＴ２を介したノードＮ１への電流供給パスも形成されているが、電源ラインＬ１から抵抗素子ＲＳＴ２及びトランジスタＭＳＴ１を介した電流供給パスに比べると、その流す電流量は、非常に小さい。このため、電流供給回路１０による容量素子ＣＳＵＢ１への充電量は、容量素子ＣＳＵＢ１から抵抗素子ＲＢを介したグランド電位への放電量以下であり、図３に点線の波形で示すように、ノードＮ１の電位は、ほとんど上昇しないか若干低下する。
【0070】
タイミングｔ１２において、制御回路６１は、ＮＭＯＳトランジスタＭＰＷのゲートへ供給する信号をＬレベルＶＬからＨレベルＶＨにする。これにより、ＮＭＯＳトランジスタＭＰＷがオンし、１次巻線Ｔ１に電流が流れると、補助巻線Ｔ３の●から整流回路３０側へ誘起電流が流れ、補助巻線Ｔ３から整流回路３０を介した容量素子ＣＳＵＢ１の一端への充電が行われる。これにより、図３に点線の波形で示すように、ノードＮ１の電位が上昇し始める。
【0071】
その後、ノードＮ１の電位が閾値Ｖｔｈ１を超えると、トランジスタＭＳＴ２のゲート・ソース間電圧がトランジスタＭＳＴ２の閾値電圧を下回り、トランジスタＭＳＴ２がオフする。トランジスタＭＳＴ２がオフすると、電源ラインＬ１から抵抗素子ＲＳＴ２、抵抗素子ＲＡ、トランジスタＭＳＴ２を介したノードＮ１への電流供給パスが遮断され、抵抗素子ＲＡによる電圧降下が得られなくなる。これにより、トランジスタＭＳＴ１のゲート電圧が急激に上昇し、トランジスタＭＳＴ１がオフし、電源ラインＬ１から抵抗素子ＲＳＴ２及びトランジスタＭＳＴ１を介した電流供給パスも遮断される。すなわち、電流供給回路１０によるノードＮ２への電流供給が停止される。
【0072】
その後、制御電源電圧ＶＤＤが電位ＶＰＫに達すると、制御電源電圧ＶＤＤは、概ね電位ＶＰＫに維持される。
【0073】
タイミングｔ１３において、制御回路６１は、ＮＭＯＳトランジスタＭＰＷのゲートへ供給する信号をＨレベルＶＨからＬレベルＶＬにする。これにより、２次巻線Ｔ２の●から整流回路７０側へ誘起電流が流れ、２次巻線Ｔ２から整流回路７０経由で出力回路９０へ電力が伝達され、伝達された電力に応じて出力電圧Ｖｏｕｔが出力回路９０から出力される。それととともに、補助巻線Ｔ３の●は２次側の誘起電流が流れている状態において負電圧となる。これにより、補助巻線Ｔ３から整流回路３０を介した容量素子ＣＳＵＢ１への充電が停止し、ノードＮ１の電位が緩やかに減少し始める。これに伴い、ノードＮ２の電位である制御電源電圧ＶＤＤが電位ＶＰＫから緩やかに減少し始める。
【0074】
タイミングｔ１４，ｔ１５において、タイミングｔ７，ｔ８と同様の動作が行われ得る。
【0075】
図３に示すスイッチング電源装置１の動作において、タイミングｔ１～ｔ４の時間が起動時間である。スイッチング電源装置１は、タイミングｔ４以降において、定常動作を継続的に行っている。
【0076】
ここで、スイッチング電源装置１から電流供給回路１０及び電圧検出回路２０が省略された構成（第１の構成とする）を考える。第１の構成では、制御回路６０の起動時に、図４（ａ）に示すような動作が行われる。図４（ａ）は、第１の構成の起動時の動作を示す波形図である。
【0077】
第１の構成では、タイミングｔ１０１に入力電圧Ｖｉｎの供給が開始される。起動用の抵抗素子ＲＳＴ１の抵抗値が大きな値とされているので、電源ラインＬ１から抵抗素子ＲＳＴ１を介したノードＮ２への電流供給パスに小さな電流が流れる。これにより、ノードＮ２の電位である制御電源電圧ＶＤＤは、図４（ａ）に緩やかな傾きの波形で示されるように、ゆっくりと増加していき、タイミングｔ１０４で制御電源電圧ＶＤＤが電圧ＶＳＴに達する。
【0078】
このため、タイミングｔ１０１からタイミングｔ１０４までの時間である起動時間ΔｔＳＴ１００は、長時間化しやすい。
【0079】
【0080】
スイッチング電源装置１では、タイミングｔ１に入力電圧Ｖｉｎの供給が開始されると、タイミングｔ２に電流供給回路１０によるノードＮ２（容量素子ＣＳＵＢ２の一端）への急速充電が開始される。そして、制御電源電圧ＶＤＤが電圧ＶＳＴに達して制御回路６１が起動するタイミングｔ４より後のタイミングｔ５に電流供給回路１０によるノードＮ２への急速充電が停止される。
【0081】
このため、タイミングｔ１～ｔ４までの時間である起動時間ΔｔＳＴを起動時間ΔｔＳＴ１００に比べて大幅に短縮できる。
【0082】
【0083】
第１の構成では、タイミングｔ１１１の直前において、制御回路６０の消費電流が増加したりスイッチング素子５１のオフ時間が長くなったりすることなどより、制御電源電圧ＶＤＤが低下していく。
【0084】
タイミングｔ１１１において、制御電源電圧ＶＤＤが電圧ＶＳＴまで下がると、制御回路６１は、部分的に内部の素子をオフさせて、スタンバイ状態になる。起動用の抵抗素子ＲＳＴ１の抵抗値が大きな値とされているので、容量素子ＣＳＵＢ２の一端の電荷について、電源ラインＬ１から抵抗素子ＲＳＴ１を介したノードＮ２への電流供給パスによる充電量が制御回路６０による放電量より少なくなり得る。これにより、制御電源電圧ＶＤＤがさらに低下していく。
【0085】
タイミングｔ１１２において、制御電源電圧ＶＤＤが電圧ＶＥＮを下回ると、制御回路６１は、再起動を行う。制御回路６１は、すべての内部の素子をオフさせ、休止状態になる。制御回路６１は、制御電源電圧ＶＤＤが電圧ＶＳＴに回復するまで待機する。
【0086】
タイミングｔ１１３において、制御電源電圧ＶＤＤが電圧ＶＳＴに達すると、制御回路６１が起動する。制御回路６１は、スイッチング素子５１に対するスイッチング制御を再開する。
【0087】
図５（ａ）では、タイミングｔ１１１～ｔ１１３までの時間Δｔｄｏｗｎは、スイッチング制御ができないダウンタイムとなっている。このため、出力電圧Ｖｏｕｔが低下する要因になる。
【0088】
それに対して、本実施形態のスイッチング電源装置１によれば、タイミングｔ１１に、制御電源電圧ＶＤＤが電圧ＶＳＴまで下がり、ノードＮ１の電位が閾値Ｖｔｈ１まで下がったことに応じて、電流供給回路１０によるノードＮ２への急速充電を開始し、タイミングｔ１２まで、ノードＮ２を介した容量素子ＣＳＵＢ２の一端への急速充電を行う。これにより、制御電源電圧ＶＤＤが電圧ＶＳＴより高い値へ上昇し得る。また、制御回路６１のスイッチング制御動作に伴い、ノードＮ１の電位が閾値Ｖｔｈ１を超えると、電流供給回路１０によるノードＮ２への急速充電が停止される。
【0089】
図５（ｂ）では、一時的に制御電源電圧ＶＤＤが減衰するタイミングｔ１１～ｔ１２においても、電流供給回路１０によりノードＮ２への急速充電が行われることで、制御回路６０によるスイッチング制御が継続されている。すなわち、スイッチング制御ができないダウンタイムが存在しないので、制御電源電圧ＶＤＤのレベルを所望範囲に収めるように安定化させることができ、出力電圧Ｖｏｕｔを正常に保つことができる。
【0090】
以上のように、本実施形態では、スイッチング電源装置１において、入力ノードＮｉｎとノードＮ２との間で抵抗素子ＲＳＴ１と並列に電流供給回路１０を設ける。スイッチング電源装置１は、制御回路６０の起動時に、電流供給回路１０からノードＮ２へ電流を流しノードＮ２への急速充電を行い、制御回路６０の起動が完了すると、電流供給回路１０によるノードＮ２への急速充電を停止する。これにより、制御回路６０の起動時に、起動時間を短縮でき、定常時に、起動用の素子で消費される電力を低減できる。この結果、起動時間の短縮と電力効率低下の抑制とを両立化できる。
【0091】
また、本実施形態では、スイッチング電源装置１は、定常時に、一時的に制御電源電圧ＶＤＤが減衰することに応じて、電流供給回路１０からノードＮ２へ電流を流しノードＮ２への急速充電を行い、制御電源電圧ＶＤＤが回復することに応じて、電流供給回路１０によるノードＮ２への急速充電を停止する。これにより、定常時におけるスイッチング制御ができないダウンタイムの発生を抑制できるので、制御電源電圧ＶＤＤのレベルを所望範囲に収めるように安定化させることができ、出力電圧Ｖｏｕｔを正常に保つ制御とすることができる。
【0092】
なお、スイッチング電源装置１は、抵抗素子ＲＳＴ１が省略された構成であってもよい。例えば、図２では、トランジスタＭＳＴ１がノーマリーオフ型で例示されているが、トランジスタＭＳＴ１をノーマリーオン型に変更してもよい。このとき、抵抗素子ＲＳＴ２の抵抗値と定常時のゲート電圧に対するトランジスタＭＳＴ１のオン抵抗との合成抵抗値を抵抗素子ＲＳＴ１の抵抗値に相当する値になるように、トランジスタＭＳＴ１のディメンジョン（＝Ｗ／Ｌ、Ｗ：ゲート幅、Ｌ：ゲート長）を調整してもよい。これにより、抵抗素子ＲＳＴ１が省略された構成において、定常時に電流供給回路１０が抵抗素子ＲＳＴ１として機能するようにすることができる。
【0093】
あるいは、図６に示すように、スイッチング電源装置１０１における電圧検出回路１２０は、電流供給回路１０とノードＮ２との間に電気的に接続されない構成であってもよい。図６は、実施形態の変形例に係るスイッチング電源装置１０１の概略構成を示す図である。
【0094】
スイッチング電源装置１０１は、電圧検出回路２０（図１参照）に代えて、電圧検出回路１２０を有する。電圧検出回路１２０は、電流供給回路１０とノードＮ１との間に電気的に接続される。電圧検出回路１２０は、ノードＮ１の電圧が閾値Ｖｔｈ１を超えたか否かを検出し、検出結果を示す信号を電流供給回路１０へ供給する。
【0095】
なお、電圧検出回路１２０は、電流供給回路１０とノードＮ２との間に電気的に接続されない。このため、電圧検出回路１２０は、ノードＮ２の電圧が閾値Ｖｔｈ２を超えたか否かを検出しない。
【0096】
電流供給回路１０は、ノードＮ１の電圧が閾値Ｖｔｈ１より小さいことが電圧検出回路１２０で検出されたことに応じて、ノードＮ２への電流の供給を開始する。これにより、制御回路６０の起動時にノードＮ２への供給電流を増加させることができ、起動時間を短縮できる。
【0097】
電流供給回路１０は、ノードＮ１の電圧が閾値Ｖｔｈ１を超えたことが電圧検出回路１２０で検出されたことに応じて、ノードＮ２への電流の供給を停止する。これにより、制御回路６０の定常動作時にノードＮ２への供給電流を低減でき、定常動作の電力効率の低下を抑制できる。
【0098】
【0099】
スイッチング電源装置１０１において、電圧検出回路１２０は、トランジスタＭＳＴ３、コンパレータＣＯＭＰ、シャントレギュレータＳＤ、抵抗素子ＲＢＩＡＳ、抵抗素子ＲＳＤ１及び抵抗素子ＲＳＤ２を有する。
【0100】
トランジスタＭＳＴ３は、例えばＮＭＯＳトランジスタであり、ソースが基準電位に電気的に接続され、ドレインがトランジスタＭＳＴ１のゲートに電気的に接続され、ゲートがコンパレータＣＯＭＰに電気的に接続される。コンパレータＣＯＭＰは、出力ノードがトランジスタＭＳＴ３に接続され、非反転入力ノード（＋）がシャントレギュレータＳＤ及び抵抗素子ＲＢＩＡＳに接続され、反転入力ノード（－）が抵抗素子ＲＳＤ１及び抵抗素子ＲＳＤ２に接続され、電源ノードがノードＮ２に接続されている。シャントレギュレータＳＤは、入力ノードが基準電位に接続され、出力ノードが参照ノード、コンパレータＣＯＭＰの非反転入力ノード（＋）、抵抗素子ＲＢＩＡＳの一端に接続されている。抵抗素子ＲＢＩＡＳの他端は、ノードＮ２、コンパレータＣＯＭＰの電源ノードに接続されている。抵抗素子ＲＳＤ１は、一端がコンパレータＣＯＭＰの反転入力ノード（－）、抵抗素子ＲＳＤ２の一端に接続されている。抵抗素子ＲＳＤ２の他端は、基準電位に接続されている。
【0101】
シャントレギュレータＳＤは、予め設定された閾値Ｖｔｈ１を有する。シャントレギュレータＳＤは、その参照ノードで受ける出力ノードの電圧が閾値Ｖｔｈ１に等しくなるまでは、オフしており、Ｈレベル（≒閾値Ｖｔｈ１）を出力する。シャントレギュレータＳＤは、定電圧源として機能し得る。参照ノードで受ける出力ノードの電圧が閾値Ｖｔｈ１に等しくなると、シャントレギュレータＳＤは、オンし、Ｌレベル（≒グランド電位）を出力する。
【0102】
図７に示す電圧検出回路１２０において、ノードＮ２の電圧が抵抗素子ＲＢＩＡＳの両端電圧とシャントレギュレータＳＤの出力ノードの電圧とに分圧される。
【0103】
例えば、入力ノードＮｉｎへの入力電圧Ｖｉｎの供給が開始され、入力電圧Ｖｉｎが基準電位Ｖ０（例えば、０Ｖ）から上昇し始める。これに応じて、電源ラインＬ１から抵抗素子ＲＳＴ１を介してノードＮ２へ電流が供給され始め、容量素子ＣＳＵＢ２へ電荷が蓄積され始める。容量素子ＣＳＵＢ２の一端の電圧である制御電源電圧ＶＤＤが上昇し始める。また、コンパレータＣＯＭＰが動作可能になる。このとき、抵抗素子ＲＳＤ１を介して伝達されるノードＮ１の電位が閾値Ｖｔｈ１より低いので、コンパレータＣＯＭＰは、比較結果としてＨレベルを出力する。これにより、トランジスタＭＳＴ３がオンして、トランジスタＭＳＴ１のゲートをＬレベル側に引き下げるので、トランジスタＭＳＴ１がオンする。このため、電源ラインＬ１から抵抗素子ＲＳＴ２及びトランジスタＭＳＴ１を介したノードＮ２への電流パスが形成され、電流供給回路１０によるノードＮ２の急速充電が行われ得る。
【0104】
制御回路６０が起動し、抵抗素子ＲＳＤ１を介して伝達されるノードＮ１の電位が閾値Ｖｔｈ１より高くなると、コンパレータＣＯＭＰは、比較結果としてＬレベルを出力する。これにより、トランジスタＭＳＴ３がオフして、トランジスタＭＳＴ１のゲートがＨレベル側へ上がるので、トランジスタＭＳＴ１がオフする。このため、電源ラインＬ１から抵抗素子ＲＳＴ２及びトランジスタＭＳＴ１を介したノードＮ２への電流パスが遮断され、電流供給回路１０によるノードＮ２の急速充電が停止される。
【0105】
なお、参照ノードで受ける出力ノードの電圧が閾値Ｖｔｈ１に等しくなると、シャントレギュレータＳＤは、オンし、Ｌレベル（≒グランド電位）を出力してしまう。そのため、シャントレギュレータＳＤの出力ノードの電圧が閾値Ｖｔｈ１まで下がらないように、抵抗素子ＲＢＩＡＳの抵抗値が決められ得る。また、図７では、整流回路４０の構成として、抵抗素子ＲＢが省略された構成が例示されているが、整流回路４０は、実施形態と同様に動作し得る。
【0106】
このように、実施形態の変形例に係るスイッチング電源装置１０１は、制御回路６０の起動時に、電流供給回路１０からノードＮ２へ電流を流しノードＮ２への急速充電を行い、制御回路６０の起動が完了すると、電流供給回路１０によるノードＮ２への急速充電を停止する。このような構成によっても、制御回路６０の起動時に、起動時間を短縮でき、定常時に、起動用の素子で消費される電力を低減できる。この結果、起動時間の短縮と電力効率低下の抑制とを両立化できる。
【0107】
以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0108】
１，１０１ スイッチング電源装置
１０ 電流供給回路
１１ 接続回路
２０，１２０ 電圧検出回路
３０，４０ 整流回路
５０ スイッチング回路
６０ 制御回路
７０ 整流回路
８０ 入力回路
９０ 出力回路
ＣＳＵＢ１，ＣＳＵＢ２ 容量素子
Ｔ１ １次巻線
Ｔ２ ２次巻線
Ｔ３ 補助巻線
１０ 電流供給回路
１１ 接続回路
２０，１２０ 電圧検出回路
３０，４０ 整流回路
５０ スイッチング回路
６０ 制御回路
７０ 整流回路
８０ 入力回路
９０ 出力回路
ＣＳＵＢ１，ＣＳＵＢ２ 容量素子
Ｔ１ １次巻線
Ｔ２ ２次巻線
Ｔ３ 補助巻線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】