特許7587618ＣＭＯＳイメージセンサのバックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-11-12
(45)【発行日】2024-11-20
(54)【発明の名称】ＣＭＯＳイメージセンサのバックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造
(51)【国際特許分類】
H01L 27/146 20060101AFI20241113BHJP
【ＦＩ】
H01L27/146 A
H01L27/146 D
【請求項の数】
7
【外国語出願】
(21)【出願番号】P 2023035120
(22)【出願日】2023-03-08
(65)【公開番号】P2023165610
(43)【公開日】2023-11-16
【審査請求日】2023-03-08
(31)【優先権主張番号】63/337,739
(32)【優先日】2022-05-03
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/882,869
(32)【優先日】2022-08-08
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】500262038
【氏名又は名称】台湾積體電路製造股▲ふん▼有限公司
【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．
【住所又は居所原語表記】Ｎｏ．８， Ｌｉ－Ｈｓｉｎ Ｒｄ．６， Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ， Ｈｓｉｎｃｈｕ， ＴＡＩＷＡＮ
(74)【代理人】
【識別番号】100147485
【弁理士】
【氏名又は名称】杉村 憲司
(74)【代理人】
【識別番号】230118913
【弁護士】
【氏名又は名称】杉村 光嗣
(74)【代理人】
【識別番号】100164448
【弁理士】
【氏名又は名称】山口 雄輔
(72)【発明者】
【氏名】陳 信宏
(72)【発明者】
【氏名】楊 敦年
(72)【発明者】
【氏名】劉 人誠
(72)【発明者】
【氏名】洪 豐基
(72)【発明者】
【氏名】郭 文昌
(72)【発明者】
【氏名】徐 鴻文
(72)【発明者】
【氏名】劉 世昌
【審査官】渡邊 佑紀
(56)【参考文献】
【文献】米国特許出願公開第２０２０／０１７６４９２（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０２２／０１０９０１５（ＵＳ，Ａ１）
【文献】特開２０１３－１７５４９４（ＪＰ，Ａ）
【文献】特開２０１９－１４０２５１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０２１／０１９３７０３（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０２０／０２４３５７８（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１９／０１４８４２７（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１８／００４７７６６（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／１４６
(57)【特許請求の範囲】
【請求項1】
イメージセンサの形成方法であって、上面図から見て行と列に配列された複数の画素領域内で、それぞれ基板内に第１ドーピング型の複数のフォトダイオードを形成することと、
前記基板内にバックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造を形成して、前記複数の画素領域を分離し、前記ＢＤＴＩ構造が、前記複数のフォトダイオードを取り囲み、前記複数の画素領域の交差部分に配置された第１ＢＤＴＩ素子および前記複数の画素領域の残りの周辺部分に配置された第２ＢＤＴＩ素子を含むことと、
を含み、
前記イメージセンサは、隣接する前記複数の画素領域が浮遊拡散（ＦＤ）ノードを共有する画素共有型レイアウト構造を有し、
前記第１ＢＤＴＩ素子が、前記基板の裏面から前記第２ＢＤＴＩ素子の第２深さより小さい第１深さを有し、
前記ＢＤＴＩ構造を形成するステップが、
前記基板の前記裏面にブロッキング層を形成して、前記第１ＢＤＴＩ素子を定義する領域を覆い、前記第１ＢＤＴＩ素子を定義する領域が、前記複数の画素領域の前記交差部分を含むことと、
前記ブロッキング層の真上に第１部分を有し、且つ前記複数の画素領域の前記残りの周辺部分に第２部分を有するＢＤＴＩトレンチを有するハードマスクを形成してパターン化することと、
エッチングを行い、前記ブロッキング層を通過して前記第１深さまで前記基板の中に向かって前記ＢＤＴＩトレンチの前記第１部分を深くし、前記第２深さまで前記基板の中に向かって前記ＢＤＴＩトレンチの前記第２部分を深くすることと、
前記ＢＤＴＩトレンチに隔離材料を充填することと、
を含む
方法。
【請求項2】
前記第２ＢＤＴＩ素子が、前記基板を通って形成され、前記基板の最大深度である前記第２深さを有する請求項１に記載の方法。
【請求項3】
前記基板の前記裏面に前記複数のフォトダイオードに対応する複数のカラーフィルタを形成することをさらに含み、前記複数のカラーフィルタが、前記ＢＤＴＩ構造の前記第１ＢＤＴＩ素子および前記第２ＢＤＴＩ素子を覆うインターフェースにおいて互いに接触する請求項１に記載の方法。
【請求項4】
イメージセンサの形成方法であって、基板の第１画素領域に第１フォトダイオードを形成して、前記第１画素領域に隣接する前記基板の第２画素領域に第２フォトダイオードを形成し、前記第１フォトダイオードおよび前記第２フォトダイオードが、第１ドーピング型であることと、
前記第１フォトダイオードと前記第２フォトダイオードの間に、前記基板の前面から前記第１ドーピング型の浮遊拡散（ＦＤ）ノードを形成することと、
前記第１フォトダイオードと前記第２フォトダイオードの間の前記基板の裏面にブロッキング層を形成することと、
前記ブロッキング層の真上に第１部分を有し、且つ、前記第１画素領域及び前記第２画素領域の残りの周辺部分に第２部分を有するＢＤＴＩトレンチを有するハードマスクを形成してパターン化することと、
エッチングを行い、前記ブロッキング層を通過して第１深さまで前記基板の中に向かって前記ＢＤＴＩトレンチの前記第１部分を深くし、第２深さまで前記基板の中に向かって前記ＢＤＴＩトレンチの前記第２部分を深くし、前記第２深さが、第１深さより大きいことと、
前記ＢＤＴＩトレンチの前記第１部分および前記第２部分を充填して、それぞれ前記第１深さを有する第１ＢＤＴＩ素子および前記第２深さを有する第２ＢＤＴＩ素子を形成することにより、バックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造を形成することと、
を含み、
前記イメージセンサは、隣接する複数の画素領域が前記ＦＤノードを共有する画素共有型レイアウト構造を有し、
前記ブロッキング層は、前記第１ＢＤＴＩ素子を定義する領域を覆う、
方法。
【請求項5】
前記第２ＢＤＴＩ素子が、前記基板を通って形成され、前記基板の最大深度である前記第２深さを有する請求項４に記載の方法。
【請求項6】
前記ブロッキング層が、前記ＦＤノードを覆う請求項４に記載の方法。
【請求項7】
複数の画素領域内で、それぞれ基板内に配置された複数のフォトダイオードと、前記基板の前面から前記基板の中に延伸し、前記複数の画素領域の交差部分に配置され、前記複数の画素領域の間で共有される浮遊拡散（ＦＤ）ノードと、
前記基板の裏面から延伸して、前記複数の画素領域を分離し、前記複数の画素領域の前記交差部分を中心とする正方形又は矩形の形状を有するブロッキング領域に配置された第１ＢＤＴＩ素子および前記複数の画素領域の残りの領域に配置された第２ＢＤＴＩ素子を含むバックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造と、
を含み、
前記第１ＢＤＴＩ素子が、前記第２ＢＤＴＩ素子の第２深さより小さい第１深さを有し、
前記第１ＢＤＴＩ素子が、前記ＦＤノードの真下に間隔を空けて配置され、
前記第１ＢＤＴＩ素子が、上面図から見て十字形を有し、前記第１深さは、前記十字形の中心領域から前記十字形の周辺領域に向かって単調に減少し、前記十字形の周辺領域は、前記第２ＢＤＴＩ素子に接触する、
イメージセンサ。
【発明の詳細な説明】
【背景技術】
【0001】
デジタルカメラやビデオカメラ等の現代の電子機器の多くは、光学画像をデジタルデータに変換するイメージセンサを含む。イメージセンサは、画素領域のアレイを含み、各画素領域は、光信号（例えば、光）を獲得してデジタルデータ（例えば、デジタル画像）に変換するよう構成されたフォトダイオードを含む。相補型金属酸化膜半導体（complementary metal-oxide semiconductor, CMOS）イメージセンサは、低消費電力、高速データ処理、および低製造コスト等の多くの利点により、通常、電荷結合素子（charge-coupled device, CCD）イメージセンサ上で使用される。
【発明の概要】
【発明が解決しようとする課題】
【0002】
イメージセンサは、アレイ状に配列された複数の画素領域を含む。複数の画素領域のそれぞれは、入射光を電荷キャリアに変換するよう構成されたフォトダイオードを含むことができる。転送ゲートは、浮遊拡散（floating diffusion, FD）ノードに流れる変換された電荷キャリアのフローを制御して、入射光を検出するよう構成される。ＦＤノードは、画素装置領域内の複数のトランジスタ（例えば、リセットトランジスタ、ソースフォロワトランジスタ等）に結合される。画素共有型レイアウトにおいて、複数の画素領域は、１つのＦＤノードを共有することができ、隣接する画素領域の境界部分または交差部分にＦＤノードを配置することができる。
【0003】
隣接する画素領域は、互いに近接して配置されるため、同じＦＤノードを複数の画素領域で共有することによって、イメージセンサの実装面積サイズを減らすことができる。しかしながら、画素領域を互いに近接して配置することによって、イメージセンサは、光学的および電気的クロストーク（crosstalk）を引き起こすリスクがある。光学的クロストークは、例えば、光学データ（例えば、光）が画素領域に斜めに入射して、隣接する画素領域を横切った場合に発生する。電気的クロストークは、例えば、フォトダイオード内の電荷キャリアが隣接するフォトダイオードに移動した場合に発生する。
【0004】
クロストークを防ぐために、基板の中にバックサイドディープトレンチアイソレーション（backside deep trench isolation, BDTI）を配置して、隣接する画素領域を互いに分離する。基板を通って垂直に延伸する完全なＢＤＴＩは、優れた電気的および光学的隔離を提供する。しかしながら、画素共有型レイアウト構造を有するイメージセンサにおいて、完全なＢＤＴＩは、垂直に延伸してＦＤノードおよび／または他の画素装置に接触するため、電流漏れが生じる可能性がある。完全なＢＤＴＩの辺縁に沿って欠陥が発生すると、漏れ経路を提供するため、イメージセンサの画素解像度が低下するリスクがある。裏面トレンチの横方向サイズは、交差部分の方が大きくなっており、より多くのエッチング液がトレンチの中に入って、画素領域の交差部分におけるエッチレートを増加させるため（マイクロローディング効果とも称される）、完全なＢＤＴＩのこの問題は、特に、画素領域の交差部分に配置されるＦＤノードにとって特に重大である。そのため、完全なＢＤＴＩは、トレンチ形成の自然な結果として、ＦＤノードにおいてより深くなる。そのため、画素共有型レイアウト構造のＢＤＴＩは、大きな深度余裕を必要とするが、必要とされる深度余裕のために、光学的および電気的クロストークを十分に防ぐことができない。
【課題を解決するための手段】
【0005】
本発明は、いくつかの実施形態において、イメージセンサの形成方法を提供する。この方法は、上面図から見て行と列に配列された複数の画素領域内で、それぞれ基板内に第１ドーピング型の複数のフォトダイオードを形成することを含む。基板内にバックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造を形成して、複数の画素領域を分離する。ＢＤＴＩ構造は、複数のフォトダイオードを取り囲み、複数の画素領域の交差部分に配置された第１ＢＤＴＩ素子および複数の画素領域の残りの周辺部分に配置された第２ＢＤＴＩ素子を含む。第１ＢＤＴＩ素子は、基板の裏面から第２ＢＤＴＩ素子の第２深さより小さい第１深さを有する。
【0006】
本発明は、また、いくつかの実施形態において、イメージセンサの形成方法を提供する。この方法は、基板の第１画素領域に第１フォトダイオードを形成し、第１画素領域に隣接する基板の第２画素領域に第２フォトダイオードを形成することを含む。第１フォトダイオードおよび第２フォトダイオードは、第１ドーピング型のフォトダイオードである。第１フォトダイオードと第２フォトダイオードの間の基板の裏面にブロッキング層を形成する。ブロッキング層の真上に第１部分を有し、且つ第１フォトダイオードおよび第２フォトダイオードの向かい合う側にそれぞれ第２部分を有するＢＤＴＩトレンチを有するハードマスクを形成してパターン化する。エッチングを行い、ブロッキング層を通過して第１深さまで基板の中に向かってＢＤＴＩトレンチの第１部分を深くし、第２深さまで基板の中に向かってＢＤＴＩトレンチの第２部分を深くする。第２深さは、第１深さより大きい。ＢＤＴＩトレンチの第１部分および第２部分を充填して、それぞれ第１深さを有する第１ＢＤＴＩ素子および第２深さを有する第２ＢＤＴＩ素子を形成することにより、バックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造を形成する。
【0007】
本発明は、さらに、いくつかの実施形態において、複数の画素領域内で、それぞれ基板内に配置された複数のフォトダイオードと、浮遊拡散（ＦＤ）ノードと、バックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造と、を含むイメージセンサを提供する。ＦＤノードは、基板の前面から基板の中に延伸する。ＦＤノードは、複数の画素領域の交差部分に配置され、複数の画素領域間で共有される。ＢＤＴＩ構造は、基板の裏面から延伸して、複数の画素領域を分離し、ＢＤＴＩ構造は、複数の画素領域の交差部分を中心とするブロッキング領域に配置された第１ＢＤＴＩ素子および複数の画素領域の残りの領域に配置された第２ＢＤＴＩ素子を含む。第１ＢＤＴＩ素子は、第２ＢＤＴＩ素子の第２深さより小さい第１深さを有する。
【発明の効果】
【0008】
本発明に基づくと、異なる深さを有するＢＤＴＩ構造は、隣接する画素領域間に最適な電気的および光学的隔離を提供する。そのため、ＦＤノードからの漏れ経路を軽減して、より優れた隔離を提供し、隣接する画素領域間のクロストークを十分に防ぐことができる。
【図面の簡単な説明】
【0009】
添付図面は、本発明の原理がさらに理解されるために含まれており、本明細書に組み込まれ、且つその一部を構成するものである。図面は、本発明の実施形態を例示しており、説明とともに、本発明の原理を説明する役割を果たしている。
【0010】
【図4】図４Ａ～図１３Ｂは、異なる深さの第１および第２ＢＤＴＩ素子を含むＢＤＴＩ構造によって互いに分離された複数の画素領域を有するイメージセンサの形成方法のいくつかの実施形態の上面図および断面図である。
【図5】図４Ａ～図１３Ｂは、異なる深さの第１および第２ＢＤＴＩ素子を含むＢＤＴＩ構造によって互いに分離された複数の画素領域を有するイメージセンサの形成方法のいくつかの実施形態の上面図および断面図である。
【図6】図４Ａ～図１３Ｂは、異なる深さの第１および第２ＢＤＴＩ素子を含むＢＤＴＩ構造によって互いに分離された複数の画素領域を有するイメージセンサの形成方法のいくつかの実施形態の上面図および断面図である。
【図7】図４Ａ～図１３Ｂは、異なる深さの第１および第２ＢＤＴＩ素子を含むＢＤＴＩ構造によって互いに分離された複数の画素領域を有するイメージセンサの形成方法のいくつかの実施形態の上面図および断面図である。
【図8】図４Ａ～図１３Ｂは、異なる深さの第１および第２ＢＤＴＩ素子を含むＢＤＴＩ構造によって互いに分離された複数の画素領域を有するイメージセンサの形成方法のいくつかの実施形態の上面図および断面図である。
【図9】図４Ａ～図１３Ｂは、異なる深さの第１および第２ＢＤＴＩ素子を含むＢＤＴＩ構造によって互いに分離された複数の画素領域を有するイメージセンサの形成方法のいくつかの実施形態の上面図および断面図である。
【図10】図４Ａ～図１３Ｂは、異なる深さの第１および第２ＢＤＴＩ素子を含むＢＤＴＩ構造によって互いに分離された複数の画素領域を有するイメージセンサの形成方法のいくつかの実施形態の上面図および断面図である。
【図11】図４Ａ～図１３Ｂは、異なる深さの第１および第２ＢＤＴＩ素子を含むＢＤＴＩ構造によって互いに分離された複数の画素領域を有するイメージセンサの形成方法のいくつかの実施形態の上面図および断面図である。
【図12】図４Ａ～図１３Ｂは、異なる深さの第１および第２ＢＤＴＩ素子を含むＢＤＴＩ構造によって互いに分離された複数の画素領域を有するイメージセンサの形成方法のいくつかの実施形態の上面図および断面図である。
【発明を実施するための形態】
【0011】
以下の開示は、提供される主題の異なる特徴を実施するための多くの異なる実施形態または例を提供する。本開示を単純化するために、構成要素および配置の具体例を以下に記載する。これらはもちろん単なる例であり、限定することを意図しない。例えば、以下の説明における第１の特徴の上または第２の特徴の上への形成は、第１および第２の特徴が直接接触するように形成される実施形態を含み、また、第１と第２の特徴は直接接触せずに、追加の特徴が第１の特徴と第２の特徴との間に形成されるような実施形態も含み得る。さらに、本開示は、様々な例において参照番号および／または文字を繰り返すことがある。この繰り返しは、単純さと明瞭さの目的のためであって、それ自体は、議論された様々な実施形態間および／または構成間の関係を指示するものではない。
【0012】
さらに、「下に」、「下方に」、「下位に」、「上方に」、「上位に」などの空間的に相対的な用語は、図に示されるような１つの要素または特徴の別の要素または特徴に対する関係を記載するために、説明を容易にするためにここでは使用され得る。空間的に相対的な用語は、図に示されている方向に加えて、使用中または動作中の装置の異なる向きを包含することを意図している。装置は他の方向を向いていてもよく（９０度または他の方向に回転される）、本明細書で使用される空間的に相対的な記述はそれに応じて同様に解釈され得る。
【0013】
本発明は、異なる深さを有する第１ＢＤＴＩ素子および第２ＢＤＴＩ素子を有するＢＤＴＩ構造、および関連するイメージセンサデバイスの形成方法に関するものである。異なる深さを有するＢＤＴＩ構造は、隣接する画素領域間に最適な電気的および光学的隔離を提供するよう構成される。イメージセンサは、複数の画素領域の交差部分に配置された同じＦＤノードを共有する複数のフォトダイオードを有する画素共有型レイアウト構造を有することができる。第１ＢＤＴＩ素子は、交差部分に配置されて第１深さを有し、ＦＤノードから垂直に間隔を空けるため、ＦＤノードからの漏れ経路を軽減することができる。第２ＢＤＴＩ素子は、複数の画素領域の他の周辺部分を取り囲んで、第１ＢＤＴＩ素子の第１深さより大きい第２深さを有するため、より優れた隔離を提供し、隣接する画素領域間のクロストークを改善することができる。いくつかの実施形態において、第１深さは、完全な隔離を行うために、イメージセンサデバイスの基板の最大深度（full depth）であってもよい。
【0014】
以下、さらに詳しい例を挙げて説明する。いくつかの実施形態において、ＢＤＴＩ構造は、ＢＤＴＩトレンチを有するハードマスクを形成してパターン化することと、エッチングを行い、ハードマスクに基づいて、基板の中に向かってＢＤＴＩトレンチを深くすることと、深くしたＢＤＴＩトレンチを隔離材料で充填することによって形成される。ＢＤＴＩトレンチを形成する前に、基板の裏面にブロッキング層を形成して、第１ＢＤＴＩ素子を定義する領域を覆ってもよい。ブロッキング層は、ＢＤＴＩトレンチ掘り下げの１回またはそれ以上のエッチングプロセスに対するエッチレート（etch rate）を低くする。そのため、第１ＢＤＴＩ素子に対応するＢＤＴＩトレンチの第１部分の掘り下げが遅れるため、ＢＤＴＩトレンチの第１部分の深さは、第２ＢＤＴＩ素子を定義するＢＤＴＩトレンチの第２部分より小さくなる。ブロッキング層を配置して第１ＢＤＴＩ素子を形成することにより、１つのマスクを使用して１回のフォトリソグラフィープロセスでＢＤＴＩ構造の第１および第２ＢＤＴＩ素子を形成することができる。第１および第２ＢＤＴＩ素子は、１つのマスクを使用して定義されるため、重複やミスアライメント（misalignment）の問題が解消される。
【0015】
図１Ａ～図１Ｆは、異なる深さｄ１、ｄ２の第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂを含むバックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造１２４の形成方法のいくつかの実施形態の一連の断面図１００Ａ～１００Ｆである。
【0016】
ＢＤＴＩ構造１２４を形成する前に、基板１０２を前面１０２ｆから作成することができる。第１画素領域１０３ａに第１フォトダイオード１０４ａを形成することができ、第１画素領域１０３ａに隣接する第２画素領域１０３ｂに第２フォトダイオード１０４ｂを形成することができる。第１フォトダイオードおよび第２フォトダイオードは、第１ドーピング型（例えば、ｎ型）のフォトダイオードである。第１フォトダイオード１０４ａと第２フォトダイオード１０４ｂの間に、基板１０２の前面１０２ｆから第１ドーピング型の浮遊拡散（ＦＤ）ノード１０８を形成することができる。第１および第２画素領域１０３ａおよび１０３ｂは、ＦＤノード１０８を共有することができる。各フォトダイオード１０４とＦＤノード１０８の間にそれぞれ転送ゲート１１０を形成することができる。転送ゲート１１０は、フォトダイオード１０４とＦＤノード１０８の間の電流フローを制御するよう構成される。転送ゲート１１０は、基板１０２の前面１０２ｆに沿って配置されたゲート電極およびゲート誘電体を含むことができる。転送ゲート１１０は、電流フローのより優れた制御を行うために、基板内に垂直に延伸してもよい。ゲート電極は、例えば、ドープされたポリシリコン、導電性金属（例えば、アルミニウム）等を含むことができる。ゲート酸化物は、高ｋ誘電体（high-k dielectric）、酸化物（例えば、二酸化ケイ素）等を含むことができる。
【0017】
いくつかの実施形態において、基板１０２の前面１０２ｆに並ぶようにエッチストップ層１１６を形成する。エッチストップ層１１６は、形成される第２ＢＤＴＩ素子１２４ｂのエッチングストップを提供するよう構成されることができる（例えば、図１Ｃ、図１Ｄを参照）。いくつかの実施形態において、エッチストップ層１１６は、第２ＢＤＴＩ素子１２４ｂが形成される領域を少なくとも覆うようにパターン化されてもよい。あるいは、エッチストップ層１１６は、基板１０２の前面１０２ｆの上表面および転送ゲート１１０の側壁と上表面の輪郭に沿うように形成されてもよい。エッチストップ層１１６の上に層間誘電体（inter-layer dielectric, ILD）層１３２を形成することができる。続いて、転送ゲート１１０およびＦＤノード１０８に対し、ＩＬＤ層および／またはエッチストップ層１１６を通って導電性コンタクトおよび金属相互接続層（図示せず）を形成してもよい。
【0018】
図１Ａの断面図１００Ａに示すように、いくつかの実施形態において、基板１０２の裏面１０２ｂにブロッキング層１１２を形成してパターン化し、第１ＢＤＴＩ素子１２４ａを定義する領域を覆う（図１Ｄ～図１Ｆを参照）。ブロッキング層１１２は、ＦＤノード１０８を覆うように形成されてもよい。
【0019】
図１Ｂの断面図１００Ｂに示すように、いくつかの実施形態において、ブロッキング層１１２の上にハードマスク１１４を形成する。続いて、ハードマスク１１４をパターン化して、ブロッキング層１１２の真上に第１部分１２２を有し、且つ第２ＢＤＴＩ素子１２４ｂを定義する画素領域１０３ａ、１０３ｂの反対側に第２部分１２０を有するＢＤＴＩトレンチを形成する（図１Ｄ～図１Ｆを参照）。１回のフォトリソグラフィープロセスを使用して、ＢＤＴＩトレンチの第１部分１２２および第２部分１２０を定義し、ＢＤＴＩ構造の第１および第２ＢＤＴＩ素子に対応してハードマスク１１４をパターン化することができる。それにより、重複やミスアライメントの問題が解消される。
【0020】
図１Ｃの断面図１００Ｃに示すように、いくつかの実施形態において、エッチングを行い、ハードマスク１１４に基づいて、基板１０２の中に向かってＢＤＴＩトレンチを深くする。ブロッキング層１１２は、エッチレートを低くするため、ＢＤＴＩトレンチの第２部分１２０の掘り下げと比較して、ＢＤＴＩトレンチの第１部分１２２の掘り下げは、ブロッキング層１１２によって遅れる。その結果、ＢＤＴＩトレンチの第１部分１２２は、第２部分１２０の第２深さｄ２’より小さい第１深さｄ１’で形成される。そのため、ＦＤノード１０８から垂直に間隔を空けて第１部分１２２を形成することができ、第２部分１２０をより深く形成して、隣接する画素領域のより優れた隔離を提供することができる。いくつかの実施形態において、第２部分１２０は、基板１０２を通って、基板１０２の最大垂直深度を有するように形成されてもよい。第２部分１２０のエッチングは、エッチストップ層１１６で停止することができる。
【0021】
いくつかの実施形態において、エッチングは、ブロッキング層１１２と基板１０２のエッチングに対し、異なるエッチレートを有する。エッチレートは、ある期間内にエッチングによって除去された深さとして定義される。いくつかの実施形態において、基板１０２およびブロッキング層１１２のＢＤＴＩトレンチエッチングのエッチレート率は、約１０：１～約３０：１の範囲であってもよい。エッチレート率が小さい（例えば、エッチレートが１０：１より小さい）場合、ブロッキング層の深度差Δｄが不十分になるか、厚さが厚くなる可能性がある。エッチレート率が大きい（例えば、エッチレートが３０：１より大きい）場合、深度差Δｄの制御が粗雑になる可能性がある。
【0022】
図１Ｄの断面図１００Ｄに示すように、いくつかの実施形態において、深くしたＢＤＴＩトレンチに隔離材料を充填して、異なる深さｄ１、ｄ２の第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂを有するＢＤＴＩ構造１２４を形成する。ハードマスク１１４を形成してパターン化する前にブロッキング層１１２を配置することによって、ＢＤＴＩ構造１２４の第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂを１回のフォトリソグラフィープロセスで形成することができる。第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂは、１つのマスクおよび１回のフォトリソグラフィープロセスを使用して定義されるため、重複やミスアライメントの問題が解消される。
【0023】
隔離材料を充填した後、平坦化プロセスを行って、余分な隔離材料を除去し、平面状の上表面を形成する。いくつかの実施形態において、隔離材料は、平坦化を行うために減らされるが、平坦化後もハードマスク１１４、ブロッキング層１１２、および複数のフォトダイオード１０４を覆っている。得られたデバイス構造は、図１Ｄに示すように、ハードマスク１１４の上方に適切な厚さのＢＤＴＩ構造１２４を有することができる。
【0024】
図１Ｅの断面図１００Ｅに示すように、いくつかの追加の実施形態において、平坦化プロセスを行って、フォトダイオード１０４を覆っている隔離材料を除去する。ハードマスク１１４および／またはブロッキング層１１２を部分的に、または完全に除去することによって、放射線がフォトダイオード１０４に到達しやすくすることができる。図１Ｅは、ハードマスク１１４がブロッキング層１１２を覆うデバイス構造の例である。第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂは、ハードマスク１１４の上表面と並んだ上表面を有することができる。図示していないが、第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂがブロッキング層１１２の上表面と並んだ上表面を有するように、追加的に、または代替的に平坦化プロセスを行って、ハードマスク１１４をさらに低くし、ブロッキング層１１２の上で停止してもよい。
【0025】
図１Ｆの断面図１００Ｆに示すように、いくつかの追加の実施形態において、平坦化プロセスを行って、隔離材料をさらに減らし、ハードマスク１１４およびブロッキング層１１２を除去することによって、放射線がフォトダイオード１０４に到達しやすくする。その結果、第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂは、基板１０２の裏面１０２ｂの上表面と並んだ上表面を有することができる。
【0026】
いくつかの実施形態において、図示していないが、続いて、画素領域１０３ａ、１０３ｂに対応する基板１０２の裏面１０２ｂに反射防止層およびカラーフィルタを形成することができる。カラーフィルタは、特定範囲の波長を有する放射線を透過させるが、特定範囲外の波長の光を遮断するよう構成される。隔離を行うために、カラーフィルタ隔離構造（例えば、複合格子）を形成して、カラーフィルタを分離してもよい。また、カラーフィルタの上にマイクロレンズを形成してもよい。
【0027】
操作中、入射放射線は、マイクロレンズおよびカラーフィルタを通過して、基板１０２の裏面１０２ｂにぶつかり、基板１０２の裏面１０２ｂからフォトダイオード１０４に入る。フォトダイオード１０４は、入射放射線（例えば、光子）を電気信号に変換する（すなわち、入射放射線から電子と正孔の対を生成する）よう構成される。第１深さｄ１を有する第１ＢＤＴＩ素子１２４ａがＦＤノード１０８から間隔を空けて覆うことによって、画素領域１０３ａ、１０３ｂを隔離しながら、ＦＤノード１０８から電気信号が漏れるのを防ぐ。第１深さｄ１より大きい第２深さｄ２（例えば、基板１０２の最大深度）を有する第２ＢＤＴＩ素子１２４ｂを画素領域１０３ａと１０３ｂの間の残りの周辺領域および画素領域１０３ａ、１０３ｂの外側の境界部分に配置することによって、画素領域１０３ａ、１０３ｂと隣接する画素領域の間に最適な隔離を提供する。
【0028】
図２Ａ～図２Ｄは、異なる深さの第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂを含むＢＤＴＩ構造１２４によって分離および隔離された複数の画素領域１０３ａ～１０３ｄを有するイメージセンサのいくつかの実施形態の上面図および断面図２００Ａ～２００Ｄである。図面および明細書の説明において４つの画素領域１０３ａ～１０３ｄを例に挙げているが、異なる数量の画素領域を設計してＦＤノードを共有できることを理解されたい。同じパターンまたは複数の異なるパターンを繰り返して、適切な数の画素領域をイメージセンサに配置することができる。
【0029】
図２Ａの上面図２００Ａに示すように、ＢＤＴＩ構造１２４は、イメージセンサの画素領域１０３を隔離する。ＢＤＴＩ構造１２４は、ブロッキング領域１１２ｒ内に配置された第１ＢＤＴＩ素子１２４ａ、およびブロッキング領域１１２ｒの外側の複数の画素領域１０３ａ～１０３ｄの残りの周辺部分に配置された第２ＢＤＴＩ素子１２４ｂを含む。いくつかの実施形態において、ブロッキング領域１１２ｒは、複数の画素領域１０３ａ～１０３ｄの交差部分を覆う。ブロッキング領域１１２ｒは、正方形であっても、矩形であってもよく、複数の画素領域１０３ａ～１０３ｄの交差部分を中心とすることができる。第１ＢＤＴＩ素子１２４ａは、複数の画素領域１０３ａ～１０３ｄの交差領域で交差する十字形を有することができる。
【0030】
図２Ａの線Ｂ－Ｂ’および線Ｃ－Ｃ’に沿った図２Ｂおよび図２Ｃの断面図２００Ｂおよび２００Ｃに示すように、いくつかの実施形態において、各画素領域１０３は、転送ゲート１１０およびフォトダイオード１０４を含む。ＦＤノード１０８は、転送ゲート１１０のフォトダイオード１０４と向かい合う側に配置することができる。ＦＤノード１０８を複数の画素領域１０３ａ～１０３ｄの交差部分に配置して、複数の画素領域１０３ａ～１０３ｄで共有してもよい。転送ゲート１１０は、フォトダイオード１０４とＦＤノード１０８の間の電流フローを制御するよう構成される。転送ゲート１１０は、基板１０２の前面１０２ｆに沿って配置されたゲート電極およびゲート誘電体を含むことができる。電流フローのより優れた制御を行うために、転送ゲート１１０は、基板内に垂直に延伸してもよい。ゲート電極は、例えば、ドープされたポリシリコン、導電性金属（例えば、アルミニウム）等を含むことができる。ゲート酸化物は、高ｋ誘電体、酸化物（例えば、二酸化ケイ素）等を含むことができる。
【0031】
図２Ａの線Ｂ－Ｂ’、線Ｃ－Ｃ’、および線Ｄ－Ｄ’に沿った図２Ｂ～図２Ｄの断面図２００Ｂ～２００Ｄに示すように、いくつかの実施形態において、ＢＤＴＩ構造１２４の第１ＢＤＴＩ素子１２４ａおよび第２ＢＤＴＩ素子１２４ｂは、基板１０２の裏面１０２ｂからそれぞれ第１深さｄ１および第２深さｄ２に向かって延伸する。第１深さｄ１は、第２深さｄ２より小さい。いくつかの実施形態において、第１深さｄ１は、第２深さｄ２の０．１～０．９倍の範囲であってもよい。第１ＢＤＴＩ素子１２４ａは、ＦＤノード１０８から間隔を空けて垂直に配置することができる。ＦＤノード１０８からの漏れを防ぎ、同時に、第１画素領域１０３ａと第２画素領域１０３ｂの間の光学的および電気的隔離を提供するために、ＦＤノード１０８と第１ＢＤＴＩ素子１２４ａの間の距離は、約１μｍ～約９μｍの間の範囲、または約２μｍ～約３μｍの間の範囲であってもよい。第１ＢＤＴＩ素子１２４ａまたは第２ＢＤＴＩ素子１２４ｂの幅は、約４０ｎｍ～約４００ｎｍの間の範囲、または約１００ｎｍ～約１５０ｎｍの間の範囲であってもよい。いくつかの実施形態において、第１ＢＤＴＩ素子１２４ａの第１深さｄ１は、約０．１μｍ～約６μｍの間の範囲である。いくつかの実施形態において、第２ＢＤＴＩ素子１２４ｂの第２深さｄ２は、約２μｍ～約１０μｍの間の範囲である。
【0032】
いくつかの実施形態において、第２ＢＤＴＩ素子１２４ｂは、基板１０２を通って配置され、基板１０２の最大深度である第２深さｄ２を有することができる。第１ＢＤＴＩ素子１２４ａの第１深さｄ１は、マイクロローディング効果により、複数の画素領域１０３ａ～１０３ｄの交差部分において、残りの周辺領域より大きくなることができる。そのため、第１ＢＤＴＩ素子１２４ａの第１深さｄ１は、交差領域を横切る線Ｂ－Ｂ’に沿った図２Ｂに示すように、画素領域１０３ａ、１０３ｂの残りの周辺領域を横切る線Ｃ－Ｃ’に沿った図２Ｃより大きくなることができる。
【0033】
また、図２Ｄに示すように、いくつかの実施形態において、第１ＢＤＴＩ素子１２４ａおよび第２ＢＤＴＩ素子１２４ｂは、図２Ａの線Ｄ－Ｄ’のように、ＢＤＴＩ線に沿って連続した本体である。第１ＢＤＴＩ素子１２４ａは、第１深さｄ１が第１ＢＤＴＩ素子１２４ａの十字形の中心領域１２４ｃから周辺領域１２４ｐに向かって単調に減少する凸形状を有する（図２Ａおよび図２Ｄを参照）。上述したように、十字形の中心領域１２４ｃおよび周辺領域１２４ｐは、ブロッキング領域１１２ｒの中心領域および境界領域に対応することができる。図２Ｃの断面図２００Ｃに示した第１ＢＤＴＩ素子１２４ａの第１深さｄ１は、第１ＢＤＴＩ素子１２４ａの十字形の中心領域１２４ｃと周辺領域１２４ｐの間の中間点を横切る線Ｃ－Ｃ’に沿って取られたものである。そのため、図２Ｃの断面図２００Ｃに示した第１ＢＤＴＩ素子１２４ａの第１深さｄ１は、図２Ｄの断面図２００Ｄに示した第１ＢＤＴＩ素子１２４ａの中心領域１２４ｃの第１深さｄ１と周辺領域１２４ｐの第１深さｄ１の間にある。
【0034】
図３Ａ～図３Ｃは、基板１０２内に配置され、且つ異なる深さｄ１、ｄ２の第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂを含むＢＤＴＩ構造１２４によって分離された複数の画素領域のアレイを有するイメージセンサのいくつかの実施形態の上面図および断面図３００Ａ～３００Ｃである。ＢＤＴＩ構造１２４は、隣接する画素領域の隔離を提供するよう構成される。
【0035】
例として、図３Ａに示すように、イメージセンサは、行と列に、または別のアレイに配列された複数の画素領域（例えば、１０３-１、１０３-２、１０３-３）を含むことができる。複数の画素領域１０３-１、１０３-２、および１０３-３のそれぞれは、ＦＤノード（図示せず）を共有する複数の画素領域（例えば、画素領域１０３ａ～１０３ｄ）を含むことができる。ＦＤノードは、複数の画素領域１０３ａ～１０３ｄの交差部分に配置することができる。いくつかの実施形態において、複数の画素領域１０３ａ～１０３ｄの交差部分を覆うようにブロッキング領域１１２ｒを定義する。ブロッキング領域１１２ｒは、正方形であっても、矩形であってもよく、複数の画素領域１０３ａ～１０３ｄの交差部分を中心とすることができる。いくつかの実施形態において、ＢＤＴＩ構造１２４は、ブロッキング領域１１２ｒ内に配置された第１ＢＤＴＩ素子１２４ａ、およびブロッキング領域１１２ｒの外側の複数の画素領域１０３ａ～１０３ｄの残りの周辺部分に配置された第２ＢＤＴＩ素子１２４ｂを含む。
【0036】
図３Ｂに示すように、ＢＤＴＩ構造１２４の第１ＢＤＴＩ素子１２４ａおよび第２ＢＤＴＩ素子１２４ｂは、基板１０２の裏面１０２ｂからそれぞれ第１深さｄ１および第２深さｄ２に向かって延伸する。第１深さｄ１は、第２深さｄ２より小さい。第１ＢＤＴＩ素子１２４ａは、ＦＤノードから垂直に間隔を空けてもよい。いくつかの実施形態において、第２ＢＤＴＩ素子１２４ｂは、基板１０２を通って配置され、基板１０２の最大深度である第２深さｄ２を有することができる。第２ＢＤＴＩ素子１２４ｂが第１深さｄ１より大きい第２深さｄ２を有することによって、ＦＤノードの電流漏れが生じることなく、隣接する画素領域間に最適な隔離が提供される。
【0037】
図３Ｃに示すように、いくつかの実施形態において、図３ＡのＢＤＴＩ線（例えば、線Ｃ－Ｃ’）に沿って、第１ＢＤＴＩ素子１２４ａの第１深さｄ１は、マイクロローディング効果により、複数の画素領域１０３ａ～１０３ｄの交差部分において、残りの周辺領域より大きくなることができる。そのため、第１ＢＤＴＩ素子１２４ａは、第１深さｄ１が第１ＢＤＴＩ素子１２４ａの十字形の中心領域１２４ｃから周辺領域１２４ｐに向かって単調に減少する凸形状を有する（図３Ａおよび図３Ｃを参照）。十字形の中心領域１２４ｃおよび周辺領域１２４ｐは、ブロッキング領域１１２ｒの中心領域および境界領域に対応することができる。
【0038】
また、図３Ｂの断面図３００Ｂに示した第１ＢＤＴＩ素子１２４ａの第１深さｄ１は、第１ＢＤＴＩ素子１２４ａの十字形の中心領域１２４ｃと周辺領域１２４ｐの間の中間点を横切る線Ｂ－Ｂ’に沿って取られたものである。そのため、図３Ｂの断面図３００Ｂに示した第１ＢＤＴＩ素子１２４ａの第１深さｄ１は、図３Ｃの断面図３００Ｃに示した第１ＢＤＴＩ素子１２４ａの中心領域１２４ｃの第１深さｄ１と周辺領域１２４ｐの第１深さｄ１の間にあってもよい。
【0039】
図４Ａ～図１３Ｂは、隣接する画素領域を互いに隔離する第１および第２ＢＤＴＩ素子を含むＢＤＴＩ構造を有するイメージセンサの形成方法のいくつかの実施形態の断面図４００Ａ～１３００Ｂである。図４Ａ～図１３Ｂは、方法に関する説明であるが、図４Ａ～図１３Ｂにおいて開示した構造は、方法に限定されず、方法とは無関係な構造として独立してもよいことを理解されたい。
【0040】
図４Ａ～図７Ｂは、基板１０２を前面１０２ｆから作成し、基板１０２の前面１０２ｆに沿って様々なドープ領域およびゲート構造を形成するいくつかの例を示したものである。下記のより詳細な例によって示されるように、いくつかの実施形態において、複数の画素領域１０３ａ～１０３ｄ内に第１ドーピング型（例えば、ｎ型）の複数のフォトダイオード１０４を対応して形成する。第１ドーピング型の共有されたＦＤノード１０８は、複数の画素領域１０３ａ～１０３ｄの交差領域に形成されてもよい。複数の転送ゲート１１０は、複数のフォトダイオード１０４とＦＤノード１０８の間に対応して形成されてもよい。
【0041】
様々な実施形態において、基板１０２は、半導体ウェハまたはウェハ上の１つまたはそれ以上のダイ等の任意の種類の半導体本体（例えば、シリコン／ＣＭＯＳバルク、ＳｉＧｅ等）、および任意の他の種類の半導体および／またはその上に形成された、および／またはそれに関連したエピタキシャル層を含むことができる。基板１０２は、例えば、ブランケット注入または傾斜エピタキシャル成長プロセスにより、第１ドーピング型（例えば、ｐ型）で作成することができる。
【0042】
図４Ａの上面図４００Ａおよび上面図４００Ａの線Ｂ－Ｂ’に沿った図４Ｂの断面図４００Ｂに示すように、いくつかの実施形態において、基板１０２の前面１０２ｆに沿って隔離ウェル１０６を形成し、複数の画素領域１０３ａ～１０３ｄを分離する。隔離ウェル１０６は、所定の位置にマスキング層を有する基板１０２に第２ドーピング型（例えば、ｐ型）の注入プロセスを選択的に行い、ドープされた隔離領域を形成することによって形成されてもよい。いくつかの実施形態において、基板１０２の前面１０２ｆに沿ってシャロートレンチアイソレーション（shallow trench isolation, STI）（図示せず）を形成し、複数の画素領域１０３ａ～１０３ｄを分離してもよい。前面１０２ｆから基板を選択的にエッチングして、浅いトレンチを形成することによってＳＴＩ構造を形成し、続いて、浅いトレンチ内に酸化物または他の誘電体材料を形成することができる。基板１０２の前面１０２ｆからＳＴＩ構造より深い位置に隔離ウェル１０６を形成してもよい。隔離ウェル１０６は、ＳＴＩ構造の中心に揃えてもよい。
【0043】
図５Ａの上面図５００Ａおよび上面図５００Ａの線Ｂ－Ｂ’に沿った図５Ｂの断面図５００Ｂに示すように、いくつかの実施形態において、複数の画素領域１０３ａ～１０３ｄのそれぞれの中にフォトダイオード１０４を形成する。フォトダイオード１０４は、第１ドーピング型（例えば、ｎ型）のドープ領域を含むことができ、注入プロセスによって形成することができる。フォトダイオード１０４は、異なるドーピング濃度の複数のドープ層を含むことができ、複数のドープ層の側壁は、必ずしも揃える必要はない。いくつかの代替の実施形態において、エピタキシャルプロセスによってフォトダイオード１０４を形成し、ブランケットドープ層を形成した後、様々な隔離構造を形成してもよい。また、第１ドーピング型（例えば、ｎ型）を有するように基板１０２の前面１０２ｆから基板１０２の一部をドーピングすることによって、ＦＤノード１０８を形成してもよい。いくつかの実施形態において、ＦＤノード１０８は、フォトダイオード１０４より高いドーピング濃度を有する。隔離ウェル１０６の一部は、フォトダイオード１０４および基板１０２からＦＤノード１０８を分離することができる。
【0044】
図６Ａの上面図６００Ａおよび上面図６００Ａの線Ｂ－Ｂ’に沿った図６Ｂの断面図６００Ｂに示すように、いくつかの実施形態において、複数のフォトダイオード１０４とＦＤノード１０８の間に複数の転送ゲートを対応して形成する。転送ゲート１１０は、基板１０２の上にゲート誘電体膜およびゲート電極膜を堆積させることによって形成されてもよい。続いて、ゲート誘電体膜およびゲート電極膜をパターン化して、ゲート誘電体層およびゲート電極を形成する。転送ゲート１１０は、フォトダイオード１０４の中に延伸する垂直なゲートであってもよい。転送ゲート１１０の側壁にゲート側壁スペーサ（図示せず）を形成してもよい。転送ゲート１１０は、フォトダイオード１０４、隔離ウェル１０６、および／またはＦＤノード１０８の一部の上を覆うように形成されてもよい。
【0045】
図７Ａの上面図７００Ａおよび上面図７００Ａの線Ｂ－Ｂ’に沿った図７Ｂの断面図７００Ｂに示すように、いくつかの実施形態において、基板１０２の前面１０２ｆの上にエッチストップ層１１６を形成する。いくつかの実施形態において、エッチストップ層１１６は、窒化物（例えば、窒化ケイ素）、炭化物（例えば、炭化ケイ素）、酸化物（例えば、酸化ケイ素）等を含むことができる。エッチストップ層１１６は、形成される第２ＢＤＴＩ素子のエッチングストップを提供するよう構成されてもよい（例えば、図１０Ｂ、図１１Ｂを参照）。いくつかの実施形態において、エッチストップ層１１６は、基板１０２の前面１０２ｆの上表面および複数の転送ゲート１１０の側壁と上表面の輪郭に沿うように形成される。その後、エッチストップ層１１６の上に層間誘電体（ＩＬＤ）層１３２を形成し、ＩＬＤ層１３２およびエッチストップ層１１６を通って転送ゲート１１０およびＦＤノード１０８に結合されたゲートコンタクト１３２ａおよびＦＤノードコンタクト１３２ｂ等の導電性コンタクトを形成することができる。
【0046】
いくつかの代替の実施形態において、エッチストップ層１１６をパターン化して、第２ＢＤＴＩ素子が形成される領域を覆うことができる。パターン化されたエッチストップ層１１６ｐの例は、図７Ａに示した通りであり、第１ＢＤＴＩ素子のために設計された複数の画素領域１０３ａ～１０３ｄの交差領域をパターン化されたエッチストップ層１１６ｐによって露出することができる。
【0047】
図７Ａおよび図７Ｂには示していないが、追加のＩＬＤ層内に配置された金属相互接続層を含むメタライゼーションスタックを基板１０２の前面１０２ｆに形成することができる。いくつかの実施形態において、導電性コンタクトおよびメタライゼーションスタックは、ダマシン（damascene）工程（例えば、シングルダマシン工程またはデュアルダマシン工程）によって形成されてもよい。具体的に説明すると、ＩＬＤ層を堆積させてからエッチングすることによって、ビアホールおよび／または金属トレンチを形成してもよい。その後、ビアホールおよび／または金属トレンチを導電材料で充填して、導電性コンタクトおよび金属相互接続層を形成する。いくつかの実施形態において、ＩＬＤ層は、堆積技術（例えば、ＰＶＤ、ＣＶＤ等）によって堆積させることができる。堆積工程および／またはメッキ工程（例えば、電気メッキ、無電解メッキ等）を使用して、複数の金属相互接続層を形成してもよい。様々な実施形態において、複数の金属相互接続層は、例えば、タングステン、銅、またはアルミニウム銅を含むことができる。その後、ハンドル基板または別の機能素子（図示せず）にＩＬＤ層を結合することができる。いくつかの実施形態において、接合プロセスは、ＩＬＤ層とハンドル基板の間に配置された中間接合酸化物層を使用することができる。いくつかの実施形態において、接合プロセスは、融着工程を含むことができる。
【0048】
図８Ａ～図１３Ｂは、基板１０２をひっくり返して、前面１０２ｆの反対側にある裏面１０２ｂでさらに処理した場合のいくつかの例を示したものである。下記のより詳細な例によって示されるように、いくつかの実施形態において、まず、基板１０２の裏面１０２ｂにブロッキング層１１２を形成してパターン化し、第１ＢＤＴＩ素子を定義する領域を覆う。ブロッキング層１１２の上にハードマスク１１４を形成する（図８Ａ～図８Ｄ）。続いて、ハードマスク１１４をパターン化して、ブロッキング層１１２の真上に第１部分１２２を有し、且つ第２ＢＤＴＩ素子を定義する複数の画素領域１０３ａ～１０３ｄの残りの周辺部分に第２部分１２０を有するＢＤＴＩトレンチを形成する（図９Ａ～図９Ｄ）。それから、エッチングを行い、ハードマスク１１４に基づいて、基板１０２の中に向かってＢＤＴＩトレンチを深くする（図１０Ａ～図１０Ｄ）。ブロッキング層１１２は、エッチレートを低くするため、ＢＤＴＩトレンチの第１部分１２２の掘り下げは、ブロッキング層１１２によって遅れる。その結果、第１部分１２２は、第２部分１２０より小さい深さになり、第１部分１２２は、ＦＤノード１０８から垂直に間隔を空けることができる。その後、深くしたＢＤＴＩトレンチに隔離材料を充填して、異なる深さの第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂを有するＢＤＴＩ構造１２４を形成することができる（図１１Ａ～図１１Ｄ）。ハードマスク１１４を形成してパターン化する前にブロッキング層１１２を配置することによって、ＢＤＴＩ構造１２４の第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂは、１つのマスクを使用して、１回のフォトリソグラフィープロセスで形成することができる。第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂは、１つのマスクを使用して定義されるため、重複やミスアライメントの問題が解消される。
【0049】
上面図８００Ａおよび上面図８００Ａの線Ｂ－Ｂ’、線Ｃ－Ｃ’、および線Ｄ－Ｄ’に沿った図８Ｂ～図８Ｄの断面図８００Ｂ～８００Ｄに示すように、いくつかの実施形態において、基板１０２の裏面１０２ｂにブロッキング層１１２を形成してパターン化し、第１ＢＤＴＩ素子を定義する領域を覆う。ブロッキング層１１２は、正方形であっても、矩形であってもよく、複数の画素領域１０３ａ～１０３ｄの交差部分を中心とすることができる。ブロッキング層１１２は、酸化物（例えば、二酸化ケイ素）等の誘電体材料を含むことができる。ブロッキング層１１２は、約２００Å～約１０００Åの範囲の厚さｔを有することができる。ブロッキング層１１２の厚さは、例えば、４００Åである。ブロッキング層１１２の厚さｔは、形成される第１ＢＤＴＩ素子１２４ａおよび第２ＢＤＴＩ素子１２４ｂの目的とする深度差Δdに基づいて、決定することができる（例えば、図１２Ｂを参照）。
【0050】
ブロッキング層を形成する前に、裏面１０２ｂから基板１０２を薄くして、基板１０２の厚さを減らし、放射線が基板１０２の裏面１０２ｂを通過してフォトダイオード１０４に入るようにすることができる。いくつかの実施形態において、基板１０２は、基板１０２の裏面１０２ｂをエッチングまたは機械研磨することによって、薄くすることができる。
【0051】
ブロッキング層１１２を形成した後、基板の裏面１０２ｂの上にハードマスク１１４を形成し、ブロッキング層１１２を覆うことができる。ハードマスク１１４は、様々なポリマー、誘電体、および／または金属材料の１回またはそれ以上の堆積またはスピンオン（spin-on）プロセスによって形成されてもよい。ハードマスク１１４の例は、底部から上部に堆積した炭素系ハードマスク、シリコン含有ハードマスク、およびフォトレジストを含む三層構造を含むことができる。
【0052】
上面図９００Ａおよび上面図９００Ａの線Ｂ－Ｂ’、線Ｃ－Ｃ’、および線Ｄ－Ｄ’に沿った図９Ｂ～図９Ｄの断面図９００Ｂ～９００Ｄに示すように、続いて、ハードマスク１１４をパターン化して、ＢＤＴＩトレンチを形成し、複数の画素領域１０３ａ～１０３ｄを分離する。ハードマスク１１４は、パターン化されたフォトレジスト層１３４を用いてフォトリソグラフィプロセスを行った後、エッチングプロセスを行い、パターン化されたフォトレジスト層１３４に基づいて、ハードマスク１１４をエッチングすることによってパターン化することができる。ＢＤＴＩトレンチは、ブロッキング層１１２を覆い、且つ露出する十字形の第１部分１２２および複数の画素領域１０３ａ～１０３ｄの残りの周辺部分にある第２部分１２０を有することができる。第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂは、１つのマスクおよび１回のフォトリソグラフィプロセスを使用して定義されるため、重複やミスアライメントの問題が解消される。いくつかの実施形態において、ＢＤＴＩトレンチの第１および第２部分１２２、１２０は、同じ幅ｗで形成される。
【0053】
上面図１０００Ａおよび上面図１０００Ａの線Ｂ－Ｂ’、線Ｃ－Ｃ’、および線Ｄ－Ｄ’に沿った図１０Ｂ～図１０Ｄの断面図１０００Ｂ～１０００Ｄに示すように、エッチングを行い、ハードマスク１１４に基づいて、基板１０２の中に向かってＢＤＴＩトレンチを深くする。エッチングは、ブロッキング層１１２と基板１０２とで異なるエッチレートを有する。エッチレートは、ある期間内にエッチングによって除去された深さとして定義される。いくつかの実施形態において、基板１０２およびブロッキング層１１２のＢＤＴＩトレンチエッチングのエッチレート率は、約１０：１～約３０：１の範囲であってもよい。エッチレート率が小さい（例えば、エッチレートが１０：１より小さい）場合、ブロッキング層の深度差Δｄが不十分になるか、厚さが厚くなる可能性がある。エッチレート率が大きい（例えば、エッチレートが３０：１より大きい）場合、深度差Δｄの制御が粗雑になる可能性がある。ブロッキング層１１２の厚さｔは、ブロッキング層１１２および基板１０２のＢＤＴＩトレンチエッチレート率に基づいて決定することができる。様々な実施形態において、エッチングは、フッ素種（例えば、ＣＦ4、ＣＨＦ3、Ｃ4Ｆ8等）および／またはウェットエッチング液（例えば、フッ化水素酸（hydrofluoric acid, HF）、テトラメチルアンモニウムヒドロキシド（tetramethylammonium hydroxide, TMAH）等）を含むエッチング化学物質を有するドライエッチングプロセスを含むことができる。
【0054】
ブロッキング層１１２は、エッチレートを低くするため、ＢＤＴＩトレンチの第１部分１２２の掘り下げは、ブロッキング層１１２によって遅れる。その結果、第１部分１２２は、第２部分１２０の第２深さｄ２より小さい第１深さｄ１を形成する。第１部分１２２は、隔離ウェル１０６の中に到達するが、ＦＤノード１０８から垂直に間隔を空けることができる。
【0055】
ＢＤＴＩトレンチの第１部分１２２および第２部分１２０は、それぞれマイクロローディング効果により、複数の画素領域１０３ａ～１０３ｄの交差部分において、残りの周辺領域より大きい深さを有する。また、いくつかの実施形態において、ＢＤＴＩトレンチの第１部分１２２の底部は、十字形の中心領域から周辺領域に向かって単調に減少する第１深さを有する凸形状を有する。上述したように、十字形の中心領域および周辺領域は、ブロッキング領域１１２の中心領域および境界領域に対応することができる。
【0056】
上面図１１００Ａおよび上面図１１００Ａの線Ｂ－Ｂ’、線Ｃ－Ｃ’、および線Ｄ－Ｄ’に沿った図１１Ｂ～図１１Ｄの断面図１１００Ｂ～１１００Ｄに示すように、深くしたＢＤＴＩトレンチに隔離材料を充填して、異なる深さｄ１、ｄ２の第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂを有するＢＤＴＩ構造１２４を形成する。
【0057】
ハードマスク１１４を形成してパターン化する前にブロッキング層１１２を配置することによって、ＢＤＴＩ構造１２４の第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂは、１回のフォトリソグラフィープロセスを使用してを形成することができる。第１および第２ＢＤＴＩ素子１２４ａ、１２４ｂは、１つのマスクを使用して定義されるため、重複やミスアライメントの問題が解消される。
【0058】
上面図１２００Ａおよび上面図１２００Ａの線Ｂ－Ｂ’、線Ｃ－Ｃ’、および線Ｄ－Ｄ’に沿った図１２Ｂ～図１２Ｄの断面図１２００Ｂ～１２００Ｄに示すように、いくつかの実施形態において、平坦化プロセスを行って、余分な隔離材料を除去し、平面状の表面を形成する。ＢＤＴＩトレンチの第１部分１２２および第２部分１２０は、それぞれマイクロローディング効果により、複数の画素領域１０３ａ～１０３ｄの交差部分において、残りの周辺領域より大きい深さを有する。また、いくつかの実施形態において、ＢＤＴＩトレンチの第１部分１２２の底部は、十字形の中心領域から周辺領域に向かって単調に減少する第１深さを有する凸形状を有する。上述したように、十字形の中心領域および周辺領域は、ブロッキング領域１１２の中心領域および境界領域に対応することができる。
【0059】
いくつかの代替の実施形態において、隔離材料は、平坦化のためにエッチングされるが、平坦化後も残って、ハードマスク１１４、ブロッキング層１１２、および複数のフォトダイオード１０４を覆っている。得られたデバイス構造は、図１１Ａ～図１１Ｄに示すように、ハードマスク１１４の上方に適切な厚さのＢＤＴＩ構造１２４を有することができる。
【0060】
上面図１３００Ａおよび上面図１３００Ａの線Ｂ－Ｂ’に沿った図１３Ｂの断面図１３００Ｂに示すように、いくつかの実施形態において、続いて、基板１０２の裏面１０２ｂの上に複数のカラーフィルタ１２８ａ～１２８ｄを形成することができる。いくつかの実施形態において、複数のカラーフィルタ１２８ａ～１２８ｄは、複数の画素領域１０３ａ～１０３ｄに対応する各カラーフィルタ層を形成してパターン化することによって、個別に形成されてもよい。カラーフィルタ層は、特定範囲の波長を有する放射線（例えば、光）を透過させるが、特定範囲外の波長の光を遮断することのできる材料である。隔離を行うために、カラーフィルタ隔離構造（図示せず）、例えば、複合格子を形成して、カラーフィルタ１２８ａ～１２８ｄを分離してもよい。
【0061】
また、複数のカラーフィルタ１２８ａ～１２８ｄの上に複数のマイクロレンズ１３０を形成することができる。例として、複数のマイクロレンズは、複数のカラーフィルタ１２８ａ～１２８ｄの上方にマイクロレンズ材料を堆積せること（例えば、スピンオン法または堆積プロセス）によって形成されてもよい。マイクロレンズ材料の上に湾曲した上表面を有するマイクロレンズテンプレートをパターン化する。いくつかの実施形態において、マイクロレンズテンプレートは、分布露光量（例えば、ネガ型フォトレジストについては、より多くの光が曲面の底部において露光し、より少ない光が曲面の上部において露光する）を用いて露光し、現像およびベークを行って、丸い形状を形成したフォトレジスト材料を含むことができる。その後、マイクロレンズテンプレートに基づいてマイクロレンズ材料を選択的にエッチングすることにより、複数のマイクロレンズを形成する。
【0062】
図１４は、異なる深さの第１および第２ＢＤＴＩ素子を含むＢＤＴＩ構造によって互いに分離された複数の画素領域を有するイメージセンサの形成方法１４００のいくつかの実施形態のフロー図である。
【0063】
方法１４００は、一連の動作または事象として示され、説明されているが、これらの動作または事象の順序によって限定されないことが理解されるべきである。例えば、いくつかの動作は、本明細書で示され、および／または記載されたものとは異なる順序で、および／または他の動作または事象と同時に発生してもよい。また、本明細書の１つまたはそれ以上の態様または実施形態を実施するために、必ずしも示された全ての動作が必要とされる訳ではない。さらに、本明細書において記載された１つまたはそれ以上の動作は、１つまたはそれ以上の別々の動作および／または段階において実行してもよい。
【0064】
動作１４０２において、基板の前面を作成し、イメージセンサを形成する。具体的に説明すると、上面図から見て行と列に配列された複数の画素領域内で、それぞれ基板内に第１ドーピング型の複数のフォトダイオードを形成することができる。複数の画素領域の交差部分に基板の前面から第１ドーピング型の浮遊拡散（ＦＤ）ノードを形成することができる。例えば、図５Ａ～図５Ｄを参照されたい。いくつかの実施形態において、第１ドーピング型とは正反対の第２ドーピング型の複数のドープされた隔離ウェルを形成することができる。複数のドープされた隔離ウェルは基板の前面から延伸して、複数の画素領域を分離する。例えば、図４Ａ～図４Ｄを参照されたい。複数のフォトダイオードとＦＤノードの間に複数の転送ゲートを対応して形成することができる。例えば、図６Ａ～図６Ｄを参照されたい。いくつかのさらなる実施形態において、基板の前面に並ぶようにエッチストップ層を形成し、形成される第２ＢＤＴＩ素子のエッチングストップを提供するよう構成することができる。いくつかの実施形態において、エッチストップ層を複数の転送ゲートの側壁と上表面の輪郭に沿うように形成することができる。例えば、図７Ａ～図７Ｂを参照されたい。
【0065】
動作１４０４において、基板の裏面にブロッキング層を形成して、第１ＢＤＴＩ素子を定義し、形成される第１ＢＤＴＩ素子に対応するトレンチエッチングを遅らせるよう構成することができる。ブロッキング層は、複数の画素領域の交差部分を覆うことができる。例えば、図８Ａ～図８Ｄを参照されたい。
【0066】
動作１４０６において、ブロッキング層の真上に第１部分を有し、且つ複数の画素領域の周辺部分に第２部分を有するＢＤＴＩトレンチを有するハードマスクを形成してパターン化することができる。例えば、図９Ａ～図９Ｄを参照されたい。
【0067】
動作１４０８において、ハードマスクに基づいてエッチングを行い、ブロッキング層を通過して第１深さまで基板の中に向かってＢＤＴＩトレンチの第１部分を深くし、第２深さまで基板の中に向かってＢＤＴＩトレンチの第２部分を深くすることができる。エッチングの結果、画素領域の残りの周辺部分にある第２部分の第２深さより小さい第１深さを有する第１部分を画素領域の交差部分に含むＢＤＴＩトレンチが形成される。ＢＤＴＩトレンチの第１部分は、ドープされた隔離ウェルの中に到達するが、ＦＤノードから垂直に間隔を空けるように形成することができる。ＢＤＴＩトレンチの第２の部分は、エッチングストップ層に達し、エッチングストップ層によって止められるように形成することができる。ＢＤＴＩトレンチの第２部分は、基板を通って形成され、基板の最大深度である第２深さを有することができる。例えば、図１０Ａ～図１０Ｄを参照されたい。
【0068】
【0069】
【0070】
動作１４１４において、基板の裏面に複数のフォトダイオードに対応する複数のカラーフィルタを形成することができる。カラーフィルタは、ＢＤＴＩ構造の第１ＢＤＴＩ素子 および第２ＢＤＴＩ素子を覆うインターフェースにおいて接触してもよい。例えば、図１ ３Ａ～図１３Ｂを参照されたい。
【0071】
そのため、本発明は、イメージセンサの新しい形成方法および対応するデバイス構造に関するものである。イメージセンサは、異なる深さの第１および第２ＢＤＴＩ素子を含むＢＤＴＩ素子構造によって取り囲まれ、且つ互いに隔離された画素領域を有するように形成される。
【0072】
したがって、いくつかの実施形態において、本発明は、イメージセンサの形成方法を提供する。この方法は、上面図から見て行と列に配列された複数の画素領域内で、それぞれ基板内に第１ドーピング型の複数のフォトダイオードを形成することを含む。基板内にバックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造を形成して、複数の画素領域を分離する。ＢＤＴＩ構造は、複数のフォトダイオードを取り囲み、複数の画素領域の交差部分に配置された第１ＢＤＴＩ素子および複数の画素領域の残りの周辺部分に配置された第２ＢＤＴＩ素子を含む。第１ＢＤＴＩ素子は、基板の裏面から第２ＢＤＴＩ素子の第２深さより小さい第１深さを有する。
【0073】
本発明のいくつかの実施形態に基づき、ＢＤＴＩ構造を形成するステップは、基板の裏面にブロッキング層を形成して、第１ＢＤＴＩ素子を定義し、ブロッキング層が複数の画素領域の交差部分を覆うことと、ブロッキング層の真上に第１部分を有し、且つ複数の画素領域の残りの周辺部分に第２部分を有するＢＤＴＩトレンチを有するハードマスクを形成してパターン化することと、エッチングを行い、ブロッキング層を通過して第１深さまで基板の中に向かってＢＤＴＩトレンチの第１部分を深くし、第２深さまで基板の中に向かってＢＤＴＩトレンチの第２部分を深くすることと、ＢＤＴＩトレンチに隔離材料を充填することと、を含む。
【0074】
本発明のいくつかの実施形態に基づき、第１ＢＤＴＩ素子の第１深さは、中心領域から境界領域に向かって単調に減少する。
【0075】
本発明のいくつかの実施形態に基づき、隔離材料を充填するステップは、ＢＤＴＩトレンチに誘電体と金属層のスタックを充填することを含む。
【0076】
本発明のいくつかの実施形態に基づき、ＢＤＴＩ構造を形成するステップは、さらに、平坦化プロセスを行って、基板の上方にある隔離材料の余剰部分を除去することを含む。
【0077】
本発明のいくつかの実施形態に基づき、この方法は、さらに、ＢＤＴＩ構造を形成する前に、基板の前面に並ぶようにエッチストップ層を形成することを含む。ＢＤＴＩ構造は、その後、エッチストップ層に到達する第２ＢＤＴＩ素子を有するように形成される。
【0078】
本発明のいくつかの実施形態に基づき、第２ＢＤＴＩ素子は、基板を通って形成され、基板の最大深度である第２深さを有する。
【0079】
本発明のいくつかの実施形態に基づき、この方法は、さらに、ＢＤＴＩ構造を形成する前に、複数の画素領域の交差部分に基板の前面から第１ドーピング型の浮遊拡散（ＦＤ）ノードを形成することを含む。第１ＢＤＴＩ素子は、ＦＤノードから間隔を空けて覆うように形成される。
【0080】
本発明のいくつかの実施形態に基づき、この方法は、さらに、ＢＤＴＩ構造を形成する前に、第１ドーピング型とは正反対の第２ドーピング型の複数のドープされた隔離ウェルを形成ことを含む。複数のドープされた隔離ウェルは基板の前面から延伸して、複数の画素領域を分離する。ＢＤＴＩ構造は、その後、複数のドープされた隔離ウェルの中に到達するように形成される。
【0081】
本発明のいくつかの実施形態に基づき、この方法は、さらに、基板の裏面に複数のフォトダイオードに対応する複数のカラーフィルタを形成することを含み、複数のカラーフィルタは、ＢＤＴＩ構造の第１ＢＤＴＩ素子および第２ＢＤＴＩ素子を覆うインターフェースにおいて接触する。
【0082】
別の実施形態において、本発明は、イメージセンサの形成方法を提供する。この方法は、基板の第１画素領域に第１フォトダイオードを形成し、第１画素領域に隣接する基板の第２画素領域に第２フォトダイオードを形成することを含む。第１フォトダイオードおよび第２フォトダイオードは、第１ドーピング型のフォトダイオードである。第１フォトダイオードと第２フォトダイオードの間の基板の裏面にブロッキング層を形成する。ブロッキング層の真上に第１部分を有し、且つ第１フォトダイオードおよび第２フォトダイオードの向かい合う側にそれぞれ第２部分を有するＢＤＴＩトレンチを有するハードマスクを形成してパターン化する。エッチングを行い、ブロッキング層を通過して第１深さまで基板の中に向かってＢＤＴＩトレンチの第１部分を深くし、第２深さまで基板の中に向かってＢＤＴＩトレンチの第２部分を深くする。第２深さは、第１深さより大きい。ＢＤＴＩトレンチの第１部分および第２部分を充填して、それぞれ第１深さを有する第１ＢＤＴＩ素子および第２深さを有する第２ＢＤＴＩ素子を形成することにより、バックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造を形成する。
【0083】
本発明のいくつかの実施形態に基づき、第２ＢＤＴＩ素子は、基板を通って形成され、基板の最大深度である第２深さを有する。
【0084】
本発明のいくつかの実施形態に基づき、この方法は、さらに、第１フォトダイオードと第２フォトダイオードの間に、基板の前面から第１ドーピング型の浮遊拡散（ＦＤ）ノードを形成することを含む。ブロッキング層は、ＦＤノード覆う。
【0085】
本発明のいくつかの実施形態に基づき、第１ＢＤＴＩ素子は、ＦＤノードから間隔を空けて覆うように形成される。
【0086】
本発明のいくつかの実施形態に基づき、この方法は、さらに、平坦化プロセスを行って、基板、ハードマスク、およびブロッキング層の上方にあるＢＤＴＩ構造の余剰部分を除去することを含む。
【0087】
さらに別の実施形態において、本発明は、複数の画素領域内で、それぞれ基板内に配置された複数のフォトダイオードと、浮遊拡散（ＦＤ）ノードと、バックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造と、を含むイメージセンサを提供する。ＦＤノードは、基板の前面から基板の中に延伸する。ＦＤノードは、複数の画素領域の交差部分に配置され、複数の画素領域の間で共有される。ＢＤＴＩ構造は、基板の裏面から延伸して、複数の画素領域を分離し、ＢＤＴＩ構造は、複数の画素領域の交差部分を中心とするブロッキング領域に配置された第１ＢＤＴＩ素子および複数の画素領域の残りの領域に配置された第２ＢＤＴＩ素子を含む。第１ＢＤＴＩ素子は、第２ＢＤＴＩ素子の第２深さより小さい第１深さを有する。
【0088】
本発明のいくつかの実施形態に基づき、第１ＢＤＴＩ素子の第１深さは、ブロッキング領域の中心領域から境界領域に向かって単調に減少する。
【0089】
本発明のいくつかの実施形態に基づき、第１ＢＤＴＩ素子は、ＦＤノードの真下に間隔を空けて配置される。
【0090】
本発明のいくつかの実施形態に基づき、第１ＢＤＴＩ素子は、上面図から見て十字形を有し、十字形の中心領域から周辺領域に向かって単調に減少する第１深さを有する。
【0091】
本発明のいくつかの実施形態に基づき、第１ＢＤＴＩ素子と第２ＢＤＴＩ素子は、第１断面図から見て複数のフォトダイオードのうちの１つのフォトダイオードによって互いに分離され、第２断面図から見て連続して接続される。
【0092】
当業者が本開示の態様をよりよく理解することができるように、前述のことはいくつかの実施形態の特徴を概説する。当業者は、本明細書に導入された実施形態の同じ目的を実行し、かつ／または同じ利点を達成するための他のプロセスおよび構造を設計または修正するための基礎として本開示を容易に使用できることを理解されたい。当業者はまた、そのような同等の構成が本開示の精神および範囲から逸脱しないこと、およびそれらが本開示の精神および範囲から逸脱することなく本明細書中の様々な変更、置換、および改変をなし得ることを理解すべきである。
【産業上の利用可能性】
【0093】
本発明は、イメージセンサの新しい形成方法および対応するデバイス構造を提供する。
【符号の説明】
【0094】
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ、２００Ｂ、２００Ｃ、２００Ｄ、３００Ａ、３００Ｂ、３００Ｃ、４００Ｂ、５００Ｂ、６００Ｂ、７００Ｂ、８００Ｂ、８００Ｃ、８００Ｄ、９００Ｂ、９００Ｃ、９００Ｄ、１０００Ｂ、１０００Ｃ、１０００Ｄ、１１００Ｂ、１１００Ｃ、１１００Ｄ、１２００Ｂ、１２００Ｃ、１２００Ｄ、１３００Ｂ 断面図
１０２ 基板
１０２ｂ 裏面
１０２ｆ 前面
１０３、１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ、１０３－１、１０３－２、１０３－３ 画素領域
１０４ フォトダイオード
１０４ａ 第１フォトダイオード
１０４ｂ 第２フォトダイオード
１０６ 隔離ウェル
１０８ ＦＤノード
１１０ 転送ゲート
１１２ ブロッキング層
１１２ｒ ブロッキング領域
１１４ ハードマスク
１１６ エッチストップ層
１１６ｐ パターン化されたエッチストップ層
１２０ 第２部分
１２２ 第１部分
１２４ バックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造
１２４ａ 第１ＢＤＴＩ素子
１２４ｂ 第２ＢＤＴＩ素子
１２４ｃ 中心領域
１２４ｐ 周辺領域
１２８ａ、１２８ｂ、１２８ｃ、１２８ｄ カラーフィルタ
１３０ マイクロレンズ
１３２ 層間誘電体（ＩＬＤ）層
１３４ フォトレジスト層
２００Ａ、４００Ａ、５００Ａ、６００Ａ、７００Ａ、８００Ａ、９００Ａ、１０００Ａ、１１００Ａ、１２００Ａ、１３００Ａ 上面図
１４００ 方法
１４０２、１４０４、１４０６、１４０８、１４１０、１４１２、１４１４ 動作
Ｂ－Ｂ’、Ｃ－Ｃ’、Ｄ－Ｄ’ 線
ｄ１、ｄ１’ 第１深さ
ｄ２、ｄ２’ 第２深さ
ｔ 厚さ
ｗ 幅
Δｄ 深度差
１０２ 基板
１０２ｂ 裏面
１０２ｆ 前面
１０３、１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ、１０３－１、１０３－２、１０３－３ 画素領域
１０４ フォトダイオード
１０４ａ 第１フォトダイオード
１０４ｂ 第２フォトダイオード
１０６ 隔離ウェル
１０８ ＦＤノード
１１０ 転送ゲート
１１２ ブロッキング層
１１２ｒ ブロッキング領域
１１４ ハードマスク
１１６ エッチストップ層
１１６ｐ パターン化されたエッチストップ層
１２０ 第２部分
１２２ 第１部分
１２４ バックサイドディープトレンチアイソレーション（ＢＤＴＩ）構造
１２４ａ 第１ＢＤＴＩ素子
１２４ｂ 第２ＢＤＴＩ素子
１２４ｃ 中心領域
１２４ｐ 周辺領域
１２８ａ、１２８ｂ、１２８ｃ、１２８ｄ カラーフィルタ
１３０ マイクロレンズ
１３２ 層間誘電体（ＩＬＤ）層
１３４ フォトレジスト層
２００Ａ、４００Ａ、５００Ａ、６００Ａ、７００Ａ、８００Ａ、９００Ａ、１０００Ａ、１１００Ａ、１２００Ａ、１３００Ａ 上面図
１４００ 方法
１４０２、１４０４、１４０６、１４０８、１４１０、１４１２、１４１４ 動作
Ｂ－Ｂ’、Ｃ－Ｃ’、Ｄ－Ｄ’ 線
ｄ１、ｄ１’ 第１深さ
ｄ２、ｄ２’ 第２深さ
ｔ 厚さ
ｗ 幅
Δｄ 深度差
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図9C】
【図9D】
【図10A】
【図10B】
【図10C】
【図10D】
【図11A】
【図11B】
【図11C】
【図11D】
【図12A】
【図12B】
【図12C】
【図12D】
【図13A】
【図13B】
【図14】
