特許 7592417 電力使用量を管理するために人工知能を使用するデータ処理システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-22

(45)【発行日】2024-12-02

(54)【発明の名称】電力使用量を管理するために人工知能を使用するデータ処理システム

(51)【国際特許分類】

   G06F 12/00 20060101AFI20241125BHJP

   G06F 12/06 20060101ALI20241125BHJP

【ＦＩ】

G06F12/00 550E

G06F12/06 522A

【請求項の数】 21

(21)【出願番号】P 2020119607

(22)【出願日】2020-07-13

(65)【公開番号】P2021096819

(43)【公開日】2021-06-24

【審査請求日】2023-06-22

(31)【優先権主張番号】10-2019-0169428

(32)【優先日】2019-12-18

(33)【優先権主張国・地域又は機関】KR

(73)【特許権者】

【識別番号】310024033

【氏名又は名称】エスケーハイニックス株式会社

【氏名又は名称原語表記】ＳＫ ｈｙｎｉｘ Ｉｎｃ．

【住所又は居所原語表記】２０９１， Ｇｙｅｏｎｇｃｈｕｎｇ－ｄａｅｒｏ，Ｂｕｂａｌ－ｅｕｂ，Ｉｃｈｅｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｋｏｒｅａ

(74)【代理人】

【識別番号】110000796

【氏名又は名称】弁理士法人三枝国際特許事務所

(72)【発明者】

【氏名】李 峻瑞

【審査官】豊田 真弓

(56)【参考文献】

【文献】特開２０１４－１６７７００（ＪＰ，Ａ）

【文献】特開２０１３－０３７７４６（ＪＰ，Ａ）

【文献】特開２００８－２５７６９０（ＪＰ，Ａ）

【文献】特開２０１４－１８２６９６（ＪＰ，Ａ）

【文献】特開２０１２－０２７９３４（ＪＰ，Ａ）

【文献】特開２０１４－０７８２５１（ＪＰ，Ａ）

【文献】欧州特許出願公開第０３２８２３６４（ＥＰ，Ａ１）

【文献】米国特許出願公開第２０１４／０１２２７７８（ＵＳ，Ａ１）

【文献】特開２０１８－１５６５７３（ＪＰ，Ａ）

【文献】国際公開第２０１８／１９３６０８（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１４／０２４４９６０（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １２／００

Ｇ０６Ｆ １２／０６

(57)【特許請求の範囲】

【請求項1】

揮発性特性を有する第１のメモリ装置を備え、ホストから伝達された複数の累積コマンド及びそれに対応する複数の累積アドレスに対する動作パターンを分析するために、人工知能（ＡＩ）演算を行って分析情報を生成する少なくとも１つ以上の第１のメモリシステムと、
前記第１のメモリ装置より遅い動作速度及び揮発性特性を有する第２のメモリ装置を備え、前記分析情報に応答して前記第２のメモリ装置に対するアクセスを選択的に遮断する少なくとも１つ以上の第２のメモリシステムと、
前記第２のメモリ装置より遅い動作速度及び不揮発性特性を有する第３のメモリ装置を備え、前記分析情報に応答して前記第３のメモリ装置に対する電力供給を選択的に遮断する少なくとも１つ以上の第３のメモリシステムと、
を備え、
前記第１のメモリシステムは、不揮発性特性を有する第４のメモリ装置をさらに備え、 前記ホストから前記第１ないし第３のメモリシステムの各々に伝達されたコマンド及びアドレスに対するソース情報を前記第４のメモリ装置に累積格納して前記累積コマンド及び前記累積アドレスを生成し、前記累積コマンド及び前記累積アドレスに対して人工知能演算を行って前記分析情報を生成し、生成された前記分析情報を前記第４のメモリ装置に格納するデータ処理システム。

【請求項2】

前記第１のメモリシステムは、
前記累積コマンド及び前記累積アドレスに対して人工知能演算を行った結果、前記ホストとのデータ送信帯域幅（ｂａｎｄｗｉｄｔｈ）が第１基準以下である第１の区間と予測される場合、前記第２のメモリシステムが前記第２のメモリ装置に対するアクセスを遮断するように値が設定された前記分析情報を生成する請求項１に記載のデータ処理システム。

【請求項3】

前記第１のメモリシステムは、
前記累積コマンド及び前記累積アドレスに対して人工知能演算を行った結果、前記ホストとのデータ送信帯域幅が前記第１基準を超過する第２の区間と予測される場合、前記第２のメモリシステムが前記第２のメモリ装置に対するアクセスを許容するように値が設定された前記分析情報を生成する請求項２に記載のデータ処理システム。

【請求項4】

前記第１のメモリシステムは、
前記第１及び第２の区間の各々で前記ホストから伝達されたコマンド及びアドレスに応答して前記ホストからのアクセス要請データを前記第１のメモリ装置で処理する請求項３に記載のデータ処理システム。

【請求項5】

前記第２のメモリシステムは、
前記第１の区間の進入に対応する前記分析情報に応答して前記第２のメモリ装置に格納されたデータを維持させる動作を行う休眠（ｓｌｅｅｐ）モードに進入した後、前記休眠モードの進入を前記ホストに通知する請求項４に記載のデータ処理システム。

【請求項6】

前記第２のメモリシステムは、
前記第２の区間の進入に対応する前記分析情報に応答して前記休眠モードから脱出した後、前記休眠モードの脱出を前記ホストに通知し、前記ホストから伝達されたコマンド及びアドレスに応答して前記ホストからのアクセス要請データを前記第２のメモリ装置で処理する請求項５に記載のデータ処理システム。

【請求項7】

前記第１のメモリシステムは、
前記第１の区間で前記第１のメモリ装置に格納されたデータの中で前記ホストからのアクセス頻度（ａｃｃｅｓｓ ｆｒｅｑｕｅｎｃｙ）が第２基準以下である第１のコールド（ｃｏｌｄ）データが確認される場合、前記第２のメモリシステムが前記第２のメモリ装置に対するアクセスを第３の区間の間、許容するように値が設定された前記分析情報を生成し、前記第３の区間で前記第１のコールドデータを前記第２のメモリシステムに伝達した後、前記第１のコールドデータを前記第１のメモリ装置から削除する請求項６に記載のデータ処理システム。

【請求項8】

前記第２のメモリシステムは、
前記第３の区間の進入に対応する前記分析情報に応答して前記休眠モードから脱出した後、前記第１のメモリシステムから伝達された前記第１のコールドデータを前記第２のメモリ装置に格納し、前記第１のコールドデータの格納が完了することに応答して前記休眠モードに進入し、前記第３の区間で行う前記休眠モードの脱出／進入を前記ホストに通知しない請求項７に記載のデータ処理システム。

【請求項9】

前記第１のメモリシステムは、
前記累積コマンド及び前記累積アドレスに対して人工知能演算を行った結果、前記第３のメモリシステムに対する前記ホストからのアクセス頻度が第３基準以下である第４の区間と予測される場合、前記第３のメモリシステムが前記第３のメモリ装置に対する電力供給を遮断するように値が設定された前記分析情報を生成する請求項８に記載のデータ処理システム。

【請求項10】

前記第１のメモリシステムは、
前記累積コマンド及び前記累積アドレスに対して人工知能演算を行った結果、前記第３のメモリシステムに対する前記ホストからのアクセス頻度が第３基準超過である第５の区間と予測される場合、前記第３のメモリシステムが前記第３のメモリ装置に対する電力供給を許容するように値が設定された前記分析情報を生成する請求項９に記載のデータ処理システム。

【請求項11】

前記第３のメモリシステムは、
前記第４の区間の進入に対応する前記分析情報に応答して前記第３のメモリ装置に対する電力供給を遮断する節電モードに進入し、前記第５の区間の進入に対応する前記分析情報に応答して前記第３のメモリ装置に対する電力供給を許容する正常モードに進入し、
前記節電モードに進入した状態で前記ホストからコマンド及びアドレスが伝達される場合、伝達されたコマンド及びアドレスに対応するアクセス要請データを前記第３のメモリ装置で処理する間のみ前記節電モードから脱出し、処理後、前記節電モードに再度進入する請求項１０に記載のデータ処理システム。

【請求項12】

前記第１のメモリシステムは、
前記第１の区間と前記第４の区間とが重なる第６の区間で前記第１のメモリ装置に格納されたデータの中で前記ホストからのアクセス頻度が第４基準以下である第２のコールドデータが確認される場合、前記第２のメモリ装置に対するアクセスと前記第３のメモリ装置に対する電力供給を前記第２及び第３のメモリシステムの各々が第７の区間の間、許容するように値が設定された前記分析情報を生成し、前記第７の区間で前記第２のコールドデータを前記第３のメモリシステムに伝達した後、前記第２のコールドデータを前記第１のメモリ装置から削除する請求項１１に記載のデータ処理システム。

【請求項13】

前記第２のメモリシステムは、
前記第７の区間の進入に対応する前記分析情報に応答して前記休眠モードから脱出した後、前記第２のメモリ装置に格納されたデータの中で前記第２のコールドデータが確認される場合、前記第２のコールドデータを前記第３のメモリシステムに伝達した後、前記第２のコールドデータを前記第２のメモリ装置から削除し、前記第２のコールドデータの削除が完了することに応答して前記休眠モードに進入し、前記第７の区間で行う前記休眠モードの脱出／進入を前記ホストに通知しない請求項１２に記載のデータ処理システム。

【請求項14】

前記第３のメモリシステムは、
前記第７の区間の進入に対応する前記分析情報に応答して前記節電モードから脱出した後、前記第１及び第２のメモリシステムのうち、少なくとも１つのシステムから伝達された前記第２のコールドデータを前記第３のメモリ装置に格納し、前記第２のコールドデータの格納が完了することに応答して前記節電モードに進入する請求項１３に記載のデータ処理システム。

【請求項15】

前記第１のメモリシステムで初めて前記分析情報が生成される前の前記第１及び第２の区間の各々は、絶対的な時間の流れ及び前記ホストの要請に応じて進入可否が各々決定され、
以後の前記第１及び第２の区間の各々は、人工知能演算の実行結果及び前記ホストの要請に応じて進入可否が各々決定される請求項１４に記載のデータ処理システム。

【請求項16】

前記第１のメモリシステムで初めて前記分析情報が生成される前の前記第４及び第５の区間の各々は、前記第３のメモリシステムの遊休（ｉｄｌｅ）状態可否及び前記ホストの要請に応じて進入可否が決定され、
以後の前記第４及び第５の区間の各々は、人工知能演算の実行結果及び前記ホストの要請に応じて進入可否が決定される請求項１５に記載のデータ処理システム。

【請求項17】

前記ソース情報は、
前記ホストから前記第１ないし第３のメモリシステムの各々に伝達されたコマンドの種類情報と関係情報と入力時点情報及び入力順序情報を含み、前記ホストから前記第１ないし第３のメモリシステムの各々に伝達されたアドレスの位置情報と位置間隔情報及び位置変動情報を含む請求項１に記載のデータ処理システム。

【請求項18】

前記第１のメモリシステムは、
自らに対する前記ホストからのアクセス頻度が第５基準以下と予測される第８の区間で前記累積コマンド及び前記累積アドレスに対して人工知能演算を行って前記分析情報を生成する請求項１７に記載のデータ処理システム。

【請求項19】

前記第１のメモリシステムで初めて前記分析情報が生成される前の前記第８の区間は、前記第１のメモリシステムの遊休（ｉｄｌｅ）状態可否及び前記ホストの要請に応じて進入可否が決定され、
以後の前記第８の区間は、人工知能演算の実行結果及び前記ホストの要請に応じて進入可否が決定される請求項１８に記載のデータ処理システム。

【請求項20】

前記第１ないし第３のメモリシステムの各々は、
第１及び第２のインターフェースを備え、
前記第１のインターフェースを介して前記ホストと連結され、
前記第２のインターフェースを介して互いに連結される請求項１９に記載のデータ処理システム。

【請求項21】

前記第１のメモリシステムは、
第３のインターフェースをさらに備え、
前記第３のインターフェースを介して前記第４のメモリ装置と連結される請求項２０に記載のデータ処理システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、メモリシステムに関し、具体的に、電力使用量を管理するために人工知能演算を使用するデータ処理システムに関する。

【背景技術】

【0002】

人工知能（ａｒｔｉｆｉｃｉａｌ ｉｎｔｅｌｌｉｇｅｎｃｅ、ＡＩ）は、人間の知能により可能な思考、学習、自己啓発などをコンピュータにより可能なようにすることができる方法を研究するコンピュータ工学及び情報技術の１つの分野であって、コンピュータが人間の知能的な行動を摸倣できるようにすることを意味する。

【0003】

このような人工知能の実現のために、データマイニング（Ｄａｔａ Ｍｉｎｉｎｇ）のような学習アルゴリズムを使用してマシンラーニング（ｍａｃｈｉｎｅ ｌｅａｒｎｉｎｇ）動作を行う方式が使用され得る。

【0004】

ここで、データマイニングは、保有したデータを様々な観点で分析し、その結果を有用な情報に組み合わせる動作を意味する。例えば、データマイニングを介して膨大なデータ中に隠れていたパターンと相関性を統計的手法で識別して価値を与えることにより、膨大な量のデータ中に隠された情報や知識を導き出すことが可能である。

【0005】

また、マシンラーニングは、データマイニングのような学習アルゴリズムを使用して情報や知識を抽出した後、抽出された情報や知識を経験基盤として類似した状況の未来事件の結果を予測する動作を意味する。このとき、マシンラーニングは、種々の自体学習アルゴリズムを使用し、データが累積され、時間が経過するにつれて経験を蓄積しつつ、作業性能が向上することができる。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の実施形態は、ホストから複数のメモリシステムの各々に伝達されるコマンド及びアドレスに対して人工知能演算を行って複数のメモリシステムの各々の動作を予測し、予測結果に応じて複数のメモリシステムの各々の動作モードを制御し、複数のメモリシステムの全体の電力使用量を管理できるデータ処理システムを提供する。

【課題を解決するための手段】

【0007】

本発明の実施形態に係るデータ処理システムは、第１のメモリ装置を備え、ホストから伝達された複数の累積コマンド及びそれに対応する複数の累積アドレスに対する動作パターンを分析するために、人工知能（ＡＩ）演算を行って分析情報を生成する少なくとも１つ以上の第１のメモリシステムと、前記第１のメモリ装置より遅い動作速度を有する第２のメモリ装置を備え、前記分析情報に応答して前記第２のメモリ装置に対するアクセスを選択的に遮断する少なくとも１つ以上の第２のメモリシステムとを備えることができる。

【0008】

また、前記第１及び第２のメモリ装置は、揮発性特性を有し、前記第２のメモリ装置より遅い動作速度及び不揮発性特性を有する第３のメモリ装置を備え、前記分析情報に応答して前記第３のメモリ装置に対する電力供給を選択的に遮断する少なくとも１つ以上の第３のメモリシステムをさらに備えることができる。

【0009】

また、前記第１のメモリシステムは、前記累積コマンド及び前記累積アドレスに対して人工知能演算を行った結果、前記ホストとのデータ送信帯域幅（ｂａｎｄｗｉｄｔｈ）が第１基準以下である第１の区間と予測される場合、前記第２のメモリシステムが前記第２のメモリ装置に対するアクセスを遮断するように値が設定された前記分析情報を生成できる。

【0010】

また、前記第１のメモリシステムは、前記累積コマンド及び前記累積アドレスに対して人工知能演算を行った結果、前記ホストとのデータ送信帯域幅が前記第１基準を超過する第２の区間と予測される場合、前記第２のメモリシステムが前記第２のメモリ装置に対するアクセスを許容するように値が設定された前記分析情報を生成できる。

【0011】

また、前記第１のメモリシステムは、前記第１及び第２の区間の各々で前記ホストから伝達されたコマンド及びアドレスに応答して前記ホストからのアクセス要請データを前記第１のメモリ装置で処理することができる。

【0012】

また、前記第２のメモリシステムは、前記第１の区間の進入に対応する前記分析情報に応答して前記第２のメモリ装置に格納されたデータを維持させる動作を行う休眠（ｓｌｅｅｐ）モードに進入した後、前記休眠モードの進入を前記ホストに通知することができる。

【0013】

また、前記第２のメモリシステムは、前記第２の区間の進入に対応する前記分析情報に応答して前記休眠モードから脱出した後、前記休眠モードの脱出を前記ホストに通知し、前記ホストから伝達されたコマンド及びアドレスに応答して前記ホストからのアクセス要請データを前記第２のメモリ装置で処理することができる。

【0014】

また、前記第１のメモリシステムは、前記第１の区間で前記第１のメモリ装置に格納されたデータの中で前記ホストからのアクセス頻度（ａｃｃｅｓｓ ｆｒｅｑｕｅｎｃｙ）が第２基準以下である第１のコールド（ｃｏｌｄ）データが確認される場合、前記第２のメモリシステムが前記第２のメモリ装置に対するアクセスを第３の区間の間、許容するように値が設定された前記分析情報を生成し、前記第３の区間で前記第１のコールドデータを前記第２のメモリシステムに伝達した後、前記第１のコールドデータを前記第１のメモリ装置から削除することができる。

【0015】

また、前記第２のメモリシステムは、前記第３の区間の進入に対応する前記分析情報に応答して前記休眠モードから脱出した後、前記第１のメモリシステムから伝達された前記第１のコールドデータを前記第２のメモリ装置に格納し、前記第１のコールドデータの格納が完了することに応答して前記休眠モードに進入し、前記第３の区間で行う前記休眠モードの脱出／進入を前記ホストに通知しないことができる。

【0016】

また、前記第１のメモリシステムは、前記累積コマンド及び前記累積アドレスに対して人工知能演算を行った結果、前記第３のメモリシステムに対する前記ホストからのアクセス頻度が第３基準以下である第４の区間と予測される場合、前記第３のメモリシステムが前記第３のメモリ装置に対する電力供給を遮断するように値が設定された前記分析情報を生成できる。

【0017】

また、前記第１のメモリシステムは、前記累積コマンド及び前記累積アドレスに対して人工知能演算を行った結果、前記第３のメモリシステムに対する前記ホストからのアクセス頻度が第３基準超過である第５の区間と予測される場合、前記第３のメモリシステムが前記第３のメモリ装置に対する電力供給を許容するように値が設定された前記分析情報を生成できる。

【0018】

また、前記第３のメモリシステムは、前記第４の区間の進入に対応する前記分析情報に応答して前記第３のメモリ装置に対する電力供給を遮断する節電モードに進入し、前記第５の区間の進入に対応する前記分析情報に応答して前記第３のメモリ装置に対する電力供給を許容する正常モードに進入し、前記節電モードに進入した状態で前記ホストからコマンド及びアドレスが伝達される場合、伝達されたコマンド及びアドレスに対応するアクセス要請データを前記第３のメモリ装置で処理する間のみ前記節電モードから脱出し、処理後、前記節電モードに再度進入することができる。

【0019】

また、前記第１のメモリシステムは、前記第１の区間と前記第４の区間とが重なる第６の区間で前記第１のメモリ装置に格納されたデータの中で前記ホストからのアクセス頻度が第４基準以下である第２のコールドデータが確認される場合、前記第２のメモリ装置に対するアクセスと前記第３のメモリ装置に対する電力供給を前記第２及び第３のメモリシステムの各々が第７の区間の間、許容するように値が設定された前記分析情報を生成し、前記第７の区間で前記第２のコールドデータを前記第３のメモリシステムに伝達した後、前記第２のコールドデータを前記第１のメモリ装置から削除することができる。

【0020】

また、前記第２のメモリシステムは、前記第７の区間の進入に対応する前記分析情報に応答して前記休眠モードから脱出した後、前記第２のメモリ装置に格納されたデータの中で前記第２のコールドデータが確認される場合、前記第２のコールドデータを前記第３のメモリシステムに伝達した後、前記第２のコールドデータを前記第２のメモリ装置から削除し、前記第２のコールドデータの削除が完了することに応答して前記休眠モードに進入し、前記第７の区間で行う前記休眠モードの脱出／進入を前記ホストに通知しないことができる。

【0021】

また、前記第３のメモリシステムは、前記第７の区間の進入に対応する前記分析情報に応答して前記節電モードから脱出した後、前記第１及び第２のメモリシステムのうち、少なくとも１つのシステムから伝達された前記第２のコールドデータを前記第３のメモリ装置に格納し、前記第２のコールドデータの格納が完了することに応答して前記節電モードに進入することができる。

【0022】

また、前記第１のメモリシステムで初めて前記分析情報が生成される前の前記第１及び第２の区間の各々は、絶対的な時間の流れ及び前記ホストの要請に応じて進入可否が各々決定され、以後の前記第１及び第２の区間の各々は、人工知能演算の実行結果及び前記ホストの要請に応じて進入可否が各々決定され得る。

【0023】

また、前記第１のメモリシステムで初めて前記分析情報が生成される前の前記第４及び第５の区間の各々は、前記第３のメモリシステムの遊休（ｉｄｌｅ）状態可否及び前記ホストの要請に応じて進入可否が決定され、以後の前記第４及び第５の区間の各々は、人工知能演算の実行結果及び前記ホストの要請に応じて進入可否が決定され得る。

【0024】

また、前記第１のメモリシステムは、不揮発性特性を有する第４のメモリ装置をさらに備え、前記ホストから前記第１ないし第３のメモリシステムの各々に伝達されたコマンド及びアドレスに対するソース情報を前記第４のメモリ装置に累積格納して前記累積コマンド及び前記累積アドレスを生成し、前記累積コマンド及び前記累積アドレスに対して人工知能演算を行って前記分析情報を生成し、生成された前記分析情報を前記第４のメモリ装置に格納することができる。

【0025】

また、前記ソース情報は、前記ホストから前記第１ないし第３のメモリシステムの各々に伝達されたコマンドの種類情報と関係情報と入力時点情報及び入力順序情報を含み、前記ホストから前記第１ないし第３のメモリシステムの各々に伝達されたアドレスの位置情報と位置間隔情報及び位置変動情報を含むことができる。

【0026】

また、前記第１のメモリシステムは、自らに対する前記ホストからのアクセス頻度が第５基準以下と予測される第８の区間で前記累積コマンド及び前記累積アドレスに対して人工知能演算を行って前記分析情報を生成できる。

【0027】

また、前記第１のメモリシステムで初めて前記分析情報が生成される前の前記第８の区間は、前記第１のメモリシステムの遊休（ｉｄｌｅ）状態可否及び前記ホストの要請に応じて進入可否が決定され、以後の前記第８の区間は、人工知能演算の実行結果及び前記ホストの要請に応じて進入可否が決定され得る。

【0028】

また、前記第１ないし第３のメモリシステムの各々は、第１及び第２のインターフェースを備え、前記第１のインターフェースを介して前記ホストと連結され、前記第２のインターフェースを介して互いに連結されることができる。

【0029】

また、前記第１のメモリシステムは、第３のインターフェースをさらに備え、前記第３のインターフェースを介して前記第４のメモリ装置と連結されることができる。

【発明の効果】

【0030】

本技術は、ホスト及び複数のメモリシステムを備えるデータ処理システムにおいて、ホストから複数のメモリシステムの各々に伝達されるコマンド及びアドレスを累積した後、累積されたコマンド及びアドレスに対して人工知能演算を行ってホストから複数のメモリシステムの各々に伝達されるコマンド及びアドレスの未来動作パターンを予測できる。予測された結果に基づいて複数のメモリシステムの各々の動作モードを制御し、複数のメモリシステム全体で使用される電力使用量を最小化できる。

【図面の簡単な説明】

【0031】

【図1】メモリ装置で使用される複数のコマンドに対する動作パターンを説明するために示した図である。

【図2A】本発明の実施形態に係るデータ処理システムの一例を示した図である。

【図2B】本発明の実施形態に係るデータ処理システムの他の例を示した図である。

【図3A】図２Ａ及び図２Ｂに示された本発明の実施形態に係るデータ処理システムの構成要素のうち、第１のメモリシステムの動作を説明するために示した順序図である。

【図3B】図２Ａ及び図２Ｂに示された本発明の実施形態に係るデータ処理システムの構成要素のうち、第１のメモリシステムの動作を説明するために示した順序図である。

【図3C】図２Ａ及び図２Ｂに示された本発明の実施形態に係るデータ処理システムの構成要素のうち、第１のメモリシステムの動作を説明するために示した順序図である。

【図4】図２Ａ及び図２Ｂに示された本発明の実施形態に係るデータ処理システムの構成要素のうち、第２のメモリシステムの動作を説明するために示した順序図である。

【図5】図２Ａ及び図２Ｂに示された本発明の実施形態に係るデータ処理システムの構成要素のうち、第３のメモリシステムの動作を説明するために示した順序図である。

【発明を実施するための形態】

【0032】

以下、添付された図面を参照して本発明の望ましい実施形態を説明する。しかしながら、本発明は、以下において開示される実施形態に限定されるものではなく、互いに異なる様々な形態で構成されることができ、ただし、本実施形態は、本発明の開示が完全なようにし、通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。

【0033】

図１は、メモリ装置で使用される複数のコマンドに対する動作パターンを説明するために示した図である。

【0034】

まず、図１において例示されたメモリ装置は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であり、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などのような揮発性メモリ装置と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＭＲＯＭ（Ｍａｓｋ ＲＯＭ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ＲＯＭ）、ＦＲＡＭ（登録商標）（Ｆｅｒｒｏｍａｇｎｅｔｉｃ ＲＯＭ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＲＲＡＭ（登録商標）（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、フラッシュメモリなどのような不揮発性メモリ装置も図１において例示されたＤＲＡＭと同様に複数のコマンドが使用され得る。

【0035】

図１に示すように、メモリ装置で使用されるコマンドの種類は、リフレッシュコマンド（ＲＥＦ）と、アクティブコマンド（ＡＣＴ）と、リードコマンド（ＲＤ）と、ライトコマンド（ＷＲ）と、プリチャージコマンド（ＰＲＥ）とがありうる。ここで、リフレッシュコマンド（ＲＥＦ）は、ＤＲＡＭのリフレッシュ動作を制御するためのコマンドでありうる。また、アクティブコマンド（ＡＣＴ）及びプリチャージコマンド（ＰＣＧ）は、ＤＲＡＭのアクティブ動作及びプリチャージ動作を制御するためのコマンドでありうる。また、リードコマンド（ＲＤ）及びライトコマンド（ＷＲ）は、ＤＲＡＭの読み出し動作及び書き込み動作を制御するためのコマンドでありうる。

【0036】

そして、複数のコマンドの各々は、クロック（ＣＬＯＣＫ）の値（２７９２１７１０００、２７９２１７７３４０、２７９２１７７３５７、２７９２１７７４１４、２７９２１７７６７２、２７９２１７７６８９）に応じてコマンドの入力時点と入力順序に関する情報を分かることができる。例えば、コマンドの入力時点と入力順序に関する情報は、２つのコマンドが互いに異なる時点に入力されることを基準に、図面のような複数のパラメータ（ｔＲＦＣ、ｔＲＡＳ、ｔＲＲＤ、ｔＲＣＤ、ｔＣＣＤＬ、ｔＷＲ、ｔＲＰ）を介して定義されることができる。

【0037】

そして、複数のコマンドの各々には、対応するアドレス情報（ＡＤＤＲＥＳＳ ＦＩＥＬＤＳ）が含まれ得る。このとき、アドレス情報（ＡＤＤＲＥＳＳ ＦＩＥＬＤＳ）の値（０、－－、－－／０、６、１７３０／０、６、４００／０、６、４００／０、６、－－／０、６、１７３０）を介してアドレスが指す位置と位置間隔及び位置変動に関する情報を分かることができる。ここで、アドレス情報が「－－」に表現された部分は、コマンドの種類によって特定アドレス情報が含まれないこともあるということを意味する。

【0038】

前述したように、メモリ装置で使用される複数のコマンドは、どの時点でどの種類がどの順序で入力されるかによって非常に様々な動作パターンに区分することができる。また、複数のコマンドに対応するアドレス情報の値を介して、複数のコマンドの各々がメモリ装置のどの位置にアクセスするためのコマンドであり、入力時点の差によって位置間隔及び位置変動がどのように発生したかを非常に様々な動作パターンに区分することができる。

【0039】

このように、複数のコマンドを介して分類可能な様々な動作パターンは、その個数が非常に多いだけでなく、メモリ装置の動作環境によって予測不可能な方式に拡張されるか、変わることができる。例えば、メモリ装置の寿命によってリフレッシュ動作の繰り返し回数または繰り返し間隔などが変わることができる。

【0040】

そのため、複数のコマンドを累積した後、累積されたコマンドに対する動作パターンを分析してメモリ装置の未来動作を予測しようとする試みは続いていたが、設計者によって予め定義された方式で複数の累積されたコマンドに対する動作パターンを分析することは限界があった。

【0041】

したがって、本発明では、人工知能演算を介して複数の累積されたコマンドに対する動作パターンを分析してメモリ装置の未来動作を予測し、それにより、メモリ装置を備えるメモリシステム及び複数のメモリシステムを備えるデータ処理システムの電力使用量を管理する動作を提案する。

【0042】

一方、本発明において提案する人工知能演算には、クラスタリング（ｃｌｕｓｔｅｒｉｎｇ）アルゴリズムを使用することができる。すなわち、メモリ装置でコマンドの個数が十分に累積されれば、累積されたコマンドのうち、類似した特性を有するコマンドを人工知能演算を介して群集化して複数の群集に区分することができる。このとき、累積されたコマンドに対する複数の群集は、累積されたコマンドに対する複数の動作パターンに対応すると見ることができる。

【0043】

このように、複数の群集を区分した後には、新しく入力されるコマンドの動作パターンがどの群集に含まれるか、またはどの群集に近いかなどを確認できる。すなわち、人工知能演算を介して累積されたコマンドに対する動作パターンを複数の群集に区分することができ、それ以後には、新しく入力されるコマンドの動作パターンを複数の群集を基準に把握することが可能である。

【0044】

例えば、１１３４０個のコマンド動作パターンを含むメモリ装置の場合、１１３４０個のコマンド動作パターンに対してｋ－平均クラスタリング（ｋ－ｍｅａｎｓ ｃｌｕｓｔｅｒｉｎｇ）を行って９７個の群集に区分することができ、９７個の群集に区分された後、新しく入力されたコマンドの動作パターンがどの群集に含まれるか、または近いかなどを把握してメモリ装置の未来動作を予測できる。

【0045】

参考として、本発明において提案する人工知能演算でクラスタリング動作は、ｋ－平均クラスタリング（ｋ－ｍｅａｎｓ ｃｌｕｓｔｅｒｉｎｇ）だけでなく、階層的クラスタリング（Ｈｉｅｒａｒｃｈｉｃａｌ Ｃｌｕｓｔｅｒｉｎｇ）のような他の方式のクラスタリング動作もいくらでも含むことができる。また、本発明において提案する人工知能演算は、クラスタリング動作に限定されず、他の方式の人工知能演算もいくらでも使用可能である。

【0046】

そして、図１において例示されたコマンドの種類、すなわち、リフレッシュコマンド（ＲＥＦ）と、アクティブコマンド（ＡＣＴ）と、リードコマンド（ＲＤ）と、ライトコマンド（ＷＲ）と、プリチャージコマンド（ＰＲＥ）とは、メモリ装置の種類がＤＲＡＭということを仮定して例示したものである。そのため、メモリ装置の種類がＤＲＡＭでない他の種類である場合、コマンドの種類も大きく変わることができる。ただし、いかなる種類のメモリ装置であるとしても、使用されるコマンドの種類は、図１に例示されたように複数個でありうる。したがって、人工知能演算を介して複数の累積されたコマンドに対する動作パターンを分析し、メモリ装置の未来動作を予測する本発明のアイデアは、メモリ装置の種類に限定されないことができる。

【0047】

図２Ａは、本発明の実施形態に係るデータ処理システムの一例を示した図である。

【0048】

図２Ｂは、本発明の実施形態に係るデータ処理システムの他の例を示した図である。

【0049】

まず、図２Ａに示すように、本発明の実施形態に係るデータ処理システムは、ホスト１０及び複数のメモリシステム２０、３０、４０を備えることができる。ここで、複数のメモリシステム２０、３０、４０は、少なくとも１つ以上の第１のメモリシステム２０と、少なくとも１つ以上の第２のメモリシステム３０、及び少なくとも１つ以上の第３のメモリシステム４０を備えることができる。参考として、図面では、データ処理システムに１個の第１のメモリシステム２０と１個の第２のメモリシステム３０、及び１個の第３のメモリシステム４０が備えられたことと例示されたが、これは、説明の便宜のためのものであり、実際には、より多くの個数の第１ないし第３のメモリシステム２０、３０、４０がデータ処理システムに備えられることができる。

【0050】

具体的に、第１のメモリシステム２０は、第１のメモリ装置２０２を備え、ホスト１０から伝達された複数の累積コマンドＳＣＭＤ＜１：３＞及びそれに対応する累積アドレスＳＡＤＤ＜１：３＞に対する動作パターンを分析するために、人工知能（ａｒｔｉｆｉｃｉａｌ ｉｎｔｅｌｌｉｇｅｎｃｅ、ＡＩ）演算を行って分析情報ＡＮＳＤＴを生成できる。

【0051】

そして、第２のメモリシステム３０は、第２のメモリ装置３０２を備え、第１のメモリシステム２０で生成された分析情報ＡＮＳＤＴに応答して第２のメモリ装置３０２に対するアクセスを選択的に遮断することができる。

【0052】

そして、第３のメモリシステム４０は、第３のメモリ装置４０２を備え、第１のメモリシステム２０で生成された分析情報ＡＮＳＤＴに応答して第３のメモリ装置４０２に対する電力供給を選択的に遮断することができる。

【0053】

より具体的に、第１のメモリシステム２０は、第１のコントローラ２０１と、第４のメモリ装置２０５と、第１のホストインターフェース２０３と、第１のシステムインターフェース２０４とをさらに備えることができる。

【0054】

そして、第２のメモリシステム３０は、第２のコントローラ３０１と、第２のホストインターフェース３０３と、第２のシステムインターフェース３０４とをさらに備えることができる。

【0055】

そして、第３のメモリシステム４０は、第３のコントローラ４０１と、第３のホストインターフェース４０３と、第３のシステムインターフェース４０４とをさらに備えることができる。

【0056】

ここで、第１のメモリシステム２０に備えられた第１のコントローラ２０１は、ホスト１０からの要請に応答して第１のメモリ装置２０２の動作を制御できる。例えば、第１のコントローラ２０１は、ホスト１０から伝達されたリードコマンドに応答して第１のメモリ装置２０２から読み出されたデータをホスト１０に伝達し、ホスト１０から伝達されたライトコマンドに応答してホスト１０から伝達されたデータを第１のメモリ装置２０２に格納することができる。

【0057】

同様に、第２のメモリシステム３０に備えられた第２のコントローラ３０１は、ホスト１０からの要請に応答して第２のメモリ装置３０２の動作を制御できる。例えば、第２のコントローラ３０１は、ホスト１０から伝達されたリードコマンドに応答して第２のメモリ装置３０２から読み出されたデータをホスト１０に伝達し、ホスト１０から伝達されたライトコマンドに応答してホスト１０から伝達されたデータを第２のメモリ装置３０２に格納することができる。

【0058】

また、第３のメモリシステム４０に備えられた第３のコントローラ４０１は、ホスト１０からの要請に応答して第３のメモリ装置４０２の動作を制御できる。例えば、第３のコントローラ４０１は、ホスト１０から伝達されたリードコマンドに応答して第３のメモリ装置４０２から読み出されたデータをホスト１０に伝達し、ホスト１０から伝達されたライトコマンドに応答してホスト１０から伝達されたデータを第３のメモリ装置４０２に格納することができる。

【0059】

そして、第１のメモリシステム２０に備えられた第１のメモリ装置２０２は、第２のメモリシステム３０に備えられた第２のメモリ装置３０２より速い動作速度を有することができる。すなわち、第１のメモリ装置２０２は、第２のメモリ装置３０２より速い速度でデータを書き込み及び読み出しすることができる。また、第２のメモリ装置３０２は、第３のメモリシステム４０に備えられた第３のメモリ装置４０２より速い動作速度を有することができる。すなわち、第２のメモリ装置３０２は、第３のメモリ装置４０２より速い速度でデータを書き込み及び読み出しすることができる。このとき、第１及び第２のメモリ装置２０２、３０２は、揮発性メモリ装置でありうる。そして、第３のメモリ装置４０２は、不揮発性メモリ装置でありうる。

【0060】

例えば、第１及び第２のメモリ装置２０２、３０２は、ＤＲＡＭ及びＳＲＡＭなどのような揮発性メモリ装置でありうる。そして、第３のメモリ装置４０２は、ＲＯＭ、ＭＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＦＲＡＭ、ＰＲＡＭ、ＭＲＡＭ、ＲＲＡＭ、フラッシュメモリなどのような不揮発性メモリ装置でありうる。

【0061】

そして、第１のメモリシステム２０に備えられた第１のホストインターフェース２０３は、第１のメモリシステム２０をホスト１０と連結するための構成要素であって、ホスト１０との間でコマンドＣＭＤ１と、アドレスＡＤＤ１、及びデータＤＡＴＡ１などを伝達する動作を行うことができる。

【0062】

同様に、第２のメモリシステム３０に備えられた第２のホストインターフェース３０３は、第２のメモリシステム３０をホスト１０と連結するための構成要素であって、ホスト１０との間でコマンドＣＭＤ２と、アドレスＡＤＤ２、及びデータＤＡＴＡ２などを伝達する動作を行うことができる。

【0063】

また、第３のメモリシステム４０に備えられた第３のホストインターフェース４０３は、第３のメモリシステム４０をホスト１０と連結するための構成要素であって、ホスト１０との間でコマンドＣＭＤ３と、アドレスＡＤＤ３、及びデータＤＡＴＡ３などを伝達する動作を行うことができる。

【0064】

そして、第１ないし第３のメモリシステム２０、３０、４０は、互いに直接的に連結されて、ホスト１０を経ずに、種々の情報またはデータＡＮＳＤＴ、ＳＣＤＴ＜２：３＞、ＣＬＤＴ＜１：２＞を伝達できる。

【0065】

すなわち、第１のメモリシステム２０に備えられた第１のシステムインターフェース２０４は、第１のメモリシステム２０を第２のメモリシステム３０及び第３のメモリシステム４０と連結するための構成要素であって、第２及び第３のメモリシステム３０、４０との間で分析情報ＡＮＳＤＴと、ソース情報ＳＣＤＴ＜２：３＞、及びコールドデータＣＬＤＴ＜１：２＞などを伝達する動作を行うことができる。

【0066】

同様に、第２のメモリシステム３０に備えられた第２のシステムインターフェース３０４は、第２のメモリシステム３０を第１のメモリシステム２０及び第３のメモリシステム４０と連結するための構成要素であって、第１及び第３のメモリシステム２０、４０との間で分析情報ＡＮＳＤＴと、ソース情報ＳＣＤＴ＜２：３＞、及びコールドデータＣＬＤＴ＜１：２＞などを伝達する動作を行うことができる。

【0067】

また、第３のメモリシステム４０に備えられた第３のシステムインターフェース４０４は、第３のメモリシステム４０を第１のメモリシステム２０及び第２のメモリシステム３０と連結するための構成要素であって、第１及び第２のメモリシステム２０、３０との間で分析情報ＡＮＳＤＴと、ソース情報ＳＣＤＴ＜２：３＞、及びコールドデータＣＬＤＴ＜１：２＞などを伝達する動作を行うことができる。

【0068】

そして、第１のメモリシステム２０に備えられた第１のコントローラ２０１は、人工知能演算を行うことができる装置または回路またはプログラムを内蔵できる。例えば、図面に直接図示されてはいないが、第１のコントローラ２０１には、人工知能演算を行うことができるプロセッサが内蔵されていることができる。すなわち、第１のコントローラ２０１は、人工知能演算を行うことができる装置または回路またはプログラムを内蔵することにより、ホスト１０から伝達された複数の累積コマンドＳＣＭＤ＜１：３＞及びそれに対応する累積アドレスＳＡＤＤ＜１：３＞に対する動作パターンを分析するために人工知能演算を行うことができる。このとき、人工知能演算の対象である複数の累積コマンドＳＣＭＤ＜１：３＞と累積アドレスＳＡＤＤ＜１：３＞とは、ホスト１０から第１のメモリシステム２０に伝達されるコマンドＣＭＤ１とアドレスＡＤＤ１に対するソース情報ＳＣＤＴ＜１＞、ホスト１０から第２のメモリシステム３０に伝達されるコマンドＣＭＤ２とアドレスＡＤＤ２に対するソース情報ＳＣＤＴ＜２＞、ホスト１０から第３のメモリシステム４０に伝達されるコマンドＣＭＤ３とアドレスＡＤＤ３に対するソース情報ＳＣＤＴ＜３＞を累積して生成することができる。すなわち、第１のコントローラ２０１は、ホスト１０から自らが含まれた第１のメモリシステム２０に伝達されたコマンドＣＭＤ１とアドレスＡＤＤ１に対するソース情報ＳＣＤＴ＜１＞だけでなく、ホスト１０から第２及び第３のメモリシステム３０、４０の各々に伝達されたコマンドＣＭＤ＜２：３＞とアドレスＡＤＤ＜２：３＞に対するソース情報ＳＣＤＴ＜２：３＞とを累積して累積コマンドＳＣＭＤ＜１：３＞及び累積アドレスＳＡＤＤ＜１：３＞を生成した後、生成された累積コマンドＳＣＭＤ＜１：３＞及び累積アドレスＳＡＤＤ＜１：３＞に対する動作パターンを分析するために人工知能演算を行うことができる。このとき、第２及び第３のメモリシステム３０、４０の各々は、ホスト１０から伝達されたコマンドＣＭＤ＜２：３＞とアドレスＡＤＤ＜２：３＞に対するソース情報ＳＣＤＴ＜２：３＞を第１のコントローラ２０１に提供することができる。

【0069】

ここで、ホスト１０から第１ないし第３のメモリシステム２０、３０、４０の各々に伝達されたコマンドに対するソース情報ＳＣＤＴ＜１：３＞は、ホスト１０から第１ないし第３のメモリシステム２０、３０、４０の各々に伝達されたコマンドＣＭＤ＜１：３＞の種類を表す種類情報と、伝達されたコマンドが他のコマンドとどの関係であるかを表す関係情報と、伝達されたコマンドが入力された絶対的なまたは相対的な時点を表す入力時点情報と、伝達されたコマンドが入力された絶対的なまたは相対的な順序を表す入力順序情報とを含むことができる。このとき、伝達されたコマンドと他のコマンドとの関係は、伝達されたコマンドが入力される時点の以前時点または以後時点で入力されるコマンドでありうる。

【0070】

また、ホスト１０から第１ないし第３のメモリシステム２０、３０、４０の各々に伝達されたコマンドに対するソース情報ＳＣＤＴ＜１：３＞は、ホスト１０から第１ないし第３のメモリシステム２０、３０、４０の各々に伝達されたアドレスが指す絶対的なまたは相対的な位置を表す位置情報と、伝達されたアドレスが他のアドレスと絶対的にまたは相対的にある程度の位置差を有するかを表す位置間隔情報と、伝達されたアドレスが他のアドレスと絶対的にまたは相対的にある程度位置変動があったかを表す位置変動情報とを含むことができる。このとき、伝達されたアドレスと他のアドレスとの関係は、伝達されたアドレスが入力される時点の以前時点または以後時点で入力されるアドレスでありうる。

【0071】

まとめると、第１のコントローラ２０１は、ホスト１０からの要請に応じて第１のメモリ装置２０２の動作を制御する動作を行うことができるだけでなく、ホスト１０から第１ないし第３のメモリシステム２０、３０、４０に伝達された複数のコマンドＣＭＤ＜１：３＞及びアドレスＡＤＤ＜１：３＞に対するソース情報ＳＣＤＴ＜１：３＞を累積して累積コマンドＳＣＭＤ＜１：３＞及び累積アドレスＳＡＤＤ＜１：３＞を生成でき、累積コマンドＳＣＭＤ＜１：３＞及び累積アドレスＳＡＤＤ＜１：３＞に対する動作パターンを分析するために、人工知能演算を行って分析情報ＡＮＳＤＴを生成できる。

【0072】

そして、第１のメモリシステム２０に備えられた第４のメモリ装置２０５は、第１のコントローラ２０１で人工知能演算を行うとき、ソース（ｓｏｕｒｃｅ）になるデータ、すなわち、累積コマンドＳＣＭＤ＜１：３＞と累積アドレスＳＡＤＤ＜１：３＞とを格納するために使用されることができる。また、第１のメモリシステム２０に備えられた第４のメモリ装置２０５は、第１のコントローラ２０１で人工知能演算を行った結果生成されたデータ、すなわち、分析情報ＡＮＳＤＴを格納するために使用されることができる。このとき、第１のコントローラ２０１は、ホスト１０の要請と関係なく、第４のメモリ装置２０５の動作を制御できる。すなわち、第４のメモリ装置２０５は、第１のコントローラ２０１で独占的に使用されるメモリ装置であって、ホスト１０では、第４のメモリ装置２０５の存在を知らないことがある。

【0073】

そして、第４のメモリ装置２０５は、不揮発性特性を有するメモリ装置でありうる。すなわち、第１のメモリシステム２０の電源がオフ（ｏｆｆ）される場合にも、第４のメモリ装置２０５に格納された人工知能演算で使用される情報またはデータＡＮＳＤＴ、ＣＭＤ＜１：３＞、ＡＤＤ＜１：３＞は削除されないことができる。したがって、人工知能演算で使用される情報またはデータＡＮＳＤＴ、ＣＭＤ＜１：３＞、ＡＤＤ＜１：３＞は、第１のメモリシステム２０の電源のオン／オフ（ｏｎ／ｏｆｆ）と関係なく、動作時間が長くなるほど、より多く生成されて、第４のメモリ装置２０５に累積格納されることができる。

【0074】

図２Ｂに示すように、図２Ａとは異なり、第４のメモリ装置２０５が第１のメモリシステム２０の外部から連結されることが分かる。すなわち、第１のメモリシステム２０は、内部に別のインターフェース２０６を備え、これを介して第４のメモリ装置２０５と連結されることができる。

【0075】

まとめると、第４のメモリ装置２０５は、図２Ａに例示されたように、第１のメモリシステム２０の内部に備えられて動作することができ、図２Ｂに例示されたように、第１のメモリシステム２０の外部から第１のメモリシステム２０に連結されて動作することもできる。

【0076】

一方、第１のコントローラ２０１で生成された分析情報ＡＮＳＤＴは、第２のコントローラ３０１及び第３のコントローラ４０１に伝達されることができる。第２のコントローラ３０１は、分析情報ＡＮＳＤＴに応答して第２のメモリ装置３０２に対するアクセスを選択的に遮断することができる。第３のコントローラ４０１は、分析情報ＡＮＳＤＴに応答して第３のメモリ装置４０２に対する電力供給を選択的に遮断することができる。

【0077】

ここで、第２のメモリ装置３０２は、揮発性特性を有するメモリ装置であるため、第２のコントローラ３０１で第２のメモリ装置３０２に対するアクセスを遮断する動作を介して第２のメモリ装置３０２で消費する電力を減らすことができる。例えば、第２のコントローラ３０１は、第２のメモリ装置３０２を休眠（ｓｌｅｅｐ）モードに進入させる動作を介して第２のメモリ装置３０２に対するアクセスを遮断できる。このとき、休眠モードに進入した第２のメモリ装置３０２の場合、内部に格納されたデータを維持する動作のみ、例えば、リフレッシュ（ｒｅｆｒｅｓｈ）動作のみ行い、データを読み出し／書き込みするアクセス動作を行うことに比べて消費される電力が非常に小さいことがある。

【0078】

また、第３のメモリ装置４０２は、不揮発性特性を有するメモリ装置であるため、第３のコントローラ４０１で第３のメモリ装置４０２に対する電力供給を遮断する動作を介して第３のメモリ装置４０２で電力を消費しないようにすることができる。このとき、第３のメモリ装置４０２に対する電力供給を遮断した状態でデータを読み出し／書き込みするアクセス動作を行うためには、電力供給をさらに再開するなどの追加的な動作が必要であるため、電力供給を遮断しなかった状態でアクセス動作を行うことより、さらに長い時間が必要でありうる。

【0079】

図３Ａ～図３Ｃは、図２Ａ及び図２Ｂに示された本発明の実施形態に係るデータ処理システムの構成要素のうち、第１のメモリシステムの動作を説明するために示した順序図である。

【0080】

まず、図３Ａ～図３Ｃに共に示すように、データ処理システムに備えられた第１のメモリシステム２０は、ホスト１０から第１ないし第３のメモリシステム２０、３０、４０の各々に伝達されたコマンドＣＭＤ＜１：３＞及びアドレスＡＤＤ＜１：３＞に対するソース情報ＳＣＤＴ＜１：３＞を累積して累積コマンドＳＣＭＤ＜１：３＞及び累積アドレスＳＡＤＤ＜１：３＞を生成した後、累積コマンドＳＣＭＤ＜１：３＞及び累積アドレスＳＡＤＤ＜１：３＞に対する動作パターンを分析するために、人工知能演算を行って分析情報ＡＮＳＤＴを生成できる（Ｓ１１）。

【0081】

前述した説明のように、第１のメモリシステム２０は、累積コマンドＳＣＭＤ＜１：３＞と累積アドレスＳＡＤＤ＜１：３＞とを先に生成した後、生成された累積コマンドＳＣＭＤ＜１：３＞と累積アドレスＳＡＤＤ＜１：３＞とを使用して分析情報ＡＮＳＤＴを生成できる。また、第１のメモリシステム２０は、ホスト１０から第１ないし第３のメモリシステム２０、３０、４０の各々に伝達されたコマンドＣＭＤ＜１：３＞及びアドレスＡＤＤ＜１：３＞のソース情報ＳＣＤＴ＜１：３＞が十分に累積されたとき、累積コマンドＳＣＭＤ＜１：３＞と累積アドレスＳＡＤＤ＜１：３＞とを生成できる。したがって、ホスト１０から第１ないし第３のメモリシステム２０、３０、４０の各々に伝達されたコマンドＣＭＤ＜１：３＞及びアドレスＡＤＤ＜１：３＞のソース情報ＳＣＤＴ＜１：３＞が十分に累積される前には、第１のメモリシステム２０で分析情報ＡＮＳＤＴを生成できないことがある。

【0082】

また、第１のメモリシステム２０で人工知能演算を行って分析情報ＡＮＳＤＴが生成されたとは、人工知能演算を介して第１ないし第３のメモリシステム２０、３０、４０の未来動作を予測するということを意味できる。したがって、第１のメモリシステム２０で分析情報ＡＮＳＤＴを生成した後には、人工知能演算を介して予測された未来動作を基準に、第１ないし第３のメモリシステム２０、３０、４０の各々の動作が制御され得る。

【0083】

それに対し、第１のメモリシステム２０で分析情報ＡＮＳＤＴを生成できなかったとは、第１ないし第３のメモリシステム２０、３０、４０の未来動作を予測できないことを意味できる。したがって、第１のメモリシステム２０で分析情報ＡＮＳＤＴを生成する前には、予め約束された順序またはパターンまたは条件によって第１ないし第３のメモリシステム２０、３０、４０の各々の動作が制御され得る。

【0084】

具体的に、図３Ａに示すように、第１のメモリシステム２０は、分析情報ＡＮＳＤＴを生成できなかった状態（Ｓ１１のいいえ）で、ホスト１０から入力された第１のコマンドＣＭＤ１及び第１のアドレスＡＤＤ１に応答して内部に備えられた第１のメモリ装置２０２の動作を制御できる。

【0085】

特に、第１のメモリシステム２０は、分析情報ＡＮＳＤＴを生成できなかった状態（Ｓ１１のいいえ）で、ホスト１０からいかなるアクセス要請も受けられない状態、例えば、遊休（ｉｄｌｅ）状態になることができる。したがって、第１のメモリシステム２０は、分析情報ＡＮＳＤＴを生成できなかった状態（Ｓ１１のいいえ）で自らが遊休状態であるか否かを確認（Ｓ３２）し、その結果に応じて人工知能演算を行うか否かを選択できる。すなわち、第１のメモリシステム２０は、分析情報ＡＮＳＤＴを生成できなかった状態（Ｓ１１のいいえ）で自らが遊休状態と確認（Ｓ３２のはい）される場合、ホスト１０から第１ないし第３のメモリシステム２０、３０、４０の各々に伝達されたコマンドＣＭＤ＜１：３＞及びアドレスＡＤＤ＜１：３＞のソース情報ＳＣＤＴ＜１：３＞が十分に累積されたか否かを確認（Ｓ３４）できる。

【0086】

仮に、ソース情報ＳＣＤＴ＜１：３＞が十分に累積された場合（Ｓ３４のはい）、第１のメモリシステム２０は、累積コマンドＳＣＭＤ＜１：３＞及び累積アドレスＳＡＤＤ＜１：３＞を生成した後、それに対して人工知能演算を行って（Ｓ３５）、分析情報ＡＮＳＤＴを生成できる。逆に、ソース情報ＳＣＤＴ＜１：３＞が十分に累積されなかった場合（Ｓ３４のいいえ）、第１のメモリシステム２０は、何らの動作も行わないことができる。

【0087】

また、第１のメモリシステム２０は、分析情報ＡＮＳＤＴを生成できなかった状態（Ｓ１１のいいえ）で自らが遊休状態でない状態、すなわち、ホスト１０からアクセス要請を受ける状態であると確認（Ｓ３２のいいえ）される場合、ホスト１０からのアクセス要請を処理しなければならないので、人工知能演算を行うことができない。

【0088】

そして、第１のメモリシステム２０は、分析情報ＡＮＳＤＴを生成した状態（Ｓ１１のはい）で、第１ないし第３のメモリシステム２０、３０、４０の未来動作を予測できる。特に、第１のメモリシステム２０は、分析情報ＡＮＳＤＴを生成した状態（Ｓ１１のはい）で自らに対するアクセス頻度（ｆｒｅｑｕｅｎｃｙ）が決められた第５基準以下と予測されるか否かを確認（Ｓ３１）できる。すなわち、第１のメモリシステム２０は、分析情報ＡＮＳＤＴを生成した状態（Ｓ１１のはい）であるとき、分析情報ＡＮＳＤＴを参照して現在時点を含んで、予定された未来時点までの特定動作区間でホスト１０からのアクセス要請が決められた第５基準以下と予測されるか否かを確認（Ｓ３１）できる。このとき、第１のメモリシステム２０でホスト１０からのアクセス要請が決められた第５基準以下と予測されるか否かを確認（Ｓ３１）する動作は、予定された過去時点から現在時点までホスト１０から第１のメモリシステム２０に伝達された複数の第１のコマンドＣＭＤ１及び第１のアドレスＡＤＤ１の動作パターンが分析情報ＡＮＳＤＴを介して予測された動作パターンとどの形態で、ある程度一致するか否かを判断する動作でありうる。例えば、ホスト１０からのアクセス要請を予測する特定動作区間の長さは、予定された過去時点から現在時点までホスト１０から伝達された複数の第１のコマンドＣＭＤ１及び第１のアドレスＡＤＤ１の動作パターンが分析情報ＡＮＳＤＴを介して予測された動作パターンと比較的多く一致する場合、相対的にさらに長い長さを有する形態になることができる。

【0089】

自らに対するアクセス頻度が決められた基準以下であろうと予測する場合（Ｓ３１のはい）、第１のメモリシステム２０は、特定動作区間を第８の区間と定義し、第８の区間の間、ホスト１０から第１ないし第３のメモリシステム２０、３０、４０の各々に伝達されたコマンドＣＭＤ＜１：３＞及びアドレスＡＤＤ＜１：３＞のソース情報ＳＣＤＴ＜１：３＞が十分に累積されたか否かを確認（Ｓ３４）できる。仮に、ソース情報ＳＣＤＴ＜１：３＞が十分に累積された場合（Ｓ３４のはい）、第１のメモリシステム２０は、累積コマンドＳＣＭＤ＜１：３＞及び累積アドレスＳＡＤＤ＜１：３＞を生成した後、それに対して人工知能演算を行って（Ｓ３５）、既存に生成された分析情報ＡＮＳＤＴを更新（ｕｐｄａｔｅ）して生成することができる。逆に、ソース情報ＳＣＤＴ＜１：３＞が十分に累積されなかった場合（Ｓ３４のいいえ）、第１のメモリシステム２０は、第８の区間の間、何らの動作も行わないことができる。この場合、既存に生成された分析情報ＡＮＳＤＴがそのまま維持されるであろう。

【0090】

このとき、分析情報ＡＮＳＤＴを更新して生成するとは、更新以前に生成された分析情報ＡＮＳＤＴよりさらに多くの累積コマンドＳＣＭＤ＜１：３＞及び累積アドレスＳＡＤＤ＜１：３＞に対して人工知能演算を行ったということを意味できる。したがって、更新して生成された分析情報ＡＮＳＤＴは、更新以前に生成された分析情報ＡＮＳＤＴよりさらに正確に第１ないし第３のメモリシステム２０、３０、４０の未来動作を予測する可能性が高いことができる。

【0091】

そして、自らに対するアクセス頻度が決められた基準以下であろうと予測する場合（Ｓ３１のいいえ）、第１のメモリシステム２０は、特定動作区間の間、ホスト１０からアクセス要請が発生することを対比しなければならないので、何らの動作も行わないことができる。

【0092】

そして、第１のメモリシステム２０は、分析情報ＡＮＳＤＴの生成可否と関係なく、ホスト１０から人工知能演算の実行可否を確認（Ｓ３３）されることができる。例えば、ホスト１０は、第１のメモリシステム２０が人工知能演算を行うことができるということを予め知っていることができる。このような場合、ホスト１０で主導的に人工知能演算の実行を第１のメモリシステム２０に要請することができる（Ｓ３３）。すなわち、ホスト１０で第１のメモリシステム２０に人工知能演算の実行を要請（Ｓ３３の許容）または遮断を要請（Ｓ３３の遮断）できる。他の場合、第１のメモリシステム２０で主導的に人工知能演算の実行可否をホスト１０から確認されることができる。第１のメモリシステム２０は、要請結果として、ホスト１０から人工知能演算の実行を許容（Ｓ３３の許容）されるか、または拒否（Ｓ３３の遮断）されることができる。

【0093】

ホスト１０で人工知能演算の実行が要請されるか、または実行を許容する場合（Ｓ３３の許容）、第１のメモリシステム２０は、ホスト１０から第１ないし第３のメモリシステム２０、３０、４０の各々に伝達されたコマンドＣＭＤ＜１：３＞及びアドレスＡＤＤ＜１：３＞のソース情報ＳＣＤＴ＜１：３＞が十分に累積されたか否かを確認（Ｓ３４）できる。仮に、ソース情報ＳＣＤＴ＜１：３＞が十分に累積された場合（Ｓ３４のはい）、第１のメモリシステム２０は、累積コマンドＳＣＭＤ＜１：３＞及び累積アドレスＳＡＤＤ＜１：３＞を生成した後、それに対して人工知能演算を行って（Ｓ３５）、分析情報ＡＮＳＤＴを生成できる。このとき、分析情報ＡＮＳＤＴが既に生成された状態でホスト１０の要請または許容によって人工知能演算を行った（Ｓ３５）場合、既存に生成された分析情報ＡＮＳＤＴを更新して生成することができる。逆に、ソース情報ＳＣＤＴ＜１：３＞が十分に累積されなかった場合（Ｓ３４のいいえ）、第１のメモリシステム２０は、何らの動作も行わないことができる。このとき、分析情報ＡＮＳＤＴが既に生成された状態でホスト１０から人工知能演算の実行に対する要請または許容があった場合であれば、既存に生成された分析情報ＡＮＳＤＴがそのまま維持されるであろう。

【0094】

ホスト１０で人工知能演算の実行が遮断されるか、または実行を拒否する場合（Ｓ３３の遮断）、第１のメモリシステム２０は、何らの動作も行わないことができる。このとき、分析情報ＡＮＳＤＴが既に生成された状態でホスト１０から人工知能演算の実行に対する遮断または拒否があった場合であれば、既存に生成された分析情報ＡＮＳＤＴがそのまま維持されるであろう。

【0095】

図３Ｂに示すように、第１のメモリシステム２０は、分析情報ＡＮＳＤＴを生成した状態（Ｓ１１のはい）であるとき、分析情報ＡＮＳＤＴを参照して、現在時点を含んで、予定された未来時点までの特定動作区間でホスト１０とのデータ送信帯域幅（ｂａｎｄｗｉｄｔｈ）が決められた第１基準以下と予測されるか否かを確認（Ｓ１２）できる。このとき、第１のメモリシステム２０でホスト１０とのデータ送信帯域幅が決められた第１基準以下と予測されるか否かを確認（Ｓ１２）する動作は、予定された過去時点から現在時点までホスト１０から伝達される複数のコマンドＣＭＤ＜１：３＞及びアドレスＡＤＤ＜１：３＞の動作パターンが分析情報ＡＮＳＤＴを介して予測された動作パターンとどの形態で、ある程度一致するか否かを判断する動作でありうる。例えば、ホスト１０とのデータ送信帯域幅を予測する特定動作区間の長さは、予定された過去時点から現在時点までホスト１０から伝達される複数のコマンドＣＭＤ＜１：３＞及びアドレスＡＤＤ＜１：３＞の動作パターンが分析情報ＡＮＳＤＴを介して予測された動作パターンと比較的多く一致する場合、相対的にさらに長い長さを有する形態になることができる。

【0096】

仮に、ホスト１０とのデータ送信帯域幅が決められた第１基準以下と予測される場合（Ｓ１２のはい）、第１のメモリシステム２０は、特定動作区間を第１の区間と定義し、第１の区間の間、分析情報ＡＮＳＤＴの第１値を遮断と設定（Ｓ１３）することができる。このように、第１のメモリシステム２０で第１の区間の間、分析情報ＡＮＳＤＴの第１値を遮断と設定（Ｓ１３）する場合、第２のメモリシステム３０は、第１の区間の間、内部に備えられた第２のメモリ装置３０２に対するアクセスを遮断できる。逆に、ホスト１０とのデータ送信帯域幅が決められた第１基準超過と予測される場合（Ｓ１２のいいえ）、第１のメモリシステム２０は、特定動作区間を第２の区間と定義し、第２の区間の間、分析情報ＡＮＳＤＴの第１値を許容と設定（Ｓ１４）することができる。このように、第１のメモリシステム２０で第２の区間の間、分析情報ＡＮＳＤＴの第１値を許容と設定（Ｓ１４）する場合、第２のメモリシステム３０は、第２の区間の間、内部に備えられた第２のメモリ装置３０２に対するアクセスを許容することができる。前述したように、第１のメモリシステム２０は、ホスト１０とのデータ送信帯域幅を予測した結果に応じて、分析情報ＡＮＳＤＴの第１値を調整して第２のメモリシステム３０で第２のメモリ装置３０２に対するアクセス動作を制御、すなわち、第２のメモリシステム３０で消費する電力を調整することができる。

【0097】

ここで、ホスト１０とのデータ送信帯域幅の値が意味することは、ホスト１０との間で１回に送信されるデータの量またはデータサイズがある程度であるかを意味できる。例えば、ホスト１０との間で送信予定のデータのサイズが１０ギガビット（Ｇｉｇａ Ｂｉｔ）であり、ホスト１０との間で最大送信処理サイズが５ギガビットであることを仮定できる。このような場合、送信予定のデータのサイズが最大送信処理サイズより大きいので、データ送信帯域幅は、最大送信処理サイズである５ギガビットになることができる。他の例を挙げると、ホスト１０との間で伝達予定のデータのサイズが３ギガビットであり、ホスト１０との間で最大送信処理サイズが５ギガビットであることを仮定できる。このような場合、送信予定のデータのサイズより最大送信処理サイズがより大きいので、データ送信帯域幅は、最大送信処理サイズより小さい３ギガビットになることができる。

【0098】

図２Ａ及び図２Ｂに示すように、第１ないし第３のメモリシステム２０、３０、４０は、ホスト１０と並列に連結されることができる。すなわち、第１ないし第３のメモリシステム２０、３０、４０の各々は、ホスト１０と独立的にデータを入出力することができる。したがって、第１ないし第３のメモリシステム２０、３０、４０の各々が、ホスト１０との間で独立的な最大送信処理サイズが設定され得る。ここで、最大送信処理サイズは、一定時間の間、書き込みまたは読み出し可能なデータ最大サイズを意味できる。例えば、最も速度が速く、揮発性特徴を有する第１のメモリ装置２０２を備える第１のメモリシステム２０の場合、読み出し及び書き込み動作で全て５ギガビットの最大送信処理サイズを有することができる。第１のメモリ装置２０２より遅いが、揮発性特徴を有する第２のメモリ装置３０２を備える第２のメモリシステム３０の場合、読み出し及び書き込み動作で全て３ギガビットの最大送信処理サイズを有することができる。不揮発性特徴を有する第３のメモリ装置４０２を備える第３のメモリシステム４０の場合、読み出し動作で２ギガビットの最大送信処理サイズを有し、書き込み動作で１２８メガビット（Ｍｅｇａ Ｂｉｔ）の最大送信処理サイズを有することができる。

【0099】

さらに、図３Ｂに示すように、ホスト１０とのデータ送信帯域幅が決められた第１基準以下と予測される場合（Ｓ１２のはい）が意味することは、特定動作区間の間、ホスト１０との間で送信予定のデータのサイズが第１のメモリシステム２０の最大送信処理サイズより小さいことと予測される場合を意味できる。すなわち、特定動作区間の間、ホスト１０との間で送信予定のデータを第１のメモリシステム２０で単独処理してもデータ処理が遅延（ｄｅｌａｙ）されるなどの問題なしに処理が可能でありうる。したがって、ホスト１０とのデータ送信帯域幅が決められた第１基準以下と予測される場合（Ｓ１２のはい）、第１のメモリシステム２０は、特定動作区間を第１の区間と定義し、第１の区間の間、分析情報ＡＮＳＤＴの第１値を遮断と設定（Ｓ１３）することにより、第１の区間の間、第２のメモリシステム３０で第２のメモリ装置３０２に対するアクセスを遮断できる。これを介して、第１のメモリシステム２０は、特定動作区間において第２のメモリシステム３０で消費される電力を最小化しながらも、ホスト１０との間で処理予定のデータを問題なしに処理することができる。

【0100】

逆に、ホスト１０とのデータ送信帯域幅が決められた第１基準超過と予測される場合（Ｓ１２のいいえ）が意味することは、特定動作区間の間、ホスト１０との間で送信予定のデータのサイズが第１のメモリシステム２０の最大送信処理サイズより大きいことと予測される場合を意味できる。すなわち、特定動作区間の間、ホスト１０との間で送信予定のデータを第１のメモリシステム２０で単独処理する場合、データ処理が遅延（ｄｅｌａｙ）されるなどの問題が発生し得る。したがって、ホスト１０とのデータ送信帯域幅が決められた第１基準超過と予測される場合（Ｓ１２のいいえ）、第１のメモリシステム２０は、特定動作区間を第２の区間と定義し、第２の区間の間、分析情報ＡＮＳＤＴの第１値を許容と設定（Ｓ１４）することにより、第２の区間の間、第２のメモリシステム３０で第２のメモリ装置３０２に対するアクセスを許容することができる。これを介して、特定動作区間で第１のメモリシステム２０は、第２のメモリシステム３０とともに、ホスト１０との間で処理予定のデータを問題なしに処理することができる。

【0101】

一方、第１のメモリシステム２０は、ホスト１０とのデータ送信帯域幅が決められた第１基準以下と予測して（Ｓ１２のはい）、特定動作区間を第１の区間と定義するか、ホスト１０とのデータ送信帯域幅が決められた第１基準超過と予測して（Ｓ１２のいいえ）、特定動作区間を第２の区間と定義するかに関係なく、ホスト１０からのアクセス要請に対応しなければならない。すなわち、第１のメモリシステム２０は、第１及び第２の区間の各々でホスト１０から伝達された第１のコマンドＣＭＤ１及び第１のアドレスＡＤＤ１に応答してホスト１０からのアクセス要請データを第１のメモリ装置２０２で処理することができる。

【0102】

そして、第１のメモリシステム２０は、分析情報ＡＮＳＤＴの第１値を遮断と設定（Ｓ１３）した状態、すなわち、特定動作区間が第１の区間と定義された状態で第１のメモリ装置２０２に格納されたデータ中にホスト１０からのアクセス頻度（ａｃｃｅｓｓ ｆｒｅｑｕｅｎｃｙ）が決められた第２基準以下である第１のコールドデータＣＬＤＴ１が含まれるか否かを確認（Ｓ１５）できる。

【0103】

仮に、第１のメモリ装置２０２に格納されたデータ中に第１のコールドデータＣＬＤＴ１が含まれる場合（Ｓ１５のはい）、第１のメモリシステム２０は、第２のメモリシステム３０が第２のメモリ装置３０２に対するアクセスを第３の区間の間、許容するように分析情報の第２値を許容と設定することができる（Ｓ１６）。続いて、第１のメモリシステム２０は、第３の区間で第１のメモリ装置２０２に格納された第１のコールドデータＣＬＤＴ１を第２のメモリシステム３０に伝達した後、第１のメモリ装置２０２から第１のコールドデータＣＬＤＴ１を削除できる（Ｓ１７）。すなわち、第１のメモリシステム２０は、ホスト１０との送信帯域幅が決められた第１基準以下と予測される第１の区間で第１のメモリ装置２０２に第１のコールドデータＣＬＤＴ１が格納されたことと確認されれば、第１のコールドデータＣＬＤＴ１を第２のメモリ装置３０２に移動させるために、分析情報ＡＮＳＤＴの第２値を許容と設定し、第１の区間のうち、第３の区間の間、第２のメモリシステム３０が第２のメモリ装置３０２に対するアクセスを許容させることができる。

【0104】

このように、第１のメモリシステム２０で分析情報ＡＮＳＤＴの第２値を許容と設定（Ｓ１６）する場合、第２のメモリシステム３０は、第３の区間の間、内部に備えられた第２のメモリ装置３０２に対するアクセスを許容することができる。すなわち、第２のメモリシステム３０は、第１の区間の進入により、遮断していた第２のメモリ装置３０２に対するアクセスを第３の区間の間、許容することができる。言い換えれば、第２のメモリシステム３０は、第１のメモリシステム２０で分析情報ＡＮＳＤＴの第２値が許容と設定されることに応答して第２のメモリ装置３０２に対するアクセスを許容することにより第３の区間に進入することができる。その後、第２のメモリシステム３０は、第３の区間で第１のメモリシステム２０から伝達される第１のコールドデータＣＬＤＴ１を第２のメモリ装置３０２に格納することができる。また、第２のメモリシステム３０は、第２のメモリ装置３０２に第１のコールドデータＣＬＤＴ１を格納する動作を完了することに応答して第２のメモリ装置３０２に対するアクセスを遮断する休眠モードに進入することにより第３の区間から脱出することができる。

【0105】

逆に、第１の区間で第１のメモリ装置２０２に格納されたデータ中に第１のコールドデータＣＬＤＴ１が含まれない場合（Ｓ１５のいいえ）、第１のメモリシステム２０は、第１の区間で分析情報ＡＮＳＤＴの第１値を遮断と設定（Ｓ１３）した状態を維持し続けることができる。

【0106】

図３Ｃに示すように、第１のメモリシステム２０は、分析情報ＡＮＳＤＴを生成した状態（Ｓ１１のはい）であるとき、分析情報ＡＮＳＤＴを参照して現在時点を含んで、予定された未来時点までの特定動作区間で第３のメモリシステム４０に対するアクセス頻度が決められた第３基準以下と予測されるか否かを確認（Ｓ２１）できる。このとき、第１のメモリシステム２０で第３のメモリシステム４０に対するアクセス頻度が決められた第３基準以下と予測されるか否かを確認（Ｓ２１）する動作は、予定された過去時点から現在時点までホスト１０から伝達される複数の第３のコマンドＣＭＤ３及び第３のアドレスＡＤＤ３の動作パターンが分析情報ＡＮＳＤＴを介して予測された動作パターンとどの形態で、ある程度一致するか否かを判断する動作でありうる。例えば、ホスト１０とのデータ送信帯域幅を予測する特定動作区間の長さは、予定された過去時点から現在時点までホスト１０から伝達される複数の第３のコマンドＣＭＤ３及びアドレスＡＤＤ３の動作パターンが分析情報ＡＮＳＤＴを介して予測された動作パターンと比較的多く一致する場合、相対的にさらに長い長さを有する形態になることができる。

【0107】

仮に、第３のメモリシステム４０に対するアクセス頻度が決められた第３基準以下と予測される場合（Ｓ２１のはい）、第１のメモリシステム２０は、特定動作区間を第４の区間と定義し、第４の区間の間、分析情報ＡＮＳＤＴの第３値を遮断と設定（Ｓ２２）することができる。このように、第１のメモリシステム２０で第４の区間の間、分析情報ＡＮＳＤＴの第３値を遮断と設定（Ｓ２２）する場合、第３のメモリシステム４０は、第４の区間の間、内部に備えられた第３のメモリ装置４０２に対する電力供給を遮断できる。逆に、第３のメモリシステム４０に対するアクセス頻度が決められた第３基準超過と予測される場合（Ｓ２１のいいえ）、第１のメモリシステム２０は、特定動作区間を第５の区間と定義し、第５の区間の間、分析情報ＡＮＳＤＴの第３値を許容と設定（Ｓ２３）することができる。このように、第１のメモリシステム２０で第５の区間の間、分析情報ＡＮＳＤＴの第３値を許容と設定（Ｓ２３）する場合、第３のメモリシステム４０は、第５の区間の間、内部に備えられた第３のメモリ装置４０２に対する電力供給を許容することができる。前述したように、第１のメモリシステム２０は、第３のメモリシステム４０のアクセス頻度を予測した結果に応じて、分析情報ＡＮＳＤＴの第３値を調整して第３のメモリシステム４０で第３のメモリ装置４０２に対する電力供給動作を制御、すなわち、第３のメモリシステム４０で消費する電力を調整できる。

【0108】

ここで、第３のメモリシステム４０に備えられた第３のメモリ装置４０２は、不揮発性特性を有するメモリ装置であるため、電力供給が遮断された状態でも内部に格納されたデータをそのまま維持することができる。もちろん、第３のメモリ装置４０２に対する電力供給を遮断した状態でデータを読み出し／書き込みするアクセス動作を行うためには、電力供給をさらに再開するなどの追加的な動作が必要なので、電力供給を遮断しなかった状態でアクセス動作を行うことよりさらに長い時間が必要でありうる。

【0109】

そして、第１のメモリシステム２０は、分析情報ＡＮＳＤＴの第３値を遮断と設定（Ｓ２２）した状態で分析情報ＡＮＳＤＴの第１値が遮断と設定（図３ＢのＳ１３）された状態であるかを確認（Ｓ２４）できる。すなわち、第１のメモリシステム２０は、分析情報ＡＮＳＤＴの第１値及び第３値が全て遮断と設定された状態、すなわち、第２のメモリシステム３０のための特定動作区間が第１の区間と定義され、第３のメモリシステム４０のための特定動作区間が第４の区間と定義された状態であるかを確認（Ｓ２４）できる。このとき、第１の区間と第４の区間とが重なった特定動作区間を第６の区間と定義することができる。

【0110】

分析情報ＡＮＳＤＴの第１値及び第３値が全て遮断と設定された第６の区間（Ｓ２４のはい）で、第１のメモリシステム２０は、第１のメモリ装置２０２に格納されたデータ中にホスト１０からのアクセス頻度が決められた第４基準以下である第２のコールドデータＣＬＤＴ２が含まれるか否かを確認（Ｓ２５）できる。ここで、第２のコールドデータＣＬＤＴ２は、図３Ｂで説明した第１のコールドデータＣＬＤＴ１とは異なるデータでありうる。例えば、第１のコールドデータＣＬＤＴ１が第２のコールドデータＣＬＤＴ２よりホスト１０からのアクセス頻度がさらに高いデータでありうる。すなわち、第１のコールドデータＣＬＤＴ１を確認するための第２基準によるホスト１０からのアクセス頻度より第２のコールドデータＣＬＤＴ２を確認するための第４基準によるホスト１０からのアクセス頻度がより低いことがある。

【0111】

仮に、第６の区間で第１のメモリ装置２０２に格納されたデータ中に第２のコールドデータＣＬＤＴ２が含まれる場合（Ｓ２５のはい）、第１のメモリシステム２０は、第２のメモリ装置３０２に対するアクセスと第３のメモリ装置４０２に対する電力供給を第２及び第３のメモリシステム３０、４０の各々が第７の区間の間、許容するように分析情報ＡＮＳＤＴの第４値を許容と設定することができる（Ｓ２６）。続いて、第１のメモリシステム２０は、第７の区間で第１のメモリ装置２０２に格納された第２のコールドデータＣＬＤＴ２を第３のメモリシステム４０に伝達した後、第１のメモリ装置２０２から第２のコールドデータＣＬＤＴ２を削除できる（Ｓ２７）。すなわち、第１のメモリシステム２０は、ホスト１０との送信帯域幅が決められた第１基準以下と予測され、第３のメモリシステム４０に対するアクセス頻度が決められた第３基準以下と予測される第６の区間で第１のメモリ装置２０２に第２のコールドデータＣＬＤＴ２が格納されたことと確認されれば、第２のコールドデータＣＬＤＴ２を第３のメモリ装置４０２に移動させるための分析情報ＡＮＳＤＴの第４値を許容と設定して、第６の区間のうち、第７の区間の間、第３のメモリシステム４０が第３のメモリ装置４０２に対する電源供給を許容させることができる。

【0112】

このように、第１のメモリシステム２０で分析情報ＡＮＳＤＴの第４値を許容と設定（Ｓ２６）する場合、第２のメモリシステム３０は、第７の区間の間、内部に備えられた第２のメモリ装置３０２に対するアクセスを許容することができる。すなわち、第２のメモリシステム３０は、第１の区間の進入により遮断していた第２のメモリ装置３０２に対するアクセスを第７の区間の間、許容することができる。言い換えれば、第２のメモリシステム３０は、第１のメモリシステム２０で分析情報ＡＮＳＤＴの第４値が許容と設定されることに応答して第２のメモリ装置３０２に対するアクセスを許容することにより第７の区間に進入することができる。また、第２のメモリシステム３０は、第７の区間で第２のメモリ装置３０２に第２のコールドデータＣＬＤＴ２が格納されたか否かを確認できる。仮に、第２のメモリ装置３０２に第２のコールドデータＣＬＤＴ２が格納された場合、第２のメモリシステム３０は、第２のコールドデータＣＬＤＴ２を第３のメモリシステム４０に伝達した後、第２のコールドデータＣＬＤＴ２を第２のメモリ装置３０２で削除することができる。また、第２のメモリシステム３０は、第２のメモリ装置３０２で第２のコールドデータＣＬＤＴ２の削除を完了することに応答して第２のメモリ装置３０２に対するアクセスを遮断する休眠モードに進入することによって第７の区間から脱出することができる。

【0113】

このように、第１のメモリシステム２０で分析情報ＡＮＳＤＴの第４値を許容と設定（Ｓ２６）する場合、第３のメモリシステム４０は、第７の区間の間、内部に備えられた第３のメモリ装置３０２に対する電源供給を許容することができる。すなわち、第３のメモリシステム４０は、第４の区間の進入により遮断していた第３のメモリ装置４０２に対する電源供給を第７の区間の間、許容することができる。言い換えれば、第３のメモリシステム４０は、第１のメモリシステム２０で分析情報ＡＮＳＤＴの第４値が許容と設定されることに応答して第３のメモリ装置４０２に対する電源供給を許容することによって第７の区間に進入することができる。その後、第３のメモリシステム４０は、第７の区間で第１及び第２のメモリシステム２０、３０のうち、少なくとも１つのシステムから伝達される第２のコールドデータＣＬＤＴ２を第３のメモリ装置４０２に格納することができる。また、第３のメモリシステム４０は、第３のメモリ装置４０２に第２のコールドデータＣＬＤＴ２を格納する動作を完了することに応答して第３のメモリ装置４０２に対する電源供給を遮断することによって第７の区間から脱出することができる。

【0114】

逆に、第６の区間で第１のメモリ装置２０２に格納されたデータ中に第２のコールドデータＣＬＤＴ２が含まれない場合（Ｓ２５のいいえ）、第１のメモリシステム２０は、第６の区間で分析情報ＡＮＳＤＴの第４値を許容しない状態を維持し続けることができる。

【0115】

参考として、前述した説明において分析情報ＡＮＳＤＴを参照してメモリシステム２０、３０、４０の動作を予測するために使用された「決められた基準」を第１基準、第２基準、第３基準、第４基準、第５基準のうち、いずれか１つと様々に定義したことがある。このように、「決められた基準」を第１ないし第５基準に様々に定義した理由は、予測する動作の種類によって「決められた基準」の条件が全て変わることができるためであり、第１ないし第５基準の各々が相互間にいかなる連関関係があることを意味しない。

【0116】

図４は、図２Ａ及び図２Ｂに示された本発明の実施形態に係るデータ処理システムの構成要素のうち、第２のメモリシステムの動作を説明するために示した順序図である。

【0117】

図４に示すように、第２のメモリシステム３０は、第１のメモリシステム２０から分析情報ＡＮＳＤＴが伝達されたか否かを確認（Ｓ４１）できる。仮に、第１のメモリシステム２０から分析情報ＡＮＳＤＴが伝達されなかった場合（Ｓ４１のいいえ）、第２のメモリシステム３０は、ホスト１０から入力された第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２に応答して内部に備えられた第２のメモリ装置３０２の動作を制御できる。

【0118】

一方、第２のメモリシステム３０は、第１のメモリシステム２０から分析情報ＡＮＳＤＴが伝達されなかった状態（Ｓ４１のいいえ）で、絶対的な現在時間を確認できる（Ｓ４３）。このとき、絶対的な現在時間は、物理的に絶対的な時間の流れのうちの現在時点を表すことができる。例えば、一日２４時間のうち、現在時間である１５時を絶対的な現在時間といえる。

【0119】

仮に、絶対的な現在時間が許容時間範囲に含まれる場合（Ｓ４３の許容時間範囲）、第２のメモリシステム３０は、内部の第２のメモリ装置３０２に対するアクセスを許容するために休眠モードから脱出した後、これをホスト１０に通知することができる（Ｓ４７）。このとき、第２のメモリシステム３０で休眠モードの脱出をホスト１０に通知したので、ホスト１０は、第２のメモリシステム３０が休眠モードから脱出した状態であることを認知できる。したがって、ホスト１０は、第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２を第２のメモリシステム３０に伝達し、第２のメモリシステム３０は、第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２に応答して内部に備えられた第２のメモリ装置３０２の動作を制御できるであろう。

【0120】

逆に、絶対的な現在時間が遮断時間範囲に含まれる場合（Ｓ４３の遮断時間範囲）、第２のメモリシステム３０は、内部の第２のメモリ装置３０２に対するアクセスを遮断するために休眠モードに進入した後、これをホスト１０に通知することができる（Ｓ４７）。このとき、第２のメモリシステム３０で休眠モードの進入をホスト１０に通知したので、ホスト１０は、第２のメモリシステム３０が休眠モードに進入した状態であることを認知できる。したがって、ホスト１０は、第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２を第２のメモリシステム３０に伝達しないことができ、第２のメモリシステム３０は、休眠モードに進入した状態を維持できるであろう。

【0121】

そして、第２のメモリシステム３０は、第１のメモリシステム２０から分析情報ＡＮＳＤＴが伝達された状態（Ｓ４１のはい）で、分析情報ＡＮＳＤＴの第１値を確認できる（Ｓ４２）。

【0122】

仮に、分析情報ＡＮＳＤＴの第１値が許容と設定された場合（Ｓ４２の許容）、第２のメモリシステム３０は、内部の第２のメモリ装置３０２に対するアクセスを許容するために休眠モードから脱出した後、これをホスト１０に通知することができる（Ｓ４５）。このとき、第２のメモリシステム３０で休眠モードの脱出をホスト１０に通知したので、ホスト１０は、第２のメモリシステム３０が休眠モードから脱出した状態であることを認知できる。したがって、ホスト１０は、第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２を第２のメモリシステム３０に伝達し、第２のメモリシステム３０は、第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２に応答して内部に備えられた第２のメモリ装置３０２の動作を制御できるであろう。

【0123】

逆に、分析情報ＡＮＳＤＴの第１値が遮断と設定された場合（Ｓ４２の遮断）、第２のメモリシステム３０は、内部の第２のメモリ装置３０２に対するアクセスを遮断するために休眠モードに進入した後、これをホスト１０に通知することができる（Ｓ４８）。このとき、第２のメモリシステム３０で休眠モードの進入をホスト１０に通知したので、ホスト１０は、第２のメモリシステム３０が休眠モードに進入した状態であることを認知できる。したがって、ホスト１０は、第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２を第２のメモリシステム３０に伝達しないことができ、第２のメモリシステム３０は、休眠モードに進入した状態を維持できるであろう。

【0124】

一方、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第１値が遮断と設定されたことによって休眠モードに進入した場合、分析情報ＡＮＳＤＴの第２値を確認できる（Ｓ４９）。

【0125】

仮に、分析情報ＡＮＳＤＴの第２値が許容と設定された場合（Ｓ４９の許容）、第２のメモリシステム３０は、内部の第２のメモリ装置３０２に対するアクセスを許容するために休眠モードから脱出した後、これをホスト１０に通知しないことができる（Ｓ５１）。このように、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第２値が許容と設定されることに応答して休眠モードから脱出することができ、その後、第１のメモリシステム２０から伝達される第１のコールドデータＣＬＤＴ１を第２のメモリ装置３０２に格納することができる。また、第２のメモリシステム３０は、第２のメモリ装置３０２に第１のコールドデータＣＬＤＴ１を格納する動作を完了することに応答して第２のメモリ装置３０２に対するアクセスを遮断する休眠モードに進入した後、これをホスト１０に通知しないことができる（Ｓ５５）。

【0126】

ここで、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第１値が遮断と設定されたことによって休眠モードに進入した状態で分析情報ＡＮＳＤＴの第２値が許容と設定される場合、休眠モードから脱出することができ、このとき、休眠モードの脱出は、ホスト１０に通知しないことができる。また、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第２値が許容と設定されたことによって休眠モードから脱出した後、さらに休眠モードに進入するとき、休眠モードの進入をホスト１０に通知しないことができる。このように、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第２値により脱出／進入する休眠モードに関する情報をホスト１０に通知しないことができるので、ホスト１０では、第２のメモリシステム３０が続けて休眠モードに進入した状態であることと認知することができる。したがって、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第２値により休眠モードを脱出／進入する間、ホスト１０から第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２を伝達されないことができる。

【0127】

逆に、分析情報ＡＮＳＤＴの第２値が遮断と設定された場合（Ｓ４９の遮断）、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第１値が遮断と設定されたことによって休眠モードに進入した状態を維持し続けることができる。

【0128】

一方、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第１値が遮断と設定されたことによって休眠モードに進入した場合、分析情報ＡＮＳＤＴの第４値を確認できる（Ｓ５０）。

【0129】

仮に、分析情報ＡＮＳＤＴの第４値が許容と設定された場合（Ｓ５０の許容）、第２のメモリシステム３０は、内部の第２のメモリ装置３０２に対するアクセスを許容するために休眠モードから脱出した後、これをホスト１０に通知しないことができる（Ｓ５２）。このように、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第４値が許容と設定されることに応答して休眠モードから脱出することができ、その後、第２のメモリ装置３０２に格納されたデータ中にホスト１０からのアクセス頻度が決められた第４基準以下である第２のコールドデータＣＬＤＴ２が含まれるか否かを確認（Ｓ５３）できる。

【0130】

仮に、第２のメモリ装置３０２に格納されたデータ中に第２のコールドデータＣＬＤＴ２が含まれる場合（Ｓ５３のはい）、第２のメモリシステム３０は、第２のメモリ装置３０２に格納された第２のコールドデータＣＬＤＴ２を第３のメモリシステム４０に伝達した後、第２のメモリ装置３０２から第２のコールドデータＣＬＤＴ２を削除できる（Ｓ５６）。次いで、第２のメモリシステム３０は、第２のメモリ装置３０２から第２のコールドデータＣＬＤＴ２を削除する動作を完了することに応答して第２のメモリ装置３０２に対するアクセスを遮断する休眠モードに進入した後、これをホスト１０に通知しないことができる（Ｓ５７）。

【0131】

逆に、第２のメモリ装置３０２に格納されたデータ中に第２のコールドデータＣＬＤＴ２が含まれない場合（Ｓ５３のいいえ）、第２のメモリシステム３０は、第２のメモリ装置３０２に対するアクセスを遮断する休眠モードに進入した後、これをホスト１０に通知しないことができる（Ｓ５７）。

【0132】

ここで、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第１値が遮断と設定されたことによって休眠モードに進入した状態で分析情報ＡＮＳＤＴの第４値が許容と設定される場合、休眠モードから脱出することができ、このとき、休眠モードの脱出は、ホスト１０に通知しないことができる。また、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第４値が許容と設定されたことによって休眠モードから脱出した後、さらに休眠モードに進入するとき、休眠モードの進入をホスト１０に通知しないことができる。このように、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第４値により脱出／進入する休眠モードに関する情報をホスト１０に通知しないことができるので、ホスト１０では、第２のメモリシステム３０が続けて休眠モードに進入した状態であることと認知することができる。したがって、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第４値により休眠モードを脱出／進入する間、ホスト１０から第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２を伝達されないことができる。

【0133】

逆に、分析情報ＡＮＳＤＴの第４値が遮断と設定された場合（Ｓ５０の遮断）、第２のメモリシステム３０は、分析情報ＡＮＳＤＴの第１値が遮断と設定されたことによって休眠モードに進入した状態を維持し続けることができる。

【0134】

一方、絶対的な現在時間または第１のメモリシステム２０から伝達された分析情報ＡＮＳＤＴによって第２のメモリシステム３０が休眠モードに進入したとして、ホスト１０で第２のメモリシステム３０にデータをアクセスできないことは、データ処理システムの立場で非常に非効率的でありうる。したがって、ホスト１０は、絶対的な現在時間または第１のメモリシステム２０から伝達された分析情報ＡＮＳＤＴの値と関係なく、第２のメモリシステム３０の休眠モード進入／脱出を要請（Ｓ４４）できる。

【0135】

仮に、第２のメモリシステム３０は、ホスト１０から休眠モードの脱出が要請（Ｓ４４の許容）される場合、第２のメモリシステム３０は、内部の第２のメモリ装置３０２に対するアクセスを許容するために休眠モードから脱出した後、これをホスト１０に通知することができる（Ｓ４７）。このとき、第２のメモリシステム３０で休眠モードの脱出をホスト１０に通知したので、ホスト１０は、第２のメモリシステム３０が休眠モードから脱出した状態であることを認知できる。したがって、ホスト１０は、第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２を第２のメモリシステム３０に伝達し、第２のメモリシステム３０は、第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２に応答して内部に備えられた第２のメモリ装置３０２の動作を制御できるであろう。

【0136】

逆に、第２のメモリシステム３０は、ホスト１０から休眠モードの進入が要請（Ｓ４４の遮断）される場合、第２のメモリシステム３０は、内部の第２のメモリ装置３０２に対するアクセスを遮断するために休眠モードに進入した後、これをホスト１０に通知することができる（Ｓ４６）。このとき、第２のメモリシステム３０で休眠モードの進入をホスト１０に通知したので、ホスト１０は、第２のメモリシステム３０が休眠モードに進入した状態であることを認知できる。したがって、ホスト１０は、第２のコマンドＣＭＤ２及び第２のアドレスＡＤＤ２を第２のメモリシステム３０に伝達しないことができ、第２のメモリシステム３０は、休眠モードに進入した状態を維持できるであろう。

【0137】

図５は、図２Ａ及び図２Ｂに示された本発明の実施形態に係るデータ処理システムの構成要素のうち、第３のメモリシステムの動作を説明するために示した順序図である。

【0138】

図５に示すように、第３のメモリシステム４０は、第１のメモリシステム２０から分析情報ＡＮＳＤＴが伝達されたか否かを確認（Ｓ６１）できる。仮に、第１のメモリシステム２０から分析情報ＡＮＳＤＴが伝達されなかった場合（Ｓ６１のいいえ）、第３のメモリシステム４０は、ホスト１０から入力された第３のコマンドＣＭＤ３及び第３のアドレスＡＤＤ３に応答して内部に備えられた第３のメモリ装置４０２の動作を制御できる。

【0139】

一方、第３のメモリシステム４０は、第１のメモリシステム２０から分析情報ＡＮＳＤＴが伝達されなかった状態（Ｓ６１のいいえ）で、自らがホスト１０からいかなるアクセス要請も受けられない状態、例えば、遊休（ｉｄｌｅ）状態であるか否かを確認できる（Ｓ６３）。

【0140】

仮に、第１のメモリシステム２０から分析情報ＡＮＳＤＴが伝達されなかった状態（Ｓ６１のいいえ）で第３のメモリシステム４０が遊休状態でないことと確認される場合（Ｓ６３のいいえ）、第３のメモリシステム４０は、内部の第３のメモリ装置４０２に対する電力供給を許容するために節電モードから脱出することができる（Ｓ６７）。逆に、第１のメモリシステム２０から分析情報ＡＮＳＤＴが伝達されなかった状態（Ｓ６１のいいえ）で第３のメモリシステム４０が遊休状態と確認される場合（Ｓ６３のはい）、第３のメモリシステム４０は、内部の第３のメモリ装置４０２に対する電力供給を遮断するために節電モードに進入することができる（Ｓ６６）。

【0141】

ここで、第３のメモリシステム４０は、節電モードの進入／脱出と関係なく、ホスト１０から伝達された第３のコマンドＣＭＤ３及び第３のアドレスＡＤＤ３に応答して内部に備えられた第３のメモリ装置４０２の動作を制御できるであろう。ただし、第３のメモリシステム４０が節電モードに進入した状態でホスト１０から伝達された第３のコマンドＣＭＤ３及び第３のアドレスＡＤＤ３に応答して内部に備えられた第３のメモリ装置４０２の動作を制御するためには、先に第３のメモリ装置４０２に電力供給を再開するなどの追加的な動作が必要でありうる。

【0142】

そして、第３のメモリシステム４０は、第１のメモリシステム２０から分析情報ＡＮＳＤＴが伝達された状態（Ｓ６１のはい）で、分析情報ＡＮＳＤＴの第３値を確認できる（Ｓ６２）。仮に、分析情報ＡＮＳＤＴの第３値が許容と設定された場合（Ｓ６２の許容）、第３のメモリシステム４０は、内部の第３のメモリ装置４０２に対する電力供給を許容するために節電モードから脱出することができる（Ｓ６５）。逆に、分析情報ＡＮＳＤＴの第３値が遮断と設定された場合（Ｓ６２の遮断）、第３のメモリシステム４０は、内部の第３のメモリ装置４０２に対する電力供給を遮断するために節電モードに進入することができる（Ｓ６８）。

【0143】

一方、第３のメモリシステム４０は、分析情報ＡＮＳＤＴの第３値が遮断と設定されたことによって節電モードに進入した状態でホスト１０からアクセス要請が発生し得る（Ｓ６９）。

【0144】

仮に、分析情報ＡＮＳＤＴの第３値が遮断と設定されたことによって節電モードに進入した状態でホスト１０からアクセス要請が発生する場合（Ｓ６９のはい）、第３のメモリシステム４０は、内部の第３のメモリ装置４０２に対する電力供給を許容するために節電モードから脱出することができる（Ｓ７１）。このように、第３のメモリシステム４０は、分析情報ＡＮＳＤＴの第３値が遮断と設定されたことによって節電モードに進入した状態でホスト１０からアクセス要請が発生することに応答して節電モードから脱出することができ、その後、ホスト１０からのアクセス要請、例えば、第３のメモリ装置４０２に対する読み出し／書き込み動作を処理できる。また、第３のメモリシステム４０は、ホスト１０からのアクセス要請に対する処理を完了することに応答して第３のメモリ装置４０２に対する電力供給を遮断する節電モードに進入することができる（Ｓ７５）。

【0145】

逆に、分析情報ＡＮＳＤＴの第３値が遮断と設定されたことによって節電モードに進入した状態でホスト１０からアクセス要請が発生しない場合（Ｓ６９のいいえ）、第３のメモリシステム４０は、分析情報ＡＮＳＤＴの第３値が遮断と設定されたことによって節電モードに進入した状態を維持し続けることができる。

【0146】

一方、第３のメモリシステム４０は、分析情報ＡＮＳＤＴの第３値が遮断と設定されたことによって節電モードに進入した場合、分析情報ＡＮＳＤＴの第４値を確認できる（Ｓ７０）。

【0147】

仮に、分析情報ＡＮＳＤＴの第４値が許容と設定された場合（Ｓ７０の許容）、第３のメモリシステム４０は、内部の第３のメモリ装置４０２に対する電力供給を許容するために節電モードから脱出することができる（Ｓ７２）。このように、第３のメモリシステム４０は、分析情報ＡＮＳＤＴの第４値が許容と設定されることに応答して節電モードから脱出することができ、その後、第１及び第２のメモリシステム２０、３０のうち、少なくとも１つのシステムから伝達された第２のコールドデータＣＬＤＴ２を第３のメモリ装置４０２に格納することができる（Ｓ７４）。続いて、第３のメモリシステム４０は、第３のメモリ装置４０２に第２のコールドデータＣＬＤＴ２を格納する動作を完了することに応答して第３のメモリ装置４０２に対する電力供給を遮断する節電モードに進入することができる（Ｓ７６）。

【0148】

逆に、分析情報ＡＮＳＤＴの第４値が遮断と設定された場合（Ｓ７０の遮断）、第３のメモリシステム４０は、分析情報ＡＮＳＤＴの第３値が遮断と設定されたことによって節電モードに進入した状態を維持し続けることができる。

【0149】

一方、第３のメモリシステム４０の遊休状態可否または第１のメモリシステム２０から伝達された分析情報ＡＮＳＤＴによって第３のメモリシステム４０が節電モードに進入したとして、ホスト１０で第３のメモリシステム４０にデータをアクセスするとき、正常モードであるときより第３のメモリシステム４０の動作が遅くなることは、データ処理システムの立場で非常に非効率的でありうる。したがって、ホスト１０は、第３のメモリシステム４０の遊休状態可否または第１のメモリシステム２０から伝達された分析情報ＡＮＳＤＴの値と関係なく、第３のメモリシステム４０の節電モード進入／脱出を要請（Ｓ６４）できる。

【0150】

仮に、第３のメモリシステム４０は、ホスト１０から節電モードの脱出が要請（Ｓ６４の正常）される場合、第３のメモリシステム４０は、内部の第３のメモリ装置４０２に対する電力供給を許容するために節電モードから脱出することができる（Ｓ６７）。逆に、第３のメモリシステム４０は、ホスト１０から節電モードの進入が要請（Ｓ６４の節電）される場合、内部の第３のメモリ装置４０２に対する電力供給を遮断するために節電モードに進入することができる（Ｓ６６）。

【0151】

以上で説明した本発明は、前述した実施形態及び添付された図面により限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形、及び変更が可能であるということが本発明の属する技術分野における通常の知識を有する者にとって明らかであろう。

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図3C】

【図4】

【図5】