特許 7593130 制御装置、画像形成装置および制御装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-25

(45)【発行日】2024-12-03

(54)【発明の名称】制御装置、画像形成装置および制御装置の制御方法

(51)【国際特許分類】

   H04N 1/00 20060101AFI20241126BHJP

   G06F 1/3206 20190101ALI20241126BHJP

   G06F 1/3287 20190101ALI20241126BHJP

   B41J 29/38 20060101ALI20241126BHJP

【ＦＩ】

H04N1/00 885

G06F1/3206

G06F1/3287

B41J29/38 301

B41J29/38 104

【請求項の数】 6

(21)【出願番号】P 2021007764

(22)【出願日】2021-01-21

(65)【公開番号】P2022112106

(43)【公開日】2022-08-02

【審査請求日】2023-11-14

(73)【特許権者】

【識別番号】000006747

【氏名又は名称】株式会社リコー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】藤田 勇人

【審査官】中田 剛史

(56)【参考文献】

【文献】特開２００８－１３１６０３（ＪＰ，Ａ）

【文献】特開２００７－２８６８５９（ＪＰ，Ａ）

【文献】特開２０１２－１７３９１９（ＪＰ，Ａ）

【文献】特開２０１４－０４８８６５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ １／００

Ｇ０６Ｆ １／３２０６

Ｇ０６Ｆ １／３２８７

Ｂ４１Ｊ ２９／３８

(57)【特許請求の範囲】

【請求項1】

第１コントローラを含み、第１動作モード時に動作し、前記第１動作モードより消費電力が小さい第２動作モード時に電源が遮断される第１制御部と、
前記第１動作モード時および前記第２動作モード時に動作する第２コントローラを含む第２制御部と、
前記第１制御部および前記第２制御部の電源を制御する電源制御部と、
を有し、
前記第２制御部は、
前記第１制御部との間で通信を実施し、前記第２動作モード時に動作を停止する通信インタフェース部と、
前記第２コントローラの異常を検出する異常検出部と、
前記第２動作モード時に前記異常検出部による前記異常の検出に基づいて、前記通信インタフェース部に動作を開始させ、前記電源制御部に前記第１制御部を起動させるシステム制御部と、
前記第２コントローラ、前記通信インタフェース部、前記異常検出部および前記システム制御部を相互に接続するインターコネクトと、
前記第２制御部内のリセット可能な複数の回路にそれぞれ出力するリセット信号を生成するリセット生成部と、
を有し、
前記システム制御部は、前記異常検出部による前記異常の検出に基づいて、前記インターコネクトのリセットを解除する解除指示を前記リセット生成部に発行し、
前記リセット生成部は、前記解除指示に基づいて、前記インターコネクトに出力するリセット信号を一時的にリセット状態に設定した後、リセット解除状態に設定すること
を特徴とする制御装置。

【請求項2】

前記システム制御部は、前記異常検出部による前記異常の検出に基づいて、さらに、前記第２コントローラの動作を停止する停止指示を前記リセット生成部に発行し、
前記リセット生成部は、前記停止指示に基づいて、前記第２コントローラに出力するリセット信号をリセット状態に設定すること
を特徴とする請求項１に記載の制御装置。

【請求項3】

前記第２制御部は、前記第２制御部内のクロック同期回路にそれぞれ出力するクロック信号を生成するクロック生成部を有し、
前記システム制御部は、前記異常検出部による前記異常の検出に基づいて、前記リセット生成部に前記通信インタフェース部にリセット状態の解除を指示し、前記クロック生成部に前記通信インタフェース部へのクロック信号の供給を指示すること
を特徴とする請求項１または請求項２に記載の制御装置。

【請求項4】

前記異常検出部は、前記第１動作モード時に前記第２コントローラの異常を検出した場合、前記電源制御部に再起動信号を出力し、
前記電源制御部は、前記再起動信号に基づいて、前記第１制御部および前記第２制御部を再起動すること
を特徴とする請求項１ないし請求項３のいずれか1項に記載の制御装置。

【請求項5】

請求項１ないし請求項４のいずれか１項に記載の制御装置に、前記第１動作モード中に前記第１制御部により制御されて画像を形成する画像形成部を搭載したこと
を特徴とする画像形成装置。

【請求項6】

第１コントローラを含み、第１動作モード時に動作し、前記第１動作モードより消費電力が小さい第２動作モード時に電源が遮断される第１制御部と、前記第１動作モード時および前記第２動作モード時に動作する第２コントローラを含む第２制御部と、前記第１制御部および前記第２制御部の電源を制御する電源制御部と、を有し、前記第２制御部が、前記第１制御部との間で通信を実施し、前記第２動作モード時に動作を停止する通信インタフェース部と、前記第２コントローラの異常を検出する異常検出部と、システム制御部と、前記第２コントローラ、前記通信インタフェース部、前記異常検出部および前記システム制御部を相互に接続するインターコネクトと、前記第２制御部内のリセット可能な複数の回路にそれぞれ出力するリセット信号を生成するリセット生成部と、を有する制御装置の制御方法であって、
前記システム制御部が、前記第２動作モード時に前記異常検出部による前記異常の検出に基づいて、
前記通信インタフェース部に動作を開始させ、
前記電源制御部に前記第１制御部を起動させ、
前記インターコネクトのリセットを解除する解除指示を前記リセット生成部に発行し、
前記リセット生成部は、前記解除指示に基づいて、前記インターコネクトに出力するリセット信号を一時的にリセット状態に設定した後、リセット解除状態に設定すること
を特徴とする制御装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、制御装置、画像形成装置および制御装置の制御方法に関する。

【背景技術】

【0002】

ＣＰＵ（Central Processing Unit）が正常に動作しているかどうかをウォッチドッグタイマによって監視し、ウォッチドッグタイマがタイムアウトしたときに、システム全体の電源を再投入する手法が知られている。また、装置全体を制御するメイン制御部への電源の供給が停止される省エネルギーモード中にサブ制御部内のウォッチドッグタイマがタイムアウトしたとき、メイン制御部に電源が強制的に供給される手法が知られている（例えば、特許文献１参照）。

【0003】

さらに、省エネルギーモード中にＩ／Ｏ（Input/Output）コントローラ内のウォッチドッグタイマがタイムアウトしたとき、メイン制御部を再起動し、Ｉ／Ｏコントローラ内の通信手段を除く所定の回路をリセットする手法が知られている（例えば、特許文献２参照）。また、省エネルギーモード中にサブ制御部内のウォッチドッグタイマがタイムアウトしたとき、サブ制御部を再起動し、メイン制御部を省電力状態から復帰する手法が知られている（例えば、特許文献３参照）。

【発明の概要】

【発明が解決しようとする課題】

【0004】

例えば、メイン制御部と通信するサブ制御部内の通信インタフェース部が、省エネルギーモード中に動作を停止する場合、ウォッチドッグタイマのタイムアウト時にメイン制御部を再起動しただけでは、メイン制御部は、サブ制御部内のメモリ等にアクセスできない。このため、メイン制御部は、ウォッチドッグタイマのタイムアウト時に、メモリに保持された情報を取得することができない。また、サブ制御部が、サブ制御部内の各回路を相互に接続するインターコネクトを有するとき、サブ制御部内のサブコントローラの暴走によりインターコネクトが異常状態になるおそれがある。インターコネクトが異常状態になった場合、メイン制御部は、サブ制御部内のメモリ等にアクセスできず、メモリに保持された情報を取得することができない。

【0005】

開示の技術は、第１制御部の電源が遮断される第２動作モードにおいて第２制御部で異常が発生した場合に、第２制御部の動作履歴を消失することなく第１制御部に転送することを目的とする。

【課題を解決するための手段】

【0006】

上記技術的課題を解決するため、本発明の一形態の制御装置は、第１コントローラを含み、第１動作モード時に動作し、前記第１動作モードより消費電力が小さい第２動作モード時に電源が遮断される第１制御部と、前記第１動作モード時および前記第２動作モード時に動作する第２コントローラを含む第２制御部と、前記第１制御部および前記第２制御部の電源を制御する電源制御部と、を有し、前記第２制御部は、前記第１制御部との間で通信を実施し、前記第２動作モード時に動作を停止する通信インタフェース部と、前記第２コントローラの異常を検出する異常検出部と、前記第２動作モード時に前記異常検出部による前記異常の検出に基づいて、前記通信インタフェース部に動作を開始させ、前記電源制御部に前記第１制御部を起動させるシステム制御部と、前記第２コントローラ、前記通信インタフェース部、前記異常検出部および前記システム制御部を相互に接続するインターコネクトと、前記第２制御部内のリセット可能な複数の回路にそれぞれ出力するリセット信号を生成するリセット生成部と、を有し、前記システム制御部は、前記異常検出部による前記異常の検出に基づいて、前記インターコネクトのリセットを解除する解除指示を前記リセット生成部に発行し、前記リセット生成部は、前記解除指示に基づいて、前記インターコネクトに出力するリセット信号を一時的にリセット状態に設定した後、リセット解除状態に設定することを特徴とする。

【発明の効果】

【0007】

第１制御部の電源が遮断される第２動作モードにおいて第２制御部で異常が発生した場合に、第２制御部の動作履歴を消失することなく第１制御部に転送することができる。

【図面の簡単な説明】

【0008】

【図1】本発明の第１の実施形態に係る制御装置の一例を示すブロック図である。

【図2】図１の制御装置の動作の一例を示すシーケンス図である。

【図3】本発明の第２の実施形態に係る制御装置の一例を示すブロック図である。

【図4】図３の制御装置の動作の一例を示すシーケンス図である。

【図5】図３の制御装置の動作の別の例を示すシーケンス図である。

【図6】本発明の第３の実施形態に係る制御装置の一例を示すブロック図である。

【図7】図６の制御装置の動作の一例を示すシーケンス図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して実施の形態の説明を行う。以下では、信号等の情報が伝達される信号線には、信号名と同じ符号を使用する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

【0010】

（第１の実施形態）
図１は、本発明の第１の実施形態に係る制御装置の一例を示すブロック図である。図１に示す制御装置１００は、電源制御部１０、メインシステム２０、サブシステム３０および機器４０を有する。メインシステム２０は、第１制御部の一例であり、サブシステム３０は第２制御部の一例である。

【0011】

例えば、機器４０は、画像を形成する画像形成部、ディスプレイまたはロボットの機構部等である。機器４０が画像形成部として機能する場合、機器４０は、紙媒体等に記録された画像等を読み取って画像データを形成するスキャナと、画像データ等を使用して画像を紙媒体等に形成するプロッタまたはプリンタなどを有する。画像形成部、ディスプレイまたはロボットの機構部として機能する機器４０は、ユーザ等による図示しない操作部の操作に基づいて、スタンバイ状態（後述する省エネルギーモード）から復帰して動作する。

【0012】

図１に示す要素のうち、太枠で示す要素は、動作モードの１つである通常モード時に動作し、動作モードの別の１つである省エネルギーモード時に動作を停止する。図１に太枠以外で示す要素は、通常モード時および省エネルギーモード時に動作する。以下では、省エネルギーモードは、省エネモードとも称される。通常モードは、第１動作モードの一例であり、省エネモードは、第２動作モードの一例である。

【0013】

メインシステム２０は、メインＣＰＵ（Central Processing Unit）２１およびインタフェース（Ｉ／Ｆ）部２２を有する。メインＣＰＵ２１は、通常モード中、電源制御部１０から電源ＰＳＭ（電源電圧）の供給を受けて動作する。メインシステム２０は、通常モード中、制御装置１００の全体の動作を制御するとともに、機器４０を制御して、機器４０の動作を実現する。メインＣＰＵ２１は、第１コントローラの一例である。

【0014】

メインシステム２０は、電源制御部１０から電源ＰＳＭが供給されない期間、動作を停止する（省エネモード）。メインＣＰＵ２１は、通常モード中に制御プログラムを実行することで動作し、省エネモード中に動作を停止する。インタフェース部２２は、例えば、ＰＣＩｅ（Peripheral Component Interconnect express）インタフェースを有するが、シリアルインタフェース等の他のインタフェースを有してもよい。

【0015】

サブシステム３０は、サブＣＰＵ３１、インタフェース部３２（ＰＣＩｅインタフェース）、インターコネクト３３、ＷＤＴ（ウォッチドッグタイマ）３４、ＲＡＭ３５およびシステムコントローラ３６を有する。サブＣＰＵ３１は、省エネモード時、メインＣＰＵ２１に代わって、制御装置１００の全体を制御する。サブＣＰＵ３１は、動作モードにかかわりなく常に動作する。サブＣＰＵ３１は、第２コントローラの一例であり、インタフェース部３２は、通信インタフェース部の一例である。

【0016】

なお、メインＣＰＵ２１は、機器４０の動作を制御し、負荷の大きい処理を実施するため、回路規模が大きく、消費電力が大きい。これに対して、サブＣＰＵ３１は、機器４０の動作に伴う処理等を実施しないため、メインＣＰＵ２１に比べて、回路規模を小さくでき、消費電力を小さくできる。したがって、機器４０が動作しない省エネモード時の制御装置１００の消費電力を、通常モード時に比べて、さらに小さくすることができる。なお、メインＣＰＵ２１およびサブＣＰＵ３１は、ＣＰＵ以外のプロセッサまたはコントローラでもよい。

【0017】

インタフェース部３２は、アナログ回路を含む図示しない物理インタフェース部（ＰＨＹ）を有する。物理インタフェース部は、パワーダウンモードを有する。インタフェース部３２は、通常モード中、メインシステム２０のインタフェース部２２との間で、パケット（ＰＣＩｅパケット）による通信を相互に実施する。また、インタフェース部３２は、省エネモード中、システムコントローラ３６からの省エネモード信号ＥＣＯＭＤのアサートにより動作を停止する。この際、物理インタフェース部は、パワーダウンモードに設定される。

【0018】

メインシステム２０の動作が停止する省エネモード中に、メインシステム２０に接続される、サブシステム３０内の回路の動作を停止することで、省エネモード中の制御装置１００の消費電力をさらに削減することができる。なお、インタフェース部２２がシリアルインタフェースを有する場合、インタフェース部３２は、インタフェース部２２に対応するシリアルインタフェースを有する。

【0019】

インターコネクト３３は、サブＣＰＵ３１、インタフェース部３２、ＷＤＴ３４およびＲＡＭ３５等の内部回路を相互に接続する図示しない内部バスを有する。例えば、サブＣＰＵ３１は、インターコネクト３３を介して、インタフェース部３２に対して情報を入出力し、ＲＡＭ３５に読み書きし、ＷＤＴ３４のカウント値等を設定する。

【0020】

ＷＤＴ３４は、カウンタ部３４１および出力切換部３４２を有する。カウンタ部３４１は、クロック信号に同期してカウント値を更新し、サブＣＰＵ３１から出力されるリセット信号によりカウント値をリセットする。カウンタ部３４１は、サブＣＰＵ３１からのリセット信号を受信する前に、予め設定されたカウント値までカウントした場合、タイムアウト信号ＴＯを出力切換部３４２に出力する。ＷＤＴ３４は、サブＣＰＵ３１の異常を検出する異常検出部の一例である。

【0021】

出力切換部３４２は、省エネモード判定信号ＥＣＯが省エネモードを示しているときにタイムアウト信号ＴＯを受信した場合、ストール解除信号ＳＴＥＸＩＴをアサートする。出力切換部３４２は、省エネモード判定信号ＥＣＯが通常モードを示しているときにタイムアウト信号ＴＯを受信した場合、ストール解除信号ＳＴＥＸＩＴのネゲートレベルを維持する。例えば、省エネモード判定信号ＥＣＯは、省エネモード中にハイレベルに維持され、通常モード中にロウレベルに維持される。

【0022】

ＲＡＭ３５は、サブＣＰＵ３１で使用するワークデータおよびサブシステム３０内の各回路の動作履歴等を保持する。なお、ＲＡＭ３５は、サブＣＰＵ３１が実行するプログラムを保持してもよい。

【0023】

システムコントローラ３６は、サブシステム３０の全体を制御する。システムコントローラ３６は、省エネモード中、メイン起動信号ＭＢＴをネゲートレベルに維持し、省エネモード信号ＥＣＯＭＤをアサートレベルに維持する。システムコントローラ３６は、省エネモード中、ストール解除信号ＳＴＥＸＩＴのアサートに応答して、メイン起動信号ＭＢＴをアサートし、省エネモード信号ＥＣＯＭＤをネゲートする。そして、システムコントローラ３６は、メインＣＰＵ２１およびインタフェース部３２を省エネモードから通常モードに復帰する。システムコントローラ３６は、システム制御部の一例である。

【0024】

電源制御部１０は、メイン起動信号ＭＢＴのネゲート中、電源ＰＳＭのメインシステム２０への供給を停止し、メインシステム２０を省エネモードに設定する。電源制御部１０は、メイン起動信号ＭＢＴのアサートに応答して、電源ＰＳＭをメインシステム２０に供給し、メインシステム２０を起動する。

【0025】

図２は、図１の制御装置１００の動作の一例を示すシーケンス図である。すなわち、図２は、制御装置１００の制御方法の一例を示す。図２において、縦長の矩形は、各回路が動作中であることを示す。矩形中の黒丸は、信号等の情報が中継されることを示す。図２の初期状態において、メインシステム２０とサブシステム３０のインタフェース部３２とは、省エネモードにより動作を停止している（省エネ中）。

【0026】

例えば、省エネモード中、インタフェース部３２は、アサートレベルのリセット信号を受けてリセット状態であり、また、クロック信号の供給が停止される。また、インタフェース部３２の物理インタフェース部（ＰＨＹ）は、パワーダウンモードに設定される。省エネモード中、図示しない機器４０も動作を停止している。

【0027】

サブＣＰＵ３１は、ＷＤＴ３４を定期的にリセットし、ＷＤＴ３４は、リセットによりタイムアウトを回避する。何らかの原因でサブＣＰＵ３１が暴走した場合、サブＣＰＵ３１は、ＷＤＴ３４をリセットできない。このため、ＷＤＴ３４にタイムアウトが発生する（発火）。タイムアウトになったＷＤＴ３４は、システムコントローラ３６にストール解除信号ＳＴＥＸＴを出力する。

【0028】

システムコントローラ３６は、ストール解除信号ＳＴＥＸＩＴに応答して、電源制御部１０にメイン起動信号ＭＢＴを出力する（ネゲートレベルからアサートレベル）。また、システムコントローラ３６は、ストール解除信号ＳＴＥＸＩＴに応答して、インタフェース部３２に出力する省エネモード信号ＥＣＯＭＤをアサートレベルからネゲートレベルに設定する。

【0029】

インタフェース部３２は、省エネモード信号ＥＣＯＭＤのネゲートに応答して、リセット状態が解除され、クロック信号の供給が開始される。これにより、省エネモード信号ＥＣＯＭＤによりインタフェース部３２を起動することができ、メインシステム２０との通信が可能な状態にすることができる。そして、サブシステム３０の動作モードは、省エネモードから通常モードに遷移する。

【0030】

電源制御部１０は、メイン起動信号ＭＢＴに応答して、電源ＰＳＭをメインシステム２０に供給する。メインシステム２０は、電源ＰＳＭの供給により起動され、メインＣＰＵ２１およびインタフェース部２２は動作を開始する。これにより、メインシステム２０の動作モードは、省エネモードから通常モードに遷移する。

【0031】

メインシステム２０が起動され、サブシステム３０のインタフェース部３２が動作を開始することで、メインＣＰＵ２１は、ＲＡＭ３５にアクセス可能になる。そして、メインＣＰＵ２１は、インタフェース部２２、３２およびインターコネクト３３を介してＲＡＭ３５に読み出しアクセスし、サブシステム３０の動作の履歴情報等をＲＡＭ３５から読み出す。これにより、履歴情報を使用して、サブシステム３０の不具合の原因を調査することが可能になる。なお、図示は省略するが、この後、制御装置１００は、再起動され、動作を再開する。

【0032】

以上、第１の実施形態では、システムコントローラ３６は、省エネモード中にサブＣＰＵ３１が暴走したときにＷＤＴ３４が出力するストール解除信号ＳＴＥＸＩＴに基づいて、メインシステム２０を起動し、インタフェース部３２に動作を開始させる。これにより、メインＣＰＵ２１は、インタフェース部２２、３２およびインターコネクト３３を介してサブシステム３０の動作の履歴情報等をＲＡＭ３５から読み出すことできる。したがって、サブＣＰＵ３１の暴走中に読み出した履歴情報を使用して、サブシステム３０の不具合の原因を調査することができる。

【0033】

省エネモード信号ＥＣＯＭＤに応答して、インタフェース部３２のリセット状態を解除し、インタフェース部３２へのクロック信号の供給を開始することで、メインシステム２０との通信可能な状態にすることができる。

【0034】

（第２の実施形態）
図３は、本発明の第２の実施形態に係る制御装置の一例を示すブロック図である。図１と同様の要素については、同じ符号を付し、詳細な説明を省略する。図３に示す制御装置１００Ａは、図１の電源制御部１０およびサブシステム３０の代わりに電源制御部１０Ａおよびサブシステム３０Ａを有する。制御装置１００Ａのその他の構成は、図１と同様である。

【0035】

サブシステム３０Ａは、図１のサブシステム３０のＷＤＴ３４およびシステムコントローラ３６の代わりにＷＤＴ３４Ａおよびシステムコントローラ３６Ａを有する。また、サブシステム３０Ａは、図１のサブシステム３０にリセット生成部３７Ａを追加している。サブシステム３０Ａのその他の構成は、図１のサブシステム３０と同様である。

【0036】

ＷＤＴ３４Ａは、図１の出力切換部３４２の代わりに出力切換部３４２Ａを有することを除き、図１のＷＤＴ３４と同様である。出力切換部３４２Ａは、省エネモード判定信号ＥＣＯが省エネモードを示しているときにタイムアウト信号ＴＯを受信した場合、ストール解除信号ＳＴＥＸＩＴをアサートし、再起動信号ＲＥＢＴをネゲートレベルに維持する。再起動信号ＲＥＢＴは、電源制御部１０Ａに出力される。出力切換部３４２は、省エネモード判定信号ＥＣＯが通常モードを示しているときにタイムアウト信号ＴＯを受信した場合、ストール解除信号ＳＴＥＸＩＴのネゲートレベルに維持し、再起動信号ＲＥＢＴをアサートする。

【0037】

システムコントローラ３６Ａは、省エネモード中、ストール解除信号ＳＴＥＸＩＴのアサートに応答して、インターコネクトリセット制御信号ＩＣＲＳＴＣＮＴをアサートすることを除き、図１のシステムコントローラ３６の機能と同様である。

【0038】

リセット生成部３７Ａは、サブシステム３０Ａ内のリセット可能な複数の回路にそれぞれ出力するリセット信号を生成する機能を有する。リセット生成部３７Ａは、インターコネクトリセット制御信号ＩＣＲＳＴＣＮＴのアサートに応答してインターコネクトリセット信号ＩＣＲＳＴを一時的にリセットレベルに設定する。例えば、リセット生成部３７Ａは、インターコネクトリセット信号ＩＣＲＳＴを、リセットレベルであるロウレベルに設定した後、ハイレベルに戻すことで、インターコネクト３３にリセットパルスを発行する。

【0039】

インターコネクト３３は、インターコネクトリセット信号ＩＣＲＳＴのリセットパルスに応答して内部回路をリセットすることで、内部回路を初期化する。サブＣＰＵ３１が暴走しているとき、インターコネクト３３は、例えば、サブＣＰＵ３１から無効なアクセス要求等を繰り返し受信することで、正常に動作しなくなる場合がある。この実施形態では、サブＣＰＵ３１の暴走時にインターコネクト３３をリセットすることで、正常に動作しなくなった可能性があるインターコネクト３３を正常な状態に復帰させることができる。

【0040】

電源制御部１０Ａは、図１の電源制御部１０の機能に加えて、再起動信号ＲＥＢＴのアサートに応答して、メインシステム２０に供給する電源ＰＳＭおよびサブシステム３０Ａに供給する電源ＰＳＳを再投入する機能を有する。ここで、再投入とは、電源ＰＳＭ、ＰＳＳを一度遮断した後、再度供給することを示す。例えば、メインシステム２０およびサブシステム３０Ａの各々は、対応する電源ＰＳＭ、ＰＳＳの再投入に基づいて、内蔵するパワーオンリセット回路により内部回路をリセットすることで再起動される。

【0041】

図４は、図３の制御装置１００Ａの動作の一例を示すシーケンス図である。すなわち、図４は、制御装置１００Ａの制御方法の一例を示す。図２と同様の動作については、詳細な説明は省略する。

【0042】

図４では、システムコントローラ３６Ａは、省エネモード中、ストール解除信号ＳＴＥＸＩＴのアサートに応答して、メイン起動信号ＭＢＴおよびインターコネクトリセット制御信号ＩＣＲＳＴＣＮＴをアサートし、省エネモード信号ＥＣＯＭＤをネゲートする。インターコネクトリセット制御信号ＩＣＲＳＴＣＮＴのアサートは、インターコネクト３３のリセットを解除する解除指示の一例である。

【0043】

リセット生成部３７Ａは、インターコネクトリセット制御信号ＩＣＲＳＴＣＮＴのアサートに応答して、インターコネクトリセット信号ＩＣＲＳＴを一時的にアサートすることでリセット状態に設定する。この後、リセット生成部３７Ａは、インターコネクトリセット信号ＩＣＲＳＴをネゲートし、リセット解除状態に設定する。このように、リセット生成部３７Ａは、インターコネクト３３にリセットパルスを出力する。インターコネクト３３は、インターコネクトリセット信号ＩＣＲＳＴのリセットパルスに応答してリセットされ、初期状態に設定される。図４のその他の動作は、図２と同様である。

【0044】

図５は、図３の制御装置１００Ａの動作の別の例を示すシーケンス図である。すなわち、図５は、制御装置１００Ａの制御方法の一例を示す。図２と同様の動作については、詳細な説明は省略する。図５は、通常モード中の動作を示しており、図５の初期状態において、メインシステム２０の各回路およびサブシステム３０Ａの各回路は動作している。

【0045】

図２と同様に、サブＣＰＵ３１は、ＷＤＴ３４Ａを定期的にリセットし、ＷＤＴ３４Ａは、リセットによりタイムアウトを回避する。何らかの原因でサブＣＰＵ３１が暴走し、ＷＤＴ３４Ａにタイムアウトが発生する（発火）。通常モードでは、図３の省エネモード判定信号ＥＣＯは、ロウレベルに設定されている。このため、ＷＤＴ３４Ａは、タイムアウトの発生に応答して再起動信号ＲＥＢＴを電源制御部１０Ａに出力する。

【0046】

電源制御部１０Ａは、再起動信号ＲＥＢＴに応答して、メインシステム２０に電源ＰＳＭを再投入し、サブシステム３０に電源ＰＳＳを再投入する。これにより、メインＣＰＵ２１およびサブＣＰＵ３１を、それぞれ再起動することができ、メインシステム２０およびサブシステム３０の動作を再開することができる。

【0047】

以上、第２の実施形態においても、第１の実施形態と同様の効果を得ることができる。例えば、省エネモード中にサブＣＰＵ３１が暴走したときに、メインシステム２０を起動し、インタフェース部３２に動作を開始させることができる。これにより、サブＣＰＵ３１の暴走中にサブシステム３０からメインシステム２０にサブシステム３０の動作の履歴情報等を読み出すことでき、サブシステム３０の不具合の原因を調査することができる。

【0048】

さらに、第２の実施形態では、省エネモードにおいて、サブＣＰＵ３１の暴走時にインターコネクト３３をリセットすることで、正常に動作しなくなった可能性があるインターコネクト３３を正常な状態に復帰させることができる。

【0049】

ＷＤＴ３４Ａの出力切換部３４２Ａにより、タイムアウト信号ＴＯの発生時の省エネモード判定信号ＥＣＯの論理レベルに応じて、ストール解除信号ＳＴＥＸＩＴまたは再起動信号ＲＥＢＴのいずれかをアサートすることができる。これより、サブＣＰＵ３１が暴走したときに、省エネモードまたは通常モードに応じて制御装置１００Ａを最適に復帰させることができる。

【0050】

（第３の実施形態）
図６は、本発明の第３の実施形態に係る制御装置の一例を示すブロック図である。図１および図３と同様の要素については、同じ符号を付し、詳細な説明を省略する。図６に示す制御装置１００Ｂは、図３のサブシステム３０Ａの代わりにサブシステム３０Ｂを有する。制御装置１００Ｂのその他の構成は、図３と同様である。

【0051】

サブシステム３０Ｂは、図３のシステムコントローラ３６Ａおよびリセット生成部３７Ａの代わりにシステムコントローラ３６Ｂおよびリセット生成部３７Ｂを有する。また、サブシステム３０Ｂは、図３のサブシステム３０Ａにクロック生成部３８Ｂを追加している。サブシステム３０Ｂのその他の構成は、図３のサブシステム３０Ａと同様である。

【0052】

システムコントローラ３６Ｂは、ストール解除信号ＳＴＥＸＴのアサートに応答して、インターコネクトリセット制御信号ＩＣＲＳＴＣＮＴおよびリセット制御信号ＲＳＴＣＮＴをネゲートレベルからアサートレベルに設定する。また、システムコントローラ３６Ｂは、ストール解除信号ＳＴＥＸＴのアサートに応答して、クロックマスク信号ＣＬＫＭＳＫをアサートレベルからネゲートレベルに設定する。リセット制御信号ＲＳＴＣＮＴのアサートは、サブＣＰＵ３１の動作を停止する停止指示の一例である。

【0053】

リセット生成部３７Ｂは、インターコネクトリセット制御信号ＩＣＲＳＴＣＮＴのアサートに応答して、インターコネクトリセット信号ＩＣＲＳＴを一時的にアサートする。また、リセット生成部３７Ｂは、リセット制御信号ＲＳＴＣＮＴのアサートに応答して、ＣＰＵリセット信号ＣＲＳＴをネゲートレベルからアサートレベル（サブＣＰＵ３１のリセット状態）に設定し、設定したアサートレベルを維持する。

【0054】

さらに、リセット生成部３７Ｂは、リセット制御信号ＲＳＴＣＮＴのアサートに応答して、所定の回路の各々に供給するリセット信号ＲＳＴをアサートレベルからネゲートレベルに設定する。ここで、所定の回路は、省エネモード中にリセット状態に設定される回路である。所定の回路は、対応するリセット信号ＲＳＴのネゲートによりリセット状態が解除され、動作可能になる。省エネモード時にＷＤＴ３４Ａがタイムアウトした場合、上記所定の回路の動作を再開することで、タイムアウトより起動されたメインＣＰＵ２１は、サブシステム３０Ｂ内の各回路にアクセスすることができる。

【0055】

なお、リセット生成部３７Ｂは、省エネモードにおいてリセット制御信号ＲＳＴＣＮＴのネゲート中、上記所定の回路の各々に供給するリセット信号ＲＳＴをそれぞれアサートし、上記所定の回路の動作を停止する。省エネモード中に動作が不要なサブシステム３０Ｂ内の所定の回路の動作を停止することで、省エネモード中のサブシステム３０Ｂの消費電力を削減することができる。

【0056】

サブＣＰＵ３１は、ＣＰＵリセット信号ＣＲＳＴのネゲート中に動作する。サブＣＰＵ３１は、ＣＰＵリセット信号ＣＲＳＴのアサートによりリセットされ、ＣＰＵリセット信号ＣＲＳＴのアサート中、リセット状態を維持する。これにより、省エネモード時にＷＤＴ３４がタイムアウトした場合、暴走しているサブＣＰＵ３１の動作を停止させることができ、ＲＡＭ３５を誤って書き換えるなどのサブＣＰＵ３１の誤動作を防止することができる。

【0057】

クロック生成部３８Ｂは、サブシステム３０Ｂ内のクロック同期回路にそれぞれ出力するクロック信号ＣＬＫを生成する機能を有する。クロック生成部３８Ｂは、省エネモードにおいて、クロックマスク信号ＣＬＫＭＳＫのアサート中、上記所定の回路の各々へのクロック信号ＣＬＫの供給をそれぞれ停止する。これにより、省エネモード中に、クロック信号ＣＬＫによる上記所定の回路に充放電が発生することを抑制することができ、サブシステム３０Ｂの消費電力をさらに削減することができる。

【0058】

クロック生成部３８Ｂは、省エネモードにおいて、クロックマスク信号ＣＬＫＭＳＫのネゲートに応答して、上記所定の回路の各々へのクロック信号ＣＬＫの供給を再開する。これにより、タイムアウトより起動されたメインＣＰＵ２１は、サブシステム３０Ｂ内の各回路にアクセスすることができる。

【0059】

図７は、図６の制御装置１００Ｂの動作の一例を示すシーケンス図である。すなわち、図７は、制御装置１００Ｂの制御方法の一例を示す。図２および図４と同様の動作については、詳細な説明は省略する。

【0060】

図７では、システムコントローラ３６Ｂは、省エネモード中、ストール解除信号ＳＴＥＸＩＴのアサートに応答して、メイン起動信号ＭＢＴ、インターコネクトリセット制御信号ＩＣＲＳＴＣＮＴおよびリセット制御信号ＲＳＴＣＮＴをアサートする。また、システムコントローラ３６Ｂは、省エネモード信号ＥＣＯＭＤおよびクロックマスク信号ＣＬＫＭＳＫをネゲートする。

【0061】

リセット生成部３７Ｂは、リセット制御信号ＲＳＴＣＮＴのアサートに応答して、ネゲートレベルのＣＰＵリセット信号ＣＲＳＴをアサートレベルに設定し、サブＣＰＵ３１の動作を停止させる。暴走中のサブＣＰＵ３１の動作を停止することで、例えば、暴走が継続することによるＲＡＭ３５内のデータの消失などの不具合を防止することができる。

【0062】

また、リセット生成部３７Ｂは、リセット制御信号ＲＳＴＣＮＴのアサートに応答して、所定の回路の各々に供給するリセット信号ＲＳＴ（図示せず）をネゲートレベルに設定する。クロック生成部３８Ｂは、クロックマスク信号ＣＬＫＭＳＫのネゲートに応答して、所定の回路の各々へのクロック信号ＣＬＫの供給を再開する。リセット信号ＲＳＴのネゲートとクロック信号ＣＬＫの供給の再開とにより、所定の回路は動作を開始する。

【0063】

以上、第３の実施形態においても、第１の実施形態および第２の実施形態と同様の効果を得ることができる。さらに、第３の実施形態では、省エネモード時にＷＤＴ３４Ａがタイムアウトした場合、リセット生成部３７Ｂが生成するＣＰＵリセット信号ＣＲＳＴにより、暴走しているサブＣＰＵ３１の動作を停止させることができる。この結果、ＲＡＭ３５を誤って書き換えるなどのサブＣＰＵ３１の誤動作を防止することができる。

【0064】

省エネモードにおいてサブＣＰＵ３１の暴走時に、クロック生成部３８Ｂは、クロックマスク信号ＣＬＫＭＳＫのネゲートに応答して、所定の回路の各々へのクロック信号ＣＬＫの供給を再開することができる。これにより、ＷＤＴ３４Ａのタイムアウトより起動されたメインＣＰＵ２１は、サブシステム３０Ｂ内の各回路にアクセスすることができる。

【0065】

リセット生成部３７Ｂは、省エネモードにおいてリセット制御信号ＲＳＴＣＮＴのネゲート中、上記所定の回路に供給するリセット信号ＲＳＴをアサートし、所定の回路の動作を停止することができる。省エネモード中に動作が不要なサブシステム３０Ｂ内の所定の回路の動作を停止することで、省エネモード中のサブシステム３０Ｂの消費電力をさらに削減することができる。

【0066】

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

【符号の説明】

【0067】

１０、１０Ａ 電源制御部
２０ メインシステム
２１ メインＣＰＵ
２２ インタフェース部
３０、３０Ａ、３０Ｂ サブシステム
３１ サブＣＰＵ
３２ インタフェース部
３３ インターコネクト
３４ ＷＤＴ（ウォッチドッグタイマ）
３５ ＲＡＭ
３６、３６Ａ、３６Ｂ システムコントローラ
３７Ａ、３７Ｂ リセット生成部
３８Ｂ クロック生成部
４０ 機器
１００、１００Ａ、１００Ｂ 制御装置
３４１ カウンタ部
３４２、３４２Ａ 出力切換部
ＣＬＫ クロック信号
ＣＬＫＭＳＫ クロックマスク信号
ＣＲＳＴ ＣＰＵリセット信号
ＥＣＯ 省エネモード判定信号
ＥＣＯＭＤ 省エネモード信号
ＩＣＲＳＴ インターコネクトリセット信号
ＩＣＲＳＴＣＮＴ インターコネクトリセット制御信号
ＭＢＴ メイン起動信号
ＰＳＭ 電源
ＰＳＳ 電源
ＲＥＢＴ 再起動信号
ＲＳＴ リセット信号
ＳＴＥＸＴ ストール解除信号
ＴＯ タイムアウト信号

【先行技術文献】

【特許文献】

【0068】

【文献】特許第３３１５９４１号公報

【文献】特開２００７－２８６８５９号公報

【文献】特開２０１５－１３５５５６号公報

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】