特許 7596505 パルス電圧および高周波電力を使用するプラズマ処理

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-11-29

(45)【発行日】2024-12-09

(54)【発明の名称】パルス電圧および高周波電力を使用するプラズマ処理

(51)【国際特許分類】

   H05H 1/46 20060101AFI20241202BHJP

   H01L 21/3065 20060101ALI20241202BHJP

   H01L 21/31 20060101ALI20241202BHJP

【ＦＩ】

H05H1/46 R

H05H1/46 M

H01L21/302 101B

H01L21/31 C

H01L21/302 101G

【請求項の数】 18

(21)【出願番号】P 2023503421

(86)(22)【出願日】2021-07-02

(65)【公表番号】

(43)【公表日】2023-08-30

(86)【国際出願番号】 US2021040380

(87)【国際公開番号】W WO2022026127

(87)【国際公開日】2022-02-03

【審査請求日】2023-03-10

(31)【優先権主張番号】63/059,533

(32)【優先日】2020-07-31

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/150,529

(32)【優先日】2021-02-17

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/315,234

(32)【優先日】2021-05-07

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/315,256

(32)【優先日】2021-05-07

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/315,259

(32)【優先日】2021-05-07

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390040660

【氏名又は名称】アプライド マテリアルズ インコーポレイテッド

【氏名又は名称原語表記】ＡＰＰＬＩＥＤ ＭＡＴＥＲＩＡＬＳ，ＩＮＣＯＲＰＯＲＡＴＥＤ

【住所又は居所原語表記】３０５０ Ｂｏｗｅｒｓ Ａｖｅｎｕｅ Ｓａｎｔａ Ｃｌａｒａ ＣＡ ９５０５４ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002077

【氏名又は名称】園田・小林弁理士法人

(72)【発明者】

【氏名】ドルフ， レオニド

(72)【発明者】

【氏名】ディンサ， ラジンダー

(72)【発明者】

【氏名】ロジャーズ， ジェームズ

(72)【発明者】

【氏名】ビョン， ダニエル サング

(72)【発明者】

【氏名】カメネツキー， エヴゲニー

(72)【発明者】

【氏名】クオ， ユエ

(72)【発明者】

【氏名】ラーマスワーミ， カーティク

(72)【発明者】

【氏名】トドロウ， ヴァレンティン エヌ．

(72)【発明者】

【氏名】ルエール， オリヴィエ

【審査官】佐藤 海

(56)【参考文献】

【文献】特開２０１１－０３５２６６（ＪＰ，Ａ）

【文献】特開２０１４－０８２４４９（ＪＰ，Ａ）

【文献】特開２００８－２４４０６３（ＪＰ，Ａ）

【文献】特開２０１９－１９７８９０（ＪＰ，Ａ）

【文献】特表２００４－５３１８８０（ＪＰ，Ａ）

【文献】特開２００９－１８７９７５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｈ １／００－１／５４

Ｈ０１Ｌ ２１／３０６５

Ｈ０１Ｌ ２１／３１

(57)【特許請求の範囲】

【請求項1】

プラズマ処理チャンバ内の基板を処理する方法であって、
高周波電源を使用して、基板支持アセンブリの内部に配設された支持ベースに高周波信号を供給することであって、前記高周波電源がパルス電圧フィルタアセンブリを介して前記支持ベースに電気的に結合されている、支持ベースに高周波信号を供給することと、
第１のパルス電圧波形ジェネレータを使用して、前記基板支持アセンブリの内部に配設されたバイアス電極に第１のパルス電圧波形を確立することであって、前記第１のパルス電圧波形ジェネレータが第１の高周波フィルタアセンブリを介して前記バイアス電極に電気的に結合されている、バイアス電極に第１のパルス電圧波形を確立することと
を含む方法であって、
前記バイアス電極が前記支持ベースと前記基板支持アセンブリの基板支持面との間に配設されており、
前記支持ベースと前記バイアス電極との間に第１の誘電体層が配設されており、
前記バイアス電極と前記基板支持面との間に第２の誘電体層が配設されており、
前記第１のパルス電圧波形が一連の繰返し周期を含み、
各サイクルの中の波形が、第１の時間間隔中に生じる第１の部分および第２の時間間隔中に生じる第２の部分を有し、
正電圧パルスが、前記第１の時間間隔のうち少なくとも一部の間にのみ存在し、
前記第１のパルス電圧波形ジェネレータの出力が、前記第２の時間間隔のうち少なくとも一部にわたって負電圧源に接続され、
前記第１のパルス電圧波形が、前記第２の時間間隔のうち少なくとも一部の間、実質的に一定である、方法。

【請求項2】

前記第２の時間間隔が前記一連の繰返し周期の各サイクルの少なくとも５０％を占める、請求項１に記載の方法。

【請求項3】

プラズマ処理チャンバ内の基板を処理する方法であって、
高周波電源を使用して、基板支持アセンブリの内部に配設された支持ベースに高周波信号を供給することであって、前記高周波電源がパルス電圧フィルタアセンブリを介して前記支持ベースに電気的に結合されている、支持ベースに高周波信号を供給することと、
第１のパルス電圧波形ジェネレータを使用して、前記基板支持アセンブリの内部に配設されたバイアス電極に第１のパルス電圧波形を確立することであって、前記第１のパルス電圧波形ジェネレータが第１の高周波フィルタアセンブリを介して前記バイアス電極に電気的に結合されている、バイアス電極に第１のパルス電圧波形を確立することと
を含む方法であって、
前記バイアス電極が前記支持ベースと前記基板支持アセンブリの基板支持面との間に配設されており、
前記支持ベースと前記バイアス電極との間に第１の誘電体層が配設されており、
前記バイアス電極と前記基板支持面との間に第２の誘電体層が配設されており、
前記第１のパルス電圧波形が一連の繰返し周期を含み、
各サイクルの中の波形が、第１の時間間隔中に生じる第１の部分および第２の時間間隔中に生じる第２の部分を有し、
正電圧パルスが、前記第１の時間間隔のうち少なくとも一部の間にのみ存在し、
前記第１のパルス電圧波形ジェネレータの出力が、第１の時間間隔のうち少なくとも一部にわたって正電圧源に接続され、
前記第１のパルス電圧波形が、前記第２の時間間隔のうち少なくとも一部の間、実質的に一定である、方法。

【請求項4】

プラズマ処理チャンバ内の基板を処理する方法であって、
高周波電源を使用して、基板支持アセンブリの内部に配設された支持ベースに高周波信号を供給することであって、前記高周波電源がパルス電圧フィルタアセンブリを介して前記支持ベースに電気的に結合されている、支持ベースに高周波信号を供給することと、
第１のパルス電圧波形ジェネレータを使用して、前記基板支持アセンブリの内部に配設されたバイアス電極に第１のパルス電圧波形を確立することであって、前記第１のパルス電圧波形ジェネレータが第１の高周波フィルタアセンブリを介して前記バイアス電極に電気的に結合されている、バイアス電極に第１のパルス電圧波形を確立することと
を含む方法であって、
前記バイアス電極が前記支持ベースと前記基板支持アセンブリの基板支持面との間に配設されており、
前記支持ベースと前記バイアス電極との間に第１の誘電体層が配設されており、
前記バイアス電極と前記基板支持面との間に第２の誘電体層が配設されており、
前記第１のパルス電圧波形が一連の繰返し周期を含み、
各サイクルの中の波形が、第１の時間間隔中に生じる第１の部分および第２の時間間隔中に生じる第２の部分を有し、
正電圧パルスが、前記第１の時間間隔のうち少なくとも一部の間にのみ存在し、
前記第１のパルス電圧波形ジェネレータの出力が、第１の時間間隔のうち少なくとも一部にわたって正電圧源に接続され、
前記第２の時間間隔が前記第１の時間間隔よりも長い、方法。

【請求項5】

前記第１の時間間隔が前記一連の繰返し周期の各サイクルの１５％未満を占める、請求項４に記載の方法。

【請求項6】

プラズマ処理チャンバ内の基板を処理する方法であって、
高周波電源を使用して、基板支持アセンブリの内部に配設された支持ベースに高周波信号を供給することであって、前記高周波電源がパルス電圧フィルタアセンブリを介して前記支持ベースに電気的に結合されている、支持ベースに高周波信号を供給することと、
第１のパルス電圧波形ジェネレータを使用して、前記基板支持アセンブリの内部に配設されたバイアス電極に第１のパルス電圧波形を確立することであって、前記第１のパルス電圧波形ジェネレータが第１の高周波フィルタアセンブリを介して前記バイアス電極に電気的に結合されている、バイアス電極に第１のパルス電圧波形を確立することと
を含む方法であって、
前記バイアス電極が前記支持ベースと前記基板支持アセンブリの基板支持面との間に配設されており、
前記支持ベースと前記バイアス電極との間に第１の誘電体層が配設されており、
前記バイアス電極と前記基板支持面との間に第２の誘電体層が配設されており、
前記第１の高周波フィルタアセンブリを介してバイアス電極に結合されたチャッキングモジュールと、
前記第１のパルス電圧波形ジェネレータの出力を前記チャッキングモジュールに結合する第１のジェネレータ出力結合アセンブリであって、前記第１のジェネレータ出力結合アセンブリと前記バイアス電極との間に配設された阻止キャパシタに結合されている第１のジェネレータ出力結合アセンブリと
を使用して、前記基板と前記バイアス電極との間に電圧降下を確立することにより、前記基板を前記基板支持アセンブリにチャッキングすることをさらに含む、方法。

【請求項7】

プラズマ処理チャンバ内の基板を処理する方法であって、
高周波電源を使用して、基板支持アセンブリの内部に配設された支持ベースに高周波信号を供給することであって、前記高周波電源がパルス電圧フィルタアセンブリを介して前記支持ベースに電気的に結合されている、支持ベースに高周波信号を供給することと、
第１のパルス電圧波形ジェネレータを使用して、前記基板支持アセンブリの内部に配設されたバイアス電極に第１のパルス電圧波形を確立することであって、前記第１のパルス電圧波形ジェネレータが第１の高周波フィルタアセンブリを介して前記バイアス電極に電気的に結合されている、バイアス電極に第１のパルス電圧波形を確立することと
を含む方法であって、
前記バイアス電極が前記支持ベースと前記基板支持アセンブリの基板支持面との間に配設されており、
前記支持ベースと前記バイアス電極との間に第１の誘電体層が配設されており、
前記バイアス電極と前記基板支持面との間に第２の誘電体層が配設されており、
（ａ）第１の期間にわたって、前記バイアス電極にパルス電圧波形の第１のバーストを確立することであって、パルス電圧波形の前記第１のバーストが前記第１のパルス電圧波形を含む、第１のバーストを確立することと、
（ｂ）第２の期間にわたって、パルス電圧波形の前記第１のバーストの前記確立を中断することと、
（ａ）および（ｂ）を少なくとも１回以上繰り返すことと
をさらに含む、方法。

【請求項8】

（ｃ）第３の期間にわたって、前記バイアス電極に、パルス電圧波形の第２のバーストを確立することであって、前記パルス電圧波形の前記第２のバーストが前記第１のパルス電圧波形とは異なる第２のパルス電圧波形を含む、パルス電圧波形の第２のバーストを確立することと、
（ｄ）第４の期間にわたって、パルス電圧波形の前記第２のバーストの前記確立を中断することと、
（ｃ）および（ｄ）を少なくとも１回以上繰り返すことと
をさらに含む、請求項７に記載の方法。

【請求項9】

（ａ）、（ｂ）、（ｃ）および（ｄ）を少なくとも１回順次に繰り返すことをさらに含む、請求項８に記載の方法。

【請求項10】

前記第１のパルス電圧波形が一連の繰返し周期を含み、
各サイクルの中の波形が、第１の時間間隔中に生じる第１の部分および第２の時間間隔中に生じる第２の部分を有し、
正電圧パルスが、前記第１の時間間隔のうち少なくとも一部の間にのみ存在し、
前記第１のパルス電圧波形ジェネレータの出力が、前記第２の時間間隔のうち少なくとも一部にわたって負電圧源に接続され、
前記第１のパルス電圧波形が、前記第２の時間間隔のうち少なくとも一部の間、実質的に一定である、
請求項７に記載の方法。

【請求項11】

前記第１のパルス電圧波形が一連の繰返し周期を含み、
各サイクルの中の波形が、第１の時間間隔中に生じる第１の部分および第２の時間間隔中に生じる第２の部分を有し、
正電圧パルスが、前記第１の時間間隔のうち少なくとも一部の間にのみ存在し、
前記第１のパルス電圧波形ジェネレータの出力が、第１の時間間隔のうち少なくとも一部にわたって正電圧源に接続され、
前記第１のパルス電圧波形が、前記第２の時間間隔のうち少なくとも一部の間、実質的に一定である、
請求項７に記載の方法。

【請求項12】

前記第２の誘電体層が有限の抵抗率を有する材料を含む、請求項１、３、４、６又は７に記載の方法。

【請求項13】

前記第２の誘電体層の厚さが０．１ｍｍ～１ｍｍである、請求項１、３、４、６又は７に記載の方法。

【請求項14】

プラズマ処理チャンバ内の基板を処理する方法であって、
高周波電源を使用して、基板支持アセンブリの内部に配設された支持ベースに高周波信号を供給することであって、前記高周波電源がパルス電圧フィルタアセンブリを介して前記支持ベースに電気的に結合されている、支持ベースに高周波信号を供給することと、
第１のパルス電圧波形ジェネレータを使用して、前記基板支持アセンブリの内部に配設されたバイアス電極に第１のパルス電圧波形を確立することであって、前記第１のパルス電圧波形ジェネレータが第１の高周波フィルタアセンブリを介して前記バイアス電極に電気的に結合されている、バイアス電極に第１のパルス電圧波形を確立することと、
第２のパルス電圧波形ジェネレータを使用して、前記基板支持アセンブリの内部に配設されたエッジ制御電極に第２のパルス電圧波形を確立することであって、前記第２のパルス電圧波形ジェネレータが第２の高周波フィルタアセンブリを介して前記エッジ制御電極に電気的に結合されている、エッジ制御電極に第２のパルス電圧波形を確立することと
を含む方法であって、
前記バイアス電極が前記支持ベースと前記基板支持アセンブリの基板支持面との間に配設されており、
前記支持ベースと前記バイアス電極との間に第１の誘電体層が配設されており、
前記バイアス電極と前記基板支持面との間に第２の誘電体層が配設されており、
前記エッジ制御電極が前記バイアス電極の少なくとも一部を囲み、
前記第１のパルス電圧波形が一連の繰返し周期を含み、
各サイクルの中の波形が、第１の時間間隔中に生じる第１の部分および第２の時間間隔中に生じる第２の部分を有し、
正電圧パルスが、前記第１の時間間隔のうち少なくとも一部の間にのみ存在し、
前記第１のパルス電圧波形ジェネレータの出力が、前記第２の時間間隔のうち少なくとも一部にわたって負電圧源に接続され、
前記第１のパルス電圧波形が、前記第２の時間間隔のうち少なくとも一部を通じて実質的に一定である、方法。

【請求項15】

前記第２のパルス電圧波形が一連の繰返し周期を含み、
各サイクルの中の波形が、第１の時間間隔中に生じる第１の部分および第２の時間間隔中に生じる第２の部分を有し、
正電圧パルスが、前記第１の時間間隔のうち少なくとも一部の間にのみ存在し、
前記第２のパルス電圧波形ジェネレータの出力が、前記第２の時間間隔のうち少なくとも一部にわたって負電圧源に接続され、
前記第２のパルス電圧波形が、前記第２の時間間隔のうち少なくとも一部の間、実質的に一定である、
請求項１４に記載の方法。

【請求項16】

プラズマ処理チャンバ内の基板を処理する方法であって、
高周波電源を使用して、基板支持アセンブリの内部に配設された支持ベースに高周波信号を供給することであって、前記高周波電源がパルス電圧フィルタアセンブリを介して前記支持ベースに電気的に結合されている、支持ベースに高周波信号を供給することと、
第１のパルス電圧波形ジェネレータを使用して、前記基板支持アセンブリの内部に配設されたバイアス電極に第１のパルス電圧波形を確立することであって、前記第１のパルス電圧波形ジェネレータが第１の高周波フィルタアセンブリを介して前記バイアス電極に電気的に結合されている、バイアス電極に第１のパルス電圧波形を確立することと、
第２のパルス電圧波形ジェネレータを使用して、前記基板支持アセンブリの内部に配設されたエッジ制御電極に第２のパルス電圧波形を確立することであって、前記第２のパルス電圧波形ジェネレータが第２の高周波フィルタアセンブリを介して前記エッジ制御電極に電気的に結合されている、エッジ制御電極に第２のパルス電圧波形を確立することと
を含む方法であって、
前記バイアス電極が前記支持ベースと前記基板支持アセンブリの基板支持面との間に配設されており、
前記支持ベースと前記バイアス電極との間に第１の誘電体層が配設されており、
前記バイアス電極と前記基板支持面との間に第２の誘電体層が配設されており、
前記エッジ制御電極が前記バイアス電極の少なくとも一部を囲み、
（ａ）第１の期間にわたって、前記バイアス電極にパルス電圧波形の第１のバーストを確立することであって、前記第１のバーストの前記パルス電圧波形が前記第１のパルス電圧波形を含む、第１のバーストを確立することと、
（ｂ）第２の期間にわたって、パルス電圧波形の前記第１のバーストの前記確立を中断することと、
（ａ）および（ｂ）を少なくとも１回以上繰り返すことと
をさらに含む、方法。

【請求項17】

前記第１のパルス電圧波形および前記第２のパルス電圧波形がそれぞれ一連の繰返し周期を含み、
各サイクルの中の波形が、第１の時間間隔中に生じる第１の部分および第２の時間間隔中に生じる第２の部分を有し、
正電圧パルスが、前記第１の時間間隔のうち少なくとも一部の間にのみ存在し、
前記第１のパルス電圧波形ジェネレータの出力が、前記第２の時間間隔のうち少なくとも一部にわたって負電圧源に接続され、
前記第１のパルス電圧波形及び前記第２のパルス電圧波形が、前記第２の時間間隔のうち少なくとも一部の間、実質的に一定である、
請求項１６に記載の方法。

【請求項18】

（ｃ）第３の期間にわたって、前記バイアス電極に、パルス電圧波形の第２のバーストを確立することであって、パルス電圧波形の前記第２のバーストが前記第１のパルス電圧波形とは異なる第２のパルス電圧波形を含む、パルス電圧波形の第２のバーストを確立することと、
（ｄ）第４の期間にわたって、パルス電圧波形の前記第２のバーストの前記確立を中断することと、
（ｃ）および（ｄ）を少なくとも１回以上繰り返すことと
をさらに含む、請求項１６に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書で説明される実施形態は、一般に半導体デバイス製造のハードウェアおよび処理に関し、より具体的には、半導体製造において使用されるプラズマ処理チャンバの中で形成されるプラズマに対する電力の供給を制御する装置および方法に関する。

【背景技術】

【0002】

高アスペクト比のフィーチャを確実に生成することは、次世代半導体デバイスの超大規模集積（ＶＬＳＩ）および極超大規模集積（ＵＬＳＩ）に関する重要な技術課題の１つである。高アスペクト比フィーチャを形成する方法の１つには、基板の誘電体層などの材料層に高アスペクト比の開口を形成するために反応性イオンエッチ（ＲＩＥ）プラズマプロセスなどのプラズマ支援エッチングプロセスを使用するものがある。一般的なＲＩＥプラズマプロセスでは、ＲＩＥ処理チャンバの中でプラズマが形成され、基板表面に形成されているマスク層の下に配設された材料層に開口を形成するために、プラズマからのイオンが基板の表面に向けて加速される。

【0003】

一般的な反応性イオンエッチ（ＲＩＥ）プラズマ処理チャンバは、通常は「カソード」と称される、「静電チャック」（ＥＳＣ）アセンブリに隣接して配置された金属板などの「電源電極」（たとえばバイアス電極）にＲＦ電圧を供給する高周波（ＲＦ）バイアス電源を含む。電源電極は、ＥＳＣアセンブリの一部である誘電材料（たとえばセラミック材）の厚い層を介して処理システムのプラズマに容量結合され得る。容量結合ガス放電では、プラズマは、ＲＦ整合回路網を介してＲＦ電極に結合された（「ＲＦ整合」）高周波（ＲＦ）電源を使用することによって生成され、ＲＦ整合回路網は、反射電力を最小化して電力供給効率を最大化するために、見かけ上の負荷を５０Ωに調整する。電源電極にＲＦ電圧を印加すると、処理中にＥＳＣアセンブリの基板支持面に配置された基板の処理面にわたって電子供与性プラズマシース（「カソードシース」とも称される）が形成される。印加されたＲＦ場が、プラズマシースのダイオードに似た非線形な性質によって整流され、基板とプラズマとの間に直流（ＤＣ）電圧降下すなわち「自己バイアス」が出現して、基板電位がプラズマ電位に対して負になる。この電圧降下により、基板に向かって加速されるプラズマイオンの平均エネルギーが決定され、したがってエッチ異方性も決定される。より具体的には、マスクおよびストップ層に対するイオンの方向性、フィーチャプロファイル、およびエッチ選択性は、イオンエネルギー分布関数（ＩＥＤＦ）によって制御される。ＲＦバイアスを伴うプラズマでは、ＩＥＤＦは、一般的には、低エネルギーと高エネルギーとの２つの非離散的ピーク、および２つのピークの間にわたる範囲のエネルギーを有するイオン集団を有する。ＩＥＤＦの２つのピークの中間のイオン集団の存在は、基板とプラズマとの間の電圧降下がＲＦバイアス周波数で振動するという事実を反映している。より高い自己バイアス電圧を実現するためにより低い周波数のＲＦバイアス電源を使用すると、これら２つのピーク間のエネルギーの差がかなり大きくなり得、しかも、低いエネルギーピークのイオンによるエッチプロファイルは、より等方性であるため、エッチングされたフィーチャの壁が撓んでしまう可能性がある。低エネルギーのイオンは、エッチングされたフィーチャの底部において、（たとえば帯電効果によって）高エネルギーのイオンほど効果的にコーナーに到達することができず、マスク材料のスパッタリングが不足する。これは、硬質マスク開口または誘導体の型エッチなどの高アスペクト比のエッチの用途では重要なことである。フィーチャサイズが小さくなり続け、アスペクト比が増大する一方で、フィーチャプロファイルの制御要件がより厳格になっているので、処理中に、基板表面において適切に制御されたＩＥＤＦを得ることがより望ましくなっている。

【0004】

他の従来のプラズマプロセスおよび処理チャンバの設計においても、プラズマ密度、イオンエネルギー、および／またはプラズマ化学などの様々なプラズマ特性を制御するために、プラズマ処理チャンバ内の電極のうち１つまたは複数に多種多様なＲＦ周波数が供給され得ることが判明している。しかしながら、それぞれが異なるＲＦ周波数を供給するように構成された２つ以上のＲＦ源からの複数の従来の正弦波形の供給では、シース特性を、適切に、または望ましく制御することができず、望ましくないアーク発生問題が生じてしまうことが判明している。なおまた、処理中のＲＦ源の間の直接結合または容量結合のために、各ＲＦ源がＲＦ電流を誘導し得、これが、接続されている他のＲＦ源の出力に供給されて（たとえば「クロストーク」と称されることも多い）、電力が、意図された負荷（プラズマ）からそれるばかりでなく、場合により、ＲＦ源の各々に被害を与える。

【0005】

したがって、この技術分野において、ほぼ一定のシース電圧を維持することにより、基板の表面に反復可能な望ましいＩＥＤＦを生成して、ＩＥＤＦの形状にわたる正確な制御を可能にし、場合によっては基板の表面にフィーチャのエッチプロファイルを形成することも可能にする、斬新で、頑健かつ確実なプラズマ処理およびバイアス方法が必要である。

【発明の概要】

【0006】

本開示は、一般に、基板支持アセンブリを備えるプラズマ処理チャンバと、パルス電圧波形ジェネレータと、第１のフィルタアセンブリと、高周波（ＲＦ）電源と、第２のフィルタアセンブリとを含む。基板支持アセンブリは、基板支持面と、支持ベースと、支持ベースと基板支持面との間に配設されたバイアス電極とを含み、支持ベースとバイアス電極との間に第１の誘電体層が配設されており、バイアス電極と基板表面との間に第２の誘電体層が配設されている。パルス電圧波形を含むパルス電圧信号を発生するように構成されたパルス電圧波形ジェネレータが、バイアス電極に電気的に結合されている。第１のフィルタアセンブリは、パルス電圧波形ジェネレータとバイアス電極との間に電気的に結合されている。高周波（ＲＦ）電源は、高周波波形を含むＲＦ信号を発生するように構成され、支持ベースまたはバイアス電極に電気的に結合されている。第２のフィルタアセンブリは、高周波電源と支持ベースまたはバイアス電極との間に電気的に結合されている。いくつかの構成では、第２のフィルタアセンブリは高周波電源と高周波整合との間に電気的に結合されており、高周波整合は、高周波電源と支持ベースまたはバイアス電極との間に電気的に結合されている。いくつかの他の構成では、高周波整合は、第２のフィルタアセンブリと支持ベースまたはバイアス電極との間に配設される。

【0007】

本開示の実施形態は、プラズマ処理チャンバ内の基板を処理する方法をさらに提供し得、この方法は、パルス電圧フィルタアセンブリを介して支持ベースに電気的に結合された高周波電源を使用して、基板支持アセンブリの内部に配設された支持ベースに高周波信号を供給することと、第１の高周波フィルタアセンブリを介してバイアス電極に電気的に結合された第１のパルス電圧波形ジェネレータを使用して、基板支持アセンブリの内部に配設されたバイアス電極に第１のパルス電圧波形を確立することとを含む。バイアス電極は、支持ベースと基板支持アセンブリの基板支持面との間に配設されている。支持ベースとバイアス電極との間に第１の誘電体層が配設されており、バイアス電極と基板支持面との間に第２の誘電体層が配設されている。

【0008】

本開示の実施形態は、プラズマ処理チャンバ内の基板を処理する方法をさらに提供し得、この方法は、パルス電圧フィルタアセンブリを介して支持ベースに電気的に結合された高周波電源を使用して、基板支持アセンブリの内部に配設された支持ベースに高周波信号を供給することと、第１の高周波フィルタアセンブリを介してバイアス電極に電気的に結合された第１のパルス電圧波形ジェネレータを使用して、基板支持アセンブリの内部に配設されたバイアス電極に第１のパルス電圧波形を確立することと、第２の高周波フィルタアセンブリを介してエッジ制御電極に電気的に結合された第２のパルス電圧波形ジェネレータを使用して、基板支持アセンブリの内部に配設されたエッジ制御電極に第２のパルス電圧波形を確立することとを含む。バイアス電極は、支持ベースと基板支持アセンブリの基板支持面との間に配設されている。支持ベースとバイアス電極との間に第１の誘電体層が配設されており、バイアス電極と基板支持面との間に第２の誘電体層が配設されており、エッジ制御電極がバイアス電極の少なくとも一部を囲む。

【0009】

本開示の実施形態は、基板支持アセンブリと、パルス電圧波形ジェネレータと、高周波フィルタアセンブリと、高周波電源と、パルス電圧フィルタアセンブリとを含むプラズマ処理チャンバをさらに提供し得る。基板支持アセンブリは、基板支持面と、支持ベースと、支持ベースと基板支持面との間に配設された第１のバイアス電極とを含み、支持ベースと第１のバイアス電極との間に第１の誘電体層が配設されており、第１のバイアス電極と基板支持面との間に第２の誘電体層が配設されている。パルス電圧波形ジェネレータは、第１のバイアス電極にパルス電圧波形を確立するように構成され、第１の導電体を介して第１のバイアス電極に電気的に結合されている。高周波フィルタアセンブリは、パルス電圧波形ジェネレータと第１の導電体との間に電気的に結合されている。高周波電源は、支持ベースまたは第１のバイアス電極に高周波電圧波形を確立するように構成され、第２の導電体を介して支持ベースまたは第１のバイアス電極に電気的に結合されている。パルス電圧フィルタアセンブリは、高周波電源と第２の導電体との間に電気的に結合されている。

【0010】

本開示の実施形態は、基板支持アセンブリと、第１のパルス電圧波形ジェネレータと、第１の高周波フィルタアセンブリと、第２のパルス電圧波形ジェネレータと、第２の高周波フィルタアセンブリと、高周波電源と、パルス電圧フィルタアセンブリとを含むプラズマ処理チャンバをさらに提供し得る。基板支持アセンブリは、基板支持面と、支持ベースと、支持ベースと基板支持面との間に配設された第１のバイアス電極と、エッジ制御電極とを含み、支持ベースと第１のバイアス電極との間に第１の誘電体層が配設されており、第１のバイアス電極と基板支持面との間に第２の誘電体層が配設されている。第１のパルス電圧波形ジェネレータは、第１のバイアス電極にパルス電圧信号波形を確立するように構成され、第１の導電体を介して第１のバイアス電極に電気的に結合されている。第１の高周波フィルタアセンブリは、第１のパルス電圧波形ジェネレータと第１の導電体との間に電気的に結合されている。第２のパルス電圧波形ジェネレータは、エッジ制御電極にパルス電圧波形を確立するように構成され、第２の導電体を介してエッジ制御電極に電気的に結合されている。第２の高周波フィルタアセンブリは、第２のパルス電圧波形ジェネレータと第２の導電体との間に電気的に結合されている。高周波電源は、支持ベースまたは第１のバイアス電極に高周波波形を確立するように構成され、第３の導電体を介して支持ベースまたは第１のバイアス電極に電気的に結合されている。パルス電圧フィルタアセンブリは、高周波電源と第３の導電体との間に電気的に結合されている。

【0011】

本開示の実施形態は、パルス電圧発生ユニット筐体および接合箱筐体を備えるパルス電圧サブシステムアセンブリを提供し得る。パルス電圧発生ユニット筐体は、第１のジェネレータ出力結合アセンブリに電気的に結合された第１のパルス電圧波形ジェネレータを含み得る。接合箱筐体は第１のバイアス補償モジュール区画および高周波フィルタ区画を含み得る。第１のバイアス補償モジュール区画は、第１のバイアス補償モジュール区画の出力結合アセンブリと第１のジェネレータ出力結合アセンブリとの間に電気的に結合された第１の阻止キャパシタを含み、第１の直流電源は、第１のバイアス補償モジュール区画の出力結合アセンブリに電気的に結合された正端子および負端子を有する。高周波フィルタ区画は、第１の高周波フィルタ出力結合アセンブリと第１のバイアス補償モジュール区画の出力結合アセンブリとの間に電気的に結合された第１の高周波フィルタアセンブリを含む。パルス電圧サブシステムアセンブリは、プラズマ処理チャンバに結合するように構成されている。第１の高周波フィルタ出力結合アセンブリは、プラズマ処理チャンバ内に配設された第１の電極に電気的に結合するように構成されている。

【0012】

本開示の実施形態は、パルス電圧発生ユニット筐体および接合箱筐体を含むパルス電圧サブシステムアセンブリをさらに提供し得る。パルス電圧発生ユニット筐体は、第１のジェネレータ出力結合アセンブリに電気的に結合された第１のパルス電圧波形ジェネレータと、第２のジェネレータ出力結合アセンブリに電気的に結合された第２のパルス電圧波形ジェネレータとを含む。接合箱筐体は第１のバイアス補償モジュール区画と、第２のバイアス補償モジュール区画と、高周波フィルタ区画とを含む。第１のバイアス補償モジュール区画は、第１のバイアス補償モジュール区画の出力結合アセンブリと第１のジェネレータ出力結合アセンブリとの間に電気的に結合された第１の阻止キャパシタを含み、第１の直流電源は、第１のバイアス補償モジュール区画の出力結合アセンブリに電気的に結合された正端子および負端子を有する。第２のバイアス補償モジュール区画は、第２のバイアス補償モジュール区画の出力結合アセンブリと第２のジェネレータ出力結合アセンブリとの間に電気的に結合された第２の阻止キャパシタを含み、第２の直流電源は、第２のバイアス補償モジュール区画の出力結合アセンブリに電気的に結合された正端子および負端子を有する。高周波フィルタ区画は、第１の高周波フィルタ出力結合アセンブリと第１のバイアス補償モジュール区画の出力結合アセンブリとの間に電気的に結合された第１の高周波フィルタアセンブリと、第２の高周波フィルタ出力結合アセンブリと第２のバイアス補償モジュール区画の出力結合アセンブリとの間に電気的に結合された第２の高周波フィルタアセンブリとを含む。パルス電圧サブシステムアセンブリは、プラズマ処理チャンバに結合するように構成されている。第１の高周波フィルタ出力結合アセンブリは、プラズマ処理チャンバ内に配設された第１の電極と第２の電極とに電気的に結合されるように構成されている。

【0013】

上記で列挙された本開示の特徴が詳細に理解され得るように、上記で簡単に要約された本開示のより詳細な説明が、実施形態を参照することによって得られるはずであり、実施形態のうちいくつかが添付図に示されている。しかしながら、添付図は例示的な実施形態を示すのみであり、したがって例示的な実施形態の範囲を限定するものと見なされるべきではなく、他の同等に有効な実施形態の余地があることに留意されたい。

【図面の簡単な説明】

【0014】

【図1A】一実施形態による、本明細書で説明された方法を実施するように構成された処理チャンバの概略断面図である。

【図1B】一実施形態による、本明細書で説明された方法を実施するように構成された処理チャンバの概略断面図である。

【図1C】一実施形態による、処理チャンバに結合されたパッケージングアセンブリの概略断面図である。

【図1D】一実施形態による、処理チャンバに結合されたパッケージングアセンブリの代替バージョンの概略断面図である。

【図2】一実施形態による、図１Ａまたは図１Ｂに示された処理チャンバとともに使用され得るバイアス方式の簡素化した概略図である。

【図3A】一実施形態による、図１Ａまたは図１Ｂに示された処理チャンバ内で実行され得る負パルスバイアス方式の機能的等価回路図である。

【図3B】一実施形態による、図１Ａまたは図１Ｂに示された処理チャンバ内で実行され得る正パルスバイアス方式の機能的等価回路図である。

【図3C】一実施形態による、図１Ａまたは図１Ｂに示された処理チャンバ内で使用され得るクーロン静電チャック（ＥＳＣ）の機能的等価回路図である。

【図3D】一実施形態による、図１Ａまたは図１Ｂに示された処理チャンバ内で使用され得るＪｏｈｎｓｅｎ－Ｒａｈｂｅｋ型ＥＳＣの機能的等価回路図である。

【図4A】一実施形態による、バイアス電極および基板に確立された負パルス電圧（ＰＶ）波形の一例を示す図である。

【図4B】１つまたは複数の実施形態による、一連のパルス電圧（ＰＶ）波形バーストの一例を示す図である。

【図4C】１つまたは複数の実施形態による、一連のパルス電圧（ＰＶ）波形バーストの一例を示す図である。

【図4D】１つまたは複数の実施形態による、一連のパルス電圧（ＰＶ）波形バーストによって形成されたイオンエネルギー分布関数（ＩＥＤＦ）の一例を示す図である。

【図5A】一実施形態による、バイアス電極に確立された負パルス電圧（ＰＶ）波形の一例を示す図である。

【図5B】一実施形態による、バイアス電極に確立された成形パルス電圧（ＰＶ）波形の一例を示す図である。

【図5C】一実施形態による、バイアス電極に確立された正パルス電圧（ＰＶ）波形の一例を示す図である。

【図5D】一実施形態による、処理中に基板に確立された負パルス電圧（ＰＶ）波形と正パルス電圧（ＰＶ）波形との比較を示す図である。

【図6A】一実施形態による、高周波（ＲＦ）波形の一例を示す図である。

【図6B】一実施形態による、パルス高周波（ＲＦ）波形の一例を示す図である。

【図6C】１つまたは複数の実施形態による、１つまたは複数の電極に供給され得る高周波（ＲＦ）波形およびパルス電圧（ＰＶ）波形の一例を示す図である。

【図6D】１つまたは複数の実施形態による、１つまたは複数の電極に供給され得る高周波（ＲＦ）波形およびパルス電圧（ＰＶ）波形の例を示す図である。

【図6E】１つまたは複数の実施形態による、１つまたは複数の電極に供給され得る高周波（ＲＦ）波形およびパルス電圧（ＰＶ）波形の例を示す図である。

【図6F】１つまたは複数の実施形態による、１つまたは複数の電極に供給され得る高周波（ＲＦ）波形およびパルス電圧（ＰＶ）波形の例を示す図である。

【図6G】１つまたは複数の実施形態による、１つまたは複数の電極に供給され得る高周波（ＲＦ）波形およびパルス電圧（ＰＶ）波形の例を示す図である。

【図6H】１つまたは複数の実施形態による、１つまたは複数の電極に供給され得る高周波（ＲＦ）波形およびパルス電圧（ＰＶ）波形の例を示す図である。

【発明を実施するための形態】

【0015】

理解を容易にするために、各図に共通の同一要素を示すのに、可能なところでは同一の参照数字が用いられている。１つの実施形態の要素および特徴は、さらなる詳述なしで、他の実施形態の中に有益に組み込まれ得ることが企図されている。

【0016】

本明細書で提供される本開示の実施形態は、処理チャンバ内の基板をプラズマ処理するための装置および方法を含む。より具体的には、本開示の実施形態は、ＲＦ電源からの高周波（ＲＦ）波形を処理チャンバ内の１つまたは複数の電極に供給し、１つまたは複数のパルス電圧（ＰＶ）ジェネレータから供給されたパルス電圧（ＰＶ）波形を処理チャンバ内の１つまたは複数の電極に供給するように構成されたバイアス方式を説明するものである。一般に、生成された高周波波形は、処理チャンバの内部にプラズマを確立して維持するように構成され、供給されるＰＶ波形は、基板の表面にわたってほぼ一定のシース電圧を確立するように構成されるので、処理チャンバ内で実行される１つまたは複数のプラズマ処理ステップ中に、基板の表面に望ましいイオンエネルギー分布関数（ＩＥＤＦ）をもたらす。本明細書で開示されたプラズマプロセスは、処理中に、ＩＥＤＦの形状を制御して、基板の表面とプラズマとの相互作用を制御するように使用され得る。いくつかの構成では、本明細書で開示されたプラズマプロセスは、処理中に基板の表面に形成されるフィーチャのプロファイルを制御するように使用される。いくつかの実施形態では、パルス電圧波形は、プラズマ処理チャンバ内に配設された基板支持アセンブリ内に配設されたバイアス電極に電気的に結合されたＰＶ電源によって確立される。

【0017】

いくつかの半導体プラズマプロセス中に、イオンは、基板支持アセンブリ１３６（図１Ａ～図１Ｃ）の最上部に置かれた基板の上に生じる電子供与性シースの電圧降下により、基板に向かって意図的に加速される。本明細書で提供される本開示の範囲の限定を意図することなく、基板支持アセンブリ１３６は、本明細書では、大抵の場合「カソードアセンブリ」または「カソード」と称される。いくつかの実施形態では、基板支持アセンブリ１３６は基板支持体１０５および支持ベース１０７を含む。基板支持体１０５は、基板受け面１０５Ａ上に基板をチャッキングする（たとえば保持する）ように構成された静電チャック（ＥＳＣ）アセンブリを含み得る。

【0018】

本明細書で提供される本開示のいくつかの実施形態では、処理チャンバは、ＲＦ整合回路網（「ＲＦ整合」）を介してＲＦ電極に結合されたＲＦ電源を含むＲＦ電源アセンブリを使用することによってプラズマが生成されるように、容量結合ガス放電をもたらすように構成される。ＲＦ整合回路網は、反射電力を最小化して電力供給効率を最大化するために、見かけ上の負荷を５０Ωに調整するように構成されている。いくつかの実施形態では、ＲＦ電極は、基板のプラズマ対向面に対して平行に配置された金属板を含む。

【0019】

加えて、本明細書で開示されたプラズマ処理方法の間、基板支持アセンブリ１３６内に配設された１つまたは複数のバイアス電極１０４（図１Ａ～図１Ｂ）にパルス電圧波形を確立するように構成されたパルス電圧（ＰＶ）ジェネレータを使用することによって、一般に、プラズマ処理中にイオン加速カソードのシースが形成される。いくつかの実施形態では、１つまたは複数のバイアス電極１０４は、基板支持アセンブリ１３６（たとえば静電チャック（ＥＳＣ）アセンブリ）内に形成された誘電材料の薄層によって基板から分離されたチャッキング電極と、基板１０３が基板支持アセンブリ１３６の基板支持面１０５Ａに配設されたとき基板１０３を囲むエッジリング１１４内に、またはその下に配設される、任意選択のエッジ制御電極とを含む。このパルス電圧波形（ＰＶＷＦ）は、以下でさらに論じられるように、ＰＶ波形のパルス周期の相当な大きさの部分用にほぼ一定のシース電圧（たとえばプラズマ電位と基板電位との間の差）が形成されるように構成され得、相当な大きさの部分は、パルス周期のこの部分の間に基板に到達するイオンのイオンエネルギー分布関数（ＩＥＤＦ）を含有している単一の（狭い）ピークに対応し、この単一のピークは、本明細書では「イオン電流相」とも称される。

【0020】

しかしながら、前述のように、処理中の、ＲＦ電源アセンブリとＰＶジェネレータアセンブリとの間の直接結合または容量結合のために、ＲＦ電源からの出力とＰＶジェネレータからの出力との間の相互作用により、電力が、意図された（プラズマ）負荷からそれるばかりでなく、場合により、本明細書で開示されたフィルタリング方式および／または処理方法を使用しなくても、ＲＦ源およびＰＶ源の各々に被害を与える。したがって、本明細書で開示される装置および方法は、少なくとも、１つまたは複数の波形依存のフィルタアセンブリが、それぞれのＲＦ電源およびＰＶジェネレータからプラズマへの電力供給を大幅に妨害することのないように、それぞれのジェネレータを、１つまたは複数の波形依存のフィルタアセンブリを介してそのそれぞれの電極に結合することにより、ＲＦ電力とＰＶ電力とを、プラズマ処理チャンバの１つまたは複数の電極（たとえばカソード）に組み合わせる方法を提供するように構成されている。

【0021】

プラズマ処理チャンバの例
図１Ａは、プラズマ処理中に複合負荷１３０（図３Ａ～図３Ｂ）が形成される処理チャンバ１００の概略断面図である。図３Ａ～図３Ｂは、処理チャンバ１００の構成要素を使用して実行され得るパルス電圧およびＲＦバイアス方式の簡素化された電気回路１４０のそれぞれの例である。処理チャンバ１００は、本明細書で提案された１つまたは複数の実施形態によるバイアス方式のうち１つまたは複数を実施するように構成されている。一実施形態では、処理チャンバは、反応性イオンエッチ（ＲＩＥ）プラズマチャンバなどのプラズマ処理チャンバである。いくつかの他の実施形態では、処理チャンバは、たとえばプラズマ助長の化学気相堆積（ＰＥＣＶＤ）チャンバといったプラズマ助長の堆積チャンバ、プラズマ助長の物理的気相堆積（ＰＥＰＶＤ）チャンバ、またはプラズマ助長の原子層堆積（ＰＥＡＬＤ）チャンバである。いくつかの他の実施形態では、処理チャンバは、プラズマ処理チャンバ、またはたとえばプラズマドーピング（ＰＬＡＤ）チャンバといったプラズマベースのイオン注入チャンバである。いくつかの実施形態では、プラズマ源は、処理容積内に、基板支持アセンブリ１３６に面して配設された電極（たとえばチャンバリッド１２３）を含む容量結合プラズマ（ＣＣＰ）源である。図１Ａに示されるように、基板支持アセンブリ１３６の反対側に配置されたチャンバリッド１２３などの対向する電極は電気的に接地されている。しかしながら、他の代替の実施形態では、対向する電極は図１Ｂに示されるように高周波電源に電気的に結合されている。さらなる他の実施形態では、処理チャンバは、代替として、またはそれに加えて、高周波（ＲＦ）電源に電気的に結合された誘導結合プラズマ（ＩＣＰ）源を含む。

【0022】

処理チャンバ１００はまた、チャンバリッド１２３を含むチャンバ本体１１３と、１つまたは複数の側壁１２２と、チャンバベース１２４とを含み、これらが処理容積１２９を画定する。１つまたは複数の側壁１２２およびチャンバベース１２４は、一般に、処理チャンバ１００の要素に対する構造用支持材を形成するように寸法設定して成形された材料を含み、処理中に処理チャンバ１００の処理容積１２９内に維持されている真空環境内にプラズマ１０１が生成されている間、それらにかかる圧力および加えられるエネルギーに耐えるように構成されている。一例では、１つまたは複数の側壁１２２およびチャンバベース１２４は、アルミニウム、アルミニウム合金、またはステンレス鋼などの金属から形成される。チャンバリッド１２３を介して配設されたガス入口１２８は、処理容積１２９に、これと流体連結した処理ガス源１１９から、１つまたは複数の処理ガスを供給するように使用される。基板１０３は、１つまたは複数の側壁１２２のうち１つにおける開口（図示せず）を通って処理容積１２９に出し入れされ、開口は、基板１０３のプラズマ処理中はスリットバルブ（図示せず）で密閉されている。ここで、基板１０３は、ＥＳＣ基板支持体１０５の基板受け面１０５Ａとの間で、リフトピンシステム（図示せず）を使用して移動される。

【0023】

いくつかの実施形態では、高周波電源アセンブリ１６０は、基板支持アセンブリ１３６の内部でＥＳＣ基板支持体１０５に近接して配設された支持ベース１０７にＲＦ電力を供給するように構成されている。支持ベース１０７に供給されるＲＦ電力は、処理容積１２９内に配分された処理ガスを使用して形成された処理プラズマ１０１に点火して維持するように構成される。いくつかの実施形態では、支持ベース１０７は、どちらも高周波電源アセンブリ１６０内に配設されたＲＦ整合回路１６１と第１のフィルタアセンブリ１６２とを介して高周波電源１１８に電気的に結合されたＲＦ電極である。いくつかの実施形態では、プラズマジェネレータアセンブリ１６０および高周波電源１１８は、処理容積１２９内に配分された処理ガスと、高周波電源１１８によって支持ベース１０７に供給されたＲＦ電力によって生成された場とを使用して、処理プラズマ１０１を点火して維持するように使用される。処理容積１２９は、真空吸込み接続口１２０を介して１つまたは複数の専用の真空ポンプに流体連結されることにより、処理ガスおよび／または他のガスが真空引きされて減圧状態に維持される。処理容積１２９内に配設された基板支持アセンブリ１３６は、チャンバベース１２４を通って延在して接地された支持シャフト１３８上に配置されている。しかしながら、いくつかの実施形態では、高周波電源アセンブリ１６０は、基板支持体１０５内に配設されたバイアス電極１０４に、支持ベース１０７に対するＲＦ電力を供給するように構成される。

【0024】

基板支持アセンブリ１３６は、上記で簡単に論じられたように、一般に基板支持体１０５（たとえばＥＳＣ基板支持体）および支持ベース１０７を含む。いくつかの実施形態では、以下でさらに論じられるように、基板支持アセンブリ１３６は絶縁体板１１１および接地板１１２をさらに含むことができる。基板支持体１０５は、支持ベース１０７上に配設され、これと熱的に結合されている。いくつかの実施形態では、支持ベース１０７は、基板処理中に、基板支持体１０５と基板支持体１０５上に配設された基板１０３との温度を調整するように構成される。いくつかの実施形態では、支持ベース１０７の内部に配設された１つまたは複数の冷却チャネル（図示せず）は、比較的高い電気抵抗を有する冷却源または水源などの冷媒源（図示せず）に流体連結されて流体連絡している。いくつかの実施形態では、基板支持体１０５の誘電材料には、抵抗加熱要素などのヒータ（図示せず）が埋め込まれている。ここで、支持ベース１０７は、たとえばアルミニウム、アルミニウム合金、またはステンレス鋼といった耐食性金属などの耐食性熱伝導材料から形成されており、接着剤を用いて、または機械的手段によって、基板支持体に結合されている。

【0025】

支持ベース１０７は、絶縁体板１１１によってチャンバベース１２４から電気的に絶縁されており、絶縁体板１１１とチャンバベース１２４との間に接地板１１２が挿入されている。いくつかの実施形態では、処理チャンバ１００は、基板支持アセンブリ１３６の一部を少なくとも部分的に囲む石英パイプ１１０またはカラーをさらに含み、ＥＳＣ基板支持体１０５および／または支持ベース１０７が腐食しないように、腐食性の処理ガスもしくはプラズマ、洗浄ガスもしくはプラズマ、またはその副産物と接触するのを防止する。一般的には、石英パイプ１１０、絶縁体板１１１および接地板１１２はライナ１０８によって囲まれる。ここで、ＥＳＣ基板支持体１０５の基板受け面とほぼ同一平面上にプラズマスクリーン１０９があって、ライナ１０８と１つまたは複数の側壁１２２との間のボリューム内のプラズマ形成を防止する。

【0026】

基板支持体１０５は、一般的には、バルク焼結セラミック材などの誘電材料、たとえば酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ）、窒化チタン（ＴｉＮ）、イットリウム酸化物（Ｙ_２Ｏ_３）、これらの混合物といった耐食性金属酸化物もしくは金属窒化物材料など、またはこれらの組合せから形成される。本明細書の実施形態では、基板支持体１０５は、これらの誘電材料内に埋め込まれたバイアス電極１０４をさらに含む。構成の１つでは、バイアス電極１０４は、基板１０３を、本明細書ではＥＳＣ基板支持体とも称される基板支持体１０５の基板受け面１０５Ａに固定（チャック）し、本明細書で説明されたパルス電圧バイアス方式のうち１つまたは複数を使用して、基板１０３に、処理プラズマ１０１に対するバイアスをかけるように使用されるチャッキング電極である。一般的には、バイアス電極１０４は、１つまたは複数の金属メッシュ、フォイル、板、またはこれらの組合せなどの１つまたは複数の導電性部品から形成される。いくつかの実施形態では、バイアス電極１０４はチャッキングモジュール１１６に電気的に結合され、チャッキングモジュール１１６から、同軸伝送線路１０６（たとえば同軸ケーブル）などの導電体を使用して約－５０００Ｖ～約５０００Ｖの静的ＤＣ電圧などのチャッキング電圧を供給される。以下でさらに論じられるように、チャッキングモジュール１１６は、バイアス補償回路要素１１６Ａ（図３Ａ～図３Ｂ）、直流電源１５５、および阻止キャパシタ１５３を含む。パルス電圧波形ジェネレータ（ＰＶＷＧ）１５０の出力とバイアス電極１０４との間に、本明細書では阻止キャパシタ１５３とも称されるチャッキングモジュール阻止キャパシタが配設されている。

【0027】

バイアス電極１０４は、基板支持体１０５の誘電材料の層によって、基板支持体１０５の基板受け面１０５Ａから間隔があいており、したがって基板１０３から間隔があいている。バイアス電極１０４のプラズマ１０１に対する電気的結合をモデル化するために使用される有効な回路要素は、処理中に基板１０３を保持するために基板支持体１０５内で利用されるクーロンＥＳＣまたはＪｏｈｎｓｅｎ－Ｒａｈｂｅｋ型ＥＳＣなどの静電チャック方法のタイプに依拠して変化することになる。図３Ｃおよび図３Ｄは、それぞれクーロンＥＳＣまたはＪｏｈｎｓｅｎ－Ｒａｈｂｅｋ型ＥＳＣがプラズマ処理中に利用されるときに生成される有効な回路要素１９１を示す。一般に、バイアス電極１０４と誘電材料の層とで形成される平行板のような構造が、一般的には約５ｎＦ～約５０ｎＦの実効キャパシタンスＣ_Ｅを有し得る。一般的には、誘電材料（たとえば窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ_２Ｏ_３）など）の層の厚さは、約０．１ｍｍ～約０．５ｍｍなど、約０．１ｍｍ～約１ｍｍであり、たとえば約０．３ｍｍである。ここで、バイアス電極１０４は、支持シャフト１３８内に配設された伝送ライン１０６などの外部導体を使用して、パルス電圧波形ジェネレータ（ＰＶＷＧ）１５０の出力に電気的に結合されている。いくつかの実施形態では、誘電材料および層の厚さは、誘電材料の層のチャックキャパシタンスＣ_ＥＳＣが、たとえば約７～約１０ｎＦなど、約５ｎＦ～約５０ｎＦになるように選択され得る。

【0028】

図３Ｄに示されるより複雑なＪｏｈｎｓｅｎ－Ｒａｈｂｅｋ型ＥＳＣのモデルでは、回路モデルは、示されるように、ＥＳＣ誘電材料のチャックキャパシタンスＣ_ＥＳＣと、ＥＳＣ誘電材料の抵抗Ｒ_ＣＥＲと、間隙のキャパシタンスＣ_ａｂｔと、基板のキャパシタンスＣ_ｓｕｂと、基板の抵抗Ｒ_ｓｕｂとの組合せを含む。間隙のキャパシタンスＣ_ａｂｔは、一般に、基板支持体１０５上に配置された基板の上下のガス含有空間から成る。間隙のキャパシタンスＣ_ａｂｔは、チャックキャパシタンスＣ_ＥＳＣと同じ範囲のキャパシタンスを有することが予期される。

【0029】

いくつかの用途では、基板１０３は、一般的には半導体材料および／または誘電材料の薄層で作製されているので、電気的には、バイアス電極１０４と基板受け面１０５Ａとの間に配設されたＥＳＣ誘電体層の一部と見なされ得る。したがって、いくつかの用途では、チャックキャパシタンスＣ_ＥＳＣは、ＥＳＣキャパシタンスと基板キャパシタンス（すなわち基板キャパシタンスＣ_ｓｕｂ）とを組み合わせた直列キャパシタンスで近似される。しかしながら、クーロンチャックの場合には、基板キャパシタンスＣ_ｓｕｂが一般的には非常に大きい（＞１０ｎＦ）か、または基板が導電性（無限のキャパシタンス）であり得るので、直列キャパシタンスは主としてキャパシタンスＣ_ＥＳＣによって決定される。この場合、実効キャパシタンスＣ_Ｅは、図３Ｃに示されるように、実際上チャックキャパシタンスＣ_ＥＳＣに等しい。「Ｊｏｈｎｓｅｎ－Ｒａｈｂｅｋ型ＥＳＣ」の場合には、ＥＳＣ誘電体層は、完全な絶縁体ではなく、たとえば誘電材料が約９の誘電率（ε）を有するドープした窒化アルミニウム（ＡｌＮ）であり得るので、いくらかの導電性を有するという点において、「漏れやすい」。しかしながら、Ｊｏｈｎｓｅｎ－Ｒａｈｂｅｋ型ＥＳＣの実効キャパシタンスはクーロンチャックのものに類似するべきである。一例では、Ｊｏｈｎｓｅｎ－Ｒａｈｂｅｋ型ＥＳＣ内の誘電体層の体積抵抗率は、約１０^１２オーム－ｃｍ（Ω－ｃｍ）未満、または約１０^１０Ω－ｃｍ未満、さらには１０^８Ω－ｃｍ～１０^１２Ω－ｃｍであり得る。

【0030】

基板支持アセンブリ１３６がさらに含むエッジ制御電極１１５は、エッジリング１１４の下にあってバイアス電極１０４を囲み、バイアスをかけられると、基板１０３に対するその位置によって、基板１０３のエッジにあるか、またはその外部にある、生成されプラズマ１０１の一部に影響を与えるかまたは変化させることができる。エッジ制御電極１１５は、バイアス電極１０４にバイアスをかけるために使用されるパルス電圧波形ジェネレータ（ＰＶＷＧ）１５０とは別のパルス電圧波形ジェネレータ（ＰＶＷＧ）１５０を使用してバイアスをかけられる。構成の１つでは、第１のＰＶ源アセンブリ１９６の第１のＰＶ波形ジェネレータ１５０はバイアス電極１０４にバイアスをかけるように構成され、第２のＰＶ源アセンブリ１９７の第２のＰＶ波形ジェネレータ１５０はエッジ制御電極１１５にバイアスをかけるように構成される。一実施形態では、エッジ制御電極１１５は、図１Ａに示されるように、基板支持体１０５の領域内に配置されている。一般に、円形の基板を処理するように構成された処理チャンバ１００については、エッジ制御電極１１５は環状であり、導電性材料から作製され、図１Ａ～図１Ｂに示されるように、バイアス電極１０４の少なくとも一部を囲むように構成される。いくつかの実施形態では、エッジ制御電極１１５は、図１Ａに示されるように、基板支持体１０５の表面１０５Ａからバイアス電極１０４と類似の距離に（すなわちＺ方向に）配設された導電性メッシュ、フォイルまたは板を含む。いくつかの他の実施形態では、エッジ制御電極１１５は、誘電体パイプ１１０（たとえばＡｌＮまたはＡｌ_２Ｏ_３）の領域上またはこの領域内に配置された導電性メッシュ、フォイルまたは板を含み、誘電体パイプ１１０は、図１Ｂに示されるように、バイアス電極１０４および／または基板支持体１０５の少なくとも一部を囲む。代替として、いくつかの他の実施形態では、エッジ制御電極１１５は、基板支持体１０５に隣接して配設されたエッジリング１１４の内部に配置されるか、またはこれと結合される。この構成では、エッジリング１１４は、半導体または誘電材料（たとえばＡｌＮ、Ａｌ_２Ｏ_３など）から形成される。

【0031】

図１Ｂを参照して、いくつかの実施形態では、基板支持体１０５がさらに含む二次電極１０４Ｌ（たとえば金属メッシュ、フォイルまたは板）が、複数の導電性ビア１１４Ｖを使用してバイアス電極１０４に電気的に結合されている。ビア１１４Ｖのうち１つ以上の、第１の端がバイアス電極１０４と電気的に接触しており、第２の端が二次電極１０４Ｌと電気的に接触している。バイアス電極１０４の下に配設された二次電極１０４Ｌは、処理中、基板１０３の表面にわたってプラズマシースおよび／またはプラズマ均一性の制御を改善するように寸法設定され、位置決めされ、かつ整列する。いくつかの構成では、図１Ｂに示されるように、バイアス電極１０４と、二次電極１１４Ｌと、エッジ制御電極１１５とが組み合わせて使用されたとき、基板１０３のエッジにあるかまたはその外部にある生成されたプラズマ１０１を望ましく変化させるように、エッジ制御電極１１５は二次電極１０４Ｌに隣接して配置されている。

【0032】

図１Ａおよび図１Ｂを参照して、支持ベース１０７は、誘電材料の一部によってバイアス電極１０４から間隔を置いている。いくつかの構成では、誘電材料の一部は、基板支持体１０５を形成するように使用される誘電材料であって、基板支持体１０５の裏側からバイアス電極１０４まで延在する。基板支持体１０５の誘電材料の一部は、支持ベースキャパシタンスＣ_ＣＬを有し、これは、図３Ａおよび図３Ｂに概略的に示されるように、ＥＳＣキャパシタンスＣ_Ｅと直列接続されている。いくつかの実施形態では、支持ベース１０７とバイアス電極１０４との間に配設された誘電材料の一部は、バイアス電極１０４と基板１０３との間に配設された誘電材料よりも厚く、これらの誘電材料は、基板支持体１０５と同じ材料であり、かつ／または基板支持体１０５の一部を形成する。一例では、支持ベース１０７とバイアス電極１０４との間に配設された基板支持体１０５の誘電材料（たとえばＡｌ_２Ｏ_３またはＡｌＮ）の一部の厚さは、約１．５ｍｍ～約２０ｍｍなど、１ｍｍを超えるものである。

【0033】

一般に、処理チャンバ１００の処理容積１２９において低圧が形成されると、そこに配設された、基板支持体１０５の誘電材料と基板支持体１０５の基板受け面に配設された基板１０３との間など、ハードウェア構成要素の表面の間の熱伝導が劣化して、基板１０３の加熱や冷却における基板支持体の効率が低下する。したがって、いくつかのプロセスでは、基板１０３の非デバイス側の面と基板支持体１０５の基板受け面１０５Ａとの間の熱伝達を改善するために、ここに配設されるボリューム（図示せず）には、一般的にはヘリウムである熱伝導性の不活性伝熱ガスが導入される。伝熱ガス源（図示せず）によって供給された伝熱ガスが、支持ベース１０７を介して配設されたガス伝達経路（図示せず）を通って裏側ボリュームに流れ、基板支持体１０５を通ってさらに配分される。

【0034】

処理チャンバ１００は、本明細書では処理チャンバコントローラとも称されるコントローラ１２６をさらに含む。ここで、コントローラ１２６は、中央処理装置（ＣＰＵ）１３３、メモリ１３４、および支持回路１３５を含む。コントローラ１２６は、本明細書で説明された基板バイアス方法を含めて基板１０３を処理するように使用される処理シーケンスを制御するように使用される。ＣＰＵ１３３は、処理チャンバを制御するための工業用設定に使用するように構成された汎用コンピュータプロセッサおよびこれに関連したサブプロセッサである。本明細書で説明されたメモリ１３４は一般に不揮発性メモリであり、ランダムアクセスメモリ、読出し専用メモリ、フロッピディスクドライブもしくはハードディスクドライブ、またはローカルもしくはリモートの他の適切なデジタルストレージの形態を含み得る。支持回路１３５は、従来はＣＰＵ１３３に結合され、キャッシュ、クロック回路、入力／出力サブシステム、電源および同種のもの、ならびにこれらの組合せを備える。ソフトウェア命令（プログラム）およびデータは、ＣＰＵ１３３内のプロセッサに命令するために、メモリ１３４内に符号化して記憶され得る。コントローラ１２６内のＣＰＵ１３３によって読取り可能なソフトウェアプログラム（またはコンピュータ命令）は、処理チャンバ１００の構成要素によって実行可能なタスクを判定する。好ましくは、コントローラ１２６内のＣＰＵ１３３によって読取り可能なプログラムが含むコードは、プロセッサ（ＣＰＵ１３３）によって実行されたとき、本明細書で説明された電極バイアス方式の監視および実行に関連したタスクを実行する。このプログラムは、処理チャンバ１００内の様々なハードウェアおよび電気部品を制御して本明細書で説明された電極バイアス方式を実施するために使用される様々な処理タスクおよび様々な処理シーケンスを実行するように使用される命令を含むことになる。

【0035】

処理中に、第１のＰＶ源アセンブリ１９６および第２のＰＶ源アセンブリ１９７のＰＶ波形ジェネレータ１５０の内部のＰＶジェネレータ３１４は、処理チャンバ１００とともに配設された負荷（たとえば複合負荷１３０）にパルス電圧波形を確立する。本明細書で提供される開示に関して限定することなく議論を簡単にするために、図３Ａ～図３Ｂには、エッジ制御電極１１５にバイアスをかけるように使用される第２のＰＶ源アセンブリ１９７の内部の構成要素の概略は示されていない。ＰＶ波形ジェネレータ１５０の各々からのＰＶ波形の供給は、コントローラ１２６から供給される信号を使用して全体的に制御される。一実施形態では、ＰＶ波形ジェネレータ１５０Ａは、図３Ａに示されるように、定期的に繰り返される所定長さの時間区間を通じて、その内部スイッチＳ_１を所定のレートで繰り返し開閉することにより、その出力（すなわちグランドに対する出力）に、実質的に一定の所定の正電圧を維持するように構成されている。代替として、一実施形態では、ＰＶ波形ジェネレータ１５０Ｂは、図３Ｂに示されるように、定期的に繰り返される所定長さの時間区間を通じて、その内部スイッチＳ_１を所定のレートで繰り返し開閉することにより、その出力（すなわちグランドに対する出力）に、実質的に一定の所定の負電圧を維持する。図３Ａ～図３Ｂでは、ＰＶ波形ジェネレータ１５０Ａ、１５０Ｂは、バイアス電極１０４に所望のパルス電圧波形を確立する役割の理解のために重要な構成要素の最小限の組合せに要約されている。図３Ａ～図３Ｂに概略的に示されるように、それぞれのＰＶ波形ジェネレータ１５０が、出力３５０にＰＶ波形を供給するように構成された、ＰＶジェネレータ３１４（たとえば直流電源）と、高繰返し率スイッチ、キャパシタ（図示せず）、インダクタ（図示せず）、フライバックダイオード（図示せず）、パワートランジスタ（図示せず）および／または抵抗器（図示せず）などの１つまたは複数の電気部品とを含むことになる。実際のＰＶ波形ジェネレータ１５０は、図３Ａ～図３Ｂに示されるものよりも複雑な電気回路に基づき得、任意数の内部構成要素を含み得て、ナノ秒パルスジェネレータとして構成され得る。図３Ａ～図３Ｂのそれぞれの概略図は、ＰＶ波形ジェネレータ１５０の、動作の基本原理、処理容積内のプラズマとの相互作用、およびバイアス電極１０４における入力パルス電圧波形４０１、４３１、４４１（図４Ａ～図４Ｃ）などのパルス電圧波形の確立におけるその役割について説明するために必要とされる程度まで、ＰＶ波形ジェネレータ１５０の構成要素や電気回路の機能的等価表現のみを提供するものである。図３Ａ～図３Ｂに示された概略図から推論され得るように、スイッチＳ_１は、開（オフ）位置から閉（オン）位置まで動いたとき、ＰＶ波形ジェネレータ１５０の出力を、実質的に一定の出力電圧を生成するＰＶジェネレータ３１４に接続する。ＰＶ波形ジェネレータ１５０は、定電圧電源ではなく主として電荷インジェクタ（電流源）として使用され得、したがって、スイッチが閉じているとき（オン）でも出力電圧は経時的に変化し得るので、出力電圧の安定性に対する厳格な要件は不要である。さらに、いくつかの構成では、ＰＶジェネレータ３１４は、電流を一方向にしか流さない（たとえば出力はキャパシタを充電することはできるが放電することはできない）という点においてシンク源ではなく基本的にソース源である。加えて、スイッチＳ_１が開（オフ）位置のままであるとき、ＰＶ波形ジェネレータ１５０の出力にわたる電圧（Ｖ_０）は、ＰＶジェネレータ３１４によって制御されることなく、他の回路要素に対するＰＶ波形ジェネレータ１５０の内部構成要素の相互作用によって決定される。

【0036】

電流帰還出力段３１４Ａは、一端がアースに接続されており、他端がＰＶ波形ジェネレータ１５０の出力の接続点（すなわちジェネレータ出力結合アセンブリ（図示せず）の片側）に接続されている。電流帰還出力段３１４Ａは、抵抗器、抵抗器とインダクタとの直列接続、スイッチＳ２、および／またはグランドに向かう正の電流フローを可能にする並列キャパシタを含む電気的要素のより複雑な組合せといった要素を含み得る。

【0037】

ＰＶ伝送ライン１５７（図１Ａ～図１Ｂ）の一部を形成する伝送ライン１３１は、ＰＶ波形ジェネレータ１５０の出力３５０を第２のフィルタアセンブリ１５１に電気的に接続する。以下の議論は、ＰＶ波形ジェネレータ１５０をバイアス電極１０４に結合するように使用される第１のＰＶ源アセンブリ１９６のＰＶ伝送ライン１５７について主に論じるが、ＰＶ波形ジェネレータ１５０を結合するエッジ制御電極１１５に第２のＰＶ源アセンブリ１９７のＰＶ伝送ライン１５８も同一または類似の構成要素を含むことになる。したがって、一般に、ＰＶ波形ジェネレータ１５０の出力３５０は端部であり、ＰＶパルスジェネレータ３１４の出力は、内部導電体によってＰＶ波形ジェネレータ１５０の出力３５０および電流帰還出力段３１４Ａに接続されている。伝送ライン１３１は、ＰＶ波形ジェネレータ１５０の出力３５０に配置されたジェネレータ出力結合アセンブリ１８１（図１Ｃ）を第２のフィルタアセンブリ１５１に接続する。ＰＶ伝送ライン１５７、１５８の様々な部品の内部の導電体は、（ａ）剛体の同軸伝送ラインと直列に接続されたフレキシブル同軸ケーブルを含み得る同軸伝送ライン（たとえば同軸ライン１０６）、（ｂ）絶縁された高電圧耐コロナ性フックアップ線、（ｃ）裸線、（ｄ）金属棒、（ｅ）電気コネクタ、または（ｆ）（ａ）～（ｅ）の電気的要素の任意の組合せを含み得る。支持シャフト１３８の内部のＰＶ伝送ライン１５７の一部およびバイアス電極１０４などのＰＶ伝送ライン１５７の外部導体部分（たとえば第１の導電体）は、グランドに対するいくらかの組合せ漂遊キャパシタンスＣ_{ｓｔｒａｙ}（図３Ａ～図３Ｂ）を有するはずである。図には示されていないが、ＰＶ伝送ライン１５８の外部導体部分（たとえば第２の導電体）およびエッジ制御電極１１５も、グランドに対するいくらかの組合せ漂遊キャパシタンスＣ_{ｓｔｒａｙ}を有するはずである。ＰＶ波形ジェネレータ１５０の内部導電体は、外部導電体と同じ基本要素を含み得る。最も実用的な用途では、伝送ライン１３１はラインインダクタンス１５９を含むはずであり、これは、ＰＶ波形ジェネレータ１５０の内部構成要素によって生成された部分（すなわちジェネレータ出力結合アセンブリ１８１の左側（図３Ａ～図３Ｂ））および／または外部ライン／ケーブルによって生成された、ＰＶ波形ジェネレータ１５０を第２のフィルタアセンブリ１５１に接続する部分（すなわちジェネレータ出力結合アセンブリ１８１の右側）を含み得る。

【0038】

図１Ａに戻って、処理チャンバ１００は接地されたチャンバリッド１２３を含む。従来のプラズマ処理チャンバ設計とは全体的に異なるこの構成では、ＲＦ電力は、代わりに基板支持体を通じて供給される。したがって、高周波電源１１８を支持ベース１０７に結合することにより、機能的にはカソードアセンブリの一部であるＥＳＣの全体によって、上部電極が接地され得、電流帰還領域が最大化され得る。ＲＦ電力供給およびＰＶ波形供給を利用するプラズマプロセスについては、プラズマ処理チャンバの内部の接地面積を最大化することによって電流帰還領域を最大化すると、ＰＶ波形ジェネレータ１５０の出力によって生成されるＰＶ波形サイクルのＥＳＣを再充電／シース崩壊相中のプラズマ電位ジャンプを最小化し、このことは以下でさらに論じる。したがって、本明細書で提供される装置および方法は、チャンバ壁への電力損失を最小化してプラズマ処理効率を改善するものである。本明細書で説明されたＲＦ電力およびＰＶパルス波形の供給方法は、プラズマ特性の制御の改善およびラジカルな生成に影響を与えて可能にするので、ある特定の処理の利益も提供するものである。しかしながら、前述のように、支持ベース１０７とバイアス電極１０４との間に、ＥＳＣセラミックス層を介した強い容量結合があり、ＲＦ伝送ライン１６７とＰＶ伝送ライン１５７との間にも強い容量結合があるので、基板支持アセンブリ１３６（すなわちカソードアセンブリ）を通して両方のタイプの電力が供給されるとき、それぞれのジェネレータが他方を通る電流を誘起し、意図された（プラズマ）負荷から電力がそれるばかりでなく、どちらのジェネレータにも被害を与える。

【0039】

本明細書で開示された他の実施形態のうちの１つまたは複数とともに使用され得る別の代替のチャンバリッド１２３構成では、チャンバリッド１２３（すなわち対向する電極）は、図１Ｂに示されるように、１つまたは複数の側壁１２２から電気的に絶縁され、プラズマジェネレータアセンブリ１６０を介して高周波電源１１８に電気的に結合されている。この構成では、チャンバリッド１２３は、処理容積１２９の内部の処理プラズマ１０１に点火して維持するように高周波電源１１８によって駆動され得る。一例では、高周波電源１１８は、チャンバリッド１２３に、約３００ｋＨｚ～６０ＭＨｚ、さらには約２ＭＨｚ～約４０ＭＨｚの周波数など、約３００ｋＨｚよりも高いＲＦ周波数のＲＦ信号を供給するように構成される。

【0040】

バイアスサブシステムアセンブリ
図１Ｃは、高周波波形およびパルス電圧波形を生成し、制御して、処理チャンバ１００の内部の基板支持アセンブリ１３６などの１つまたは複数の電極に供給するように使用される様々な電気部品を囲んで別個に絶縁するように構成されたバイアスサブシステムアセンブリ１７０を含む処理チャンバ１００の概略図である。少なくとも、処理チャンバ１００の内部のバイアスサブシステムアセンブリ１７０の構成および位置付けのために、生成されたＲＦ波形およびＰＶ波形の、より反復可能かつより効率的な供給が処理中に実現され得る。同様に構成された複数の処理チャンバの各々の内部でバイアスサブシステムアセンブリ１７０を使用すると、多くの処理チャンバを含有している基板処理設備や多くの処理チャンバを含有している世界中の他の基板処理設備に見られる処理結果の変動性を低減するのを支援し得ると考えられる。

【0041】

バイアスサブシステムアセンブリ１７０は、一般に、パルス電圧生成ユニット筐体１７２をおよび接合箱筐体１６９を含むことになる。バイアスサブシステムアセンブリ１７０は、一般に能動電源および電圧源、ならびに受動部品を含んでいる電気回路を含むことになる。能動電源は、１つまたは複数のパルス電圧波形ジェネレータ、１つまたは複数の高周波電源ならびに／あるいは１つまたは複数の直流電源を含み得る。電気回路の内部の受動部品は、抵抗器、キャパシタ、インダクタおよびダイオードを含み得る。使用においては、バイアスサブシステムアセンブリ１７０は、様々な種類の電源の出力を同一の負荷（たとえば複合負荷１３０）に印加することができるように、これらの電源を組み合わせるように使用され得る。負荷は、処理チャンバ１００の中で形成されたプラズマ１０１、カソードシース、カソードおよびその電力供給システム（たとえば伝送ライン）ならびに漂遊誘導性要素および容量性要素を含み得る。

【0042】

いくつかの実施形態では、接合箱筐体１６９は、１つまたは複数のバイアス補償モジュール区画１７１および高周波（ＲＦ）フィルタ区画１７３を含む。いくつかの実施形態では、バイアスサブシステムアセンブリ１７０はＲＦ供給筐体１７４も含む。区画１７１、１７２、および１７３、およびＲＦ供給筐体１７４の各々が、１つまたは複数の壁１７１Ａ、１７２Ａ、１７３Ａおよび１７４Ａを含み、これらの壁は、それぞれ、内部の電気部品を囲んで、隣接して配置された筐体の内部の電気部品や処理チャンバ１００の外部の環境にある電気部品から分離して絶縁するように、少なくとも部分的に構成されている。一般的には、隣接した区画を互いに絶縁するために使用される壁は１枚のみである。図１Ｃおよび図１Ｄが概略的に示すように、いくつかの領域において２つの壁が直接隣接した関係で配置されているが、隣接した２つの個別の壁の代わりに１枚壁が使用され得るので、本明細書で提供される本開示の範囲を限定する意図はない。バイアスサブシステムアセンブリ１７０は、強固に装着して、構成要素との間の距離を反復可能に画定し、バイアスサブシステムアセンブリ１７０と処理チャンバ１００内の他の構成要素との間のあらゆる接続（たとえば基板支持アセンブリ１３６との接続）に対する歪みを避けるように、ベース１２４などの処理チャンバ１００の壁のうちの１つまたは複数に配置されるかまたは結合される。いくつかの実施形態では、バイアスサブシステムアセンブリ１７０の表面（たとえば壁１７３Ａの露出面）は、処理チャンバ１００の壁（たとえばベース１２４）のうちの１つまたは複数に隣接して配置される。いくつかの実施形態では、バイアスサブシステムアセンブリ１７０の露出面（たとえば壁１７３Ａの表面）は、ベース１２４から、１２インチ未満、さらには６インチ未満など、２４インチ未満の距離１２４Ａ（図１Ｃ）に配置される。一例では、壁１７３Ａの露出面はベース１２４の下部面に直接結合される。バイアス補償区画の構成要素と高周波フィルタ区画１７３の構成要素との間の接続など、バイアスサブシステムアセンブリ１７０の区画１７１、１７２、および１７３および／またはＲＦ供給筐体１７４の内部の電気部品を相互接続する電流搬送要素の経路選択を最適化して連結長を最小化することにより、システムのこれらの領域の各々において形成される漂遊インダクタンスおよび漂遊キャパシタンスが最小化され得ると考えられる。実際には、バイアスサブシステムアセンブリ１７０は、生成して確立される波形における変動を大幅に低減するように使用され得、したがって、基板支持アセンブリ１３６の内部の電極などの処理チャンバ１００の内部の電極に供給される高電圧信号の完全性および再現性を改善する。

【0043】

パルス電圧生成ユニット筐体１７２は、少なくとも壁１７２Ａによって、バイアス補償モジュール区画１７１内の高周波フィルタ区画１７３やＲＦ供給筐体１７４といった、電気部品から絶縁された少なくとも１つのＰＶ波形ジェネレータ１５０を含む。壁１７２Ａには、１つまたは複数のＰＶ波形ジェネレータ１５０を支持し、またＲＦ供給筐体１７４の内部の構成要素および／または処理チャンバ１００の外部の構成要素によって生成されたあらゆる電磁妨害から絶縁するように構成されて接地された金属薄板ボックス（たとえばアルミニウムまたはＳＳＴのボックス）が含まれ得る。パルス電圧生成ユニット筐体１７２とバイアス補償モジュール区画１７１との間の境界面において、ジェネレータ出力結合アセンブリ１８１が、バイアス補償モジュール区画１７１の中に配設された伝送ライン１３１の第１の部分および電気部品（たとえば阻止キャパシタ１５３）にＰＶ波形ジェネレータ１５０の出力３５０を接続するように使用される。本明細書で使用される「結合アセンブリ」という用語は、一般に、２つ以上の電気部品を電気的に結合する電流搬送要素を接続するように構成された、１つまたは複数の電気コネクタ、電気的個別素子（たとえばキャパシタ、インダクタ、および抵抗器）および／または導電素子などの１つまたは複数の電気部品を説明するものである。

【0044】

１つまたは複数のバイアス補償モジュール区画１７１は、少なくとも壁１７１Ａによってパルス電圧生成ユニット筐体１７２、高周波フィルタ区画１７３およびＲＦ供給筐体１７４の中の電気部品から絶縁された、バイアス補償回路要素１１６Ａ（図３Ａ～図３Ｂ）および阻止キャパシタ１５３を含む。一実施形態では、バイアス補償回路要素１１６Ａは、壁１７１Ａに形成されたバイアス補償モジュール区画のＤＣ電源結合アセンブリ１８５を使用して、外部に配置された直流電源１５５に結合される。代替として、一実施形態（図示せず）では、バイアス補償回路要素１１６Ａと直流電源１５５とが、どちらもバイアス補償モジュール区画１７１の内部に配設され、壁１７１Ａによって囲まれる。壁１７１Ａは、パルス電圧生成ユニット筐体１７２の内部の構成要素、ＲＦ供給筐体１７４によって生成されたあらゆる電磁妨害および／または処理チャンバ１００の外部の電磁妨害からバイアス補償モジュール区画１７１の内部の構成要素を絶縁するように構成されて接地された金属薄板ボックスを含み得る。バイアス補償モジュール区画１７１と高周波フィルタ区画１７３との間の境界面において、バイアス補償モジュール区画の出力結合アセンブリ１８２が、バイアス補償回路要素１１６Ａ、直流電源１５５および阻止キャパシタ１５３を、伝送ライン１３１の第２の部分と高周波フィルタ区画１７３内に配設された電気部品（たとえば第２のフィルタアセンブリ１５１）とに接続するように使用される。

【0045】

高周波フィルタ区画１７３には、少なくとも壁１７３Ａによって、パルス電圧生成ユニット筐体１７２内の電気部品、１つまたは複数のバイアス補償モジュール筐体１７１、およびＲＦ供給筐体１７４から絶縁された、１つまたは複数の第２のフィルタアセンブリ１５１およびチャンバの相互接続構成要素が含まれる。壁１７３Ａは、高周波フィルタ区画１７３の内部の構成要素を、パルス電圧生成ユニット筐体１７２の内部の構成要素、ＲＦ供給筐体１７４によって生成されたあらゆる電磁妨害および／または処理チャンバ１００の外部の電磁妨害から絶縁するように構成されて接地された金属薄板ボックスを含み得る。高周波フィルタ区画１７３と処理チャンバ１００のベース１２４との間の境界面において、カソード結合アセンブリ１８３が、高周波フィルタ区画１７３の出力接続点をＰＶ伝送ライン１５７、１５８の一部に接続するように使用されており、ＰＶ伝送ライン１５７、１５８は、バイアスサブシステムアセンブリ１７０を、基板支持アセンブリ１３６の内部の電極など処理チャンバ１００の内部の電極のうち１つに電気的に接続する。

【0046】

ＲＦ供給筐体１７４は、少なくとも壁１７４Ａによってパルス電圧生成ユニット筐体１７２内の電気部品および１つまたは複数のバイアス補償モジュール筐体１７１から絶縁された、ＲＦ整合回路１６１、第１のフィルタアセンブリ１６２、任意選択の高周波電源１１８、および他のチャンバの相互接続構成要素を含む。壁１７４Ａは、ＲＦ供給筐体１７４の内部の構成要素を、パルス電圧生成ユニット筐体１７２の内部の構成要素によって生成されたあらゆる電磁妨害および／または処理チャンバ１００の外部の電磁妨害から絶縁するように構成されて接地された金属薄板ボックスを含み得る。ＲＦ供給筐体１７４と処理チャンバ１００のベース１２４との間の境界面において、カソード結合アセンブリ１８４が、ＲＦ供給筐体１７４の出力接続点をＲＦ伝送ライン１６７の一部に接続するように使用されており、ＲＦ伝送ライン１６７は、バイアスサブシステムアセンブリ１７０のＲＦ供給筐体１７４を、基板支持アセンブリ１３６の内部の電極など処理チャンバ１００の内部の電極のうち１つに電気的に接続する。支持シャフト１３８の内部のＲＦ伝送ライン１６７の一部および支持ベース１０７などのＲＦ伝送ライン１６７の外部導体部分（たとえば第３の導電体）は、グランドに対するいくらかの組合せ漂遊キャパシタンスＣ_{ｓｔｒａｙ}を有するはずである。

【0047】

図１Ｄは、図１Ｃに示されたバイアスサブシステムアセンブリ１７０の代替バージョンを含む処理チャンバ１００の概略図である。図１Ｄに示されるように、第１のフィルタアセンブリ１６２は、ＲＦ供給筐体１７４から取り出されて高周波フィルタ区画１７３内に再配置されている。この構成では、高周波電源１１８は、ＲＦ波形を、ＲＦ整合回路１６１、カソード結合アセンブリ１８４、第１のＲＦ結合アセンブリ１８６、第１のフィルタアセンブリ１６２、第２のＲＦ結合アセンブリ１８７、ＲＦ伝送ライン１６７を通して、基板支持アセンブリ１３６を有する電極に供給するように構成されている。この構成では、高周波フィルタ区画１７３は、１つまたは複数の第２のフィルタアセンブリ１５１、第１のフィルタアセンブリ１６２、および他のチャンバ相互接続構成要素を含む。

【0048】

プラズマ処理バイアス方式およびプロセス
図２は、図１Ａまたは図１Ｂに示された処理チャンバとともに使用され得るバイアス方式の簡素化した概略図である。図２に示されるように、高周波電源１１８およびＰＶ波形ジェネレータ１５０は、それぞれＲＦ波形およびパルス電圧波形を、処理チャンバ１００のチャンバ本体１１３内に配設された１つまたは複数の電極に供給するように構成されている。一実施形態では、高周波電源１１８およびＰＶ波形ジェネレータ１５０は、基板支持アセンブリ１３６の内部に配設された１つまたは複数の電極にＲＦ波形およびパルス電圧波形を同時に供給するように構成されている。非限定的な例の１つでは、上記で論じられたように、高周波電源１１８およびＰＶ波形ジェネレータ１５０は、それぞれ、どちらも基板支持アセンブリ１３６内に配設された支持ベース１０７とバイアス電極１０４とにＲＦ波形およびパルス電圧波形を供給するように構成されている。別の例では、高周波電源１１８、第１のＰＶ波形ジェネレータ１５０および第２のＰＶ波形ジェネレータ１５０は、それぞれ、ＲＦ波形、第１のパルス電圧波形および第２のパルス電圧波形を、すべて基板支持アセンブリ１３６内に配設されている、支持ベース１０７、バイアス電極１０４およびエッジ制御電極１１５に供給するように構成されている。

【0049】

図２に示されるように、高周波電源１１８は、ＲＦ整合回路１６１および第１のフィルタアセンブリ１６２を含むプラズマジェネレータアセンブリ１６０を通して、正弦波のＲＦ波形６０１（図６Ａ～図６Ｇ）を含むＲＦ信号を供給することにより、チャンバ本体１１３内に配設された１つまたは複数の電極に正弦波のＲＦ波形を供給するように構成されている。加えて、ＰＶ波形ジェネレータ１５０の各々が、第２のフィルタアセンブリ１５１を介してバイアス電極１０４にＰＶ波形４０１（図４Ａ、図５Ａ）、４４１（図５Ｂ）、または４３１（図５Ｃ）を確立することにより、一般的には一連の電圧パルス（たとえばナノ秒電圧パルス）を含むＰＶ波形を、チャンバ本体１１３内に配設された１つまたは複数の電極に供給するように構成されている。チャッキングモジュール１１６の内部の構成要素は、任意選択で、それぞれのＰＶ波形ジェネレータ１５０と第２のフィルタアセンブリ１５１との間に配置され得る。

【0050】

上記で簡単に論じられたように、図３Ａ～図３Ｂは、それぞれ、本明細書で提案したパルス電圧の電気回路１４０およびＲＦバイアス方式の機能的に等価な簡素化した例であり、処理ボリューム内のプラズマの表現も含む。図３Ａは、バイアス電極１０４にＰＶ波形４３１（図５Ｃ）などのＰＶ波形を確立するプロセスの一部の間に正電圧を供給するように構成された第１のＰＶ源アセンブリ１９６の内部のＰＶ波形ジェネレータ１５０を利用する、簡素化されたパルス電圧の電気回路１４０およびＲＦバイアス方式を表す。図３Ｂは、バイアス電極１０４にＰＶ波形４０１（図４Ａおよび図５Ａ）などのＰＶ波形を確立するプロセスの一部の間に負電圧を供給するように構成された第１のＰＶ源アセンブリ１９６の内部のＰＶ波形ジェネレータ１５０を利用する、簡素化されたパルス電圧の電気回路１４０およびＲＦバイアス方式を表す。これらの回路は、第１のＰＶ源アセンブリ１９６のパルス電圧波形ジェネレータ１５０と処理チャンバ１００の内部の高周波電源１１８との相互作用の簡略化モデルを示すものであり、処理チャンバ１００の動作中に使用される基本要素を全体的に示す。明瞭さのために、本開示の全体にわたって以下の定義が使用される。（１）基準が規定されなければ、すべての電位がグランドを参照する。（２）（基板またはバイアス電極のような）あらゆる物理的ポイントの電圧が、同様に、グランド（ゼロ電位ポイント）に対するこの点の電位として定義される。（３）カソードシースは、プラズマに対する負の基板電位に相当する電子供与性のイオン加速シースを意味する。（４）シース電圧（「シース電圧降下」と称されることもある）Ｖ_ｓｈは、プラズマと（たとえば基板またはチャンバ壁の）隣接面との間の電位差の絶対値として定義される。（５）基板電位はプラズマに面する基板表面における電位である。

【0051】

図３Ａ～図３Ｂに示される複合負荷１３０は、処理プラズマ１０１を３つの直列要素として表現する標準的な電気的プラズマモデルとして示されている。第１の要素は、基板１０３に隣接する電子供与性カソードシース（「プラズマシース」または単に「シース」と称されることもある）である。カソードシースは、図３Ａ～図３Ｂでは、（ａ）開状態のときにはシース崩壊を表現するダイオードＤ_ＳＨと、（ｂ）シースの存在下で基板に流れるイオン電流を表現する電流源Ｉ_ｉと、（ｃ）イオン加速およびエッチングが生じるバイアスサイクルの主要部分（すなわちＰＶ波形のイオン電流相）に関するシースを表現するキャパシタＣ_ＳＨ（たとえば約１００～３００ｐＦ）とを備える、従来の３つの部分の回路要素によって表現される。第２の要素は、単一の抵抗器Ｒ_{ｐｌａｓｍａ}（たとえば抵抗器１４６＝約５～１０Ω）によって表現されるバルクプラズマである。第３の要素は、チャンバ壁に形成する電子供与性壁シースである。この壁シースは、同様に、図３において、（ａ）ダイオードＤ_ｗａｌｌと、（ｂ）壁へのイオン電流を表現する電流源Ｉ_{ｉｗａｌｌ}と、（ｃ）主としてＰＶ波形のＥＳＣ再充電相（本文において後に説明される）中の壁シースを表現するキャパシタＣ_ｗａｌｌ（たとえば約５～１０ｎＦ）との３つの部分の回路要素を備えることによって表現される。接地された金属壁の内表面も、図３における大きいキャパシタＣ_ｃｏａｔ（たとえば約３００～１０００ｎＦ）によって表現される誘電材料の薄層でコーティングされていると見なされ得る。

【0052】

図３Ａ～図３Ｂに示されるように、高周波電源１１８は、ＲＦ信号を、生成されたＲＦ電力を第１のフィルタアセンブリ１６２、ＲＦ整合回路１６１、ラインインダクタンスＬ_Ｌｉｎｅ、支持ベースキャパシタンスＣ_ＣＬ、および実効キャパシタンスＣ_Ｅを介して供給することによって支持ベース１０７に供給し、最終的には複合負荷１３０に供給するように構成されている。一実施形態では、ＲＦ整合回路１６１は、直列インダクタンス素子Ｌ_ＳＥＲと、コントローラ１２６からの入力によって制御され得る調節可能な直列キャパシタンス素子Ｃ_ＳＥＲおよび調節可能なシャントキャパシタンス素子Ｃ_{Ｓｈｕｎｔ}とを含む。いくつかの実施形態では、ＲＦ整合回路１６１は、代替として、たとえばＬ形回路網、π回路網、またはトランスマッチ回路などの他の回路要素の構成を使用して形成され得る。前述のように、ＲＦ整合回路１６１は、一般に、高周波電源１１８からＲＦ信号を供給することによって生成される反射電力を最小化して、その電力供給効率を最大化するために、見かけ上の負荷を５０Ωに調整するように構成される。いくつかの実施形態ではＲＦ整合回路１６１は任意選択であり、これらのケースでは、複合負荷１３０へのＲＦ電力の供給が非効率的になるのを避けるために、基板のプラズマ処理中に他のＲＦ信号整合技法（たとえば可変周波数同調）が使用され得る。

【0053】

本明細書ではパルス電圧フィルタアセンブリとも称される第１のフィルタアセンブリ１６２は、ＰＶ波形ジェネレータ１５０の出力によって生成された電流がＲＦ伝送ライン１６７を通って流れて高周波電源１１８に被害を与えるのを実質的に防止するように構成された１つまたは複数の電気的要素を含む。第１のフィルタアセンブリ１６２は、ＰＶ波形ジェネレータ１５０の内部のＰＶパルスジェネレータ３１４から生成されたＰＶ信号に対する高インピーダンス（たとえば高Ｚ）として働き、したがって高周波電源１１８への電流の流れを抑止する。一実施形態では、第１のフィルタアセンブリ１６２は、ＲＦ整合回路１６１と高周波電源１１８との間に配設された阻止キャパシタＣ_ＢＣを含む。この構成では、ＲＦ整合要素１６１は、高周波電源１１８に対する見かけ上の負荷を調整するとき、阻止キャパシタＣ_ＢＣのキャパシタンスを補償するように構成されている。一例では、ＰＶ波形ジェネレータ１５０から供給されるナノ秒ＰＶ波形（たとえばパルス周期１０～１００ナノ秒）が高周波電源１１８に被害を与えるのを防止するために、第１のフィルタアセンブリ１６２は３５～１００ｐＦのキャパシタを含む。別の例では、第１のフィルタアセンブリ１６２は、キャパシタンスが５０ｐＦ未満の阻止キャパシタＣ_ＢＣを含む。

【0054】

いくつかの実施形態では、高周波電源１１８とＲＦプラズマジェネレータアセンブリ１６０との２つ以上のセットであって、それぞれが、支持ベース１０７または基板支持アセンブリ１３６の内部の他の電極に対して別々のＲＦ周波数のＲＦ電力を別個に供給するように構成されているセットを利用することが望ましいであろう。一例では、第１の高周波電源１１８Ａ（図示せず）および第１のＲＦプラズマジェネレータアセンブリ１６０Ａ（図示せず）は、支持ベース１０７に約３００ｋＨｚ～１３．５６ＭＨｚのＲＦ周波数のＲＦ信号を供給するように構成されており、第２の高周波電源１１８Ｂ（図示せず）および第２のＲＦプラズマジェネレータアセンブリ１６０Ｂ（図示せず）は、支持ベース１０７に約４０ＭＨｚ以上のＲＦ周波数のＲＦ信号を供給するように構成されている。この例では、高周波電源アセンブリ１６０Ａ、１６０Ｂの各々が、ＰＶ波形ジェネレータ１５０の出力によって生成された電流がそれぞれの伝送ラインに流れてそれぞれの高周波電源に被害を与えるのを防止するように適合されて同様に構成された第１のフィルタアセンブリ１６２（たとえばキャパシタンスがＣ_ＢＣの阻止キャパシタを含む）を含むことになる。加えて、高周波電源アセンブリ１６０Ａ、１６０Ｂの各々が、他の高周波電源の出力によって生成されたＲＦ電流が伝送ラインに流れてそれぞれの高周波電源に被害を与えるのをさらに防止するために、他の高周波電源アセンブリから供給された他のＲＦ周波数を阻止するように構成されてそれぞれの高周波電源アセンブリに対して直列に接続された第２のフィルタアセンブリ１５１などの個別のＲＦフィルタアセンブリも含み得る。この構成では、個別のＲＦフィルタアセンブリは、生成されたＲＦ波形は通して他の高周波電源によって生成されたＲＦ波形は阻止することができる、低域通過フィルタ、ノッチフィルタまたは高域通過フィルタを含み得る。

【0055】

いくつかの実施形態では、ＰＶジェネレータの２つ以上のセットであって、それぞれが、バイアス電極１０４および／またはエッジ制御電極１１５にＰＶ波形を別個に供給するように構成されたセットを利用することも望ましいであろう。この例では、ＰＶ波形ジェネレータ１５０の各々（図３Ａまたは図３Ｂには１つだけ示されている）が、他のＰＶジェネレータの出力によって生成された電流がそれぞれのＰＶ伝送ライン１５７に流れてそれぞれのＰＶジェネレータに被害を与えるのを防止するように適合されたＰＶフィルタアセンブリ（たとえばキャパシタンスがＣ_ＢＣの阻止キャパシタを含む）を含むことになる。加えて、ＰＶ波形ジェネレータ１５０の各々が、他のＰＶ波形ジェネレータから供給されたＲＦ周波数を阻止するように構成されてそれぞれのＰＶ波形ジェネレータに対して直列に接続された第２のフィルタアセンブリ１５１などのＲＦフィルタアセンブリも含むことになる。

【0056】

いくつかの実施形態では、図１Ａ～図３Ｂに示されるように、ＰＶ波形ジェネレータ１５０の各々が、生成されたパルス電圧波形を、チャッキングモジュール１１６の阻止キャパシタ１５３と、第２のフィルタアセンブリ１５１と、高電圧ラインインダクタンスＬ_ＨＶと、実効キャパシタンスＣ_Ｅとを通して供給することにより、パルス電圧波形信号を、バイアス電極１０４に供給して、最終的に複合負荷１３０に供給するように構成される。この場合、システムは、基板の、ＥＳＣ基板支持体の基板受け面に対する「電気的クランプ」などのチャッキングのために使用されるチャッキングモジュール１１６を任意選択で含む。基板をチャッキングすると、基板受け面と基板の非デバイス側面との間に優れた熱接触をもたらしてＥＳＣ基板支持体の温度を調節することによる基板の温度制御を可能にするために、この間隙にヘリウムガス（Ｈｅ）を充填することができる。ＰＶ波形ジェネレータ１５０によって生成されたパルス電圧とチャッキングモジュール１１６によって生成されたＤＣチャッキング電圧とをバイアス電極１０４において組み合わせると、パルス電圧波形の追加の電圧オフセットが、チャッキングモジュールによって生成されたＤＣチャッキング電圧に等しくなる。追加の電圧オフセットは、図４Ａおよび図５Ａ～図５Ｂに示されたオフセットΔＶに対して加算／減算され得る。ＰＶ波形ジェネレータ１５０のＰＶパルスジェネレータ３１４の動作に対するチャッキングモジュール１１６の影響は、大きい阻止キャパシタ１５３および阻止抵抗器１５４を適切に選択することによって無視され得る。阻止抵抗器１５４は、チャッキングモジュール１１６を伝送ライン１３１の内部のポイントに接続する構成要素の内部に配置された抵抗器を概略的に示す。簡素化された電気回路における阻止キャパシタ１５３の主な機能は、直流電源１５５によって生成されたＤＣ電圧からＰＶパルスジェネレータ３１４を保護することであり、したがって、このＤＣ電圧は阻止キャパシタ１５３にわたって低下し、ＰＶ波形ジェネレータの出力を乱さない。阻止キャパシタ１５３の値は、ＤＣ電圧のみを阻止して、パルスバイアスジェネレータのパルス電圧出力に対する負荷にはならないように選択される。阻止キャパシタ１５３は、十分に大きいキャパシタンス（たとえば１０～８０ｎＦ）を選択することにより、システム内の他のいかなる関連するキャパシタンスよりもはるかに大きく、これにわたる電圧降下が、チャックキャパシタンスＣ_ＥやシースキャパシタンスＣ_ＳＨなどの他の関連するキャパシタにわたる電圧降下と比較して非常に小さいという点において、たとえばＰＶ波形ジェネレータ１５０によって生成された４００ｋＨｚのＰＶ波形信号に対してほぼ透過的になる。加えて、いくつかの実施形態では、阻止キャパシタ１５３のキャパシタンスは、第１のフィルタアセンブリ１６２内の阻止キャパシタＣ_ＢＣのキャパシタンスよりも大幅に大きい。いくつかの実施形態では、阻止キャパシタ１５３のキャパシタンスは、第１のフィルタアセンブリ１６２内の阻止キャパシタＣ_ＢＣのキャパシタンスよりも、少なくとも１０倍、または少なくとも１００倍、または少なくとも約１０００倍大きい。一例では、阻止キャパシタＣ_ＢＣのキャパシタンスは約３８ｐＦであり、阻止キャパシタ１５３のキャパシタンスは約４０ｎＦである。

【0057】

図３Ａ～図３Ｂを参照して、チャッキングモジュール１１６の阻止抵抗器１５４の目的は、高周波パルスバイアスジェネレータの電圧を阻止して、これがＤＣ電圧電源１５５に誘起する電流を最小化することである。この阻止抵抗器１５４は、これを通る電流を効率的に最小化することができるほど十分に大きく設定される。たとえば、ＰＶ波形ジェネレータ１５０からチャッキングモジュール１１６への４００ｋＨｚの電流を無視できるほど小さくするために、１ＭΩ以上の抵抗が使用される。一例では、阻止抵抗器は約５００ｋΩよりも大きい抵抗値を有する。結果として生じるほぼ０．５～１ｍＡ程度の平均誘導電流は、実際は、約５ｍＡのＤＣ電流であるチャッキングモジュール電源に関する一般的な制限よりもはるかに小さい。バイアス補償回路要素１１６Ａの構成要素に含まれる、キャパシタンス１５５Ｂ、ダイオード１５５Ｃ、抵抗器１５５Ａ、および阻止抵抗器１５４が、ともにパルス電圧に対する電流抑制回路／フィルタリング回路を形成し、そのため、パルス電圧がチャッキングモジュール１１６を通る電流を誘起することはない。阻止抵抗器１５４は、直流電源１５５と出力３５０および／またはジェネレータ出力結合アセンブリ１８１との間に配設される（図１Ｃ）。いくつかの実施形態では、ダイオード１５５Ｃは、アノード側がＰＶ伝送ライン１５７に接続されるように配向されて阻止抵抗器１５４と並列に接続される。

【0058】

第２のフィルタアセンブリ１５１は、高周波電源１１８の出力によって生成された電流がＰＶ伝送ライン１５７に流れてＰＶ波形ジェネレータ１５０のＰＶパルスジェネレータ３１４に被害を与えるのを防止するように構成された１つまたは複数の電気的要素を含む。上記で論じられたように、ＰＶ伝送ライン１５７は同軸伝送ライン１０６および伝送ライン１３１を含むアセンブリである。一実施形態では、第２のフィルタアセンブリ１５１は、キャパシタンスがＣ_ＦＣのフィルタキャパシタ１５１Ａと、これと並列に接続され、ＰＶパルスジェネレータ３１４とバイアス電極１０４との間の伝送ライン１５７に配設された、インダクタンスがＬ_ＦＬのフィルタインダクタ１５１Ｂとを含む。いくつかの構成では、第２のフィルタアセンブリ１５１は、チャッキングモジュール１１６の阻止キャパシタ１５３とバイアス電極１０４との間に配設される。第２のフィルタアセンブリ１５１は、高周波電源１１８から生成されたＲＦ信号に対する高インピーダンス（たとえば高Ｚ）として働き、したがってＰＶパルスジェネレータ３１４への電流の流れを抑止する。いくつかの実施形態では、フィルタキャパシタ１５１ＡのキャパシタンスＣ_ＦＣは、阻止キャパシタ１５３のキャパシタンスのせいぜい１／１０未満、またはせいぜい１／１００未満、またはせいぜい１／１０００未満と、大幅に小さい。一例では、フィルタキャパシタ１５１ＡのキャパシタンスＣ_ＦＣは約５１ｐＦであり、阻止キャパシタ１５３のキャパシタンスは約４０ｎＦである。

【0059】

上記で論じられたように、第２のフィルタアセンブリ１５１は、ＰＶパルスジェネレータ３１４にＲＦ信号やあらゆる関連する高調波が流れ込むのを阻止するように構成されている。いくつかの実施形態では、高周波電源によって生成されるＲＦ信号は、１ＭＨｚ以上、２ＭＨｚ以上、１３．５６ＭＨｚ以上、または４０ＭＨｚ以上のＲＦ周波数など、４００ｋＨｚよりも高いＲＦ周波数を供給するように構成される。いくつかの実施形態では、高周波電源１１８から供給されるＲＦ電力がＰＶパルスジェネレータ３１４に被害を与えるのを防止するために、第２のフィルタアセンブリ１５１は、キャパシタンスが約２５ｐＦ～１００ｐＦのフィルタキャパシタ１５１Ａと、インダクタンスが約０．１～１μＨのフィルタインダクタ１５１Ｂとを含む。一例では、高周波電源１１８から供給される周波数４０ＭＨｚのＲＦ電力がＰＶパルスジェネレータ３１４に被害を与えるのを防止するために、第２のフィルタアセンブリ１５１は、キャパシタンスが約５１ｐＦのフィルタキャパシタ１５１Ａと、インダクタンスが約３１１ｎＨのフィルタインダクタ１５１Ｂとを含む。いくつかの実施形態では、第１のフィルタアセンブリ１６２の阻止キャパシタＣ_ＢＣのキャパシタンス値は、第２のフィルタアセンブリ１５１のフィルタキャパシタ１５１Ａのキャパシタンス値の１０倍以内である。

【0060】

いくつかの実施形態では、図３Ａ～図３Ｂに示されるように、第２のフィルタアセンブリ１５１は、伝送ライン１５７とグランドとの間に結合された、インダクタンスがＬ_２の第２のフィルタインダクタ１５１ＣおよびキャパシタンスがＣ_２の第２のフィルタキャパシタを１５１Ｅと、やはり伝送ライン１５７とグランドとの間に結合された、インダクタンスがＬ_３の第３のフィルタインダクタ１５１ＤおよびキャパシタンスがＣ_３の第３のフィルタキャパシタ１５１Ｆとをさらに含む。いくつかの構成では、第２のフィルタインダクタ１５１Ｃおよび第３のフィルタインダクタ１５１Ｄのインダクタンスは約０．１～１μＨであり得、第２のフィルタキャパシタ１５１Ｅおよび第３のフィルタキャパシタ１５１Ｆのキャパシタンスは約２５ｐＦ～１００ｐＦである。

【0061】

パルス波形の例
前述のように、本開示の実施形態が提供する斬新な基板バイアス方法は、処理中にほぼ一定のシース電圧を維持し、したがって基板の表面に所望のＩＥＤＦを生成することを可能にする一方で、１つまたは複数のＲＦ源アセンブリを使用することにより、プラズマ処理チャンバの処理容積の中に形成されるプラズマの態様を別個に制御するための能力も提供するものである。いくつかの実施形態では、本明細書で開示された斬新な基板バイアス装置および方法を使用することにより、処理中に、基板の表面において単一ピーク（単一エネルギー）のＩＥＤＦが形成され得る。他の実施形態では、本明細書で開示された斬新な基板バイアス装置および方法のうちの１つまたは複数を使用することにより、処理中に、基板の表面において、図４Ｄに示されるように２つのピーク（双エネルギー）のＩＥＤＦが形成される。本明細書で開示された、図１Ａに示されたものなどの装置のいくつかの構成では、プラズマ処理チャンバの内部の接地された表面の面積を最大化し、したがってチャンバ壁に対する電力損失を最小化してプラズマ処理効率を改善することも可能である。

【0062】

図４Ａ～図４Ｃおよび図５Ａ～図５Ｃに関連して以下でさらに論じられるように、プラズマ処理中にほぼ一定のシース電圧を維持することを可能にする斬新な基板バイアス方法は、プラズマ処理チャンバ内で実行されるプラズマプロセス中に基板上で実行されるプラズマ処理シーケンス中に、一連のパルスおよび／またはパルスのバーストを供給することを含む。本明細書で提供される本開示の実施形態は、それぞれが複数の異なる相を含む所望のパルス電圧波形（ＰＶＷＦ）を有するパルスを供給することを含む。以下でさらに論じられるように、それぞれのＰＶ波形が、ＰＶ波形ジェネレータ１５０から、電圧信号または場合によっては定電流信号を供給することによって制御される複数の相のうち少なくとも１つの相を含む。一般に、議論のために、ＰＶ波形のそれぞれのパルスが、図５Ａ～図５Ｃに示されるように第１の領域４０５および第２の領域４０６を含む２つの主要領域にセグメント化され得る。一般に、それぞれのＰＶ波形が、振幅（Ｖ_ｏｕｔ）、オフセット（たとえばΔＶ）、パルス周期（Ｔ_Ｐ）、およびパルス繰返し周波数（Ｆ_Ｐ＝１／Ｔ_Ｐ）を含むことになる。

【0063】

図４Ａは、ＰＶ源アセンブリの内部のＰＶ波形ジェネレータ１５０を使用することにより、バイアス電極１０４および／またはエッジ制御電極１１５に確立され得る負パルスバイアス方式タイプのＰＶ波形を示す。いくつかの実施形態では、図４Ａに示されたＰＶ波形は、第１のＰＶ源アセンブリ１９６のＰＶ波形ジェネレータ１５０および第２のＰＶ源アセンブリ１９７のＰＶ波形ジェネレータ１５０を使用して、それぞれバイアス電極１０４およびエッジ制御電極１１５において別個に確立されたものである。図５Ａは負パルスバイアス方式タイプのパルス電圧波形を示し、ＰＶ波形ジェネレータ１５０は、多相負パルス波形４０１の系列５５０の生成を制御して、バイアス電極１０４またはエッジ制御電極１１５にＰＶ波形を確立するように構成されている。いくつかの実施形態では、多相負パルス波形４０１は一連の繰返し周期を含み、各サイクル中の波形が、第１の時間間隔中に生じる第１の部分および第２の時間間隔中に生じる第２の部分を有する。多相負パルス波形４０１は、第１の時間間隔の少なくとも一部の間にのみ存在する正電圧パルスを含むことになり、パルス電圧波形は、第２の時間間隔のうち少なくとも一部を通じて実質的に一定である。ＰＶ波形ジェネレータ１５０の出力は、第２の時間間隔のうち少なくとも一部にわたって負電圧源に接続されている。

【0064】

基板ＰＶ波形４２５は、図４Ａに示されるように、ＰＶ波形ジェネレータ１５０によってバイアス電極１０４またはエッジ制御電極１１５に形成されて確立したＰＶ波形によって基板に確立された一連のＰＶ波形である。基板のＰＶ波形４２５は、処理中に基板の表面に確立され、例示の基板ＰＶ波形４２５のポイント４２０とポイント４２１との間に及ぶシース崩壊およびＥＳＣ再充電相４５０（または議論の簡単さのためにシース崩壊相４５０）と、ポイント４２１とポイント４２２との間に及ぶシース形成相４５１と、ポイント４２２から、連続して確立される次のパルス電圧波形の開始ポイント４２０まで及ぶ、イオン電流相４５２とを含む。図４Ａ～図４Ｃに示されるように、プラズマ電位曲線４３３は、１つまたは複数のＰＶ波形ジェネレータ１５０を使用してバイアス電極１０４および／またはエッジ制御電極１１５に確立される負パルス波形４０１の供給中の局所的なプラズマ電位を示す。

【0065】

いくつかの実施形態では、処理チャンバ１００における処理中に、ＰＶ波形ジェネレータ１５０が、確立された多相負パルス波形４０１の相のうちＰＶ波形の負方向の部分および／または負電圧レベルに保たれる部分（たとえばイオン電流相）などの２つを通じて、負電圧を供給し、その供給を制御するとき、多相負パルス波形４０１が形成される。たとえば、負パルス波形４０１のうち負電圧を含有しているこれらの部分は、類推によって、基板ＰＶ波形４２５に関して図４Ａに示されたシース形成相４５１およびイオン電流相４５２に関連付けられる。この場合、多相負パルス波形４０１については、ＰＶ波形ジェネレータ１５０からの負電圧の供給は、図４Ａに示されるように、第２の相４０６中に生じ、ポイント４１１（すなわち多相負パルス波形４０１のピーク）から、基板ＰＶ波形のシース崩壊相４５０の開始と一致するポイント４１３まで及ぶ。いくつかの実施形態では、ＰＶ波形ジェネレータ１５０は、ポイント４１２と４１３との間に確立している多相負パルス波形４０１の部分と一致するイオン電流相４５２中に一定の負電圧（たとえば、Ｖ_ＯＵＴ）を供給するように構成される。たとえば、イオン電流相４５２中に、イオン電流（Ｉ_ｉ）が基板表面に正電荷を蓄積するので、ポイント４２２と４２０との間のラインの右上りスロープ（図４Ａ）に見られるように基板表面の電圧が経時的に上昇する。基板表面における経時的な電圧上昇により、シース電圧が低下してイオンエネルギーが拡散することになる。したがって、シース電圧の低下およびイオンエネルギーの発散の影響を最小化するために、少なくともＰＶ波形の周波数（１／Ｔ_ＰＤ。Ｔ_ＰＤはＰＶ波形の周期である（図５Ａ））を制御して設定するのが望ましい。

【0066】

図５Ｂは、成形パルスバイアス方式タイプのＰＶ波形を示すものであり、ＰＶ波形ジェネレータ１５０は、バイアス電極１０４および／またはエッジ制御電極１１５に確立される多相成形パルス波形４４１の系列５５１の生成を制御するように構成されている。いくつかの実施形態では、多相成形パルス波形４４１を形成するＰＶ波形ジェネレータ１５０は、１つまたは複数の内部スイッチおよび直流電源を使用して、電圧パルスの１つまたは複数の相（たとえば第１の領域４０５）の間に正電圧を供給し、電圧パルスの１つまたは複数の相（たとえば第２の領域４０６）の間に負電圧を供給するように構成される。

【0067】

いくつかの実施形態では、ＰＶ波形ジェネレータ１５０は、バイアス電極１０４およびエッジ制御電極１１５に、図５Ｃに示されるような多相正パルス波形４３１の系列５５２を供給するように構成される。正パルス波形４３１におけるそれぞれの正パルス相が、シース崩壊相、ＥＳＣ再充電相、シース形成相およびイオン電流相などの複数の相を含み得る。この例では、第１の領域４０５は、一般にシース崩壊相およびＥＳＣ再充電相を含む。第２の領域４０６は、一般にシース形成相およびイオン電流相を含む。いくつかの実施形態では、多相正パルス波形４３１は一連の繰返し周期を含み、各サイクル中の波形が、第１の時間間隔中に生じる第１の部分および第２の時間間隔中に生じる第２の部分を有する。多相正パルス波形４３１は、第１の時間間隔の少なくとも一部の間にのみ存在する正電圧パルスを含むことになり、第２の時間間隔の少なくとも一部の間は実質的に一定である。ＰＶ波形ジェネレータ１５０の出力は、第１の時間間隔のうち少なくとも一部にわたって正電圧源に接続されている。

【0068】

図５Ａ、図５Ｂおよび図５Ｃにそれぞれ示された様々なパルス電圧波形４０１、４４１および４３１は、チャッキングモジュール１１６の入力に供給されるパルス電圧波形を表すものであり、したがって、図４Ａに示された、バイアス電極１０４やエッジ制御電極１１５に確立されるパルス電圧波形とは異なり得る。それぞれのＰＶ波形におけるΔＶのＤＣオフセットは、ＰＶ波形を確立するために使用されるＰＶ波形ジェネレータ１５０の構成の様々な特性に依拠する。

【0069】

図４Ｂに示された処理方法では、バイアス電極１０４および／またはエッジ制御電極１１５に一連のパルス電圧波形のバースト４６２が確立されて、基板表面に確立される。図４Ｂに示された例では、それぞれのバースト４６２の中の複数のパルス４６１が、バイアス電極１０４および／またはエッジ制御電極１１５に確立された一連の負パルス波形４０１を含む。この例では、バースト４６２の各々が、一貫したパルス電圧形状のＰＶ波形（たとえば、それぞれのＰＶ波形４０１の一部の間に一定の電圧振幅が供給される）と、バースト４６２と別のバーストとの間で不変のバースト供給期間Ｔ_ＯＮと、バースト休止の一定の期間Ｔ_ＯＦＦとを有するパルス４６１を含む。バースト休止期間Ｔ_ＯＦＦは、バースト供給期間Ｔ_ＯＮ中に供給されたＰＶ波形の供給を停止することによって形成される。この例では、バーストの間に複数のパルスが供給される時間の長さ（すなわちバースト供給期間Ｔ_ＯＮ）とバースト周期の持続時間（すなわちＴ_ＢＤ＝Ｔ_ＯＮ＋Ｔ_ＯＦＦ）との比であるバースト４６２のデューティサイクルも一定である。他の処理方法では、複数のパルス４６１は、負パルス波形４０１、成形パルス波形４４１もしくは正パルス波形４３１、またはこれらの組合せを含み得ることが理解されよう。図４Ｂに示されるように、バースト休止期間Ｔ_ＯＦＦ中に、バイアス電極電位の曲線４３６は、チャッキングモジュール１１６によって印加されかつ制御されるチャッキング電圧によって主として制御され、したがってプラズマ電位とは異なる電圧レベルにあり得る。

【0070】

図４Ｃに示された処理方法では、バースト４６２および４６３など、違ったやり方で構成された複数のパルスのバーストが、バイアス電極１０４および／またはエッジ制御電極１１５に確立されて、基板表面に確立される。図４Ｄは、プラズマ処理中に、図４Ｃに示された処理方法を実行することによってもたらされた効果をＩＥＤＦのグラフに示す。図４Ｃに示された処理方法を実行することにより、繰返し周期の範囲内で違ったやり方で構成された複数のバーストの供給を制御すれば、図４Ｄに示された２つの離散的なＩＥＤＦピークなどの２つ以上の離散的なＩＥＤＦピークを含むＩＥＤＦを形成するようにイオンエネルギーの分布を制御することが可能であると考えられる。対照的に、ＲＦバイアス方式を利用する従来のプラズマプロセスでは、ＩＥＤＦは一般的には２つのピークを有し、これらは、低エネルギーおよび高エネルギーと、２つのピークの間のエネルギーを有するいくつかのイオン集団とにおいて形成されるので、望ましい離散的なＩＥＤＦピークを形成することはないであろう。慣例的に形成されたＩＥＤＦ曲線の一例が、米国特許第１０，５５５，４１２号の図１Ｂに示されており、この特許の全体が参照によって本明細書に組み込まれる。これらの慣例的なバイアス方式では、印加されるＲＦ電圧（図６Ａに示されたものなどの波形を有する）がＲＦ周期の全体にわたってカソードシースを変調し、したがって、すべての時間のシース電圧降下を過度に変化させてデュアルピークのＩＥＤＦをもたらす。上記で論じられたように、慣例的な処理中に形成された２つのＩＥＤＦピーク（すなわち非離散的なＩＥＤＦピークの形成）の間のイオンエネルギーの範囲が、プラズマ処理の間に基板表面の範囲内に形成されるエッチングされたフィーチャ壁のプロファイルに影響を与える。

【0071】

図４Ｃに示された方法のいくつかの実施形態では、違ったやり方で構成された複数のバーストは、違ったやり方で構成された、繰返し周期の長さ（Ｔ_{Ｔｒａｉｎ}）を有するバーストの繰返し周期を含む。バースト４６２およびバースト４６３の各々が、負パルス波形４０１、成形パルス波形４４１もしくは正パルス波形４３１、またはこれらの組合せを含み得る複数のパルス４６１を含む。いくつかの実施形態では、違ったやり方で構成された複数のバーストは、少なくとも、違ったやり方で構成された複数のバーストの中のバーストのうち少なくとも２つの間に形成された複数パルス４６１の特性が、異なる特性になるように、少なくとも２つの違ったやり方で構成されたバーストを含む。一例では、図４Ｃに示されるように、バースト４６２を有する複数パルス４６１の特性は、バースト４６３を有する複数パルス４６１とは異なるパルス電圧振幅（たとえば異なるＶ_ＯＵＴ）を有し、したがって、異なるピーク高さを有する２つのＩＥＤＦピークを形成することができる（図４Ｄ）。いくつかの実施形態では、パルス４６１は約１キロボルト（ｋＶ）～約１０ｋＶのパルス電圧振幅（Ｖ_ＯＵＴ）を有する。いくつかの実施形態では、繰返し周期の中のバーストの少なくとも２つの間で異なる複数パルス４６１の特性は、第１の領域４０５および第２の領域４０６の範囲内のＰＶ波形の少なくとも一部の、異なる個々のＰＶ波形周期、異なるパルス電圧振幅、異なる形状（たとえば電圧振幅、傾斜（ｄＶ／ｄｔ））、または他のＰＶ波形特性を含む。バースト４６２および４６３の各々が、バースト供給期間Ｔ_ＯＮおよびバースト休止期間Ｔ_ＯＦＦを含むバースト周期を有する。さらに、バースト周期Ｔ_ＢＤおよびバーストデューティサイクル（たとえばＴ_ＯＮ／Ｔ_ＢＤ）は、バースト供給期間Ｔ_ＯＮおよびバースト周期Ｔ_ＢＤに基づく。いくつかの実施形態では、バースト供給期間Ｔ_ＯＮは、約２００μｓ～約５ミリ秒など、約５０μｓ～約５０ミリ秒（ｍｓ）であり、バーストのデューティサイクルは、約５０％～約９５％など、約５％～１００％である。一例では、バースト供給期間Ｔ_ＯＮは約８００μｓであり、バーストのデューティサイクルは、バースト４６２もバースト４６３も約８０％である。より具体的には、図４Ｃは、ジェネレータ出力結合アセンブリ１８１のジェネレータ端に由来する入力パルス電圧波形の複数のバースト（それぞれが複数の波形サイクルを含有している）の一例を含み、ジェネレータ出力結合アセンブリ１８１の終端は、基板支持アセンブリ１３６のバイアス電極１０４に供給される、ＰＶ波形ジェネレータ１５０の出力に配置されている。違ったやり方で構成された複数のバーストは、違ったやり方で構成されたオフセット（ΔＶ）、バースト周期（Ｔ_ＢＤ）、バースト周波数（ｆＢ＝１／Ｔ_ＢＤ）、および／またはバーストのデューティサイクル（Ｄｕｔｙ＝Ｔ_ｏｎ／Ｔ_ＢＤ）として特徴付けられ得る。したがって、違ったやり方で構成された２つ以上のバーストの間の複数のパルス４６１の特性を変化させることにより、処理中に基板上で実現されるプラズマ処理結果を調節するかまたは変化させるために２つ以上の離散的なＩＥＤＦピークが形成され得る。

【0072】

図５Ｄは、処理中に、１つまたは複数のＰＶ波形ジェネレータ１５０を使用して、バイアス電極１０４および／またはエッジ制御電極１１５に正パルス波形４３１（図示せず）または負パルス波形４０１（図示せず）を確立することにより、基板に形成された一連のＰＶ波形を示す。基板に形成されたＰＶ波形は、負パルス波形４０１を確立することによって形成された基板ＰＶ波形４２５、または正パルス波形４３１を確立することによって形成された基板ＰＶ波形５３１を含む。いくつかの実施形態では、負パルス波形４０１は、時間Ｔ_Ｎ１と時間Ｔ_Ｎ２との間、バイアス電極１０４および／またはエッジ制御電極１１５に負電圧を確立することによって形成される。いくつかの実施形態では、ＰＶ波形ジェネレータ１５０の出力３５０に供給される負電圧は、バイアス電極１０４および／またはエッジ制御電極１１５に供給され、負パルス波形４０１の第２の領域４０６の少なくとも一部を通じて実質的に一定である。一例では、ＰＶ波形ジェネレータ１５０の出力３５０に供給される負電圧は、第２の領域４０６の開始および／または終了における何らかのスイッチングに関連した電圧振動または遷移を除けば、第２の領域４０６の全体にわたって実質的に一定である。図３Ｂを参照して、時間Ｔ_Ｎ１と時間Ｔ_Ｎ２との間、スイッチＳ_１を閉状態に保つとともにスイッチＳ_２を開状態に保つことによって負電圧が供給される。Ｔ_Ｎ２からＴ_Ｎ１までの他の期間中は、スイッチＳ_１は開状態に保たれ、スイッチＳ_２は閉状態に保たれることになる。

【0073】

いくつかの実施形態では、正パルス波形４３１は、時間Ｔ_Ｐ１と時間Ｔ_Ｐ２との間、バイアス電極１０４および／またはエッジ制御電極１１５に正電圧を確立することによって形成される。図３Ａを参照して、時間Ｔ_Ｐ１と時間Ｔ_Ｐ２との間、スイッチＳ_１を閉状態に保つとともにスイッチＳ_２を開状態に保つことによって正電圧が供給される。Ｔ_Ｐ２からＴ_Ｐ１までの他の期間中は、スイッチＳ_１は開状態に保たれ、スイッチＳ_２は閉状態に保たれることになる。いくつかの実施形態では、ＰＶ波形ジェネレータ１５０の出力３５０に供給される正電圧は、バイアス電極１０４および／またはエッジ制御電極１１５に供給され、正パルス波形４３１の第１の領域４０５の少なくとも一部を通じて実質的に一定である。

【0074】

図５Ｄに示されるように、バイアス電極１０４および／またはエッジ制御電極１１５に負パルス波形４０１または正パルス波形４３１を確立するプロセスは、それぞれ、異なる波形特性を有し得る基板ＰＶ波形４２５または基板ＰＶ波形５３１を形成することになる。一例では、負のパルシングプロセスを使用するときには、波形サイクルの、シース（すなわちＥＳＣ再充電相５６０中に形成されたシース）が存在しない、より長い期間（Ｔ_ＮＮＳＨ）を含む基板ＰＶ波形４２５を形成するのが望ましく、それに対して、正のパルシングプロセス中には、波形サイクルの、シース（すなわちＥＳＣ再充電相５７０中に形成されたシース）が存在しない、より短い期間（Ｔ_ＰＮＳＨ）を含む基板ＰＶ波形５３１を形成するのが望ましい。この例では、負のＰＶ波形中にシースが存在しない期間Ｔ_ＮＮＳＨは約１７５ナノ秒（ｎｓ）であり得、それに対して、正のＰＶ波形中にシースが存在しない期間Ｔ_ＰＮＳＨは約８０ナノ秒であり得る。

【0075】

バイアス電極１０４および／またはエッジ制御電極１１５に、負パルス波形４０１、成形パルス波形４４１または正パルス波形４３１を確立するプロセスなどのパルス電圧波形を確立するプロセスのいずれかにおいて、プラズマプロセス中に、基板処理時間の大きい割合（たとえば８５％～９０％）にわたってシース電圧をほぼ一定に保つことが可能になり得る。図４Ａ～図５Ｄに示された波形は、本明細書で説明された基板のプラズマ処理中に使用され得る方法のうち１つとともに使用され得るパルス電圧波形の簡素化された概略図を示すことのみを意図するものである。ＰＶ波形ジェネレータ１５０によって生成される実波形は、はるかに複雑であり得、図３Ａ～図３Ｂには示されていない複数の精細な規模の特性（たとえば誘導性素子の存在に起因する高周波振動）を含有し得る。しかしながら、これらの精細な規模の特性は、本明細書で提案したパルス電圧バイアス方式および制御方法によって生成される実際のパルス電圧波形の全体的な形状を決定する基礎的な物理的現象を理解するために必須のことではない。

【0076】

パルス電圧波形相
一般に、確立する負パルス波形４０１、成形パルス波形４４１または正パルス波形４３１などのパルス電圧波形は、電圧オフセット（ΔＶ）の上に周期Ｔ_ＰＤで繰り返す周期性の一連の短パルスを含む。一例では、周期Ｔ_ＰＤは、約２．５μｓなど、約１μｓ～５μｓである。それぞれの周期（繰返し周期）の内部の波形は以下を含む。

【0077】

（１）シースキャパシタＣ_ｓｈ（図３Ａ～図３Ｂ）が放電して、基板電位がローカルプラズマ電位のレベルになる（たとえば図４Ａにおけるプラズマ電位曲線４３３）シース崩壊相。シース崩壊相により、次の（２）のＥＳＣ再充電相中に、プラズマから供給される電子によるチャックキャパシタＣ_Ｅの急速再充電が可能になる。

【0078】

（２）後の（４）のイオン電流相中に基板表面に蓄積された全電荷に対して異極性の電荷の量を急激に注入するかまたは蓄積することにより、ＥＳＣ再充電相中にチャックキャパシタＣ_Ｅを再充電すること。ＥＳＣ再充電相中に電子によってプラズマ電流も導かれる。すなわち、カソードシースがない状態で電子が基板に到達し、したがってキャパシタＣ_Ｅを充電する表面電荷を構築する。

【0079】

（３）処理チャンバの漂遊キャパシタを放電するための負電圧へのジャンプ。シース形成相中にシースを再形成してシース電圧（Ｖ_ＳＨ）の値を設定する。シース形成（Ｃ_ｓｈの充電）の開始は、基板電位がローカルプラズマ電位未満に低下し始めるポイントとして明瞭に識別され得る。

【0080】

（４）イオン電流によって、基板表面に正電荷が蓄積し、シースキャパシタおよびチャックキャパシタが徐々に放電し、シース電圧がゆっくり低下して、基板電位が０に近づく、全体的に長い（たとえばＰＶ波形サイクル期間Ｔの約８０～９０％など、５０％よりも長い）イオン電流相。これは、基板電圧波形４２５（図４Ａ）および５３１（図５Ｄ）における電圧ドループをもたらす。上記の（１）～（３）で説明された次のサイクルへと移行するのにパルス波形が必要となるのは、ここで生じたシース電圧ドループのためである。

【0081】

上記で論じられたように、いくつかの実施形態では、処理チャンバ１００は、少なくとも、１つまたは複数の高周波電源１１８および関連する第１のフィルタアセンブリ１６２と、１つまたは複数のＰＶジェネレータ３１４および関連する第２のフィルタアセンブリ１５１とを含むことになり、これらは、基板支持アセンブリ１３６の内部に配設された１つまたは複数の電極に所望の波形を供給するように、ともに構成される。コントローラ１２６のメモリには、処理チャンバの内部に形成されるプラズマの１つまたは複数の態様を確立し、維持し、かつ制御するように構成されたＲＦ波形を生成するように構成されたソフトウェア命令が記憶されている。制御される、プラズマの１つまたは複数の態様は、それだけではないが、処理容積１２９の中に形成されるプラズマの、プラズマ密度、プラズマ化学、およびイオンエネルギーを含み得る。

【0082】

図６Ａは、高周波電源１１８から供給された周波数（すなわち１／Ｔ_ＲＦ）を有する一般的な正弦波のＲＦ波形６０１を示す。一般的には、プラズマの１つまたは複数の態様は、所望のＲＦ周波数およびＲＦ電力量を選択し、場合によってはパルスＲＦ信号のデューティサイクル（すなわち正弦波のＲＦ信号が「オン」である時間（Ｔ_ＲＦＯＮ）の割合対正弦波のＲＦ信号が「オフ」である時間（Ｔ_{ＲＦＯＦＦ}）の割合）も選択することによって制御され得る。所望のＲＦ周波数の選択は、一般に、選択された狭いＲＦ周波数範囲内の１つまたは複数の周波数で様々な量のＲＦ電力を供給するように構成された高周波電源（たとえば、２ＭＨｚ、１３．５６ＭＨｚ、または４０ＭＨｚの高周波電源）を選択することによって実行される。

【0083】

図６Ｂは、プラズマプロセス中に高周波電源１１８から供給され得るパルスＲＦ波形６０２を示す。形成されたパルスＲＦ波形６０２は、ＲＦパルス化されたＲＦシーケンスの内部のＲＦパルスの周期Ｔ_ＲＦＰと、高周波電源１１８によって正弦波のＲＦ波形６０１が供給される「オン」時間（すなわちＴ_ＲＦＯＮ）と、供給されない「オフ」時間（すなわちＴ_{ＲＦＯＦＦ}）とを有し得る。

【0084】

図６Ｃは、高周波電源１１８から供給されるパルスＲＦ波形６０２と、バイアス電極１０４および／またはエッジ制御電極１１５に供給される一連のバースト６１２、６２２または６３２とを、１つまたは複数のＰＶ波形ジェネレータ１５０およびコントローラ１２６を使用して同期させる方法を示す。一連のバースト６１２、６２２、６３２の中のそれぞれのバースト６１５、６２５、６３５は、図６Ｃに示されるように、一貫したタイプの単一のバースト（すなわちパルス４６１は同一のパルス特性を有する）を含み、１つまたは複数のＰＶ波形ジェネレータ１５０によって生成された一連のバーストの中のそれぞれのバーストが、図４Ｃのバースト４６２、４６３などの、違ったやり方で構成されたバーストを含み得ることが企図されている。同様に、いくつかの実施形態では、ＲＦ波形６０２の中のＲＦパルスは、違ったやり方で構成された一連のＲＦパルスを含み得る。バースト６１５、６２５または６３５は、それぞれが、負パルス波形４０１、成形パルス波形４４１もしくは正パルス波形４３１、またはこれらの組合せを含み得る複数のパルス４６１を含み、これらはバイアス電極１０４とエッジ制御電極１１５とのいずれかまたは両方に確立され得る。

【0085】

一例では、処理中に、複数のバースト６１５を含む一連のバースト６１２がバイアス電極１０４および／またはエッジ制御電極１１５供給され、パルスＲＦ波形６０２の供給と同期される。この例では、複数のバースト６１５の各々のバースト供給期間、バースト休止期間、およびバースト周期は、それぞれ、パルスＲＦ波形６０２の中のＲＦパルスの、ＲＦパルス供給期間Ｔ_ＲＦＯＮ、ＲＦパルス休止期間Ｔ_{ＲＦＯＦＦ}、およびＲＦパルス周期Ｔ_ＲＦＰと同一である。

【0086】

別の例では、処理中に、複数のバースト６２５を含む一連のバースト６２２がバイアス電極１０４および／またはエッジ制御電極１１５に供給され、パルスＲＦ波形６０２の供給と同期される。この例では、複数のバースト６２５の各々のバースト供給期間、バースト休止期間、およびバースト周期は、それぞれ、パルスＲＦ波形６０２の中のＲＦパルスの、ＲＦパルス供給期間Ｔ_ＲＦＯＮ、ＲＦパルス休止期間Ｔ_{ＲＦＯＦＦ}、およびＲＦパルス周期Ｔ_ＲＦＰと同一である。しかしながら、この例では、パルスＲＦ波形６０２の中のＲＦパルスの各々の少なくとも一部が供給された後のある時間の後にそれぞれのバースト６２５が始まるように、本明細書では正の遅延周期とも称される遅延周期Ｔ_ＤＥが与えられる。また、もしくは代替として、バースト６２５の少なくとも一部が供給された後にＲＦパルスが供給されるように、バースト６２５の供給に対してＲＦパルスの供給を遅延させること（すなわち負の遅延周期）が望ましいであろう。

【0087】

別の例では、処理中に、複数のバースト６３５を含む一連のバースト６３２がバイアス電極１０４および／またはエッジ制御電極１１５に供給され、パルスＲＦ波形６０２の供給と同期される。この例では、複数のバースト６３５の各々が、パルスＲＦ波形６０２の中のＲＦパルスと同一のバースト周期を有する。しかしながら、この例では、バースト供給期間およびバースト休止期間はパルスＲＦ波形６０２の中のＲＦパルスとは異なる。図６Ｃに示されるように、それぞれのバースト６３５のバースト供給期間は、ＲＦパルス供給期間Ｔ_ＲＦＯＮよりも期間Ｔ_ＤＳだけ長い。この場合、バースト６３５の供給のデューティサイクルとパルスＲＦ波形６０２の供給のデューティサイクルとは異なる。

【0088】

図６Ｃに示された一連のバースト６１２、６２２、６３２は、それぞれ一定のバースト供給期間およびデューティサイクルを含んでいるが、一連のバーストにおけるバースト供給期間および／またはデューティサイクルは経時的に変化し得ることが企図されている。また、図６Ｃに示された一連のバースト６２２は、それぞれ一定の遅延周期Ｔ_ＤＥを含んでいるが、一連のバーストにおける遅延周期は経時的に変化し得ることが企図されている。また、図６Ｃに示された一連のバースト６３２は、それぞれ一定のバースト供給期間および一定の遅延周期を含んでいるが、一連のバーストにおけるバースト供給期間は経時的に変化し得ることが企図されており、かつ／またはバースト６２５の供給に対してＲＦパルスの供給を遅延させるのが望ましいであろう。

【0089】

別の例では、図６Ｄに示されるように、処理中に、複数のバースト６４５を含む一連のバースト６４２がバイアス電極１０４および／またはエッジ制御電極１１５に供給され、パルスＲＦ波形６０２の供給と同期される。この例では、複数のバースト６４５の各々のバースト供給期間、バースト休止期間、およびバースト周期は、それぞれ、パルスＲＦ波形６０２の中のＲＦパルスの、ＲＦパルス供給期間Ｔ_ＲＦＯＮ、およびＲＦパルス休止期間Ｔ_{ＲＦＯＦＦ}とは異なる。この例では、パルスＲＦ波形６０２の中のＲＦパルスの各々の少なくとも一部が供給された後のある時間の後にそれぞれのバースト６４５が始まるように開始遅延周期Ｔ_ＤＥが与えられ、また、ＲＦパルス周期Ｔ_ＲＦＰが終了する前にそれぞれのバースト６４５が終了するように、終了遅延周期Ｔ_ＥＤが与えられる。この例では、それぞれのバースト６４５のデューティサイクルはＲＦパルスよりも小さい。

【0090】

別の例では、図６Ｅに示されるように、処理中に、複数のバースト６５５および６５６を含む一連のバースト６５２がバイアス電極１０４および／またはエッジ制御電極１１５に供給され、マルチレベルパルスＲＦ波形６０３の供給と同期される。マルチレベルパルスＲＦ波形６０３は、高周波電源を使用して、異なる電力レベルの正弦波ＲＦ波形６０１を供給することによって形成された複数のＲＦパルス電力レベル６０４および６０５を含む。この例では、複数のバースト６５５および６５６の各々が、ＲＦパルス電力レベル６０４および６０５における変化と同期する。複数のバースト６５５および６５６の各々が含む複数の負パルス波形４０１が、バースト６５５および６５６の各々に対して印加される電圧レベルピークの各々の負レベルにおける差によって示されるような異なる電圧レベルで供給される。いくつかの実施形態では、図６Ｅに示されるように、バースト６５５と６５６との間の移行および／またはＲＦパルス電力レベル６０４と６０５との間の移行は、それぞれバースト休止期間Ｔ_ＯＦＦの時間またはＲＦパルス休止期間Ｔ_{ＲＦＯＦＦ}の時間によって分離されることはない。

【0091】

図６Ｆは、図６Ｅに示された一連のバースト６５２およびマルチレベルパルスＲＦ波形６０３を含み、一連のバースト６５２とマルチレベルパルスＲＦ波形６０３との供給を同期させるために使用されるＴＴＬ信号波形を概略的に示す。いくつかの実施形態では、一連のバースト６５２とマルチレベルパルスＲＦ波形６０３との供給が同期され得るように、コントローラ１２６によってそれぞれのＰＶ波形ジェネレータ１５０および高周波電源１１８にＴＴＬ信号波形が供給される。他の実施形態では、一連のバースト６５２とマスタ高周波電源１１８から供給されるマルチレベルパルスＲＦ波形６０３との供給が同期され得るように、マスタ高周波電源１１８からそれぞれのＰＶ波形ジェネレータ１５０にＴＴＬ信号波形が供給される。ＴＴＬ信号波形は、それぞれのＰＶ波形ジェネレータ１５０および／または高周波電源１１８が、供給するべき所望のＰＶ波形特性またはＲＦ信号波形特性を決定するために使用する、１つまたは複数の信号特性を含んでいるマルチレベルパルスを含み得る。一例では、処理シーケンス中の様々時間における信号波形の振幅（たとえば電圧レベル）は、それぞれのＰＶ波形ジェネレータ１５０によって所望のＰＶ波形出力電圧レベルを決定するために使用され、また高周波電源１１８によって、供給する所望のＲＦ電力レベルを決定するために使用される。

【0092】

別の例では、図６Ｇに示されるように、処理中に、複数のバースト６６５および６６７を含む一連のバースト６６２がバイアス電極１０４および／またはエッジ制御電極１１５供給され、マルチレベルパルスＲＦ波形６０６の供給と同期される。マルチレベルパルスＲＦ波形６０６は、高周波電源を使用して、異なる電力レベルの正弦波ＲＦ波形６０１を供給することによって形成された複数のＲＦパルス電力レベル６０７および６０８を含む。マルチレベルパルスＲＦ波形６０６は、ＲＦ休止時間６０９によって示されるＲＦパルス休止期間Ｔ_{ＲＦＯＦＦ}の時間を含み得、これは第１の電力レベル６０７から第２の電力レベル６０８への移行の間にある。いくつかの実施形態では、ＲＦパルス休止期間Ｔ_{ＲＦＯＦＦ}の時間は、ＲＦパルス電力レベル６０７と６０８との間のそれぞれの移行にある。複数のバースト６６５と６６７との各々の間の移行が、ＲＦパルス電力レベル６０７と６０８とにおける変化と同期する。複数のバースト６６５および６６７の各々が含む複数の負パルス波形４０１が、バースト６６５および６６７の各々に対するピークの各々の負レベルにおける差によって示されるような異なる電圧レベルで供給される。いくつかの実施形態では、バースト６６７からバースト６６５への移行はバースト休止期間Ｔ_ＯＦＦの時間によって分離されるが、バースト６６５からバースト６６７への移行がバースト休止期間Ｔ_ＯＦＦの時間によって分離されることはない。しかしながら、いくつかの実施形態では、バースト６６５からバースト６６７への移行はバースト休止期間Ｔ_ＯＦＦの時間によって分離されるが、バースト６６７からバースト６６５への移行がバースト休止期間Ｔ_ＯＦＦの時間によって分離されることはない。バースト６６５からバースト６６７への移行およびバースト６６７からバースト６６５への移行は、それぞれがバースト休止期間Ｔ_ＯＦＦの時間によって分離され得る。

【0093】

図６Ｇは、一連のバースト６６２とマルチレベルパルスＲＦ波形６０６との供給を同期させるのを支援するように使用され得るＴＴＬ信号波形も示す。上記で同様に論じられたように、一連のバースト６６２とマルチレベルパルスＲＦ波形６０６との供給が同期され得るように、ＴＴＬ信号波形が、コントローラ１２６によってそれぞれのＰＶ波形ジェネレータ１５０および高周波電源１１８に供給されるか、またはマスタ高周波電源１１８からそれぞれのＰＶ波形ジェネレータ１５０に供給される。図６Ｇに示されるように、処理シーケンス中の様々な時間における信号波形の振幅は、それぞれのＰＶ波形ジェネレータ１５０によって所望のＰＶ波形出力の電圧レベルを決定するために使用され、また高周波電源１１８によって所望のＲＦ電力レベルを決定するために使用される。いくつかの構成では、図６ＧにおけるＬＳ２レベルなどのＴＴＬ信号波形のレベルのうちの１つまたは複数で提供される情報が、バースト６６７など、バースト６６５および６６７のうち１つまたは複数について、所望のデューティサイクル、バーストにおけるパルス数および／またはパルス振幅を決定するように使用され、かつ／または、ＲＦ波形６０６のデューティサイクルおよび／またはＲＦパルス振幅はＴＴＬ信号波形の特性から決定される。

【0094】

図６Ｈは、図６Ｇに示されたパルスシーケンスの代替バージョンを示す。本明細書では、図６Ｈに示されるパルス構成は、図６Ｇに示されるＨからＬへの（ＨＬの）ＰＶパルスシーケンスに対して、ＬからＨへの（ＬＨの）ＰＶパルスシーケンスと称される。図６Ｈに示されるように、一連のバースト６６２のバースト６６５と６６７、ならびにマルチレベルパルスＲＦ波形６０６のＲＦパルス電力レベル６０７と６０８とは、別々の時間に順次に配置される。この構成では、バースト６６５および６６７ならびにＲＦパルス電力レベル６０７および６０８は、バースト６６７がバースト６６５の供給に先行し、ＲＦパルス電力レベル６０７がＲＦパルス電力レベル６０８の供給に先行するように、時間的に並べ換えられている。

【0095】

いくつかの実施形態では、１つまたは複数のＰＶ波形ジェネレータ１５０およびコントローラ１２６を使用して、一連のバースト６１２、６２２または６３２などの一連のバーストが、同期され、バイアス電極１０４およびエッジ制御電極１１５に対して別個に供給される。加えて、上記で論じられたように、パルスＲＦ波形６０２は、１つまたは複数のＰＶ波形ジェネレータ１５０およびコントローラ１２６を使用してバイアス電極１０４およびエッジ制御電極１１５に供給され得る一連のバースト６１２、６２２または６３２と同期され得る。一例では、第１のＰＶ源アセンブリ１９６のＰＶ波形ジェネレータ１５０からバイアス電極１０４に一連のバースト６１２が供給され、第２のＰＶ源アセンブリ１９７のＰＶ波形ジェネレータ１５０からエッジ制御電極１１５に一連のバースト６１２が供給され、これらはパルスＲＦ波形６０２の供給と同期される。

【0096】

いくつかの実施形態では、バイアス電極１０４に供給されるバーストおよび／または一連のバーストと、エッジ制御電極に供給されるバーストおよび／または一連のバーストとは、１つまたは複数の異なる特性を有する。一例では、バイアス電極１０４に供給されるバーストのパルス電圧波形は、同時にエッジ制御電極１１５に供給されるバーストのパルス電圧波形とは異なる。別の例では、バイアス電極１０４に供給される一連のバーストの中のバースト（たとえばバースト６１５）と、エッジ制御電極１１５に供給される一連のバーストの中のバースト（たとえばバースト６３５）とは、バースト供給期間が異なる。別の例では、バイアス電極１０４に供給される一連のバーストの中のバーストは、エッジ制御電極１１５に供給される一連のバーストの中のバーストから時間をずらされる。この例では、一連のバースト６１２のバースト６１５がバイアス電極１０４に供給され、一連のバースト６２２のバースト６２５がエッジ制御電極１１５に供給され、したがって、バイアス電極１０４、エッジ制御電極およびパルスＲＦ波形６０２に対するバーストの供給のタイミングは互いに別々に調節され得る。

【0097】

いくつかの実施形態では、バイアス電極１０４に供給されるＰＶ波形とエッジ制御電極１１５に供給されるＰＶ波形とは、同期され、形状は同一であるがそれぞれの電極に供給される個々のパルスの振幅が異なり得る。バイアス電極１０４およびエッジ制御電極１１５に印加される異なるＰＶ波形振幅は、基板上に形成されるエッチングされたフィーチャの「エッジ傾斜」を制御するために使用され得る。一例では、バイアス電極１０４およびエッジ制御電極１１５に供給される第１のバーストの中のＰＶ波形は同期され、形状が同一であり、エッジ制御電極１１５に印加されるＰＶ波形はバイアス電極１０４に印加されるＰＶ波形よりもピークツーピーク電圧が大きい。別の例では、バイアス電極１０４およびエッジ制御電極１１５に供給される第２のバーストの中のＰＶ波形は、同期され、形状が同一であり、エッジ制御電極１１５に印加されるＰＶ波形はバイアス電極１０４に印加されるＰＶ波形よりもピークツーピーク電圧が小さい。

【0098】

いくつかの実施形態では、コントローラ１２６の記憶装置に記憶されたソフトウェア命令は、パルス電圧（ＰＶ）波形および／またはパルス電圧（ＰＶ）波形のバーストを生成するように構成されており、これらは、処理チャンバにおけるプラズマ処理中に、ほぼ一定のシース電圧を確立して基板の表面に所望のＩＥＤＦを生成するように使用される。パルス電圧（ＰＶ）波形および／またはパルス電圧（ＰＶ）波形のバーストを制御すると、ＩＥＤＦの形状およびＩＥＤＦを有するピークの数に対する制御が正確になり得、基板の表面に形成されるフィーチャのプロファイルをよりよく制御できる。パルス電圧（ＰＶ）波形および／またはパルス電圧（ＰＶ）波形のバーストを制御することは、一般的には、パルス電圧（ＰＶ）波形相のうちの１つまたは複数の間に所望の電圧信号を供給し、次いで、波形周期Ｔ_ＰＤの残りを通じて、パルス電圧（ＰＶ）波形の残りの相の形状が自然に進展するのを可能にすることを含むはずである。コントローラ１２６の記憶装置に記憶されたソフトウェアには、処理チャンバ１００の内部の様々なハードウェアおよび電気部品と、処理チャンバ１００が配設されている処理システムとを制御して、処理チャンバ１００の内部の１つまたは複数の電極への、ＲＦ波形、パルス電圧（ＰＶ）波形および／またはパルス電圧（ＰＶ）波形のバーストの供給を同期させるのに必要な様々なプロセスタスクおよび様々なプロセスシーケンスを実行するように使用される命令も含まれるはずである。

【0099】

前述のことは本開示の実施形態を対象としているが、本開示の他の実施形態およびさらなる実施形態が本発明の基本的範囲から逸脱することなく考案され得、それらの範囲は以下の特許請求の範囲によって決定される。

【図1A】

【図1B】

【図1C】

【図1D】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図4A】

【図4B】

【図4C】

【図4D】

【図5A】

【図5B】

【図5C】

【図5D】

【図6A】

【図6B】

【図6C】

【図6D】

【図6E】

【図6F】

【図6G】

【図6H】