特許 7597124 ヘテロ接合バイポーラトランジスタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-02

(45)【発行日】2024-12-10

(54)【発明の名称】ヘテロ接合バイポーラトランジスタ

(51)【国際特許分類】

   H01L 21/331 20060101AFI20241203BHJP

   H01L 29/737 20060101ALI20241203BHJP

【ＦＩ】

H01L29/72 H

【請求項の数】 3

(21)【出願番号】P 2022569418

(86)(22)【出願日】2020-12-17

(86)【国際出願番号】 JP2020047121

(87)【国際公開番号】W WO2022130560

(87)【国際公開日】2022-06-23

【審査請求日】2023-04-03

(73)【特許権者】

【識別番号】000004226

【氏名又は名称】日本電信電話株式会社

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(74)【代理人】

【識別番号】100153006

【弁理士】

【氏名又は名称】小池 勇三

(74)【代理人】

【識別番号】100064621

【弁理士】

【氏名又は名称】山川 政樹

(74)【代理人】

【識別番号】100121669

【弁理士】

【氏名又は名称】本山 泰

(72)【発明者】

【氏名】満原 学

(72)【発明者】

【氏名】白鳥 悠太

【審査官】杉山 芳弘

(56)【参考文献】

【文献】米国特許出願公開第２００６／０１０８６０４（ＵＳ，Ａ１）

【文献】SNODGRASS et al.，Graded Base Type-II InP/GaAsSb DHBT With fT=475 GHz，IEEE ELECTRON DEVICE LETTERS，米国，IEEE，2006年01月26日，pp.84-86，DOI:10.1109/LED.2005.862673

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７３７

Ｈ０１Ｌ ２１／３３１

(57)【特許請求の範囲】

【請求項1】

ＩｎＰから構成された基板と、
前記基板の上に形成されて、ＩＩＩ－Ｖ族化合物半導体から構成されたコレクタ層と、
前記コレクタ層の上に形成されて、ＧａＡｓＳｂから構成されたベース層と、
前記ベース層の上に形成されて、前記ベース層とは異なるＩＩＩ－Ｖ族化合物半導体から構成されたエミッタ層と
を備え、
前記ベース層のＳｂモル組成比は、厚さ方向に、前記エミッタ層の側から前記ベース層の途中まで減少し、前記ベース層の途中から前記コレクタ層まで一定となっている
ことを特徴とするヘテロ接合バイポーラトランジスタ。

【請求項2】

請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
前記ベース層のＳｂモル組成比は、厚さ方向の前記エミッタ層との界面付近で０．４９以上０．５３以下の範囲とされ、前記コレクタ層との界面付近で０．３以上０．４以下の範囲とされ、
前記ベース層の厚さは、３５ｎｍ以下とされている
ことを特徴とするヘテロ接合バイポーラトランジスタ。

【請求項3】

請求項１または２記載のヘテロ接合バイポーラトランジスタにおいて、
前記エミッタ層は、厚さ方向の一部にＩｎＧａＰから構成されたＩｎＧａＰ層を備え、
前記ＩｎＧａＰ層のＧａモル組成比は、０より大きく０．２５以下の範囲で、前記ベース層に近づくにつれて増加する
ことを特徴とするヘテロ接合バイポーラトランジスタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＩＩＩ－Ｖ族化合物半導体から構成されたヘテロ接合バイポーラトランジスタに関する。

【背景技術】

【0002】

近年、ＩｏＴ（Internet of Things）やクラウドコンピューティングなどの進展に伴い、通信の高速化、大容量化に対する要求が急激に高まっている。この通信における要求に応えるため、ミリ波やテラヘルツ帯と呼ばれる１ＴＨｚ付近の周波数帯域の利用が検討されており、一部は既に実用化されている。１ＴＨｚ付近の周波数帯域を利用するためには、高速で動作する電子回路が必要となる。ＩｎＰ基板上のヘテロ接合バイポーラトランジスタ（Hetero-junction Bipolar Transistor）は、高周波特性に優れるため、高速で動作する電子回路で用いられる電子デバイスとして盛んに研究されている（例えば、非特許文献１を参照）。

【0003】

ヘテロ接合バイポーラトランジスタの層構造は、ベース層とコレクタ層に同じ半導体材料を用い、エミッタ層にバンドギャップの大きな半導体材料を用いるシングルヘテロ接合バイポーラトランジスタ（ＳＨＢＴ）と、エミッタ層だけでなくコレクタ層にもベース層よりもバンドギャップの大きな半導体材料を用いるダブルヘテロ接合バイポーラトランジスタ（ＤＨＢＴ）に大別できる。

【0004】

シングルヘテロ接合バイポーラトランジスタは、層構造の作製が比較的容易であり、ベース層とエミッタ層の間に電子移動の妨げになるポテンシャル障壁が存在しないという利点があるが、コレクタ層に用いる材料のバンドギャップが小さいために、コレクタ耐圧が小さいという問題がある。一方、ダブルヘテロ接合バイポーラトランジスタでは、バンドギャップが大きい材料をコレクタ層に用いることができるため、上記のコレクタ耐圧が小さいという問題は回避できるが、別の問題が存在する。この問題について、図１５，図１６，図１７を参照して説明する。ＩｎＰ基板上に作製されるダブルヘテロ接合バイポーラトランジスタの例として、ベース層にＩｎＧａＡｓを用いたものとＧａＡｓＳｂを用いた場合について説明する。

【0005】

図１５は、ｐ型不純物を高濃度にドーピングしたＩｎＧａＡｓからベース層３０４を構成し、コレクタ層３０３およびエミッタ層３０５を、ｎ型不純物を低濃度にドーピングしたＩｎＰから構成した場合の、熱平衡状態（ゼロバイアス時）におけるバンド配列を模式的に示したものである。

【0006】

また、図１６は、ｐ型不純物を高濃度にドーピングしたＧａＡｓＳｂからベース層３０４を構成し、コレクタ層３０３およびエミッタ層３０５を、ｎ型不純物を低濃度にドーピングしたＩｎＰから構成した場合の、熱平衡状態（ゼロバイアス時）におけるバンド配列を模式的に示したものである。

【0007】

まず、ベース層３０４をＩｎＧａＡｓから構成した場合の問題について説明する。ＩｎＧａＡｓによるベース層３０４の両側を、ＩｎＰによるコレクタ層３０３およびエミッタ層３０５で挟んだダブルヘテロ構造は、図１５に示すように、タイプＩのバンド配列を取り、伝導帯の底のエネルギー位置は、ベース層３０４よりもコレクタ層３０３が高くなる。この場合、電子がベース層３０４からコレクタ層３０３に移動する際に、ポテンシャル障壁が存在する。このポテンシャル障壁は、伝導帯におけるバンド不連続と呼ばれる。

【0008】

一般的に、伝導帯における電子は、室温では小さなポテンシャル障壁があっても電子移動の大きな障害になることはない。具体的には、伝導帯のバンド不連続がボルツマン定数と温度の積（３００ＫでｋＢＴ＝２６ｍｅＶ）の約４倍である０．１ｅＶ程度であれば、電子移動は、バンド不連続の影響は受けにくい。

【0009】

しかしながら、ベース層３０４を、ＩｎＰに格子整合するＩｎＧａＡｓ（バンドギャップ＝０．７５ｅＶ）から構成した場合、伝導帯におけるバンド不連続は０．２ｅＶ以上になる。このため、ベース層３０４からコレクタ層３０３への電子移動が抑制される、いわゆる電流ブロッキングが起きる。このため、ＩｎＧａＡｓからベース層３０４を構成した場合、コレクタ層３０３、ベース層３０４、エミッタ層３０５による積層構造を、ダブルヘテロ接合バイポーラトランジスタとして用いることはほとんどない。

【0010】

上述した、電子がベース層からコレクタ層に移動する際のポテンシャル障壁は、コレクタ層をＩｎＰよりバンドギャップの小さい半導体材料から構成することで小さくできる。しかしながら、この場合、シングルヘテロ接合バイポーラトランジスタよりは改善されるが、コレクタ層の電圧印加に対する耐圧が小さくなるという問題が起こる。

【0011】

これらのＩｎＧａＡｓをベース層に用いた場合に発生する問題は、次に説明するように、ベース層にＧａＡｓＳｂを用いることで解決することができる。

【0012】

図１６に示すバンド配列は、ＧａＡｓＳｂから構成したベース層３０４を、ＩｎＰによるコレクタ層３０３およびエミッタ層３０５で挟んだダブルヘテロ構造によるものであり、この層構成は、タイプＩＩのバンド配列を取る。この場合、エミッタ層３０５とベース層３０４の界面における伝導帯のバンド不連続が、電子が移動する際のポテンシャル障壁となる。エミッタ層３０５とＧａＡｓＳｂによるベース層３０４との間のバンド不連続は、ＩｎＧａＡｓによるベース層とＩｎＰによるエミッタ層との間のバンド不連続よりも小さく、電子移動に対するポテンシャル障壁が小さい。また、エミッタ層３０５とＧａＡｓＳｂによるベース層３０４との間のポテンシャル障壁は、エミッタ層３０５をＩｎＰからＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＡｌＡｓなどのバンドギャップの大きな材料に代えることで低減できる。

【0013】

すなわち、図１６のバンド配列となる層構造において、エミッタ層３０５をＩｎＰからさらにバンドギャップの大きな材料に代えても、電圧印加に対する耐圧は減少しない。このため、ダブルヘテロ接合バイポーラトランジスタのベース層をＩｎＧａＡｓからＧａＡｓＳｂに代えることで、電子の移動を妨げるポテンシャル障壁の問題を解決でき、さらに電圧印加に対する耐圧も確保できる。

【0014】

以上のことから、ＧａＡｓＳｂをベース層とするダブルヘテロ接合バイポーラトランジスタでは、ＩｎＧａＡｓを用いた場合に比べ、デバイス特性の改善、具体的には電流利得遮断周波数の改善が期待できる。しかし、実際に作製されたデバイスの電流利得遮断周波数は、ＩｎＧａＡｓをベース層としたものに比べて大差がなく、バンド配列の優位性を活かせていないという問題がある。

【先行技術文献】

【特許文献】

【0015】

【文献】特開２００３－０８６６０２号公報

【文献】特開２０１１－００９３３０号公報

【非特許文献】

【0016】

【文献】C. R. Bolognesi et al., "InP/GaAsSb DHBTs for THz Applications and Improved Extraction of their Cutoff Frequencies", IEEE International Electron Devices Meeting, 723-726, 2016.

【文献】C. R. Bolognesi et al., "InP/GaAsSb/InP Double HBTs: A New Alternativefor InP-Based DHBTs", IEEE Transactions on Electron Devices, vol. 48, no. 11, pp. 2631-2639, 2001.

【文献】M. Peter et al., "Band gaps and band offsets in strained GaAs1-ySby on InP grown by metalorganic chemical vapor deposition", Applied Physics Letters, vol. 74, no. 3, pp. 410-412, 1999.

【文献】J. Y. T. Huang et al., "Characteristics of strained GaAs1-y Sby (0.16≦y≦0.69) quantum wells on InP substrates", JOURNAL OF PHYSICS D: APPLIED PHYSICS, vol. 40, pp. 7656-7661, 2007.

【発明の概要】

【発明が解決しようとする課題】

【0017】

ＧａＡｓＳｂをベース層とするダブルヘテロ接合バイポーラトランジスタにおいて、期待されるようなデバイス特性が得られていない要因としては、ＧａＡｓＳｂの材料的な問題と、電子移動に対するベース層とコレクタ層の間のポテンシャル障壁の影響が考えられる。以下に、この材料的な問題とポテンシャル障壁の影響について説明する。

【0018】

まず、ＧａＡｓＳｂの材料的な問題について説明する。ｐ型ＧａＡｓＳｂ層では、ｐ型ＩｎＧａＡｓ層とドープ量を同じにしても、ｐ型ＩｎＧａＡｓ層よりも正孔の移動度が低いことが知られている（例えば、特許文献１を参照）。このために、ベース層にＧａＡｓＳｂを用いた場合、ＩｎＧａＡｓを用いた場合と同程度のベースシート抵抗を得ようとすると、ＧａＡｓＳｂはＩｎＧａＡｓより高濃度にｐ型不純物をドーピングしなければならない。

【0019】

具体的には、ＩｎＧａＡｓをベース層に用いる場合、５×１０¹⁹ｃｍ^-3前後もの高いｐ型不純物濃度が用いられることが多いが、これと同様のベースシート抵抗を得ようとすると、ＧａＡｓＳｂにはさらに高いｐ型不純物濃度が求められる。しかしながら、ＧａＡｓＳｂに高濃度のｐ型不純物をドーピングすることで、結晶成長および信頼性の確保が難しくなる。

【0020】

さらに、ＧａＡｓＳｂには移動度の問題がある。ヘテロ接合バイポーラトランジスタにおいて、電流利得遮断周波数に関係する因子は、高濃度にｐ型不純物をドーピングしたベース層内での電子の移動度がある。この移動度が小さいほど電子がベース層を通過する時間が長くなり、電流利得遮断周波数が低下する。ｐ型不純物をドーピングした層での電子の移動度は、実験から直接的にその値を測定することはできないが、デバイス特性を解析することで概算値は求めることはできる。具体的には、デバイス特性を解析することで求めた、Ｃをドーピングしたｐ型ＧａＡｓＳｂの電子移動度は、ｐ型ＩｎＧａＡｓの電子移動度の１／４から１／５程度であることが報告されている（非特許文献２を参照）。

【0021】

以上のように、ＧａＡｓＳｂをベース層に用いた場合、非常に高いｐ型不純物をドーピングすることが必要であり、さらに移動度が小さいという、ＧａＡｓＳｂの材料的な問題がある。

【0022】

次に、電子移動に対するベース層とコレクタ層の間のポテンシャル障壁の影響について説明する。図１６に示したダブルヘテロ接合バイポーラトランジスタのバンド配列は、バイアス電圧を印加しない熱平衡状態のものであるが、動作時にはバイアス電圧を印加する。図１７は、図１６の層構造にバイアス電圧を印加した際のバンド配列を模式的に示したものである。動作時において、コレクタ層３０３の空間電荷は補償されないため、ベース層３０４とコレクタ層３０３の間のバンド不連続が大きい場合は、コレクタ層３０３においてバンド湾曲が発生し、伝導帯の底にポテンシャル・ノッチ構造が形成される（例えば、特許文献２を参照）。このポテンシャル・ノッチ構造により電子の蓄積が起きると、電子のコレクタ層での走行時間が増加し、結果として電流利得遮断周波数が減少する。

【0023】

このポテンシャル・ノッチ構造の影響を小さくするには、ＧａＡｓＳｂのＳｂモル組成比を変えることで、ベース層３０４とコレクタ層３０３とのバンド不連続を小さくすれば良い。このためには、ＧａＡｓＳｂとＩｎＰの伝導帯におけるバンド不連続のＧａＡｓＳｂのＳｂモル組成比による変化を正しく知る必要がある。

【0024】

しかしながら、現在でも、ＧａＡｓＳｂのＳｂモル組成比を変化させた場合の伝導帯の底のエネルギーを計算から求めることは難しい（例えば、非特許文献３、非特許文献４を参照）。このため、動作温度である室温付近において、ＧａＡｓＳｂとＩｎＰの伝導帯におけるバンド不連続を小さくできるＧａＡｓＳｂのＳｂモル組成比を定量的に求めることは困難である。このため、現在、ＧａＡｓＳｂをベース層に用いたヘテロ接合バイポーラトランジスタでは、期待されるようなデバイス特性が得られないという問題がある。

【0025】

本発明は、以上のような問題点を解消するためになされたものであり、ＧａＡｓＳｂをベース層に用いたヘテロ接合バイポーラトランジスタで、期待されるデバイス特性が得られるようにすることを目的とする。

【課題を解決するための手段】

【0026】

本発明に係るヘテロ接合バイポーラトランジスタは、ＩｎＰから構成された基板と、基板の上に形成されて、ＩＩＩ－Ｖ族化合物半導体から構成されたコレクタ層と、コレクタ層の上に形成されて、ＧａＡｓＳｂから構成されたベース層と、ベース層の上に形成されて、ベース層とは異なるＩＩＩ－Ｖ族化合物半導体から構成されたエミッタ層とを備え、ベース層のＳｂモル組成比は、厚さ方向に、エミッタ層の側からベース層の途中まで減少し、ベース層の途中からコレクタ層まで一定となっている。

【発明の効果】

【0027】

以上説明したように、本発明によれば、Ｇａ、Ａｓ、Ｓｂを含むＩＩＩ－Ｖ族化合物半導体から構成されたベース層のＳｂモル組成比を、厚さ方向に、エミッタ層の側からベース層の途中まで減少させ、ベース層の途中からコレクタ層まで一定としたので、ＧａＡｓＳｂをベース層に用いたヘテロ接合バイポーラトランジスタで、期待されるデバイス特性が得られる。

【図面の簡単な説明】

【0028】

【図1】図１は、本発明の実施の形態に係るヘテロ接合バイポーラトランジスタの構成を示す断面図である。

【図2】図２は、実施の形態に係るヘテロ接合バイポーラトランジスタの層構造におけるベース層１０４の周辺の熱平衡状態におけるバンド配列を示すバンド図である。

【図3】図３は、ＩｎＧａＡｓＳｂのミッシビリティギャップの成長温度による変化を示した特性図である。

【図4】図４は、ＧａＡｓＳｂとＩｎＰのヘテロ構造のバンド配列を示すバンド図である。

【図5】図５は、３００ＫにおけるタイプＩとタイプＩＩのバンド間遷移を求めた結果を示す特性図である。

【図6】図６は、３００ＫにおけるＧａＡｓＳｂ／ＩｎＰヘテロ構造の伝導帯におけるバンド不連続のＧａＡｓＳｂのＳｂモル組成比による変化を示す特性図である。

【図7】図７は、Ｉｎ_0.8Ｇａ_0.2Ｐから構成したエミッタ層と、ＧａＡｓＳｂから構成したベース層との伝導帯におけるバンド不連続の、ＧａＡｓＳｂのＳｂモル組成比による変化を示す特性図である。

【図8】図８は、ＩｎＧａＰのＧａモル組成比を０、０．０５、０．１０、０．１５、０．２０、０．２５、０．３０と変化させた場合の、ＧａＡｓＳｂとの間の伝導帯のバンド不連続を示した特性図である。

【図9】図９は、ＩｎＰ上のＩｎＧａＰのＧａモル組成比による格子歪の変化を示した特性図である。

【図10】図１０は、ＩｎＰ上のＧａＡｓＳｂのＳｂモル組成比による格子歪の変化を示した特性図である。

【図11】図１１は、ＧａＡｓＳｂベース層のＳｂモル組成比と、ＩｎＧａＰエミッタ層のＧａモル組成比を変化させた場合の、層内における格子歪の変化を示した特性図である。

【図12】図１２は、引っ張り歪が１％（Ｓｂモル組成比０．３６）で厚さを変化させたＧａＡｓＳｂをＩｎＰ上に成長させた試料の、Ｘ線回折パターンの測定結果を示す特性図である。

【図13】図１３は、引っ張り歪が１％で厚さが３５ｎｍと４６ｎｍのＧａＡｓＳｂを成長した試料についての顕微ＰＬマッピングの測定結果を示す特性図である。

【図14】図１４は、図１１を用いて説明した構造を持つＧａＡｓＳｂベース層を用いた場合の、伝導帯の底のエネルギー位置を示すバンド図である。

【図15】図１５は、ｐ型不純物を高濃度にドーピングしたＩｎＧａＡｓからベース層３０４を構成し、コレクタ層３０３およびエミッタ層３０５を、ｎ型不純物を低濃度にドーピングしたＩｎＰから構成した場合の、熱平衡状態におけるバンド配列を示すバンド図である。

【図16】図１６は、ｐ型不純物を高濃度にドーピングしたＧａＡｓＳｂからベース層３０４を構成し、コレクタ層３０３およびエミッタ層３０５を、ｎ型不純物を低濃度にドーピングしたＩｎＰから構成した場合の、熱平衡状態におけるバンド配列を示すバンド図である。

【図17】図１７は、ｐ型不純物を高濃度にドーピングしたＧａＡｓＳｂからベース層３０４を構成し、コレクタ層３０３およびエミッタ層３０５を、ｎ型不純物を低濃度にドーピングしたＩｎＰから構成した場合の、バイアス電圧を印加した際のバンド配列を示すバンド図である。

【発明を実施するための形態】

【0029】

以下、本発明の実施の形態に係るヘテロ接合バイポーラトランジスタについて図１を参照して説明する。

【0030】

このヘテロ接合バイポーラトランジスタは、ＩｎＰから構成された基板１０１と、基板１０１の上に形成されたサブコレクタ層１０２、コレクタ層１０３、ベース層１０４、エミッタ層１０５、およびエミッタキャップ層１０６を備える。このヘテロ接合バイポーラトランジスタは、いわゆるダブルヘテロ接合バイポーラトランジスタである。

【0031】

サブコレクタ層１０２は、基板１０１の上に形成されて、ＩＩＩ－Ｖ族化合物半導体から構成されている。サブコレクタ層１０２は、例えば、厚さ２００ｎｍとしたＩｎＰの層と、厚さ１００ｎｍとしたＩｎＧａＡｓの層との積層構造とすることができる。ＩｎＰの層は、ｎ型キャリア濃度を５×１０¹⁹ｃｍ^-3とし、ＩｎＧａＡｓの層は、ｎ型キャリア濃度を３×１０¹⁹ｃｍ^-3とし、Ｉｎモル組成比が０．５３とすることができる。

【0032】

コレクタ層１０３は、サブコレクタ層１０２の上に形成されて、ＩＩＩ－Ｖ族化合物半導体から構成されている。コレクタ層１０３は、ＩｎＰから構成し、例えば、厚さ１００ｎｍとし、ｎ型キャリア濃度を３×１０¹⁶ｃｍ^-3とすることができる。

【0033】

ベース層１０４は、コレクタ層１０３の上に形成されて、Ｇａ、Ａｓ、Ｓｂを含むＩＩＩ－Ｖ族化合物半導体から構成されている。ベース層１０４は、ＧａＡｓＳｂから構成することができる。ここで、ベース層１０４は、コレクタ層１０３の側の第１ベース層１０４ａと、エミッタ層１０５の側の第２ベース層１０４ｂとから構成されている。第１ベース層１０４ａは、厚さ方向に、Ｓｂモル組成比が一定とされている。第２ベース層１０４ｂは、厚さ方向に、Ｓｂモル組成比が、エミッタ層１０５に近づくほど増加している。

【0034】

この構成は、ベース層１０４のＳｂモル組成比が、厚さ方向に、エミッタ層１０５の側からベース層１０４の途中まで減少し、ベース層１０４の途中からコレクタ層１０３まで一定となっているものである。例えば、ベース層１０４のＳｂモル組成比は、厚さ方向のエミッタ層１０５との界面付近で０．４９以上０．５３以下の範囲とし、コレクタ層１０３との界面付近で０．３以上０．４以下の範囲とすることができる。また、ベース層１０４の厚さは、３５ｎｍ以下とすることができる。

【0035】

例えば、第１ベース層１０４ａは、厚さを１０ｎｍとし、ｐ型キャリア濃度を６×１０¹⁹ｃｍ^-3とし、Ｓｂモル組成比を０．３６とすることができる。また、第２ベース層１０４ｂは、厚さを２０ｎｍとし、ｐ型キャリア濃度を６×１０¹⁹ｃｍ^-3とし、Ｓｂモル組成比を、エミッタ層１０５の側に向かって、０．３６から０．４９まで連続的に増加させる構成とすることができる。

【0036】

エミッタ層１０５は、ベース層１０４の上に形成されて、ベース層１０４とは異なるＩＩＩ－Ｖ族化合物半導体から構成されている。また、エミッタ層１０５は、厚さ方向の一部にＩｎＧａＰから構成されたＩｎＧａＰ層１０５ａと、ＩｎＧａＰ層１０５ａの上に形成された上部エミッタ層１０５ｂとから構成することができる。ＩｎＧａＰ層１０５ａのＧａモル組成比は、０より大きく０．２５以下の範囲で、ベース層１０４に近づくにつれて増加する構成とすることができる。

【0037】

例えば、ＩｎＧａＰ層１０５ａは、厚さを１０ｎｍ、ｎ型キャリア濃度を３×１０¹⁷ｃｍ^-3とし、上部エミッタ層１０５ｂの側に向かって、Ｇａモル組成比を０．２０から０まで連続的に減少させる構成とすることができる。また、上部エミッタ層１０５ｂは、ＩｎＰから構成し、厚さを１０ｎｍ、ｎ型キャリア濃度を３×１０¹⁷ｃｍ^-3とすることができる。

【0038】

エミッタキャップ層１０６は、エミッタ層１０５の上に形成されて、ＩＩＩ－Ｖ族化合物半導体から構成されている。エミッタキャップ層１０６は、例えば、ＩｎＧａＡｓから構成し、厚さを２００ｎｍとし、ｎ型キャリア濃度を３×１０¹⁹ｃｍ^-3とし、Ｉｎモル組成比を０．５３とすることができる。

【0039】

また、コレクタ層１０３、ベース層１０４は、所定のメサ構造に形成され（コレクタメサ）、このメサ構造の周囲のサブコレクタ層１０２の上に、コレクタ電極１１１が形成されている。コレクタ電極１１１は、サブコレクタ層１０２にオーミック接続し、コレクタ層１０３と電気的に接続している。また、エミッタ層１０５、エミッタキャップ層１０６は、所定のメサ構造に形成され（エミッタメサ）、このメサ構造の周囲のベース層１０４（第２ベース層１０４ｂ）の上に、ベース電極１１２が形成されている。ベース電極１１２は、ベース層１０４（第２ベース層１０４ｂ）にオーミック接続して電気的に接続している。また、エミッタキャップ層１０６の上には、エミッタキャップ層１０６にオーミック接続するエミッタ電極１１３が形成されている。

【0040】

例えば、よく知られた有機金属気相エピタキシー法により、上述した各層を基板１０１の上に、順次にエピタキシャル成長する。なお、有機金属気相エピタキシー法に限らず、分子線エピタキシー法、有機金属分子線エピタキシー法、ガスソース分子線エピタキシー法などにより、各層をエピタキシャル成長させることができる。次いで、エミッタキャップ層１０６上にエミッタ電極材料を堆積して金属膜を形成する。次いで、この金属膜を、公知のリソグラフィ技術によりパターニングすることで、エミッタ電極１１３を形成する。

【0041】

次に、形成したエミッタ電極１１３をマスクとして、公知のエッチング技術により、エミッタキャップ層１０６、エミッタ層１０５を選択的にエッチングすることで、エミッタメサを形成する。エミッタメサの平面視での寸法は、０．５μｍ×２μｍとすることができる。例えば、まず、エミッタ層１０５のＩｎＧａＰ層１０５ａ近くまでエッチングする。次いで、このようにして形成したパターンを絶縁材料による保護膜で覆い、この後、ＩｎＧａＰ層１０５ａまでを完全にエッチングして、第２ベース層１０４ｂを露出させることで、エミッタメサとすることができる。

【0042】

上述したようにエミッタメサを形成した後、保護膜を残した状態で、この上からベース電極材料を堆積して金属膜を形成し、この金属膜を、保護膜を除去することによる公知のリフトオフ法によりパターニングすることで、ベース電極１１２を形成する。

【0043】

次に、公知のリソグラフィ技術とエッチング技術を用いて、ベース層１０４およびコレクタ層１０３をパターニングしてコレクタメサを形成し、この側方に、サブコレクタ層１０２を露出させた領域を形成する。次いで、サブコレクタ層１０２を露出させた領域に、コレクタ電極１１１を形成する。最後に公知のエッチング技術を用いて素子間分離を行うことで、ヘテロ接合バイポーラトランジスタが作製できる。

【0044】

上述した実施の形態によれば、ＧａＡｓＳｂから構成するベース層から、ヘテロ接合するコレクタ層への電子移動の問題が解消され、ＧａＡｓＳｂをベース層に用いたヘテロ接合バイポーラトランジスタで、期待されるデバイス特性が得られるようになる。

【0045】

ここで、上述した実施の形態に係るヘテロ接合バイポーラトランジスタの層構造におけるベース層１０４の周辺の熱平衡状態におけるバンド配列を、図２に示す。伝導帯の底のエネルギー差は、ＩｎＧａＰ層１０５ａと第２ベース層１０４ｂとの間で６０ｍｅＶ程度であり、第１ベース層１０４ａとコレクタ層１０３との間で４０ｍｅＶ程度であり、電子移動におけるポテンシャル障壁やポテンシャル・ノッチ構造が問題になると考えられる伝導帯の底のエネルギー差１００ｍｅＶよりも小さい。

【0046】

上述した実施の形態に係るヘテロ接合バイポーラトランジスタの電流利得遮断周波数は、コレクタ－エミッタ間のバイアス電圧が１．２Ｖにおいて３２０ ＧＨｚである。比較のために、ベース層を厚３０ｎｍとし、ｐ型キャリア濃度を６×１０¹⁹ｃｍ^-3とし、Ｓｂモル組成比を０．３６から０．４９まで連続的に増加させたＧａＡｓＳｂのみから構成した、比較用のヘテロ接合バイポーラトランジスタでは、電流利得遮断周波数は２８０ＧＨｚである。

【0047】

比較用のヘテロ接合バイポーラトランジスタに比べて、実施の形態の方が、電流利得遮断周波数が高い理由は、ベース層における電子の通過時間が短縮されたことによると考えられる。このように、実施の形態によれば、ヘテロ接合バイポーラトランジスタの電流利得遮断周波数を増加させることができる。

【0048】

以上に説明したように、実施の形態１によれば、ＧａＡｓＳｂから構成したベース層のＳｂモル組成比を、厚さ方向に、エミッタ層の側からベース層の途中まで減少し、ベース層の途中からコレクタ層１０３まで一定としたので、この種のヘテロ接合バイポーラトランジスタで、期待されるデバイス特性が得られるようになる。

【0049】

本発明は、ＧａＡｓＳｂをダブルヘテロ接合バイポーラトランジスタのベース層に用いた際に発生する問題の電子移動への影響を小さくすることにより、ＧａＡｓＳｂからなるベース層のポテンシャルを引き出し、デバイス特性の向上を容易にするものである。以下、これまで定量的に求めることが困難であった室温におけるＧａＡｓＳｂとＩｎＰの伝導帯におけるバンド配列とＧａＡｓＳｂのＳｂモル組成比の関係を明らかにする。

【0050】

前述したようにＧａＡｓＳｂをベース層としたダブルヘテロ接合バイポーラトランジスタにおいて、デバイス特性の向上が難しい要因の１つは、ＧａＡｓＳｂの電子移動度が小さいことに起因している。ＧａＡｓＳｂの電子移動度には、Ｓｂモル組成比が大きく関係している。まず、このことについて説明する。

【0051】

ＧａＡｓＳｂは、Ｓｂのモル組成比が約０．４９の場合にＩｎＰに格子整合する。このため、ＩｎＰ基板上のデバイスでＧａＡｓＳｂを用いる場合、ＧａＡｓＳｂのＳｂモル組成比として０．４９に近い値を用いることが多い。しかしながら、ＩｎＰに格子整合する条件に近いＳｂモル組成比を持つＧａＡｓＳｂでは、組成分離が起こり易いことが知られている（例えば、参考文献１、参考文献２を参照）。この組成分離には、ミッシビリティギャップが影響している（例えば、参考文献３を参照）。

【0052】

図３は、ＩｎＧａＡｓＳｂのミッシビリティギャップの成長温度による変化を示したものである。図３において、ＩｎＧａＡｓＳｂの組成がミッシビリティギャップの内側にある場合、組成分離が起き易いことを示している。図３の右軸上の組成がＧａＡｓＳｂに対応している。ＩｎＧａＡｓＳｂでは、ＧａとＳｂのモル組成比によって格子定数が変化し、結晶に加わる格子歪が変化する。図中の斜めの線は、ＩｎＧａＡｓＳｂにおいて加わる格子歪として－１．５％（引っ張り歪）から＋１．０％（圧縮歪）までの等高線を示したものである。

【0053】

図３より、成長温度を５００℃から５５０℃、６００℃と成長温度を高くするに従って、ミッシビリティギャップが小さくなることが分かる。このため、成長温度を高くすることにより、組成分離の影響を小さくできる。しかしながら、ＩｎＰに格子整合する条件に近い、ＧａＡｓＳｂの組成領域（格子歪が０％に近い組成領域）は、成長温度を６００℃にしたとしても、ミッシビリティギャップのほぼ中央付近に位置するため、組成分離の影響を回避することは困難である。この組成分離の影響により、ＩｎＰに格子整合する条件に近いＧａＡｓＳｂでは、結晶内に組成の異なる微小な領域ができて電子の移動を妨害し、これが電子移動度を低下させる要因の１つとなっていると考えられる。

【0054】

ミッシビリティギャップの影響を小さくするには、成長温度やＶ／ＩＩＩ比を高くすることなどが有効である。しかしながら、ＧａＡｓＳｂは、表面からのＶ族元素の脱離が起き易いために成長温度を高くすることが難しい。また、ＧａＡｓＳｂの成長では、表面偏析が起きやすいＳｂを含むため、Ｖ／ＩＩＩ比を高くすることが難しい。従って、ＩｎＰに格子整合する条件に近いＳｂモル組成比を用いる限り、ＧａＡｓＳｂにおいて組成分離の影響を抑えて電子移動度を改善させることは難しい。

【0055】

ＧａＡｓＳｂの電子移動度が小さい要因としては、組成分離の他に合金散乱も影響している。合金散乱は、ＧａＡｓＳｂのＳｂモル組成をｙとした場合、ｙ×（１－ｙ）に比例し、この値が大きい程、電子移動度の低下が起き易くなる。ここで、ｙ×（１－ｙ）が最大になるモル組成は、ｙ＝０．５の場合である。ＧａＡｓＳｂがＩｎＰに格子整合するのは、前述したようにＳｂモル組成比（ｙ）が０．４９付近の場合であり、合金散乱が最大となるｙ＝０．５に近い。このため、ＩｎＰに格子整合する組成のＧａＡｓＳｂをベース層に用いた場合、上述した組成分離の他にも合金散乱の影響が加わり、電子移動度を低下させていると考えられる。

【0056】

前述のＧａＡｓＳｂの組成分離を抑えるために有効な方法は、図３から分かるようにＧａＡｓＳｂのＳｂモル組成比を０．５からなるべく離すことである。これにより、ＧａＡｓＳｂの電子移動度を低下させる要因となる組成分離の影響を小さくできる。さらに、Ｓｂモル組成比を０．５からなるべく離すことは、ＧａＡｓＳｂの電子移動度における合金散乱の影響も小さくする上でも有効である。

【0057】

ＧａＡｓＳｂにおいて、組成分離と合金散乱の影響を低減するだけなら、Ｓｂモル組成比を０．５から離すだけで良い。しかしながら、図１７を用いて説明したように、ダブルヘテロ接合バイポーラトランジスタでは、ベース層とコレクタ層の間のバンド不連続を小さくする必要があり、これを考慮してＳｂモル組成比を決めることが重要になる。

【0058】

以下に、ベース層とコレクタ層の間のバンド不連続を小さくするのに有効なＧａＡｓＳｂのＳｂモル組成比について説明する。

【0059】

前述したようにＧａＡｓＳｂのバンド配列の計算結果と実験による測定結果との差異が大きく、Ｓｂモル組成比を変えたＧａＡｓＳｂとＩｎＰの伝導帯におけるバンド配列を計算から求めることが困難である。このため、本発明では既知の低温（１０Ｋ）での実験による報告値をもとにして、以下の方法を用いて、３００ＫでのＳｂモル組成比を変えたＧａＡｓＳｂとＩｎＰのバンド不連続を算出した。

【0060】

ＧａＡｓＳｂとＩｎＰのヘテロ構造は、図４に示すようにタイプＩＩのバンド配列を取る。このバンド配列を取る構造では、室温付近（～３００Ｋ）では、キャリア（電子、正孔）はポテンシャル障壁が小さければ、熱的に励起され、このポテンシャル障壁を乗り超えることができる。このため、ＧａＡｓＳｂの厚さが小さく、ＧａＡｓＳｂ内で光励起されたキャリアがすぐにＩｎＰとのヘテロ界面に達するような場合は、タイプＩＩのバンド間遷移による発光が支配的になる。この場合でも、ＧａＡｓＳｂの厚さが大きく、ＧａＡｓＳｂ内で光励起されたキャリアが界面まで到達できず、ＧａＡｓＳｂ内で再結合するような場合には、タイプＩのバンド間遷移による発光も見られる。

【0061】

一方、低温でホトルミネセンス（ＰＬ）を測定すると、キャリアは熱的励起の影響を受け難くなるため、タイプＩとタイプＩＩの両方のバンド間遷移による発光を観測できる（例えば、非特許文献３と非特許文献４参照）。

【0062】

図４から分かるようにタイプＩとタイプＩＩのバンド間遷移によるエネルギーが分かれば、伝導帯のバンド不連続はＧａＡｓＳｂのバンドギャップ（タイプＩの発光エネルギー）からタイプＩＩの発光エネルギーを差し引くことで求まる。問題は、低温でホトルミネセンスの測定結果をもとにして室温での値に反映させる方法である。発明者らは、以下の方法を用いることで、低温ＰＬの報告値をもとにして、３００Ｋでの伝導帯のバンド不連続を算出した。

【0063】

低温の測定結果をもとに室温（３００Ｋ）での伝導帯でのバンド不連続を見積もるには、ＧａＡｓＳｂとＩｎＰのバンドギャップの温度による変化を考慮し、さらに、伝導帯および価電子帯のバンド不連続の温度による変化を考慮する必要がある。半導体のバンドギャップＥ_gの温度Ｔによる変化Ｅ_g（Ｔ）は、Ｖａｒｓｈｎｉの式「Ｅ_g（Ｔ）＝Ｅ_g（Ｔ＝０）－（αＴ²）／（Ｔ＋β）・・・（１）」で表すことができることが知られている。

【0064】

（１）式において、Ｔは温度で単位はケルビン、Ｅ_g（Ｔ）は温度ＴＫでのバンドギャップ、Ｅ_g（Ｔ＝０）は温度０Ｋでのバンドギャップ、αおよびβは定数である。αとβは、一般的に３元以上の混晶半導体では組成により変化するが、ＧａＡｓＳｂでは例外的にＳｂモル組成比によらず一定となることが知られている（参考文献４を参照）。具体的には、α＝０．４２ｍｅＶ／Ｋ、β＝１８９Ｋとなる。なお、ＩｎＰに関しては、α＝０．３６３ｍｅＶ／Ｋ、β＝１６２Ｋである。

【0065】

伝導帯および価電子帯のバンド不連続の温度による変化であるが、タイプＩの量子井戸構造では、伝導帯と価電子帯のバンド不連続の比は温度によらず一定として解析する方法が用いられる。タイプＩＩのヘテロ構造に関しても、この伝導帯と価電子帯のバンド不連続の比が温度によらず一定とする方法が有効と考えられる。

【0066】

上述した方法を用いて、低温ＰＬの報告値をもとに室温（３００Ｋ）にタイプＩとタイプＩＩのバンド間遷移を求めた。図５は、非特許文献３の低温（１０Ｋ）での実験結果をもとに、３００ＫにおけるタイプＩとタイプＩＩのバンド間遷移を求めたものである。図５中の「×」は、この解析方法の有用性を確かめるために行った実験による値である。具体的には、ＩｎＰ上に、厚さ０．３μｍのＧａＡｓＳｂのみを成長させて積層させた試料を作製し、この試料の３００ＫにおけるＰＬ測定から求めたタイプＩのバンド間遷移のエネルギーである。

【0067】

実験値は、低温の実験データをもとにして算出した結果と良く一致している。このことから、低温のデータから室温におけるバンド間遷移のエネルギーを算出するために本発明で用いた方法は有用だと考えられる。

【0068】

タイプＩとタイプＩＩのバンド間遷移のエネルギーが分かれば、伝導帯のバンド不連続を求めることができる。図６に、３００ＫにおけるＧａＡｓＳｂ／ＩｎＰヘテロ構造の、伝導帯におけるバンド不連続のＧａＡｓＳｂのＳｂモル組成比による変化を図５から求めた結果を示す。図６中の線（点線）は、最小二乗法を用いて、データ点を直線で近似したものである。図６より、データ点はほぼこの近似の直線に沿っていることが分かる。この近似式は、ＧａＡｓＳｂのＳｂモル組成比をｘ、伝導帯のバンド不連続をΔＥｃとすると、ΔＥｃ＝０．５８４ｘ－０．１６９（ｅＶ）で表される。

【0069】

ＩｎＰに格子整合するＧａＡｓＳｂ（Ｓｂモル組成比：約０．４９）とＩｎＰとの伝導帯におけるバンド不連続は、近似式より約０．１２ｅＶとなる。従って、図１７を用いて説明したように、ＩｎＰに格子整合するＧａＡｓＳｂをベース層とし、ＩｎＰをコレクタ層に用いた場合、コレクタ層の伝導帯の底にポテンシャル・ノッチ構造が形成されるが、この場合の伝導帯におけるバンド不連続は約０．１２ｅＶということになる。

【0070】

図６から分かるようにＧａＡｓＳｂのＳｂモル組成比を０．４にした場合の伝導帯におけるバンド不連続は約０．０６ｅＶであり、ＩｎＰに格子整合するＧａＡｓＳｂの場合に比べてほぼ半減することができる。従って、ＧａＡｓＳｂのＳｂモル組成比を０．４以下にすれば、上述したポテンシャル・ノッチ構造の影響を小さくできる。

【0071】

伝導帯におけるバンド不連続は、ＧａＡｓＳｂのＳｂモル組成比をさらに小さくすることで減少するが、Ｓｂモル組成比が０．３より小さくなると、正から負へと符合が変わる。これは、ＧａＡｓＳｂベース層の伝導帯の底のエネルギーレベルが、ＩｎＰによるコレクタ層の伝導帯の底のエネルギーレベルよりも低くなることを意味する。この場合、ベース層とコレクタ層間に伝導帯におけるポテンシャル障壁ができ、電子移動の障害となるため、デバイス特性を劣化させる要因となる。

【0072】

以上のことから、ベース層をＧａＡｓＳｂから構成し、コレクタ層をＩｎＰから構成した場合、ベース層を構成するＧａＡｓＳｂのＳｂモル組成比は、０．３以上０．４以下が好ましいものとなる。

【0073】

図６から分かるように、ベース層をＧａＡｓＳｂから構成し、コレクタ層をＩｎＰから構成した場合、ＧａＡｓＳｂのＳｂモル組成比が０．３以上では、電子移動に対するポテンシャル障壁が発生する。このポテンシャル障壁は、前述したように、エミッタ層をＩｎＰからＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＡｌＡｓ等のバンドギャップの大きな材料に代えることで低減することができる。ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＡｌＡｓのうち、ＩｎＧａＰは酸化が起こり易いＡｌを含まない材料のため、信頼性の観点から有用と考えられる。

【0074】

以下、エミッタ層をＩｎＰからＩｎＧａＰに変えた場合の、伝導帯のバンド不連続について調べた結果について説明する。図７は、Ｉｎ_0.8Ｇａ_0.2Ｐから構成したエミッタ層と、ＧａＡｓＳｂから構成したベース層との伝導帯におけるバンド不連続の、ＧａＡｓＳｂのＳｂモル組成比による変化を示している。図７中の線（点線）は、最小二乗法を用いてデータ点を直線で近似したものである。図７の近似線は、基本的に図６の近似線を平行移動した線となる。

【0075】

図７から分かるように、ＧａＡｓＳｂ／Ｉｎ_0.8Ｇａ_0.2Ｐヘテロ構造では、バンド配列が、タイプＩＩからタイプＩに変化する、Ｓｂモル組成比が約０．３６となる。これは、エミッタ層をＩｎ_0.8Ｇａ_0.2Ｐから構成し、ベース層をＧａＡｓＳｂから構成した場合、エミッタ層とベース層との界面において、ＧａＡｓＳｂのＳｂモル組成比を０．３６以下にすれば、電子移動に対するポテンシャル障壁が発生しないことを意味している。

【0076】

このＩｎＧａＰのＧａモル組成比は、もちろん０．２に限られるものではない。図８に、ＩｎＧａＰのＧａモル組成比を０、０．０５、０．１０、０．１５、０．２０、０．２５、０．３０と変化させた場合の、ＧａＡｓＳｂとの間の伝導帯のバンド不連続を示す。ＩｎＧａＰのＧａモル組成比を増加させることにより、上述したバンド配列がタイプＩＩからタイプＩに変化するＧａＡｓＳｂのＳｂモル組成比を増加させることができる。具体的には、このＳｂモル組成比は、ＩｎＧａＰのＧａモル組成比が０．２５の場合で約０．３９、ＩｎＧａＰのＧａモル組成比が０．３０の場合で約０．４２となる。

【0077】

このように、ＩｎＧａＰをエミッタ層に用いてそのＧａモル組成比を増加させることにより、エミッタ層とベース層の間の電子移動に対するポテンシャル障壁を小さくするためのＧａＡｓＳｂベース層のＳｂモル組成比を増加させることができる。

【0078】

しかしながら、ＩｎＧａＰをＩｎＰ上に成長する場合、ＩｎＧａＰの結晶格子には格子歪が加わるため、Ｇａモル組成比と厚さには制限がある。ＧａＡｓＳｂに関しても、格子整合するＳｂモル組成比は約０．４９であり、これよりＳｂモル組成比を小さくすると結晶格子には格子歪が加わる。

【0079】

以下に、実際にＩｎＧａＰとＧａＡｓＳｂに加わる格子歪ならびにデバイス構造においてこの格子歪の影響を低減する方法について述べる。

【0080】

図９に、ＩｎＰ上のＩｎＧａＰについて、Ｇａモル組成比による格子歪の変化を示した。図９の縦軸において、符号が正の場合は圧縮歪が加わり、負の場合は引っ張り歪が加わることを意味している。図９から分かるように、Ｇａモル組成比の増加に伴い、ＩｎＧａＰには引っ張り歪が加わる。具体的には、Ｇａモル組成比が０．１の場合で約０．７％、Ｇａモル組成比が０．２の場合で約１．４％の引っ張り歪が結晶格子には加わる。ＩｎＰ上のＩｎＧａＰに関しては、Ｇａモル組成比が０．２５程度（引っ張り歪：約１．８％）までは格子緩和を起こさずに結晶成長できることが知られている（参考文献５を参照）。

【0081】

このため、ＩｎＧａＰのＧａモル組成比を０．２５以下にすれば、ＩｎＰ上に成長することができる。前述したように伝導帯におけるバンド不連続が１００ｍｅＶ程度であれば、電子移動は伝導帯のバンド不連続の影響は受けにくいことが知られている。ＩｎＧａＰのＧａモル組成比が０．２５の場合、図８において伝導帯のバンド不連続が１００ｍｅＶ以下となる条件は、ＧａＡｓＳｂのＳｂモル組成比が０．５３以下の場合である。このため、ＧａＡｓＳｂベース層のＳｂモル組成比は０．５３以下であることが望ましい。

【0082】

図１０に、ＩｎＰ上のＧａＡｓＳｂに関してＳｂモル組成比による格子歪の変化を示した。前述したように、ベース層をＧａＡｓＳｂから構成する場合、組成分離と合金散乱の影響を抑えつつ、ＩｎＰによるコレクタ層との間でタイプＩＩのバンド配列が維持される条件は、ＧａＡｓＳｂのＳｂモル組成比が０．３以上０．４以下の範囲である。

【0083】

図１０より、ＧａＡｓＳｂのＳｂモル組成比が０．３以上０．４以下の範囲では、ＧａＡｓＳｂに０．７％から１．４％の引っ張り歪が結晶格子に加わることが分かる。従って、ベース層を、Ｓｂモル組成比が０．３以上０．４以下となる組成のＧａＡｓＳｂから構成して厚さを増加させた場合、層構造全体に引っ張り歪が加わるために格子緩和が起こり、結晶欠陥が発生する。

【0084】

しかしながら、ダブルヘテロ接合バイポーラトランジスタで伝導帯のバンド不連続が問題となるのは、基本的にエミッタ層とベース層の界面ならびにベース層とコレクタ層の界面であり、これらの界面が所望のバンド配列となれば良い。具体的には、ＧａＡｓＳｂベース層のＳｂモル組成比を、エミッタ層に近づくにつれて連続的に増加する構成とする。ＩｎＧａＰエミッタ層に関しても、Ｇａモル組成比を、ベース層に近づくにつれて連続的に増加する構成とする。

【0085】

図１１に、このようにＧａＡｓＳｂベース層のＳｂモル組成比と、ＩｎＧａＰエミッタ層のＧａモル組成比を変化させた構造について、層内における格子歪の変化を示す。図１１の（ａ）は、エミッタ層をＩｎＧａＰのみから構成した場合を示している。また、図１１の（ｂ）は、エミッタ層の一部に、ＩｎＧａＰの層を配置した場合を示している。どちらも、ベース層との界面付近でエミッタ層におけるＧａモル組成比が最大になるように増加させている。

【0086】

いずれの場合でも、ＩｎＧａＰエミッタ層の厚さは、Ｇａモル組成比の増加率を変えることで調整できる。このため、ＩｎＧａＰエミッタ層の厚さは、このＧａモル組成比の増加率を増加させれば小さくできる。従って、ＩｎＧａＰエミッタ層における格子歪の影響は、比較的容易に低減することができる。一方、ＧａＡｓＳｂベース層の厚さは、容易には小さくできない。これは、ＧａＡｓＳｂベース層の厚さが小さくなるとベース抵抗が大きくなるためである。

【0087】

図１１の構造において、ＧａＡｓＳｂベース層のＳｂモル組成比が小さく、引っ張り歪が大きい領域はコレクタ層に近接する層である。ＧａＡｓＳｂベース層のＳｂモル組成比は、コレクタ層に近接する領域では一定だが、途中からエミッタ層に近づくにつれて増加させてあるため、この領域では引っ張り歪が小さくなる。このため、図１１の構造はＧａＡｓＳｂベース層全体に加わる引っ張り歪を低減する上で有効である。

【0088】

以下に、ベース層全体に加わる引っ張り歪について説明する。図１１のＧａＡｓＳｂベース層において、エミッタ層に近いＳｂモル組成比が連続的に変化する領域の厚さをｔ₁、その引っ張り歪の平均値の絶対値をε₁、コレクタ層に近いＳｂモル組成比が一定の領域の厚さをｔ₂、引っ張り歪の絶対値をε₂とした場合、ＧａＡｓＳｂベース層全体としての引っ張り歪の平均値ε^*は、「ε^*＝（ε₁×ｔ₁＋ε₂×ｔ₂）／（ｔ₁＋ｔ₂）・・・（２）」で表すことができる。

【0089】

ＧａＡｓＳｂベース層において、引っ張り歪が大きくなる箇所（領域）は、コレクタ層に近接する領域であり、前述したように引っ張り歪の絶対値ε２は０．７％から１．４％の間の値である。ＧａＡｓＳｂベース層のＳｂモル組成比は、エミッタ層に近づくに従って大きくなるため、この領域での引っ張り歪ε₁はε₂より小さくなる。従って、引っ張り歪の平均値ε^*はε₂より小さくでき、１％以下に抑えることが可能である。

【0090】

例えば、ＧａＡｓＳｂベース層において、まず、エミッタ層に近接する領域でのＳｂモル組成比を０．５２とする。また、コレクタ層に向かって厚さ１５ｎｍ（ｔ₁に相当）で連続的に、Ｓｂモル組成比を０．３まで低下させる。この後、Ｓｂモル組成比を０．３のままで１５ｎｍの厚さ（ｔ₂に相当）だけ成長させる。この構造の場合、ε₁＝０．６％、ε₂＝１．４％となる。この場合、（２）式により引っ張り歪の平均値ε^*を算出すると１．０％となる。

【0091】

このように、ベース層全体としての引っ張り歪の平均値ε^*は、図１１に示したＧａＡｓＳｂベース層におけるＳｂモル組成比と厚さにより調整することができる。しかしながら、この場合でもベース層全体としての厚さが大きくなると格子歪の影響が大きくなり、結晶欠陥が発生する。すなわち、ベース層全体としての許容される厚さに上限がある。

【0092】

ベース層全体としての許容される厚さの上限を調べるために、引っ張り歪が１％（Ｓｂモル組成比０．３６）で厚さを変化させたＧａＡｓＳｂをＩｎＰ上に成長させた試料を作製し、作製した試料のＸ線回折パターンと顕微ＰＬマッピング測定を行った。試料の成長には、有機金属分子線エピタキシー法を用い、ＧａＡｓＳｂの表面には酸化を抑えるために厚さ３ｎｍのＩｎＰを成長した。

【0093】

上述したＸ線回折パターンの測定結果を、図１２に示す。入射角度が３２．３度付近のピークがＧａＡｓＳｂ層からのＸ線回折によるものであるが、このピークの角度は厚さによらずほぼ一定であることが分かる。これは、ＧａＡｓＳｂでは、引っ張り歪が１％であっても大きな格子緩和は起きていないことを意味している。

【0094】

図１３に、引っ張り歪が１％で厚さが３５ｎｍと４６ｎｍのＧａＡｓＳｂを成長した試料についての、顕微ＰＬマッピングの測定結果を示す。図１３において、濃度が濃い領域ほど、ＰＬ発光強度が小さいことを意味する。ＧａＡｓＳｂの厚さが３５ｎｍの試料の場合、ＰＬ発光強度が小さい暗線や暗点などは観測されなかった。図１３は、測定範囲が１００μｍ×１００μｍの例であるが、試料の広い範囲にわたって測定しても暗線や暗点はなかった。

【0095】

一方、厚さが４６ｎｍの試料の場合、数μｍ四方を測定すると一か所だけ図１３に示すような暗線が観測された。このような暗線は、格子緩和が起こり、結晶欠陥が発生した場合によく観測されるものである。

【0096】

以上のことから、引っ張り歪が１％のＧａＡｓＳｂを用いた場合、厚さが３５ｎｍまでであれば結晶欠陥が発生することなく成長できることが分かる。前述したように、図１１のようなＧａＡｓＳｂベース層においてＳｂモル組成比を変化させる構造では、ＧａＡｓＳｂに加わる引っ張り歪の平均値を１％以下にすることは容易である。このため、ＧａＡｓＳｂベース層の全体としての厚さを３５ｎｍ以下にすれば、結晶欠陥を発生させることなくデバイス用の層構造を成長することが容易になる。

【0097】

次に、デバイス特性を向上させる上でＧａＡｓＳｂベース層として図１１に示したような構造を用いることの利点について説明する。図１１の構造において、ＧａＡｓＳｂベース層のＳｂモル組成比は、コレクタ層に近接する領域では０．３以上０．４以下の間の一定値となっているが、ベース層の途中からエミッタ層との界面にかけて連続的に０．５３以下の値まで増加させてある。ＧａＡｓＳｂのＳｂモル組成比が増加するほど、伝導帯の底のエネルギー位置は高くなる。このため、図１１で示した構造を持つＧａＡｓＳｂベース層を用いた場合、伝導帯の底のエネルギー位置は図１４のようになる。この場合、エミッタ層に近いベース層には疑似電界が発生する。

【0098】

電子はエミッタ層からベース層に入ると、この疑似電界により加速される。しかし、この領域ではＳｂモル組成比が大きく、組成分離と合金散乱の影響等で電子移動度が小さいため、疑似電界による電子の加速には限界がある。一方、図１１で示した構造の場合、コレクタ層に近い領域には、高い電子移動度が期待できるＳｂモル組成比が小さいＧａＡｓＳｂ層が配置されている。さらに、この領域のＳｂモル組成比は一定であり、疑似電界を加える領域のようにコレクタ層に近づくにつれて引っ張り歪が大きくなるようなことはなく、引っ張り歪も一定になる。

【0099】

このため、ＧａＡｓＳｂベース層では、格子歪による結晶欠陥の発生を抑えつつ、電子を加速させ、さらに、高い電子移動度を利用できるようになる。この構造の場合、ＧａＡｓＳｂベース層は、Ｓｂモル組成比が一定の領域と連続的に変化する領域の厚さや、連続的に変化する領域でのＳｂモル組成比の増加率など、従来のＧａＡｓＳｂベース層を用いた構造にはない設計の自由度を持ち、これらの値を適宜設定することで電流利得遮断周波数を増加させることができる。

【0100】

以上に説明したように、実施の形態に係るダブルヘテロ接合バイポーラトランジスタの層構造を用いれば、デバイス特性の改善が図れることが分かる。上述した説明は、ＧａＡｓＳｂベース層のＳｂモル組成比がコレクタ層に近接する領域で一定となる例について示したが、ＧａＡｓＳｂに加わる引っ張り歪の平均値が１％以下であり、ＧａＡｓＳｂベース層の全体としての厚さを３５ｎｍ以下であれば、必ずしも一定である必要はなく、ＧａＡｓＳｂベース層のＳｂモル組成比が一定となる領域をこのＳｂモル組成比がコレクタ層に向かって緩やかに減少するような構造でも有効である。これは、ＧａＡｓＳｂベース層のＳｂモル組成比が小さく、格子歪の影響が小さい範囲でＳｂモル組成比を小さくしたとしても、ミッシビリティギャップや、合金による電子の移動度への影響が小さいという効果が活かされるためである。

【0101】

また、上述した実施の形態では、ベース層がＧａＡｓＳｂでのみ構成される場合について示したが、ベース層に加わる引っ張り歪の平均値が１％以下であり、ＧａＡｓＳｂベース層の全体としての厚さを３５ｎｍ以下であれば、ベース層は必ずしもＧａＡｓＳｂのみで構成される必要はなく、引っ張り歪の大きさと電子移動度に大きな影響を与えない範囲で、少量のＩｎが含まれていても有効であることは言うまでもない。

【0102】

以上に説明したように、本発明によれば、Ｇａ、Ａｓ、Ｓｂを含むＩＩＩ－Ｖ族化合物半導体から構成されたベース層のＳｂモル組成比を、厚さ方向に、エミッタ層の側からベース層の途中まで減少させ、ベース層の途中からコレクタ層まで一定としたので、ＧａＡｓＳｂをベース層に用いたヘテロ接合バイポーラトランジスタで、期待されるデバイス特性が得られるようになる。

【0103】

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。

【0104】

［参考文献］
［参考文献１］T. H. Chiu et al., "Molecular beam epitaxy of GaSb0.5As0.5 and AlxGa1-xSbyAs1-y lattice matched to InP", Applied Physics Letters, vol. 46, no. 4, pp. 408-410, 1985.
［参考文献２］K. Miura et al., "The growth of high quality GaAsSb and type-II InGaAs/GaAsSb superlattice structure", Journal of Applied Physics, vol. 113, 143506, 2013.
［参考文献３］V. S. Sorokin et al., "Novel approach to the calculation of instability regions in GaInAsSb alloys", Journal of Crystal Growth, vol. 216, pp. 97-103, 2000.
［参考文献４］R. Lukic-Zrnic et al., "Temperature dependence of the band gap of GaAsSb epilayers", Journal of Applied Physics, vol. 92, no. 11, pp. 6939-6941, 2002.
［参考文献５］M. Kahn, and D. Ritter, "Strain relief by long line defects in tensile GayIn1-yP layers grown on InP substrates", Applied Physics Letters, vol. 79, no. 18, pp. 2028-2930, 2001.

【符号の説明】

【0105】

１０１…基板、１０２…サブコレクタ層、１０３…コレクタ層、１０４…ベース層、１０４ａ…第１ベース層、１０４ｂ…第２ベース層、１０５…エミッタ層、１０５ａ…ＩｎＧａＰ層、１０５ｂ…上部エミッタ層、１０６…エミッタキャップ層、１１１…コレクタ電極、１１２…ベース電極、１１３…エミッタ電極。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】