特許 7602559 ＳＯＩ構造用キャリア基板及び関連付けられた製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-12-10

(45)【発行日】2024-12-18

(54)【発明の名称】ＳＯＩ構造用キャリア基板及び関連付けられた製造方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20241211BHJP

   H01L 27/12 20060101ALI20241211BHJP

   H01L 21/322 20060101ALI20241211BHJP

   C30B 29/06 20060101ALI20241211BHJP

【ＦＩ】

H01L27/12 B

H01L21/322 Y

C30B29/06 C

【請求項の数】 10

(21)【出願番号】P 2022573309

(86)(22)【出願日】2021-03-30

(65)【公表番号】

(43)【公表日】2023-07-20

(86)【国際出願番号】 FR2021050560

(87)【国際公開番号】W WO2022003262

(87)【国際公開日】2022-01-06

【審査請求日】2024-01-30

(31)【優先権主張番号】2007096

(32)【優先日】2020-07-03

(33)【優先権主張国・地域又は機関】FR

(73)【特許権者】

【識別番号】598054968

【氏名又は名称】ソイテック

【氏名又は名称原語表記】Ｓｏｉｔｅｃ

【住所又は居所原語表記】Ｐａｒｃ Ｔｅｃｈｎｏｌｏｇｉｑｕｅ ｄｅｓ ｆｏｎｔａｉｎｅｓ ｃｈｅｍｉｎ Ｄｅｓ Ｆｒａｎｑｕｅｓ ３８１９０ Ｂｅｒｎｉｎ， Ｆｒａｎｃｅ

(74)【代理人】

【識別番号】100107456

【弁理士】

【氏名又は名称】池田 成人

(74)【代理人】

【識別番号】100162352

【弁理士】

【氏名又は名称】酒巻 順一郎

(74)【代理人】

【識別番号】100123995

【弁理士】

【氏名又は名称】野田 雅一

(72)【発明者】

【氏名】ベルトラン， イザベル

(72)【発明者】

【氏名】アリベール， フレデリック

(72)【発明者】

【氏名】ブーヴェイロン， ローマン

(72)【発明者】

【氏名】シュヴァルツェンバッハ， ウォルター

【審査官】安田 雅彦

(56)【参考文献】

【文献】国際公開第２００５／０２４９１８（ＷＯ，Ａ１）

【文献】特開２０１０－１２９７４８（ＪＰ，Ａ）

【文献】特開２００６－００４９８３（ＪＰ，Ａ）

【文献】特開平０６－２５２１５４（ＪＰ，Ａ）

【文献】特表２００５－５２４２２８（ＪＰ，Ａ）

【文献】国際公開第２００４／００８５２１（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／０２

Ｈ０１Ｌ ２７／１２

Ｈ０１Ｌ ２１／３２２

Ｈ０１Ｌ ２１／７６２

Ｃ３０Ｂ ２９／０６

(57)【特許請求の範囲】

【請求項1】

前面（１０ａ）及び背面（１０ｂ）を有する、単結晶シリコン製のキャリア基板（１０）であって、
前記前面（１０ａ）から８００ｎｍ～２ミクロンの深さまでの表面領域（１）であり、暗視野顕微鏡法を用いた表面検査によって１０個未満の結晶由来粒子（ＣＯＰ）が検出される表面領域（１）と、
前記前面（１０ａ）から数ミクロン～４０ミクロンの深さまで下方に延在し、７．５Ｅ１７Ｏｉ／ｃｍ^３以下の格子間酸素（Ｏｉ）含有量及び５００Ωｃｍよりも高い抵抗率を有する上部領域（２）と、
前記上部領域（２）と前記背面（１０ｂ）との間に延在し、１Ｅ８／ｃｍ^３以上の微小欠陥（ＢＭＤ）濃度を有する下部領域（３）と、
を備える、キャリア基板（１０）。

【請求項2】

前記上部領域（２）の前記抵抗率が、７５０Ωｃｍ以上、もしくは１０００Ωｃｍ以上である、請求項１に記載のキャリア基板（１０）。

【請求項3】

前記上部領域（２）が、１０ミクロン～３０ミクロンの深さまで下方に延在する、請求項１又は２に記載のキャリア基板（１０）。

【請求項4】

前記下部領域（３）における前記微小欠陥（ＢＭＤ）濃度が、１Ｅ８／ｃｍ^３～３Ｅ１０／ｃｍ ^３ である、請求項１～３のいずれか一項に記載のキャリア基板（１０）。

【請求項5】

誘電体層（２０）上に配置された機能層（３０）を備えるＳＯＩ構造（１００）であって、前記誘電体層（２０）自体が、請求項１～４のいずれか一項に記載のキャリア基板（１０）上に配置されている、ＳＯＩ構造（１００）。

【請求項6】

前記機能層（３０）が、５０ｎｍ未満の厚さを有する、請求項５に記載のＳＯＩ構造（１００）。

【請求項7】

前記誘電体層（２０）が、１０ｎｍ～１５０ｎｍの厚さを有する、請求項５又は６に記載のＳＯＩ構造（１００）。

【請求項8】

請求項５～７のいずれか一項に記載のＳＯＩ構造（１００）の前記機能層（３０）上及び／又は前記機能層（３０）内に配置された少なくとも１つのトランジスタを備える、無線周波数用途及び低電力ロジック用途のための電子部品。

【請求項9】

請求項１～４のいずれか一項に記載のキャリア基板（１０）を製造するための方法であって、前記方法が、
ａ）１２Ｅ１７Ｏｉ／ｃｍ^３～１６Ｅ１７Ｏｉ／ｃｍ^３の格子間酸素含有量及び５００Ωｃｍよりも高い抵抗率を有する単結晶シリコン製の初期基板（１０’）を用意するステップであり、前記初期基板（１０’）が、後続のステップｂ）及びｃ）を経た後に前記キャリア基板（１０）を形成することが意図されている、ステップと、
ｂ）１１５０℃～１２５０℃の温度で、中性又は還元性の雰囲気下で、３０分以上の持続時間にわたって第１の熱処理を施して、前記表面領域（１）及び前記上部領域（２）を形成するステップと、
ｃ）６００℃～９００℃の温度でのアニーリングの第１のシーケンスと、９５０℃～１１００℃の温度でのアニーリングの第２のシーケンスとを含む第２の熱処理を施して、前記キャリア基板（１０）の前記下部領域（３）を形成するステップと
を含む、方法。

【請求項10】

前記第２の熱処理の前記第１のシーケンスが、２つの温度プラトーを含み、第１のプラトーが６５０℃～７００℃であり、第２のプラトーが８００℃付近である、請求項９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

（発明の分野）
本発明の分野は、半導体及びマイクロエレクトロニクスの分野である。本発明は、シリコンオンインシュレータ（ＳＯＩ）構造のための、特に、ロジック用途及び無線周波数用途に適した完全空乏型ＳＯＩ（ＦＤ－ＳＯＩ：ｆｕｌｌｙ ｄｅｐｌｅｔｅｄ ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）構造のための、シリコン製のキャリア基板に関する。本発明は、このようなキャリア基板を製造するための方法にも関する。

【従来技術の説明】

【0002】

（発明の技術的背景）
ＦＤ－ＳＯＩ技術の利点は、無線周波数用途及び低電力ロジック用途について既に広く実証されている。

【0003】

これらの用途の厳しい仕様に対処するために、ＦＤ－ＳＯＩ構造は、いくつかの基準を満たさなければならない。

【0004】

第１に、シリコン製の非常に薄い機能層（典型的には２０ｎｍ程度）は、優れた厚さの均一性と高い結晶品質とを示さなければならない。これを達成するために、この機能層は、特にその製造中に、高温で長時間の処理を受けることができなければならず、前記処理は、機能層の自由表面を平滑化し、この層に存在する結晶欠陥を修復するために必要とされている。この処理には、ＳＯＩ構造のキャリア基板がスリップライン故障モードに耐性があること、特に、全体にわたって十分且つ均一な微小欠陥（バルク微小欠陥の略であるＢＭＤ）の密度を示すことが含まれる。これらの微小欠陥は、通常、高い格子間酸素含有量を有する基板（「高Ｏｉ」基板）内に十分な量で存在し、典型的には、１Ｅ１８／ｃｍ^３（ＡＳＴＭ’７９規格）よりも高いＯｉ濃度に対応する：これらの高Ｏｉキャリア基板は、スリップライン欠陥に対して特に堅牢である。

【0005】

第２に、ＳＯＩ構造は、機能層上及び／又は機能層内のサイズが５０ｎｍよりも小さい欠陥の検出を可能にするために、非常に低い検査しきい値に適合していなければならない。高Ｏｉキャリア基板は、ＳＯＩ構造の機能層の検査性を制限する「結晶由来粒子」（ＣＯＰ）と呼ばれる欠陥を含むことが知られており、具体的には、キャリア基板の表面ゾーンに位置するＣＯＰ欠陥は、それらの欠陥がＳＯＩ構造の埋め込み酸化物層の下に残っている場合であっても、埋め込み酸化物層のわずかに下をプロービングする検査信号の侵入により、機能層の検査中に非常に徹底的な検出しきい値で検出される。したがって、高Ｏｉキャリア基板は、そのままではこのような用途には適合しない。

【0006】

最後に、無線周波数要件を満たすために、ＳＯＩ構造のキャリア基板は、安定した高い抵抗率（５００Ωｃｍよりも高い、１０００Ωｃｍよりも高い、又はさらに５０００Ωｃｍよりも高い）を示さなければならない。これらの特性を得るためには、Ｏｉ含有量の高いキャリア基板は、特に機能層に必要な平滑化熱処理に起因して、深さにおいて抵抗率の不安定性を示すため、Ｏｉ含有量の低い高抵抗キャリア基板（「低Ｏｉ」基板、典型的には８Ｅ１７Ｏｉ／ｃｍ^３未満のＯｉ濃度に対応する）を使用することが一般的である。残念ながら、低Ｏｉキャリア基板は、高温での長時間の処理に対して極めて敏感であり、その後、ＳＯＩ構造に有害な高密度のスリップラインを示す。

【発明の概要】

【0007】

（発明の主題）
本発明は、前述の欠点のうちのすべて又は一部を克服する解決策を提供する。特に、本発明は、ＳＯＩ構造に課される熱処理と、ロジック用途及び無線周波数用途の厳しい仕様とに適合するキャリア基板に関する。本発明は、このようなキャリア基板を製造するための方法にも関する。

【0008】

（発明の簡単な説明）
本発明は、前面及び背面を有する、単結晶シリコン製のキャリア基板であって、
前面から８００ｎｍ～２ミクロンの深さまでの表面領域であり、暗視野顕微鏡法を用いて表面を検査することによって１０個未満の結晶由来粒子（ＣＯＰ）が検出される、表面領域と、
前面から数ミクロン～４０ミクロンの深さまで延在する上部領域であり、７．５Ｅ１７Ｏｉ／ｃｍ^３以下の格子間酸素（Ｏｉ）含有量及び５００Ωｃｍよりも高い抵抗率を有する、上部領域と、
上部領域と背面との間に延在し、１Ｅ８／ｃｍ^３以上の微小欠陥（ＢＭＤ）濃度を有する下部領域と、
を備える、キャリア基板に関する。

【0009】

本発明の一部の有利な特徴によると、単独で、又は任意の実現可能な組合せで、
上部領域の抵抗率が７５０Ωｃｍ以上、もしくは１０００Ωｃｍ以上であり、
上部領域が１０ミクロン～３０ミクロンの深さまで下方に延在し、
下部領域の微小欠陥（ＢＭＤ）濃度が１Ｅ８／ｃｍ^３～３Ｅ１０／ｃｍ^３、好ましくは１Ｅ９／ｃｍ^３～２Ｅ１０／ｃｍ^３である。

【0010】

本発明は、誘電体層上に配置された機能層を備えるＳＯＩ構造にも関し、誘電体層自体が上記のようなキャリア基板上に配置されている。
機能層は、５０ｎｍ未満、好ましくは４ｎｍ～２５ｎｍの厚さを有することができ、誘電体層は、１０ｎｍ～１５０ｎｍの厚さを有することができる。

【0011】

本発明は、上記のようなＳＯＩ構造の機能層上及び／又は機能層内に配置された少なくとも１つのトランジスタを含む、無線周波数用途及び低電力ロジック用途のための電子部品にも関する。

【0012】

最後に、本発明は、上述したようなキャリア基板を製造するための方法に関する。製造方法は、以下のステップ、すなわち、
ａ）１２Ｅ１７Ｏｉ／ｃｍ^３～１６Ｅ１７Ｏｉ／ｃｍ^３の格子間酸素含有量及び５００Ωｃｍよりも高い抵抗率を有する単結晶シリコン製の初期基板を用意するステップであって、初期基板が、後続のステップｂ）及びｃ）を経た後にキャリア基板を形成することが意図されている、ステップと、
ｂ）１１５０℃～１２５０℃の温度で、中性又は還元性の雰囲気下で、３０分以上の持続時間にわたって第１の熱処理を施して、表面領域及び上部領域を形成するステップと、
ｃ）６００℃～９００℃の温度でのアニーリングの第１のシーケンスと、９５０℃～１１００℃の温度でのアニーリングの第２のシーケンスとを含む第２の熱処理を施して、キャリア基板の下部領域を形成するステップと、
を含む。

【0013】

第２の熱処理の第１のシーケンスは、２つの温度プラトーを含み、第１のプラトーは６５０℃～７００℃であり、第２のプラトーは８００℃付近であるのが有利である。

【0014】

本発明の他の特徴及び利点は、添付の図面を参照して、以下の詳細な説明から明らかになるであろう。

【図面の簡単な説明】

【0015】

【図1】本発明によるキャリア基板を示す図である。

【図2】本発明によるキャリア基板を備えるＳＯＩ構造を示す図である。

【図3a】本発明によるキャリア基板を製造するための方法のステップを示す図である。

【図3b】本発明によるキャリア基板を製造するための方法のステップを示す図である。

【図3c】本発明によるキャリア基板を製造するための方法のステップを示す図である。

【図4】本発明による製造方法で処理されていない初期基板（ａ）、及び本発明による製造方法の第１の熱処理後の中間基板（ｂ）の表面の暗視野顕微鏡法を用いた表面検査から得られた２つのマップである。

【図5】ＢＭＤタイプの微小欠陥を化学的に顕在化させた後の、本発明によるキャリア基板のエッジを示す図である。

【図6】本発明によるキャリア基板の深さに対する抵抗率のカーブを示す図である。

【発明を実施するための形態】

【0016】

（発明の詳細な説明）
図中、同じ性質の要素には同じ参照符号が使用されることがある。

【0017】

図は、概略的な表現であり、読みやすさのために縮尺通りではない。特に、ｚ軸に沿った層の厚さは、ｘ軸及びｙ軸に沿った横寸法に対して縮尺通りではない。

【0018】

本発明は、主面（ｘ，ｙ）に実質的に平行な前面１０ａ及び後面１０ｂを有する単結晶シリコンキャリア基板１０に関する。本キャリア基板は、２００ｍｍ～４５０ｍｍの直径を有する円形ウエハの形態であるのが有利である。主面（ｘ，ｙ）に垂直なｚ軸に沿ったキャリア基板の総厚は、数百ミクロン～１０００ミクロンの範囲であってもよい。

【0019】

キャリア基板１０は、前面１０ａから１ミクロン程度、典型的には８００ｎｍ～２ミクロンの深さまでの表面領域１を含む。この表面領域１は、結晶由来粒子（ＣＯＰ）の密度が非常に低いという特殊性を示す。これらのＣＯＰを検出する直接的な手段は、表面欠陥密度を測定するために通常実施される、暗視野顕微鏡法に基づく表面検査機器を使用することである。例えば、マイクロエレクトロニクスの分野で知られているＫＬＡ－Ｔｅｎｃｏｒ Ｓｕｒｆｓｃａｎ ＳＰ２（登録商標）などの装置を使用することが可能である。斜め入射モード（狭い斜めチャネル）及び４４ｎｍの検出しきい値では、１０個未満のＣＯＰが本発明によるキャリア基板１０の前面１０ａ上で検出される。

【0020】

キャリア基板１０は、前面１０ａから数ミクロン～４０ミクロンの深さまで、好ましくは１０ミクロン～３０ミクロンの深さまで延在する上部領域２を含む。したがって、上部領域２は、表面領域１を含む。

【0021】

上部領域２は、７．５Ｅ１７Ｏｉ／ｃｍ^３以下の格子間酸素（Ｏｉ）含有量（１５ｐｐｍａ以下の含有量に相当（ＡＳＴＭ’７９規格による））を有する。さらに、上部領域２は、低濃度のｐ型ドーパント（ホウ素）に対応して、５００Ωｃｍよりも高い抵抗率を有する。その抵抗率は、７５０Ωｃｍ以上、さらには１０００Ωｃｍ以上であるのが有利である。抵抗率のレベルは、目標とする用途と、後でキャリア基板１０の上に製造される電子部品とに応じて規定される。上部領域２の抵抗率範囲は、ミリ波（「ｍｍＷａｖｅ」）を含む３０～３００ＧＨｚ帯の用途を目標とする無線周波数部品に特に適しており、特に次世代携帯電話用の５Ｇネットワークをサポートするために注目すべきである。

【0022】

キャリア基板１０は、最後に、上部領域２と背面１０ｂとの間に延在する下部領域３を含み、その厚さは、数百ミクロン程度である。この下部領域３は、１Ｅ８／ｃｍ^３以上の微小欠陥（ＢＭＤ）濃度を有し、この濃度は、高温での熱処理に対して高い機械的堅牢性を下部領域３に与える。下部領域３の微小欠陥（ＢＭＤ）濃度は、好ましくは１Ｅ８／ｃｍ^３～３Ｅ１０／ｃｍ^３であり、より好ましくは１Ｅ９／ｃｍ^３～２Ｅ１０／ｃｍ^３である。

【0023】

下部領域３は、典型的には２５０Ωｃｍ以上の、潜在的に変動する抵抗率を有するが、これは、将来の無線周波数部品に実質的な影響を与えず、その理由は、前記部品によって生成される電磁場が下部領域３に到達しないか、又はごくわずかしか到達しないためである。上部領域２の抵抗率のみが、安定した十分に高い値を示さなければならない。

【0024】

部品の製造を可能にするために、前記部品が上又は中に配置されることになる機能層をキャリア基板１０上に転写しなければならない。

【0025】

したがって、本発明は、誘電体層２０上に配置された機能層３０を含むシリコンオンインシュレータ（ＳＯＩ）構造１００にも関し、誘電体層２０自体が上述したキャリア基板１０上に配置されている（図２）。

【0026】

機能層３０は、高品質の単結晶シリコンからなり、５０ｎｍ未満、好ましくは４ｎｍ～２５ｎｍの厚さを有する。この厚さ範囲は、ＦＤ－ＳＯＩのアーキテクチャ及び技術に基づく電子部品に特に適している。例えば酸化シリコンからなる誘電体層２０自体は、１０ｎｍ～１５０ｎｍの厚さを有する。

【0027】

非常に低い結晶由来粒子（ＣＯＰ）の密度を示すキャリア基板１０の表面領域１の存在は、非常に低い検出しきい値（＜５０ｎｍ）での、ＳＯＩ基板１００の優れた検査性を与える。したがって、キャリア基板１０の表面にＣＯＰが存在することに起因する妨害及び／又は誤検出なしに、機能層３０の品質を細かく且つ確実に制御することができる。

【0028】

本発明は、無線周波数用途及び低電力ロジック用途のための電子部品にも関する。このような部品は、特に、ＳＯＩ構造１００の機能層３０上及び／又は機能層３０内に配置された少なくとも１つのトランジスタを含む。キャリア基板１０の上部領域２の特性、すなわち抵抗率及び低Ｏｉ濃度は、この領域に非常に良好な絶縁性能を与える：具体的には、高レベルであることに加えて、抵抗率は、初期ｐ型ドーピングを相殺する酸素サーマルドナー及び微小ＢＭＤを生成する可能性がある過度に高いＯｉ濃度による変動を受けないため、この領域２において安定でもある。したがって、上部領域２は、ＳＯＩ構造１００に施される高温（＞１１００℃）での熱処理中に抵抗率のいかなる低下も実質的な変動も受けない。加えて、キャリア基板１０の下部領域３における高密度の微小欠陥（ＢＭＤ）は、この基板に、優れた機械的強度と、前記熱処理中のスリップライン欠陥に対する非感受性とを与える。

【0029】

本発明は、上述したようなキャリア基板１０を製造するための方法にさらに関する。

【0030】

製造方法は、１２Ｅ１７Ｏｉ／ｃｍ^３～１６Ｅ１７Ｏｉ／ｃｍ^３の格子間酸素含有量（ＡＳＴＭ’７９による２４～３２ｐｐｍａの含有量に相当する）を有する単結晶シリコン製の初期基板１０’を用意するステップａ）を含む。２４～２８ｐｐｍａ（ＡＳＴＭ’７９）の含有量を有する基板は、通常、中程度のＯｉ含有量を有する基板（「中Ｏｉ」基板）であると考えられ、２７～３２ｐｐｍａ（ＡＳＴＭ’７９）の含有量を有する基板は、通常、高Ｏｉ含有量を有する基板（「高Ｏｉ」基板）であると考えられることに留意されたい。

【0031】

初期基板１０’は、５００Ωｃｍよりも高い抵抗率、すなわち２．６Ｅ１３／ｃｍ^３以下のｐ型ドーパント（ホウ素）の濃度を有する。本方法の後続のステップｂ）及びｃ）を経た後に、キャリア基板１０を形成することが意図されている。したがって、初期基板１０’の抵抗率は、目的とする用途に応じてキャリア基板１０の上部領域２に必要な値を有するように選択される。初期基板１０’の抵抗率は、７５０Ωｃｍ以上、さらには１０００Ωｃｍ以上であるのが有利である。

【0032】

本方法の次のステップｂ）の間に、中性又は還元性の雰囲気下で１１５０℃～１２５０℃の温度での第１の熱処理が、初期基板１０’に施される。この処理の持続時間は、３０分以上、例えば５時間～１０時間である。

【0033】

この第１の熱処理の役割は、初期基板１０’の表面領域において、８００ｎｍ～２ミクロンの深さにわたって、結晶由来粒子（ＣＯＰ）を溶解させることである。これにより、将来のキャリア基板１０の表面領域１が形成される。

【0034】

ＣＯＰは、例えば、中性（アルゴン）又は還元性（アルゴン及び水素）の雰囲気下で、急速な上昇ランプ及び下降ランプ（５０℃／分）を伴う、１２５０℃付近の温度での１０秒間の急速熱アニーリング（ＲＴＡ）によって溶解させることができる。或いは、従来のオーブン中で、例えば１２００℃で３０分又は１時間、やはり中性又は還元性の雰囲気下でアニールすることによっても、表面領域１中のＣＯＰを溶解させることができる。

【0035】

第１の熱処理の追加の役割は、格子間酸素（Ｏｉ）を外部拡散させ、熱処理の持続時間に応じて、前面１０ａから多かれ少なかれある深さまでの領域において初期基板１０’からＯｉを枯渇させることである。典型的には、１２００℃の処理温度及び１０時間の持続時間の場合、基板は、２０ミクロン程度の深さにわたってＯｉが激減する。これにより、将来のキャリア基板１０の上部領域２が形成される。

【0036】

したがって、第１の熱処理は、上述した役割の両方を果たす単一のアニール、又は同じ装置若しくは異なる装置での一連のアニールのいずれかから構成され、ＣＯＰを溶解させ、格子間酸素を順次外部拡散させることができる。

【0037】

第１の熱処理が終了すると、前面１０ａから８００ｎｍ～２ミクロンの深さまでの表面領域１を含む中間基板１０’’が得られる。この表面領域１は、図４（ｂ）に示されるように、任意の処理前の初期基板１０’に対応する図４（ａ）と比較して、非常に低い結晶由来粒子（ＣＯＰ）の密度を示す。図４のマップは、ＫＬＡ－Ｔｅｎｃｏｒ ＳＰ２などの装置を用いて、斜め入射モードで、３００ｍｍの直径を有するウエハ上で、４４ｎｍの検出しきい値で生成されたものである：本方法のステップａ）で用意された初期基板１０’の前面１０ａにおいては、１０００個を超えるＣＯＰが検出され、ステップｂ）の第１の熱処理の後、中間基板１０’’の前面１０ａにおいては、１０個未満のＣＯＰ、又はさらに５個未満のＣＯＰが検出されている（図４（ｂ）の例では１個のＣＯＰのみ）。

【0038】

中間基板１０’’の前面１０ａから約１ミクロンの材料を除去した後、検出されたＣＯＰの数は非常に低いままであり、依然として１０個以下であることが観察される。これにより、ＣＯＰ密度の低い表面領域１の厚さを評価することができる。

【0039】

中間基板１０’’は、前面１０ａから数ミクロン～４０ミクロンの深さまで、好ましくは１０ミクロン～３０ミクロンの深さまで延在する上部領域２も含む。上部領域２は、第１の熱処理により、初期基板１０’のＯｉ含有量に対して枯渇した、７．５Ｅ１７Ｏｉ／ｃｍ^３以下の格子間酸素（Ｏｉ）含有量を有する。上部領域２の抵抗率は、初期基板１０’の抵抗率であり、すなわち５００Ωｃｍよりも高い。この上部領域２は、Ｏｉ含有量の低いシリコン（「低Ｏｉ」シリコン）にたとえることができ、低いＯｉ含有量は、基板が非常に高い温度にさらされる場合であっても、抵抗率に関して優れた安定性を上部領域２に与える。

【0040】

製造方法は、次に、第２の熱処理が中間基板１０’’に施されるステップｃ）を含む。この処理は、６００℃～９００℃の温度でのアニーリングの第１のシーケンスと、９５０℃～１１００℃の温度でのアニーリングの第２のシーケンスとを含む。

【0041】

第１のアニーリングシーケンスは、２つの温度プラトーを含む。中性雰囲気下又は低酸素流量（典型的には、３００ｍｍウエハ用のオーブン及び２００ｍｍウエハ用のオーブンにおいて、それぞれ、約０．０７５標準リットル／分（ｓｌｍ）のＯ_２及び約０．０１５ｓｌｍのＯ_２）で、３０分～１０時間持続する６５０℃～７００℃の第１のプラトー。この第１のプラトーの役割は、特に、高いＯｉ濃度を含む中間基板１０’’の下部領域（上部領域２の下）において、小さいサイズ（典型的には１０ｎｍ未満、又はさらには５ｎｍ未満）の「核」欠陥の核形成を促進することである。これらの核は、小さなＳｉＯ_ｘ析出物であり、不均一に、すなわち材料中に予め存在する欠陥（空孔）上で、又は均一に、すなわち酸素原子の移動とＳｉＯ_２結合及びＳｉＯ_ｘ結合の形成によって始まったものである。これらの析出物は、Ｏｉが枯渇した上部領域２には形成されないか、又は著しくは形成されない。さらに、上部領域２に少数の核が形成されたとしても、Ｏｉの量が少ないため、これらの核は、第２の熱処理の第２のシーケンス（後述する）で成長することができず、したがって、溶解してしまう。

【0042】

中性雰囲気下又は低酸素流量で、３０分～１０時間持続する８００℃付近の第２のプラトー：第２のプラトーにより、中間基板１０’’の下部領域において第１の核間に他の核を形成する核形成の第２の段階が開始し、したがって核の密度を増加させることができる。酸化性雰囲気（ウェット又はドライ）を、好ましくは第２のプラトーの持続時間の半分、又は４分の３が経過した後に使用することが可能であることに留意されたい。

【0043】

その後、５時間～２０時間持続する第２の熱処理の第２のシーケンスは、格子間酸素Ｏｉの拡散と、基板１０’’の下部領域に存在する多くの核上への格子間酸素Ｏｉの析出とをもたらし、これにより、格子間酸素Ｏｉが成長し、材料中で安定化する。このようにして生成された微小欠陥は、バルク微小欠陥の略であるＢＭＤとして知られている。

【0044】

ＢＭＤ微小欠陥に富むキャリア基板１０の下部領域３がこのようにして形成される（図３ｃ）。特に、１Ｅ８／ｃｍ^３～３Ｅ１０／ｃｍ^３、好ましくは１Ｅ９／ｃｍ^３～２Ｅ１０／ｃｍ^３の下部領域３におけるＢＭＤ濃度が達成される。図５は、ＢＭＤ微小欠陥を顕在化させるための化学エッチング後のキャリア基板１０のエッジの光学顕微鏡画像に対応する：欠陥のないゾーンが、上部領域２において２０～２５ミクロン程度の厚さにわたって観察される。対照的に、下部領域３は、数１Ｅ９／ｃｍ^３程度、典型的には本例では２Ｅ９／ｃｍ^３～５Ｅ９／ｃｍ^３の高密度のＢＭＤ欠陥を含む。

【0045】

図６は、本発明によるキャリア基板１０の深さに対する抵抗率のカーブを示す。初期基板１０’は、３５００Ωｃｍ程度の抵抗率と高いＯｉ含有量を有していた。本発明の製造方法の後、キャリア基板１０は、３０００Ωｃｍ以上の抵抗率を有し、最初の３０ミクロン（上部領域２）にわたって安定している。下部領域３は、格子間酸素の密度が高いために、抵抗率が非常に高く、且つ変動している。この抵抗率は、ＳＯＩ構造及びマイクロエレクトロニクス部品を製造するためのプロセス中にまだ変化する可能性があるが、上部領域２は、その抵抗率レベル及びその低ＣＯＰ含有量（表面領域１）を維持することに留意されたい。

【0046】

このようなキャリア基板１０は、図２に示すようなＳＯＩ構造１００を製造するためのプロセスにおいて用いることができる。ＳＯＩ構造１００の製造は、スマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）プロセスとして知られる薄膜転写プロセスに基づくことが好ましい。単結晶シリコンドナー基板が、その前面を介して注入され、それにより、前面に実質的に平行な、転写される薄層３０、２０の境界を定める埋め込み脆弱化面を画定する。注入は、通常、水素又はヘリウムイオン又はこれら２つの核種の組合せなどの軽い核種を用いて行われる。脆弱化面は、注入された軽い核種によって生成されたレンズ状のナノクラックを含むため、そのように名付けられている。

【0047】

１つの好ましい選択肢によると、転写される薄層３０、２０は、ドナー基板の前面から埋め込み脆弱化面まで、誘電体層２０及びシリコン層３０を含み、これらは、ＳＯＩ構造１００の埋め込み誘電体層２０及びシリコン機能層３０をそれぞれ形成する。したがって、軽い核種の注入エネルギーは、機能層３０の材料の一部を消費する仕上げステップ（後述）を考慮して、前記層３０の所望の厚さに対応する深さに埋め込み脆弱化面（注入ピークに多かれ少なかれ局在する）を形成するように選択及び調整されることが理解されるであろう。

【0048】

次いで、ドナー基板及びキャリア基板１０は、前記基板の前面間の直接接合によって接合されて、接合されたアセンブリを形成する。優れた接合品質を得るために、分子接着による接合の分野でよく知られている表面洗浄及び／又は活性化を接合前に基板に施すことができる。制御された雰囲気中での接合も可能である。

【0049】

埋め込み脆弱化面での分離は、ガス核種の合体及び加圧によってマイクロクラックを成長させるために、適度な温度、典型的には３５０℃～５００℃で熱処理を施すことによって行われることが好ましい。代替として、又は組み合わせて、分離は、接合されたアセンブリに機械的な応力を加えることによってもたらされてもよい。この分離の結果、一方では中間ＳＯＩ構造が得られ、他方ではドナー構造の残りが得られる。洗浄、表面処理（エッチング、研磨など）及び／又は熱処理を含む仕上げシーケンスは、通常、中間ＳＯＩ構造に適用され、転写された機能層３０の材料の一部を除去することに向けられる。これにより、シリコン機能層３０に良好な表面状態（欠陥密度及び粗さ）並びに良好な結晶品質を回復させることができる。この後に、ＳＯＩ構造１００が利用可能になる。

【0050】

上述した仕上げ熱処理は、通常、９００℃～１２５０℃の温度で実施される：スリップライン及び他の塑性変形などの欠陥に対するキャリア基板１０の下部領域３の堅牢性は、これらの処理中の重要な利点であり、ＳＯＩ構造１００の非常に良好な完全性を維持することを可能にする。

【0051】

ＳＯＩ構造１００の製造は、ここではスマートカットプロセスを参照して説明されているが、このような構造は、従来技術で知られている他の薄層転写プロセスによっても準備することができる。

【0052】

次いで、特に少なくとも１つのＣＭＯＳ（相補型金属－酸化物－半導体）トランジスタに基づいて、ＲＦ（例えば「ｍｍＷａｖｅ」）電子部品を機能層３０上又は機能層３０内に製造することができる。この場合も、ＳＯＩ構造１００のキャリア基板１０の特性は以下の点で有利である。
非常に低い密度のＣＯＰを有する表面領域１の存在による、部品を製造するための様々なステップにおいて構造１００の検査性。
ＳＯＩ／バルクＳｉのハイブリッド集積のための、表面領域１におけるすべての又は一部の部品の製造可能性。
キャリア基板１０の下部領域３（前記領域３は前記基板１０の厚さの大部分に相当）における高密度のＢＭＤ微小欠陥に起因する、部品を製造するためのＣＭＯＳ技術において実施される高温での熱処理の複数のシーケンスの間の、構造１００の機械的強度。１Ｅ９／ｃｍ^３～２Ｅ１０／ｃｍ^３のＢＭＤ密度を目標とすることによって、リソグラフィの様々なレベルでの位置合わせ（「オーバレイ」）の問題につながる、キャリア基板１０のスリップライン及び／又は他の塑性変形が回避されるか、又は大幅に最小化されるのが有利である。
キャリア基板１０の上部領域２の高く安定した抵抗率に起因する部品のＲＦ性能：この領域のＯｉ含有量が低いことにより、複数の熱処理にもかかわらず、その抵抗率の高い安定性が保証され、その厚さは、ＲＦ部品によって生成される電磁場の透過に適合されており、抵抗率が十分に制御されない、潜在的に、目標とする用途に対して低すぎるレベルの下部領域３に電磁場が到達することを防止する。

【0053】

電子部品は、特に、ＲＦスイッチ、電力増幅器（ＰＡ）、低雑音増幅器（ＬＮＡ）、送信機／受信機などで構成されてもよい。

【0054】

言うまでもなく、本発明は、説明した実施形態に限定されるものではなく、特許請求の範囲によって規定される本発明の範囲から逸脱することなく、実施の変形形態をこれらに適用することができる。

【0055】

特に、部品を製造するために使用される機能層３０は、ＳＯＩ構造の文脈で説明されており、したがってシリコンで構成されているが、機能層３０が、半導体であってもなくてもよい他のタイプの材料を含むことが完全に考えられる。同様に、誘電体層２０は、様々なタイプの電気絶縁材料を含むことができる。

【図1】

【図2】

【図3a】

【図3b】

【図3c】

【図4】

【図5】

【図6】